JP7257423B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP7257423B2
JP7257423B2 JP2020567648A JP2020567648A JP7257423B2 JP 7257423 B2 JP7257423 B2 JP 7257423B2 JP 2020567648 A JP2020567648 A JP 2020567648A JP 2020567648 A JP2020567648 A JP 2020567648A JP 7257423 B2 JP7257423 B2 JP 7257423B2
Authority
JP
Japan
Prior art keywords
region
electric field
main
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020567648A
Other languages
English (en)
Other versions
JPWO2020152489A1 (ja
Inventor
俊治 丸井
哲也 林
啓一郎 沼倉
威 倪
亮太 田中
圭佑 竹本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renault SAS
Original Assignee
Renault SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renault SAS filed Critical Renault SAS
Publication of JPWO2020152489A1 publication Critical patent/JPWO2020152489A1/ja
Application granted granted Critical
Publication of JP7257423B2 publication Critical patent/JP7257423B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置及びその製造方法に関するものである。
高耐圧且つ低オン抵抗を実現するために、ｎ型のドリフト領域とｐ型のコラム領域を交互に配置してｐｎ接合を周期的に形成したスーパージャンクション構造（ＳＪ構造）を有する半導体装置が開発されている（特許文献１参照。）。ＳＪ構造の半導体装置では、主電極と電気的に接続する半導体領域（以下において「電極接続領域」という。）を介して、主電極の間にＳＪ構造が形成される。主電流が流れるドリフト領域のｎ型不純物の濃度を高くしてオン抵抗を下げても、逆バイアス時ではドリフト領域とコラム領域との境界のｐｎ接合から伸びる空乏層によってドリフト領域が空乏化される。このため、半導体装置の耐圧を高く保てる。
特開２００２－３１９６８０号公報
上記のＳＪ構造の場合、ドリフト領域とコラム領域との境界の電界は均一である。しかし、逆バイアス時において、不純物濃度が高いｎ型の電極接続領域と対向するｐ型のコラム領域の端部に電界が集中し、半導体装置の耐圧が低下するという問題があった。
本発明は、上記課題に鑑みてなされたものであり、その目的は、スーパージャンクション構造を有し、且つ耐圧の低下を抑制できる半導体装置及び半導体装置の製造方法を提供することである。
本発明の一態様に係る半導体装置は、第１導電型のドリフト領域と第２導電型のコラム領域により構成されるスーパージャンクション構造を有し、一方の主電極に接続する第１導電型の電極接続領域とコラム領域の間に、ドリフト領域よりも不純物濃度が低い第１導電型の低濃度電界緩和領域が配置されていることを要旨とする。
本発明の他の態様に係る半導体装置の製造方法は、スーパージャンクション構造を構成する第１導電型のドリフト領域と第２導電型のコラム領域、主電極に接続する第１導電型の電極接続領域、及び、電極接続領域とコラム領域との間に配置されたドリフト領域よりも不純物濃度が低い第１導電型の低濃度電界緩和領域を、イオン注入によって形成することを要旨とする。
本発明によれば、スーパージャンクション構造を有し、且つ耐圧の低下を抑制できる半導体装置及び半導体装置の製造方法を提供することができる。
本発明の第１の実施形態に係る半導体装置の構成を示す模式的な斜視図である。 電界強度を計算するための比較例モデルを示す模式図である。 電界強度を計算するための第１実施形態モデルを示す模式図である。 電界強度の計算結果を示すグラフである。 本発明の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その１）。 本発明の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その２）。 本発明の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その３）。 本発明の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その４）。 本発明の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その５）。 本発明の第２の実施形態に係る半導体装置の構成を示す模式的な斜視図である。 電界強度を計算するための第２実施形態モデルを示す模式図である。 電界強度の計算結果を示すグラフである。 図１２の一部を拡大したグラフである。 本発明の第２の実施形態に係る半導体装置の他の構成を示す模式的な斜視図である。 本発明の第２の実施形態に係る半導体装置の他の構成を示す模式的な斜視図である。 本発明の第３の実施形態に係る半導体装置の構成を示す模式的な斜視図である。 本発明の第３の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その１）。 本発明の第３の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その２）。 本発明の第３の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その３）。 本発明の第３の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その４）。 本発明の第３の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その５）。 本発明の第３の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その６）。 本発明の第３の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その７）。 本発明の第３の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その８）。 本発明の第４の実施形態に係る半導体装置の構成を示す模式的な斜視図である。 本発明の第４の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その１）。 本発明の第４の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その２）。 本発明の第４の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その３）。 本発明の第４の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その４）。 本発明の第４の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その５）。 本発明の第５の実施形態に係る半導体装置の構成を示す模式的な斜視図である。 本発明の第５の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その１）。 本発明の第５の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その２）。 本発明の第５の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その３）。 本発明の第５の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その４）。 本発明のその他の実施形態に係る半導体装置の構成を示す模式的な断面図である。
以下に、図面を参照して実施形態を説明する。図面の記載において同一部分には同一符号を付して説明を省略する。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率などは現実のものとは異なる部分を含む。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている。
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置は、図１に示すように、基板１０と、基板１０の主面に配置された半導体基体２０と、半導体基体２０を介して基板１０の上に離間して配置された第２主電極４０及び第１主電極３０を備える。第２主電極４０と第１主電極３０は、オン状態において半導体装置を流れる主電流の電流経路のそれぞれ端部である。半導体基体２０の上面には、絶縁膜５０が配置されている。図１では、半導体装置の構造をわかりやすくするために、絶縁膜５０を透過して半導体装置を示している。つまり、絶縁膜５０は外縁のみを示している（以下において同様。）。
半導体基体２０は、主電流の流れる第１導電型のドリフト領域２１と、主電流の電流経路と平行にドリフト領域２１と隣接して配置された第２導電型のコラム領域２２を備える。ドリフト領域２１とコラム領域２２により、スーパージャンクション構造（ＳＪ構造）が構成されている。ドリフト領域２１の一方の端部は、第１主電極３０と電気的に接続する第２導電型の第１電極接続領域２３に接続する。ドリフト領域２１の他方の端部は、第２主電極４０と電気的に接続する第１導電型の第２電極接続領域２４に接続している。図１に示した半導体装置では、ドリフト領域２１とコラム領域２２が、半導体基体２０の膜厚方向に積層されている。
半導体基体２０は、コラム領域２２と第２電極接続領域２４の間に配置された、ドリフト領域２１よりも不純物濃度が低い第１導電型の低濃度電界緩和領域２５を更に備える。図１に示す半導体装置では、ドリフト領域２１の主面に、コラム領域２２と低濃度電界緩和領域２５が連続的に形成されている。つまり、コラム領域２２の一方の端部は第１電極接続領域２３に接続し、他方の端部は低濃度電界緩和領域２５に接続している。
第１導電型と第２導電型とは互いに反対導電型である。即ち、第１導電型がｎ型であれば、第２導電型はｐ型であり、第１導電型がｐ型であれば、第２導電型はｎ型である。以下では、第１導電型をｎ型、第２導電型をｐ型とする場合について説明する。
図１に示した半導体装置は、第１主電極３０をアノード電極とし、第２主電極４０をカソード電極とするダイオードである。
図１に示す半導体装置は、第１電極接続領域２３と第２電極接続領域２４の間に配置されたＳＪ構造を有する。このため、逆方向電圧印加時（逆バイアス時）には、ドリフト領域２１とコラム領域２２との境界に形成されるｐｎ接合から伸びる空乏層によって、ドリフト領域２１とコラム領域２２が空乏化される。このため、半導体装置について高い耐圧が得られる。
更に、図１に示す半導体装置では、コラム領域２２のドリフト領域２１に接する主面と対向する主面（以下、「対向主面」という。）の端部が、コラム領域２２と第２電極接続領域２４との間に配置された低濃度電界緩和領域２５に接している。このため、低い電圧においてもコラム領域２２の端部から第２電極接続領域２４の方向に空乏層が伸びる。したがって、コラム領域２２の第２主電極側の端部での電界の集中が緩和される。その結果、半導体装置の最大印加電圧を向上させることができる。
以下に、図１に示す半導体装置の基本的な動作について説明する。
オン動作において、第１主電極３０を基準電位として第２主電極４０に低い電圧（順方向電圧）が印加される。これにより、ドリフト領域２１と第１電極接続領域２３の間のエネルギー障壁が低くなる。このため、ドリフト領域２１から第１電極接続領域２３に電子が流れ込むようになり、第１主電極３０と第２主電極４０の間に順方向電流が流れる。
オフ動作では、第１主電極３０を基準電位として第２主電極４０に高い電圧（逆方向電圧）を印加することにより、ドリフト領域２１と第１電極接続領域２３の間のエネルギー障壁が高くなる。このため、ドリフト領域２１から第１電極接続領域２３に電子が流れなくなる。このとき、ドリフト領域２１とコラム領域２２の界面から空乏層が広がり、ある程度まで逆方向電圧が大きくなるとドリフト領域２１及びコラム領域２２が完全に空乏した状態（ピンチオフ状態）となる。
オフ状態でＳＪ構造を完全に空乏化させて高い耐圧を得るためには、ｎ型の半導体領域のｎ型不純物の総量とｐ型の半導体領域のｐ型不純物の総量との比を１近傍に設定する必要がある。このため、ドリフト領域２１のｎ型不純物の濃度Ｎｄ、コラム領域２２のｐ型不純物の濃度Ｎａ、ドリフト領域２１の幅Ｗｎ、コラム領域２２の幅Ｗｐは、以下の式（１）を満たすように設定される：
Ｎａ×Ｗｐ＝Ｎｄ×Ｗｎ ・・・（１）
幅Ｗｎと幅Ｗｐは、ドリフト領域２１とコラム領域２２が交互に配置される方向の幅である。
式（１）を満たすようにドリフト領域２１とコラム領域２２の不純物濃度が設定されていることにより、ｐｎ接合から伸びる空乏層によってドリフト領域２１とコラム領域２２が空乏化し、高い耐圧が得られる。そして、ドリフト領域２１のｎ型不純物の濃度を高くすることによってドリフト領域２１の抵抗値を抑制できる。
理想的には、ドリフト領域２１とコラム領域２２がピンチオフ状態になることで、ドリフト領域２１とコラム領域２２の電界分布は均一な長方形の分布となり、最大電界が大きく低下する。その結果、半導体装置の耐圧が向上する。しかし、低濃度電界緩和領域２５がコラム領域２２と第２電極接続領域２４の間に配置されていない場合には、不純物濃度の高い第２電極接続領域２４に対向するコラム領域２２の第２主電極側の端部に電界が集中する。
しかし、図１に示した半導体装置では、コラム領域２２と第２電極接続領域２４の間に低濃度電界緩和領域２５を配置することにより、コラム領域２２の第２主電極側の端部での電界の集中を緩和することができる。低濃度電界緩和領域２５による電界の集中を緩和する効果を、図２及び図３にそれぞれ示した計算モデルを用いて以下に説明する。
図２に示した計算モデルは、コラム領域２２と第２電極接続領域２４の間に低濃度電界緩和領域２５が配置されていない比較例モデルである。比較例モデルでは、コラム領域２２と第２電極接続領域２４の間にドリフト領域２１の一部が配置されている。つまり、コラム領域２２と第２電極接続領域２４の間にドリフト領域２１と同等の不純物濃度のｎ型の半導体領域を配置した構成と等価の計算モデルである。
図３に示した計算モデルは、図１に示した半導体装置と同様にコラム領域２２と第２電極接続領域２４の間に低濃度電界緩和領域２５が配置された、第１実施形態モデルである。なお、コラム領域２２と低濃度電界緩和領域２５の界面と同一平面レベルにおける、主電流の流れる方向と垂直な方向（以下、「幅方向」という。）に沿ったドリフト領域２１の幅Ｗ１を１．５μｍとしている。また、コラム領域２２及び低濃度電界緩和領域２５の幅Ｗ２を１．５μｍとしている。計算モデルでは、コラム領域２２とドリフト領域２１の不純物濃度を８Ｅ１６／ｃｍ３、低濃度電界緩和領域２５の不純物濃度を４Ｅ１６／ｃｍ３とした。
図４に、図２に示した比較例モデル及び図３に示した第１実施形態モデルの逆バイアス時の電界強度の計算結果を示す。図４において、比較例モデルの電界強度を特性Ｅ０、第１実施形態モデルの電界強度を特性Ｅ１で示した。
図４に示すように、コラム領域２２の対向主面の位置（Ｙ＝０）において電界強度が最も高い。そして、コラム領域２２と低濃度電界緩和領域２５が接している幅Ｗ２の領域からドリフト領域２１である幅Ｗ１の領域にかけて、幅方向Ｙに沿って電界強度が次第に低下する。第１実施形態モデルでは、電界強度が最も高い位置の近傍に低濃度電界緩和領域２５を配置することにより、電界強度のピーク値が低くなっている。
以上に説明したように、本発明の第１の実施形態に係る半導体装置によれば、コラム領域２２と第２電極接続領域２４の間に低濃度電界緩和領域２５を配置することにより、コラム領域２２の第２電極接続領域２４と対向する端部での電界の集中が緩和される。その結果、ＳＪ構造を有する半導体装置の耐圧の低下を抑制することができる。なお、低濃度電界緩和領域２５の一部を基板方向に延在させて、ドリフト領域２１と第２電極接続領域２４との間に低濃度電界緩和領域２５を配置するようにしてもよい。これにより、低濃度電界緩和領域２５において電界が基板方向に広がり、コラム領域２２の端部における電界の集中を更に緩和することができる。
図１に示した半導体装置では、第１主電極３０と第２主電極４０が基板１０の同じ主面に配置されている。このため、単一の基板に複数の半導体素子を形成して、半導体装置を集積化することが容易である。
基板１０に、半絶縁性基板や絶縁性基板を使用してもよい。これにより、同一の基板１０に複数の半導体装置を集積する際の素子分離プロセスを簡略化することができる。また、冷却器に半導体装置を実装する場合に、基板１０と冷却器の間に設置する絶縁性基板を省略することが可能である。ここで、絶縁性基板とは、基板の抵抗率が数ｋΩ・ｃｍ以上のことをいう。
例えば、絶縁性を有する炭化珪素基板（ＳｉＣ基板）を基板１０に使用してもよい。ＳｉＣはワイドバンドギャップ半導体であり真性キャリヤ数が少ないため、高い絶縁性を得やすく、耐圧の高い半導体装置を実現できる。ＳｉＣにはいくつかのポリタイプ（結晶多形）が存在するが、代表的な４ＨのＳｉＣ基板を基板１０として使用できる。基板１０にＳｉＣ基板を使用することにより、基板１０の絶縁性を高く、且つ熱伝導率を高くできる。このため、基板１０の裏面を冷却機構に直接取り付けて、半導体装置を効率よく冷却することができる。この構造によれば、ＳｉＣ基板の熱伝導率が大きいため、半導体装置がオン状態のときの主電流による発熱を効率良く発散させることができる。
以下に、図面を参照して本発明の第１の実施形態に係る半導体装置の製造方法を説明する。なお、以下に述べる半導体装置の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能である。以下では、基板１０にノンドープのＳｉＣ基板を用いる場合を説明する。
先ず、図５に示すように、パターニングしたマスク材１１１をマスクとするイオン注入によって、基板１０にｐ型不純物をドープして第１電極接続領域２３を選択的に形成する。
一般的なマスク材としては、シリコン酸化膜を用いることができ、堆積法としては熱ＣＶＤ法やプラズマＣＶＤ法を用いることができる。パターニングの方法としては、フォトリソグラフィ法を用いることができる。即ち、パターニングされたフォトレジスト膜をマスクにしてマスク材をエッチングする。エッチング方法としては、フッ酸を用いたウェットエッチングや、反応性イオンエッチングなどのドライエッチングを用いることができる。その後、フォトレジスト膜を酸素プラズマや硫酸などで除去する。このようにして、マスク材がパターニングされる。
次に、図６に示すように、パターニングしたマスク材１１２をマスクとするイオン注入によってｎ型不純物を基板１０の上部にドープし、ドリフト領域２１と低濃度電界緩和領域２５を形成する。このとき、ドリフト領域２１に隣接させて低濃度電界緩和領域２５を形成する。例えば、高い注入エネルギーで高い不純物濃度にイオンをドープするイオン注入条件と、低い注入エネルギーで低い不純物濃度にイオンをドープするイオン注入条件との切り替えにより、１回の連続したイオン注入でドリフト領域２１と低濃度電界緩和領域２５を形成する。
次いで、図７に示すように、パターニングしたマスク材１１３をマスクとするｐ型不純物のイオン注入によって、低濃度電界緩和領域２５と連結してドリフト領域２１と平行に延伸するコラム領域２２を形成する。コラム領域２２は、第１電極接続領域２３と低濃度電界緩和領域２５の間に形成される。
その後、図８に示すように、パターニングしたマスク材１１４をマスクとしてｎ型不純物をドープするイオン注入により、第２電極接続領域２４を所定の位置に形成する。即ち、ドリフト領域２１の端部と接続し、且つコラム領域２２との間に低濃度電界緩和領域２５が配置されるように、第２電極接続領域２４を形成する。
イオン注入では、例えば、ｎ型不純物として窒素（Ｎ）を用い、ｐ型不純物としてアルミニウムやボロンを用いる。なお、基板１０の温度を６００℃程度に加熱した状態でイオン注入することにより、イオン注入した領域に結晶欠陥が生じるのを抑制することができる。そして、イオン注入した不純物を熱処理することで活性化させる。例えば、アルゴン雰囲気中や窒素雰囲気中で、１７００℃程度の熱処理を行う。
コラム領域２２とドリフト領域２１の不純物濃度は、例えば１Ｅ１５／ｃｍ３～１Ｅ１９／ｃｍ３程度である。ただし、オフ状態においてドリフト領域２１とコラム領域２２の界面から伸びる空乏層によってドリフト領域２１とコラム領域２２が空乏化するように、ドリフト領域２１とコラム領域２２の不純物濃度が式（１）の関係を満足させるように設定される。
低濃度電界緩和領域２５の不純物濃度は、例えばドリフト領域２１の不純物濃度の半分程度である。低濃度電界緩和領域２５の不純物濃度をドリフト領域２１の半分程度にすることにより、電界の集中の緩和の効果が好適に得られることを本発明者らは確認した。なお、上記のように注入エネルギーや不純物濃度などのイオン注入条件をイオン注入の途中で切り替えることにより、１回の連続したイオン注入によって不純物濃度の異なるドリフト領域２１と低濃度電界緩和領域２５を形成することができる。このようにイオン注入条件を切り替えて深さ方向の不純物濃度を変化させることより、深さ方向の不純物濃度を自由に設計し、半導体装置の最大印加電圧をより向上させることができる。
なお、コラム領域２２と低濃度電界緩和領域２５がドリフト領域に沿って連結する構成において、低濃度電界緩和領域２５の不純物濃度の濃度分布を膜厚方向に沿って傾斜させ、ドリフト領域２１に近い領域ほど不純物濃度が高くなる濃度分布にしてもよい。このように低濃度電界緩和領域２５の不純物濃度を連続的に変化させることによって、コラム領域２２の端部における電界をより均一にすることができる。このため、半導体装置の最大印加電圧を向上できる。
第１電極接続領域２３の不純物濃度は、例えば１Ｅ１５／ｃｍ３～１Ｅ１９／ｃｍ３程度である。また、第２電極接続領域２４の不純物濃度は、例えば１Ｅ１８／ｃｍ３～１Ｅ２１／ｃｍ３程度である。
なお、ドリフト領域２１、コラム領域２２、第１電極接続領域２３、第２電極接続領域２４、低濃度電界緩和領域２５をイオン注入により形成することにより、エピタキシャル成長が不要になり、製造コストを低減できる。
図８に示したように第２電極接続領域２４を形成した後、半導体基体２０の上に絶縁膜５０を形成する。絶縁膜５０には、シリコン酸化膜やシリコン窒化膜などを使用できる。例えば、熱ＣＶＤ法やプラズマＣＶＤ法を用いて絶縁膜５０を形成する。そして、フォトレジスト膜（図示せず）をマスクにしたドライエッチングまたはウェットエッチングによって、図９に示すように、第１コンタクトホール３００、第２コンタクトホール４００を絶縁膜５０に形成する。
その後、第１コンタクトホール３００を埋め込むように第１主電極３０を形成し、第２コンタクトホール４００を埋め込むように第２主電極４０を形成する。以上により、図１に示す半導体装置が完成する。
第１主電極３０や第２主電極４０の材料には、チタン（Ｔｉ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）などの金属材料や、Ｔｉ／Ｎｉ／Ａｇなどの積層膜を使用できる。例えば、スパッタ法やＥＢ蒸着法などにより全面に金属材料を堆積した後、パターニングしたフォトレジスト膜などをマスクにしたドライエッチングによって金属材料をエッチングして、第１主電極３０と第２主電極４０を形成する。或いは、メッキプロセスによって第１主電極３０と第２主電極４０を形成してもよい。
以上に説明した半導体装置の製造方法によれば、コラム領域２２と第２電極接続領域２４の間に低濃度電界緩和領域２５が形成される。このため、逆バイアス時でのコラム領域２２の第２主電極側の端部での電界の集中が緩和される。その結果、ＳＪ構造を有する半導体装置の耐圧の低下を抑制することができる。
なお、電流経路に沿った低濃度電界緩和領域２５の長さは、例えば、コラム領域２２と低濃度電界緩和領域２５を連結した全体の長さの１０％～２０％程度である。低濃度電界緩和領域２５が短すぎると、低濃度電界緩和領域２５がピンチオフ状態になり、コラム領域２２の端部での電界の集中を緩和する効果が低下する。一方、低濃度電界緩和領域２５が長すぎると、ドリフト領域２１におけるＳＪ構造の比率が低下し、耐圧が低下する。
上記では、基板１０にＳｉＣ基板を使用する例を説明したが、基板１０にＳｉＣ基板以外の半絶縁性基板もしくは絶縁性基板を使用してもよい。例えば、ワイドバンドギャップ基板のＧａＮ基板、ダイヤモンド基板、酸化亜鉛（ＺｎＯ）基板、ＡｌＧａＮ基板などを基板１０に使用してもよい。
また、半導体基体２０に、ワイドバンドギャップ半導体を用いてもよい。これにより、耐圧を高く維持したままで不純物濃度を高くすることが可能となる。絶縁破壊電界が高いワイドバンドギャップ半導体をドリフト領域２１などに用いることにより、低オン抵抗で高耐圧の半導体装置を実現できる。
また、各領域が同一の材料からなる半導体基体２０を用いることにより、半導体装置の活性領域が同一の半導体材料で形成される。これにより、異種の半導体材料の接合による欠陥の発生などに起因する不具合をなくし、半導体装置の信頼性を向上させることができる。
更に、基板１０とドリフト領域２１などの半導体基体２０を同じ材料にしてもよい。基板１０と半導体基体２０に同じ材料を用いることにより、異なる材料を用いた場合に生じる格子不整合などに起因する半導体装置の性能劣化を抑制することができる。例えば、ＳｉＣ基板を基板１０に使用し、ＳｉＣに不純物をドープした半導体基体２０を基板１０の上に形成する。
（第２の実施形態）
本発明の第２の実施形態に係る半導体装置は、図１０に示すように、コラム領域２２の延伸方向と垂直な方向に沿って低濃度電界緩和領域２５に積層された第１導電型の高濃度電界緩和領域２６を更に備える。高濃度電界緩和領域２６は、低濃度電界緩和領域２５よりも不純物濃度が高く、コラム領域２２のドリフト領域２１に接する主面の端部に接している。高濃度電界緩和領域２６の不純物濃度は、例えばドリフト領域２１の１．５倍程度である。
図１０に示す半導体装置では、ドリフト領域２１の上面に高濃度電界緩和領域２６が配置され、高濃度電界緩和領域２６の上面に低濃度電界緩和領域２５が配置されている。その他の構成については、図１に示す第１の実施形態と同様である。例えば、イオン注入条件を途中で切り替えることにより、１回のイオン注入によって高濃度電界緩和領域２６と低濃度電界緩和領域２５を連続的に形成することができる。
図１１に、低濃度電界緩和領域２５と高濃度電界緩和領域２６を積層した構造の電界強度を計算するための第２実施形態モデルを示す。なお、第２実施形態モデルにおいて、幅方向Ｙに沿ったドリフト領域２１の幅Ｗ１を１．５μｍ、低濃度電界緩和領域２５の幅Ｗ２１を１．３μｍ、高濃度電界緩和領域２６の幅Ｗ２２を０．２μｍとしている。また、コラム領域２２とドリフト領域２１の不純物濃度を８Ｅ１６／ｃｍ３、低濃度電界緩和領域２５の不純物濃度を４Ｅ１６／ｃｍ３、高濃度電界緩和領域２６の不純物濃度を１．５Ｅ１７／ｃｍ３とした。
図１２に、図２に示した比較例モデル、図３に示した第１実施形態モデル、図１１に示した第２実施形態モデルの電界強度の計算結果を示す。図１２において、比較例モデルの電界強度を特性Ｅ０、第１実施形態モデルの電界強度を特性Ｅ１、第２実施形態モデルの電界強度を特性Ｅ２で示した。また、図１３に、図１２に示した計算結果の低濃度電界緩和領域２５及び高濃度電界緩和領域２６の領域を拡大したグラフを示す。
図１２及び図１３に示すように、第２実施形態モデルにおいて、電界強度が最も高い位置（Ｙ＝０）で電界強度のピーク値が低くなっている。これは、低濃度電界緩和領域２５と高濃度電界緩和領域２６の積層構造を、コラム領域２２と第２電極接続領域２４の間に配置することにより、不純物濃度の高い高濃度電界緩和領域２６の周囲に電界が分散されるためである。電界が分散されることにより、電界が最も集中するコラム領域２２の対向主面の端部における電界の集中が緩和される。
以上に説明したように、本発明の第２の実施形態に係る半導体装置では、低濃度電界緩和領域２５に高濃度電界緩和領域２６が積層される。これにより、低濃度電界緩和領域２５よりも不純物濃度の高い高濃度電界緩和領域２６の周辺に電界が集中し、コラム領域２２の端部における電界の分布が平均化される。このため、半導体装置の最大印加電圧を増大させることができる。
なお、図１４に示すように、高濃度電界緩和領域２６の一部を、ドリフト領域２１と第２電極接続領域２４との間に配置するようにしてもよい。図１４に示した構成によれば、ドリフト領域２１と第２電極接続領域２４の間において、電界が基板方向に広がる。その結果、コラム領域２２の対向主面の端部における電界の集中を更に緩和することができる。上記の効果は、図１５に示すように、高濃度電界緩和領域２６をドリフト領域２１の側面の全体に配置した構成においても得ることができる。
（第３の実施形態）
本発明の第３の実施形態に係る半導体装置は、図１６に示すように、半導体基体２０が、第１電極接続領域２３と第１主電極３０の間に配置された第１導電型のソース領域２７を更に備える。そして、半導体基体２０の上面においてコラム領域２２、第１電極接続領域２３及びソース領域２７に渡って開口部が設けられたゲートトレンチが、基板１０に達するように形成されている。ゲートトレンチの内壁面にゲート絶縁膜６０が形成され、ゲート絶縁膜６０を介してドリフト領域２１、コラム領域２２、第１電極接続領域２３及びソース領域２７と対向するように、ゲートトレンチの内部に制御電極７０が配置されている。
つまり、制御電極７０は、第１主電極３０と第２主電極４０との間を流れる主電流の電流経路に配置されている。図１６に示した半導体装置は、第１主電極３０をソース電極、第２主電極４０をドレイン電極とし、制御電極７０によって主電流を制御するトランジスタとして動作する。オン動作時に、第１電極接続領域２３のゲート絶縁膜６０と接するチャネル領域に反転層が形成される。
第１主電極３０はソース領域２７とオーミック接続され、第２主電極４０は第２電極接続領域２４とオーミック接続される。また、制御電極７０同士を電気的に接続する制御電極配線８０が、制御電極７０の上面に形成されている。構造をわかりやすくするため、制御電極配線８０の外縁のみを図示している。
その他の構成については、図１に示す第１の実施形態と同様である。図１６に示す半導体装置においても、半導体基体２０にＳＪ構造が構成されており、第２電極接続領域２４とコラム領域２２の間に、ドリフト領域２１よりも不純物濃度が低い第１導電型の低濃度電界緩和領域２５が配置されている。以下に、図１６に示した半導体装置の基本的な動作について説明する。
オン動作において、第１主電極３０（ソース電極）の電位を基準として第２主電極４０（ドレイン電極）に正の電位を印加した状態で制御電極７０（ゲート電極）の電位を制御することにより、半導体装置がトランジスタとして動作する。即ち、制御電極７０と第１主電極３０間の電圧を所定の閾値電圧以上にすることにより、制御電極７０の側面の第１電極接続領域２３のチャネル領域に反転層が形成される。これにより、半導体装置がオン状態となり、第１主電極３０と第２主電極４０の間に主電流が流れる。
一方、オフ動作では、制御電極７０と第１主電極３０間の電圧を所定の閾値電圧以下にする。これにより、反転層が消滅し、主電流が遮断される。そして、ドリフト領域２１とコラム領域２２の界面から空乏層が広がり、ドリフト領域２１とコラム領域２２はピンチオフ状態となる。このとき、図１６に示した半導体装置においても、低濃度電界緩和領域２５によって、コラム領域２２の第２主電極側の端部での電界の集中が緩和される。これにより、半導体装置の耐圧が向上する。
以下に、図面を参照して本発明の第３の実施形態に係る半導体装置の製造方法を説明する。なお、以下に述べる半導体装置の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能である。以下では、基板１０にノンドープのＳｉＣ基板を用いる場合を説明する。
先ず、図１７に示すように、パターニングしたマスク材３１１をマスクとするイオン注入によって、基板１０にｐ型不純物をドープして第１電極接続領域２３を選択的に形成する。
次に、図１８に示すように、パターニングしたマスク材３１２をマスクとするイオン注入によってｎ型不純物を基板１０の上部にドープし、ドリフト領域２１と低濃度電界緩和領域２５を形成する。このとき、第１の実施形態と同様に、イオン注入条件の切り替えにより、ドリフト領域２１と低濃度電界緩和領域２５を連続的に形成できる。
次いで、図１９に示すように、パターニングしたマスク材３１３をマスクとするｐ型不純物のイオン注入によって、第１電極接続領域２３と低濃度電界緩和領域２５の間にコラム領域２２を形成する。
その後、図２０に示すように、パターニングしたマスク材３１４をマスクとしてｎ型不純物をドープするイオン注入により、第２電極接続領域２４及びソース領域２７を所定の位置に形成する。即ち、ドリフト領域２１の端部と接続し、且つコラム領域２２との間に低濃度電界緩和領域２５が配置されるように、第２電極接続領域２４を形成する。また、第１電極接続領域２３の側面と隣接させてソース領域２７を形成する。
次に、パターニングしたマスク材（図示せず）をマスクにしたドライエッチングにより、図２１に示すように、ゲートトレンチ２００を形成する。ゲートトレンチ２００は、ドリフト領域２１及びコラム領域２２、第１電極接続領域２３、ソース領域２７と接する位置に、基板１０に達する深さで形成される。
その後、ゲートトレンチ２００の内壁面にゲート絶縁膜６０を形成する。ゲート絶縁膜６０の形成方法は、熱酸化法でも堆積法でも構わない。例として、熱酸化法の場合、酸素雰囲気中で１１００℃程度の温度に半導体基体２０を加熱する。これにより、半導体基体２０が酸素に触れるすべての部分において、シリコン酸化膜が形成される。
ゲート絶縁膜６０を形成した後、第１電極接続領域２３とゲート絶縁膜６０との界面における界面準位を低減するために、窒素、アルゴン、Ｎ２Ｏなどの雰囲気中で１０００℃程度のアニール処理を行ってもよい。また、直性ＮＯかＮ２Ｏ雰囲気中での熱酸化も可能である。その場合の温度は１１００℃～１４００℃が好適である。ゲート絶縁膜６０の厚さは数十ｎｍ程度である。
次に、導電性材料でゲートトレンチ２００を埋め込んで制御電極７０を形成する。制御電極７０の材料はポリシリコン膜が一般的であり、ここではポリシリコン膜を制御電極７０に使用する場合を説明する。
ポリシリコン膜の堆積法としては、減圧ＣＶＤ法などを用いることができる。例えば、堆積させるポリシリコン膜の厚さをゲートトレンチ２００の幅の２分の１よりも大きな値にして、ゲートトレンチ２００をポリシリコン膜で埋める。ゲートトレンチ２００の内壁面からポリシリコン膜が形成されていくため、上記のようにポリシリコン膜の厚さを設定することにより、ゲートトレンチ２００をポリシリコン膜によって完全に埋めることができる。例えば、ゲートトレンチ２００の幅が２μｍの場合は、膜厚が１μｍよりも厚くなるようにポリシリコン膜を形成する。また、ポリシリコン膜を堆積した後に、オキシ塩化リン（ＰＯＣｌ３）中で９５０℃のアニール処理することで、ｎ型のポリシリコン膜を形成し、制御電極７０に導電性を持たせる。
次に、図２２に示すように、ポリシリコン膜をエッチングして平坦化する。エッチング方法は等方性エッチングでも異方性の選択エッチングでもよい。エッチング量は、ゲートトレンチ２００の内部にポリシリコン膜が残るように設定する。例えば、幅が２μｍのゲートトレンチ２００についてポリシリコン膜を１．５μｍの厚さに堆積した場合、ポリシリコン膜のエッチング量は１．５μｍにする。しかし、エッチングの制御において、１．５μｍのエッチング量について数％のオーバーエッチングは問題ない。その後、図２３に示すように、制御電極７０と同じ材料のポリシリコン膜もしくは金属膜によって制御電極配線８０を形成し、ゲート電極同士を電気的に接続する。
次いで、全面に絶縁膜５０を形成する。絶縁膜５０には、例えばシリコン酸化膜やシリコン窒化膜などを使用する。そして、フォトレジスト膜（図示せず）をマスクにしたドライエッチングまたはウェットエッチングによって、図２４に示すように、第１コンタクトホール３００、第２コンタクトホール４００を絶縁膜５０に形成する。
その後、第１コンタクトホール３００を埋め込むように第１主電極３０を形成し、第２コンタクトホール４００を埋め込むように第２主電極４０を形成する。以上により、図１６に示す半導体装置が完成する。
なお、上記では制御電極７０にｎ型のポリシリコン膜を使用する例を説明したが、ｐ型のポリシリコン膜を制御電極７０に使用してもよい。また、他の半導体材料を制御電極７０に使用してもよいし、メタル材料などの他の導電性材料を使用してもよい。例えば、ｐ型のポリ炭化珪素、ＳｉＧｅ、Ａｌなどを制御電極７０の材料に使用することができる。
また、ゲート絶縁膜６０にシリコン酸化膜を使用する例を説明したが、シリコン窒化膜をゲート絶縁膜６０に使用してもよい。または、シリコン酸化膜とシリコン窒化膜の積層膜をゲート絶縁膜６０に使用してもよい。ゲート絶縁膜６０にシリコン窒化膜を使用した場合の等方性エッチングは、１６０℃の熱燐酸による洗浄によって行うことができる。
上記では、半導体装置が、第１主電極３０をソース電極、第２主電極４０をドレイン電極、制御電極７０をゲート電極とするＭＯＳトランジスタである場合を説明した。しかし、半導体装置が他のトランジスタであってもよい。例えば、第１主電極３０をエミッタ電極、第２主電極４０をコレクタ電極、制御電極７０をベース電極とするバイポーラトランジスタの場合にも、低濃度電界緩和領域２５によってコラム領域２２の第２主電極側の端部での電界の集中が緩和される。
（第４の実施形態）
本発明の第４の実施形態に係る半導体装置は、図２５に示すように、コラム領域２２の第２主電極側の側面にドリフト領域２１が配置されている。そして、ドリフト領域２１の第２主電極側の端部の上面に、第２電極接続領域２４と低濃度電界緩和領域２５が平面視で隣接して配置されている。その他の構成については、図１に示す第１の実施形態と同様である。
図２５に示した半導体装置によれば、コラム領域２２の最も電界が集中する端部の近傍に低濃度電界緩和領域２５が配置されていることにより、電界強度のピーク値を低下させることができる。また、図２５に示した半導体装置では、低濃度電界緩和領域２５と第２電極接続領域２４が、コラム領域２２と対向する面を有さない。このように、コラム領域２２と第２電極接続領域２４が対向する面積を小さくし、若しくは無くすことによって、コラム領域２２と第２電極接続領域２４の間に伸びる空乏層容量に起因した寄生容量を小さくすることができる。
以下に、図面を参照して本発明の第４の実施形態に係る半導体装置の製造方法を説明する。なお、以下に述べる半導体装置の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能である。以下では、基板１０にノンドープのＳｉＣ基板を用いる場合を説明する。
先ず、図２６に示すように、パターニングしたマスク材４１１をマスクとするイオン注入によって、基板１０にｐ型不純物をドープして第１電極接続領域２３を選択的に形成する。
次に、図２７に示すように、パターニングしたマスク材４１２をマスクとするイオン注入によってｎ型不純物を基板１０の上部にドープし、ドリフト領域２１と低濃度電界緩和領域２５を形成する。このとき、イオン注入条件の切り替えにより、ドリフト領域２１と低濃度電界緩和領域２５を連続的に形成できる。
次いで、図２８に示すように、パターニングしたマスク材４１３をエッチングマスクに用いて、第１電極接続領域２３の上部と低濃度電界緩和領域２５の第１主電極側を部分的にエッチング除去する。これにより、ドリフト領域２１の上面と、低濃度電界緩和領域２５の第１主電極側の側面が露出する。
そして、図２９に示すように、マスク材４１４をマスクとして、低濃度電界緩和領域２５をエッチング除去したドリフト領域２１の上面からｐ型不純物をイオン注入してコラム領域２２を形成する。
更に、図３０に示すように、マスク材４１５をマスクとしてｎ型不純物をドープするイオン注入により、第２電極接続領域２４を所定の位置に形成する。その後、第１の実施形態と同様に、絶縁膜５０、第１主電極３０及び第２主電極４０を形成する。以上により、図２５に示す半導体装置が完成する。
（第５の実施形態）
本発明の第５の実施形態に係る半導体装置では、図３１に示すように、半導体基体２０の第１主面２０１に第１主電極３０が配置され、第１主面２０１に対向する半導体基体２０の第２主面２０２に第２主電極４０が配置されている。図３１に示す半導体装置では、ドリフト領域２１及びコラム領域２２は半導体基体２０の膜厚方向に延伸し、半導体基体２０の膜厚方向に主電流が流れる。つまり、第１電極接続領域２３の上面に第１主電極３０が配置され、第２電極接続領域２４の下面に第２主電極４０が配置されている。
図３１に示した半導体装置においても、コラム領域２２と第２電極接続領域２４との間に、低濃度電界緩和領域２５が配置されている。これにより、コラム領域２２の第２主電極側の端部での電界の集中が緩和され、半導体装置の耐圧が向上する。
以下に、図面を参照して本発明の第５の実施形態に係る半導体装置の製造方法を説明する。なお、以下に述べる半導体装置の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能である。以下では、基板１０にノンドープのＳｉＣ基板を用いる場合を説明する。
図３２に示すように、第２電極接続領域２４とする導電性基板の上にドリフト領域２１を形成する。次いで、図３３に示すように、パターニングしたマスク材５１１をマスクとするイオン注入によってｎ型不純物をドリフト領域２１の内部にドープし、低濃度電界緩和領域２５を形成する。このとき、不純物の注入エネルギーを調節することによって、第２電極接続領域２４と接する深さに低濃度電界緩和領域２５を形成する。
次いで、図３４に示すように、マスク材５１１をマスクとしてドリフト領域２１の上面からｐ型不純物をイオン注入して、低濃度電界緩和領域２５の上面に接するようにコラム領域２２を形成する。更に、図３５に示すように、ドリフト領域２１及びコラム領域２２の上面の全面にｐ型不純物のイオン注入を行うことによって、第１電極接続領域２３を形成する。
その後、第１電極接続領域２３の上面に第１主電極３０を形成し、第２電極接続領域２４の下面に第２主電極４０を形成する。以上により、図３１に示す半導体装置が完成する。
第５の実施形態に係る半導体装置によれば、半導体基体２０の膜厚方向に主電流が流れる構成とすることにより、主電流の電流密度を高め、単位面積当たりのオン抵抗を低減することができる。更に、コラム領域２２の第２主電極側の端部での電界の集中が緩和され、半導体装置の耐圧が向上する。
また、図３１に示した半導体装置は、複数のドリフト領域２１と複数のコラム領域２２とが電流経路と垂直な方向に沿って交互に配置されたスーパージャンクション構造を有する。このようにドリフト領域２１とコラム領域２２が隣り合う構造を増やすことによって、単位面積当たりの電流密度を上げることができる。
（その他の実施形態）
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
例えば、半導体装置が、ドリフト領域２１と第１主電極３０が接続するショットキーバリアダイオード（ＳＢＤ）であってもよい。即ち、ドリフト領域２１と第１主電極３０とが界面にエネルギー障壁を有して電気的に接続する。第１主電極３０に仕事関数の高いニッケル、プラチナなどの金属材料を用いて、ドリフト領域２１と第１主電極３０との間にショットキー接合を形成する。第２主電極４０には、チタンなどの仕事関数が低く第２電極接続領域２４とオーミック接続する材料を用いる。半導体装置がＳＢＤであっても、コラム領域２２と第２電極接続領域２４の間に低濃度電界緩和領域２５を配置することにより、コラム領域２２の第２主電極側の端部での電界の集中を緩和することができる。
また、上記ではドリフト領域２１とコラム領域２２が膜厚方向に１層ずつ積層された場合を説明した。しかし、複数のドリフト領域２１と複数のコラム領域２２を電流経路と垂直な膜厚方向に沿って交互に配置してスーパージャンクション構造を構成してもよい。膜厚方向にドリフト領域２１とコラム領域２２を積層した構成では、ドリフト領域２１とコラム領域２２の幅を、不純物をドープする注入エネルギーの強度を調節することにより正確に制御することができる。膜厚方向に複数のｐｎ接合が一定の周期で配列されたＳＪ構造を有することにより、半導体装置の耐圧をより向上させることができる。
なお、ＳＪ構造において複数のｐｎ接合を周期的に配列する場合に、低濃度電界緩和領域２５と高濃度電界緩和領域２６の積層構造を適用してもよい。その場合には、図３６に示すように、ｐｎ接合に隣接する領域に高濃度電界緩和領域２６を配置し、高濃度電界緩和領域２６の間に低濃度電界緩和領域２５を配置する。これにより、ドリフト領域２１とコラム領域２２により形成されるｐｎ接合から離れた領域で最大となるコラム領域２２での電界の集中を緩和することができる。
このように、本発明はここでは記載していない様々な実施形態などを含むことはもちろんである。
本発明の半導体装置及び半導体装置の製造方法は、ＳＪ構造を有する半導体装置を製造する製造業を含む電子機器産業に利用可能である。
１０…基板
２０…半導体基体
２１…ドリフト領域
２２…コラム領域
２３…第１電極接続領域
２４…第２電極接続領域
２５…低濃度電界緩和領域
２６…高濃度電界緩和領域
２７…ソース領域
３０…第１主電極
４０…第２主電極
５０…絶縁膜
６０…ゲート絶縁膜
７０…制御電極

Claims (16)

  1. 半導体基体と、
    前記半導体基体に配置された、オン状態において流れる主電流の電流経路のそれぞれ端部である第１主電極及び第２主電極と
    を備え、
    前記半導体基体が、
    前記主電流の流れる第１導電型のドリフト領域と、
    前記主電流の電流経路と平行に前記ドリフト領域と隣接して前記ドリフト領域と平行に配置された第２導電型のコラム領域と、
    前記第２主電極と電気的に接続し、前記ドリフト領域と接続する第１導電型の第２電極接続領域と、
    前記第２電極接続領域と前記コラム領域の間に配置された、前記主電流の電流経路に沿って前記ドリフト領域と平行に延伸し、前記ドリフト領域よりも不純物濃度が低い第１導電型の低濃度電界緩和領域と、
    前記第２電極接続領域と前記コラム領域の間において前記低濃度電界緩和領域に積層されて前記主電流の電流経路に沿って前記ドリフト領域と平行に延伸し、前記コラム領域の前記ドリフト領域に接する主面の端部に接する、前記低濃度電界緩和領域よりも不純物濃度が高い第１導電型の高濃度電界緩和領域と
    を備えることを特徴とする半導体装置。
  2. 前記コラム領域の前記ドリフト領域に接する主面と対向する対向主面の端部が、前記低濃度電界緩和領域に接していることを特徴とする請求項１に記載の半導体装置。
  3. 前記高濃度電界緩和領域の一部が、前記ドリフト領域と前記第２電極接続領域との間に配置されていることを特徴とする請求項１に記載の半導体装置。
  4. 半導体基体と、
    前記半導体基体に配置された、オン状態において流れる主電流の電流経路のそれぞれ端部である第１主電極及び第２主電極と
    を備え、
    前記半導体基体が、
    前記主電流の流れる第１導電型のドリフト領域と、
    前記主電流の電流経路と平行に前記ドリフト領域と隣接して配置された第２導電型のコラム領域と、
    前記第２主電極と電気的に接続し、前記ドリフト領域と接続する第１導電型の第２電極接続領域と、
    前記第２電極接続領域と前記コラム領域の間に配置された、前記主電流の電流経路に沿って前記ドリフト領域と平行に延伸し、前記ドリフト領域よりも不純物濃度が低い第１導電型の低濃度電界緩和領域と
    を備え、
    前記コラム領域と前記低濃度電界緩和領域が前記ドリフト領域に沿って連結し、
    前記低濃度電界緩和領域の不純物濃度の濃度分布が前記ドリフト領域と前記低濃度電界緩和領域が積層された方向に沿って傾斜し、前記ドリフト領域に近い領域ほど不純物濃度が高くなる濃度分布であることを特徴とする半導体装置。
  5. 半導体基体と、
    前記半導体基体に配置された、オン状態において流れる主電流の電流経路のそれぞれ端部である第１主電極及び第２主電極と
    を備え、
    前記半導体基体が、
    前記主電流の流れる第１導電型のドリフト領域と、
    前記主電流の電流経路と平行に前記ドリフト領域と隣接して配置された第２導電型のコラム領域であって、前記コラム領域の第２主電極側の側面に前記ドリフト領域の第２主電極側の端部が延伸している前記コラム領域と、
    前記第２主電極と電気的に接続し、前記ドリフト領域の前記第２主電極側の端部の上面に配置された第１導電型の第２電極接続領域と、
    前記ドリフト領域の前記第２主電極側の端部の上面の前記コラム領域に近い側に前記第２電極接続領域と隣接して配置された、前記ドリフト領域よりも不純物濃度が低い第１導電型の低濃度電界緩和領域と
    を備え、
    前記低濃度電界緩和領域と前記第２電極接続領域が、前記コラム領域と対向する面を有さないことを特徴とする半導体装置。
  6. 複数の前記ドリフト領域と複数の前記コラム領域とが前記主電流の電流経路と垂直な方向に沿って交互に配置されたスーパージャンクション構造を有することを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
  7. 前記第１主電極と前記第２主電極が、前記半導体基体の同じ主面に配置されていることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
  8. 前記半導体基体の第１主面に前記第１主電極が配置され、前記第１主面に対向する前記半導体基体の第２主面に前記第２主電極が配置されていることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
  9. 前記ドリフト領域と前記コラム領域が、前記半導体基体の主面と垂直な方向に交互に積層されていることを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置。
  10. 前記第１主電極と前記ドリフト領域の間で前記半導体基体に形成された第２導電型の第１電極接続領域と、
    前記第１電極接続領域と対向して前記主電流の電流経路に配置された制御電極と
    を更に備え、
    前記制御電極によって前記主電流を制御するトランジスタとして動作することを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置。
  11. 前記半導体基体がワイドバンドギャップ半導体からなることを特徴とする請求項１乃至１０のいずれか１項に記載の半導体装置。
  12. 前記半導体基体が形成される基板が、半絶縁性基板もしくは絶縁性基板であることを特徴とする請求項１乃至１１のいずれか１項に記載の半導体装置。
  13. 前記半導体基体が形成される基板が、前記ドリフト領域と同じ材料であることを特徴とする請求項１乃至１２のいずれか１項に記載の半導体装置。
  14. 前記半導体基体が形成される基板が炭化珪素基板であることを特徴とする請求項１乃至１３のいずれか１項に記載の半導体装置。
  15. 第１導電型のドリフト領域を基板の主面に形成する工程と、
    前記ドリフト領域の一部に隣接させて、前記ドリフト領域よりも不純物濃度が低い第１導電型の低濃度電界緩和領域を形成する工程と、
    前記ドリフト領域に隣接して前記ドリフト領域と平行に延伸する第２導電型のコラム領域を形成する工程と、
    前記ドリフト領域と電気的に接続し、且つ前記コラム領域との間に前記低濃度電界緩和領域が前記ドリフト領域と平行に延伸して配置されるように、第１導電型の第２電極接続領域を形成する工程と
    を含み、
    前記ドリフト領域、前記低濃度電界緩和領域、前記コラム領域及び前記第２電極接続領域を不純物のイオン注入により形成することを特徴とする半導体装置の製造方法。
  16. イオン注入の途中でイオン注入条件を切り替えて深さ方向の不純物濃度を変化させることにより、１回の連続したイオン注入によって前記ドリフト領域と前記低濃度電界緩和領域を形成することを特徴とする請求項１５に記載の半導体装置の製造方法。
JP2020567648A 2019-01-21 2019-01-21 半導体装置及びその製造方法 Active JP7257423B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2019/000063 WO2020152489A1 (ja) 2019-01-21 2019-01-21 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2020152489A1 JPWO2020152489A1 (ja) 2020-07-30
JP7257423B2 true JP7257423B2 (ja) 2023-04-13

Family

ID=71736835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020567648A Active JP7257423B2 (ja) 2019-01-21 2019-01-21 半導体装置及びその製造方法

Country Status (5)

Country Link
US (3) US11476326B2 (ja)
EP (1) EP3916797A4 (ja)
JP (1) JP7257423B2 (ja)
CN (1) CN113330578B (ja)
WO (1) WO2020152489A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102577A (ja) 1999-09-30 2001-04-13 Toshiba Corp 半導体装置
JP2003101022A (ja) 2001-09-27 2003-04-04 Toshiba Corp 電力用半導体素子
US20150021686A1 (en) 2013-07-19 2015-01-22 Great Wall Semiconductor Corporation Device Structure and Methods of Forming Superjunction Lateral Power MOSFET with Surrounding LDD
CN108231903A (zh) 2018-01-24 2018-06-29 重庆大学 一种带软恢复体二极管的超结功率mosfet

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319680A (ja) 2001-04-24 2002-10-31 Matsushita Electric Works Ltd 半導体装置
EP1267415A3 (en) 2001-06-11 2009-04-15 Kabushiki Kaisha Toshiba Power semiconductor device having resurf layer
US8692324B2 (en) * 2005-07-13 2014-04-08 Ciclon Semiconductor Device Corp. Semiconductor devices having charge balanced structure
JP2009239111A (ja) * 2008-03-27 2009-10-15 Sanyo Electric Co Ltd 半導体装置
US8174070B2 (en) 2009-12-02 2012-05-08 Alpha And Omega Semiconductor Incorporated Dual channel trench LDMOS transistors and BCD process with deep trench isolation
US8816476B2 (en) * 2011-04-27 2014-08-26 Alpha & Omega Semiconductor Corporation Through silicon via processing techniques for lateral double-diffused MOSFETS
KR101755718B1 (ko) * 2011-11-22 2017-07-07 현대자동차주식회사 수평형 디모스 소자 및 그 제조 방법
US9299831B2 (en) * 2012-10-16 2016-03-29 Asahi Kasei Microdevices Corporation Field effect transistor and semiconductor device
KR20160001913A (ko) * 2014-06-27 2016-01-07 에스케이하이닉스 주식회사 전력용 전자 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102577A (ja) 1999-09-30 2001-04-13 Toshiba Corp 半導体装置
JP2003101022A (ja) 2001-09-27 2003-04-04 Toshiba Corp 電力用半導体素子
US20150021686A1 (en) 2013-07-19 2015-01-22 Great Wall Semiconductor Corporation Device Structure and Methods of Forming Superjunction Lateral Power MOSFET with Surrounding LDD
CN108231903A (zh) 2018-01-24 2018-06-29 重庆大学 一种带软恢复体二极管的超结功率mosfet

Also Published As

Publication number Publication date
US11476326B2 (en) 2022-10-18
CN113330578A (zh) 2021-08-31
EP3916797A1 (en) 2021-12-01
WO2020152489A1 (ja) 2020-07-30
US11996442B2 (en) 2024-05-28
US11756994B2 (en) 2023-09-12
JPWO2020152489A1 (ja) 2020-07-30
US20220085157A1 (en) 2022-03-17
US20230013819A1 (en) 2023-01-19
CN113330578B (zh) 2024-10-18
EP3916797A4 (en) 2022-04-20
US20230074093A1 (en) 2023-03-09

Similar Documents

Publication Publication Date Title
JP2017092368A (ja) 半導体装置および半導体装置の製造方法
JP6725055B2 (ja) 半導体装置および半導体装置の製造方法
JP6802454B2 (ja) 半導体装置およびその製造方法
JP5646044B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2017064887A1 (ja) 半導体装置
JP2023001343A (ja) 半導体装置
JP2015185700A (ja) 半導体装置
WO2017183375A1 (ja) 半導体装置
CN112005379B (zh) 半导体装置及其制造方法
JP6648852B1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6930393B2 (ja) 半導体装置及びその製造方法
JP6969684B2 (ja) 半導体装置及びその製造方法
JP7257423B2 (ja) 半導体装置及びその製造方法
US12068411B2 (en) Semiconductor device and method for manufacturing same
JP7312616B2 (ja) 半導体装置及びその製造方法
JP7526808B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A5211

Effective date: 20210706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211005

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230403

R150 Certificate of patent or registration of utility model

Ref document number: 7257423

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150