JP7233629B1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7233629B1 JP7233629B1 JP2022580860A JP2022580860A JP7233629B1 JP 7233629 B1 JP7233629 B1 JP 7233629B1 JP 2022580860 A JP2022580860 A JP 2022580860A JP 2022580860 A JP2022580860 A JP 2022580860A JP 7233629 B1 JP7233629 B1 JP 7233629B1
- Authority
- JP
- Japan
- Prior art keywords
- region
- view
- plan
- pads
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 191
- 230000005669 field effect Effects 0.000 claims description 12
- 239000010410 layer Substances 0.000 description 80
- 239000012535 impurity Substances 0.000 description 24
- 239000000758 substrate Substances 0.000 description 16
- 210000000746 body region Anatomy 0.000 description 14
- 230000000694 effects Effects 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 230000004048 modification Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- 239000004020 conductor Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 239000007769 metal material Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0882—Disposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
[1.半導体装置の構造]
以下では、本開示における縦型電界効果トランジスタの構造について説明する。
図3Aおよび図3Bは、それぞれ、半導体装置1の第1領域A1内において、X方向およびY方向に繰り返し形成される、トランジスタ10の略単位構成の、平面図および斜視図である。図3Aおよび図3Bでは、分かりやすくするために半導体基板32、ソース電極11は図示していない。なおY方向とは、半導体層40の上面と平行し、ゲートトレンチ17が延在する方向である。またX方向とは、半導体層40の上面と平行し、Y方向に直交する方向のことをいう。
図2に示される半導体装置1は平面視で矩形状であり、半導体装置1を二分割して配置される第1領域A1と第2領域A2は、その境界線90が半導体装置1の外周を成す辺のうち、長辺に平行な一直線状となるように配置されている。平面視において、第2領域A2から第1領域A1へ流れる主電流は、第1領域A1と第2領域A2との境界線90に直交するように流れる。
実施形態2では、実施形態1における平面視での形状が、長方形状の半導体装置1から正方形状の半導体装置1Aへ変化するところが異なる。正方形状の半導体装置1Aの場合、平面視で長辺と短辺の区別がないため、実施形態1の記載内容において、主電流が流れる第1の方向に平行する辺を便宜的に「短辺」と解釈し、第1の方向と直交する辺を便宜的に「長辺」と解釈すればよい。以下においても、一方および他方の長辺、一方および他方の短辺という文言を用いることがあるが、上記の解釈で理解すれば支障はない。その他、共通する構造物への付与番号は重複して用いる。
本開示の効果を享受できるパッドの配置は図2に示すものに限らない。本開示で重要なことは、フェイスダウン実装が可能なチップサイズパッケージ型の半導体装置であって、半導体層と、前記半導体層内の第1領域に形成された縦型電界効果トランジスタと、前記半導体層の平面視において、前記半導体層内で前記第1領域に隣接した第2領域に形成されたドレイン引き上げ領域と、を有し、前記平面視において、前記半導体層は矩形形状であり、前記平面視において、前記半導体層の長辺のうち前記第1領域に含まれるものを一方の長辺とし、前記第2領域に含まれるものを他方の長辺とし、前記半導体層の短辺のうち、前記一方の長辺と共に第1の頂点を構成するものを一方の短辺とし、前記一方の短辺と対向するものを他方の短辺とすると、前記平面視において、前記第1領域と前記第2領域との境界線は、前記半導体層の長辺に並行する一直線状であり、前記第1領域は、前記半導体層の表面に、複数のソースパッドおよび1以上のゲートパッドを有し、前記第2領域は、前記半導体層の表面に、複数のドレインパッドを有し、前記1以上のゲートパッドのうち少なくとも1のゲートパッドは、前記平面視において、前記一方の長辺および前記一方の短辺との間に、前記複数のソースパッドが一部でも挟まれないように配置され、前記複数のドレインパッドのうち少なくとも1のドレインパッドは、前記1のゲートパッドと前記平面視において同形状であって、前記平面視において、前記第1の頂点と前記半導体層の対角で対向する第2の頂点に近接して配置され、前記複数のソースパッドには、長手方向が前記半導体層の長辺と平行な、前記平面視において長方形状又は長円形状であるものが複数含まれ、前記複数のドレインパッドには、長手方向が前記半導体層の長辺と平行な、前記平面視において長方形状又は長円形状であるものが含まれ、前記長方形状又は長円形状の複数のソースパッドは、前記平面視において等間隔の縞状に配置され、前記平面視において、前記長方形状又は長円形状の複数のソースパッド同士の間隔と、前記境界線を挟んで対向する前記長方形状又は長円形状のソースパッドと前記長方形状又は長円形状のドレインパッドとの間隔は等しい半導体装置であることである。これが遵守されていればよい。
図7Aに、図2に示す半導体装置1が正方形状であった場合の例を示す。図7Cはさらに半導体装置1の大きさが縮小した場合の例であり、図7Aに比べて、複数ある長方円形状のソースパッド116のうちの1つが除外されている。このように半導体装置1の大きさを変更する場合は、平面視で、ソースパッド116の幅と、縞状を成すソースパッド同士の間隔および、ソースパッド116とドレインパッド141との間隔を変化させずに、複数あるソースパッド116のうちの1つを除外してもよい。
10 トランジスタ(縦型電界効果トランジスタ)
11 ソース電極
12、13、82、83 部分
14 ソース領域
15 ゲート導体
16 ゲート絶縁膜
17 ゲートトレンチ
18 ボディ領域
18A 接続部
19 ゲート電極
30 金属層
32 半導体基板
33 低濃度不純物層
34 層間絶縁膜
35 パッシベーション層
38 ドレイン引き上げ領域
40 半導体層
81 ドレイン電極
90 境界線
91 一方の長辺
92 他方の長辺
93 一方の短辺
94 他方の短辺
98 第1の頂点
99 第2の頂点
116 ソースパッド
119 ゲートパッド
141 ドレインパッド
142 対角ドレインパッド
A1 第1領域
A2 第2領域
Claims (7)
- フェイスダウン実装が可能なチップサイズパッケージ型の半導体装置であって、
半導体層と、
前記半導体層内の第1領域に形成された縦型電界効果トランジスタと、
前記半導体層の平面視において、前記半導体層内で前記第1領域に隣接した第2領域に形成されたドレイン引き上げ領域と、を有し、
前記平面視において、前記半導体層は矩形形状であり、
前記平面視において、前記半導体層の長辺のうち前記第1領域に含まれるものを一方の長辺とし、前記第2領域に含まれるものを他方の長辺とし、
前記半導体層の短辺のうち、前記一方の長辺と共に第1の頂点を構成するものを一方の短辺とし、前記一方の短辺と対向するものを他方の短辺とすると、
前記平面視において、前記第1領域と前記第2領域との境界線は、前記半導体層の長辺に並行する一直線状であり、
前記第1領域は、前記半導体層の表面に、複数のソースパッドおよび1以上のゲートパッドを有し、
前記第2領域は、前記半導体層の表面に、複数のドレインパッドを有し、
前記1以上のゲートパッドのうち少なくとも1のゲートパッドは、前記平面視において、前記一方の長辺および前記一方の短辺との間に、前記複数のソースパッドが一部でも挟まれないように配置され、
前記複数のドレインパッドのうち少なくとも1のドレインパッドは、前記1のゲートパッドと前記平面視において同形状であって、前記平面視において、前記第1の頂点と前記半導体層の対角で対向する第2の頂点に近接して配置され、
前記複数のソースパッドには、長手方向が前記半導体層の長辺と平行な、前記平面視において長方形状又は長円形状であるものが複数含まれ、
前記複数のドレインパッドには、長手方向が前記半導体層の長辺と平行な、前記平面視において長方形状又は長円形状であるものが含まれ、
前記長方形状又は長円形状の複数のソースパッドは、前記平面視において等間隔の縞状に配置され、
前記平面視において、前記長方形状又は長円形状の複数のソースパッド同士の間隔と、前記境界線を挟んで対向する前記長方形状又は長円形状のソースパッドと前記長方形状又は長円形状のドレインパッドとの間隔は等しい
半導体装置。 - 前記平面視において、前記1のゲートパッドの中心と、前記1のドレインパッドの中心とはいずれも前記第1の頂点と前記第2の頂点を結ぶ前記半導体層の対角線上にある
請求項1に記載の半導体装置。 - 前記平面視において、前記境界線は、前記一方の短辺および前記他方の短辺と、前記半導体層を短辺方向で2:1から4:1の範囲にあるように分割する交点でそれぞれ交わり、
前記平面視において、前記第2領域は前記第1領域よりも面積が小さい
請求項1に記載の半導体装置。 - 前記平面視において、前記半導体層は正方形状であり、
前記平面視において、前記第1領域は、前記第1領域の長辺と短辺との長さの比が5:4から3:2の範囲にある長方形状である
請求項1に記載の半導体装置。 - 前記平面視において、
前記長方形状又は長円形状の複数のソースパッドには、配置余白を除いて、長手方向の長さが前記境界線の全長と同等であるものが1以上含まれる
請求項1に記載の半導体装置。 - 前記平面視において、
前記複数のソースパッド、前記1以上のゲートパッド、および、前記複数のドレインパッドは、すべて前記半導体層の短辺方向における幅の長さが等しく、
前記複数のソースパッド同士の間隔は、前記複数のソースパッドの幅の長さ以下である
請求項1に記載の半導体装置。 - 前記平面視において、前記半導体層は正方形状であり、
前記平面視において、前記半導体装置の対角線が交わる点を中心として、前記複数のソースパッドと前記1以上のゲートパッドおよび前記複数のドレインパッドが前記半導体装置の表面で成す配置は、180°回転対称性を有し、90°回転対称性を有さない
請求項1に記載の半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202163256133P | 2021-10-15 | 2021-10-15 | |
US63/256,133 | 2021-10-15 | ||
PCT/JP2022/028360 WO2023062906A1 (ja) | 2021-10-15 | 2022-07-21 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP7233629B1 true JP7233629B1 (ja) | 2023-03-06 |
JPWO2023062906A1 JPWO2023062906A1 (ja) | 2023-04-20 |
Family
ID=85414436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022580860A Active JP7233629B1 (ja) | 2021-10-15 | 2022-07-21 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11769829B1 (ja) |
JP (1) | JP7233629B1 (ja) |
CN (1) | CN116438662B (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10313010A (ja) * | 1997-05-14 | 1998-11-24 | Denso Corp | 電力用半導体装置 |
JP2002368218A (ja) * | 2001-06-08 | 2002-12-20 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置 |
JP2004502293A (ja) * | 2000-02-10 | 2004-01-22 | インターナショナル・レクチファイヤー・コーポレーション | 単一表面上のバンプコンタクトを有する垂直伝導フリップチップ半導体デバイス |
JP2008258499A (ja) * | 2007-04-06 | 2008-10-23 | Sanyo Electric Co Ltd | 電極構造及び半導体装置 |
US20120267711A1 (en) * | 2011-04-21 | 2012-10-25 | Grebs Thomas E | Multi-level options for power mosfets |
JP6775872B1 (ja) * | 2018-12-19 | 2020-10-28 | ヌヴォトンテクノロジージャパン株式会社 | 半導体装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3424553B2 (ja) * | 1998-06-16 | 2003-07-07 | 株式会社デンソー | 横形絶縁ゲート型トランジスタ |
JP2002353452A (ja) | 2001-05-25 | 2002-12-06 | Toshiba Corp | 電力用半導体素子 |
JP2006147700A (ja) * | 2004-11-17 | 2006-06-08 | Sanyo Electric Co Ltd | 半導体装置 |
JP5132977B2 (ja) | 2007-04-26 | 2013-01-30 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
KR101054890B1 (ko) * | 2010-05-24 | 2011-08-05 | 주식회사 아이티엠반도체 | 배터리 보호회로의 본딩패드 배치구조 |
JP2012182240A (ja) * | 2011-02-28 | 2012-09-20 | Panasonic Corp | 半導体装置 |
JP6131114B2 (ja) | 2013-06-13 | 2017-05-17 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP6348703B2 (ja) * | 2013-11-12 | 2018-06-27 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP6282088B2 (ja) * | 2013-11-13 | 2018-02-21 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP6447946B1 (ja) * | 2018-01-19 | 2019-01-09 | パナソニックIpマネジメント株式会社 | 半導体装置および半導体モジュール |
US20220109048A1 (en) * | 2020-10-06 | 2022-04-07 | Zhanming LI | High Voltage Gallium Nitride Field Effect Transistor |
-
2022
- 2022-07-21 CN CN202280007312.8A patent/CN116438662B/zh active Active
- 2022-07-21 US US18/248,344 patent/US11769829B1/en active Active
- 2022-07-21 JP JP2022580860A patent/JP7233629B1/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10313010A (ja) * | 1997-05-14 | 1998-11-24 | Denso Corp | 電力用半導体装置 |
JP2004502293A (ja) * | 2000-02-10 | 2004-01-22 | インターナショナル・レクチファイヤー・コーポレーション | 単一表面上のバンプコンタクトを有する垂直伝導フリップチップ半導体デバイス |
JP2002368218A (ja) * | 2001-06-08 | 2002-12-20 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置 |
JP2008258499A (ja) * | 2007-04-06 | 2008-10-23 | Sanyo Electric Co Ltd | 電極構造及び半導体装置 |
US20120267711A1 (en) * | 2011-04-21 | 2012-10-25 | Grebs Thomas E | Multi-level options for power mosfets |
JP6775872B1 (ja) * | 2018-12-19 | 2020-10-28 | ヌヴォトンテクノロジージャパン株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
CN116438662B (zh) | 2023-09-29 |
US11769829B1 (en) | 2023-09-26 |
CN116438662A (zh) | 2023-07-14 |
JPWO2023062906A1 (ja) | 2023-04-20 |
US20230290878A1 (en) | 2023-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6507609B2 (ja) | 半導体装置 | |
JP7113221B2 (ja) | 炭化珪素半導体装置 | |
JP7401615B2 (ja) | SiC半導体装置 | |
JP7207463B2 (ja) | 半導体装置 | |
JP7446198B2 (ja) | 半導体装置 | |
US20220013666A1 (en) | Semiconductor device | |
JP6563093B1 (ja) | SiC半導体装置 | |
JP6664446B2 (ja) | SiC半導体装置 | |
JP6664445B2 (ja) | SiC半導体装置 | |
JP7233629B1 (ja) | 半導体装置 | |
WO2023062906A1 (ja) | 半導体装置 | |
JP2019102726A (ja) | 半導体装置 | |
JP6630410B1 (ja) | SiC半導体装置 | |
JP6647352B1 (ja) | SiC半導体装置 | |
CN117413361B (zh) | 半导体装置 | |
JP7402293B2 (ja) | SiC半導体装置 | |
US20240178305A1 (en) | Semiconductor device | |
JP6630411B1 (ja) | SiC半導体装置 | |
JP7145817B2 (ja) | 半導体装置 | |
US20210066497A1 (en) | Semiconductor device | |
KR20160111305A (ko) | 반도체 장치 | |
JP4806732B2 (ja) | 半導体装置 | |
JP2015153760A (ja) | 半導体装置 | |
JP2020074495A (ja) | SiC半導体装置 | |
JP2021168334A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221227 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20221227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7233629 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |