JP7231122B1 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7231122B1 JP7231122B1 JP2022558559A JP2022558559A JP7231122B1 JP 7231122 B1 JP7231122 B1 JP 7231122B1 JP 2022558559 A JP2022558559 A JP 2022558559A JP 2022558559 A JP2022558559 A JP 2022558559A JP 7231122 B1 JP7231122 B1 JP 7231122B1
- Authority
- JP
- Japan
- Prior art keywords
- gallium nitride
- semiconductor device
- nitride crystal
- insulating film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 204
- 238000004519 manufacturing process Methods 0.000 title claims description 69
- 238000000034 method Methods 0.000 title claims description 61
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 204
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 192
- 239000013078 crystal Substances 0.000 claims abstract description 147
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 239000000463 material Substances 0.000 claims abstract description 32
- 238000010438 heat treatment Methods 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 142
- 239000011229 interlayer Substances 0.000 claims description 67
- 239000011800 void material Substances 0.000 claims description 21
- 238000000206 photolithography Methods 0.000 claims description 16
- 230000005484 gravity Effects 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000001816 cooling Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 57
- 229910052782 aluminium Inorganic materials 0.000 description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 238000001312 dry etching Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 10
- 229910052721 tungsten Inorganic materials 0.000 description 10
- 239000010937 tungsten Substances 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 239000011737 fluorine Substances 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- -1 or the like Chemical compound 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- YKTSYUJCYHOUJP-UHFFFAOYSA-N [O--].[Al+3].[Al+3].[O-][Si]([O-])([O-])[O-] Chemical compound [O--].[Al+3].[Al+3].[O-][Si]([O-])([O-])[O-] YKTSYUJCYHOUJP-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
半導体装置は、窒化ガリウムとは異なる材料からなる半導体基板（１）と、半導体基板（１）の上に形成されたバッファ層（２）と、バッファ層（２）の上に島状に複数形成され、それぞれの島の外縁部（７ａ）の下方においてバッファ層（２）と非接触になるようにボイド（８）が設けられた窒化ガリウム結晶領域（７）と、窒化ガリウム結晶領域（７）の上に接して形成され、平面視で島の外周側に設けられた外側電極と、窒化ガリウム結晶領域（７）の上に形成されたゲート絶縁膜（２０）と、ゲート絶縁膜（２０）の上に接して形成され、平面視で外側電極よりも島の内側に設けられたゲート電極（２１）と、窒化ガリウム結晶領域（７）の上に接して形成され、平面視でゲート電極（２１）よりも島の内側に設けられた内側電極とを備える構成により、半導体装置の加熱または冷却により半導体基板（１）と窒化ガリウム結晶領域（７）とに生じる応力を緩和した半導体装置を得ることができる。
Description
本開示は、半導体装置および半導体装置の製造方法に関し、特に窒化ガリウムを異種材料基板上に形成することに関する。
窒化ガリウムを用いた半導体装置は、窒化ガリウムとは異なる材料、例えばシリコン、サファイア等からなる半導体基板（以下、異種材料基板という場合がある）の上に窒化ガリウムをヘテロエピタキシャル成長させて形成される場合がある。窒化ガリウムが異種材料基板に形成された半導体装置は、高温で加熱または高温から冷却されると、異種材料基板と窒化ガリウムとに応力が生じ、クラックまたは窒化ガリウム膜の剥離に至ることが知られていた。
特許文献１には、異種材料基板の上に形成した成長マスクに複数のストライプ状の開口を設け、開口から窒化ガリウム成長させることで、異種材料基板と窒化ガリウムとの接触面積を小さくして、半導体装置の加熱または冷却により異種材料基板と窒化ガリウムとに生じる応力を緩和させる技術が開示されている。
しかしながら、特許文献１に示されたストライプ状の開口から成長させた窒化ガリウムの構成では、ストライプ状の開口の長手方向において異種材料基板または異種材料基板上に形成されたバッファ層と窒化ガリウムとの接触面積が大きいため、半導体装置の加熱または冷却により異種材料基板と窒化ガリウムとに生じる応力の緩和が十分でない場合があった。
本開示は、上述のような課題を解決するためになされたものであり、半導体装置の加熱または冷却により異種材料基板と窒化ガリウムとに生じる応力を緩和した半導体装置を提供することを目的とする。
本開示の半導体装置は、窒化ガリウムとは異なる材料からなる半導体基板と、半導体基板の上に形成されたバッファ層と、バッファ層の上に島状に複数形成され、それぞれの島の外縁部の下方においてバッファ層と非接触になるようにボイドが設けられた窒化ガリウム結晶領域と、窒化ガリウム結晶領域の上に接して形成され、平面視で島の外周側に設けられた外側電極と、窒化ガリウム結晶領域の上に形成されたゲート絶縁膜と、ゲート絶縁膜の上に接して形成され、平面視で外側電極よりも島の内側に設けられたゲート電極と、窒化ガリウム結晶領域の上に接して形成され、平面視でゲート電極よりも島の内側に設けられた内側電極とを備える。
また、本開示の半導体装置の製造方法は、窒化ガリウムとは異なる材料からなる半導体基板の上にバッファ層を形成する工程と、バッファ層の上に窒化ガリウム系エピタキシャル成長を阻害する補助層を形成し、フォトリソグラフィとエッチングとにより補助層をパターニングしてバッファ層を部分的に露出させる工程と、バッファ層および補助層の上に、窒化ガリウム結晶領域を形成する工程と、補助層をウェットエッチングにより除去し、窒化ガリウム結晶領域の外縁部の下方において窒化ガリウム結晶領域とバッファ層とが非接触になるようにボイドを形成する工程とを備え、ボイドを形成する工程後に、加熱温度を１０００℃以上とする処理工程を有する。
本開示によれば、半導体装置の加熱または冷却により半導体基板と窒化ガリウム結晶領域とに生じる応力を緩和した半導体装置を得ることができる。
以下に、本開示の実施の形態に係る半導体装置および半導体装置の製造方法を、図面に基づいて詳細に説明する。簡潔に説明するために、図面は、その縮尺が実際と異なる場合があり、半導体層や電極の詳細が省略される場合がある。
実施の形態１．
図１は、本実施の形態における半導体装置を構成するユニットセル３４を示す上面模式図であり、図１のＡ１－Ａ２断面の模式図が図２であり、図２の楕円で囲んだ領域の模式図が図３である。また、図４は、本実施の形態における半導体装置の一部においてユニットセル３４が複数配置された例を示す上面模式図であり、図４のＢ１－Ｂ２断面の模式図が図５である。ここで、ユニットセル３４は、トランジスタを含む半導体装置の素子であり、正六角形とした例を示しているが、後述する窒化ガリウム結晶領域７と同様の島状であれば形状は正六角形に限定されず、略正六角形、正六角形以外の正多角形、略正多角形または略円形であってもよい。また、半導体基板１はシリコン基板である例について示す。
図１は、本実施の形態における半導体装置を構成するユニットセル３４を示す上面模式図であり、図１のＡ１－Ａ２断面の模式図が図２であり、図２の楕円で囲んだ領域の模式図が図３である。また、図４は、本実施の形態における半導体装置の一部においてユニットセル３４が複数配置された例を示す上面模式図であり、図４のＢ１－Ｂ２断面の模式図が図５である。ここで、ユニットセル３４は、トランジスタを含む半導体装置の素子であり、正六角形とした例を示しているが、後述する窒化ガリウム結晶領域７と同様の島状であれば形状は正六角形に限定されず、略正六角形、正六角形以外の正多角形、略正多角形または略円形であってもよい。また、半導体基板１はシリコン基板である例について示す。
ユニットセル３４は、図２に示すように、半導体基板１、半導体基板１の上に形成されたバッファ層２およびバッファ層２の上に順に形成された格子緩和層４と窒化ガリウム系エピ層５と窒化アルミニウムガリウム層６とからなる島状の窒化ガリウム結晶領域７を含む下部層と、窒化ガリウム結晶領域７の上に形成された内側電極としてのソース電極１７、外側電極としてのドレイン電極１８、ゲート絶縁膜２０およびゲート電極２１を含むトランジスタ部とを有する。ここで、窒化ガリウム結晶領域７の外縁部７ａの下方には、窒化ガリウム結晶領域７とバッファ層２とが非接触な領域、つまりボイド８が設けられている。このように、ユニットセル３４は、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）を構成している。
また、図２では、ユニットセル３４は、窒化ガリウム結晶領域７の表面に形成される高濃度領域１１と、窒化ガリウム結晶領域７の外縁部７ａに形成される分離層１３、第２絶縁膜１４およびドレインビア電極２５と、半導体基板１の裏面側に形成されるドレインパッド３３とを有する例を示している。高濃度領域１１、分離層１３、第２絶縁膜１４、ドレインビア電極２５およびドレインパッド３３は、本実施の形態に限定されるものではなく、半導体装置の設計、製造方法等に応じて適宜省略または変更できる。
さらに、図２では、ユニットセル３４は、その上部に、第１層間絶縁膜２６、ソース配線２８、ゲート配線２９、第２層間絶縁膜３０およびソースパッド３２を含む上層部を有する例を示している。第１層間絶縁膜２６、ソース配線２８、ゲート配線２９、第２層間絶縁膜３０およびソースパッド３２は、本実施の形態に限定されるものではなく、半導体装置の設計、製造方法等に応じて適宜省略または変更できる。
以下、下層部、トランジスタ部および上層部の順に詳細に説明する。まず、下層部に関して、図２から図５を用いて説明する。
半導体基板１は、窒化ガリウムとは異なる材料からなり、シリコン、炭化ケイ素、サファイアまたは窒化アルミニウム等を用いることができる。例えば、（１１１）面を主面とする導電性のシリコン基板を用いればよい。半導体基板１にシリコン、炭化ケイ素、サファイアを用いると、半導体基板１に窒化ガリウムを用いる場合に比べ、半導体装置のコストを低減できる。
バッファ層２は、窒化ガリウム結晶を異種材料基板上に形成するための起点となって窒化ガリウム結晶の成長を促進する。バッファ層２は、窒化ガリウム、窒化アルミニウムまたは窒化アルミニウムガリウム等を用いることができる。例えば、半導体基板１としてシリコンを用いる場合、窒化アルミニウムを用いればよい。バッファ層２の厚さは、１０ｎｍ以上２００ｎｍ以下程度であればよく、例えば８０ｎｍとすればよい。
格子緩和層４は、半導体基板１と窒化ガリウム系エピ層５との間に設けられ、半導体基板１と窒化ガリウム系エピ層５との熱膨張係数の差による半導体基板１のクラックを防止する。格子緩和層４は、半導体層を積層して格子歪を導入するＳｔｒａｉｎｅｄ－Ｌａｙｅｒ Ｓｕｐｅｒｌａｔｔｉｃｅｓ（ＳＬＳ）で構成することができる。例えば、窒化アルミニウムと窒化ガリウムとを交互に数十層積層したＳＬＳ層を用いればよい。
窒化ガリウム系エピ層５は、窒化ガリウムからなる層または窒化ガリウムに不純物が添加された層であってもよく、積層された構造であってもよい。窒化ガリウム系エピ層５は、例えば、下層をカーボン濃度の高い窒化ガリウム、上層をカーボン濃度が低い窒化ガリウムとした積層構造とすればよい。積層構造を採用すると、半導体装置におけるパンチスルー電流を抑制しつつ、電流コラプスの原因となるトラップサイトを減少させることができる。
窒化アルミニウムガリウム層６は、分極効果により窒化ガリウム系エピ層５との界面に２次元電子ガスを発生させる。窒化アルミニウムガリウム層６の組成と厚さとは、所望の２次元電子ガス濃度に応じて選択すればよく、例えば、アルミニウムの組成を１５ａｔ％以上３５ａｔ％以下、厚さを５ｎｍ以上４０ｎｍ以下とすればよい。また、窒化アルミニウムガリウム層６には、積層構造を採用してもよく、例えば、下層を窒化アルミニウムガリウム、上層を窒化ガリウムとすればよい。窒化アルミニウムガリウム層６を積層構造とすると、オーミック特性およびパッシベーション性能を向上させることができる。
窒化ガリウム結晶領域７は、図４および図５に示すように、隣接するユニットセル３４の間で分離され、バッファ層２の上に島状に複数形成されており、格子緩和層４、窒化ガリウム系エピ層５および窒化アルミニウムガリウム層６からなるヘテロエピタキシャル成長層を含む。また、島を構成する窒化ガリウム結晶領域７は、島の外周に沿った部分である外縁部７ａの下方にボイド８を有する。ここで、島状とは、平面視で正六角形、略正六角形、正六角形以外の正多角形、略正多角形または略円形等の形状で、島の重心から島の外周までの距離は平面方向の方位に依存せず同じであることを示す。同じとは、島の重心と、島の重心から最も近い島の外周との間の距離Ｒｎに対する、島の重心と、島の重心から最も遠い島の外周との間の距離Ｒｆの比Ｒｆ／Ｒｎが、２以下であることを示す。図１には、島が正六角形状である場合のＲｎ、Ｒｆを示している。ユニットセル３４についても、窒化ガリウム結晶領域７と同様の島状である。
このように、島状に窒化ガリウム結晶領域７を構成すると、ユニットセル３４がストライプ状等の高アスペクト比を有する形状の構成または非対称性を有する形状の構成に比べ、半導体装置が加熱、冷却、加圧、減圧等によるストレスを受けた場合に、半導体基板１と窒化ガリウム結晶領域７とに生じる応力を分散または緩和させることができる。そして、半導体基板１が反ることを抑制できる。ここで、平面視において窒化ガリウム結晶領域７が多角形の場合、多角形の各頂点の形状を鈍角状または丸くする等して、電界の集中を緩和させることができる。
窒化ガリウム結晶領域７の水平方向の長さは、平面視における窒化ガリウム結晶領域７の外接円の直径で１０μｍ以上１００μｍ以下程度とすればよく、４０μｍ程度とすると、本実施の形態の半導体装置の耐圧を６５０Ｖ程度とすることができる。窒化ガリウム結晶領域７の水平方向の長さは、半導体装置の耐圧設計、つまり窒化ガリウムの絶縁破壊の抑制に寄与するゲート・ドレイン間の距離と、窒化ガリウム結晶領域７の形状とに応じて適宜変更すればよい。
また、窒化ガリウム結晶領域７の厚さ、つまり格子緩和層４、窒化ガリウム系エピ層５および窒化アルミニウムガリウム層６の厚さの合計は、１μｍ以上２０μｍ以下程度とすればよく、４μｍ以上６μｍ以下程度とすると、本実施の形態の半導体装置の耐圧を６５０Ｖ程度とすることができる。半導体基板１とソース電極１７との間を介する窒化ガリウム結晶領域７の厚さは、半導体装置の耐圧設計に応じて適宜変更すればよい。
ボイド８は、図３に示すように、島状の窒化ガリウム結晶領域７の外縁部７ａの下方に設けられ、窒化ガリウム結晶領域７とバッファ層２とが非接触な領域である。ボイド８は、窒化ガリウム結晶領域７の島の外周方向において連続して、または断続的に設けられればよく、窒化ガリウム結晶領域７の形状、形成方法等に応じて設ける位置を適宜選択することができる。外周方向とは島の外周に沿う方向を示す。ここで、ボイド８の寸法について説明する。
ボイド８の高さは、バッファ層２の表面から窒化ガリウム結晶領域７の外縁部の底面７ｂまでの長さを示し、１ｎｍ以上１μｍ以下程度の高さとすればよく、例えば、１０ｎｍ以上２００ｎｍ以下とすることができる。ここで、ボイド８の高さは、窒化ガリウム結晶領域７の全外周に渡り均一であっても、均一でなくてもよく、窒化ガリウム結晶領域７の形状、形成方法等に応じて適宜選択することができる。均一とは、ボイド８の高さの最大値の７０％以上の範囲にあることを示す。
ボイド８の幅は、窒化ガリウム結晶領域７の外縁部の外側端部７ｃから外縁部の内側端部７ｄにかけての水平方向の長さを示し、０．１μｍ以上２０μｍ以下とすればよい。ここで、窒化ガリウム結晶領域７は傾斜したファセット面を維持しながら横方向にエピタキシャル成長するため、ボイドの幅は窒化ガリウム結晶領域７の厚さ以下となる。例えば、半導体装置の耐圧の設計値を６５０Ｖ程度として窒化ガリウム結晶領域７の厚さを４μｍとする場合、ボイドの幅は４μｍ以下とすればよい。ボイド８の幅は、窒化ガリウム結晶領域７の全外周に渡り均一であっても、均一でなくてもよく、窒化ガリウム結晶領域７の形状、形成方法等に応じて適宜選択することができる。均一とは、ボイド８の幅の最大値の７０％以上の範囲にあることを示す。
このようにして、ボイド８を設け、単一のユニットセル３４に含まれる窒化ガリウム結晶領域７とバッファ層２との接触面積を小さくする構成とすると、半導体装置が加熱、冷却、加圧、減圧等によるストレスを受けた場合に、ボイド８を有しない構成と比べ、半導体基板１と窒化ガリウム結晶領域７とに生じる応力を緩和させることができる。
また、窒化ガリウム結晶領域７を島状に構成することで、ストライプ状に構成する場合に比べ、半導体基板１の平面上の全ての方位において、一つの島の重心からその島の外周までの距離を同等にできる。そして、半導体装置の加熱または冷却により半導体基板１と窒化ガリウム結晶領域７とに生じる応力を、半導体基板１の平面上の全ての方位において緩和し、半導体装置における反りやクラックを抑制することができる。
このような応力の緩和により、半導体装置を高温で加熱することができ、例えばイオン注入とポストアニールとを採用して注入イオンを活性化させ、高濃度領域１１を形成することができる。
高濃度領域１１は、窒化ガリウム結晶領域７の表面に少なくとも１か所以上形成され、ソース電極１７とドレイン電極１８との少なくとも一方に接し、ソース電極１７とドレイン電極１８との少なくともどちらかと電気的に接続される。図２においては、高濃度領域１１はソース電極１７とドレイン電極１８とに接続された例を示している。高濃度領域１１は、シリコンまたはゲルマニウム等が添加されており、その不純物濃度は１×１０１８ｃｍ―３以上であり、好ましくは１×１０２０ｃｍ―３以上である。
このように高濃度領域１１を形成すると、窒化ガリウム結晶領域７が高濃度領域１１を介してソース電極１７とドレイン電極１８とに接続され、この接続部分における接続抵抗が低減される。そして、半導体装置における電気抵抗が低減される。
続いて、ユニットセル３４のトランジスタ部に関して、図２を用いて説明する。
第１絶縁膜９は、窒化ガリウム結晶領域７の上に形成されている。第１絶縁膜９には、窒化ケイ素または二酸化ケイ素等の絶縁性の材料を用いればよい。第１絶縁膜９の厚さは１００ｎｍ程度とすればよい。
第１絶縁膜９には、窒化ガリウム結晶領域７の中央部の上方においてソースコンタクトホールが設けられている。また、第１絶縁膜９には、ソースコンタクトホールよりも外側においてゲート開口部が設けられ、さらにゲート開口部よりも外側においてドレインコンタクトホールが設けられている。ここで、ソースコンタクトホールは、窒化ガリウム結晶領域７の島の中央部以外の上方の第１絶縁膜９に設けてもよい。例えば、ソースコンタクトホールは、窒化ガリウム結晶領域７の一つの島の重心から外周側に、その島の外接円の半径の最大値の２０％以内の長さだけ離れた位置に設けられてもよい。
ソース電極１７は、窒化ガリウム結晶領域７の上に接して形成され、平面視でゲート電極２１よりも窒化ガリウム結晶領域７の島の内側に設けられた、内側電極である。ソースコンタクトホールの内側に形成されるソース電極１７は、窒化ガリウム結晶領域７または高濃度領域１１に接続される。ソース電極１７は、アルミニウム単層またはチタンとアルミニウムとの積層等で構成すればよく、その厚さは３００ｎｍ程度とすればよい。
ドレイン電極１８は、窒化ガリウム結晶領域７の上に接して形成され、平面視で窒化ガリウム結晶領域７の島の外周側に設けられた、内側電極と電気的に絶縁される外側電極である。ここで、ドレイン電極１８は、平面視でリング型であるが、後述するドレインビア電極２５により隣り合う窒化ガリウム結晶領域７の島の間で接続されればよく、リングが周方向に途切れていてもよい。ドレインコンタクトホールの内側に形成されるドレイン電極１８は、窒化ガリウム結晶領域７または高濃度領域１１に接続される。ドレイン電極１８は、アルミニウム単層またはチタンとアルミニウムとの積層等で構成すればよく、その厚さは３００ｎｍ程度とすればよい。
ゲート絶縁膜２０は、窒化ガリウム結晶領域７の上に形成される。図２においては、ゲート絶縁膜２０は、ゲート開口部内の窒化ガリウム結晶領域７の上と第１絶縁膜９の上とに形成された例を示している。ゲート絶縁膜２０には、アルミナ、二酸化ケイ素、窒化アルミニウム、酸窒化アルミニウム、アルミニウムシリケート等の材料を用いればよく、これらの内の１つを選択して単層としても、２つ以上を選択して積層させてもよい。ゲート絶縁膜２０の厚さは３０ｎｍ程度とすればよい。
ゲート電極２１は、ゲート絶縁膜２０の上に接して形成され、平面視でドレイン電極１８よりも窒化ガリウム結晶領域７の島の内側に設けられている。ここで、ゲート電極２１は、平面視でリング型であるが、後述するゲート配線２９により隣り合う窒化ガリウム結晶領域７の島の間で接続されればよく、リングが周方向に途切れていてもよい。ゲート電極２１は、窒化チタン、ニッケルとアルミニウムとの積層等の材料で構成すればよく、その厚さは１００ｎｍ程度とすればよい。
また、ゲート電極２１は、図２に示すように、ゲート開口部１９の内側と外側とに形成されている。ゲート開口部１９の外側に形成されたゲート電極２１は、この部分においてゲートフィールドプレート電極となり、ゲートフィールドプレート電極の直下のゲート絶縁膜２０と第１絶縁膜９とがゲートフィールドプレート絶縁膜となっている。ドレイン電極１８に近い方のゲート電極２１の端部付近のゲート絶縁膜２０において電界強度が高くなる場合があるが、ゲートフィールドプレート電極を設けることで、電界強度を低減させることができ、半導体装置のしきい値電圧を安定化させることができる。
ここで、トランジスタ部には、図２に示すように、ソースフィールドプレート電極２２および第３絶縁膜２３を形成してもよい。
ソースフィールドプレート電極２２は、ゲート絶縁膜２０の上に形成され、平面視でソース電極１７よりも窒化ガリウム結晶領域７の外周側に設けられている。ソースフィールドプレート電極２２の直下のゲート絶縁膜２０と第１絶縁膜９とがソースフィールドプレート絶縁膜となっている。ドレイン電極１８に近い方のゲート電極２１の端部付近のゲート絶縁膜２０において電界強度が高くなる場合があるが、ソースフィールドプレート電極２２を設けることで、電界強度を低減させることができ、半導体装置のしきい値電圧を安定化させることができる。ソースフィールドプレート電極２２は、窒化チタン、ニッケルとアルミニウムとの積層等の材料で構成すればよく、その厚さは１００ｎｍ程度とすればよい。
第３絶縁膜２３は、後述するが、ドレインビア電極２５をエッチングによりパターニングする場合の、ゲート電極２１とソースフィールドプレート電極２２との保護膜として用いることができる。第３絶縁膜２３の材料と厚さとは、ドレインビア電極２５のエッチングにおける電極と絶縁膜との選択比を元に選べばよく、例えば材料は二酸化ケイ素、厚さは３００ｎｍとすればよい。
ここで、図２に示すように、ユニットセル３４には分離層１３と第２絶縁膜１４とが形成されていてもよい。
分離層１３は、窒化ガリウム結晶領域７の外縁部７ａに形成され、絶縁性を有する。分離層１３は、窒化ガリウム結晶領域７の窒化ガリウム結晶よりも構造が乱れた、非晶質窒化ガリウムまたは多結晶窒化ガリウムであってもよい。分離層１３は、例えば、窒化ガリウム結晶領域７の外周側のみにイオン注入して結晶構造を乱して非晶質にしたものとしてもよい。
第２絶縁膜１４は、分離層１３の表面に接する第１絶縁膜９に接して形成され、絶縁性を有する。第２絶縁膜１４を５００ｎｍ程度以上の厚さに形成する場合、応力が小さくなるように材料を選べばよく、例えば、二酸化ケイ素、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ ｏｒｔｈｏｓｉｌｉｃａｔｅ）、ＢＰＳＧ（Ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）ＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）を用いればよい。このように第２絶縁膜１４の材料を選ぶと、第２絶縁膜１４にクラックが生じることを抑制できる。ここで、分離層１３の表面に第１絶縁膜９が形成されない場合には、分離層１３の表面に第２絶縁膜１４が形成される。
さらに、ユニットセル３４の上層部に関して、図２、図４および図５を用いて説明する。
第１層間絶縁膜２６は、窒化ガリウム結晶領域７の上方のソース電極１７の上とゲート電極２１の上とに形成され、ソース電極１７の上とゲート電極２１の上とに第１層間絶縁膜２６を貫通する第１層間コンタクトホールが設けられている。また、図２では、第１層間絶縁膜２６は、窒化ガリウム結晶領域７の上に第３絶縁膜２３を介して形成された例を示しているが、第３絶縁膜２３を介さずに窒化ガリウム結晶領域７の上に形成されていてもよい。
第１層間絶縁膜２６は、ドレインビア電極２５を図２に示すように形成する場合、ドレインビア電極２５と後述するゲート配線２９とを電気的に絶縁する。そこで、第１層間絶縁膜２６の厚さは、絶縁に十分な厚さであることが好ましく、例えば１μｍ程度とすればよい。また、第１層間絶縁膜２６には、二酸化ケイ素等の材料を用いればよい。
ソース配線２８は、図２に示すように、第１層間絶縁膜２６の上とソース電極１７の上の第１層間コンタクトホールの内部とに形成され、窒化ガリウム結晶領域７の上に形成されたソース電極１７に接する内側配線である。第１層間コンタクトホールの内部に形成されるソース配線２８は、タングステンを用いた、いわゆるタングステンプラグの構成であってもよい。また、第１層間絶縁膜２６の上に形成されたソース配線２８は、アルミニウムを用いた構成とすればよい。
ゲート配線２９は、図２に示すように、第１層間絶縁膜２６の上とゲート電極２１の上の第１層間コンタクトホールの内部とに形成される。また、ゲート配線２９は、隣り合う窒化ガリウム結晶領域７の島の上にそれぞれ形成されたゲート電極２１に接する。第１層間コンタクトホールの内部に形成されるゲート配線２９は、タングステンを用いた、いわゆるタングステンプラグの構成であってもよい。また、第１層間絶縁膜２６の上に形成されたゲート配線２９は、アルミニウムを用いた構成とすればよい。
第２層間絶縁膜３０は、第１層間絶縁膜２６とソース配線２８とゲート配線２９との上に形成され、ソース配線２８の上に第２層間絶縁膜３０を貫通する第２層間コンタクトホール３１が設けられている。第２層間絶縁膜３０の厚さは、５００ｎｍ程度とすればよい。また、第２層間絶縁膜３０には、二酸化ケイ素等の材料を用いればよい。
ここで、ソースフィールドプレート電極２２が形成されている場合、ソースフィールドプレート電極２２の上方において、第１層間絶縁膜２６および第２層間絶縁膜３０に、第１層間コンタクトホールおよび第２層間コンタクトホール３１を設け、それぞれのコンタクトホールの内部にソースフィールドプレート配線３５をソースフィールドプレート電極２２に接するように形成すればよい。ソースフィールドプレート配線３５は、タングステンを用いた、いわゆるタングステンプラグの構成であってもよい。
ソースパッド３２は、第２層間絶縁膜３０の上と第２層間コンタクトホール３１の内部とに形成され、隣り合う窒化ガリウム結晶領域７の島の上にそれぞれ形成されたソース電極１７に接する上部配線である。ソースパッド３２は、図示しない外部のソース信号制御電源に接続され、ソース信号制御電源によりソース電極１７の電圧が制御される。ソースパッド３２には、アルミニウムを用いればよい。
また、ソースパッド３２は、図４および図５に示すように、隣り合う窒化ガリウム結晶領域７の島の間の上と島の上とを、複数の島に渡って覆うように面状に形成されていてもよい。ソースパッド３２が隣り合う窒化ガリウム結晶領域７の島の間の上と島の上とを、複数の島に渡って覆うように面状に形成された構成とすると、ソースパッド３２が窒化ガリウム結晶領域７の島毎に離間して形成される構成に比べ、ソースパッド３２と外部のソース信号制御電源との接続を容易にすることができる。
図示はしていないが、ゲート配線２９は半導体装置の外周付近の終端領域に引き出されている。終端領域におけるゲート配線２９は、その上に形成された第２層間絶縁膜３０に設けられる第２層間コンタクトホール３１を介して、ソースパッド３２と離間して電気的に絶縁されたゲートパッドに電気的に接続される。そして、ゲートパッドは外部のゲート信号制御電源に接続され、ゲート信号制御電源によりゲート電極２１の電圧が制御される。
このようにユニットセル３４の上層部を構成すると、窒化ガリウム結晶領域７を島状に複数形成する場合に、ソース配線２８およびゲート配線２９を簡単に外部の制御電源へ接続でき、トランジスタの品質および製造歩留まりを向上させることができる。
ここで、ドレイン電極１８を外部の制御電源へ接続するために、上層部側に向かう配線と、ユニットセル３４の上側においてこの配線と繋がりソースパッド３２と離隔するパッドとを形成し、このパッドと外部の制御電源とを接続してもよいが、図２に示すように、ドレインビア電極２５とドレインパッド３３とを形成し、ドレインパッド３３と外部の制御電源とを接続してもよい。
ドレインビア電極２５は、窒化ガリウム結晶領域７の側方を介して、ドレイン電極１８から半導体基板１に渡って形成され、ドレイン電極１８と半導体基板１とを電気的に接続する。そして、ドレインビア電極２５は、半導体基板１の裏面側に形成される下部電極パッドとしてのドレインパッド３３に、半導体基板１の厚さ方向の領域を介して電気的に接続される。また、ドレインビア電極２５は、図４に示すように、隣り合う窒化ガリウム結晶領域７の島の上にそれぞれ形成されたドレイン電極１８および、半導体基板１に接する。ドレインビア電極２５は、半導体基板１を貫通するビアホールを介してドレインパッド３３に接続されてもよい。
ドレインビア電極２５は、アルミニウムの単層または窒化チタン等のバリアメタルとアルミニウムとの積層等で構成すればよく、アルミニウムにシリコンを添加してもよい。また、ドレインビア電極２５の厚さは、５００ｎｍ程度とすればよい。また、ドレインパッド３３には、アルミニウムにシリコンを添加した材料を用いればよい。
また、ユニットセル３４は、図６に示すように、ボイド８の一部を代替して配置され、窒化ガリウム結晶領域７とバッファ層２とに接して形成される絶縁性の補助層３をさらに備えてもよい。補助層３の熱膨張係数は、窒化ガリウム結晶領域７の下部を構成する格子緩和層４と半導体基板１との熱膨張係数の間の範囲にある。図６では、補助層３は、窒化ガリウム結晶領域７の外縁部の内側端部７ｄに接する位置においてボイド８を代替している例を示しているが、外縁部の内側端部７ｄに接していない位置においてボイド８を代替していても良い。このようにして、ボイド８の一部を代替する補助層３を備えると、ボイド８の形成を簡単にすることができ、製造歩留まりを向上させることができる。
次に、本開示の半導体装置の製造方法について、図７から図４２を用いて説明する。ここでは、各工程においてユニットセル３４の上面図と、上面図のＡ１－Ａ２線における断面図とを示しながら説明する。
図７および図８は、バッファ層２の形成から補助層３のパターニング加工までの工程を説明する、半導体装置の製造方法の説明図である。
まず、半導体基板１を洗浄して、ＣＶＤ法またはスパッタ法等を用い、窒化ガリウムとは異なる材料からなる半導体基板１の上に、半導体基板１の材料とは異なる材料からなるバッファ層２を形成し、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等の方法でバッファ層２の上に補助層３を形成する。補助層３は、窒化ガリウム結晶領域７のエピタキシャル成長の際の成長マスクとして用いるため、窒化ガリウム系エピタキシャル成長を阻害する材料を用いればよく、二酸化ケイ素を１００ｎｍ程度の厚さで形成すればよい。さらに、フォトリソグラフィによりレジストパターンを形成し、バッファードフッ酸を用いたエッチングにより補助層３をパターニングしてバッファ層２を部分的に露出させる。その後、洗浄で不要なフォトレジストを除去する。このようにして、上面視において図７、断面視において図８の状態となる。
図９および図１０は、格子緩和層４の形成から窒化アルミニウムガリウム層６の形成までの工程を説明する、半導体装置の製造方法の説明図である。
フォトレジストを除去し、半導体基板１を洗浄した後に、有機金属気相エピタキシー（ＭＯＶＰＥ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）等の方法で、バッファ層２および補助層３の上に、窒化ガリウム結晶領域７を形成する、つまり、格子緩和層４、窒化ガリウム系エピ層５、窒化アルミニウムガリウム層６を順次、エピタキシャル成長させる。格子緩和層４には、数１０層に渡って積層したSLS層を用いればよい。このようにして、上面視において図９、断面視において図１０の状態となる。
ここで、エピタキシャル成長において、窒化ガリウム系エピ層５を六角形のファセット面を維持して成長させるため、窒化ガリウム結晶領域７の外縁部７ａ付近に転位を集め、半導体装置の活性領域、換言すれば半導体装置の駆動において電流が流れる領域の転位密度を減少させることができる。
図１１および図１２は、補助層３の除去によるボイド８の形成工程を説明する、半導体装置の製造方法の説明図である。
フッ化水素酸を用いて、エピタキシャル成長時の成長マスクである補助層３をウェットエッチングにより除去し、窒化ガリウム結晶領域７の外縁部７ａの下方において窒化ガリウム結晶領域７とバッファ層２とが非接触になるようにボイド８を形成する。ここで、補助層３は、その一部を残す、例えば、窒化ガリウム結晶領域７の外縁部の内側端部７ｄの側に形成され、外縁部の外側端部７ｃの側には形成されないようにしてもよい。この場合、外縁部の外側端部７ｃの側の補助層３のみをウェットエッチングにより除去すればよい。このようにすると、補助層３のエッチング時間の省略、またはエッチング残の許容ができ、生産性を向上させることができる。このようにして、上面視において図１１、断面視において図１２の状態となる。
図１３および図１４は、第１絶縁膜９の形成工程を説明する、半導体装置の製造方法の説明図である。
ボイド８の形成後、半導体基板１を洗浄し、プラズマＣＶＤ法等の方法で、第１絶縁膜９を形成する。第１絶縁膜９は、後述するイオン注入によって窒化ガリウム結晶領域７がダメージを受けることを防止する、注入スルー膜である。このようにして、上面視において図１３、断面視において図１４の状態となる。
図１５および図１６は、窒化ガリウム結晶領域７のソース電極１７およびドレイン電極１８のコンタクト部へイオン注入を行う、イオン注入工程を説明する、半導体装置の製造方法の説明図である。ここで、イオン注入工程は、後述する高濃度領域１１を形成する処理工程の前に実施される。
第１絶縁膜９の上に第１フォトレジスト１０を形成し、フォトリソグラフィを用いてパターニング加工する。続いて、窒化ガリウム結晶領域７の表面に少なくとも一か所以上、イオン注入で注入層１１ａを形成する。注入層１１ａは、後述する処理工程により不純物濃度が１×１０１８ｃｍ―３以上となる領域である。イオン注入においては、半導体基板１と垂直な方向に対して７度程度傾斜した角度から、シリコンイオンまたはゲルマニウムイオンの注入を行えばよい。注入エネルギーは、例えば、５０ｋｅＶ、注入ドーズ量は、例えば、１×１０１５ｃｍ－２とすればよい。ここで、注入エネルギーを変更し、複数回注入してボックス型の注入プロファイルを形成してもよい。このようにして、上面視において図１５、断面視において図１６の状態となる。
図１７および図１８は、第１フォトレジスト１０の除去から高濃度領域１１を形成する処理工程までの工程を説明する、半導体装置の製造方法の説明図である。
第１フォトレジスト１０を洗浄によって除去した後、アニール処理により注入層１１ａの欠陥緩和および注入イオンの活性化を行い、高濃度領域１１を形成する。ボイド８を形成した後に高濃度領域１１を形成するため、アニール処理における加熱温度を１０００℃以上とすることができ、例えば、１１５０℃とすることができる。アニール処理における加熱温度のピーク保持時間は５分程度とすればよい。高濃度領域１１の不純物濃度は、１×１０１８ｃｍ―３以上とすることができる。加熱温度を１０００℃以上とする処理工程により、高濃度領域１１の不純物の活性化が促進され、窒化ガリウム結晶領域７とソース電極１７またはドレイン電極１８との間の電気抵抗を低減させることができ、半導体装置の電気抵抗を低減させることができる。加熱温度を１０００℃以上とする処理工程は、ボイド８を形成する工程の後にあればよく、高濃度領域１１の形成以外の目的で行われてもよい。例えば、イオン注入による結晶ダメージの緩和、半導体層と金属電極層との接合の形成等を目的としてもよい。このようにして、上面視において図１７、断面視において図１８の状態となる。
図１９および図２０は、窒化ガリウム結晶領域７の外周へイオン注入して分離層１３を形成する工程を説明する、半導体装置の製造方法の説明図である。
窒化ガリウム結晶領域７の上に第２フォトレジスト１２を形成し、フォトリソグラフィを用いてパターニング加工する。ここで、窒化ガリウム結晶領域７の外周の上方からイオン注入を行って分離層１３を形成してもよく、例えば、アルゴン等のイオンの注入により、窒化ガリウム結晶領域７の外周の壁面の結晶構造を破壊して分離層１３を形成してもよい。窒化ガリウム結晶領域７の外周の壁面は、窒化ガリウム結晶領域７が六角形である場合、６つあるが、全ての壁面に注入を行う。注入エネルギーは、例えば、２０ｋｅＶ以上３００ｋｅＶ以下程度、注入ドーズ量は、例えば、1×１０１４ｃｍ－２以上５×１０１４ｃｍ－２以下である。ここで、注入エネルギーを変更し、複数回注入してボックス型の注入プロファイルを形成してもよい。このようにして、上面視において図１９、断面視において図２０の状態となる。
ここで、窒化ガリウム結晶領域７を島状に形成しない場合、つまり隣り合う窒化ガリウム層の側面を互いに会合させる場合、隣り合う窒化ガリウム層の接合面には欠陥が残りやすい。この欠陥を緩和するためには、深さが数μｍの位置に達するような高エネルギーのイオン注入が必要となり、製造コストを圧迫することになる。そこで、窒化ガリウム結晶領域７を島状に形成して窒化ガリウム結晶領域７の壁面を露出させ、低エネルギーのイオン注入を行い、分離層１３を形成すると、窒化ガリウム系エピ層５を六角形のファセット面を維持して成長させて転位が集まった窒化ガリウム結晶領域７の壁面の結晶構造を破壊でき、製造コストを圧迫することなく、窒化ガリウム結晶領域７の壁面近傍におけるリーク電流を抑制することができる。
図２１および図２２は、第２フォトレジスト１２の除去から第２絶縁膜１４の形成までの工程を説明する、半導体装置の製造方法の説明図である。
洗浄等により第２フォトレジスト１２を除去し、第２絶縁膜１４を形成して、窒化ガリウム結晶領域７の側方の間隙を埋める。第２絶縁膜１４は、ＣＶＤ法、スピンコーティング等を用いて形成すればよい。このようにして、上面視において図２１、断面視において図２２の状態となる。
図２３および図２４は、第２絶縁膜１４の平坦化工程を説明する、半導体装置の製造方法の説明図である。
ここでは、第２絶縁膜１４と第１絶縁膜９との表面を平坦化する。第１絶縁膜９に窒化ケイ素を用いる場合、第１絶縁膜９をストッパーとしてＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）加工を行えばよい。ここで、ＣＭＰ加工すると、第１絶縁膜９および第２絶縁膜１４の表面のフラットネスが改善し、その後の工程において、ゲート開口部１９、ゲート絶縁膜２０等の微細パターンが形成しやすくなる。このようにして、上面視において図２３、断面視において図２４の状態となる。
図２５および図２６は、第１絶縁膜９にソースコンタクトホール１５およびドレインコンタクトホール１６を設ける工程を説明する、半導体装置の製造方法の説明図である。
第１絶縁膜９および第２絶縁膜の上において、フォトリソグラフィによりレジストパターンを形成する。続いて、ＢＨＦ（Ｂｕｆｆｅｒｅｄ Ｈｙｄｒｏｆｌｕｏｒｉｃ ａｃｉｄ）によるウェットエッチング加工、またはフッ素系ガスによるドライエッチング加工を行い、高濃度領域１１を露出させる。その後、レジストパターンを洗浄で除去し、第１絶縁膜９にソースコンタクトホール１５およびドレインコンタクトホール１６が設けられる。このようにして、上面視において図２５、断面視において図２６の状態となる。
図２７および図２８は、ソースコンタクトホール１５およびドレインコンタクトホール１６を介してソース電極１７およびドレイン電極１８を形成する工程を説明する、半導体装置の製造方法の説明図である。
第１絶縁膜９および第２絶縁膜１４の上において、フォトリソグラフィによりレジストパターンを形成する。続いて、電子ビーム蒸着法を用いて導電膜を形成し、リフトオフによりパターニング加工を行ってソース電極１７およびドレイン電極１８を形成する。ここで、リフトオフ以外にも、スパッタ法とフォトリソグラフィとドライエッチング加工とを用いて、ソース電極１７およびドレイン電極１８を形成してもよい。ソース電極１７は、平面視で正六角形状とし、その外接円の半径が２μｍ程度となるように形成すればよい。ドレイン電極１８は、平面視で正六角形状のリング型とし、内側の外接円の半径が１７μｍ程度、外側の外接円の半径が１９μｍ程度となるように形成すればよい。次に、５００℃程度の温度でシンター処理し、ソース電極１７およびドレイン電極１８と高濃度領域１１との間で導通させる。このようにして、上面視において図２７、断面視において図２８の状態となる。
図２９および図３０は、第１絶縁膜９にゲート開口部１９を形成する工程を説明する、半導体装置の製造方法の説明図である。
第１絶縁膜９および第２絶縁膜１４の上において、フォトリソグラフィにより正六角形のリング型であるレジストパターンを形成する。このレジストパターンをマスクとして、ＢＨＦによるウェットエッチング加工、またはフッ素系ガスによるドライエッチング加工を行い、第１絶縁膜９にゲート開口部１９を形成する。ゲート開口部１９は、平面視で正六角形状のリング型とし、窒化ガリウム結晶領域７の中央から４μｍ程度離し、ソース電極１７を囲むように設ければよい。この後、有機洗浄によりレジストパターンを除去する。このようにして、上面視において図２９、断面視において図３０の状態となる。
図３１および図３２は、ゲート絶縁膜２０を形成する工程を説明する、半導体装置の製造方法の説明図である。
第１絶縁膜９、第２絶縁膜１４、ソース電極１７、ドレイン電極１８およびゲート開口部１９から露出する窒化ガリウム結晶領域７のそれぞれの上に、Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ法、またはプラズマＣＶＤ法等を用いて、ゲート絶縁膜２０を形成する。このようにして、上面視において図３１、断面視において図３２の状態となる。
図３３および図３４は、ゲート電極２１およびソースフィールドプレート電極２２を形成する工程を説明する、半導体装置の製造方法の説明図である。
ゲート絶縁膜２０の上において、反応性スパッタ法等を用いて厚さ１００ｎｍ程度の窒化チタン膜を形成する。この後、フォトリソグラフィによりレジストマスクを窒化チタン膜上に形成し、窒化チタン膜をエッチング加工してゲート電極２１およびソースフィールドプレート電極２２を形成する。ゲート電極２１は、平面視で正六角形状のリング型とし、ソース電極１７の端部から窒化ガリウム結晶領域７の外周側に１μｍ程度離れた位置に、内側の外接円の半径が３μｍ、外側の外接円の半径が５μｍ程度となるように形成すればよい。ソースフィールドプレート電極２２は、平面視で正六角形状のリング型とし、ゲート電極２１の端部から窒化ガリウム結晶領域７の外周側に１μｍ程度離れた位置に、内側の外接円の半径が６μｍ程度、外側の外接円の半径が８μｍ程度となるように形成すればよい。このようにして、上面視において図３３、断面視において図３４の状態となる。
図３５および図３６は、第３絶縁膜２３の形成からドレインビアホール２４を設けるまでの工程を説明する、半導体装置の製造方法の説明図である。
ＣＶＤ法等を用いて、ゲート絶縁膜２０、ゲート電極２１およびソースフィールドプレート電極２２の上に、第３絶縁膜２３を形成する。続いて、フォトリソグラフィにより、ドレイン電極１８の上方のゲート絶縁膜２０および第３絶縁膜２３と、隣り合う窒化ガリウム結晶領域７の間の第２絶縁膜１４とが開口されたレジストパターンを形成する。この後、このレジストパターンを用いてドライエッチング加工を行い、隣り合う窒化ガリウム結晶領域７の間の半導体基板１とドレイン電極１８とを露出させる。ここで、半導体基板１を露出させる際、深くエッチングするが、ドレイン電極１８の表面をアルミニウム層で構成すると、フッ素系ガスによるドライエッチング加工の際にドレイン電極１８はエッチングされず、半導体基板１とドレイン電極１８とを同時に露出させることが容易にできる。このようにして、上面視において図３５、断面視において図３６の状態となる。
図３７および図３８は、ドレインビア電極２５の形成工程を説明する、半導体装置の製造方法の説明図である。
露出させた半導体基板１およびドレイン電極１８の上と、第３絶縁膜２３の上とに、スパッタ法等を用いて導電膜を形成し、フォトリソグラフィによりレジストマスクを形成する。続いて、塩素系ガスによるドライエッチング加工を行い、導電膜をパターニング加工してドレインビア電極２５を形成する。この後、有機洗浄等でレジストパターンを除去する。このようにして、上面視において図３７、断面視において図３８の状態となる。
図３９および図４０は、第１層間絶縁膜２６の形成からソース配線２８とゲート配線２９とソースフィールドプレート配線３５との一部を形成するまでの工程を説明する、半導体装置の製造方法の説明図である。
ＣＶＤ法等を用いて、第３絶縁膜２３とドレインビア電極２５との上に第１層間絶縁膜２６を形成する。続いて、フォトリソグラフィにより、ソース配線２８とゲート配線２９とソースフィールドプレート配線３５との上の第１層間絶縁膜２６を開口するためのレジストパターンを形成する。この後、このレジストパターンを用いてドライエッチング加工を行い、第１層間絶縁膜２６に第１層間コンタクトホール２７を複数設け、不要なレジストパターンを有機洗浄によって除去する。そして、第１層間コンタクトホール２７の内側にタングステンを埋め込んだ、タングステンプラグを構成し、第１層間絶縁膜２６の上等に形成された不要なタングステンはＣＭＰ等で除去する。図４０では、第１層間コンタクトホール２７は、ソース電極１７の上の第１層間絶縁膜２６において２か所と、ゲート電極２１の上の第１層間絶縁膜２６において２か所とに設けられた例を示している。このようにして、上面視において図３９、断面視において図４０の状態となる。
図４１および図４２は、ソース配線２８とゲート配線２９とソースフィールドプレート配線３５との残りの部分を形成する工程を説明する、半導体装置の製造方法の説明図である。
スパッタ法等を用いて、第１層間絶縁膜２６とタングステンプラグとの上に導電膜を形成する。続いて、フォトリソグラフィとドライエッチング加工とにより、導電膜をパターニングしてソース配線２８とゲート配線２９とソースフィールドプレート配線３５とを形成する。図４１に示すように、ソース配線２８の形状は上面視で正六角形のドット型とし、ゲート配線２９の形状は上面視でスター型としてソースフィールドプレート配線３５と干渉しないようにしている。また、図４１に示すように、ソースフィールドプレート配線３５の形状は上面視でドット型である。このようにして、上面視において図４１、断面視において図４２の状態となる。
最後に、第２層間絶縁膜３０、ソースパッド３２およびドレインパッド３３を形成する。まず、ＣＶＤ法等を用いて、第１層間絶縁膜２６とソース配線２８とゲート配線２９とソースフィールドプレート配線３５との上に、第２層間絶縁膜３０を形成する。続いて、フォトリソグラフィとフッ素系ガスによるドライエッチング加工とにより、ソース配線２８とソースフィールドプレート配線３５との上の第２層間絶縁膜３０をエッチングして第２層間コンタクトホール３１を設け、ソース配線２８とソースフィールドプレート配線３５とを露出させる。この後、不要なレジストパターンは有機洗浄で除去する。
さらに続けて、スパッタ法等を用いて導電膜を形成し、フォトリソグラフィとドライエッチング加工とにより導電膜をパターニングしてソースパッド３２を形成する。そして、スパッタ法等を用いて半導体基板１の裏面側にドレインパッド３３を形成し、４００℃程度の温度でシンター処理をして半導体基板１とドレインビア電極２５およびドレインパッド３３との間で導通させる。このようにして、上面視において図１、断面視において図２の状態となる。
ここで、図示はしていないが、導電膜のパターニングにより、ソースパッド３２と同時にゲートパッドも形成される。ゲートパッドは、半導体装置の外周付近の終端領域に引き出されたゲート配線２９の上の第２層間絶縁膜３０に設けられる、第２層間コンタクトホール３１に接続するように形成される。
以上が本実施の形態における半導体装置の製造方法の説明である。
このようにして、窒化ガリウム結晶領域７のそれぞれの島の外縁部７ａの下方において窒化ガリウム結晶領域７とバッファ層２とが非接触になるようにボイド８を設けると、窒化ガリウム結晶領域７とバッファ層２との接触面積を小さくすることができる。そして、半導体装置の加熱または冷却により半導体基板１と窒化ガリウム結晶領域７とに生じる応力を緩和した半導体装置を提供することができる。
また、本実施の形態における半導体装置は、パワーデバイスの性能指標であるバリガ指数（ＢＦＯＭ）を向上させることができる。図４３は、本実施の形態による実施例１および従来の一般的なＧａＮｏｎＳｉのＨＥＭＴによる従来例について、ＢＦＯＭを比較したグラフである。実施例１は、図１、図２および図３に示した構成の半導体装置であり、寸法は本実施の形態の例示のとおりに構成している。ＢＦＯＭは、以下に示す式により算出し、従来例を１として規格化している。
ＢＦＯＭ＝４ＶＢ ２／Ｒｏｎ・・・式
ここで、ＶＢは絶縁破壊耐圧であり、Ｒｏｎはオン抵抗である。
ＢＦＯＭ＝４ＶＢ ２／Ｒｏｎ・・・式
ここで、ＶＢは絶縁破壊耐圧であり、Ｒｏｎはオン抵抗である。
図４３に示すように、ＢＦＯＭは、従来例よりも実施例１の方が高いことがわかる。これは、実施例１では、絶縁破壊耐圧を維持しながらオン抵抗が低減したと考えられる。特に、高濃度領域１１の形成、ゲート配線２９の高密度化によりチャネル抵抗の低減に寄与する六角形ゲート構造の採用、または配線抵抗の低減に寄与するソースパッド３２とドレインパッド３３の面状構成の採用により、オン抵抗が低減したと考えられる。
なお、図４４および図４５に示すように、ゲート配線２９は隣り合う窒化ガリウム結晶領域７の間で少なくとも１か所以上、形成されていればよい。換言すれば、ゲート配線２９は隣り合う窒化ガリウム結晶領域７の間で一部、欠損させてもよい。このようにゲート配線２９を欠損させると、ゲート配線２９とドレインビア電極２５とで形成される寄生容量を低減させることができ、半導体装置に流す電流を大きくし、高速で動作させることができる。ここで、図４４は、変形例１における半導体装置の一部においてユニットセル３４が複数配置された例を示す上面模式図であり、図４４のＣ１－Ｃ２断面の模式図が図４５である。
また、窒化ガリウム結晶領域７、ソース電極１７、ゲート電極２１およびドレイン電極１８等は平面視で周期的に配置され、正六角形状を有する例を示したが、このように周期的に配置し、正六角形状を有すると、ユニットセル３４を効率的に配置できる。特に、平面視で隣り合う窒化ガリウム結晶領域７の島の向かい合う辺の間の長さを短くし、半導体装置の全域に渡って均一とすると、ユニットセル３４をさらに効率的に配置できる。隣り合う窒化ガリウム結晶領域７の島の向かい合う辺の間の長さは、１μｍ以上１０μｍ以下とすればよい。均一とは、隣り合う窒化ガリウム結晶領域７の島の向かい合う辺の間の長さの最大値の７０％以上の範囲にあることを示す。
また、窒化ガリウム結晶領域７、ソース電極１７、ゲート電極２１およびドレイン電極１８等の形状は、ユニットセル３４の形状または他の構成に応じて略正六角形、正六角形以外の正多角形、略正多角形または略円形等とすることができる。このようにすると、設計およびプロセスの自由度および生産性を向上させることができる。
実施の形態２．
実施の形態１では、内側電極をソース電極１７、外側電極をドレイン電極１８とした例を示したが、本実施の形態では、内側電極をドレイン電極１８、外側電極をソース電極１７とした例について説明する。この場合、実施の形態１におけるドレインビア電極２５、ソース配線２８、ソースパッド３２、ドレインパッド３３をそれぞれ、ソースビア電極３６、ドレイン配線３７、ドレインパッド３３、ソースパッド３２とする。これ以外の構成は実施の形態１と同様である。
実施の形態１では、内側電極をソース電極１７、外側電極をドレイン電極１８とした例を示したが、本実施の形態では、内側電極をドレイン電極１８、外側電極をソース電極１７とした例について説明する。この場合、実施の形態１におけるドレインビア電極２５、ソース配線２８、ソースパッド３２、ドレインパッド３３をそれぞれ、ソースビア電極３６、ドレイン配線３７、ドレインパッド３３、ソースパッド３２とする。これ以外の構成は実施の形態１と同様である。
図４６は、本実施の形態における半導体装置を構成するユニットセル３４を示す上面模式図であり、図４６のＤ１－Ｄ２断面の模式図が図４７であり、図４６のＥ１－Ｅ２断面の模式図が図４８である。
図４７に示すように、窒化ガリウム結晶領域７は実施の形態１と同様に形成され、ボイド８が設けられている。また、図４７に示すように、内側電極としてドレイン電極１８が形成され、外側電極としてソース電極１７が形成され、それぞれドレイン配線３７、ソースビア電極３６に接続されている。さらに、ドレイン配線３７の上には上部配線としてドレインパッド３３が形成され、半導体基板１の裏面側には下部電極パッドとしてソースパッド３２が形成されている。また、図４８に示すように、ゲート電極２１と第１層間絶縁膜２６との上にはゲート配線２９が形成されている。
このように、半導体装置の上側をドレインパッド３３、下側をソースパッド３２としても、バッファ層２と窒化ガリウム結晶領域７との接触面積を小さくすることができる。そして、半導体装置の加熱または冷却により半導体基板１と窒化ガリウム結晶領域７とに生じる応力を緩和した半導体装置を提供することができる。
また、図４７に示すように、半導体装置の駆動において電界が集中するゲート電極２１の端部を、ソースフィールドプレート電極２２およびソースビア電極３６によってシールドすることができ、半導体装置の耐圧を向上させることができる。
また、本実施の形態における半導体装置は、ＢＦＯＭを向上させることができる。図４９は、本実施の形態による実施例２および従来の一般的なＧａＮｏｎＳｉのＨＥＭＴによる従来例について、ＢＦＯＭを比較したグラフである。実施例２は、図４６、図４７、図４８に示した構成の半導体装置であり、実施例１の構成を一部代替しているが、寸法は実施例１に対応し、同等である。
図４９に示すように、ＢＦＯＭは、従来例よりも実施例２の方が高いことがわかる。これは、実施例２では、実施例１と同様に、オン抵抗が低減したと考えられる。実施例２では、特に、半導体装置の駆動において電界が集中するゲート電極２１の端部をソースフィールドプレート電極２２およびソースビア電極３６によってシールドできる構造を採用して、上述した実施例１に比べて絶縁破壊耐圧およびＢＦＯＭが高くなったと考えられる。
１ 半導体基板、 ２ バッファ層、 ３ 補助層、 ４ 格子緩和層、 ５ 窒化ガリウム系エピ層、 ６ 窒化アルミニウムガリウム層、 ７ 窒化ガリウム結晶領域、 ７ａ 外縁部、 ７ｂ 外縁部の底面、 ７ｃ 外縁部の外側端部、 ７ｄ 外縁部の内側端部、 ８ ボイド、 ９ 第１絶縁膜、 １０ 第１フォトレジスト、 １１ 高濃度領域、 １１ａ 注入層、 １２ 第２フォトレジスト、 １３ 分離層、 １４ 第２絶縁膜、 １５ ソースコンタクトホール、 １６ ドレインコンタクトホール、 １７ ソース電極、 １８ ドレイン電極、 １９ ゲート開口部、 ２０ ゲート絶縁膜、 ２１ ゲート電極、 ２２ ソースフィールドプレート電極、 ２３ 第３絶縁膜、 ２４ ドレインビアホール、 ２５ ドレインビア電極、 ２６ 第１層間絶縁膜、 ２７ 第１層間コンタクトホール、 ２８ ソース配線、 ２９ ゲート配線、 ３０ 第２層間絶縁膜、 ３１ 第２層間コンタクトホール、 ３２ ソースパッド、 ３３ ドレインパッド、 ３４ ユニットセル、 ３５ ソースフィールドプレート配線、 ３６ ソースビア電極、 ３７ ドレイン配線、 Ｒｎ 島の重心と島の重心から最も近い島の外周との間の距離、Ｒｆ 島の重心と島の重心から最も遠い島の外周との間の距離。
Claims (14)
- 窒化ガリウムとは異なる材料からなる半導体基板と、
前記半導体基板の上に形成されたバッファ層と、
前記バッファ層の上に島状に複数形成され、それぞれの前記島の外縁部の下方において前記バッファ層と非接触になるようにボイドが設けられた窒化ガリウム結晶領域と、
前記窒化ガリウム結晶領域の上に接して形成され、平面視で前記島の外周側に設けられた外側電極と、
前記窒化ガリウム結晶領域の上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の上に接して形成され、平面視で前記外側電極よりも前記島の内側に設けられたゲート電極と、
前記窒化ガリウム結晶領域の上に接して形成され、平面視で前記ゲート電極よりも前記島の内側に設けられた内側電極と
を備えた半導体装置。 - 前記ボイドは、前記島の外周方向において連続して設けられることを特徴とする、請求項１に記載の半導体装置。
- 前記窒化ガリウム結晶領域の表面に少なくとも１か所以上形成され、前記内側電極と前記外側電極との少なくとも一方に接し、不純物濃度が１×１０１８ｃｍ―３以上である、高濃度領域をさらに備えることを特徴とする、請求項１または請求項２に記載の半導体装置。
- 前記島の重心と前記重心から最も近い前記島の外周との間の距離Ｒｎに対する、前記重心と前記重心から最も遠い前記外周との間の距離Ｒｆの比Ｒｆ／Ｒｎが２以下であることを特徴とする、請求項１から請求項３のいずれか１項に記載の半導体装置。
- 前記外側電極および前記ゲート電極は、平面視でリング型であることを特徴とする、請求項１から請求項４のいずれか１項に記載の半導体装置。
- 前記島は、平面視において周期的に形成され、正六角形の形状を有することを特徴とする、請求項１から請求項５のいずれか１項に記載の半導体装置。
- 前記窒化ガリウム結晶領域の前記外縁部に形成された非晶質窒化ガリウムまたは多結晶窒化ガリウムを含む分離層をさらに有し、前記分離層の表面には絶縁膜が形成されることを特徴とする、請求項１から請求項６のいずれか１項に記載の半導体装置。
- 前記半導体基板は、シリコン基板であることを特徴とする、請求項１から請求項７までのいずれか１項に記載の半導体装置。
- 前記窒化ガリウム結晶領域の上方の前記内側電極の上と前記ゲート電極の上とに形成され、前記内側電極の上と前記ゲート電極の上とに当該膜を貫通する第１層間コンタクトホールが設けられた第１層間絶縁膜と、
前記第１層間絶縁膜の上と前記内側電極の上の前記第１層間コンタクトホールの内部とに形成され、前記内側電極に接する内側配線と、
前記第１層間絶縁膜の上と前記ゲート電極の上の前記第１層間コンタクトホールの内部とに形成され、前記島の上にそれぞれ形成された前記ゲート電極に接するゲート配線と、
前記第１層間絶縁膜と前記内側配線と前記ゲート配線との上に形成され、前記内側配線の上に当該膜を貫通する第２層間コンタクトホールが設けられた、第２層間絶縁膜と、
前記第２層間絶縁膜の上と前記第２層間コンタクトホールの内部とに形成され、前記島の上にそれぞれ形成された前記内側電極に接する上部配線と、
前記島の上にそれぞれ形成された前記外側電極および、前記半導体基板に接するビア電極と、
前記半導体基板の裏面側に形成され、前記半導体基板を介して前記ビア電極と電気的に接続される下部電極パッドと
をさらに備えることを特徴とする、請求項１から請求項８のいずれか１項に記載の半導体装置。 - 前記上部配線は、隣り合う前記島の間の上と前記島の上とを、複数の前記島に渡って覆うように面状に形成されることを特徴とする、請求項９に記載の半導体装置。
- 前記ボイドの一部を代替して配置され、前記窒化ガリウム結晶領域と前記バッファ層とに接して形成される絶縁性の補助層をさらに備え、前記補助層の熱膨張係数は、前記窒化ガリウム結晶領域の下部を構成する格子緩和層と前記半導体基板との熱膨張係数の間の範囲にあることを特徴とする、請求項１から請求項１０のいずれか１項に記載の半導体装置。
- 窒化ガリウムとは異なる材料からなる半導体基板の上にバッファ層を形成する工程と、
前記バッファ層の上に窒化ガリウム系エピタキシャル成長を阻害する補助層を形成し、フォトリソグラフィとエッチングとにより前記補助層をパターニングして前記バッファ層を部分的に露出させる工程と、
前記バッファ層および前記補助層の上に、窒化ガリウム結晶領域を形成する工程と、
前記補助層をウェットエッチングにより除去し、前記窒化ガリウム結晶領域の外縁部の下方において前記窒化ガリウム結晶領域と前記バッファ層とが非接触になるようにボイドを形成する工程と
を備え、
前記ボイドを形成する工程の後に、加熱温度を１０００℃以上とする処理工程を有する
半導体装置の製造方法。 - 前記処理工程の前に、前記窒化ガリウム結晶領域の表面に少なくとも１か所以上、不純物濃度が１×１０１８ｃｍ―３以上となる領域をイオン注入で形成する、イオン注入工程をさらに有することを特徴とする、請求項１２に記載の半導体装置の製造方法。
- 前記ウェットエッチングにおいて、前記補助層の一部を残すことを特徴とする、請求項１２または請求項１３に記載の半導体装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2022/002427 WO2023139788A1 (ja) | 2022-01-24 | 2022-01-24 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP7231122B1 true JP7231122B1 (ja) | 2023-03-01 |
| JPWO2023139788A1 JPWO2023139788A1 (ja) | 2023-07-27 |
Family
ID=85380695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022558559A Active JP7231122B1 (ja) | 2022-01-24 | 2022-01-24 | 半導体装置および半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP7231122B1 (ja) |
| WO (1) | WO2023139788A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117457735A (zh) * | 2023-12-22 | 2024-01-26 | 英诺赛科（珠海）科技有限公司 | 一种晶体管结构及其制作方法、芯片 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005260052A (ja) * | 2004-03-12 | 2005-09-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2009016780A (ja) * | 2007-06-07 | 2009-01-22 | Panasonic Corp | 半導体装置 |
| JP2011233612A (ja) * | 2010-04-26 | 2011-11-17 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP2012004486A (ja) * | 2010-06-21 | 2012-01-05 | Panasonic Corp | 窒化物半導体装置及び窒化物半導体装置の製造方法 |
| US9166048B2 (en) * | 2012-09-16 | 2015-10-20 | Sensor Electronic Technology, Inc. | Lateral/vertical semiconductor device |
| US20190006464A1 (en) * | 2017-06-29 | 2019-01-03 | Teledyne Scientific & Imaging, Llc | Fet with micro-scale device array |
| JP2019054015A (ja) * | 2017-09-12 | 2019-04-04 | 株式会社豊田中央研究所 | 窒化物半導体装置 |
-
2022
- 2022-01-24 WO PCT/JP2022/002427 patent/WO2023139788A1/ja active Application Filing
- 2022-01-24 JP JP2022558559A patent/JP7231122B1/ja active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005260052A (ja) * | 2004-03-12 | 2005-09-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2009016780A (ja) * | 2007-06-07 | 2009-01-22 | Panasonic Corp | 半導体装置 |
| JP2011233612A (ja) * | 2010-04-26 | 2011-11-17 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP2012004486A (ja) * | 2010-06-21 | 2012-01-05 | Panasonic Corp | 窒化物半導体装置及び窒化物半導体装置の製造方法 |
| US9166048B2 (en) * | 2012-09-16 | 2015-10-20 | Sensor Electronic Technology, Inc. | Lateral/vertical semiconductor device |
| US20190006464A1 (en) * | 2017-06-29 | 2019-01-03 | Teledyne Scientific & Imaging, Llc | Fet with micro-scale device array |
| JP2019054015A (ja) * | 2017-09-12 | 2019-04-04 | 株式会社豊田中央研究所 | 窒化物半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117457735A (zh) * | 2023-12-22 | 2024-01-26 | 英诺赛科（珠海）科技有限公司 | 一种晶体管结构及其制作方法、芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2023139788A1 (ja) | 2023-07-27 |
| WO2023139788A1 (ja) | 2023-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9576841B2 (en) | Semiconductor device and manufacturing method | |
| TWI443731B (zh) | Semiconductor wafers, and semiconductor devices | |
| JP5670700B2 (ja) | 集積半導体基板構造およびその製造方法 | |
| US7821014B2 (en) | Semiconductor device and manufacturing method thereof with a recessed backside substrate for breakdown voltage blocking | |
| JP5439763B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| TWI696242B (zh) | 用於形成薄的絕緣體上半導體基板的方法 | |
| JP2020507211A (ja) | 半導体デバイスのゲート構造および製造方法 | |
| US9391137B2 (en) | Power semiconductor device and method of fabricating the same | |
| JP6545362B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US9356113B2 (en) | Method of producing a junction field-effect transistor (JFET) | |
| WO2018146791A1 (ja) | 半導体装置 | |
| WO2012060206A1 (ja) | 半導体装置およびその製造方法 | |
| JP7231122B1 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20200395447A1 (en) | Semiconductor Device and Method for Fabricating a Wafer | |
| US8501550B2 (en) | Method of fabricating gate and method of manufacturing semiconductor device using the same | |
| JP2009026838A (ja) | 半導体装置及びその製造方法 | |
| WO2012105170A1 (ja) | 半導体装置およびその製造方法 | |
| US20220020743A1 (en) | Self-aligned isolation for self-aligned contacts for vertical fets | |
| JPWO2019163075A1 (ja) | 半導体装置 | |
| KR20140131681A (ko) | 전력 소자용 기판, 그 제조방법 및 이를 포함하는 전력 소자 | |
| CN110931546B (zh) | 包括边缘终端结构的iii-v半导体器件及其形成方法 | |
| KR100636934B1 (ko) | 반도체 소자의 제조 방법 | |
| CN117410266A (zh) | 具有应力降低特征的化合物半导体基装置 | |
| KR20210094480A (ko) | 반도체 소자 및 반도체 웨이퍼의 제조 방법 | |
| CN117976540A (zh) | 半导体功率器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220927 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20220927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230130 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7231122 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |