JP2009016780A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009016780A
JP2009016780A JP2007310292A JP2007310292A JP2009016780A JP 2009016780 A JP2009016780 A JP 2009016780A JP 2007310292 A JP2007310292 A JP 2007310292A JP 2007310292 A JP2007310292 A JP 2007310292A JP 2009016780 A JP2009016780 A JP 2009016780A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
layer
insulating layer
breakdown voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007310292A
Other languages
English (en)
Inventor
Hidetoshi Ishida
秀俊 石田
Manabu Yanagihara
学 柳原
Yasuhiro Uemoto
康裕 上本
Daisuke Ueda
大助 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007310292A priority Critical patent/JP2009016780A/ja
Priority to US12/100,245 priority patent/US20080303162A1/en
Publication of JP2009016780A publication Critical patent/JP2009016780A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】半導体装置の耐圧を半導体材料が有する最大絶縁破壊電界から予想される値に近づけ、高耐圧の半導体装置を実現できるようにする。
【解決手段】半導体装置は、基板11の上に基板11側から順次形成された第1の窒化物半導体層13A及び第1の窒化物半導体層13Aと比べてバンドギャップが大きい第2の窒化物半導体層13Bを含む半導体層積層体13を備えている。半導体層積層体13の上には、互いに間隔をおいて第1の電極15及び第2の電極16が形成されている。半導体層積層体13の上側における第1の電極15と第2の電極16との間に生じる電界が集中する領域には、高耐圧絶縁層21が形成されている。高耐圧絶縁層21は、空気よりも絶縁破壊電界が高い絶縁体である。
【選択図】図1

Description

本発明は、半導体装置に関し、特にパワー半導体装置等に用いる高耐圧の半導体装置に関する。
近年の電源用スイッチングデバイスは、その小型化及び高効率化が要求されている。これらの要求を満たすためには、半導体素子がOFF状態における破壊電圧(耐圧)を維持しながら、オン(ON)状態における抵抗(オン抵抗)とデバイス面積の積(RonA)を低減することが必要である。一般に、耐圧とオン抵抗とはトレードオフの関係にあり、その限界は半導体素子を構成する半導体材料の物性によって決定される。より高い性能を実現するために、従来のシリコン(Si)を用いたMOSFET(金属−酸化膜−半導体電界効果トランジスタ)又はIGBT(絶縁ゲートバイポーラトランジスタ)に代えて、炭化シリコン(SiC)又は窒化ガリウム(GaN)等のワイドギャップ半導体を用いたパワー用半導体素子が開発されつつある。
特に、窒化物半導体材料であるGaNは、従来のシリコンと比較して高い絶縁破壊電界を有している。また、窒化アルミニウムガリウム(AlGaN)とGaNとのヘテロ接合(AlGaN/GaNヘテロ接合)界面において高いシートキャリア濃度を実現できる。このような特徴により、窒化物半導体は高耐圧特性と高電流特性とを両立する、高出力半導体素子用材料として注目されている。
また、窒化物半導体装置の耐圧をさらに向上させる方法として、AlGaN/GaNヘテロ接合を用いたHFET(ヘテロ接合電界効果トランジスタ)のゲート電極とドレイン電極との間の距離を長くするオフセットゲート構造が報告されている(例えば、特許文献1を参照。)。
特開2006−128646号公報
しかしながら、前記従来の窒化物半導体を用いたデバイスの耐圧は、GaNの最大絶縁破壊電界から予測される値と比べるとはるかに小さいという問題がある。ゲート電極とドレイン電極との間の距離を大きくし、ゲート電極とドレイン電極との間の電界強度を低減したとしても、500V程度の耐圧しか得ることができない。
本発明は、前記従来の問題を解決し、半導体装置の耐圧を半導体材料が有する最大絶縁破壊電界から予想される値に近づけ、高耐圧の半導体装置を実現できるようにすることを目的とする。
前記の目的を達成するため、本発明は半導体装置を、ゲート電極とドレイン電極との間の領域の上を覆う高耐圧絶縁層を備えている構成とする。
本発明に係る半導体装置は、基板と、基板の上に基板側から順次形成された第1の窒化物半導体層及び第1の窒化物半導体層と比べてバンドギャップが大きい第2の窒化物半導体層を含む半導体層積層体と、半導体層積層体の上に互いに間隔をおいて形成された第1の電極及び第2の電極と、半導体層積層体の上側における第1の電極と第2の電極との間に生じる電界が集中する領域に形成された高耐圧絶縁層とを備え、高耐圧絶縁層は、空気よりも絶縁破壊電界が高い絶縁体であることを特徴とする。
本発明の半導体装置は、空気よりも絶縁破壊電界が高い絶縁体である高耐圧絶縁層を備えている。このため、ゲート電極とドレイン電極との間の電界のほとんどが高耐圧絶縁層中を通過する。従って、ゲート電極とドレイン電極との間において空気の絶縁破壊が発生することを効果的に抑制することができる。その結果、極めて高い耐圧を有する半導体装置が実現できる。
本発明の半導体装置において、高耐圧絶縁層の絶縁破壊電界は50kV/cm以上であることが好ましい。
本発明の半導体装置において、高耐圧絶縁層は、膜厚が500nm以上であることが好ましい。
本発明の半導体装置において、基板は、比抵抗が0.1MΩcm以上であることが好ましい。
本発明の半導体装置において、第1の窒化物半導体層は、キャリア濃度が5×1016cm-3以下であることが好ましい。
本発明の半導体装置において、高耐圧絶縁層と半導体層積層体との間に形成された層間絶縁層をさらに備え、層間絶縁層は、高耐圧絶縁層よりも誘電率が高いことが好ましい。
本発明の半導体装置において、半導体層積層体の上に形成された第3の電極をさらに備え、第2の電極は、第1の電極を囲み、第3の電極は、第2の電極を囲み、第1の電極と第2の電極との間の距離は、一定であってもよい。
この場合において、基板の第1の窒化物半導体層とは反対側の面に形成された金属層と、第1の窒化物半導体層、第2の窒化物半導体層及び基板を貫通し、第1の電極と金属層とを電気的に接続するビアとをさらに備えていることが好ましい。
また、半導体層積層体の上に形成された第3の電極をさらに備え、第2の電極は、第3の電極を囲み、第1の電極は、第2の電極を囲み、第1の電極と第2の電極との間の距離は、一定であってもよい。
この場合において、基板の第1の窒化物半導体層とは反対側の面に形成された金属層と、第1の窒化物半導体層、第2の窒化物半導体層及び基板を貫通し、第3の電極と金属層とを電気的に接続するビアとをさらに備えていることが好ましい。
本発明に係る半導体装置は、単位トランジスタを複数備え、各単位トランジスタは、1つの基板に形成されていることを特徴とする。
本発明の半導体装置は、基板と、第1の窒化物半導体層との間に形成された窒化アルミニウムからなるバッファ層をさらに備えていてもよい。
この場合において、バッファ層は、厚さが300nm以上であることが好ましく、第1の電極と第2の電極との間隔は、6μm以上であることが好ましい。また、第1の電極と第2の電極との間の耐圧は、400V以上であることが好ましい。
本発明の半導体装置において、高耐圧絶縁層は、窒化アルミニウムであっても、ベンゾシクロブテンであっても、ポリベンゾオキサゾールであってもよい。
本発明の半導体装は、第1の電極と電気的に接続された配線をさらに備え、配線は、第2の電極とオーバーラップしないことが好ましい。
以上説明したように、本発明によれば、半導体装置の耐圧を制限していた空気放電を抑制し、窒化物半導体材料の有する高い絶縁破壊電界を引き出すことが可能となるので、極めて高い耐圧特性を有する半導体装置を実現することができる。
(一実施形態)
本発明の一実施形態について、図面を参照して説明する。図1は、本発明の一実施例に係る半導体装置の断面の構成を示している。本実施形態の半導体装置は、窒化物半導体を用いたヘテロ接合電界効果トランジスタ(HFET)である。
図1に示すように、基板11の上にバッファ層12を介して半導体層積層体13が形成されている。本実施形態において、バッファ層12には、1000℃以上の温度で形成した窒化アルミニウム(AlN)を用いた。半導体層積層体13は、基板11の側から順に積層された第1の窒化物半導体層13Aと第2の窒化物半導体層13Bと有している。第1の窒化物半導体層13Aと第2の窒化物半導体層13Bとのヘテロ接合界面には2次元電子ガス(2DEG)層からなるチャネルが形成されている。第1の窒化物半導体層13A及び第2の窒化物半導体層13Bは、例えば、窒化ガリウム(GaN)及び窒化アルミニウムガリウム(AlGaN)をそれぞれ用いればよい。
なお、後で説明するように、バッファ層12はAlNにより形成することが好ましく、その膜厚を300nm以上とすることが特に好ましい。
半導体層積層体13の上には、第1の電極15、第2の電極16及び第3の電極17が互いに間隔をおいて順に形成されている。本実施形態においては、第1の電極15がドレイン電極、第2の電極16がゲート電極、第3の電極17がソース電極であり、ゲート電極とドレイン電極との間の距離は、ゲート電極とソース電極との距離よりも長くなっている。ゲート電極とドレイン電極の距離は6μm以上とすることが好ましい。
第1の電極15、第2の電極16及び第3の電極17は、それぞれ第1の配線20A、第2の配線20B及び第3の配線20Cと電気的に接続されている。半導体層積層体13の上には、第1の配線20A、第2の配線20B及び第3の配線20Cを形成するための層間絶縁膜である絶縁層18が形成されている。図1には、絶縁層18が窒化アルミニウム(AlN)からなる第1の層間絶縁膜18Aと窒化シリコン(SiN)からなる第2の絶縁層18Bとを有する例を示している。
絶縁層18の上には、高耐圧絶縁層21が形成されている。高耐圧絶縁層21は、空気の絶縁破壊電界よりも大きい絶縁破壊電界を有している。具体的には、30kV/cm以上の絶縁破壊電界を有していればよく、50kV/cm以上の絶縁破壊電界を有していることが好ましい。
以下に、本実施形態の半導体装置において耐圧が向上する理由を説明する。図2は、高耐圧絶縁層21を形成していない窒化物半導体装置の耐圧を示している。図2に示すようにゲート電極とドレイン電極との間の距離(ゲートドレイン間距離、Lgd)が長くなると、半導体装置の耐圧(ドレインソース間耐圧、BVds)の値が上昇する。しかし、BVdsの値は飽和してしまい、Lgdを長くしても500V以上の耐圧を実現することができない。
しかし、本実施形態に示すように高耐圧絶縁層21を設けた場合には、図3に示すように、Lgdが長くなるに従いBVdsが直線的に増大しており、500V〜8000V程度、或いはそれ以上の耐圧を実現することができる。
Lgdを長くしてもBVdsの値が飽和してしまう原因は完全には明確となっていない。しかし、本願発明者らの検討においては、BVdsが飽和する現象は、デバイスの構造、層間絶縁膜の材質及びゲート電極の構造等の影響をほとんど受けることがなかった。このため、BVdsが飽和する現象には、空気放電が関与していると考えられる。本実施形態のように、半導体装置の表面を空気よりも絶縁破壊電界が大きい高耐圧絶縁層により覆うことにより、ゲート電極とドレイン電極との間の電界のほとんどが高耐圧絶縁層の中を通るようになる。これにより、空気の絶縁破壊を効果的に抑制することが可能となり、窒化物半導体材料が本来有する高い絶縁破壊電界を引き出し、極めて高い耐圧を実現できると考えられる。
また、このような効果は、高い絶縁破壊電界を有する窒化物半導体を用いた半導体装置であるからこそ得られる。通常のSi等からなる半導体材料を用いた半導体装置においては、高耐圧絶縁層を設けたとしてもLgdが一定の範囲を超えるとBVdsの値が飽和してしまう。
Si等からなる半導体材料を用いた半導体装置の耐圧は、半導体材料の不純物濃度によって決定される。例えば、ショットキー接合に印加する逆方向バイアスを増大させると、ショットキー金属近傍に空乏層が広がると共にショットキー金属端の電界強度が徐々に増加する。このため、電界強度が半導体材料の絶縁破壊電界に達すると、ショットキー接合は破壊される。このような場合においては、空乏層の伸びしろが十分にある場合においても、接合は破壊される。つまり、ショットキー電極であるゲート電極と隣接するオーミック電極であるドレイン電極との距離Lgdを増加させても、ある電極間隔以上になるとショットキー耐圧は増加せず、飽和傾向を示す。しかし、窒化物半導体においては、このような現象がみられず、高耐圧絶縁層を設けることにより図3に示すように、電極間隔Lgdを増加させることにより、いくらでも耐圧を大きくすることができることを本願発明者らは見出した。
さらに、このような窒化物半導体の特異性を、本願発明者らは、次のようなモデルで説明できることを明らかにした。窒化物半導体層、例えばGaN層においては、正負の符号が異なり且つ密度が同一の分極電荷がGaN層の表面と裏面とに発生する。しかし、この分極電荷と符号が異なる自由キャリア(電子及び正孔)が表面及び裏面に誘起されるため、GaN層は電気的にほぼ中性を保持している。GaN層に逆方向バイアスが印加された場合には、自由キャリアは排除され、分極電荷のみが残留する。残留した分極電荷は、同一密度で正負の符号が異なるため、平均的には電荷量がゼロとなる。電荷量がゼロであるために、GaN層はあたかも絶縁体のように振る舞い、内部の電界強度は、場所に依存せず一定となる。このため、BVdsは飽和することなく、Lgdを増加させることによりいくらでも大きくすることが可能となる。以上のように、高耐圧絶縁層を設けることにより得られる優れた耐圧特性は、窒化物半導体材料においてはじめて得られる効果である。
図1においては高耐圧絶縁層21は半導体層積層体13上の全面に形成されているが、高耐圧絶縁層21は、少なくともゲート電極とドレイン電極との間における空気の絶縁破壊電界よりも高い電界が通る領域を覆うように形成すればよい。具体的には、少なくともゲート電極とドレイン電極との間の領域の上を覆うようにすればよい。また、図4に示すように高耐圧絶縁層21の膜厚は厚い方が耐圧を高くすることができ、少なくとも500nm以上とすることが好ましく、1μm以上とすることがさらに好ましい。また、図5に示すように半導体装置全体をモールドするように形成してもよい。
高耐圧絶縁層21は、空気よりも絶縁破壊電界が大きければどのような材料により形成されていてもよい。例えば、無機材料であるAlN、シランの誘導体からなるシリコン系ポリマー、ベンゾシクロブテン(BCB)、ポリベンゾオキサゾール(PBO)又はポリイミド等を用いることができる。また、高耐圧絶縁層21は材料に応じてスパッタ法、化学気相堆積(CVD)法又はスピンコート法等を用いて形成すればよい。このようにすることにより、高耐圧絶縁層21として形成された場合の絶縁破壊電界を空気の絶縁破壊電界よりも高くすることができる。
第1の窒化物半導体層13Aのキャリア濃度が低い方が、ゲートドレイン間の電界強度が高くなった際にゲート端からドレイン側に空乏層が広がりやすくなり、ゲートドレイン間の電界強度を低減する効果が得られる。このため、半導体装置の耐圧を向上させるためには、第1の窒化物半導体層13Aのキャリア濃度が低い方が好ましい。図6は、第1の窒化物半導体層13Aのキャリア濃度が異なる2つの半導体装置についてLgdとBVdsとの関係を示している。第1の窒化物半導体層13Aのキャリア濃度が1×1016cm-3の場合には、耐圧はLgdが大きくなるに従い直線的に増加しており、500V以上の耐圧を実現できた。しかし、キャリア濃度が1×1017cm-3の場合には、耐圧向上の効果は小さかった。図7は、キャリア濃度と耐圧との相関をプロットしている。図7に示すように、高い耐圧を実現するためにはキャリア濃度を5×1016cm-3以下にすることが好ましい。
なお、図1においては、第1の配線20A、第2の配線20B及び第3の配線20Cを形成するために、高耐圧絶縁層21と半導体層積層体13との間に絶縁層18が形成されている例を示している。しかし、半導体装置の耐圧を向上させるという観点からは絶縁層18は必ずしも必要ではない。また、第1の配線20A、第2の配線20B及び第3の配線20Cが絶縁層18を貫通し、高耐圧絶縁層21と接している例を示しているが、配線が高耐圧絶縁層21と接している必要はない。
絶縁層18を形成する場合には、絶縁層18の比誘電率を高耐圧絶縁層21の比誘電率よりも大きくすることが好ましい。例えば、絶縁層18がAlNとSiNとからなる場合には、高耐圧絶縁層21にはAlNの比誘電率9.1よりも比誘電率が小さい材料を用いればよい。このように、高耐圧絶縁層21の比誘電率を絶縁層18の比誘電率よりも小さくすれば、ゲートドレイン間近傍の電界強度を低減することができる。その結果、より高い耐圧を有する半導体装置が実現できる。
また、基板11は半導体層積層体13が形成できればどのようなものであってもよく、サファイア、シリコン、炭化シリコン(SiC)、GaN、AlN又はダイヤモンド等を用いることができる。但し、図8に示すように基板の比抵抗が高い方が半導体装置の耐圧を向上させることができるので、基板の比抵抗を0.1MΩcm以上とすることが好ましい。
以下に、本実施形態に半導体装置において、バッファ層12をAlNとすることの効果を説明する。図9(a)及び(b)は、ゲート電極とドレイン電極との間隔と耐圧との関係であり、(b)は(a)の一部を拡大して示している。
図9に示すようにゲート電極とドレイン電極との間隔を広くすると、耐圧が向上する。しかし、破線で示したAlNからなるバッファ層12を設けていない場合には、耐圧は400V程度で飽和してしまう。一方、実線で示したAlNからなるバッファ層12を設けた場合には、ゲート電極とドレイン電極との間隔に比例して耐圧が上昇し、少なくとも8000V程度の耐圧を実現することができる。特に、電極間隔を6μm以上とした場合にその効果は顕著に表れる。さらに、リーク電流の低減には、AlNの結晶性が高いことが好ましい。このため、バッファ層12の膜厚は、結晶性が優れたAlNが得られる300nm以上とすることが好ましい。
また、ゲート電極とドレイン電極との間隔は、6μm以上とすれば400V以上の耐圧が実現できる。電界効果トランジスタの耐圧を400V以上とすることができれば、極めて広範囲な応用分野に適用可能となる。
(一実施形態の一変形例)
以下に、本発明の一実施形態の一変形例について図面を参照して説明する。図10(a)及び(b)は一変形例に係る半導体装置であり、(a)は平面の構成を示し、(b)は(a)のXb−Xb線における断面の構成を示している。図10において図1と同一の構成要素には同一の符号を附すことにより説明を省略する。
本変形例の半導体装置は、円形の第3の電極17を囲むように、リング状の第2の電極16及び第1の電極15が形成されている。本変形例においては、第1の電極15はドレイン電極であり、第2の電極16はゲート電極であり、第3の電極17はソース電極である。
このような配置にすることで、ゲート電極とドレイン電極との距離が一定となる。これにより、ゲートドレイン間の電界強度が一定となり、局所的に大きな電界が発生することがない。その結果、極めて高い耐圧を実現することができる。
なお、本変形例においては、第3の電極17を平面円形状に形成し、第2の電極16及び第1の電極15を同心円状に配置している。しかし、第2の電極16と第1の電極15との間の距離をほぼ一定にできればよく、平面楕円形状としてもよい。また、正方形状又は正六角形状等の多角形状であってもよい。但し、角部がない方がより電界が集中しにくいため好ましい。
また、ドレイン電極である第1の電極15を中央部に配置し、ゲート電極である第2の電極16及びソース電極である第3の電極17をリング状に配置する構成としてもよい。
この場合には、図11(a)及び(b)に示すように、基板11の半導体層積層体13とは反対側の面(裏面)に金属層からなる裏面電極31を形成し、ドレイン電極と裏面電極31とを、半導体層積層体13及び基板11を貫通するビア32により電気的に接続するようにしてもよい。
このような構成にすることにより、ドレイン電極の配線を引き回さずに、ドレイン電極をデバイス裏面に接続することができる。これにより、半導体装置表面において、ドレイン配線とゲート配線とがオーバーラップする領域を削減することができる。ドレイン配線とゲート配線とがオーバーラップする領域には、通常、極めて高い電圧が印加される。従ってオーバーラップする領域を削減することにより、配線間を絶縁するための絶縁層18の膜厚を薄くすることが可能となる。その結果、現実的な層間絶縁膜の厚さで、極めて高い耐圧を有する半導体装置を実現することができる。
また、ビア32を介して、電流だけではなく、半導体装置に発生した熱を基板の裏面に逃がすことができ、半導体装置の熱抵抗を低減させることが可能となる。その結果、極めて高い耐圧特性と放熱特性を同時に実現される。
なお、ビア32は、半導体層積層体13及び基板11の第1の電極15の下側の部分に貫通孔を形成し、形成した貫通孔の側壁に導電体を設けるようにすればよい。また、貫通孔を導電体により埋め込んだ構造としてもよい。
また、ドレイン電極を基板裏面に引き出すことにより、半導体装置を集積することも容易となる。図12は本変形例の半導体装置を集積した例を示している。なお、図12(a)は平面の構成を示し、(b)は(a)のXIIb−XIIb線における断面の構成を示している。
図12に示すように、それぞれが本変形例に係る半導体装置からなる複数の単位トランジスタ40が、最密充填されるように形成されている。各単位トランジスタ40のドレイン電極は、一体に形成された裏面電極31とビア32により電気的に接続されている。さらに、単位トランジスタのゲート電極同士及びソース電極同士を配線を用いて、電気的に接続する。これにより、多数の単位トランジスタ40が並列に接続される。その結果、半導体装置の最大電流を飛躍的に増大させることができる。また、ドレイン配線とゲート配線とがほとんどオーバーラップしないため、高電圧を扱う場合であっても配線間を絶縁する層間絶縁膜の膜厚を厚くする必要がない。以上より、極めて高い耐圧特性と大電流特性を同時に実現することができる。
本発明の実施形態及び変形例においてバッファ層12に、高温で形成したAlNを用いる例を示したが、結晶性良く半導体層積層体13を形成できればどのようなものであってもよい。但し、バッファ層におけるリーク電流を小さくできるものであることが好ましい。
半導体層積層体13は、基板11の主面とほぼ並行に電子が走行するチャネル層を形成できればどのような構成としてもよい。また、窒化物半導体だけでなくSiC等の他のワイドギャップ半導体であってもよい。
本発明の実施形態及び変形例は、ドレイン電極である第1の電極15、ゲート電極である第2の電極16及びソース電極である第3の電極17を有する電界効果トランジスタについて説明したが、アノード電極及びカソード電極を有するショットキーバリアダイオード等においても同様の効果が得られる。また、オーミック電極であるソース電極及びドレイン電極は、チャネルとオーミック接触していればどのような構造であってもよく、ゲート電極は、チャネルを制御できればどのような構造であってもよい。なお、ゲートドレイン間の距離がゲートソース間の距離よりも長い例を示したが、同じであってもかまわない。
本発明に係る半導体装置は、高耐圧の半導体装置を実現でき、特にパワー半導体装置等に用いる高耐圧の半導体装置、例えば、電力用の高出力スイッチング素子及び大電力高周波素子等として有用である。
本発明の一実施形態に係る半導体装置を示す断面図である。 高耐圧絶縁層を備えていない半導体装置のゲートドレイン間の距離と耐圧との関係を示すグラフである。 本発明の一実施形態に係る半導体装置のゲートドレイン間の距離と耐圧との関係を示すグラフである。 本発明の一実施形態に係る半導体装置の高耐圧絶縁層の厚さと耐圧との関係を示すグラフである。 本発明の一実施形態に係る半導体装置の別の構成を示す断面図である。 本発明の一実施形態に係る半導体装置のキャリア濃度が耐圧に与える影響を示すグラフである。 本発明の一実施形態に係る半導体装置のキャリア濃度と耐圧のと関係を示すグラフである。 本発明の一実施形態に係る半導体装置の基板の比抵抗と耐圧との相関を示すグラフである。 本発明の一実施形態に係る半導体装置のバッファ層の有無と耐圧との関係を示すグラフである。 (a)及び(b)は本発明の一実施形態の一変形例に係る半導体装置を示し、(a)は平面図であり、(b)は(a)のXb−Xb線における断面図である。 (a)及び(b)は本発明の一実施形態の一変形例に係る半導体装置の別の構成を示し、(a)は平面図であり、(b)は(a)のXIb−XIb線における断面図である。 本発明の一実施形態の一変形例に係る半導体装置を集積した例を示し、(a)は平面図であり、(b)は(a)のXIIb−XIIb線における断面図である。
符号の説明
11 基板
12 バッファ層
13 半導体層積層体
13A 第1の窒化物半導体層
13B 第2の窒化物半導体層
15 第1の電極
16 第2の電極
17 第3の電極
18 絶縁層
18A 第1の層間絶縁膜
18B 第2の層間絶縁膜
20A 第1の配線
20B 第2の配線
20C 第3の配線
21 高耐圧絶縁層
31 裏面電極
32 ビア
40 単位トランジスタ

Claims (19)

  1. 基板と、
    前記基板の上に前記基板側から順次形成された第1の窒化物半導体層及び前記第1の窒化物半導体層と比べてバンドギャップが大きい第2の窒化物半導体層を含む半導体層積層体と、
    前記半導体層積層体の上に互いに間隔をおいて形成された第1の電極及び第2の電極と、
    前記半導体層積層体の上側における前記第1の電極と前記第2の電極との間に生じる電界が集中する領域に形成された高耐圧絶縁層とを備え、
    前記高耐圧絶縁層は、空気よりも絶縁破壊電界が高い絶縁体であることを特徴とする半導体装置。
  2. 前記高耐圧絶縁層の絶縁破壊電界は50kV/cm以上であることを特徴とする請求項1に記載の半導体装置。
  3. 前記高耐圧絶縁層は、膜厚が500nm以上であることを特徴とする請求項1又は2に記載の半導体装置。
  4. 前記基板は、比抵抗が0.1MΩcm以上であることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
  5. 前記第1の窒化物半導体層は、キャリア濃度が5×1016cm-3以下であることを特徴とする請求項1〜4のいずれか1項に記載の半導体装置。
  6. 前記高耐圧絶縁層と前記半導体層積層体との間に形成された絶縁層をさらに備え、
    前記絶縁層は、前記高耐圧絶縁層よりも誘電率が高いことを特徴とする請求項1〜5のいずれか1項に記載の半導体装置。
  7. 前記半導体層積層体の上に形成された第3の電極をさらに備え、
    前記第2の電極は、前記第1の電極を囲み、
    前記第3の電極は、前記第2の電極を囲み、
    前記第1の電極と前記第2の電極との間の距離は、一定であることを特徴とする請求項1〜6のいずれか1項に記載の半導体装置。
  8. 前記半導体層積層体の上に形成された第3の電極をさらに備え、
    前記第2の電極は、前記第3の電極を囲み、
    前記第1の電極は、前記第2の電極を囲み、
    前記第1の電極と前記第2の電極との間の距離は、一定であることを特徴とする請求項1〜6のいずれか1項に記載の半導体装置。
  9. 前記基板の前記第1の窒化物半導体層とは反対側の面に形成された金属層と、
    前記第1の窒化物半導体層、第2の窒化物半導体層及び基板を貫通し、前記第1の電極と前記金属層とを電気的に接続するビアとをさらに備えていることを特徴とする請求項7に記載の半導体装置。
  10. 前記基板の前記第1の窒化物半導体層とは反対側の面に形成された金属層と、
    前記第1の窒化物半導体層、第2の窒化物半導体層及び基板を貫通し、前記第3の電極と前記金属層とを電気的に接続するビアとをさらに備えていることを特徴とする請求項8に記載の半導体装置。
  11. 請求項9又は10に記載の半導体装置である単位トランジスタを複数備え、
    前記各単位トランジスタは、1つの前記基板に形成されていることを特徴とする半導体装置。
  12. 前記基板と、前記第1の窒化物半導体層との間に形成された窒化アルミニウムからなるバッファ層をさらに備えていることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
  13. 前記バッファ層は、厚さが300nm以上であることを特徴とする請求項12に記載の半導体装置。
  14. 前記第1の電極と前記第2の電極との間隔は、6μm以上であることを特徴とする請求項12又は13項に記載の半導体装置。
  15. 前記第1の電極と前記第2の電極との間の耐圧は、400V以上であることを特徴とする請求項12〜14のいずれか1項に記載の半導体装置。
  16. 前記高耐圧絶縁層は、窒化アルミニウムであることを特徴とする請求項1〜15のいずれか1項に記載の半導体装置。
  17. 前記高耐圧絶縁層は、ベンゾシクロブテンであることを特徴とする請求項1〜15のいずれか1項に記載の半導体装置。
  18. 前記高耐圧絶縁層は、ポリベンゾオキサゾールであることを特徴とする請求項1〜15のいずれか1項に記載の半導体装置。
  19. 前記第1の電極と電気的に接続された配線をさらに備え、
    前記配線は、前記第2の電極とオーバーラップしないことを特徴とする請求項10又は11に記載の半導体装置。
JP2007310292A 2007-06-07 2007-11-30 半導体装置 Withdrawn JP2009016780A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007310292A JP2009016780A (ja) 2007-06-07 2007-11-30 半導体装置
US12/100,245 US20080303162A1 (en) 2007-06-07 2008-04-09 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007151245 2007-06-07
JP2007310292A JP2009016780A (ja) 2007-06-07 2007-11-30 半導体装置

Publications (1)

Publication Number Publication Date
JP2009016780A true JP2009016780A (ja) 2009-01-22

Family

ID=40357276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007310292A Withdrawn JP2009016780A (ja) 2007-06-07 2007-11-30 半導体装置

Country Status (1)

Country Link
JP (1) JP2009016780A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011010419A1 (ja) * 2009-07-23 2011-01-27 パナソニック株式会社 窒化物半導体装置
JP2011204780A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体装置
JP2013520000A (ja) * 2010-02-10 2013-05-30 フォルシュングスフェアブント ベルリン エー ファウ 高い電流許容能力を有するラテラル半導体構成エレメント用のスケーラビリティを有する構造
JP2013239479A (ja) * 2012-05-11 2013-11-28 Denso Corp 半導体装置
WO2014129245A1 (ja) * 2013-02-21 2014-08-28 シャープ株式会社 窒化物半導体装置
JP2015008280A (ja) * 2013-05-30 2015-01-15 日亜化学工業株式会社 電界効果トランジスタ
JP2016072313A (ja) * 2014-09-29 2016-05-09 日亜化学工業株式会社 電界効果トランジスタ
JP2017059743A (ja) * 2015-09-18 2017-03-23 株式会社東芝 半導体装置
JP7231122B1 (ja) * 2022-01-24 2023-03-01 三菱電機株式会社 半導体装置および半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011010419A1 (ja) * 2009-07-23 2011-01-27 パナソニック株式会社 窒化物半導体装置
JP2013520000A (ja) * 2010-02-10 2013-05-30 フォルシュングスフェアブント ベルリン エー ファウ 高い電流許容能力を有するラテラル半導体構成エレメント用のスケーラビリティを有する構造
JP2011204780A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体装置
JP2013239479A (ja) * 2012-05-11 2013-11-28 Denso Corp 半導体装置
WO2014129245A1 (ja) * 2013-02-21 2014-08-28 シャープ株式会社 窒化物半導体装置
JP2015008280A (ja) * 2013-05-30 2015-01-15 日亜化学工業株式会社 電界効果トランジスタ
JP2016072313A (ja) * 2014-09-29 2016-05-09 日亜化学工業株式会社 電界効果トランジスタ
JP2017059743A (ja) * 2015-09-18 2017-03-23 株式会社東芝 半導体装置
JP7231122B1 (ja) * 2022-01-24 2023-03-01 三菱電機株式会社 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US9837520B2 (en) Group III-nitride-based enhancement mode transistor having a multi-heterojunction fin structure
JP2009016780A (ja) 半導体装置
JP4645313B2 (ja) 半導体装置
US7786511B2 (en) Semiconductor device with Schottky and ohmic electrodes in contact with a heterojunction
US20100207164A1 (en) Field effect transistor
KR101922122B1 (ko) 노멀리 오프 고전자이동도 트랜지스터
WO2011024440A1 (ja) 窒化物半導体装置
US10153276B2 (en) Group III heterojunction semiconductor device having silicon carbide-containing lateral diode
JP2013098317A (ja) 半導体装置およびその製造方法
US10134850B2 (en) Semiconductor device
JP2010219117A (ja) 半導体装置
JP2012175018A (ja) 化合物半導体装置
JP2007048866A (ja) 窒化物半導体素子
JP2007180143A (ja) 窒化物半導体素子
CN102203936A (zh) 半导体器件及其制造方法
JP2013069785A (ja) 窒化物半導体装置
JP2011228398A (ja) 半導体装置
JP6626021B2 (ja) 窒化物半導体装置
JP2010040814A (ja) 半導体装置
JP2010040814A5 (ja)
US9236438B2 (en) Semiconductor device
JP5548906B2 (ja) 窒化物系半導体装置
US20080303162A1 (en) Semiconductor device
Wang et al. Lateral AlGaN/GaN Schottky barrier diode with arrayed p-GaN islands termination
JP5549081B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100630

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120127

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120613