JP7190230B1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7190230B1
JP7190230B1 JP2022560919A JP2022560919A JP7190230B1 JP 7190230 B1 JP7190230 B1 JP 7190230B1 JP 2022560919 A JP2022560919 A JP 2022560919A JP 2022560919 A JP2022560919 A JP 2022560919A JP 7190230 B1 JP7190230 B1 JP 7190230B1
Authority
JP
Japan
Prior art keywords
strobe
circuit
delay
output
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022560919A
Other languages
English (en)
Other versions
JPWO2024009384A1 (ja
Inventor
雅俊 長谷川
明彦 瀧澤
茂 中原
裕二 元山
秀之 余公
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ultramemory Inc
Original Assignee
Ultramemory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ultramemory Inc filed Critical Ultramemory Inc
Application granted granted Critical
Publication of JP7190230B1 publication Critical patent/JP7190230B1/ja
Publication of JPWO2024009384A1 publication Critical patent/JPWO2024009384A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

比較的安価でありながらデータを高速に出力できる本発明の一態様に係る半導体装置は、ストローブ入力端子、ストローブ遅延回路およびストローブ出力端子をこの順番に有するストローブ信号伝送路と、前記ストローブ信号伝送路の前記ストローブ遅延回路の下流側に接続される複数のデータ出力回路と、前記複数のデータ出力回路に接続されるデータ出力バスと、をそれぞれ有する複数のメモリと、前記ストローブ入力端子に前記ストローブ信号を入力するストローブ回路と、前記データ出力端子から出力される前記データを一次的に記憶するデータバッファ回路と、前記ストローブ出力端子から出力される前記ストローブ信号の前記ストローブ回路から出力される前記ストローブ信号に対する遅れの前記メモリの間での差を低減するよう前記ストローブ遅延回路の遅延量を調整する遅延調整回路と、を有するコントローラと、を備える。

Description

本発明は、半導体装置に関する。
従来より、記憶装置としてＤＲＡＭ（Dynamic Random Access Memory）等の揮発性メモリ（ＲＡＭ）が知られている。ＤＲＡＭには、演算装置（以下、論理チップあるいはロジックチップという）の高性能化やデータ量の増大に耐えうる大容量化が求められている。そこで、メモリ（メモリセルアレイ、メモリ）の微細化およびセルの平面的な増設による大容量化が図られてきた。一方で、微細化によるノイズへの惰弱性や、チップ面積の増加等により、この種の大容量化は限界に達してきている。
そこで、昨今では、平面的なメモリを複数積層して３次元化（３Ｄ化）して大容量化を実現する技術が開発されている。また、データ量の増大に伴い、チップ（ロジックチップおよびメモリ）間のデータ通信の高速化が図られている（例えば、特許文献１および２参照）。
特表２０１１－５２８８３７号公報 特開２０１１－０８１７３１号公報
特許文献１には、積層メモリデバイスダイスにおいて、全てのメモリデバイスダイス（メモリ）からの読み出しデータまたは他の信号が同じ時刻に受信されるように、読み出しストロボ（ストローブ）信号のタイミングを調整することが開示されている。このような構成では、メモリの数だけタイミングを補正するための回路が必要となり、半導体装置の大型化、コスト増大といった問題が生じ得る。また、複数のデータ出力回路を設ける場合には、対応がより困難となる。また、特許文献１は、メモリ間でデータの受信時刻を合わせる方法を提供しておらず、運用が難しい。
また、特許文献２には、複数のコアチップ（メモリ）の夫々に、リードコマンド（ストローブ信号）に応答してインターフェースチップにリードデータを出力するデータ出力回路と、リードコマンドを受け付けてからデータ出力回路によってリードデータが出力されるまでの時間を複数のコアチップ間において一致させる出力タイミング調整回路とを設けることが開示されている。各メモリに複雑な出力タイミング調整回路を設けると、メモリが大型化したり、コストが大幅に増大したりするおそれがある。また、特許文献２も、メモリ間で出力タイミングを合わせるためのキャリブレーションの方法を提供しておらず、運用が難しい。
本発明は、上記のような課題に鑑みてなされたものであり、比較的安価でありながらデータを高速に出力できる半導体装置を提供することを課題とする。
本発明の一態様に係る半導体装置は、ストローブ信号が入力されるストローブ入力端子、前記ストローブ信号を遅延させるストローブ遅延回路および前記ストローブ信号を出力するストローブ出力端子をこの順番に有し、前記ストローブ信号を伝送するストローブ信号伝送路と、前記ストローブ信号伝送路の前記ストローブ遅延回路の下流側に接続され、それぞれデータを記憶し、前記ストローブ信号が入力されたときに前記データを出力する複数のデータ出力回路と、前記複数のデータ出力回路に接続され、前記データを外部出力するデータ出力端子を有するデータ出力バスと、をそれぞれ有する複数のメモリと、前記ストローブ入力端子に前記ストローブ信号を入力するストローブ回路と、前記データ出力端子から出力される前記データを受信し、受信した前記データを一次的に記憶し、前記ストローブ出力端子から出力される前記ストローブ信号に応じて前記データを出力するデータバッファ回路と、前記ストローブ出力端子から出力される前記ストローブ信号の前記ストローブ回路から出力される前記ストローブ信号に対する遅れの前記メモリの間での差を低減するよう前記ストローブ遅延回路の遅延量を調整する遅延調整回路と、を有するコントローラと、を備える。
上述の半導体装置において、前記コントローラは、前記ストローブ回路から出力される前記ストローブ信号を遅延させる制御遅延回路をさらに有し、前記遅延調整回路は、前記制御遅延回路から出力される前記ストローブ信号と前記ストローブ出力端子から出力される前記ストローブ信号との位相差に基づいて前記ストローブ遅延回路の遅延量を調整してもよい。
上述の半導体装置において、前記遅延調整回路は、前記ストローブ回路から出力される単一の前記ストローブ信号に対して２つの前記メモリの前記ストローブ出力端子から出力される前記ストローブ信号の間の位相差に基づいて、前記ストローブ遅延回路の遅延量を調整してもよい。
前記遅延調整回路は、前記ストローブ回路が前記ストローブ信号を出力してから前記ストローブ出力端子から前記ストローブ信号が出力されるまでの時間を測定してもよい。
上述の半導体装置において、前記メモリは、前記ストローブ入力端子と前記ストローブ出力端子との間を接続し、前記ストローブ信号伝送路とともに発振回路を形成する帰還回路をさらに有し、前記遅延調整回路は、前記ストローブ出力端子から出力される信号の周期に基づいて前記ストローブ遅延回路の遅延量を調整してもよい。
上述の半導体装置において、前記遅延調整回路は、当該半導体装置の動作条件が変化した場合に前記ストローブ遅延回路の遅延量を調整してもよい。
本発明によれば、比較的安価でありながらデータを高速に出力できる半導体装置を提供できる。
本発明の第１実施形態に係る半導体装置の構成を示す模式図である。 図１の半導体装置の主要な回路構成を示す簡略回路図である。 本発明の第２実施形態に係る半導体装置の構成を示す模式図である。 図３の半導体装置の主要な回路構成を示す簡略回路図である。 本発明の第３実施形態に係る半導体装置の主要な回路構成を示す簡略回路図である。 本発明の第４実施形態に係る半導体装置の主要な回路構成を示す簡略回路図である。
以下、本発明の実施形態について、図面を参照しながら説明する。図１は、本発明の第１実施形態に係る半導体装置１の構成を示す模式図である。図２は、半導体装置１の回路構成を示す簡略回路図である。
本発明の第１実施形態に係る半導体装置１は、パッケージ基板１０と、それぞれ１つのチップ上に構成される複数のメモリ２０と、１つのチップ上に構成される単一のコントローラ３０と、を備える。半導体装置１において、パッケージ基板１０の上にコントローラ３０が実装され、このコントローラ３０が構成されたチップの上にそれぞれメモリ２０が構成された複数のチップが重ねて実装されている。
パッケージ基板１０は、給電および外部との接続のための電路を提供する。パッケージ基板１０は、周知技術に基づいて設計され得る。
メモリ２０は、コントローラ３０から入力されるストローブ信号を伝送するストローブ信号伝送路２１と、ストローブ信号伝送路２１に接続され、それぞれデータを記憶し、ストローブ信号伝送路２１からストローブ信号が入力されたときにデータを出力する複数のデータ出力回路２２と、複数のデータ出力回路２２に接続され、各データ出力回路２２から出力されるデータを外部出力するための共通のデータ出力バス２３と、をそれぞれ有する。なお、それぞれのデータ出力回路２２には、対応する図示しない複数のメモリバンクがそれぞれ接続され得る。データ出力回路２２はそれぞれに接続されているメモリバンクから読み出されたデータを出力するように構成され得る。
ストローブ信号伝送路２１は、ストローブ信号が入力されるストローブ入力端子２１１、ストローブ信号を遅延させるストローブ遅延回路２１２およびストローブ信号（フィードバック信号）を外部出力するストローブ出力端子２１３をこの順番に有する。ストローブ遅延回路２１２は、外部から遅延量を調節可能な可変遅延回路とされる。例として、ストローブ遅延回路２１２は６ビットのレジスタを有し、このレジスタに設定される値に応じて６４段階に遅延量を調整できるように構成され得る。
データ出力回路２２は、上流側の端部でストローブ信号伝送路２１のストローブ遅延回路の下流側に接続され、下流側の端部でデータ出力バス２３に接続される。データ出力回路２２は、それぞれデータを記憶し、ストローブ信号伝送路２１からストローブ信号が入力されたときにデータ出力バス２３に記憶しているデータを出力する。このようなデータ出力回路２２は、周知の構成とされ得る。なお、データ出力回路２２は、それぞれデータ幅を有し、多ビットのデータを出力ための多数の出力配線を有する。
データ出力バス２３は、データ出力回路２２から出力されるデータを外部出力するデータ出力端子２３１を有する。データ出力バス２３は、データ出力回路２２のデータ幅に対応する複数の配線を有する。ストローブ信号伝送路２１、複数のデータ出力回路２２およびデータ出力バス２３は、ストローブ入力端子２１１からデータ出力端子２３１までの経路長が、経由するデータ出力回路２２にかかわらず一定となるよう配置される。典型的には、ストローブ信号伝送路２１は、ストローブ入力端子２１１から所定方向一方側に延び、途中で折り返して、折り返した後の部分が前記所定方向他方側に延びてストローブ出力端子２１３に至る。複数のデータ出力回路２２は、ストローブ信号伝送路２１のストローブ遅延回路２１２の下流側で前記所定方向他方側に延びる部分に接続され、データ出力バス２３は、少なくともデータ出力回路２２が接続される部分において、ストローブ信号伝送路２１の末端部分と平行に前記所定方向他方側に延びる。
このような構成により、メモリ２０は、ストローブ入力端子２１１にストローブ信号が入力されてから少し遅れて、ストローブ出力端子２１３から遅延したストローブ信号を出力し、略同時にデータ出力端子２３１からデータを出力する。
コントローラ３０は、ストローブ入力端子２１１にストローブ信号を入力するストローブ回路３１と、データ出力端子２３１から出力されるデータを受信し、受信したデータを一次的に記憶し、ストローブ信号と同じ周期でデータを出力するデータバッファ回路３２と、ストローブ回路３１から出力されるストローブ信号を遅延させる制御遅延回路３３と、ストローブ出力端子２１３から出力されるストローブ信号のストローブ回路３１から出力されるストローブ信号に対する遅れのメモリ２０の間での差を低減するようストローブ遅延回路２１２の遅延量を調整する遅延調整回路３４と、を有する。
ストローブ回路３１は、メモリ２０とコントローラ３０との間でのデータの送受信のタイミングを指定する周期的な矩形波状の信号を出力する周知の回路である。
データバッファ回路３２は、メモリ２０から受信するデータを一次的に記憶し、制御遅延回路３３から出力されるストローブ信号に応じて先入れ先出しで出力するＦＩＦＯ回路３２１と、データを受信するタイミングを指定するストローブ信号を選択するデータセレクタ３２２と、を有する構成とされ得る。
ＦＩＦＯ回路３２１は、それぞれ１組のデータを記憶する複数のバンク３２３と、メモリ２０からデータが入力されるバッファ入力部３２４と、データをコントローラ３０の外部に出力するためのバッファ出力部３２５と、データを記憶するタイミングを指定する信号が入力される入力ポインタ３２６と、データを出力するタイミングを指定する信号が入力される出力ポインタ３２７と、を有する。
ＦＩＦＯ回路３２１は、入力ポインタ３２６に信号が入力されたときにバッファ入力部３２４に入力されているデータをバンク３２３に記憶し、出力ポインタ３２７に信号が入力されたときに記憶しているうちで最も古いデータを出力してバンク３２３から消去する周知の回路である。バッファ入力部３２４には、不図示の選択回路により選択されたメモリ２０から出力されるデータのみが入力されるよう構成される。本実施形態において、ストローブ回路３１からのストローブ信号の出力からバッファ入力部３２４へのデータ入力までの遅延は、基本的には制御遅延回路３３によって調整されるため、ＦＩＦＯ回路３２１は、ストローブ回路３１からのストローブ信号の出力からバッファ入力部３２４へのデータの入力までの遅延時間のバラツキを吸収できる数のバンク３２３を有する。したがって、ＦＩＦＯ回路３２１は、［バンク３２３の数］＞［｛（データ入力の最大遅延時間）－（データ入力の最小遅延時間）｝／（ストローブ信号の周期）］となるよう設計される。
データセレクタ３２２は、各メモリ２０のストローブ出力端子２１３から出力されるストローブ信号のいずれかを入力ポインタ３２６に入力する。データセレクタ３２２は、データを読み出すべきメモリ２０を選択する不図示の選択回路からの指令信号に従って、バッファ入力部３２４に入力されるデータを出力するメモリ２０から出力されるストローブ信号を入力ポインタ３２６に入力する。
制御遅延回路３３は、ストローブ回路３１がストローブ信号を送出してから、そのストローブ信号によりメモリ２０から出力されるデータがＦＩＦＯ回路３２１に記憶される時間として予め設定される時間だけストローブ信号を遅延させて出力ポインタ３２７に入力する。
遅延調整回路３４は、ＦＩＦＯ回路３２１の入力ポインタ３２６に入力される信号と出力ポインタ３２７に入力される信号との位相差、つまり制御遅延回路３３から出力されるストローブ信号とメモリ２０のストローブ出力端子２１３から出力されるストローブ信号との位相差に基づいてストローブ遅延回路２１２の遅延量を調整するよう構成される。具体的には、遅延調整回路３４は、入力セレクタ３４１と、位相差検出器３４２と、遅延量演算装置３４３と、出力セレクタ３４４と、を有する構成とされ得る。
このような遅延調整回路３４は、制御遅延回路３３から出力されるストローブ信号とストローブ出力端子２１３から出力されるストローブ信号との位相差を予め定められる値以下に保つよう、ストローブ遅延回路２１２の遅延量を設定するレジスタの値を修正する。このように、制御遅延回路３３から出力されるストローブ信号と各メモリ２０のストローブ出力端子２１３から出力されるストローブ信号との位相差を一定に保つように構成することで、メモリ２０における遅延時間を比較的容易かつ確実に略等しくすることができる。位相差によって確実に遅延時間の差を確認できるよう、遅延調整回路３４による調整を行う際に、ストローブ回路３１に長周期のストローブ信号を出力させるようにしてもよい。
遅延調整回路３４は、常時、ストローブ遅延回路２１２の遅延量を調整するよう構成されてもよいが、半導体装置１の動作条件が変化した場合にストローブ遅延回路２１２の遅延量を調整するよう構成され得る。具体的には、半導体装置１の電源投入時、リセット時、前回の調整時から電圧が一定値以上変化したとき、半導体装置１の温度が一定値以上変化したとき等の所定の条件を満たす場合にのみ、ストローブ遅延回路２１２の遅延量を調整するよう構成され得る。これにより、ストローブ信号の周期にストローブ遅延回路２１２の遅延量の調整のための余裕を持たせる必要がないため、メモリ２０からのデータの読み出し速度を向上できる。また、遅延調整回路３４は、各メモリ２０のストローブ遅延回路２１２の遅延量を順番に調整するよう構成されてもよく、メモリ２０が選択されたときにそのメモリ２０の遅延量を調整または調整の要否判定を行うよう構成されてもよい。
以上のように、半導体装置１は、遅延調整回路３４を備えるため、各メモリ２０のデータ出力の遅延時間を略等しくすることができる。このため、データバッファ回路３２のバンク３２３の数を小さくすることができる。メモリ２０から出力されるデータの幅（ビット数）が大きくなると、バンク３２３の数は、コントローラ３０ひいては半導体装置１のコストおよびサイズに大きな影響を及ぼし得る。したがって、遅延調整回路３４を備える半導体装置１は、比較的安価でありながら、データを高速に出力できる。
続いて、本発明の異なる実施形態について説明する。なお、以降の実施形態の説明において、先に説明した実施形態と同様の構成要素には同じ符号を付して重複する説明を省略することがある。図３は、本発明の第２実施形態に係る半導体装置１Ａの構成を示す模式図である。図４は、半導体装置１Ａの回路構成を示す簡略回路図である。
本発明の第２実施形態に係る半導体装置１Ａは、パッケージ基板１０と、複数のメモリ２０と、単一のコントローラ３０Ａと、を備える。半導体装置１Ａにおいて、１つのメモリ２０とコントローラ３０Ａとは同じチップ上に構成されている。コントローラ３０Ａは比較的省スペースであるため、メモリ２０とコントローラ３０Ａが構成されたチップは、メモリ２０のみが構成されたチップとほぼ同じ面積になるよう形成され得る。このため、図３の半導体装置１Ａは、図１の半導体装置１に対して、フットプリントを大きくすることなく、メモリの積層数を増やしている。
コントローラ３０Ａは、ストローブ入力端子２１１にストローブ信号を入力するストローブ回路３１と、データ出力端子２３１から出力されるデータを受信し、受信したデータを一次的に記憶し、ストローブ出力端子２１３から出力されるストローブ信号に同期してデータを出力するデータバッファ回路３２Ａと、ストローブ出力端子２１３から出力されるストローブ信号のストローブ回路３１から出力されるストローブ信号に対する遅れのメモリ２０の間での差を低減するようストローブ遅延回路２１２の遅延量を調整する遅延調整回路３４Ａと、を有する。
本実施形態のデータバッファ回路３２Ａは、図２のデータバッファ回路３２と同様に。ＦＩＦＯ回路３２１と、データを受信するタイミングを指定するストローブ信号を選択するデータセレクタ３２２と、を有するが、データセレクタ３２２で選択されたストローブ信号が、入力ポインタ３２６および出力ポインタ３２７に入力される点が異なる。この構成によれば、起動直後にはデータを記憶していないバンク３２３の値が出力されるが、最初にバンク３２３の値を全てゼロにリセットすることで、問題は生じない。
遅延調整回路３４Ａは、ストローブ回路３１から出力される単一のストローブ信号に対して２つのメモリ２０（基準となるメモリ２０と調整対象となるメモリ２０）のストローブ出力端子から出力されるストローブ信号の間の位相差に基づいて、ストローブ遅延回路２１２の遅延量を調整するよう構成され得る。つまり、遅延調整回路３４Ａは、基準となるメモリ２０を設定し、遅延調整回路３４Ａによって他のメモリ２０の遅延時間を１つずつ基準となるメモリ２０に合わせる作業を繰り返すよう構成され得る。具体的には、遅延調整回路３４Ａは、調整対象となるメモリ２０からフィードバックされるストローブ信号を選択する入力セレクタ３４１と、基準となるメモリ２０のフィードバック信号と調整対象となるメモリ２０のフィードバック信号とを検出する位相差検出器３４２と、遅延量演算装置３４３と、出力セレクタ３４４と、を有する構成とされ得る。このように、同一のストローブ信号で２つのメモリ２０のストローブ信号伝送路２１における遅延時間の差を確認することで、メモリ２０間の遅延時間の差をより正確に低減できる。
本実施形態では、基準となるメモリ２０のストローブ遅延回路２１２の遅延量の設定値は、他のメモリ２０のストローブ遅延回路２１２を調整可能とできるよう設定される。例えば、コントローラ３０Ａと同じチップ上のメモリ２０を基準とする場合、伝送距離が長くなる他のメモリ２０のストローブ遅延回路２１２の設定値を基準となるメモリ２０のストローブ遅延回路２１２の設定値よりも小さくすることができるよう、基準となるメモリ２０のストローブ遅延回路２１２の設定値を十分に大きい値に設定することが好ましい。逆に、コントローラ３０Ａから最も遠いメモリ２０を基準とする場合、そのストローブ遅延回路２１２の設定値は比較小さい値とされることが好ましい。
以上のような構成を有する本発明の第２実施形態に係る半導体装置１Ａも、第１実施形態に係る半導体装置１と同様に、比較的安価でありながら、データを高速に出力できる。
図５は、本発明の第３実施形態に係る半導体装置１Ｂの回路構成を示す簡略回路図である。本実施形態に係る半導体装置１Ｂは、パッケージ基板１０と、複数のメモリ２０と、単一のコントローラ３０Ｂと、を備える。
コントローラ３０Ｂは、ストローブ入力端子２１１にストローブ信号を入力するストローブ回路３１と、データ出力端子２３１から出力されるデータを受信し、受信したデータを一次的に記憶し、ストローブ出力端子２１３から出力されるストローブ信号に同期してデータを出力するデータバッファ回路３２Ａと、ストローブ出力端子２１３から出力されるストローブ信号のストローブ回路３１から出力されるストローブ信号に対する遅れのメモリ２０の間での差を低減するようストローブ遅延回路２１２の遅延量を調整する遅延調整回路３４Ｂと、を有する。
遅延調整回路３４Ｂは、各メモリ２０からフィードバックされるストローブ信号のストローブ回路３１から出力されるストローブ信号に対する遅延時間をそれぞれ測定し、各メモリ２０における遅延時間が略等しくなるよう、各メモリ２０のストローブ遅延回路２１２の遅延量の設定値を調整する。この調整は、２つのメモリ２０の間での調整を繰り返すことによって行ってもよく、全てのメモリ２０のフィードバックの遅延時間を測定してから各メモリ２０のストローブ遅延回路２１２の設定値を決定することによって行ってもよく、個々のメモリ２０における遅延時間を予め設定される設定値に近付けるよう個別にストローブ遅延回路２１２の設定値を調整してもよい。
具体的には、遅延調整回路３４Ｂは、測定対象となるメモリ２０からのフィードバック信号を選択する入力セレクタ３４１と、ストローブ回路３１から出力されるストローブ信号に対するフィードバック信号の遅延時間を測定する遅延検出タイマ３４５と、遅延量演算装置３４３Ｂと、出力セレクタ３４４と、を有する構成とされ得る。
以上のような構成を有する本発明の第３実施形態に係る半導体装置１Ｂも、比較的安価でありながら、データを高速に出力できる。
図６は、本発明の第４実施形態に係る半導体装置１Ｃの回路構成を示す簡略回路図である。本実施形態に係る半導体装置１Ｃは、パッケージ基板１０と、複数のメモリ２０Ｃと、単一のコントローラ３０Ｃと、を備える。
メモリ２０Ｃは、コントローラ３０から入力されるストローブ信号を伝送するストローブ信号伝送路２１と、ストローブ信号伝送路２１に接続され、それぞれデータを記憶し、ストローブ信号伝送路２１からストローブ信号が入力されたときにデータを出力する複数のデータ出力回路２２と、複数のデータ出力回路２２に接続され、各データ出力回路２２から出力されるデータを外部出力するための共通のデータ出力バス２３と、ストローブ入力端子２１１とストローブ出力端子２１３との間（ストローブ信号伝送路２１の上流部分と下流部分との間）を接続し、ストローブ信号伝送路２１を含む発振回路（リングオシレータ）を構成する帰還回路２４と、を有する。
ストローブ信号伝送路２１の上流部には、ストローブ入力端子２１１に入力される信号と、帰還回路２４から帰還される信号とのいずれかを選択し、ストローブ信号伝送路２１の上流側に出力する帰還セレクタ２４１が配設される。帰還回路２４は、ＮＡＮＤ（否定論理積）素子２４２を有する。ＮＡＮＤ素子２４２には、ストローブ出力端子２１３から出力される信号と、発振を開始する際に入力される発振トリガ信号と、が入力される。発振トリガ信号は、帰還セレクタ２４１にも帰還回路２４から帰還される信号を選択させる信号として入力される。
コントローラ３０Ｃは、ストローブ入力端子２１１にストローブ信号を入力するストローブ回路３１と、データ出力端子２３１から出力されるデータを受信し、受信したデータを一次的に記憶し、ストローブ出力端子２１３から出力されるストローブ信号に同期してデータを出力するデータバッファ回路３２Ａと、ストローブ出力端子２１３から出力される信号の周期に基づいて前記ストローブ遅延回路の遅延量を調整する遅延調整回路３４Ｃと、を有する。
遅延調整回路３４Ｃは、ストローブ信号伝送路２１および帰還回路２４から形成される発振回路の発振周波数を、ストローブ出力端子２１３から出力される信号の周波数として観測し、メモリ２０の間での発振周波数の差が小さいくなるよう、ストローブ遅延回路２１２の遅延量を調整する。このように、各メモリ２０のストローブ信号伝送路２１および帰還回路２４から形成される発振回路の発振周波数を略等しくすることによっても、各メモリ２０における遅延時間の差を小さくできる。
具体的には、遅延調整回路３４Ｃは、測定対象となるメモリ２０のストローブ出力端子２１３から出力される信号を選択する入力セレクタ３４１と、測定対象となるメモリ２０の発振によりストローブ出力端子２１３から出力される信号の周波数を測定する周波数測定器３４６と、周波数測定器３４６が測定した周波数のメモリ２０の間での差を小さくできるストローブ遅延回路２１２の遅延量の設定値を算出する遅延量演算装置３４３Ｃと、ストローブ遅延回路２１２の遅延量を設定するメモリ２０を選択する出力セレクタ３４４と、を有する構成とされ得る。
以上のような構成を有する本発明の第４実施形態に係る半導体装置１Ｃも、比較的安価でありながら、データを高速に出力できる。
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、種々の変更および変形が可能である。例として本発明に係る半導体装置において、バッファ回路は、ＦＩＦＯ回路を有するものに限定されず、メモリ２０から出力されるデータを安定して外部出力できるものであれば、どのような構成を有してもよい。また、コントローラ３０，３０Ａ，３０Ｂ，３０Ｃは図１に示す構造と図３に示す構造のどちらにも適用可能である。また、制御遅延回路３３は、コントローラ３０Ａ，３０Ｂ，３０Ｃにも適用可能である。この場合ＦＩＦＯ回路３２１の出力ポインタ３２７の入力信号として、制御遅延回路３３の出力信号を用いることができる。
１，１Ａ，１Ｂ，１Ｃ 半導体装置
１０ パッケージ基板
２０，２０Ｃ メモリ
２１ ストローブ信号伝送路
２１１ ストローブ入力端子
２１２ ストローブ遅延回路
２１３ ストローブ出力端子
２２ データ出力回路
２３ データ出力バス
２３１ データ出力端子
２４ 帰還回路
２４１ 帰還セレクタ
２４２ ＮＡＮＤ素子
３０，３０Ａ，３０Ｂ，３０Ｃ コントローラ
３１ ストローブ回路
３２，３２Ａ データバッファ回路
３２１ ＦＩＦＯ回路
３２２ データセレクタ
３２３ バンク
３２４ バッファ入力部
３２５ バッファ出力部
３２６ 入力ポインタ
３２７ 出力ポインタ
３３ 制御遅延回路
３４，３４Ａ，３４Ｂ，３４Ｃ 遅延調整回路
３４１ 入力セレクタ
３４２ 位相差検出器
３４３，３４３Ｂ，３４３Ｃ 遅延量演算装置
３４４ 出力セレクタ
３４５ 遅延検出タイマ
３４６ 周波数測定器

Claims (6)

  1. ストローブ信号が入力されるストローブ入力端子、前記ストローブ信号を遅延させるストローブ遅延回路および前記ストローブ信号を出力するストローブ出力端子をこの順番に有し、前記ストローブ信号を伝送するストローブ信号伝送路と、
    前記ストローブ信号伝送路の前記ストローブ遅延回路の下流側に接続され、それぞれデータを記憶し、前記ストローブ信号が入力されたときに前記データを出力する複数のデータ出力回路と、
    前記複数のデータ出力回路に接続され、前記データを外部出力するデータ出力端子を有するデータ出力バスと、
    をそれぞれ有する複数のメモリと、
    前記ストローブ入力端子に前記ストローブ信号を入力するストローブ回路と、
    前記データ出力端子から出力される前記データを受信し、受信した前記データを一次的に記憶し、前記ストローブ出力端子から出力される前記ストローブ信号に応じて前記データを出力するデータバッファ回路と、
    前記ストローブ出力端子から出力される前記ストローブ信号の前記ストローブ回路から出力される前記ストローブ信号に対する遅れの前記メモリの間での差を低減するよう前記ストローブ遅延回路の遅延量を調整する遅延調整回路と、
    を有するコントローラと、
    を備える、半導体装置。
  2. 前記コントローラは、前記ストローブ回路から出力される前記ストローブ信号を遅延させる制御遅延回路をさらに有し、
    前記遅延調整回路は、前記制御遅延回路から出力される前記ストローブ信号と前記ストローブ出力端子から出力される前記ストローブ信号との位相差に基づいて前記ストローブ遅延回路の遅延量を調整する、請求項１に記載の半導体装置。
  3. 前記遅延調整回路は、前記ストローブ回路から出力される単一の前記ストローブ信号に対して２つの前記メモリの前記ストローブ出力端子から出力される前記ストローブ信号の間の位相差に基づいて、前記ストローブ遅延回路の遅延量を調整する、請求項１に記載の半導体装置。
  4. 前記遅延調整回路は、前記ストローブ回路が前記ストローブ信号を出力してから前記ストローブ出力端子から前記ストローブ信号が出力されるまでの時間を測定する、請求項１に記載の半導体装置。
  5. 前記メモリは、前記ストローブ入力端子と前記ストローブ出力端子との間を接続し、前記ストローブ信号伝送路とともに発振回路を形成する帰還回路をさらに有し、
    前記遅延調整回路は、前記ストローブ出力端子から出力される信号の周期に基づいて前記ストローブ遅延回路の遅延量を調整する、請求項１に記載の半導体装置。
  6. 前記遅延調整回路は、当該半導体装置の動作条件が変化した場合に前記ストローブ遅延回路の遅延量を調整する、請求項１に記載の半導体装置。
JP2022560919A 2022-07-05 2022-07-05 半導体装置 Active JP7190230B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/026682 WO2024009384A1 (ja) 2022-07-05 2022-07-05 半導体装置

Publications (2)

Publication Number Publication Date
JP7190230B1 true JP7190230B1 (ja) 2022-12-15
JPWO2024009384A1 JPWO2024009384A1 (ja) 2024-01-11

Family

ID=84487407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022560919A Active JP7190230B1 (ja) 2022-07-05 2022-07-05 半導体装置

Country Status (4)

Country Link
US (1) US20240257861A1 (ja)
JP (1) JP7190230B1 (ja)
CN (1) CN116194991B (ja)
WO (1) WO2024009384A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232152A (ja) * 2012-05-01 2013-11-14 Ps4 Luxco S A R L 制御デバイス、メモリシステムおよびメモリモジュール
JP2014186598A (ja) * 2013-03-25 2014-10-02 Micron Technology Inc 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4707204B2 (ja) * 1999-10-08 2011-06-22 富士通セミコンダクター株式会社 半導体記憶装置
US7171321B2 (en) * 2004-08-20 2007-01-30 Rambus Inc. Individual data line strobe-offset control in memory systems
US7855931B2 (en) * 2008-07-21 2010-12-21 Micron Technology, Inc. Memory system and method using stacked memory device dice, and system using the memory system
CN104012002B (zh) * 2011-12-29 2017-04-12 瑞萨电子株式会社 半导体装置
TWI547950B (zh) * 2014-04-03 2016-09-01 旺宏電子股份有限公司 在記憶體裝置內配置資料選通信號的裝置與操作方法
US9111599B1 (en) * 2014-06-10 2015-08-18 Nanya Technology Corporation Memory device
JP6686049B2 (ja) * 2016-02-18 2020-04-22 ウルトラメモリ株式会社 積層型半導体装置及びデータ通信方法
JP7338685B2 (ja) * 2019-06-21 2023-09-05 株式会社ソシオネクスト 可変遅延回路および半導体集積回路
US20230326514A1 (en) * 2022-04-07 2023-10-12 Micron Technologies, Inc. Output timing for channel loopback of a memory device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232152A (ja) * 2012-05-01 2013-11-14 Ps4 Luxco S A R L 制御デバイス、メモリシステムおよびメモリモジュール
JP2014186598A (ja) * 2013-03-25 2014-10-02 Micron Technology Inc 半導体装置

Also Published As

Publication number Publication date
CN116194991B (zh) 2023-12-19
US20240257861A1 (en) 2024-08-01
JPWO2024009384A1 (ja) 2024-01-11
CN116194991A (zh) 2023-05-30
WO2024009384A1 (ja) 2024-01-11

Similar Documents

Publication Publication Date Title
JP3737701B2 (ja) 遅延ロックループを備えた遅延装置及びこれの較正方法
JP5537568B2 (ja) 信号受信回路、メモリコントローラ、プロセッサ、コンピュータ及び位相制御方法
US7567880B2 (en) Interface circuit
US8198883B2 (en) Semiconductor device, internal circuit control signal measurement circuit, and delay time measurement method
JP4998699B2 (ja) 半導体装置、及び通信制御方法
JP5331902B2 (ja) 信号復元回路、レイテンシ調整回路、メモリコントローラ、プロセッサ、コンピュータ、信号復元方法及びレイテンシ調整方法
US10741231B1 (en) Memory access interface device including phase and duty cycle adjusting circuits for memory access signals
TWI410982B (zh) 記憶體控制器中資料觸發信號的校正電路及其校正方法
JP2023515639A (ja) 較正回路、メモリ及び較正方法
JP7190230B1 (ja) 半導体装置
US11323107B2 (en) Semiconductor apparatus including clock paths and semiconductor system including the semiconductor apparatus
US9508394B2 (en) Integrated circuit system and memory system
WO2013042233A1 (ja) 半導体装置
WO2012060066A1 (ja) 遅延回路、遅延制御装置、メモリ制御装置及び情報端末機器
US20040076002A1 (en) Memory controller
JP2010198328A (ja) 同期型データ転送システムおよび同期型データ転送制御方法
JP2021047562A (ja) 半導体集積回路、送信装置、およびメモリシステム
US12020775B2 (en) Semiconductor device for calculating and calibrating delay amount
CN118138022B (zh) 一种带相位校准的时钟信号传输电路和芯片
US20240203469A1 (en) Semiconductor apparatus including a plurality of clock paths and a semiconductor system using the same
KR102718902B1 (ko) 메모리
WO2024148657A1 (zh) 写调平系统及写调平方法
JP2004120678A (ja) 半導体集積回路装置およびその遅延調整回路
KR20220122717A (ko) 메모리
KR20100102879A (ko) 반도체 집적회로의 데이터 출력 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221005

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20221005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221128

R150 Certificate of patent or registration of utility model

Ref document number: 7190230

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150