JP7167881B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7167881B2
JP7167881B2 JP2019154890A JP2019154890A JP7167881B2 JP 7167881 B2 JP7167881 B2 JP 7167881B2 JP 2019154890 A JP2019154890 A JP 2019154890A JP 2019154890 A JP2019154890 A JP 2019154890A JP 7167881 B2 JP7167881 B2 JP 7167881B2
Authority
JP
Japan
Prior art keywords
region
active region
semiconductor device
active
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019154890A
Other languages
English (en)
Other versions
JP2021034616A5 (ja
JP2021034616A (ja
Inventor
武寛 加藤
忠司 三角
準市 上原
侑佑 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2019154890A priority Critical patent/JP7167881B2/ja
Priority to PCT/JP2020/012110 priority patent/WO2021038938A1/ja
Priority to CN202080060210.3A priority patent/CN114342064A/zh
Publication of JP2021034616A publication Critical patent/JP2021034616A/ja
Publication of JP2021034616A5 publication Critical patent/JP2021034616A5/ja
Priority to US17/678,105 priority patent/US20220181448A1/en
Application granted granted Critical
Publication of JP7167881B2 publication Critical patent/JP7167881B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本明細書が開示する技術は、半導体装置に関する。
ＳｉＣ基板を用いて製造された半導体装置の開発が進められている。この種の半導体装置のＳｉＣ基板は、メインスイッチング素子構造が形成されているアクティブ領域と、センススイッチング素子構造が形成されている電流センス領域と、アクティブ領域と電流センス領域の周囲に位置する周辺領域と、を有している。電流センス領域は、アクティブ領域の例えば１０００分の１の面積比で構成されている。この種の半導体装置では、電流センス領域を流れる電流を検出し、その検出された電流を面積比に基づくセンス比を用いて換算することにより、アクティブ領域を流れる電流を監視するように構成されている。特許文献１には、この種の半導体装置の一例が開示されている。
特開２０１７－７９３２４号公報
この種の半導体装置を動作させると、ＳｉＣ基板内に積層欠陥の一種である帯状欠陥が成長することがある。このような帯状欠陥がアクティブ領域内又は電流センス領域内に成長すると、その領域のオン抵抗を増加させる。上記したように、電流センス領域は、比較的に小さい面積で構成されている。このため、電流センス領域内に帯状欠陥が成長すると、電流センス領域のオン抵抗が大きく変動し、電流センス領域を流れる電流が大きく変動する。これにより、アクティブ領域を流れる電流と電流センス領域を流れる電流のセンス比が大きく変動し、アクティブ領域を流れる電流を正確に監視することができなくなってしまう。
本明細書は、ＳｉＣ基板を用いて製造された半導体装置において、正確な電流監視機能能を維持することができる半導体装置を提供する。
本明細書が開示する半導体装置は、メインスイッチング素子構造が形成されているアクティブ領域と、センススイッチング素子構造が形成されている電流センス領域と、前記アクティブ領域と前記電流センス領域の周囲に位置する周辺領域と、を有する半導体基板、を備えることができる。前記半導体基板は、＜１１－２０＞方向にオフ角を有する４Ｈ－ＳｉＣ基板である。前記電流センス領域は、＜１－１００＞方向に沿って見たときに、前記アクティブ領域が存在しない範囲に配置されている。
上記半導体装置が動作すると、前記アクティブ領域内の一部を起点として帯状欠陥が形成され、その帯状欠陥は＜１－１００＞方向に沿って成長する。上記半導体装置では、前記電流センス領域が、＜１－１００＞方向に沿って見たときに、前記アクティブ領域が存在しない範囲に配置されている。このため、前記アクティブ領域内から＜１－１００＞方向に沿って成長する帯状欠陥は、前記電流センス領域内に成長することが抑制される。このため、上記半導体装置では、前記半導体基板内に帯状欠陥が成長しても、前記アクティブ領域を流れる電流と前記電流センス領域を流れる電流のセンス比の変動が抑えられる。上記半導体装置は、正確な電流監視機能能を維持することができる。
本実施形態の半導体装置の平面図を模式的に示す。 本実施形態の半導体装置の要部断面図を模式的に示しており、図１のＩＩ－ＩＩ線に対応した断面である。 本実施形態の半導体装置の要部断面図を模式的に示しており、図１のＩＩＩ－ＩＩＩ線に対応した断面である。 本実施形態の半導体装置の平面図を模式的に示しており、形成された帯状欠陥を重ねて示す図である。 本実施形態の変形例の半導体装置の平面図を模式的に示す。
以下、図面を参照して本実施形態の半導体装置を説明する。以下で参照する図面は、図示明瞭化を目的として、その縮尺が変更されている。また、図面間の縮尺も必要に応じて変更されている点に留意されたい。
図１に、本実施形態に係る半導体装置１の平面図を模式的に示す。半導体装置１は、半導体基板１０を用いて製造されている。半導体基板１０は、表面が（０００１）面の４Ｈ－ＳｉＣ基板であり、＜１１－２０＞方向にオフ角を有している。
半導体基板１０は、アクティブ領域１０Ａと、電流センス領域１０Ｂと、アクティブ領域１０Ａと電流センス領域１０Ｂの周囲に位置する周辺領域１０Ｃと、を有している。この例では、アクティブ領域１０Ａは、一対の矩形状の部分領域を有しており、一方の部分領域を第１アクティブ領域１０Ａａといい、他方の部分領域を第２アクティブ領域１０Ａｂという。
半導体基板１０のアクティブ領域１０Ａには、後述するように、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を構成するメインスイッチング素子構造が形成されている。半導体基板１０の電流センス領域１０Ｂにも、ＭＯＳＦＥＴを構成するセンススイッチング素子構造が形成されている。メインスイッチング素子構造とセンススイッチング素子構造の単位セルは共通である。半導体基板１０の周辺領域１０Ｃ内には、ガードリング等の周辺耐圧構造が形成されている。さらに、半導体基板１０の周辺領域１０Ｃ上には、温度センス素子４０と、複数種類の小信号パッド５０と、が設けられている。
図２に、図１のＩＩ－ＩＩ線に対応した断面図を模式的に示す。図３に、図１のＩＩＩ－ＩＩＩ線に対応した断面図を模式的に示す。図２及び図３に示されるように、アクティブ領域１０Ａと電流センス領域１０Ｂの各々に形成されているＭＯＳＦＥＴは、ドレイン電極２２と、ソース電極２４と、トレンチゲート部３０と、を備えている。
ドレイン電極２２は、半導体基板１０の裏面上に設けられている。ソース電極２４は、半導体基板１０のうちのアクティブ領域１０Ａ及び電流センス領域１０Ｂ上に設けられている。トレンチゲート部３０は、半導体基板１０のうちのアクティブ領域１０Ａ及び電流センス領域１０Ｂの表層部に設けられており、ゲート電極３２及びゲート絶縁膜３４を有している。ゲート電極３２は、ゲート絶縁膜３４によって半導体基板１０から絶縁されている。
半導体基板１０には、ｎ+型のドレイン領域１１と、ｎ型のドリフト領域１２と、ｐ型のボディ領域１３と、ｐ+型のボディコンタクト領域１４と、ｎ+型のソース領域１５と、ｐ型のディープ領域１６と、が形成されている。
ドレイン領域１１は、半導体基板１０の裏層部に設けられており、半導体基板１０の裏面に露出する位置に配置されている。ドレイン領域１１は、ドリフト領域１２をエピタキシャル成長するための下地基板である。ドレイン領域１１は、半導体基板１０の裏面を被覆するドレイン電極２２にオーミック接触している。
ドリフト領域１２は、ドレイン領域１１上に設けられており、ドレイン領域１１とボディ領域１３を隔てている。ドリフト領域１２は、エピタキシャル成長技術を利用して、ドレイン領域１１の表面から結晶成長して形成される。
ボディ領域１３は、アクティブ領域１０Ａと電流センス領域１０Ｂに対応する位置のドリフト領域１２上に設けられており、半導体基板１０の表層部に配置されている。ボディ領域１３は、イオン注入技術を利用して、半導体基板１０の表面に向けてアルミニウムをイオン注入し、半導体基板１０の表層部に形成される。
ボディコンタクト領域１４は、ボディ領域１３上に設けられており、半導体基板１０の表層部に位置しており、半導体基板１０の表面に露出する位置に配置されている。ボディコンタクト領域１４は、ボディ領域１３よりもｐ型不純物の濃度が濃い領域であり、ソース電極２４にオーミック接触している。これにより、ボディ領域１３は、ボディコンタクト領域１４を介してソース電極２４に電気的に接続されている。ボディコンタクト領域１４は、イオン注入技術を利用して、半導体基板１０の表面に向けてアルミニウムをイオン注入し、半導体基板１０の表層部に形成される。
ソース領域１５は、ボディ領域１３上に設けられており、半導体基板１０の表層部に位置しており、半導体基板１０の表面に露出する位置に配置されている。ソース領域１５は、ボディ領域１３によってドリフト領域１２から隔てられているとともにトレンチゲート部３０の側面に接している。ソース領域１５は、ソース電極２４にオーミック接触している。ソース領域１５は、イオン注入技術を利用して、半導体基板１０の表面に向けて窒素をイオン注入し、半導体基板１０の表層部に形成される。
ディープ領域１６は、ボディ領域１３に隣接して設けられており、半導体基板１０の表層部に位置しており、半導体基板１０の表面に露出する位置に配置されている。ディープ領域１６は、アクティブ領域１０Ａと周辺領域１０Ｃの境界、及び、電流センス領域１０Ｂと周辺領域１０Ｃの境界に沿って形成されている。ディープ領域１６は、ボディ領域１３よりも深く形成されている。ディープ領域１６は、イオン注入技術を利用して、半導体基板１０の表面に向けてボロンをイオン注入し、半導体基板１０の表層部に形成される。
このように、アクティブ領域１０Ａと電流センス領域１０Ｂの各々には、単位セルを共通とするＭＯＳＦＥＴが形成されている。電流センス領域１０Ｂは、アクティブ領域１０Ａの例えば１０００分の１の面積比で構成されている。半導体装置１では、電流センス領域１０Ｂを流れる電流を検出し、その検出された電流を面積比に基づくセンス比を用いて換算することにより、アクティブ領域１０Ａを流れる電流を監視するように構成されている。
ここで、半導体基板１０の周辺領域１０Ｃの表層部には、ガードリング構造又はリサーフ構造等の周辺耐圧構造が形成されているが、図２及び図３では、図示明瞭化を目的として、そのような周辺耐圧構造を省略して図示している。
図３に示されるように、温度センス素子４０は、半導体基板の周辺領域１０Ｃ上に設けられており、半導体基板１０上の層間絶縁膜上に成膜されたポリシリコン層を用いて構成されている。温度センス素子４０は、ｐ型のアノード領域４２とｎ型のカソード領域４４を有しており、このアノード領域４２とカソード領域４４が隣接して構成されたダイオード素子である。温度センス素子４０は、イオン注入技術を利用して、ポリシリコン層にｐ型不純物とｎ型不純物をイオン注入することで形成されている。温度センス素子４０は、温度変化に依存して順方向電圧が変化する特性を利用して温度を検知するものである。なお、この例では、温度センス素子４０が半導体基板１０上に設けられているが、この例に代えて、半導体基板１０内に設けられていてもよい。
図１に戻る。半導体装置１では、電流センス領域１０Ｂが、＜１－１００＞方向に沿って見たときに、アクティブ領域１０Ａが存在しない範囲に配置されている。より具体的には、電流センス領域１０Ｂは、＜１－１００＞方向に沿って見たときに、第１アクティブ領域１０Ａａと第２アクティブ領域１０Ａｂの間に配置されている。また、電流センス領域１０Ｂは、小信号パッド５０間に配置されている。より具体的には、電流センス領域１０Ｂは、＜１１－２０＞方向において、小信号パッド５０間に配置されている。
また、半導体装置１では、温度センス素子４０が、第１アクティブ領域１０Ａａと第２アクティブ領域１０Ａｂの間に位置する周辺領域１０Ｃに配置されている。このように、温度センス素子４０と電流センス領域１０Ｂは、＜１１－２０＞方向において対向するように配置されている。
次に、図４を参照して、半導体装置１の特徴を説明する。上記したように、半導体装置１は、下地基板であるドレイン領域１１の表面からドリフト領域１２をエピタキシャル成長して形成されている。このため、よく知られているように、ドレイン領域１１とドリフト領域１２の界面付近には、基底面転位（Basal Plane Dislocation : BPD）及び基底面転位から変換された貫通刃状転位（Threading Edge Dislocation : TED）が存在している。
半導体装置１のスイッチング動作において、ソース電極２４の電位がドレイン電極２２の電位よりも高くなる逆バイアスモードが発生する。このような逆バイアスモードでは、ボディ領域１３とドリフト領域１２で構成される内蔵ｐｎダイオードが順バイアスされるので、内蔵ｐｎダイオードが還流ダイオードとして動作することができる。これにより、逆バイアスモードでは、ボディ領域１３からドリフト領域１２に正孔が注入される。このとき、注入された正孔が基底面転位又は貫通刃状転位に達すると、これら転位を起点とする積層欠陥を拡張し、半導体基板１０内に帯状欠陥１００が現れる。このような帯状欠陥１００は、＜１－１００＞方向に沿って成長し、その幅が２００μｍ程度にまで達することがある。
上記したように、このような帯状欠陥１００は、内蔵ｐｎダイオードの動作によって注入された正孔が基底面転位又は貫通刃状転位に達することで形成される。このため、このような帯状欠陥１００は、アクティブ領域１０Ａに存在する基底面転位又は貫通刃状転位を起点として形成され、＜１１－２０＞方向に沿って成長する。
半導体装置１では、電流センス領域１０Ｂが、＜１－１００＞方向に沿って見たときに、アクティブ領域１０Ａが存在しない範囲に配置されている。このため、半導体装置１では、アクティブ領域１０Ａから成長してくる帯状欠陥１００は、電流センス領域１０Ｂを通過することが抑制されている。
仮に、帯状欠陥１００が電流センス領域１０Ｂ内に成長すると、電流センス領域１０Ｂのオン抵抗を増加させる。上記したように、電流センス領域１０Ｂは、比較的に小さい面積で構成されている。このため、電流センス領域１０Ｂ内に帯状欠陥１００が成長すると、電流センス領域１０Ｂのオン抵抗が大きく変動し、電流センス領域１０Ｂを流れる電流が大きく変動する。これにより、アクティブ領域１０Ａを流れる電流と電流センス領域１０Ｂを流れる電流のセンス比が大きく変動し、アクティブ領域１０Ａを流れる電流を正確に監視することができなくなってしまう。
一方、半導体装置１では、上記したように、帯状欠陥１００が電流センス領域１０Ｂ内に成長することが抑制されている。アクティブ領域１０Ａ内に帯状欠陥１００が形成されるものの、アクティブ領域１０Ａは比較的に大きい面積で構成されていることから、オン抵抗の変動が小さい。このため、半導体装置１では、半導体基板１０内に帯状欠陥１００が形成されても、アクティブ領域１０Ａを流れる電流と電流センス領域１０Ｂを流れる電流のセンス比の変動が抑えられる。したがって、半導体装置１は、正確な電流監視機能能を維持することができる。
また、半導体装置１では、電流センス領域１０Ｂが、＜１－１００＞方向に沿って見たときに、第１アクティブ領域１０Ａａと第２アクティブ領域１０Ａｂの間に配置されている。第１アクティブ領域１０Ａａと第２アクティブ領域１０Ａｂの間の周辺領域１０Ｃは、ゲート電極３２に接続される配線及び温度センス素子４０に接続される配線等を配設するために確保されるべき領域である。さらに、半導体装置１では、第１アクティブ領域１０Ａａと第２アクティブ領域１０Ａｂの間の周辺領域１０Ｃに温度センス素子４０が設けられている。すなわち、電流センス領域１０Ｂは、各種配線及び温度センス素子４０を配置する目的でアクティブ領域１０Ａが形成されない領域に対応して配置されている。したがって、半導体装置１では、アクティブ領域１０Ａの面積を減らすことなく、＜１－１００＞方向に沿ってアクティブ領域１０Ａが存在しない位置関係で電流センス領域１０Ｂを配置することができる。
なお、上記実施形態では、アクティブ領域１０Ａが、一対の部分領域、すなわち、第１アクティブ領域１０Ａａと第２アクティブ領域１０Ａｂで構成されている場合を例示した。図５に示されるように、アクティブ領域１０Ａを構成する部分領域の数が３つであってもよい。この場合も、電流センス領域１０Ｂは、＜１－１００＞方向に沿って見たときに、アクティブ領域１０Ａの部分領域間に配置されている。なお、アクティブ領域１０Ａを構成する部分領域の数が４つ以上であっても同様である。また、電流センス領域１０Ｂと温度センス素子４０は、＜１１－２０＞方向において対向するように配置されていてもよいし、＜１１－２０＞方向において対向するように配置されていなくてもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１ ：半導体装置
１０ ：半導体基板
１０Ａ ：アクティブ領域
１０Ａａ ：第１アクティブ領域
１０Ａｂ ：第２アクティブ領域
１０Ｂ ：周辺領域
１０Ｃ ：電流センス領域
１１ ：ドレイン領域
１２ ：ドリフト領域
１３ ：ボディ領域
１４ ：ボディコンタクト領域
１５ ：ソース領域
１６ ：ディープ領域
２２ ：ドレイン電極
２４ ：ソース電極
３０ ：トレンチゲート部
３２ ：ゲート電極
３４ ：ゲート絶縁膜
４０ ：温度センス素子
４２ ：アノード領域
４４ ：カソード領域
５０ ：小信号パッド

Claims (4)

  1. 半導体装置であって、
    メインスイッチング素子構造が形成されているアクティブ領域と、センススイッチング素子構造が形成されている電流センス領域と、前記アクティブ領域と前記電流センス領域の周囲に位置する周辺領域と、を有している半導体基板、を備えており、
    前記半導体基板は、＜１１－２０＞方向にオフ角を有する４Ｈ－ＳｉＣ基板であり、
    前記電流センス領域は、＜１－１００＞方向に沿って見たときに、前記アクティブ領域が存在しない範囲に配置されている、半導体装置。
  2. 前記アクティブ領域は、第１アクティブ領域と第２アクティブ領域を有しており、
    前記第１アクティブ領域と前記第２アクティブ領域は、前記半導体基板内で離間して配置されており、
    前記電流センス領域は、＜１－１００＞方向に沿って見たときに、前記第１アクティブ領域と前記第２アクティブ領域の間に配置されている、請求項１に記載の半導体装置。
  3. 温度センス素子をさらに備えており、
    前記温度センス素子は、前記第１アクティブ領域と前記第２アクティブ領域の間に位置する前記周辺領域に配置されている、請求項２に記載の半導体装置。
  4. 前記電流センス領域は、前記第１アクティブ領域と前記第２アクティブ領域の間に位置する前記周辺領域から離れた位置の前記周辺領域に配置されている、請求項２又は３に記載の半導体装置。
JP2019154890A 2019-08-27 2019-08-27 半導体装置 Active JP7167881B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019154890A JP7167881B2 (ja) 2019-08-27 2019-08-27 半導体装置
PCT/JP2020/012110 WO2021038938A1 (ja) 2019-08-27 2020-03-18 半導体装置
CN202080060210.3A CN114342064A (zh) 2019-08-27 2020-03-18 半导体装置
US17/678,105 US20220181448A1 (en) 2019-08-27 2022-02-23 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019154890A JP7167881B2 (ja) 2019-08-27 2019-08-27 半導体装置

Publications (3)

Publication Number Publication Date
JP2021034616A JP2021034616A (ja) 2021-03-01
JP2021034616A5 JP2021034616A5 (ja) 2021-08-19
JP7167881B2 true JP7167881B2 (ja) 2022-11-09

Family

ID=74677910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019154890A Active JP7167881B2 (ja) 2019-08-27 2019-08-27 半導体装置

Country Status (4)

Country Link
US (1) US20220181448A1 (ja)
JP (1) JP7167881B2 (ja)
CN (1) CN114342064A (ja)
WO (1) WO2021038938A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023219013A1 (ja) * 2022-05-12 2023-11-16 ローム株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017079324A (ja) 2015-10-19 2017-04-27 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018121020A (ja) 2017-01-27 2018-08-02 株式会社デンソー 炭化珪素半導体装置
JP2018142653A (ja) 2017-02-28 2018-09-13 株式会社日立製作所 半導体装置及びその製造方法、電力変換装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017079324A (ja) 2015-10-19 2017-04-27 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018121020A (ja) 2017-01-27 2018-08-02 株式会社デンソー 炭化珪素半導体装置
JP2018142653A (ja) 2017-02-28 2018-09-13 株式会社日立製作所 半導体装置及びその製造方法、電力変換装置

Also Published As

Publication number Publication date
JP2021034616A (ja) 2021-03-01
US20220181448A1 (en) 2022-06-09
CN114342064A (zh) 2022-04-12
WO2021038938A1 (ja) 2021-03-04

Similar Documents

Publication Publication Date Title
US10475920B2 (en) Semiconductor device and semiconductor device manufacturing method
JP6627973B2 (ja) 半導体装置
US10128370B2 (en) Semiconductor device
US10453951B2 (en) Semiconductor device having a gate trench and an outside trench
US9041173B2 (en) Semiconductor device
US8421148B2 (en) Grid-UMOSFET with electric field shielding of gate oxide
US10985248B2 (en) SiC power semiconductor device with integrated Schottky junction
US10903322B2 (en) SiC power semiconductor device with integrated body diode
JP2005183563A (ja) 半導体装置
US11888057B2 (en) Semiconductor device
US11552173B2 (en) Silicon carbide device with trench gate
US20120126317A1 (en) Accufet with integrated clamping circuit
US11527615B2 (en) Semiconductor device
US9748393B2 (en) Silicon carbide semiconductor device with a trench
WO2017094339A1 (ja) 炭化珪素半導体装置
US20220139906A1 (en) Concept for silicon for carbide power devices
US11575040B2 (en) Semiconductor device
JP7167881B2 (ja) 半導体装置
US20230253448A1 (en) Power semiconductor device
US20210399128A1 (en) Power devices with a hybrid gate structure
JP7113386B2 (ja) 半導体装置
US20240063304A1 (en) Silicon carbide semiconductor device
US20240021720A1 (en) Silicon carbide semiconductor device
US20240063269A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US20240021605A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210707

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221010

R151 Written notification of patent or utility model registration

Ref document number: 7167881

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151