JP7120845B2 - 過電流保護回路 - Google Patents

Description

本発明は、過電流の検出時に負荷への通電を制限する過電流保護回路に関する。

例えば負荷側の回路の地絡が原因で過電流を検出した場合に、負荷への通電を制限する保護回路が知られている。例えば特許文献１には、電源と負荷との間に接続される主トランジスタと、負荷への過電流を検出する負荷電流検出抵抗と、負荷電流抵抗における電圧降下が予め決められた過電流検出電圧に達したときに動作して主トランジスタをオフ状態に切り替える第１トランジスタと、を備えた過電流保護回路が開示されている。

特開２０１１－７８２３５号公報

従来の過電流保護回路においては、第１トランジスタの閾値電圧が負荷電流検出抵抗における過電流検出電圧に相当する大きさに設定されている。このため、第１トランジスタの動作により過電流保護機能が働くときの過電流検出抵抗の発熱量を低減することが難しく、その結果、発熱量を考慮して過電流検出抵抗に比較的大型の抵抗を使用したり、過電流検出抵抗の放熱のための機構部を大きくしたりする必要があった。さらに過電流を検出した場合において、主トランジスタを大電流からの発熱から保護する必要があった。

以上のような事情に鑑み、本発明の目的は、負荷電流検出抵抗および主トランジスタの発熱量を低減することができる過電流保護回路を提供することにある。

上記目的を達成するため、本発明の一形態に係る過電流保護回路は、電流供給ラインと、保護用トランジスタと、電圧発生部と、制御回路部とを具備する。
前記電流供給ラインは、電界効果型トランジスタ又は絶縁ゲート型バイポーラトランジスタで構成されたメインスイッチと、負荷への過電流を検出する電流検出抵抗とを有し、第１の電流供給源から前記負荷へ電流を供給する。
前記保護用トランジスタは、前記電流検出抵抗と並列に接続され、前記電流検出抵抗の両端電位差が所定値以上のときにオン状態に切り替わることで、前記負荷への電流の供給を制限するオフ状態へ前記メインスイッチを切り替えるための過電流検出信号を出力する。
前記電圧発生部は、前記保護用トランジスタのベースに接続され、前記保護用トランジスタがオン状態に切り替わる閾値電圧より小さい基準電圧を発生する。
前記制御回路部は、前記メインスイッチと前記保護用トランジスタとの間に接続され、前記過電流検出信号に基づき、前記メインスイッチをオフ状態に維持する第１の状態と、前記第１の状態を解除して前記メインスイッチをオン状態に維持する第２の状態とを交互に繰り返す。
前記制御回路部は、前記過電流検出信号の入力を受けることでオン状態に切り替わる第１のトランジスタと、前記第１のトランジスタがオン状態のときに、前記メインスイッチを前記第１の状態にするための制御信号を出力する第２のトランジスタと、前記第１のトランジスタがオフ状態に切り替わってから所定時間、前記第２のトランジスタのオン状態を保持する容量素子とを有する。

上記過電流保護回路は、電圧発生部を備えているため、電流検出抵抗の抵抗値を従来よりも小さくすることができる。これにより、過電流保護機能が働くときの電流検出抵抗の発熱量の低減を図ることができる。さらに、制御回路部がメインスイッチの第１の状態と第２の状態との間の切り替えを繰り返すことで、過電流によるメインスイッチの発熱を抑えつつ、過電流状態の解消の有無を確認することができ、過電流状態が解消したときは、速やかに電流供給動作に復帰させることができる。

前記制御回路部は、前記第１の状態を第１の時間継続した後に前記第２の状態に遷移し、前記第２の状態を前記第１の時間よりも短い第２の時間継続した後に前記第１の状態に遷移するように構成されてもよい。

本発明の他の形態に係る過電流保護回路は、電流供給ラインと、保護用トランジスタと、電圧発生部と、制御回路部とを具備する。
前記電流供給ラインは、電界効果型トランジスタ又は絶縁ゲート型バイポーラトランジスタで構成されたメインスイッチと、負荷への過電流を検出する電流検出抵抗とを有し、第１の電流供給源から前記負荷へ電流を供給する。
前記保護用トランジスタは、前記電流検出抵抗と並列に接続され、前記電流検出抵抗の両端電位差が所定値以上のときにオン状態に切り替わることで、前記負荷への電流の供給を制限するオフ状態へ前記メインスイッチを切り替えるための過電流検出信号を出力する。
前記電圧発生部は、前記保護用トランジスタのベースに接続され、前記保護用トランジスタがオン状態に切り替わる閾値電圧より小さい基準電圧を発生する。
前記制御回路部は、前記メインスイッチと前記保護用トランジスタとの間に接続され、前記過電流検出信号に基づき、前記メインスイッチをオフ状態に維持する第１の状態と、前記第１の状態を解除して前記メインスイッチをオン状態に維持する第２の状態とを交互に繰り返す。
前記電圧発生部は、前記閾値電圧以上の第１の電圧を発生する基準電圧発生源と、前記第１の電圧を前記基準電圧に相当する第２の電圧に分圧する分圧回路部とを有し、前記基準電圧発生源は、前記電流供給ラインに接続される整流素子と、前記分圧回路部とは並列に前記整流素子と直列に接続される抵抗素子とを有する。

前記メインスイッチは、前記電流検出抵抗と前記負荷との間に接続されたＰ型電界効果型トランジスタで構成されてもよい。この場合、前記基準電圧発生源は、前記電流検出抵抗の出力端とグランド端子との間に接続され、前記保護用トランジスタは、前記第１の電流供給源に接続されるエミッタと、前記制御回路部に接続されるコレクタと、前記分圧回路部に接続されるベースとを有するＰＮＰ型バイポーラトランジスタで構成される。

この場合において、制御回路部は、第１のトランジスタと、第２のトランジスタと、容量素子とを有してもよい。
前記第１のトランジスタは、前記保護用トランジスタのコレクタに接続されるベースと、前記電流検出抵抗の出力端に接続されるコレクタと、前記グランド端子に接続されるエミッタとを有するＮＰＮ型バイポーラトランジスタで構成される。
前記第２のトランジスタは、前記第１のトランジスタのコレクタに接続されるベースと、前記電流検出抵抗の出力端に接続されるエミッタと、前記メインスイッチのゲートに接続されるコレクタとを有するＰＮＰ型トランジスタで構成される。
前記容量素子は、前記第２のトランジスタのエミッタと前記第２のトランジスタのベースとの間に接続される。

あるいは、前記メインスイッチは、前記第１の電流供給源と前記電流検出抵抗との間に接続されたＮ型電界効果トランジスタで構成されてもよい。この場合、前記基準電圧発生源は、第２の電流供給源と前記電流検出抵抗の入力端との間に接続され、前記保護用トランジスタは、前記電流検出抵抗の出力端に接続されるエミッタと、前記制御回路部に接続されるコレクタと、前記分圧回路部に接続されるベースとを有するＮＰＮ型バイポーラトランジスタで構成される。

この場合において、制御回路部は、第１のトランジスタと、第２のトランジスタと、容量素子とを有してもよい。
前記第１のトランジスタは、前記第２の電流供給源と前記保護用トランジスタのコレクタとの間に接続されるベースと、前記電流検出抵抗の入力端に接続されるコレクタと、前記第２の電流供給源に接続されるエミッタとを有するＰＮＰ型バイポーラトランジスタで構成される。
前記第２のトランジスタは、前記第１のトランジスタのコレクタに接続されるベースと、前記電流検出抵抗の入力端に接続されるエミッタと、前記メインスイッチのゲートに接続されるコレクタとを有するＮＰＮ型トランジスタで構成される。
前記容量素子は、前記第２のトランジスタのエミッタと前記第２のトランジスタのベースとの間に接続される。

あるいは、前記メインスイッチは、前記負荷と前記電流検出抵抗との間に接続されたＮ型電界効果型トランジスタで構成されてもよい。この場合、前記電流検出抵抗は、前記負荷とグランド端子との間に接続され、前記基準電圧発生源は、第２の電流供給源と前記電流検出抵抗の入力端との間に接続され、前記保護用トランジスタは、前記電流検出抵抗の出力端に接続されるエミッタと、前記制御回路部に接続されるコレクタと、前記分圧回路部に接続されるベースとを有するＮＰＮ型バイポーラトランジスタで構成される。

前記整流素子は、ダイオード接続されたバイポーラトランジスタまたはダイオードであってもよい。

前記過電流保護回路は、前記メインスイッチをオフ状態に維持することが可能なコントロールユニットをさらに具備してもよい。

以上述べたように、本発明によれば、電流検出抵抗およびメインスイッチの発熱量を低減することができる。

本発明の一実施形態に係る過電流保護回路の基本構成を示す回路図である。 比較例に係る過電流保護回路を示す回路図である。 図１の過電流保護回路における電圧発生部を示す回路図である。 図１の過電流保護回路における制御回路部を示す回路図である。 図４の制御回路部の一作用を説明するタイミングチャートである。 図４の制御回路部の一作用を説明するフローチャートである。 図４の制御回路部の他の構成例を示す回路図である。 本発明の第２の実施形態に係る過電流保護回路を示す回路図である。 図８の過電流保護回路における電源電圧と出力電流との関係の一例を示す図である。 本発明の第３の実施形態に係る過電流保護回路を示す回路図である。 本発明の第４の実施形態に係る過電流保護回路を示す回路図である。 本発明の第５の実施形態に係る過電流保護回路を示す回路図である。 本発明の第６の実施形態に係る過電流保護回路の要部の一構成例を説明する図である。 図１３の過電流保護回路における電圧発生部を示す回路図である。 図１３の過電流保護回路における制御回路部を示す回路図である。 図１３の制御回路部の他の構成例を示す回路図である。 本発明の第７の実施形態に係る過電流保護回路を示す回路図である。 本発明の第８の実施形態に係る過電流保護回路を示す回路図である。 本発明の第９の実施形態に係る過電流保護回路を示す回路図である。 本発明の第１０の実施形態に係る過電流保護回路を示す回路図である。 本発明の第１１の実施形態に係る過電流保護回路を示す回路図である。 図１９の過電流保護回路の他の構成例を示す回路図である。 図２２の過電流保護回路の他の構成例を示す回路図である。 本発明の第１２の実施形態に係る過電流保護回路の要部の一構成例を説明する図である。 図１４に示す過電流保護回路の要部の他の構成例を説明する図である。 本発明の一実施形態に係る過電流保護回路の構成の一変形例を示す回路図である。 上記過電流保護回路の構成の他の変形例を示す回路図である。 上記過電流保護回路の構成のさらに他の変形例を示す回路図である。 上記過電流保護回路の構成のさらに他の変形例を示す回路図である。

以下、図面を参照しながら、本発明の実施形態を説明する。

＜第１の実施形態＞
［基本構成］
図１は、本発明の一実施形態に係る過電流保護回路の基本構成を示す回路図である。

本実施形態の過電流保護回路１００は、電流供給ライン２１と、保護用トランジスタＱ１１と、電圧発生部Ｘ１０と、制御回路部Ｙ１０とを有する。

電流供給ライン２１は、電源１０（第１の電流供給源）と負荷Ｌに接続される出力ポート１１との間に接続されたメインスイッチ（第１のスイッチ）Ｍ１１と、負荷Ｌへの過電流を検出する電流検出抵抗Ｒｓとを有する。

保護用トランジスタＱ１１は、電源１０と負荷Ｌ（出力ポート１１）との間に電流検出抵抗Ｒｓと並列に接続される。保護用トランジスタＱ１１は、電流検出抵抗Ｒｓの両端電位差が所定値以上のときにオン状態に切り替わることで、負荷Ｌへの電流の供給を制限するオフ状態へメインスイッチＭ１１を切り替えるための過電流検出信号を出力するように構成される。

電圧発生部Ｘ１０は、保護用トランジスタＱ１１のベースに接続され、保護用トランジスタＱ１１がオン状態に切り替わる閾値電圧（Ｖbe）よりも小さい基準電圧（Ｖref）を発生することが可能に構成される。

制御回路部Ｙ１０は、メインスイッチＭ１１と保護用トランジスタＱ１１との間に接続され、上記過電流検出信号に基づき、メインスイッチＭ１１をオフ状態に維持する第１の状態と、当該第１の状態を解除してメインスイッチＭ１１をオン状態に維持する第２の状態とを交互に繰り返すように構成される。

以下、各部の詳細について説明する。

電源１０は、本実施形態では、バッテリ等の直流電源で構成される。
メインスイッチＭ１１は、電流検出抵抗Ｒｓと出力ポート１１（負荷Ｌ）との間に接続される。メインスイッチＭ１１は、制御ライン２２を介して制御回路部Ｙ１０と接続されるゲートと、電流検出抵抗Ｒｓに接続されるソースと、出力ポート１１に接続されるドレインとを有するＰ型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect-Transistor）で構成される。
保護用トランジスタＱ１１は、電圧発生部Ｘ１０に接続されるベースと、電源１０と電流検出抵抗Ｒｓとの間の電流供給ライン２１に接続されるエミッタと、制御回路部Ｙ１０に接続されるコレクタとを有するＰＮＰ型バイポーラトランジスタで構成される。

メインスイッチＭ１１は、保護用トランジスタＱ１１によって、電源１０から負荷Ｌへ電流を供給するオン状態と、電源１０から負荷Ｌへ供給される電流を制限するオフ状態とを切り替え可能に構成される。
ここで、「電流を制限する」とは、本実施形態では、負荷Ｌへ供給される電流を遮断する（出力電流をゼロにする）ことをいうが、これに限られず、負荷Ｌへ供給される電流を所定の電流値以下に規制するようにメインスイッチＭ１１が構成されてもよい。

過電流保護回路１００は、制御ライン２２を介してメインスイッチＭ１１のゲートに接続される入力ポート１２を有する。入力ポート１２には、メインスイッチＭ１１をオンオフ制御することが可能な入力信号が入力可能に構成される。メインスイッチＭ１１のゲートは、メインスイッチＭ１１のソースとドレイン間のインピーダンスを調整する。

入力ポート１２からメインスイッチＭ１１をオン状態にする入力信号（電圧）がゲートに入力されたときのソース－ドレイン間のインピーダンスは、保護用トランジスタＱ１１のエミッタとコレクタ間が導通した際に制御回路部Ｙ１０からメインスイッチＭ１１をオフ状態にする入力信号（電圧）がゲートに入力されたときのソース－ドレイン間のインピーダンスに比べて高く、保護用トランジスタＱ１１の動作が優先的に働くように構成される。

保護用トランジスタＱ１１は、電流検出抵抗Ｒｓの電圧降下が所定の過電流検出電圧に達したときにオン状態に切り替わる閾値電圧（Ｖbe）を有し、ベース－エミッタ間の電圧が当該閾値電圧（Ｖbe）以上のときにメインスイッチＭ１１を上記オフ状態へ切り替えるための過電流検出信号（コレクタ電流）を出力することが可能に構成される。

電圧発生部Ｘ１０は、電流検出抵抗Ｒｓの出力端（電流検出抵抗ＲｓとメインスイッチＭ１１との間の電流供給ライン２１）と、保護用トランジスタＱ１１のベースとの間に接続される。電圧発生部Ｘ１０は、基準電圧（Ｖref）を発生する。基準電圧（Ｖref）は、保護用トランジスタＱ１１の閾値電圧（Ｖbe）に満たない適宜の大きさに設定される。さらに、基準電圧（Ｖref）は、電流検出抵抗Ｒｓにおける電圧降下が所定の大きさ（以下、過電流検出電圧（ΔＶrs）ともいう）に達したとき、その過電流検出電圧（ΔＶrs）と基準電圧（Ｖref）との加算値が保護用トランジスタＱ１１の閾値電圧（Ｖbe）以上となる値に設定される。

これにより、負荷Ｌへ所定量の（過電流ではない）電流が供給される通常時においては、保護用トランジスタＱ１１はオフ状態に維持される。一方、電流検出抵抗Ｒｓの電圧降下が所定の過電流検出電圧（ΔＶrs）に達したときは、その過電流検出電圧（ΔＶrs）と基準電圧（Ｖref）との加算値が保護用トランジスタＱ１１のベース－エミッタ間に入力されることで、保護用トランジスタＱ１１がオン状態に切り替えられるように構成される。

このように本実施形態の過電流保護回路１００においては、保護用トランジスタＱ１１のベースに基準電圧（Ｖref）を入力する電圧発生部Ｘ１０を備えているため、電流検出抵抗Ｒｓでの電圧降下が比較的小さい場合でも保護用トランジスタＱ１１をオン状態に切り替えて、メインスイッチＭ１１をオフ状態へ切り替えることが可能となる。

比較例として、電圧発生部Ｘ１０を備えていない過電流保護回路１を図２に示す。ここでは説明を容易にするため、保護用トランジスタＱ１１のコレクタを直接、制御ライン２２を介してメインスイッチＭ１１のゲートに接続した構成例について説明する。

同図に示すように、比較例の過電流保護回路１は、電流検出抵抗Ｒｓの出力端（電流供給ライン１０）と保護用トランジスタＱ１１のベースとの間がダイレクトに接続されている。過電流保護回路１においては、電流検出抵抗Ｒｓでの電圧降下が、保護用トランジスタＱ１１の閾値電圧（Ｖbe）以上になったときに、保護用トランジスタＱ１１がオン状態に切り替わる。これによりメインスイッチＭ１１が、電源１０から負荷Ｌへ供給される電流を制限するオフ状態に切り替えられる。

比較例の過電流保護回路１においては、過電流が生じたときの電流検出抵抗Ｒｓの発熱量が問題となる。過電流の電流値をＩmax［Ａ］、電流検出抵抗Ｒｓの抵抗値をＲs1［Ω］、保護用トランジスタＱ１１の閾値電圧をＶbe［Ｖ］、過電流発生時における電流検出抵抗Ｒｓの発熱量をＰmax1［Ｗ］とすると、過電流保護回路１においては以下の関係を満たす。

Ｉmax＝Ｖbe／Ｒs1 …（１）
Ｐmax1＝（Ｉmax）²・Ｒs1
＝（Ｖbe）²／Ｒs1 …（２）

比較例の過電流保護回路１において、保護用トランジスタＱ１１の閾値電圧（Ｖbe）が０．６［ｖ］である条件下での電流、電流検出抵抗Ｒｓの抵抗値、電流検出抵抗Ｒｓでの損失電力の関係を表１に示す。

一方、本実施形態の過電流保護回路１００は、電流検出抵抗Ｒｓにおける過電流検出電圧を保護用トランジスタＱ１１の閾値電圧（Ｖbe）以上の電圧（Ｖref）に変換することが可能な電圧発生部Ｘ１０を有する。このため、電流検出抵抗Ｒｓに、比較例よりも低い抵抗値の抵抗素子を用いることが可能となり、これにより過電流発生時における電流検出抵抗Ｒｓの発熱量を比較例における発熱量よりも低く抑えることができる。

例えば、本実施形態の過電流保護回路１００における電流検出抵抗Ｒｓの抵抗値をＲs100（＝Ｒs1／（１＋ａ）［Ω］（係数ａは正数））、過電流発生時における電流検出抵抗Ｒｓの発熱量をＰmax100［Ｗ］とすると、以下のように、発熱量Ｐmax100は、比較例における発熱量Ｐmax1の１／（１＋ａ）倍に低下する。

Ｉmax＝Ｖbe／Ｒs100＝Ｖbe／Ｒs1／(1+a) …（３）
Ｐmax100＝（Ｉmax）²・Ｒs100
＝［Ｖbe／｛Ｒs1／(1+a)｝］²・Ｒs1／(1+a)
＝Ｐmax1／(1+a) …（４）

［電圧発生部］
以下、電圧発生部の詳細について説明する。図３は、その一例としての本実施形態の電圧発生部Ｘ１１を備えた過電流保護回路１０１を示す回路図である。図において図１と対応する部分については同一の符号を付し、その詳細な説明は省略する。以下、保護用トランジスタＱ１１の閾値電圧を「Ｖbe1」として説明する。

図３に示すように、電圧発生部Ｘ１１は、電流検出抵抗Ｒｓの出力端（電流検出抵抗ＲｓとメインスイッチＭ１１との間の電流供給ライン２１）と保護用トランジスタＱ１１のベースとの間に接続される。電圧発生部Ｘ１１は、基準電圧発生源ＶＳと、分圧回路部ＶＤとを有する。

基準電圧発生源ＶＳは、保護用トランジスタＱ１１の閾値電圧（Ｖbe1）以上の第１の電圧を発生することが可能に構成される。分圧回路部ＶＤは、上記第１の電圧を基準電圧（Ｖref）に相当する第２の電圧に分圧することが可能に構成される。

本実施形態において、基準電圧発生源ＶＳは、上記第１の電圧として、保護用トランジスタＱ１１の閾値電圧（Ｖbe1）に相当する電圧（以下、標準電圧ともいう）を発生することが可能に構成される。基準電圧発生源ＶＳは、電流検出抵抗Ｒｓの出力端とグランド端子（GND）との間に接続された電圧発生用トランジスタＱ１２を含む。電圧発生用トランジスタＱ１２は、整流素子で構成され、本実施形態では、ダイオード接続されたバイポーラトランジスタで構成される。

より具体的に、電圧発生用トランジスタＱ１２は、電流検出抵抗Ｒｓの出力端に接続されるエミッタと、グランド端子（GND）に抵抗Ｒ３を介して接続されたコレクタと、コレクタに接続されたベースとを有するＰＮＰ型バイポーラトランジスタで構成される。

上記標準電圧は、電圧発生用トランジスタＱ１２がオン動作する閾値電圧（Ｖbe2）に相当し、本実施形態では、保護用トランジスタＱ１１の閾値電圧（Vbe1）と同一の値に設定される（以下、上記標準電圧を標準電圧（Ｖbe2）ともいう）。電圧発生用トランジスタＱ１２は、典型的には、保護用トランジスタＱ１１と同一のトランジスタ素子で構成される。これにより、周囲温度の変化等による両トランジスタＱ１１，Ｑ１２間における特性のバラツキを防ぐことができる。

分圧回路部ＶＤは、電流供給ライン２１（電流検出抵抗Ｒｓの出力端）とグランド端子（GND）との間に基準電圧発生源ＶＳと並列的に接続される。分圧回路部ＶＤは、相互に直列接続された２つの抵抗Ｒ１（第１の抵抗素子）及び抵抗Ｒ２（第２の抵抗素子）を含み、これら２つの抵抗Ｒ１，Ｒ２の接続点が保護用トランジスタＱ１１のベースに接続される。これにより、分圧回路部ＶＤにおいて、標準電圧（Ｖbe2）が基準電圧（Ｖref）に分圧される。

抵抗Ｒ１は、電流検出抵抗Ｒｓの出力端とグランド端子（GND）との間に接続され、抵抗Ｒ２は、抵抗Ｒ１とグランド端子（GND）との間に接続される。抵抗Ｒ１，Ｒ２の抵抗値は、過電流検出時に保護用トランジスタＱ１１の閾値電圧（Vbe1）以上の電圧を保護用トランジスタＱ１１のベースへ入力できる値であれば、特に限定されない。典型的には、抵抗Ｒ１の抵抗値（R1）は、抵抗Ｒ２の抵抗値（R2）よりも大きく設定される。本実施形態において、抵抗Ｒ２の抵抗値は、電流検出抵抗Ｒｓの抵抗値よりも大きな値に設定される。抵抗Ｒ２の抵抗値は、電流検出抵抗Ｒｓに流れる電流が大きくなっていき、抵抗Ｒ２に生じる電位差に対して、電流検出抵抗Ｒｓの電位差の方が大きくなった場合に保護機能が働く（保護用トランジスタＱ１１がオンになる）値に設定されるのが好ましい。

一例として、保護用トランジスタＱ１１の閾値電圧（Ｖbe1）及び標準電圧（Ｖbe2）がいずれも０．６［ｖ］、電流検出抵抗Ｒｓにおける過電流検出電圧が０．１［ｖ］の場合、抵抗Ｒ１，Ｒ２は、０．５［ｖ］以上０．６［ｖ］未満の基準電圧（Ｖref）が得られるように標準電圧（Ｖbe2）を分圧することが可能な抵抗値に設定される。これにより、電圧検出抵抗Ｒｓに０．１［ｖ］の電圧降下が生じたときに、その電圧検出抵抗Ｒｓの両端電位差が基準電圧（Ｖref）に加算されることで、保護用トランジスタＱ１１がオン状態に切り替えられる。

電圧発生部Ｘ１１は、抵抗Ｒ３（第３の抵抗素子）を有する。抵抗Ｒ３は、抵抗Ｒ２とグランド端子（GND）との間に接続される。抵抗Ｒ３の抵抗値は、基準電圧発生源ＶＳが上述の標準電圧（Vbe2）を発生させることができる値であれば、特に限定されない。

［制御回路部］
続いて、制御回路部Ｙ１０の詳細について説明する。図４は、その一例としての本実施形態における制御回路部Ｙ１１を示す回路図である。

図４に示すように、制御回路部Ｙ１１は、電流供給ライン２１と保護用トランジスタＱ１１のコレクタとの間に接続される。制御回路部Ｙ１１は、第１のトランジスタＱ５１と、第２のトランジスタＱ５２と、キャパシタＣ１（容量素子）とを有する。

第１のトランジスタＱ５１は、保護用トランジスタＱ１１から出力される過電流検出信号の入力を受けることでオン状態に切り替わるように構成される。第２のトランジスタＱ５２は、第１のトランジスタＱ５１がオン状態のときに、メインスイッチＭ１１をオフ状態に維持する第１の状態にするための制御信号を出力するように構成される。キャパシタＣ１は、第１のトランジスタＱ５１がオフ状態に切り替わってから所定時間、第２のトランジスタＱ５２のオン状態を保持するタイマー機能を有するように構成される。

本実施形態において第１のトランジスタＱ５１は、保護用トランジスタＱ１１のコレクタに接続されるベースと、電流検出抵抗Ｒｓの出力端に接続されるコレクタと、グランド端子（GND）に接続されるエミッタとを有するＮＰＮ型バイポーラトランジスタで構成される。第１のトランジスタＱ５１は、保護用トランジスタＱ１１がオン動作したときにオン状態に切り替わるように構成される。

第２のトランジスタＱ５２は、第１のトランジスタＱ５１のコレクタに接続されるベースと、電流検出抵抗Ｒｓの出力端に接続されるエミッタと、制御ライン２２を介してメインスイッチＭ１１のゲートに接続されるコレクタとを有するＰＮＰ型バイポーラトランジスタで構成される。第２のトランジスタＱ５２は、第１のトランジスタＱ５１がオン動作したときにオン状態に切り替わり、メインスイッチＭ１１をオフ状態に切り替えるための制御信号を出力するように構成される。

キャパシタＣ１は、第２のトランジスタＱ５２のエミッタと第２のトランジスタＱ５２のベースとの間に接続される。キャパシタＣ１は、第１のトランジスタＱ５１がオン動作したときに、電流供給ライン２１から第１のトランジスタＱ５１を介してグランド端子（GND）へ流れる電流で充電される。キャパシタＣ１は、第１のトランジスタＱ５１がオフ状態に切り替えられた後も、第２のトランジスタＱ５２を所定時間オン状態に維持することが可能に構成される。

保護用トランジスタＱ１１のコレクタは、直列接続された２つの抵抗Ｒ１１，Ｒ１２を介してグランド端子（GND）に接続される。第１のトランジスタＱ５１のベースは、これら抵抗Ｒ１１，Ｒ１２との間に抵抗Ｒ１３を介して接続される。抵抗Ｒ１１，Ｒ１２は、過電流検出時に保護用トランジスタＱ１１から出力される過電流検出信号（コレクタ電流）を分圧して、第１のトランジスＱ５１のベースに印加される電圧を調整する。抵抗Ｒ１３は、第１のトランジスタＱ５１のベースに流れる電流の大きさを調整するためのものであり、必要に応じて省略することができる。

第１のトランジスタＱ５１のコレクタは、直列接続された２つの抵抗Ｒ１４，Ｒ１５を介して電流供給ライン２１に接続される。抵抗Ｒ１４は、キャパシタＣ１と並列的に接続され、キャパシタＣ１の放電時間の調整に用いられる。抵抗Ｒ１５は、第１のトランジスタＱ５１のコレクタに流れる電流の大きさを調整するためのものであり、必要に応じて省略することができる。

第２のトランジスタＱ５２のベースは、抵抗Ｒ１６を介して、キャパシタＣ１の他方の電極と、抵抗Ｒ１４と抵抗Ｒ１５との間に接続され、抵抗Ｒ１６は、第２のトランジスタＱ５２のベースに流れる電流の大きさを調整する。第２のトランジスタＱ５２のコレクタは、抵抗Ｒ１７を介して制御ライン２２へ接続され、抵抗Ｒ１７は、メインスイッチＭ１１のゲートに流れる電流の大きさを調整する。

ここで、抵抗Ｒ１３と抵抗Ｒ１６は、専用の抵抗素子ではなく、配線の抵抗成分であってもよい。キャパシタＣ１が担うタイマー機能は、抵抗Ｒ１２と並列にキャパシタを接続することや、メインスイッチＭ１１のソースとゲート間にキャパシタを接続することで、同様の振る舞いをさせることができる。上記以外にも、上記タイマー機能は、保護回路と出力素子のループの中で、容量と抵抗の組み合わせでいずれのノードでも作り出せることは言うまでもない。

入力ポート１２には、制御ライン２２を介してメインスイッチＭ１１のゲートへ入力信号を出力することが可能なコントロールユニット３０が接続される。コントロールユニット３０は、過電流保護回路１０１に接続された制御ＩＣなどで構成され、メインスイッチＭ１１のオンオフ動作を切り替え可能な入力信号を生成する。

コントロールユニット３０は、直列接続された第１および第２のスイッチ素子Ｓｗ１，Ｓｗ２と、これら２つのスイッチ素子Ｓｗ１，Ｓｗ２の間と入力ポート１２の間を接続する抵抗Ｒ３０とを有する。第１のスイッチ素子Ｓｗ１は、抵抗Ｒ３０を介して入力ポート１２をグランド端子（GND）に接続する。第２のスイッチ素子Ｓｗ２は、抵抗Ｒ３０を介して入力ポート１２を任意の電圧源３１に接続する。第１および第２のスイッチ素子Ｓｗ２は、典型的には、電界効果型トランジスタ（ＦＥＴ：Field Effect Transistor）などの半導体素子で構成される。

通常時は、第１のスイッチ素子Ｓｗ１はオン状態にセットされ、第２のスイッチ素子Ｓｗ２はオフ状態にセットされる。これにより、メインスイッチＭ１１のゲートがグランド電位に安定に維持される。過電流保護回路１０１によらずにコントロールユニット３０によってメインスイッチＭ１１をオフ状態に切り替えることが可能であり、この場合は、第１のスイッチ素子Ｓｗ１がオフ状態に、第２のスイッチ素子Ｓｗ２がオン状態にそれぞれセットされることで、電圧源３１よりメインスイッチＭ１１へオフ状態に切り替えるための入力信号が供給される。この入力信号の供給が停止されるまで、メインスイッチＭ１１は、オフ状態に維持される。

［過電流保護回路の動作］
続いて、以上のように構成される本実施形態の過電流保護回路１０１の典型的な動作について説明する。

電源１０から負荷Ｌへ所定量の電流を供給する通常状態では、コントロールユニット３０の第１のスイッチ素子Ｓｗ１はオン状態に、第２のスイッチ素子Ｓｗ２はオフ状態にセットされる（図４参照）。これにより、入力ポート１２にはメインスイッチＭ１１をオン状態に維持する信号電圧（グランド電位）が入力される。これにより、電源１０から投入された電流は、電流検出抵抗Ｒｓ及びメインスイッチＭ１１を含む電流供給ライン２１を介して出力ポート１１及びこれに接続される負荷Ｌへ上記所定量の電流が供給される。

図３に示すように、電圧発生部Ｘ１１は、電流検出端子Ｒｓの出力端からグランド端子（GND）へ流れる電流から基準電圧（Ｖref）を発生する。より具体的に、電圧発生部Ｘ１１は、基準電圧発生源ＶＳにおいて標準電圧（Ｖbe2）を生成し、これを分圧回路部ＶＤにおいて基準電圧（Ｖref）に分圧する。このようにして得られた基準電圧（Ｖref）は、保護用トランジスタＱ１１のベース（ベース－エミッタ間）に入力される。

負荷Ｌが地絡すると、負荷Ｌに対する電源電位（Ｖcc）が上昇し、出力電流（Ｉout）が増大する結果、電流検出抵抗Ｒｓでの電圧降下も増加する。保護用トランジスタＱ１１のベース－エミッタ間にはあらかじめ基準電圧（Ｖref）が入力されており、この基準電圧（Ｖref）は、過電流検出電圧（ΔＶrs）との加算時に上記ベース－エミッタ間電圧が保護用トランジスタＱ１１の閾値電圧（Ｖbe1）以上となる値に設定されている。

したがって、電流検出抵抗Ｒｓにおける電圧降下が所定の過電流検出電圧（ΔＶrs）にまで増加すると、電圧発生部Ｘ１１における基準電圧（Ｖref）と電流検出抵抗Ｒｓにおける電圧降下分との加算値が保護用トランジスタＱ１１の閾値電圧（Ｖbe1）に達する。その結果、保護用トランジスタＱ１１がオン状態に切り替えられ、メインスイッチＭ１１をオフ状態に切り替えるための過電流検出信号（コレクタ電流）が制御回路部Ｙ１１へ入力される。

制御回路部Ｙ１１においては、図４に示すように、過電流検出信号の入力により、第１のトランジスタＱ５１がオン状態に切り替えられることで、抵抗Ｒ１４および抵抗Ｒ１５を介して電流供給ライン２１とグランド端子（GND）との間が通電するとともに、キャパシタＣ１が充電される。そして、第２のトランジスタＱ５２のベース－エミッタ間に閾値以上の電位差が生じることによって、第２のトランジスタＱ５２もオン状態に切り替えられる。第２のトランジスタＱ５２がオン状態に切り替われると、メインスイッチＭ１１のゲートが抵抗Ｒ１７および電流供給ライン２１を介してメインスイッチＭ１１のソースに接続される。これにより、メインスイッチＭ１１がオフ状態に切り替わり、電源１０から負荷Ｌへ供給される電流値が制限されるため、負荷Ｌを過電流から保護することが可能となる。

メインスイッチＭ１１がオフ状態に切り替えられると、負荷Ｌへの電流供給が停止するため、保護用トランジスタＱ１１はオフ状態に切り替わる。これにより、制御回路部Ｙ１１においては、第１のトランジスタＱ５１はオフ状態となるため電流供給ライン２１からグランド端子（GND）への通電は停止するが、キャパシタＣ１の充電電圧が第２のトランジスタＱ５２のベースに印加される。このため、第２のトランジスタＱ５２は継続してオン状態を維持し、メインスイッチＭ１１は、保護用トランジスタＱ１１がオフ状態になった後もオフ状態を維持する。

一方、キャパシタＣ１の充電電圧は、抵抗Ｒ１４および抵抗Ｒ１５を介して徐々に放電し、第２のトランジスタＱ５２のベース－エミッタ間の電位差が閾値未満にまで低下すると、第２のトランジスタＱ５２がオフ状態に切り替わる。これにより、メインスイッチＭ１１は、そのゲートがコントロールユニット３０の抵抗Ｒ３０を介してグランド電位に接続されるためオン状態に復帰し、負荷Ｌへの電流供給を再開する。このとき、負荷Ｌの地絡が解消されていない場合は保護用トランジスタＱ１１が再びオン状態に切り替わり、これを受けて制御回路部Ｙ１１は、再びメインスイッチＭ１１をオフ状態へ切り替えるための制御信号を生成する。

以上のように、制御回路部Ｙ１１は、保護用トランジスタＱ１１から出力される過電流検出信号に基づき、メインスイッチＭ１１をオフ状態に維持する第１の状態と、当該第１の状態を解除してメインスイッチＭ１１をオン状態に維持する第２の状態とを交互に繰り返す。

そして、負荷Ｌの地絡が解消した場合、負荷Ｌに対する電源電位（Ｖcc）は通常時の電位に復帰するため、電源１０から負荷Ｌへ供給される電流の大きさは通常時の所定量に減少し、したがって電流検出抵抗Ｒｓにおける電圧降下分も減少する。その結果、保護用トランジスタＱ１１がオフ状態となるため、制御回路部Ｙ１１からの制御信号の出力停止が維持される。これにより、メインスイッチＭ１１のオン状態が維持され、過電流保護回路１０１を電流出力停止モードから通常の電流出力動作モードへ自動的に復帰する。

本実施形態の過電流保護回路１０１によれば、電圧発生部Ｘ１１を備えているため、電流検出抵抗Ｒｓの抵抗値を比較例の過電流保護回路１（図２参照）よりも小さくすることができる。これにより、過電流保護機能が働くときの電流検出抵抗Ｒｓの発熱量の低減を図ることができる。

例えば、保護用トランジスタＱ１１の閾値電圧（Vbe1）及び標準電圧（Ｖbe2）がいずれも０．６［ｖ］、抵抗Ｒ１と抵抗Ｒ２との比が９：１である条件下での電流と、電流検出抵抗Ｒｓと、電流検出抵抗Ｒｓでの損失電力の関係を表２に示す。

表２に示すように、本実施形態によれば、図２の過電流保護回路１と比較して、電流検出抵抗Ｒｓでの損失電力を１／１０にまで低下させることができる。これにより、電流検出抵抗Ｒｓでの発熱量の大幅な削減を図ることができるため、電流検出抵抗Ｒｓをより小型の抵抗素子で構成することができる。また、放熱機構の小型化や簡素化を図ることが可能となる。

さらに、本実施形態の過電流保護回路１０１は、メインスイッチＭ１１をオフにする第１の状態とメインスイッチＭ１１をオンにする第２の状態との切り替えを繰り返す制御回路部Ｙ１１を備えている。制御回路部Ｙ１１は、図５において時刻ｔ１、ｔ２、ｔ４およびｔ５で示すように、保護用トランジスタＱ１１と同期してオンオフ動作する第１のトランジスタＱ５１と、同図において時刻ｔ３およびｔ６で示すように、第１のトランジスタＱ５１がオフ状態に切り替えられた後も所定の時間（ｄＴ）だけオン状態が延長される第２のトランジスタＱ５２とを有する。メインスイッチＭ１１は、第２のトランジスタＱ５２と同期してオン状態からオフ状態に、あるいはオフ状態からオン状態に切り替えられる。

例えば、制御回路部Ｙ１１を備えておらず、保護用トランジスタＱ１１のオン信号（過電流検出信号）が直接メインスイッチＭ１１のゲートに入力される場合、メインスイッチＭ１１がオフ状態に切り替えられると、電流供給ライン２１が遮断されるため保護用トランジスタＱ１１はオフ状態に復帰するとともに、メインスイッチＭ１１もすぐにオン状態に復帰することになる。過電流状態が継続している場合、メインスイッチＭ１１は再度オフ状態に切り替わることになるが、十分なオフ時間を与えられることなく比較的短時間でオン状態に戻されるため、過電流の通電によるメインスイッチＭ１１の発熱が回避できず、メインスイッチＭ１１の損傷あるいは劣化が問題となる。

これに対して本実施形態においては、上述した構成の制御回路部Ｙ１１を備えているため、第２のトランジスタＱ５２の作用により、過電流検出後、メインスイッチＭ１１がオフ状態になり、過電流状態が解消されずに再び保護用トランジスタＱ１１がオフ状態に切り替わったとしても、メインスイッチＭ１１が所定の時間（ｄＴ）オン状態が継続される。これにより、メインスイッチＭ１１が過電流に曝される時間が短くなるため、メインスイッチＭ１１の発熱を抑えることができる。

メインスイッチＭ１１のオフ状態の延長時間（ｄＴ）は任意に設定可能であり、好ましくは、メインスイッチＭ１１を十分に冷却することができる時間が確保される。当該延長時間（ｄＴ）は、キャパシタＣ１の容量および抵抗Ｒ１４，Ｒ１５の抵抗値で定まる時定数で任意に設定することができる。

また、図５に示すように、制御回路部Ｙ１１は、メインスイッチＭ１１をオフ状態に維持する第１の状態を第１の時間（Ｔ１）継続した後に、メインスイッチＭ１１をオン状態に維持する第２の状態に遷移し、当該第２の状態を第２の時間（Ｔ２）継続した後に、状態第１の状態に遷移するように構成される。第１の時間（Ｔ１）は、保護用トランジスタＱ１１のオン状態の継続時間に上記所定の時間（ｄＴ）を加算した時間に相当する。

本実施形態では、第２の時間（Ｔ２）は、第１の時間（Ｔ１）よりも短く設定される。これにより、メインスイッチＭ１１が過電流に曝される時間を極力短くしつつ、メインスイッチＭ１１の十分な冷却時間を確保することができる。

また、制御回路部Ｙ１１が上記第１および第２の状態を繰り返すように構成されているため、過電流の検出により過電流保護回路１０１が一度動作した後も、定期的に過電流状態の解消の有無を監視することができる。これにより、過電流状態が解消したときは、速やかに電流供給動作に復帰させることができる。

なお、制御回路部Ｙ１１は、上述したアナログ回路で構成される場合に限られず、ＣＰＵ（Central Processing Unit）やメモリ等を有する制御ＩＣで構成されてもよい。この場合、制御ＩＣは、例えば図６に示すような処理手順を実行する。すなわち、制御ＩＣは、保護用トランジスタＱ１１の出力に基づき、過電流が生じたか否かを判定し（ステップ１０１）、過電流が生じたときはメインスイッチＭ１１をオフ状態にするための制御信号を、制御ライン２２を介してメインスイッチＭ１１のゲートへ入力する（ステップ１０２）。そして、制御信号の出力後、所定時間（第１の時間（Ｔ１）に相当）経過したかを判定し（ステップ１０３）、所定時間経過したときは制御信号の出力を停止してメインスイッチＭ１１をオン状態に復帰させる（ステップ１０４）。以上の動作を繰り返し実行することで、上述と同様の作用効果を得ることができる。

また、図１に示す制御回路部Ｙ１０は、図４に示した制御回路部Ｙ１１の構成に限られない。例えば電力源として、図４の制御回路部Ｙ１１においては電流供給ライン２１が用いられたが、これに限られず、図７に示す制御回路部Ｙ１２のように、専用の電源１０Ｙが用いられてもよい。この場合、第１のトランジスタＱ５１のコレクタおよび第２のトランジスタＱ５２のエミッタは、それぞれ電源１０Ｙに接続される。このような構成によっても上述と同様の作用効果を得ることができる。

＜第２の実施形態＞
図８は、本発明の第２の実施形態に係る過電流保護回路１０２を示す回路図である。以下、第１の実施形態と異なる構成について主に説明し、第１の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。

本実施形態の過電流保護回路１０２は、電圧発生部Ｘ１２の構成が第１の実施形態と異なる。本実施形態において電圧発生部Ｘ１２の基準電圧発生源ＶＳは、電圧発生用トランジスタＱ１２と直列に接続された抵抗Ｒ４（第４の抵抗素子）をさらに有する。本実施形態では、抵抗Ｒ４は、電圧発生用トランジスタＱ１２と抵抗Ｒ３との間に接続されるが、これに限られず、電圧発生用トランジスタＱ１２のエミッタ側に接続されてもよい。

保護用トランジスタＱ１１及び電圧発生用トランジスタＱ１２各々の閾値電圧（Vbe1,Vbe2）は、温度依存性を有し、低温になるほど上昇（増加）する傾向にある。電圧発生部Ｘ１２は、抵抗Ｒ４の抵抗値の大きさによって、負荷Ｌに対する電源電圧（Ｖcc）の上昇に応じた基準電圧発生源ＶＳの標準電圧（Vbe2）の変化を調整することができる。

図９Ａ～Ｃは、過電流保護回路１０２における負荷Ｌに対する電源電圧（Ｖcc）と出力電流（Ｉout）との関係を示す実験結果である。ここでは、簡易的に、抵抗Ｒ４の抵抗値が「小」、「中」、「大」の３つを用い、それぞれについて環境温度（周囲の空気の温度：ｔａ）が－４０℃、２５℃、８５℃のときの出力電流の測定値をプロットした。

図９Ａ～Ｃに示すように、抵抗Ｒ４の大きさに関係なく、環境温度が低温になるほど、電源電圧（Ｖcc）の上昇に応じて出力電流（Ｉout）が増加する傾向にある。また、抵抗Ｒ４の抵抗値が大きくなるに従い、電源電圧（Ｖcc）の上昇に伴って出力電流（Ｉout）が低下する傾向にある。

出力電流（Ｉout）は、メインスイッチＭ１１の出力特性に依存し、メインスイッチＭ１１の出力特性は、保護用トランジスタＱ１１の出力特性に依存する。さらに、保護用トランジスタＱ１１の出力特性は、過電流検出時における電圧発生部Ｘ１２の回路特性に強い相関を有する。このため、例えば、電圧発生部Ｘ１２の出力特性が電源１０と負荷Ｌとの間の電圧に大きく依存する場合等において、抵抗Ｒ４の抵抗値を最適化することで、電圧発生部Ｘ１２の出力特性の調整が可能となる。

以上のように構成される本実施形態の過電流保護回路１０２においても、上述の第１の実施形態と同様の作用効果を得ることができる。本実施形態によれば、基準電圧発生源ＶＳが抵抗Ｒ４を有しているため、この抵抗Ｒ４の値を調整することで、電圧発生部Ｘ１２の所望とする回路特性を得ることができる。

＜第３の実施形態＞
図１０は、本発明の第３の実施形態に係る過電流保護回路１０３を示す回路図である。以下、第２の実施形態と異なる構成について主に説明し、第２の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。

本実施形態の過電流保護回路１０３は、電圧発生部Ｘ１３の構成が第２の実施形態と異なる。本実施形態の電圧発生部Ｘ１３は、切替スイッチＭ１２（第２のスイッチ）を含む切替回路部ＳＣをさらに有する。そして、過電流保護回路１０３はさらに、スタンバイポート１３をさらに有する。

切替スイッチＭ１２は、抵抗Ｒ３とグランド端子（GND）との間の接続を遮断可能なスイッチング素子で構成される。本実施形態において切替スイッチＭ１２は、抵抗Ｒ３とグランド端子（GND）との間に接続されたＮ型のＭＯＳＦＥＴで構成される。切替スイッチＭ１２は、スタンバイポート１３に接続されるゲートと、抵抗Ｒ３に接続されるドレインと、グランド端子（GND）に接続されるソースとを有する。
スタンバイポート１３は、切替スイッチＭ１２をオンオフ制御することが可能なスタンバイ信号が入力可能に構成される。

本実施形態の過電流保護回路１０３は、入力ポート１２及びスタンバイポート１３へ入力される外部信号の電位を調整することにより、待機状態モードと、電流出力動作モードと、電流出力停止モードとを切り替えることが可能に構成される。入力信号及びスタンバイ信号と電流出力との関係を表３に示す。

待機状態モードでは、入力ポート１２へ入力される信号（Ｉ信号）はメインスイッチＭ１１をオフにさせる電位に調整され、スタンバイポート１３へ入力される信号（Standby信号）は切替スイッチＭ１２をオフにしてグランド端子（GND）に流れる電流を制限する電位に調整される。このモードでは、出力ポート１１から出力される電源電流がメインスイッチＭ１１によって制限され、抵抗Ｒ３の暗電流も抑制される。このため、機器の非動作時等において電源１０の電流消費を最小限に抑えることができる。

電流出力動作モードでは、入力ポート１２へ入力される信号（Ｉ信号）がメインスイッチＭ１１をオンにさせる電位に調整され、スタンバイポート１３へ入力される信号（Standby信号）は切替スイッチＭ１２をオンにさせる電位に調整される。このモードでは、機器の動作時において過電流保護回路１０３は有効となり、地絡の発生時においては電圧発生部Ｘ１３の動作によりメインスイッチＭ１１がオフ状態に切り替わることで、適正な過電流保護機能が得られる。

電流出力停止モードでは、入力ポート１２へ入力される信号（Ｉ信号）がメインスイッチＭ１１をオフにさせる電位に調整され、スタンバイポート１３へ入力される信号（Standby信号）は切替スイッチＭ１２をオンにさせる電位に調整される。このモードでは、例えば、地絡以外の他の理由で機器の動作を停止させたい場合に入力ポート１２からの入力信号によってメインスイッチＭ１１をオフ状態に遷移させて負荷への電流供給を制限する場合に適用される。

以上のように本実施形態によれば、第２の実施形態と同様の作用効果を得ることができるとともに、過電流保護回路１０３が外部の制御回路に接続されることで、通常モード（電流出力動作モード）以外の他の動作モードを実行することが可能となる。

なお、入力ポート１２は、上記制御回路へ接続されていなくてもよい。この場合、入力ポート１２は、適宜の抵抗素子を介してグランド端子に接続される。

切替スイッチＭ１２は、ＦＥＴで構成される場合に限られず、バイポーラトランジスタ、フォトカプラ、フォトＭＯＳ等のスイッチング素子で構成されてもよい。あるいは、切替スイッチＭ１２は、ＣＰＵで制御しやすいスイッチ素子であれば、メカニカルなリレーで構成されてもよい。

＜第４の実施形態＞
図１１は、本発明の第４の実施形態に係る過電流保護回路１０４を示す回路図である。以下、第３の実施形態と異なる構成について主に説明し、第３の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。

本実施形態の過電流保護回路１０４においては、入力ポート１２の設置が省略され、スタンバイポート１３に入力ポート１２の機能が付加されている点で、第３の実施形態と異なる。図７の回路例では、スタンバイポート１３に切替スイッチＭ１２をオフにさせるスタンバイ信号は、メインスイッチＭ１１をオフにさせる入力信号を兼ねる。これにより、メインスイッチＭ１１及び切替スイッチＭ１２を切替制御するための外部の制御回路の構成を簡素化することができる。

本実施形態における電圧発生部Ｘ１４の切替回路部ＳＣは、抵抗Ｒ５（第５の抵抗素子）をさらに有する。抵抗Ｒ５は、制御ライン２２と切替スイッチＭ１２のソースとの間に接続される。抵抗Ｒ５は、メインスイッチＭ１１のベースにグランドに対して所定のバイアス電位を与えるためのものである。

さらに電圧発生部Ｘ１４は、メインスイッチＭ１１のソースとベースとの間に接続された抵抗Ｒ６（第６の抵抗素子）をさらに有する。抵抗Ｒ６は、メインスイッチＭ１１をオフ状態に切り替えた際の電流供給ライン２１に生じるサージを吸収するインピーダンス素子として構成される。これにより過電流検出時においてメインスイッチＭ１１をサージ電流から保護することができる。

スタンバイポート１３へ切替スイッチＭ１２をオンにする電位が入力されると、メインスイッチＭ１１がオンになる電流出力動作モードに切り替えられる。これにより、出力ポート１１を介して電源１０から負荷へ所定の値の電流が供給される。

＜第５の実施形態＞
図１２は、本発明の第５の実施形態に係る過電流保護回路１０５を示す回路図である。以下、第４の実施形態と異なる構成について主に説明し、第４の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。

本実施形態の過電流保護回路１０５は、第４の実施形態と同様に、電圧発生部Ｘ１５と、切替回路部ＳＣとを有する。本実施形態の過電流保護回路１０５は、さらに、第１及び第２のインピーダンス素子Ｚ１、Ｚ２を有する点で、第４の実施形態と異なる。

第１のインピーダンス素子Ｚ１は、第４の実施形態の抵抗Ｒ６に代わって、メインスイッチＭ１１のソースとゲートとの間に接続される。第２のインピーダンス素子Ｚ２は、切替スイッチＭ１２のゲートとソースとの間に接続される。

第１及び第２のインピーダンス素子Ｚ１，Ｚ２は、メインスイッチＭ１１及び切替スイッチＭ１２を外来ノイズや使用環境の負荷から守るために設けられる。特に、第１のインピーダンス素子Ｚ１により、メインスイッチＭ１１をオフ状態に切り替えた際の電流供給ライン２１に生じるサージを吸収することができる時定数が設定される。これにより過電流検出時においてメインスイッチＭ１１をサージ電流から保護することができる。

第１及び第２のインピーダンス素子は、抵抗素子、容量素子、整流素子等の２以上の受動素子を適宜組み合わせた並列回路で構成される。なお図示せずとも、メインスイッチＭ１１のドレインと出力ポート１１との間にフェライトビーズ等の電波吸収材が別途設置されてもよい。

＜第６の実施形態＞
図１３は、本発明の第６の実施形態に係る過電流保護回路を示す回路図である。以下、第１の実施形態と異なる構成について主に説明し、第１の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。

［基本構成］
本実施形態の過電流保護回路２００は、電流供給ライン２１と、保護用トランジスタＱ２１と、電圧発生部Ｘ２０と、制御回路部Ｙ２０とを有する。

電流供給ライン２１は、電源１０（第１の電流供給源）と負荷Ｌに接続される出力ポート１１との間に接続されたメインスイッチ（第１のスイッチ）Ｍ２１と、負荷Ｌへの過電流を検出する電流検出抵抗Ｒｓとを有する。

保護用トランジスタＱ２１は、電源１０と負荷Ｌ（出力ポート１１）との間に電流検出抵抗Ｒｓと並列に接続される。保護用トランジスタＱ２１は、電流検出抵抗Ｒｓの両端電位差が所定値以上のときにオン状態に切り替わることで、負荷Ｌへの電流の供給を制限するオフ状態へメインスイッチＭ２１を切り替えるための過電流検出信号を出力するように構成される。

電圧発生部Ｘ２０は、保護用トランジスタＱ２１のベースに接続され、保護用トランジスタＱ２１がオン状態に切り替わる閾値電圧（Ｖbe）よりも小さい基準電圧（Ｖref）を発生することが可能に構成される。

制御回路部Ｙ２０は、メインスイッチＭ２１と保護用トランジスタＱ２１との間に接続され、上記過電流検出信号に基づき、メインスイッチＭ２１をオフ状態に維持する第１の状態と、当該第１の状態を解除してメインスイッチＭ２１をオン状態に維持する第２の状態とを交互に繰り返すように構成される。

以下、各部の詳細について説明する。

メインスイッチＭ２１は、電源１０と電流検出抵抗Ｒｓとの間に接続される。メインスイッチＭ２１は、制御ライン２２を介して制御回路部Ｙ２０と接続されるゲートと、電流検出抵抗Ｒｓに接続されるソースと、電源１０に接続されるドレインとを有するＮ型のＭＯＳＦＥＴで構成される。
保護用トランジスタＱ２１は、電圧発生部Ｘ２０に接続されるベースと、電流検出抵抗Ｒｓと出力ポート１１との間の電流供給ライン２１に接続されるエミッタと、制御回路部Ｙ２０に接続されるコレクタとを有するＮＰＮ型バイポーラトランジスタで構成される。

メインスイッチＭ２１は、保護用トランジスタＱ２１によって、電源１０から負荷Ｌへ電流を供給するオン状態と、電源１０から負荷Ｌへ供給される電流を制限するオフ状態とを切り替え可能に構成される。
ここで、「電流を制限する」とは、第１の実施形態と同様に、負荷Ｌへ供給される電流を遮断する（出力電流をゼロにする）ことをいうが、これに限られず、負荷Ｌへ供給される電流を所定の電流値以下に規制するようにメインスイッチＭ２１が構成されてもよい。

過電流保護回路２００は、制御ライン２２を介してメインスイッチＭ２１のゲートに接続される入力ポート１２を有する。入力ポート１２には、メインスイッチＭ２１をオンオフ制御することが可能な入力信号が入力可能に構成される。

保護用トランジスタＱ２１は、電流検出抵抗Ｒｓの電圧降下が所定の過電流検出電圧（ΔＶrs）に達したときにオン状態に切り替わる閾値電圧（Ｖbe）を有し、ベース－エミッタ間の電圧が当該閾値電圧（Ｖbe）以上のときにメインスイッチＭ２１を上記オフ状態へ切り替えるための過電流検出信号を出力することが可能に構成される。

電圧発生部Ｘ２０は、電流検出抵抗の入力端（電流検出抵抗ＲｓとメインスイッチＭ２１との間の電流供給ライン２１）と、保護用トランジスタＱ２１のベースとの間に接続される。電圧発生部Ｘ２０はさらに、基準電圧（Ｖref）を発生するための補助電源２０（第２の電流供給源）に接続される。基準電圧（Ｖref）は、保護用トランジスタＱ２１の閾値電圧（Ｖbe）に満たない適宜の大きさに設定される。さらに、基準電圧（Ｖref）は、電流検出抵抗Ｒｓにおける電圧降下が所定の大きさ（過電流検出電圧（ΔＶrs））に達したとき、その過電流検出電圧（ΔＶrs）と基準電圧（Ｖref）との加算値が保護用トランジスタＱ２１の閾値電圧（Ｖbe）以上となる値に設定される。

これにより、負荷Ｌへ所定量の（過電流ではない）電流が供給される通常時においては、保護用トランジスタＱ２１はオフ状態に維持される。一方、電流検出抵抗Ｒｓの電圧降下が所定の過電流検出電圧（ΔＶrs）に達したときは、その過電流検出電圧（ΔＶrs）と基準電圧（Ｖref）との加算値が保護用トランジスタＱ２１のベース－エミッタ間に入力されることで、保護用トランジスタＱ２１がオン状態に切り替えられるように構成される。

［電圧発生部］
以下、電圧発生部Ｘ２０の詳細について説明する。図１４は、その一例としての本実施形態の電圧発生部Ｘ２１を備えた過電流保護回路２０１を示す回路図である。図において図１３と対応する部分については同一の符号を付し、その詳細な説明は省略する。以下、保護用トランジスタＱ２１の閾値電圧を「Ｖbe1」として説明する。

図１４に示すように、電圧発生部Ｘ２１は、電流検出抵抗Ｒｓの入力端と保護用トランジスタＱ２１のベースとの間に接続される。電圧発生部Ｘ２１は、第１の実施形態と同様に、基準電圧発生源ＶＳと、分圧回路部ＶＤとを有する。

基準電圧発生源ＶＳは、保護用トランジスタＱ２１の閾値電圧（Ｖbe1）以上の第１の電圧を発生することが可能に構成される。分圧回路部ＶＤは、上記第１の電圧を基準電圧（Ｖref）に相当する第２の電圧に分圧することが可能に構成される。

本実施形態において、基準電圧発生源ＶＳは、上記第１の電圧として、保護用トランジスタＱ２１の閾値電圧（Ｖbe1）に相当する電圧（標準電圧）を発生させることが可能に構成される。基準電圧発生源ＶＳは、補助電源２０と電流検出抵抗Ｒｓの入力端との間に接続された電圧発生用トランジスタＱ２２を含む。電圧発生用トランジスタＱ２２は、整流素子で構成され、本実施形態では、ダイオード接続されたバイポーラトランジスタで構成される。

より具体的に、電圧発生用トランジスタＱ２２は、電流供給ライン２１（電流検出抵抗Ｒｓの入力端）に接続されるエミッタと、補助電源２０に抵抗Ｒ３を介して接続されたコレクタと、コレクタに接続されたベースとを有するＮＰＮ型バイポーラトランジスタで構成される。

補助電源２０は、図１４に示すように、電圧発生部Ｘ２１の抵抗Ｒ３と出力ポート１１との間に接続された直流電源で構成される。補助電源２０の電圧（Ｖp）は、典型的には、電源１０の電圧（Ｖcc）よりも高い。一例を挙げると、電源１０が１２Ｖの場合、補助電源２０には２２Ｖの直流電源が用いられる。補助電源２０の回路構成は特に限定されず、典型的には、チャージポンプあるいはＤＣ－ＤＣコンバータで構成される。

上記標準電圧は、電圧発生用トランジスタＱ２２がオン動作する閾値電圧（Ｖbe2）に相当し、本実施形態では、保護用トランジスタＱ２１の閾値電圧（Vbe1）と同一の値に設定される（以下、上記標準電圧を標準電圧（Ｖbe2）ともいう）。電圧発生用トランジスタＱ２２は、第１の実施形態と同様に、保護用トランジスタＱ２１と同一のトランジスタ素子で構成される。

分圧回路部ＶＤは、電流供給ライン２１（電流検出抵抗Ｒｓの入力端）と補助電源２０との間に基準電圧発生源ＶＳと並列的に接続される。分圧回路部ＶＤは、相互に直列接続された２つの抵抗Ｒ１（第１の抵抗素子）及び抵抗Ｒ２（第２の抵抗素子）を含み、これら２つの抵抗Ｒ１，Ｒ２の接続点が保護用トランジスタＱ２１のベースに接続される。これにより、分圧回路部ＶＤにおいて、標準電圧（Ｖbe2）が基準電圧（Ｖref）に分圧される。

抵抗Ｒ１は、電流検出抵抗Ｒｓの入力端と補助電源２０との間に接続され、抵抗Ｒ２は、抵抗Ｒ１と補助電源２０との間に接続される。抵抗Ｒ１，Ｒ２の抵抗値は、過電流検出時に保護用トランジスタＱ２１の閾値電圧（Vbe1）以上の電圧を保護用トランジスタＱ２１のベースへ入力できる値であれば、特に限定されない。典型的には、抵抗Ｒ１の抵抗値（R1）は、抵抗Ｒ２の抵抗値（R2）よりも大きく設定され、抵抗Ｒ２の抵抗値は、電流検出抵抗Ｒｓの抵抗値よりも大きな値に設定される。抵抗Ｒ２の抵抗値は、電流検出抵抗Ｒｓに流れる電流が大きくなっていき、抵抗Ｒ２に生じる電位差に対して、電流検出抵抗Ｒｓの電位差の方が大きくなった場合に保護機能が働く（保護用トランジスタＱ２１がオンになる）値に設定されるのが好ましい。

電圧発生部Ｘ２１は、抵抗Ｒ３（第３の抵抗素子）を有する。抵抗Ｒ３は、抵抗Ｒ２と補助電源２０との間に接続される。抵抗Ｒ３の抵抗値は、基準電圧発生源ＶＳが上述の標準電圧（Vbe2）を発生させることができる値であれば、特に限定されない。

［制御回路部］
続いて、制御回路部Ｙ２０の詳細について説明する。図１５は、その一例としての本実施形態における制御回路部Ｙ２１を示す回路図である。

図１５に示すように、制御回路部Ｙ２１は、補助電源２０と保護用トランジスタＱ２１のコレクタとの間に接続される。制御回路部Ｙ２１は、第１のトランジスタＱ６１と、第２のトランジスタＱ６２と、キャパシタＣ２（容量素子）とを有する。

第１のトランジスタＱ６１は、保護用トランジスタＱ２１から出力される過電流検出信号の入力を受けることでオン状態に切り替わるように構成される。第２のトランジスタＱ６２は、第１のトランジスタＱ６１がオン状態のときに、メインスイッチＭ２１をオフ状態に維持する第１の状態にするための制御信号を出力するように構成される。キャパシタＣ２は、第１のトランジスタＱ６１がオフ状態に切り替わってから所定時間、第２のトランジスタＱ６２のオン状態を保持するタイマー機能を有するように構成される。

本実施形態において第１のトランジスタＱ６１は、補助電源２０と保護用トランジスタＱ２１のコレクタとの間に接続されるベースと、電流検出抵抗Ｒｓの入力端に接続されるコレクタと、補助電源２０に接続されるエミッタとを有するＰＮＰ型バイポーラトランジスタで構成される。第１のトランジスタＱ６１は、保護用トランジスタＱ２１がオン動作したときにオン状態に切り替わるように構成される。

第２のトランジスタＱ６２は、第１のトランジスタＱ６１のコレクタに接続されるベースと、電流検出抵抗Ｒｓの入力端に接続されるエミッタと、制御ライン２２を介してメインスイッチＭ２１のゲートに接続されるコレクタとを有するＮＰＮ型バイポーラトランジスタで構成される。第２のトランジスタＱ６２は、第１のトランジスタＱ６１がオン動作したときにオン状態に切り替わり、メインスイッチＭ２１をオフ状態に切り替えるための制御信号を出力するように構成される。

キャパシタＣ２は、第２のトランジスタＱ６２のエミッタと第２のトランジスタＱ６２のベースとの間に接続される。キャパシタＣ２は、第１のトランジスタＱ６１がオン動作したときに、補助電源２０から第１のトランジスタＱ６１を介して電流供給ライン２１へ流れる電流で充電される。キャパシタＣ２は、第１のトランジスタＱ６１がオフ状態に切り替えられた後も、第２のトランジスタＱ６２を所定時間オン状態に維持することが可能に構成される。

保護用トランジスタＱ２１のコレクタは、直列接続された２つの抵抗Ｒ１１，Ｒ１２を介して補助電源２０に接続される。第１のトランジスタＱ６１のベースは、これら抵抗Ｒ１１，Ｒ１２との間に抵抗Ｒ１３を介して接続される。抵抗Ｒ１１，Ｒ１２は、過電流検出時に保護用トランジスタＱ２１から出力される過電流検出信号を分圧して、第１のトランジスＱ６１のベースに印加される電圧を調整する。抵抗Ｒ１３は、第１のトランジスタＱ６１のベースに流れる電流の大きさを調整するためのものであり、必要に応じて省略することができる。

第１のトランジスタＱ６１のコレクタは、直列接続された２つの抵抗Ｒ１４，Ｒ１５を介して電流供給ライン２１に接続される。抵抗Ｒ１４は、キャパシタＣ２と並列的に接続され、キャパシタＣ２の放電時間の調整に用いられる。抵抗Ｒ１５は、第１のトランジスタＱ６１のコレクタに流れる電流の大きさを調整するためのものであり、必要に応じて省略することができる。

第２のトランジスタＱ６２のベースは、抵抗Ｒ１６を介して、キャパシタＣ２の他方の電極と、抵抗Ｒ１４と抵抗Ｒ１５との間に接続され、第２のトランジスタＱ６２のベースに流れる電流の大きさを調整する。第２のトランジスタＱ６２のコレクタは、抵抗Ｒ１７を介して制御ライン２２へ接続され、メインスイッチＭ２１のゲートから電流供給ライン２１に流れる電流の大きさを調整する。

入力ポート１２には、制御ライン２２を介してメインスイッチＭ２１のゲートへ入力信号を出力することが可能なコントロールユニット３０が接続される。コントロールユニット３０は、過電流保護回路２０１に接続された制御ＩＣなどで構成され、メインスイッチＭ２１のオンオフ動作を切り替え可能な入力信号を生成する。

コントロールユニット３０は、直列接続された第１および第２のスイッチ素子Ｓｗ１，Ｓｗ２と、これら２つのスイッチ素子Ｓｗ１，Ｓｗ２の間と入力ポート１２の間を接続する抵抗Ｒ３０とを有する。第１のスイッチ素子Ｓｗ１は、抵抗Ｒ３０を介して入力ポート１２をグランド端子（GND）に接続する。第２のスイッチ素子Ｓｗ２は、抵抗Ｒ３０を介して入力ポート１２を任意の電圧源３１に接続する。第１および第２のスイッチ素子Ｓｗ２は、典型的には、ＦＥＴ（Field Effect Transistor）などの半導体素子で構成される。

通常時は、第１のスイッチ素子Ｓｗ１はオフ状態にセットされ、第２のスイッチ素子Ｓｗ２はオン状態にセットされる。これにより、メインスイッチＭ２１のゲートが電圧源３１に接続されてオン状態に維持される。過電流保護回路２０１によらずにコントロールユニット３０によってメインスイッチＭ２１をオフ状態に切り替えることが可能であり、この場合は、第１のスイッチ素子Ｓｗ１がオン状態に、第２のスイッチ素子Ｓｗ２がオフ状態にそれぞれセットされることで、電圧源３１よりメインスイッチＭ２１へオフ状態に切り替えるための入力信号が供給される。この入力信号の供給が停止されるまで、メインスイッチＭ２１はオフ状態に維持される。

［過電流保護回路の動作］
続いて、以上のように構成される本実施形態の過電流保護回路２０１の典型的な動作について説明する。

電源１０から負荷Ｌへ所定量の電流を供給する通常状態では、コントロールユニット３０の第１のスイッチ素子Ｓｗ１はオフ状態に、第２のスイッチ素子Ｓｗ２はオン状態にセットされる（図１５参照）。これにより、入力ポート１２にはメインスイッチＭ１１をオン状態に維持する信号電圧が入力される。これにより、電源１０から投入された電流は、電流検出抵抗Ｒｓ及びメインスイッチＭ２１を含む電流供給ライン２１を介して出力ポート１１及びこれに接続される負荷Ｌへ上記所定量の電流が供給される。

図１４に示すように、電圧発生部Ｘ２１は、補助電源２０から供給される電流から基準電圧（Ｖref）を発生させる。より具体的に、電圧発生部Ｘ２１は、基準電圧発生源ＶＳにおいて標準電圧（Ｖbe2）を生成し、これを分圧回路部ＶＤにおいて基準電圧（Ｖref）に分圧する。このようにして得られた基準電圧（Ｖref）は、保護用トランジスタＱ２１のベース（ベース－エミッタ間）に入力される。

負荷Ｌが地絡すると、出力電流（Ｉout）が増大する結果、電流検出抵抗Ｒｓでの電圧降下も増加する。保護用トランジスタＱ２１のベース－エミッタ間にはあらかじめ基準電圧（Ｖref）が入力されており、この基準電圧（Ｖref）は、過電流検出電圧（ΔＶrs）との加算時に上記ベース－エミッタ間電圧が保護用トランジスタＱ２１の閾値電圧（Ｖbe1）以上となる値に設定される。

したがって、電流検出抵抗Ｒｓにおける電圧降下が所定の過電流検出電圧（ΔＶrs）にまで増加すると、電圧発生部Ｘ２１における基準電圧（Ｖref）と電流検出抵抗Ｒｓにおける電圧降下分との加算値が保護用トランジスタＱ２１の閾値電圧（Ｖbe1）に達する。その結果、保護用トランジスタＱ２１がオン状態に切り替わり、メインスイッチＭ２１オフ状態に切り替えるための過電流検出信号（コレクタ電流）が制御回路部Ｙ２１へ入力される。

制御回路部Ｙ２１においては、図１５に示すように、過電流検出信号の入力により、第１のトランジスタＱ６１がオン状態に切り替えられることで、抵抗Ｒ１４および抵抗Ｒ１５を介して補助電源２０と電流供給ライン２１との間が通電するとともに、キャパシタＣ２が充電される。そして、第２のトランジスタＱ６２のベース－エミッタ間に閾値以上の電位差が生じることによって、第２のトランジスタＱ６２もオン状態に切り替えられる。第２のトランジスタＱ６２がオン状態に切り替わると、メインスイッチＭ２１のゲートが抵抗Ｒ１７および電流供給ライン２１を介してメインスイッチＭ２１のソースに接続される。これにより、メインスイッチＭ２１がオフ状態に切り替わり、電源１０から負荷Ｌへ供給される電流値が制限されるため、負荷Ｌを過電流から保護することが可能となる。

メインスイッチＭ２１がオフ状態に切り替えられると、負荷Ｌへの電流供給が停止するため、保護用トランジスタＱ２１はオフ状態に切り替わる。これにより、制御回路部Ｙ２１においては、第１のトランジスタＱ６１はオフ状態となるため補助電源２０から電流供給ライン２１への通電は停止するが、キャパシタＣ２の充電電圧が第２のトランジスタＱ６２のベースに印加される。このため、第２のトランジスタＱ６２は継続してオン状態を維持し、メインスイッチＭ２１は、保護用トランジスタＱ２１がオフ状態になった後もオフ状態を維持する。

一方、キャパシタＣ２の充電電圧は、抵抗Ｒ１４および抵抗Ｒ１５を介して徐々に放電し、第２のトランジスタＱ６２のベース－エミッタ間の電位差が閾値未満にまで低下すると、第２のトランジスタＱ５２がオフ状態に切り替わる。これにより、メインスイッチＭ２１はオン状態に復帰し、負荷Ｌへの電流供給を再開する。このとき、負荷Ｌの地絡が解消されていない場合は保護用トランジスタＱ２１が再びオン状態に切り替わり、これを受けて制御回路部Ｙ２１は、再びメインスイッチＭ２１をオフ状態へ切り替えるための制御信号を生成する。

以上のように、制御回路部Ｙ２１は、保護用トランジスタＱ２１から出力される過電流検出信号に基づき、メインスイッチＭ２１をオフ状態に維持する第１の状態と、当該第１の状態を解除してメインスイッチＭ２１をオン状態に維持する第２の状態とを交互に繰り返す（図５参照）。

そして、負荷Ｌの地絡が解消した場合、電源１０から負荷Ｌへ供給される電流の大きさは通常時の所定量に減少し、したがって電流検出抵抗Ｒｓにおける電圧降下分も減少する。その結果、保護用トランジスタＱ２１がオフ状態となり、メインスイッチＭ２１が再びオン状態に切り替えられる。これにより、過電流保護回路２０１を電流出力停止モードから通常の電流出力動作モードへ自動的に復帰させることができる。

本実施形態の過電流保護回路２０１においても第１の実施形態と同様の作用効果を得ることができ、電流検出抵抗Ｒｓの抵抗値を比較例の過電流保護回路１（図２参照）よりも小さくすることができる。これにより、過電流保護機能が働くときの電流検出抵抗Ｒｓの発熱量の低減を図ることができる。

さらに、本実施形態の過電流保護回路２０１は制御回路部Ｙ２１を備えているため、第２のトランジスタＱ６２の作用により、過電流検出後、メインスイッチＭ２１がオフ状態になり、過電流状態が解消されずに再び保護用トランジスタＱ２１がオフ状態に切り替わったとしても、メインスイッチＭ２１が所定の時間（ｄＴ）オン状態が継続される。これにより、メインスイッチＭ２１が過電流に曝される時間が短くなるため、メインスイッチＭ２１の発熱を抑えることができる。

なお、図１３に示す制御回路部Ｙ２０は、図１５に示した制御回路部Ｙ２１の構成に限られない。例えば、図１５の制御回路部Ｙ２１において第１のトランジスタＱ６１のコレクタおよび第２のトランジスタＱ６２のエミッタはそれぞれ電流供給ライン２１に接続されたが、これに限られず、図１６に示すようにそれらをグランド電位あるいは所定のマイナス電位源に接続されてもよい。このような構成によっても上述と同様の作用効果を得ることができる。

＜第７の実施形態＞
図１７は、本発明の第７の実施形態に係る過電流保護回路を示す回路図である。以下、第６の実施形態と異なる構成について主に説明し、第６の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。

本実施形態の過電流保護回路２０２は、電圧発生部Ｘ２２の構成が第６の実施形態と異なる。本実施形態において電圧発生部Ｘ２２の基準電圧発生源ＶＳは、電圧発生用トランジスタＱ２２と直列に接続された抵抗Ｒ４（第４の抵抗素子）をさらに有する。本実施形態では、抵抗Ｒ４は、電圧発生用トランジスタＱ２２と抵抗Ｒ３との間に接続されるが、これに限られず、電圧発生用トランジスタＱ２２のエミッタ側に接続されてもよい。

本実施形態の過電流保護回路２０２においても、上述の第６の実施形態と同様の作用効果を得ることができる。また、本実施形態によれば、基準電圧発生源ＶＳが抵抗Ｒ４を有しているため、図８を参照して説明した第２の実施形態と同様に、抵抗Ｒ４の値を調整することで電圧発生部Ｘ２２の所望とする回路特性を得ることができる。

＜第８の実施形態＞
図１８は、本発明の第８の実施形態に係る過電流保護回路を示す回路図である。以下、第７の実施形態と異なる構成について主に説明し、第７の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。

本実施形態の過電流保護回路２０３は、電圧発生部Ｘ２３の構成が第７の実施形態と異なる。本実施形態の電圧発生部Ｘ２３は、切替スイッチＭ２２（第２のスイッチ）を含む切替回路部ＳＣをさらに有する。そして、過電流保護回路２０３はさらに、スタンバイポート１３をさらに有する。

切替スイッチＭ２２は、補助電源２０と抵抗Ｒ３との間の接続を遮断可能なスイッチング素子で構成される。本実施形態において切替スイッチＭ２２は、スタンバイポート１３に接続されるゲートと、補助電源２０に接続されるソースと、抵抗Ｒ３に接続されるドレインとを有するＰ型のＭＯＳＦＥＴで構成される。
スタンバイポート１３は、切替スイッチＭ２２をオンオフ制御することが可能なスタンバイ信号が入力可能に構成される。

本実施形態の過電流保護回路２０３は、入力ポート１２及びスタンバイポート１３へ入力される外部信号の電位を調整することにより、待機状態モードと、電流出力動作モードと、電流出力停止モードとを切り替えることが可能に構成される。入力信号及びスタンバイ信号と電流出力との関係を表４に示す。

待機状態モードでは、入力ポート１２へ入力される信号（Ｉ信号）はメインスイッチＭ２１をオフにさせる電位に調整され、スタンバイポート１３へ入力される信号（Standby信号）は切替スイッチＭ２２をオフにして補助電源２０から電圧発生部Ｘ２３へ流れる電流を制限する電位に調整される。このモードでは、出力ポート１１から出力される電源電流がメインスイッチＭ２１によって制限され、抵抗Ｒ３の暗電流も抑制される。このため、機器の非動作時等において補助電源２０の電流消費を最小限に抑えることができる。

電流出力動作モードでは、入力ポート１２へ入力される信号（Ｉ信号）がメインスイッチＭ２１をオンにさせる電位に調整され、スタンバイポート１３へ入力される信号（Standby信号）は切替スイッチＭ２２をオンにさせる電位に調整される。このモードでは、機器の動作時において過電流保護回路２０３は有効となり、地絡の発生時においては電圧発生部Ｘ２３の動作によりメインスイッチＭ２１がオフ状態に切り替わることで、適正な過電流保護機能が得られる。

電流出力停止モードでは、入力ポート１２へ入力される信号（Ｉ信号）がメインスイッチＭ２１をオフにさせる電位に調整され、スタンバイポート１３へ入力される信号（Standby信号）は切替スイッチＭ２２をオンにさせる電位に調整される。このモードでは、例えば、地絡以外の他の理由で機器の動作を停止させたい場合に入力ポート１２からの入力信号によってメインスイッチＭ２１をオフ状態に遷移させて負荷への電流供給を制限する場合に適用される。

以上のように本実施形態によれば、第７の実施形態と同様の作用効果を得ることができるとともに、過電流保護回路２０３が外部の制御回路に接続されることで、通常モード（電流出力動作モード）以外の他の動作モードを実行することが可能となる。

切替スイッチＭ２２は、ＦＥＴで構成される場合に限られず、バイポーラトランジスタ、フォトカラ、フォトＭＯＳ等のスイッチング素子で構成されてもよい。あるいは、切替スイッチＭ２２は、ＣＰＵで制御しやすいスイッチ素子であれば、メカニカルなリレーで構成されてもよい。

＜第９の実施形態＞
図１９は、本発明の第９の実施形態に係る過電流保護回路を示す回路図である。以下、第８の実施形態と異なる構成について主に説明し、第８の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。

本実施形態の過電流保護回路２０４においては、入力ポート１２の設置が省略され、スタンバイポート１３に入力ポート１２の機能が付加されている点で、第８の実施形態と異なる。図１９の回路例では、スタンバイポート１３に切替スイッチＭ２２をオフにさせるスタンバイ信号は、メインスイッチＭ２１をオフにさせる入力信号を兼ねる。これにより、メインスイッチＭ２１及び切替スイッチＭ２２を切替制御するための外部の制御回路の構成を簡素化することができる。

本実施形態における電圧発生部Ｘ２４の切替回路部ＳＣは、抵抗Ｒ５（第５の抵抗素子）をさらに有する。抵抗Ｒ５は、制御ライン２２と切替スイッチＭ２２のソースとの間に接続される。抵抗Ｒ５は、メインスイッチＭ２１のゲートに入力される切替スイッチＭ２２からの出力電流を適宜の値に調整するためのものである。

スタンバイポート１３へ切替スイッチＭ２２をオンにする電位が入力されると、メインスイッチＭ２１がオンになる電流出力動作モードに切り替えられる。これにより、出力ポート１１を介して電源１０から負荷へ所定の値の電流が供給される。

本実施形態の過電流保護回路２０４は、さらに、第１及び第２のインピーダンス素子Ｚ１、Ｚ２と抵抗Ｒ７（第７の抵抗素子）を有する点で、第８の実施形態と異なる。第１のインピーダンス素子Ｚ１は、メインスイッチＭ２１のソースとゲートとの間に接続される。第２のインピーダンス素子Ｚ２は、切替スイッチＭ２２のゲートとソースとの間に接続される。抵抗Ｒ７は、保護用トランジスタＱ２１のコレクタとメインスイッチＭ２１のゲートとの間に接続される。

第１及び第２のインピーダンス素子Ｚ１，Ｚ２は、抵抗素子、容量素子、整流素子等の２以上の受動素子を適宜組み合わせた並列回路で構成される。第１及び第２のインピーダンス素子Ｚ１，Ｚ２は、メインスイッチＭ２１及び切替スイッチＭ２２を外来ノイズや使用環境の負荷から守るために設けられる。特に、第１のインピーダンス素子Ｚ１及び抵抗Ｒ７により、メインスイッチＭ２１をオフ状態に切り替えた際の電流供給ライン２１に生じるサージを吸収することができる時定数が設定される。これにより、過電流検出時においてメインスイッチＭ２１をサージ電流から保護することができる。

＜第１０の実施形態＞
図２０は、本発明の第１０の実施形態に係る過電流保護回路を示す回路図である。以下、第６の実施形態と異なる構成について主に説明し、第６の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。

本実施形態の過電流保護回路３０１は、メインスイッチＭ３１がＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）で構成されている点で、第６の実施形態と異なる。

すなわち、メインスイッチＭ３１は、電源１０と電流検出抵抗Ｒｓとの間に接続され、制御ライン２２を介して制御回路部Ｙ２０と接続されるゲートと、電流検出抵抗Ｒｓに接続されるエミッタと、電源１０に接続されるコレクタとを有するＮ型のＩＧＢＴで構成される。

メインスイッチＭ３１は、制御回路部Ｙ２０によって、電源１０から負荷Ｌへ電流を供給するオン状態と、電源１０から負荷Ｌへ供給される電流を制限するオフ状態とを切り替え可能に構成される。
ここで、「電流を制限する」とは、第１の実施形態と同様に、負荷Ｌへ供給される電流を遮断する（出力電流をゼロにする）ことをいうが、これに限られず、負荷Ｌへ供給される電流を所定の電流値以下に規制するようにメインスイッチＭ３１が構成されてもよい。

以上のように構成される本実施形態の過電流保護回路３０１においても上述の第６の実施形態と同様の作用効果を得ることができる。本実施形態においてメインスイッチＭ３１がＩＧＢＴで構成されているため、比較的大電流が流れる電流供給ラインに設けられる過電流保護回路として好適に用いることができる。

上述の第７～第１０の実施形態についても同様に、Ｎ型ＭＯＳＦＥＴで構成されたメインスイッチＭ２１をＮ型ＩＧＢＴで構成されたメインスイッチＭ３１に置き換えて過電流保護回路２０２～２０４を構成してもよい。

＜第１１の実施形態＞
図２１は、本発明の第１１の実施形態に係る過電流保護回路を示す回路図である。以下、第５の実施形態と異なる構成について主に説明し、第５の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。

本実施形態の過電流保護回路１０６は、図１２を参照して説明した第５の実施形態に係る過電流保護回路１０５に、監視回路ＭＣを設置することで構成される。

監視回路ＭＣは、電源１０とメインスイッチＭ１１との間に保護用トランジスタＱ１１に対して並列的に接続される監視用トランジスタＱ１３を有する。監視用トランジスタＱ１３は、監視ポート１４と接続されるベースと、電源１０に接続されるエミッタと、制御ライン２２を介してメインスイッチＭ１１のゲートに接続されるコレクタとを有するＰＮＰ型バイポーラトランジスタで構成される。

監視回路ＭＣは、メインスイッチＭ１１からの出力電流（Ｉout）の大きさを監視し、これが所定の過電流に相当する電流値であることを検出したとき、監視ポート１４から監視用トランジスタＱ１３をオン状態に切り替える入力信号が監視用トランジスタＱ１３のベースに入力される。これにより、制御回路部Ｙ２０からメインスイッチＭ１１をオフ状態に切り替える制御信号が出力されるため、負荷Ｌを過電流から保護することができる。

監視用トランジスタＱ１３がオン状態に切り替わるタイミングは、電流検出抵抗Ｒｓにおける過電流検出電圧の検出時に保護用トランジスタＱ１１がオン状態へ切り替わるタイミングと同一であってもよいし、これよりも早いタイミングであってもよい。監視回路ＭＣを併用することにより、過電流検出時において負荷Ｌを過電流から速やかに保護することができる。また、第１のインピーダンス素子Ｚ１及び抵抗Ｒ７により、過電流検出時においてメインスイッチＭ１１をサージ電流から効果的に保護することができる。

図２２に示す過電流保護回路２０５は、図１９を参照して説明した第１０の実施形態に係る過電流保護回路２０４に、監視回路ＭＣを設置したものに相当する。
本例において監視回路ＭＣは、補助電源２０と負荷Ｌ（出力ポート１１）との間に保護用トランジスタＱ２１に対して並列的に接続される監視用トランジスタＱ２３を有する。監視用トランジスタＱ２３は、監視ポート１４と接続されるベースと、出力ポート１１に接続されるエミッタと、補助電源２０に接続されるコレクタとを有するＮＰＮ型バイポーラトランジスタで構成される。
本例においても上述と同様の作用効果を得ることができる。

図２３に示す過電流保護回路３０２は、図２２に示した過電流保護回路２０５のメインスイッチが、Ｎ型ＩＧＢＴで構成されたメインスイッチＭ３１に置き換えられたものに相当する。それ以外の構成は図２２の構成と同様であり、本例においても上述と同様の作用効果を得ることができる。

監視用トランジスタＱ１３，Ｑ２３は、バイポーラトランジスタで構成される場合に限られず、ＦＥＴ、フォトカプラ、フォトＭＯＳ等のスイッチング素子で構成されてもよい。

＜第１２の実施形態＞
上述の各実施形態の過電流保護回路において、保護用トランジスタＱ１１，Ｑ２１（以下、Ｑ１と総称する）及び電圧発生用トランジスタＱ１２，Ｑ２２（以下、Ｑ２と総称する）は、各々の閾値電圧（Vbe1、Vbe2）に温度特性を有する（例えば、約－２ｍＶ／℃）。このため、これら温度特性による両トランジスタの素子特性のバラツキを防ぐには、両トランジスタを共通のトランジスタ素子で構成するのが好ましい。

一方、上記過電流保護回路における電圧発生部は、図１及び図１３に示したように、例えば図２に示す過電流保護回路１に対して外付けされる別途の回路部品として構成することが可能である。この場合、保護用トランジスタＱ１と電圧発生用トランジスタＱ２とは異なるパッケージ部品で構成されることが多い。このため、両トランジスタ間において温度差が発生し易く、これが原因で、両トランジスタの閾値電圧に差異が生じ、その差異が大きくなると、過電流保護回路としての目的とする動作を確保することができなくなるおそれがある。

そこで本実施形態の過電流保護回路６０１は、図２４に示すように、保護用トランジスタＱ１を内蔵する第１のパッケージ部品６１と、電圧発生用トランジスタＱ２を内蔵する第２のパッケージ部６２と、これら２つのパッケージ部品６１，６２との間を熱的に接続する伝熱部材６３とを備える。

第１のパッケージ部品６１は、保護用トランジスタＱ１を封止するパッケージ体６１０と、保護用トランジスタＱ１のベース、エミッタ及びコレクタにそれぞれ接続される外部端子６１１～６１３とを有する。
同様に、第２のパッケージ部品６２は、電圧発生用トランジスタＱ２を封止するパッケージ体６２０と、電圧発生用トランジスタＱ２のベース、エミッタ及びコレクタにそれぞれ接続される外部端子６２１～６２３とを有する。
なお、各パッケージ部品６１，６２の外部端子の配置は図示の例に限られず、任意の位置に変更可能である。また、同一パッケージ内の素子の端子配置を変えてもよい。

伝熱部材６３は、典型的には、銅やアルミニウム等の伝熱性が比較的高い金属材料で構成される。伝熱部材６３は、典型的には板状に形成されるが、これに限られず、箱状、棒状、メッシュ状等であってもよい。各パッケージ部品６１，６２と伝熱部材６３との間の接続には、例えば熱伝導性接着剤が用いられるが、これに限られず、例えば二色成形法等によってパッケージ体６１０，６２０と一体的に形成されてもよい。

本実施形態の過電流保護回路６０１は、両パッケージ部品６１，６２が伝熱部材６３によって相互に接続されているため、両パッケージ部品６１，６２間における温度差の発生が抑制される。これにより、保護用トランジスタＱ１及び電圧発生用トランジスタＱ２を共通の温度環境に維持することができるため、温度差に起因する動作バラツキが抑えられ、目的とする過電流保護動作を安定に確保することができる。

一方、第１及び第２のパッケージ部品６１，６２は、共通の１つのパッケージ部品で構成されてもよい。例えば図２５Ａ，Ｂに示すパッケージ部品６４は、保護用トランジスタＱ１及び電圧発生用トランジスタＱ２を封止するパッケージ体６４０と、保護用トランジスタＱ１及び電圧発生用トランジスタＱ２各々のベース、エミッタ及びコレクタにそれぞれ接続される外部端子６１１～６１３，６２１～６２３とを有する。

上記構成によれば、保護用トランジスタＱ１及び電圧発生用トランジスタＱ２が共通のパッケージ体６４０に収容されているため、保護用トランジスタＱ１及び電圧発生用トランジスタＱ２の温度差の発生を極力阻止することができる。また、パッケージ本体６４に温度分布が生じ得るような場合、図２５Ｂに示すように、パッケージ本体６４の表面を銅板や銅箔等で構成された伝熱部材６５で被覆することで、パッケージ本体６４での温度分布の発生を抑えることができる。

以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。

例えば以上の第２～５、７～９及び１１の実施形態では、電圧発生部における抵抗Ｒ４が電圧発生用トランジスタＱ１２，Ｑ２２と抵抗Ｒ３との間に接続されたが、これに限られない。例えば図２６に示す電圧発生部Ｘ１６のように、電圧発生用トランジスタＱ１２が抵抗Ｒ４と抵抗Ｒ３との間に接続されてもよい。この構成は、図２７及び図２８を参照して後述する回路例についても同様に適用可能である。

基準電圧発生源ＶＳを構成する電圧発生用トランジスタＱ１２は、ＰＮＰ型のバイポーラトランジスタで構成される例に限られない。例えば図２７に示す電圧発生部Ｘ１７のように、電圧発生用トランジスタＱ１４がＮＰＮ型のバイポーラトランジスタで構成されてもよい。この場合も、電圧発生用トランジスタＱ１４は、保護用トランジスタＱ１１と同一の閾値電圧を有するとともに、ベース－コレクタ間が接続（ダイオード接続）されることで整流素子として構成される。これにより、上述の各実施形態と同様の作用効果を得ることができる。
同様に、ＮＰＮ型バイポーラトランジスタで構成される電圧発生用トランジスタＱ２２（例えば図１２参照）は、ＰＮＰ型バイポーラトランジスタで構成されてもよい。

基準電圧発生源ＶＳを構成する整流素子は、トランジスタに限られない。例えば図２８に示す電圧発生部Ｘ１８のように、基準電圧発生源ＶＳを構成する整流素子は、ダイオードＤ１で構成されてもよい。ダイオードは、第１のトランジスタＱ１の閾値電圧（Vbe）と同等の動作電圧（Vf）を有し、電流供給ライン２１（電流検出抵抗Ｒｓ）から抵抗Ｒ４に向かう電流の流れが順方向となるように接続される。このような構成によっても、上述の各実施形態と同様の作用効果を得ることができる。

以上の各実施形態では、メインスイッチＭ１，Ｍ２としてＰ型のＭＯＳＦＥＴあるいはＮ型のＭＯＳＦＥＴで構成されたが、各メインスイッチが相補型のＭＯＳＦＥＴ（ＣＭＯＳ：Complementary MOS）に置き換えられてもよい。また、各メインスイッチを相補型のＭＯＳＦＥＴに置き換えるとともに、高電位（電源端子）側を低電位（グランド端子）側に、低電位（グランド端子）側を高電位（電源端子）側に置き換えることで、同様の機能をもつ過電流保護回路を実現してもよい。

さらに以上の各実施形態では、メインスイッチが負荷Ｌに対して電源２０側に設置されるハイサイド駆動方式の過電流保護回路を例に挙げて説明したが、これに限られず、メインスイッチが負荷Ｌに対してグランド側に設置されるローサイド駆動方式の過電流保護回路にも本発明は適用可能である。
この場合、図２９に示す過電流保護回路１０７のように、メインスイッチＭ３は、Ｎ型のＭＯＳＦＥＴで構成される。保護用トランジスタＱ３１は、ＮＰＮ型のバイポーラトランジスタで構成され、電圧発生部Ｘ１９における電圧発生用トランジスタＱ３２もまた、ＮＰＮ型のバイポーラトランジスタで構成される。

過電流保護回路１０７において、メインスイッチＭ３及び電流検出抵抗Ｒｓは、負荷Ｌとグランド端子（GND）との間の直列に接続され、メインスイッチＭ３は負荷Ｌと電流検出抵抗Ｒｓとの間に接続される。
保護用トランジスタＱ３１は、前記電流検出抵抗Ｒｓと並列に接続され、電流供給ライン２１（電流検出抵抗Ｒｓの出力端）に接続されるエミッタと制御回路部Ｙ１０に接続されるコレクタとを有する。制御回路部Ｙ１０は、過電流検出時に保護用トランジスタＱ３１がオン状態に切り替わることで、メインスイッチＭ３を、負荷Ｌへの過電流を制限するオフ状態（第１の状態）とその制限を解除するオン状態（第２の状態）との間で交互に切り替えることが可能に構成される。
電圧発生部Ｘ１９は、保護用トランジスタＱ３１のベースに接続され、保護用トランジスタＱ３１がオン状態に切り替わる閾値電圧（Ｖbe1）より小さい基準電圧（Ｖref）を発生する。本例において、電圧発生部Ｘ１９は、図１９を参照して説明した第９の実施形態における電圧発生部Ｘ２４と同様な構成を有し、補助電源２０から供給される電流から標準電圧（Ｖbe2）を発生させる電圧発生用トランジスタＱ３２を含む。
その他の構成については、図１９と同様であるため、その詳細な説明は省略する。
このような構成においても、上述の各実施形態と同様の作用効果を得ることができる。

１０…電源（第１の電流供給源）
１１…出力ポート
１２…入力ポート
１３…スタンバイポート
１４…監視ポート
２０…補助電源
２１…電流供給ライン
２２…制御ライン
６３，６５…伝熱部材
１００～１０７，２００～２０５，３０１，３０２，６０１…過電流保護回路
６１０，６２０，６４０…パッケージ体
Ｃ１，Ｃ２…キャパシタ
Ｄ１…ダイオード
Ｍ１１，Ｍ１２，Ｍ３…メインスイッチ（第１のスイッチ）
Ｍ１２，Ｍ２２…切替スイッチ（第２のスイッチ）
Ｑ１１，Ｑ２１，Ｑ３１…保護用トランジスタ
Ｑ１２，Ｑ２２，Ｑ３２…電圧発生用トランジスタ
Ｑ５１，Ｑ６１…第１のトランジスタ
Ｑ５２，Ｑ６２…第２のトランジスタ
Ｒ１～Ｒ６…抵抗
Ｒｓ…電流検出抵抗
ＳＣ…切替回路部
ＶＳ…基準電圧発生源
ＶＤ…分圧回路部
Ｘ１０～Ｘ１９，Ｘ２０～Ｘ２４…電圧発生部
Ｙ１０，Ｙ１１，Ｙ１２，Ｙ２０，Ｙ２１，Ｙ２２…制御回路部
Ｚ１，Ｚ２…インピーダンス素子

Claims (10)

1. 電界効果型トランジスタ又は絶縁ゲート型バイポーラトランジスタで構成されたメインスイッチと、負荷への過電流を検出する電流検出抵抗とを有し、第１の電流供給源から前記負荷へ電流を供給する電流供給ラインと、
   前記電流検出抵抗と並列に接続され、前記電流検出抵抗の両端電位差が所定値以上のときにオン状態に切り替わることで、前記負荷への電流の供給を制限するオフ状態へ前記メインスイッチを切り替えるための過電流検出信号を出力する保護用トランジスタと、
   前記保護用トランジスタのベースに接続され、前記保護用トランジスタがオン状態に切り替わる閾値電圧より小さい基準電圧を発生する電圧発生部と、
   前記メインスイッチと前記保護用トランジスタとの間に接続され、前記過電流検出信号に基づき、前記メインスイッチをオフ状態に維持する第１の状態と、前記第１の状態を解除して前記メインスイッチをオン状態に維持する第２の状態とを交互に繰り返す制御回路部と
   を具備し、
   前記制御回路部は、
   前記過電流検出信号の入力を受けることでオン状態に切り替わる第１のトランジスタと、
   前記第１のトランジスタがオン状態のときに、前記メインスイッチを前記第１の状態にするための制御信号を出力する第２のトランジスタと、
   前記第１のトランジスタがオフ状態に切り替わってから所定時間、前記第２のトランジスタのオン状態を保持する容量素子と
   を有する
   過電流保護回路。
2. 電界効果型トランジスタ又は絶縁ゲート型バイポーラトランジスタで構成されたメインスイッチと、負荷への過電流を検出する電流検出抵抗とを有し、第１の電流供給源から前記負荷へ電流を供給する電流供給ラインと、
   前記電流検出抵抗と並列に接続され、前記電流検出抵抗の両端電位差が所定値以上のときにオン状態に切り替わることで、前記負荷への電流の供給を制限するオフ状態へ前記メインスイッチを切り替えるための過電流検出信号を出力する保護用トランジスタと、
   前記保護用トランジスタのベースに接続され、前記保護用トランジスタがオン状態に切り替わる閾値電圧より小さい基準電圧を発生する電圧発生部と、
   前記メインスイッチと前記保護用トランジスタとの間に接続され、前記過電流検出信号に基づき、前記メインスイッチをオフ状態に維持する第１の状態と、前記第１の状態を解除して前記メインスイッチをオン状態に維持する第２の状態とを交互に繰り返す制御回路部と
   を具備し、
   前記電圧発生部は、
   前記閾値電圧以上の第１の電圧を発生する基準電圧発生源と、
   前記第１の電圧を前記基準電圧に相当する第２の電圧に分圧する分圧回路部と
   を有し、
   前記基準電圧発生源は、前記電流供給ラインに接続される整流素子と、前記分圧回路部とは並列に前記整流素子と直列に接続される抵抗素子とを有する
   過電流保護回路。
3. 請求項１又は２に記載の過電流保護回路であって、
   前記制御回路部は、前記第１の状態を第１の時間継続した後に前記第２の状態に遷移し、前記第２の状態を前記第１の時間よりも短い第２の時間継続した後に前記第１の状態に遷移する
   過電流保護回路。
4. 請求項２に記載の過電流保護回路であって、
   前記メインスイッチは、前記電流検出抵抗と前記負荷との間に接続されたＰ型電界効果型トランジスタで構成され、
   前記基準電圧発生源は、前記電流検出抵抗の出力端とグランド端子との間に接続され、
   前記保護用トランジスタは、前記第１の電流供給源に接続されるエミッタと、前記制御回路部に接続されるコレクタと、前記分圧回路部に接続されるベースとを有するＰＮＰ型バイポーラトランジスタで構成される
   過電流保護回路。
5. 請求項４に記載の過電流保護回路であって、
   前記制御回路部は、
   前記保護用トランジスタのコレクタに接続されるベースと、前記電流検出抵抗の出力端に接続されるコレクタと、前記グランド端子に接続されるエミッタとを有するＮＰＮ型バイポーラトランジスタで構成された第１のトランジスタと、
   前記第１のトランジスタのコレクタに接続されるベースと、前記電流検出抵抗の出力端に接続されるエミッタと、前記メインスイッチのゲートに接続されるコレクタとを有するＰＮＰ型トランジスタで構成された第２のトランジスタと、
   前記第２のトランジスタのエミッタと前記第２のトランジスタのベースとの間に接続された容量素子と
   を有する
   過電流保護回路。
6. 請求項２に記載の過電流保護回路であって、
   前記メインスイッチは、前記第１の電流供給源と前記電流検出抵抗との間に接続されたＮ型電界効果トランジスタで構成され、
   前記基準電圧発生源は、第２の電流供給源と前記電流検出抵抗の入力端との間に接続され、
   前記保護用トランジスタは、前記電流検出抵抗の出力端に接続されるエミッタと、前記制御回路部に接続されるコレクタと、前記分圧回路部に接続されるベースとを有するＮＰＮ型バイポーラトランジスタで構成される
   過電流保護回路。
7. 請求項６に記載の過電流保護回路であって、
   制御回路部は、
   前記第２の電流供給源と前記保護用トランジスタのコレクタとの間に接続されるベースと、前記電流検出抵抗の入力端に接続されるコレクタと、前記第２の電流供給源に接続されるエミッタとを有するＰＮＰ型バイポーラトランジスタで構成された第１のトランジスタと、
   前記第１のトランジスタのコレクタに接続されるベースと、前記電流検出抵抗の入力端に接続されるエミッタと、前記メインスイッチのゲートに接続されるコレクタとを有するＮＰＮ型トランジスタで構成された第２のトランジスタと、
   前記第２のトランジスタのエミッタと前記第２のトランジスタのベースとの間に接続された容量素子と
   を有する
   過電流保護回路。
8. 請求項２に記載の過電流保護回路であって、
   前記メインスイッチは、前記負荷と前記電流検出抵抗との間に接続されたＮ型電界効果型トランジスタで構成され、
   前記電流検出抵抗は、前記負荷とグランド端子との間に接続され、
   前記基準電圧発生源は、第２の電流供給源と前記電流検出抵抗の入力端との間に接続され、
   前記保護用トランジスタは、前記電流検出抵抗の出力端に接続されるエミッタと、前記制御回路部に接続されるコレクタと、前記分圧回路部に接続されるベースとを有するＮＰＮ型バイポーラトランジスタで構成される
   過電流保護回路。
9. 請求項２、４～８のいずれか１つに記載の過電流保護回路であって、
   前記整流素子は、ダイオード接続されたバイポーラトランジスタまたはダイオードである
   過電流保護回路。
10. 請求項１～９のいずれか１つに記載の過電流保護回路であって、
    前記メインスイッチをオフ状態に維持することが可能なコントロールユニットをさらに具備する
    過電流保護回路。

Images