JP7118306B1 - 導波路型受光素子及び導波路型受光素子アレイ - Google Patents

導波路型受光素子及び導波路型受光素子アレイ Download PDF

Info

Publication number
JP7118306B1
JP7118306B1 JP2022506158A JP2022506158A JP7118306B1 JP 7118306 B1 JP7118306 B1 JP 7118306B1 JP 2022506158 A JP2022506158 A JP 2022506158A JP 2022506158 A JP2022506158 A JP 2022506158A JP 7118306 B1 JP7118306 B1 JP 7118306B1
Authority
JP
Japan
Prior art keywords
semiconductor
waveguide
light
light incident
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022506158A
Other languages
English (en)
Other versions
JPWO2023062766A5 (ja
JPWO2023062766A1 (ja
Inventor
亮太 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP7118306B1 publication Critical patent/JP7118306B1/ja
Publication of JPWO2023062766A1 publication Critical patent/JPWO2023062766A1/ja
Publication of JPWO2023062766A5 publication Critical patent/JPWO2023062766A5/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)

Abstract

本開示の導波路型受光素子は、半導体基板(1)と、半導体基板(1)上に積層された第1導電型コンタクト層(2)、第1導電型クラッド層(3)、光吸収層(4)、第2導電型クラッド層(5)及び第2導電型コンタクト層(6)からなり、半導体基板(1)の一端から離間する光入射面(22a)を有するとともに半導体基板(1)の他端から離間する後面(22b)を有するリッジ導波路(22)と、リッジ導波路(22)の光入射面(22a)に接して設けられ、光入射側の一面であって半導体基板(1)の一端から離間する光入射端面(21)を有する第1半導体埋め込み領域(7a)と、リッジ導波路(22)の後面(22b)に接して設けられ、後面(22b)と対向する一面であって半導体基板(1)の他端から離間する後端面(26)を有する第2半導体埋め込み領域(7b)と、を備える。

Description

本開示は、導波路型受光素子及び導波路型受光素子アレイ関する。
通信容量の飛躍的な増加に伴って通信システムの大容量化が図られてきている。通信システムの大容量化には光通信機器の高速化が不可欠である。光通信機器に用いられる半導体受光素子であるフォトダイオード(Photodiode、以下、PDと呼ぶ)の応答速度を決定する要因の一つにCR時定数がある。CR時定数は半導体受光素子の素子容量及び素子抵抗によって決定される。PDの応答速度を高めるにはCR時定数をなるべく小さくする必要がある。したがって、PDの素子容量を低減することが重要となる。
例えば40GHz以上の高速応答性を実現するために、PDの素子構造として、素子容量の低減が可能な導波路型受光素子が採用されている。導波路型受光素子は、エピタキシャル結晶成長層の側面から光を入射させる素子構造であり、通常の面入射型構造と異なり受光感度と受光帯域を個別に最適化することができる。このため、導波路型受光素子は高速動作に適した素子構造と言える。
導波路型受光素子は、さらに2種類に大別される。その一つは、例えば特許文献1に開示されている装荷型受光素子である。装荷型受光素子では光導波路をへき開端面まで形成している。この光導波路に光を入射させて、入射部から数μm以上離れた位置に形成された光吸収層まで光を導波させ、この光吸収層においてガイド層から層厚方向にしみ出したエバネッセント光を光電変換する。したがって、装荷型受光素子では光電変換が間接的であり、入射端面近傍における光電流の集中が緩和され、強度の高い光が入射した場合でも応答速度の劣化が起こりにくいという利点がある。一方、ガイド層から層厚方向にしみ出す光を光電変換するため、高い受光感度を得ることが原理的に難しいといった欠点もある。
上記問題を解決するための受光素子として、光吸収層に直接光を入射する素子構造(特許文献2)、あるいは、光吸収層等を半導体埋め込み層によって埋め込んだ素子構造が知られている(特許文献3)。これらの素子構造は、窓層を介して光吸収層に直接光が入射するため、光導波路長をそれほど長くしなくても高い受光感度が得られる。したがって、上記素子構造では、素子容量も小さくできるため、高い受光感度と高速応答性を両立しやすい。
光吸収層に直接光が入射する素子構造では、接合部分が絶縁膜で覆われた構成になる。かかる素子構造では絶縁膜の放熱性が悪いため、光吸収層を半導体材料で埋め込んだ素子構造よりも放熱性が悪化する。この結果、特に光入力を強くした場合に素子特性が悪化したり、あるいは、受光素子自体が劣化したりする。以上より、光吸収層を半導体埋め込み層によって埋め込んだ素子構造が、素子特性面及び信頼性面で望ましい構造と言える。
特許第3757955号公報 特開2001-223369号公報 特許第5294558号公報
特許文献3によると、従来は、半導体埋め込み層で光吸収層等を埋め込んだ素子構造の導波路型受光素子において、チップへの光入射端面を、ウエハプロセス完了後にへき開などで形成していた。へき開位置がばらついた場合、入射端面から光吸収層までの距離(以下、窓長と呼ぶ)がばらつく。したがって、へき開位置が光吸収層から遠ざかる方向にずれた場合、窓長が長く形成される。また、へき開位置がばらついても光吸収層を半導体埋め込み層で覆った状態にするために、窓長はへき開ばらつき量よりも長く設定する必要があるため、全体的に窓長が長くなってしまうという問題があった。
受光素子において窓長が長い場合は、入射端面に入射した光が光吸収層に到達する前に、半導体埋め込み層の上部から漏れ出し、光吸収層に入射する光量が減少する結果、受光感度が低下する。また、半導体埋め込み層の底部に光を吸収する組成からなる半導体材料が存在する場合、当該領域による光の吸収が、窓長が長い場合には増加するため、結果として光吸収層に入射する光量が減少し、受光感度が低下するという問題があった。
つまり、従来の半導体埋め込み層によって光吸収層等を埋め込んだ素子構造の導波路型受光素子では窓長が長くなり、結果として受光感度低下を引き起こすという素子構造上の問題があった。
本開示は、上述の問題点を解決するためになされたもので、その目的は、窓長を短く制御することが可能で、高い受光感度が得られる導波路型受光素子及び導波路型受光素子アレイ得ることである。
この開示による導波路型受光素子は、
半導体基板と、
前記半導体基板上に積層された少なくとも第1導電型コンタクト層、第1導電型クラッド層、光吸収層、第2導電型クラッド層及び第2導電型コンタクト層からなり、前記半導体基板の一端から離間する光入射面を有するとともに、前記半導体基板の他端から離間する後面を有するリッジ導波路と、
前記リッジ導波路の前記光入射面に接して設けられ、光入射側の一面であって、前記半導体基板の一端から離間する平面からなる光入射端面を有する第1半導体埋め込み領域と、
前記リッジ導波路の前記後面に接して設けられ、前記後面と対向する一面であって、前記半導体基板の他端から離間する後端面を有する第2半導体埋め込み領域と、を備え、
前記第1半導体埋め込み領域が、光入射方向に対する前記第1半導体埋め込み領域の層厚が窓長となる窓層として機能し、
前記半導体基板の表面を平面視した場合に、入射光に対して前記リッジ導波路の前記光入射面が前記第1半導体埋め込み領域の前記光入射端面とは反対側に傾斜する方向に設けられることを特徴とする。
この開示による導波路型受光素子アレイは、上述の導波路型受光素子を、前記リッジ導波路が互いに平行に位置するように並列に複数個集積するものである。
この開示による導波路型受光素子及び導波路型受光素子アレイによれば、半導体埋め込み層で光吸収層等のリッジ導波路を埋め込んだ素子構造において、第1半導体埋め込み領域の光入射端面が半導体基板の一端から離間しているので、光入射端面の位置精度が向上し、窓長を短く制御することができるため、安定して高い受光感度を有する導波路型受光素子及び導波路型受光素子アレイを得ることができるという効果を奏する。
実施の形態1に係る導波路型受光素子における光入射方向に対する平行方向の断面図である。 実施の形態1に係る導波路型受光素子の概観図である。 実施の形態1に係る導波路型受光素子における光入射方向に対する垂直方向のリッジ導波路を含む断面図である。 実施の形態1に係る導波路型受光素子の製造方法のうちの一工程を示す断面図である。 実施の形態1に係る導波路型受光素子の製造方法のうちの一工程を示す断面図である。 実施の形態1に係る導波路型受光素子の製造方法のうちの一工程を示す断面図である。 実施の形態1に係る導波路型受光素子の製造方法のうちの一工程を示す断面図である。 比較例である導波路型受光素子における光入射方向と平行な断面図である。 実施の形態1の変形例1に係る導波路型受光素子における光入射方向と平行な断面図である。 実施の形態1の変形例2に係る導波路型受光素子における光入射方向と平行な断面図である。 実施の形態2に係る導波路型受光素子における光入射方向に対する平行方向の断面図である。 実施の形態3に係る導波路型受光素子における光入射方向に対する平行方向の断面図である。 実施の形態4に係る導波路型受光素子アレイの上面図である。 実施の形態5に係る導波路型受光素子アレイの上面図である。 実施の形態6に係る導波路型受光素子アレイの上面図である。 実施の形態7に係る導波路型受光素子アレイの上面図である。 実施の形態8に係る導波路型受光素子アレイの上面図である。 実施の形態9に係る導波路型受光素子アレイの上面図である。
実施の形態1.
図1は、実施の形態1に係る導波路型受光素子100における光入射方向と平行な断面図である。図1において、導波路型受光素子100は、矢印で示された入射光20を受光する。
実施の形態1に係る導波路型受光素子100は、半導体基板1(InP基板)上に積層された少なくとも、n型コンタクト層2(第1導電型コンタクト層)、n型クラッド層3(第1導電型クラッド層)、InGaAsからなる光吸収層4、p型クラッド層5(第2導電型クラッド層)、p型コンタクト層6(第2導電型コンタクト層)からなり、半導体基板1の一端から離間する光入射面22aを有するとともに、半導体基板1の他端から離間する後面22bを有するリッジ導波路22と、リッジ導波路22の光入射面22aに接して設けられ光入射側の一面であって前記半導体基板の一端から離間する光入射端面21を有する第1半導体埋め込み領域7aと、リッジ導波路22の後面22bに接して設けられ後面22bと対向する一面であって前記半導体基板の他端から離間する後端面26を有する第2半導体埋め込み領域7bと、第1半導体埋め込み領域7aの上面及び第2半導体埋め込み領域7bを覆うパッシベーション膜10と、第1半導体埋め込み領域7aの光入射端面21を覆う反射防止膜11と、p型コンタクト層6の表面及びパッシベーション膜10上に設けられた表面電極8と、半導体基板1(InP基板)の裏面側に設けられた裏面メタル9と、で構成される。
以上の構成において、第1半導体埋め込み領域7a及び第2半導体埋め込み領域7bを含めて半導体埋め込み層7と呼ぶ。第1半導体埋め込み領域7aとは、半導体埋め込み層7のうちリッジ導波路22の光入射面22aに接する領域を指す。また、第2半導体埋め込み領域7bとは、半導体埋め込み層7のうちリッジ導波路22の後面22bに接する領域を指す。第1半導体埋め込み領域7aと第2半導体埋め込み領域7bはそれぞれ半導体埋め込み層7の一部をなし、リッジ導波路22に沿った両側面に埋め込まれた半導体埋め込み層7の部位とともに全体として一つの層をなしている。また、InP基板は半導体基板1の一つの具体例である。
半導体埋め込み層7の一部は少なくとも半導体基板1(InP基板)に到達するまでエッチング除去され、第1エッチング部分23及び第2エッチング部分24を形成している。リッジ導波路22に対して光が入射する光入射面22aに接して設けられた第1半導体埋め込み領域7aの光入射側の面、つまり、第1エッチング部分23の一面は、光入射端面21を形成している。すなわち、光入射端面21は、第1半導体埋め込み領域7aの光入射側の一面であって、半導体基板1の一端から離間する位置にある。また、リッジ導波路22の後面22bに接して設けられた第2半導体埋め込み領域7bの一面、つまり、第2エッチング部分24の一面は、後端面26を形成している。すなわち、後端面26は、第2半導体埋め込み領域7bの一面であって、半導体基板1の他端から離間する位置にある。
表面側のp型コンタクト層6以外の部分及び第1半導体埋め込み領域7aの光入射端面21以外の第1エッチング部分23の側面は、パッシベーション膜10で覆われている。p型コンタクト層6の表面には表面電極8(p型電極)が設けられている。表面電極8は、p型コンタクト層6と電気的に接続する。半導体基板1(InP基板)の裏面の一部または全面に、裏面メタル9が設けられている。
第1半導体埋め込み領域7aの光入射端面21において少なくとも光が入射する部分は、反射防止膜11で覆われている。第1半導体埋め込み領域7aの光入射端面21からリッジ導波路22の光入射面22aまでの距離が窓長25となる。すなわち、窓長25とは、光入射方向に対する第1半導体埋め込み領域7aの層厚を意味する。
第2半導体埋め込み領域7bの後端面26はパッシベーション膜10及び表面電極8(p型電極)に覆われており、リッジ導波路22の光吸収層4で吸収しきれずに透過した光をリッジ導波路22内に反射するように機能する。リッジ導波路22内に戻る反射光が実施の形態1に係る導波路型受光素子100の受光感度の向上に寄与するからである。
図2は、実施の形態1に係る導波路型受光素子100の概観図である。また、図3は、実施の形態1に係る導波路型受光素子100の光入射方向に垂直な断面図である。リッジ導波路22ではない部位に、n型コンタクト層2に電気的に接続されたn型電極12a及びn型電極12bが設けられている。
以下に、実施の形態1に係る導波路型受光素子100の製造方法を説明する。
実施の形態1に係る導波路型受光素子100の各半導体層の結晶成長法として、液相成長法(Liquid Phase Epitaxy:LPE)、気相成長法(Vapor Phase Epitaxy:VPE)、特に有機金属気相成長法(Metal Organic VPE:MO-VPE)、分子線エピタキシー成長法(Molecular Beam Epitaxy:MBE)などが用いられる。
上述のいずれかの結晶成長法により、半導体基板1(InP基板)上に、n型コンタクト層2、n型クラッド層3、InGaAsからなる光吸収層4、p型クラッド層5、p型コンタクト層6を順次結晶成長する。図4は、各層の結晶成長後の断面図である。
各半導体層を結晶成長した後に、ウエハ表面に絶縁膜を形成し、公知のリソグラフィー技術によって絶縁膜マスク30を形成する。絶縁膜マスク30をエッチングマスクとして、反応性イオンエッチング(Reactive Ion Etching:RIE)などのドライエッチング41により、絶縁膜マスク30に覆われていない部分の各半導体層を、n型クラッド層3の途中までエッチングすることにより、リッジ導波路22を形成する。なお、ドライエッチングの代りにウェットエッチングを用いても良い。図5はドライエッチング41によって形成されたリッジ導波路22における光入射方向と平行な断面図である。
ドライエッチング41によるリッジ導波路22の形成の際に、リッジ導波路22の光入射面22a及び光入射面22aとは反対側の後面22bが形成される。すなわち、光入射面22a及び後面22bはともにエッチング面からなる。リッジ導波路22の光入射面22aは、半導体基板1の一端から離間する位置にある。また、リッジ導波路22の後面22bは、半導体基板1の他端から離間する位置にある。
リッジ導波路22の形成後、MO-VPE法などの結晶成長方法によって、上述のエッチング除去した部位に半導体埋め込み層7を結晶成長する。この際、絶縁膜マスク30が選択成長マスクとしても機能する。半導体埋め込み層7の結晶成長後、絶縁膜マスク30はドライエッチングあるいはウェットエッチングによって除去される。図6は半導体埋め込み層7を結晶成長した後のリッジ導波路22の光入射方向と平行な断面図である。
半導体埋め込み層7の結晶成長後に、ウエハ表面に絶縁膜を形成し、公知のリソグラフィー技術によって、リッジ導波路22を含むように絶縁膜マスク31をパターニングする。その後、RIEなどのドライエッチングにより、絶縁膜マスク31によって覆われていない部位の各半導体層を、少なくとも半導体基板1(InP基板)に達するまでエッチングすることで、第1エッチング部分23及び第2エッチング部分24を形成する。第1エッチング部分23及び第2エッチング部分24は、同じ工程で形成しても良く、あるいは、別個の工程によって形成しても良い。図7はドライエッチング後のリッジ導波路22の光入射方向と平行な断面図である。
ドライエッチングによる第1エッチング部分23及び第2エッチング部分24の形成の際に、リッジ導波路22の光入射面22aに接して設けられ光入射側の一面が光入射端面21をなす第1半導体埋め込み領域7a及びリッジ導波路22の後面22bに接して設けられ、後面22bと対向する一面が後端面26をなす第2半導体埋め込み領域7bが形成される。すなわち、光入射端面21及び後端面26はともにエッチング面からなる。第1半導体埋め込み領域7aの光入射端面21は、半導体基板1の一端から離間する位置にある。また、第2半導体埋め込み領域7bの後端面26は、半導体基板1の他端から離間する位置にある。
表面側でp型コンタクト層6以外の部分及び光入射端面21以外の第1エッチング部分23の側面を覆うパッシベーション膜10を、プラズマ励起化学気相成膜法(Plasma-Enhanced Chemical Vapor Deposition:PE-CVD)またはスパッタリングなどの方法によって成膜する。パッシベーション膜10用の絶縁膜を成膜した後、公知のリソグラフィー技術を用いて、所望の部分のみエッチングマスクを残した状態で、不要な部分の絶縁膜をエッチングすることによってパッシベーション膜10が形成される。
次に、半導体埋め込み層7を結晶成長した部位を一部、つまり、n型コンタクト層2の直上まで、RIEなどのドライエッチング、あるいは、ウェットエッチングによりエッチングする。
表面電極8(p型電極)及びn型電極12a、12bは、公知のリソグラフィー技術を用いて、所望の部分のみマスクを開口させた状態で、Ti、Pt、Auなどの材料を電子ビーム蒸着もしくはスパッタリングなどの方法で成膜し、不要な部分のメタルを除去することにより形成する。また、表面電極8(p型電極)及びn型電極12a、12bは、メタルを全面に成膜した後で、公知のリソグラフィー技術を用いて、所望の部分のみマスクを残した状態で、不要な部分のメタルをウェットエッチングすることによっても形成できる。
裏面メタル9は、半導体基板1(InP基板)を反転させ、公知のリソグラフィー技術を用いて、所望の部分のみマスクを開口させた状態で、Ti、Pt、Auなどの金属材料を電子ビーム蒸着もしくはスパッタリングなどの方法によって成膜し、不要な部分のメタルを除去することにより形成する。また、裏面メタル9は、半導体基板1(InP基板)の裏面の全面にメタルを成膜して、公知のリソグラフィー技術を用いて、所望の部分のみマスクを残した状態で、不要な部分のメタルをウェットエッチングにより除去することによって形成しても良い。
反射防止膜11は、上記工程を経たウエハをチップにへき開した状態で、第1半導体埋め込み領域7aの光入射端面21に蒸着あるいはスパッタリングによって形成する。
なお、半導体基板1(InP基板)は、Feなどをドーピングした半絶縁性基板が望ましい。n型コンタクト層2の構成材料は、InGaAs、InP、InGaAsP、AlInAs、AlGaInAs、またはそれらの組み合わせなどでも良い。
n型クラッド層3の構成材料は、InP、InGaAsP、AlInAs、AlGaInAs、またはそれらの組み合わせなどでも良い。
光吸収層4の構成材料は、光が入射した場合にキャリアが発生する半導体材料、つまり入射光20に対してバンドギャップの小さい半導体材料であれば、InGaAsではなくInGaAsP、InGaAsSb、またはそれらの組み合わせなどでも良い。
p型クラッド層5の構成材料は、InP、InGaAsP、AlInAs、AlGaInAs、またはそれらの組み合わせなどでも良い。
p型コンタクト層6の構成材料は、InGaAs、InP、InGaAsP、AlInAs、AlGaInAs、またはそれらの組み合わせなどでも良い。
半導体埋め込み層7の構成材料は、InP、InGaAsPなどでもよく、それらにFeあるいはRuがドーピングされていても良い。
バンド不連続を緩和するために、各エピタキシャル結晶成長層の間、あるいは、表面電極8(p型電極)とエピタキシャル結晶成長層の間に、InGaAsP、AlGaInAsなどを用いたバンド不連続緩和層が含まれていても良い。
パッシベーション膜10の構成材料としては、SiO、SiN、SiON、またはそれらの材料の組み合わせでも良い。
導波路型受光素子100として動作に必要な素子特性が得られるのであれば、上記各層にいずれの材料を使用しても良い。すなわち、導波路型受光素子100の各構成材料は、上述の具体例に限定されるものではない。
第III-V族半導体結晶に導電性を与えるp型ドーパントとして、Be、Mg、Zn、Cdなどの第II族原子が用いられる。同様に、n型ドーパントとして、S、Se、Teなどの第VI族原子が用いられる。
半導体結晶によりいずれかの導電型のドーパントとして機能する両性不純物として、C、Si、Ge、Snなどの第IV族原子が用いられる。また、Fe、Ruなどの原子は、導電性を抑え半絶縁性(Semi-Insulating:SI)型となる絶縁型ドーパントとして機能する。
実施の形態1に係る導波路型受光素子100の作用について、図8で示す比較例の導波路型受光素子200と比較しながら説明する。図8は、図1に示した実施の形態1に係る導波路型受光素子100の素子構造と比較して、第1エッチング部分23が形成されていない素子構造となっている。
比較例の導波路型受光素子200の製造方法では、光入射端面21aは、ウエハプロセス完了後、へき開などによって形成される。へき開工程とは、一例として、ウエハの端部にスクライブラインを入れ、スクライブラインに応力をかけることでチップに分割する工程である。
へき開工程では、ウエハに物理的にスクライブラインを入れる際の位置ずれ、さらに、スクライブラインからへき開する際の位置ずれが大きく、結果として光入射端面21aの位置がばらつき、かかるばらつきは窓長25aのばらつきに反映される。へき開のばらつき、つまり、窓長25aのばらつきの量としては、比較例の場合、数μm~数10μmのオーダーである。
ウエハをへき開する際に、光入射端面21aがリッジ導波路22の光入射面22aから遠ざかる方向にずれた場合、窓長25aが長く形成される。一方、光入射端面21aがリッジ導波路22の光入射面22aに近づく方向にずれた場合でも、窓長25aがゼロにならないようにするため、窓長25aの設計値はへき開時のばらつき量を考慮したマージンを含めるため長めに設定する必要があるので、比較例の導波路型受光素子200では、窓長25aが窓層として機能するために必要な長さ以上に長くなる傾向にあった。
窓長25aが窓層として機能するために必要な長さ以上に長い場合、光入射端面21aに入射した光が光吸収層4に到達する前に、第1半導体埋め込み領域7aの上部から漏れ出し、結果として光吸収層4に入射する光量が減少し、受光感度が低下する。
また、第1半導体埋め込み領域7aの底部にn型コンタクト層2が位置するが、n型コンタクト層2の構成材料が入射光20を吸収するような半導体材料であった場合、窓長25aが長くなるにつれて、n型コンタクト層2による光の吸収も増加するため、結果として光吸収層4に入射する光量が減少し、受光感度が低下する。つまり、比較例の導波路型受光素子200では、製造工程で不可避的に発生する窓長のばらつきのため、ばらつきに対するマージンを考慮することにより窓長25が不必要に長くなってしまう結果、受光感度の低下をもたらすという不具合が生じるおそれがあった。
一方、図1に示した実施の形態1に係る導波路型受光素子100では、入射光20が入射する第1半導体埋め込み領域7aの光入射端面21を、へき開ではなく製造工程中のエッチング工程によって形成する。エッチング工程での位置ばらつき量、つまり、位置精度は、一般的に1μm以下である。リッジ導波路22の光入射面22aをエッチングにより半導体基板1の一端に対して離間して形成するので、光入射面22aに接して設けられる第1半導体埋め込み領域7aの光入射端面21の位置は、比較例のようなへき開工程に起因する位置ばらつきの影響を受けない。したがって、導波路型受光素子100のような素子構造を採用することにより、光入射端面21の位置精度が著しく向上するため、窓長25の設計値を比較例よりも短く設定することが可能となるため、結果として比較例より短い窓長25を精度良く制御できる。
<実施の形態1の効果>
以上、実施の形態1に係る導波路型受光素子100及び導波路型受光素子100の製造方法によると、第1半導体埋め込み領域7aの光入射端面21が半導体基板1の一端に対して離間して設けられているので、第1半導体埋め込み領域7aの光入射端面21の位置精度が向上する結果、窓長を短く制御することができるため、安定して高い受光感度を有する導波路型受光素子が得られ、また、かかる導波路型受光素子を再現性良く製造できるという効果を奏する。
実施の形態1の変形例1.
図9は、実施の形態1の変形例1に係る導波路型受光素子300における光入射方向と平行な断面図である。実施の形態1に係る導波路型受光素子100の素子構造と異なる点は、第1半導体埋め込み領域7aの光入射端面21に形成する反射防止膜11の代替として、パッシベーション膜10が形成されていている。つまり、パッシベーション膜10のうち第1半導体埋め込み領域7aの光入射端面21を覆う部分が、反射防止膜の機能を兼ねている点である。
<実施の形態1の変形例1の効果>
以上、実施の形態1の変形例1に係る導波路型受光素子300によると、パッシベーション膜10が反射防止膜を機能的に兼ねているので、反射防止膜の形成工程が不要となるため、より簡易な製造工程によって製造可能な導波路型受光素子が得られるという効果を奏する。
実施の形態1の変形例2.
図10は、実施の形態1の変形例1に係る導波路型受光素子400における光入射方向と平行な断面図である。実施の形態1に係る導波路型受光素子100の素子構造と異なる点は、裏面メタル9が設けられていない点である。すなわち、裏面メタルは導波路型受光素子としては必須の構成ではないので、裏面メタルを省略している。
なお、図10に示すように、導波路型受光素子400は反射防止膜を設けなくても動作するものの、反射防止膜を設ける方が受光感度は向上するため、反射防止膜を設ける方が望ましい。
<実施の形態1の変形例2の効果>
以上、実施の形態1の変形例2に係る導波路型受光素子400によると、裏面メタルを設けない素子構造を採用したので、裏面メタルの形成工程が不要となるため、より簡易な製造工程によって製造可能な導波路型受光素子が得られるという効果を奏する。
実施の形態2.
図11は、実施の形態2に係る導波路型受光素子500における光入射方向と平行な断面図である。実施の形態1に係る導波路型受光素子100の素子構造と異なる点は、少なくともn型コンタクト層2の光入射側の側面も第1半導体埋め込み領域7aで覆われるようにしている点である。
実施の形態1に係る導波路型受光素子100では、図1に示すように、第1半導体埋め込み領域7aの底部にn型コンタクト層2が位置する。n型コンタクト層2の構成材料が入射光20を吸収するような半導体材料である場合、n型コンタクト層2による光の吸収が発生するため、結果として光吸収層4に入射する光量が減少し、受光感度が低下する。したがって、実施の形態2に係る導波路型受光素子500では、上述の構成を採用することにより、第1半導体埋め込み領域7aの底部にはn型コンタクト層2が無い、つまり、第1半導体埋め込み領域7aの底部が半導体基板1と接する構成となるので、n型コンタクト層2における光の吸収が減少するため、導波路型受光素子500の受光感度をより高めることが可能となる。
<実施の形態2の効果>
以上、実施の形態2に係る導波路型受光素子500によると、第1半導体埋め込み領域7aの底部にn型コンタクト層2が存在しない素子構造を採用したので、受光感度が一層高い導波路型受光素子が得られるという効果を奏する。
実施の形態3.
図12は、実施の形態3に係る導波路型受光素子600における光入射方向と平行な断面図である。実施の形態1に係る導波路型受光素子100の素子構造と異なる点は、第1半導体埋め込み領域7aの光入射端面21bを、断面方向から見て垂直ではなく、斜面形状としている点である。すなわち、第1半導体埋め込み領域7aの光入射端面21bが半導体基板1の表面に対して傾斜面を呈している。
入射光20は、導波路型受光素子600内に入射する際に、入射方向に対して斜めに形成された光入射端面21bによって屈折を受けるため、光入射端面21bによる反射光成分が減少する。すなわち、反射戻り光を低減できる。この結果、入射光20のうち導波路型受光素子600内に入射する成分が増加するので、導波路型受光素子600の受光感度を高めることが可能となる。
<実施の形態3の効果>
以上、実施の形態3に係る導波路型受光素子600によると、第1半導体埋め込み領域7aの光入射端面21bが半導体基板1の表面に対して傾斜面を呈する素子構造を採用したので、反射戻り光を低減できるため、受光感度が一層高い導波路型受光素子が得られるという効果を奏する。
実施の形態4.
図13は、実施の形態4に係る導波路型受光素子アレイ1000の上面図である。実施の形態1に係る導波路型受光素子100を、リッジ導波路22が互いに平行に位置するように並列に複数個集積している。なお、図13以降の上面図では、パッシベーション膜10及び反射防止膜11を図中では省略している。
実施の形態4に係る導波路型受光素子アレイ1000では、半導体基板1の表面を平面視した場合に、第1半導体埋め込み領域7aの光入射端面21が入射光20に対して垂直をなす方向に設けられる。
図8で示した比較例の導波路型受光素子200を複数個集積した場合、結晶方位とパターンの角度ずれに起因して、各導波路型受光素子200の間においてへき開位置のばらつきが発生するため、集積した導波路型受光素子200の間で窓長ばらつきに起因する受光感度のばらつきが不可避的に発生する。
一方、実施の形態4に係る導波路型受光素子アレイ1000の場合、集積した導波路型受光素子間でのへき開位置ずれが減少するので、この結果、導波路型受光素子間での窓長ばらつきも減少する。よって、各導波路型受光素子間で高い受光感度を均一に得ることができる。
なお、実施の形態4に係る導波路型受光素子アレイ1000を構成する個々の導波路型受光素子は、半導体基板1の表面を平面視した場合に、第1半導体埋め込み領域7aの光入射端面21が入射光20に対して垂直をなす方向に設けられる。
<実施の形態4の効果>
以上、実施の形態4に係る導波路型受光素子アレイ1000によると、実施の形態1に係る導波路型受光素子100をリッジ導波路22が互いに平行に位置するように並列に複数個集積したので、導波路型受光素子間で高い受光感度を均一に得ることができる効果を奏する。
実施の形態5.
図14は、実施の形態5に係る導波路型受光素子アレイ1100の上面図である。実施の形態1に係る導波路型受光素子100をリッジ導波路22が互いに平行に位置するように並列に複数個集積しているが、以下の点が実施の形態4の構成とは異なる。
すなわち、集積された個々の導波路型受光素子は、半導体基板1の表面を平面視した場合に、第1半導体埋め込み領域7aの光入射端面21が入射光20に対して傾斜する方向に設けられている。また、各導波路型受光素子の光入射端面21は同方向に同じ角度をなすように傾斜している。
導波路型受光素子において、第1半導体埋め込み領域7aの光入射端面21からの反射戻り光を低減するために、チップ自体を上面側から見て光入射方向に対して傾けて配置し、光入射端面21を入射光に対して斜めに位置することで、入射光20が反射する角度を変える方法が有効となる。
しかしながら、かかる構成を複数の導波路型受光素子が個々に集積されるように単に適用すると、導波路型受光素子間で光路長が変わるため、例えば集光光学系の場合、導波路型受光素子間で入射する光のスポットサイズが変わり、受光感度がばらつく要因となる。一方、実施の形態5のような構成を採用することで、集積されるそれぞれの導波路型受光素子について光路長を均一に揃えることができ、かつ、反射戻り光も低減することができる。
<実施の形態5の効果>
以上、実施の形態5に係る導波路型受光素子アレイ1100によると、集積された個々の導波路型受光素子が、半導体基板1の表面を平面視した場合に、第1半導体埋め込み領域7aの光入射端面21が入射光20に対して同一角度で傾斜する方向に設けられているので、反射戻り光を低減できるため、各導波路型受光素子間で高い受光感度を均一に得ることができる効果を奏する。
実施の形態6.
図15は、実施の形態6に係る導波路型受光素子アレイ1200の上面図である。実施の形態6に係る導波路型受光素子アレイ1200の構成において、以下の点が実施の形態5による構成とは異なる。
すなわち、集積された個々の導波路型受光素子は、半導体基板1の表面を平面視した場合に、リッジ導波路22の光入射面22aが、入射光20に対して第1半導体埋め込み領域7aの光入射端面21とは反対側に傾斜する方向に設けられる。また、各導波路型受光素子の各光入射端面21はそれぞれ同方向に同じ角度をなすように傾斜し、各光入射面22aもそれぞれ同方向に同じ角度をなすように傾斜している。
実施の形態5による構成では、リッジ導波路22に達する光はリッジ導波路22に対して斜め方向になっており、また、リッジ導波路22を透過した光に対しても斜めになっている。この場合、リッジ導波路22を透過した光はある角度を持って第2半導体埋め込み領域7bの後端面26に達するため、リッジ導波路22に戻る方向には光が反射されない。このため、リッジ導波路22には光が戻らず、受光感度を増加させられない。
一方、実施の形態6による構成では、リッジ導波路22の光が入射する光入射面22aを上面側から見た場合に傾斜をもたせて、リッジ導波路22を透過する光が光入射方向と平行になるようにすることで、リッジ導波路22の後面22bから出射した光が第2半導体埋め込み領域7bの後端面26に向かい、後端面26で光が反射してリッジ導波路22に戻るため、結果的に受光感度を増加させることができる。
<実施の形態6の効果>
以上、実施の形態6に係る導波路型受光素子アレイ1200によると、半導体基板1の表面を平面視した場合に、リッジ導波路22の光入射面22aが、入射光20に対して第1半導体埋め込み領域7aの光入射端面21とは反対側に傾斜する方向に設けられるので、反射戻り光を一層低減できるため、各導波路型受光素子間でより高い受光感度を均一に得ることができる効果を奏する。
実施の形態7.
図16は、実施の形態7に係る導波路型受光素子アレイ1300の上面図である。実施の形態7に係る導波路型受光素子アレイ1200の構成において、以下の点が実施の形態5による構成とは異なる。
すなわち、集積された個々の導波路型受光素子は、半導体基板1の表面を平面視した場合に、第2半導体埋め込み領域7bの後端面26が第1半導体埋め込み領域7aの光入射端面21と平行方向に設けられる。つまり、第2半導体埋め込み領域7bの後端面26も、第1半導体埋め込み領域7aの光入射端面21と同方向に同じ角度で傾斜している。また、各導波路型受光素子の各光入射端面21はそれぞれ同方向に同じ角度をなすように傾斜し、各後端面26もそれぞれ同方向に同じ角度をなすように傾斜している。
第2半導体埋め込み領域7bの後端面26が傾斜する角度は、第1半導体埋め込み領域7aの光入射端面21とほぼ平行となる角度である。実施の形態5による構成では、リッジ導波路22に達する光はリッジ導波路22に対して斜め方向になっており、リッジ導波路22を透過した光も斜め方向になっている。この場合、リッジ導波路22を透過した光はある角度を持って第2半導体埋め込み領域7bの後端面26に達するため、リッジ導波路22の方向には光が反射されない。このため、リッジ導波路22には光が戻らず、受光感度を増加させられない。一方、実施の形態7による構成では第2半導体埋め込み領域7bの後端面26に達した光がリッジ導波路22の方向に再度反射されるため、結果的に受光感度を増加させることができる。
<実施の形態7の効果>
以上、実施の形態7に係る導波路型受光素子アレイ1300によると、半導体基板1の表面を平面視した場合に、第2半導体埋め込み領域7bの後端面26が第1半導体埋め込み領域7aの光入射端面21と同方向に傾斜しているので、反射戻り光を一層低減できるため、各導波路型受光素子間でより高い受光感度を均一に得ることができる効果を奏する。
実施の形態8.
図17は、実施の形態8に係る導波路型受光素子アレイ1400の上面図である。実施の形態8に係る導波路型受光素子アレイ1300の構成において、以下の点が実施の形態7による構成とは異なる。
すなわち、集積された個々の導波路型受光素子は、半導体基板1の表面を平面視した場合に、第1半導体埋め込み領域7aの光入射端面21が入射光20に対して傾斜する方向に設けられ、かつ、第2半導体埋め込み領域7bの後端面26が第1半導体埋め込み領域7aの光入射端面21とは異なる傾斜方向に設けられている。また、各導波路型受光素子の各光入射端面21はそれぞれ同方向に同じ角度をなすように傾斜し、各後端面26もそれぞれ同方向に同じ角度をなすように傾斜している。
実施の形態8による構成では、実施の形態7による構成において、第2半導体埋め込み領域7bの後端面26の傾斜角度を、第1半導体埋め込み領域7aの光入射端面21の傾斜角度とは異なるように変えている。実施の形態7による構成でも、第2半導体埋め込み領域7bの後端面26に達した光はリッジ導波路22に戻るが、光入射端面21と後端面26を平行に形成した場合、リッジ導波路22を透過した光と第2半導体埋め込み領域7bの後端面26は正対していないため、リッジ導波路22に戻り切らず漏れる光が存在する。そこで、実施の形態8による構成では、第2半導体埋め込み領域7bの後端面26に到達する光に対して正対するように後端面26の傾斜角度を調整することにより、リッジ導波路22に戻る光が増えるため、結果的に受光感度を増加させることができる。
<実施の形態8の効果>
以上、実施の形態8に係る導波路型受光素子アレイ1400によると、半導体基板1の表面を平面視した場合に、第2半導体埋め込み領域7bの後端面26が、第1半導体埋め込み領域7aの光入射端面21と異なる角度に傾斜しているので、反射戻り光を一層低減できるため、各導波路型受光素子間でより高い受光感度を均一に得ることができる効果を奏する。
実施の形態9.
図18は、実施の形態9に係る導波路型受光素子アレイ1500の上面図である。実施の形態8に係る導波路型受光素子アレイ1500の構成において、以下の点が実施の形態8による構成とは異なる。
すなわち、集積された個々の導波路型受光素子は、半導体基板1の表面を平面視した場合に、リッジ導波路22がリッジ導波路22への入射光20に対して正対する角度に傾斜する方向に設けられる。また、各導波路型受光素子におけるリッジ導波路22はそれぞれ同方向に同じ角度をなすように傾斜している。
実施の形態9による構成は、実施の形態8による構成において、リッジ導波路22を上面側から見て回転させ、リッジ導波路22に入射する光に対して、リッジ導波路22の光入射面22aが正対するように配置している。実施の形態6による構成では、リッジ導波路22に達する光はリッジ導波路22に対して斜め方向になっており、リッジ導波路22を透過する光も斜めになっている。この場合、リッジ導波路22の幅を狭くした場合に、リッジ導波路22の側面から光が漏れ出すことがある。
一方、実施の形態9による構成のようにリッジ導波路22自体を入射光20に対して正対するように回転させることで、リッジ導波路22に対して平行に光が入射して、かつ、第2半導体埋め込み領域7bの後端面26で正対して反射してリッジ導波路22に光が戻るため、受光感度を増加させることができる。
<実施の形態9の効果>
以上、実施の形態9に係る導波路型受光素子アレイ1500によると、半導体基板1の表面を平面視した場合に、リッジ導波路22がリッジ導波路22への入射光20に対して正対する角度に傾斜する方向に設けられるので、反射戻り光を一層低減できるため、各導波路型受光素子間でより高い受光感度を均一に得ることができる効果を奏する。
本開示は、様々な例示的な実施の形態及び実施例が記載されているが、1つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも1つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも1つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
1 半導体基板(InP基板)、2 n型コンタクト層(第1導電型コンタクト層)、3 n型クラッド層(第1導電型クラッド層)、4 光吸収層、5 p型クラッド層(第2導電型クラッド層)、6 p型コンタクト層(第2導電型コンタクト層)、7 半導体埋め込み層、7a 第1半導体埋め込み領域、7b 第2半導体埋め込み領域、8 表面電極(p型電極)、9 裏面メタル、10 パッシベーション膜、11 反射防止膜、12a、12b n型電極、20 入射光、21、21a、21b 光入射端面、22 リッジ導波路、22a 光入射面、22b 後面、23 第1エッチング部分、24 第2エッチング部分、25、25a 窓長、26 後端面、30、31 絶縁膜マスク、41 ドライエッチング、100、200、300、400、500、600 導波路型受光素子、1000、1100、1200、1300、1400、1500 導波路型受光素子アレイ

Claims (11)

  1. 半導体基板と、
    前記半導体基板上に積層された少なくとも第1導電型コンタクト層、第1導電型クラッド層、光吸収層、第2導電型クラッド層及び第2導電型コンタクト層からなり、前記半導体基板の一端から離間する光入射面を有するとともに、前記半導体基板の他端から離間する後面を有するリッジ導波路と、
    前記リッジ導波路の前記光入射面に接して設けられ、光入射側の一面であって、前記半導体基板の一端から離間する平面からなる光入射端面を有する第1半導体埋め込み領域と、
    前記リッジ導波路の前記後面に接して設けられ、前記後面と対向する一面であって、前記半導体基板の他端から離間する後端面を有する第2半導体埋め込み領域と、を備え、
    前記第1半導体埋め込み領域が、光入射方向に対する前記第1半導体埋め込み領域の層厚が窓長となる窓層として機能し、
    前記半導体基板の表面を平面視した場合に、入射光に対して前記リッジ導波路の前記光入射面が前記第1半導体埋め込み領域の前記光入射端面とは反対側に傾斜する方向に設けられることを特徴とする導波路型受光素子。
  2. 半導体基板と、
    前記半導体基板上に積層された少なくとも第1導電型コンタクト層、第1導電型クラッド層、光吸収層、第2導電型クラッド層及び第2導電型コンタクト層からなり、前記半導体基板の一端から離間する光入射面を有するとともに、前記半導体基板の他端から離間する後面を有するリッジ導波路と、
    前記リッジ導波路の前記光入射面に接して設けられ、光入射側の一面であって、前記半導体基板の一端から離間する平面からなる光入射端面を有する第1半導体埋め込み領域と、
    前記リッジ導波路の前記後面に接して設けられ、前記後面と対向する一面であって、前記半導体基板の他端から離間する後端面を有する第2半導体埋め込み領域と、を備え、
    前記第1半導体埋め込み領域が、光入射方向に対する前記第1半導体埋め込み領域の層厚が窓長となる窓層として機能し、
    前記半導体基板の表面を平面視した場合に、前記第2半導体埋め込み領域の前記後端面が前記第1半導体埋め込み領域の前記光入射端面とは異なる角度で傾斜する方向に設けられることを特徴とする導波路型受光素子。
  3. 前記リッジ導波路の前記光入射面及び前記後面がそれぞれエッチング面からなることを特徴とする請求項1または2に記載の導波路型受光素子。
  4. 前記第1半導体埋め込み領域の前記光入射端面及び前記第2半導体埋め込み領域の前記後端面がそれぞれエッチング面からなることを特徴とする請求項に記載の導波路型受光素子。
  5. 前記第1半導体埋め込み領域の前記光入射端面が反射防止膜で覆われていることを特徴とする請求項1からのいずれか1項に記載の導波路型受光素子。
  6. 少なくとも前記第1半導体埋め込み領域の前記光入射端面及び上面並びに前記第2半導体埋め込み領域の前記後端面及び上面がパッシベーション膜で覆われていることを特徴とする請求項1からのいずれか1項に記載の導波路型受光素子。
  7. 少なくとも前記第2導電型コンタクト層の表面に表面電極が設けられていることを特徴とする請求項に記載の導波路型受光素子。
  8. 前記半導体基板の裏面側に裏面メタルが設けられていることを特徴とする請求項1からのいずれか1項に記載の導波路型受光素子。
  9. 少なくとも前記第1半導体埋め込み領域の底部が前記半導体基板に接していることを特徴とする請求項1からのいずれか1項に記載の導波路型受光素子。
  10. 前記第1半導体埋め込み領域の前記光入射端面が前記半導体基板の表面に対して傾斜面を呈していることを特徴とする請求項1からのいずれか1項に記載の導波路型受光素子。
  11. 請求項から10のいずれか1項に記載の導波路型受光素子を、前記リッジ導波路が互いに平行に位置するように並列に複数個集積する導波路型受光素子アレイ。
JP2022506158A 2021-10-14 2021-10-14 導波路型受光素子及び導波路型受光素子アレイ Active JP7118306B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/038000 WO2023062766A1 (ja) 2021-10-14 2021-10-14 導波路型受光素子、導波路型受光素子アレイ及び導波路型受光素子の製造方法

Publications (3)

Publication Number Publication Date
JP7118306B1 true JP7118306B1 (ja) 2022-08-15
JPWO2023062766A1 JPWO2023062766A1 (ja) 2023-04-20
JPWO2023062766A5 JPWO2023062766A5 (ja) 2023-09-20

Family

ID=82847638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022506158A Active JP7118306B1 (ja) 2021-10-14 2021-10-14 導波路型受光素子及び導波路型受光素子アレイ

Country Status (3)

Country Link
JP (1) JP7118306B1 (ja)
CN (1) CN118077062A (ja)
WO (1) WO2023062766A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7468791B1 (ja) 2022-12-01 2024-04-16 三菱電機株式会社 導波路型受光素子

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202263A (ja) * 1993-12-28 1995-08-04 Ricoh Co Ltd 端面発光型発光ダイオード、アレイ状光源、側面受光型受光素子、受発光素子、端面発光型発光ダイオードアレイ状光源
JPH10107310A (ja) * 1996-09-26 1998-04-24 Japan Aviation Electron Ind Ltd 導波路型フォトダイオードアレイ
JP2000150925A (ja) * 1998-11-05 2000-05-30 Furukawa Electric Co Ltd:The 導波路型集積半導体装置の作製方法
JP2002033504A (ja) * 2000-07-18 2002-01-31 Nippon Sheet Glass Co Ltd 受光素子アレイおよびその実装方法
JP2002203984A (ja) * 2000-10-30 2002-07-19 Nec Corp 半導体受光素子
JP2002305319A (ja) * 2001-04-06 2002-10-18 Toshiba Corp 半導体受光素子および光通信用モジュール
JP2004128064A (ja) * 2002-09-30 2004-04-22 Toshiba Corp 光半導体装置及びその製造方法
JP2006066488A (ja) * 2004-08-25 2006-03-09 Mitsubishi Electric Corp 半導体受光素子およびその製造方法
WO2006123410A1 (ja) * 2005-05-18 2006-11-23 Mitsubishi Denki Kabushiki Kaisha アバランシェフォトダイオード

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202263A (ja) * 1993-12-28 1995-08-04 Ricoh Co Ltd 端面発光型発光ダイオード、アレイ状光源、側面受光型受光素子、受発光素子、端面発光型発光ダイオードアレイ状光源
JPH10107310A (ja) * 1996-09-26 1998-04-24 Japan Aviation Electron Ind Ltd 導波路型フォトダイオードアレイ
JP2000150925A (ja) * 1998-11-05 2000-05-30 Furukawa Electric Co Ltd:The 導波路型集積半導体装置の作製方法
JP2002033504A (ja) * 2000-07-18 2002-01-31 Nippon Sheet Glass Co Ltd 受光素子アレイおよびその実装方法
JP2002203984A (ja) * 2000-10-30 2002-07-19 Nec Corp 半導体受光素子
JP2002305319A (ja) * 2001-04-06 2002-10-18 Toshiba Corp 半導体受光素子および光通信用モジュール
JP2004128064A (ja) * 2002-09-30 2004-04-22 Toshiba Corp 光半導体装置及びその製造方法
JP2006066488A (ja) * 2004-08-25 2006-03-09 Mitsubishi Electric Corp 半導体受光素子およびその製造方法
WO2006123410A1 (ja) * 2005-05-18 2006-11-23 Mitsubishi Denki Kabushiki Kaisha アバランシェフォトダイオード

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7468791B1 (ja) 2022-12-01 2024-04-16 三菱電機株式会社 導波路型受光素子
WO2024116371A1 (ja) * 2022-12-01 2024-06-06 三菱電機株式会社 導波路型受光素子

Also Published As

Publication number Publication date
WO2023062766A1 (ja) 2023-04-20
JPWO2023062766A1 (ja) 2023-04-20
CN118077062A (zh) 2024-05-24

Similar Documents

Publication Publication Date Title
US6683326B2 (en) Semiconductor photodiode and an optical receiver
US4358676A (en) High speed edge illumination photodetector
US20110068428A1 (en) Semiconductor photodetector and method for manufacturing the same
CN110931575B (zh) 与dbr包层及反射镜单片集成的波导光探测器
JP6881703B1 (ja) 導波路型受光素子
JP7118306B1 (ja) 導波路型受光素子及び導波路型受光素子アレイ
US8999744B2 (en) Avalanche photodiodes and methods of fabricating the same
KR100464333B1 (ko) 수광소자 및 그 제조방법
US11195962B2 (en) High responsivity high bandwidth photodiode and method of manufacture
US11978812B2 (en) Waveguide photodetector
US7368750B2 (en) Semiconductor light-receiving device
JP3717785B2 (ja) 半導体受光装置およびその製造方法
KR102307789B1 (ko) 후면 입사형 애벌런치 포토다이오드 및 그 제조 방법
JP2001320081A (ja) 半導体受光素子
US20050161695A1 (en) Systems and methods having a metal-semiconductor-metal (MSM) photodetector with buried oxide layer
KR102176477B1 (ko) 후면 입사형 광 검출기
JP6660282B2 (ja) 受光素子
JP3831707B2 (ja) 入射光を光吸収層内で繰り返し伝搬させる半導体受光素子及びその製造方法
CN112582496A (zh) 一种光探测器
JP7468791B1 (ja) 導波路型受光素子
JP3783903B2 (ja) 半導体受光素子及びその製造方法
JP7409489B2 (ja) 受光装置
JP7452552B2 (ja) 受光素子の製造方法
JP3620761B2 (ja) 半導体受光素子及びその製造方法
CN116598368A (zh) 平面型边入射光电探测器及其制作方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220128

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220802

R151 Written notification of patent or utility model registration

Ref document number: 7118306

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151