JP2001320081A

JP2001320081A - 半導体受光素子

Info

Publication number: JP2001320081A
Application number: JP2000139368A
Authority: JP
Inventors: Masao Makiuchi; 正男牧内
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2000-05-12
Filing date: 2000-05-12
Publication date: 2001-11-16

Abstract

(57)【要約】【課題】半導体受光素子に関し、ｐｉｎ接合面積を充
分に小さくして、且つ、ｐ側電極を安定に形成すること
ができるようにして、応答速度が速く、また、光の多重
反射効果に依る高い光電変換効率をもつ受光素子を実現
しようとする。【解決手段】ｎ⁺−ＩｎＰ或いは半絶縁性ＩｎＰから
なる基板１１上にｐｉｎ接合が形成され、その接合面に
光を入射する半導体受光素子に於いて、光検出を行う前
記ｐｉｎ接合の周囲が絶縁性半導体又は絶縁材料からな
る埋め込み層１５で覆われ、且つ、ｐｉｎ接合の一導電
型側の電極である電極メタル兼反射膜１６が前記ｐｉｎ
接合の面積を越えて前記絶縁性材料からなる埋め込み層
１５上に張り出して形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、４０〔ＧＨｚ〕以
上の超高速動作が可能になっている半導体受光素子に於
ける信頼性及び製造容易性の向上、量子効率の向上に関
する。

【０００２】

【従来の技術】現在、光通信では大量の情報を高速で伝
送する必要に迫られ、その情報伝送速度は４０〔ＧＨ
ｚ〕以上が必要とされ、それに対応可能な半導体受光素
子としてｐｉｎフォト・ダイオードが知られている。

【０００３】このｐｉｎフォト・ダイオードは、高速動
作、高量子効率、低暗電流化などの面で多くの改良がな
されてきたが、これに加えて信頼性や製造容易性の向上
が必要とされている。

【０００４】一般に、光通信で利用している波長１．５
５〔μｍ〕及び１．３〔μｍ〕の光を検出するには、光
吸収材料としてＩｎＧａＡｓを用いているが、この材料
の光吸収係数から考えて、光を１００〔％〕吸収させる
には光進行方向の長さ（或いは厚さ）として３〔μｍ〕
以上が必要である。

【０００５】そのような光吸収層に光が吸収されて発生
した電子や正孔などのキャリヤが３〔μｍ〕の距離を走
行するには時間が必要となり、その場合の情報伝送速度
がキャリヤの走行速度に比較して遅い場合は問題ない
が、３０〔ＧＨｚ〕以上の伝送速度になるとキャリヤの
走行時間の影響を受けるので、伝送速度を高めることが
できない。

【０００６】その問題を解消する為、光吸収層を薄くし
てキャリヤ走行時間を短くしているが、その場合、光を
充分に吸収することができないので、高量子効率の実現
は不可能である。

【０００７】また、ｐｉｎ接合では、ｉ層にＩｎＧａＡ
ｓを用い、ｐ層及びｎ層にＩｎＰなどを用いるが、素子
の静電容量Ｃ_pinはｉ層を薄くすると大きくなり、負荷
抵抗をＲとすると１／（２πＣ_pin×Ｒ）で決まる動作
速度制限の影響を受けるようになる。

【０００８】従って、高速動作を実現するには、光吸収
層を薄くすると共にｐｉｎ接合面積も小さくし、受光素
子の静電容量を小さくしなければならない。

【０００９】そこで、光吸収層を薄くすると共にｐｉｎ
接合面積を小さくし、且つ、接合面に略垂直な方向から
光を入射し、光吸収層に吸収されなかった光を電極メタ
ルで反射し、再度、光吸収層に入射させることで量子効
率の劣化を抑える発明がなされている。

【００１０】図８は電極メタルで光を反射させる従来例
を説明する為の受光素子を表す要部切断側面図であり、
図に於いて、１はｎ⁺−ＩｎＰ基板、２はｎ⁺−ＩｎＰ
層、３はｉ−ＩｎＧａＡｓ光吸収層、４はｎ^-−ＩｎＰ
層、５はｐ−ＩｎＰ領域、６は＋側メタル膜、７は−側
メタル膜、８はパッシベーション膜、９は＋側電極、１
０は−側電極をそれぞれ示している。

【００１１】図から明らかなように、入射した光のう
ち、光吸収層３で吸収しきれなかった光はメタル層７で
反射され、再び光吸収層３に入るようになっている。

【００１２】図９も電極メタルで光を反射させる従来例
を説明する為の受光素子を表す要部切断側面図であり、
図８に於いて用いた記号と同記号は同部分を表すか或い
は同じ意味を持つものとする。

【００１３】この従来例に於いては、基板１に於ける光
入射面にマイクロ・レンズ１Ａが形成されている点で図
８に見られる従来例と相違しているが、その動作は殆ど
変わりない。

【００１４】図１０は光の反射回数を増加させた従来例
を説明する為の受光素子を表す要部切断側面図であり、
図８及び図９に於いて用いた記号と同記号は同部分を表
すか或いは同じ意味を持つものとする。

【００１５】この従来例に於いては、基板１の光入射面
に形成されたマイクロ・レンズ１Ａの中心近傍に反射ミ
ラー１Ｂが形成されていて、入射した光のうち、光吸収
層３で吸収しきれなかった光をメタル層８で反射して、
再び光吸収層３に入るようにし、その反射光のうち、光
吸収層３で吸収しきれなかった光を反射ミラー１Ｂで更
に反射して光吸収層３に入れるようにしている。

【００１６】この他には、非常に幅狭いｐｉｎ接合のエ
ッジから光を入射させることができるように光導波路を
作成し、その光導波路を利用してｐｉｎ接合面に平行な
方向から光を入射させる受光素子も知られているが、こ
の種の受光素子は本発明に於ける先行技術とはならない
ので、詳細な説明は省略する。

【００１７】前記説明した従来の技術からしても、４０
〔ＧＨｚ〕以上の高速動作をする受光素子を実現するに
は、ｉ層の厚さを薄くすると共にｐｉｎ接合面積を極限
まで小さくすることが重要であり、前記説明した図８乃
至図１０に見られる受光素子では、ｎ^-−ＩｎＰ層にＺ
ｎを拡散してｐ−ＩｎＰ領域を埋め込むように形成して
いる。

【００１８】前記構造に於いては、ｐ−ＩｎＰ領域の面
積を小さくして、極めて小さいｐｉｎ接合を形成したと
しても、ｉ−ＩｎＧａＡｓ光吸収層の面積は小さくなら
ないから、ｐ−ＩｎＰ領域に接した部分以外のｉ−Ｉｎ
ＧａＡｓ光吸収層で吸収された光に依って生成された電
子及び正孔はｐ側及びｎ側電極にそれぞれ流れ込み、応
答速度の劣化を招来する。

【００１９】そこで、光吸収層を含めた全体、即ち、ｐ
ｉｎ層をメサ・エッチングしてｉ−ＩｎＧａＡｓ光吸収
層の面積を小さくする技術が提案されている。

【００２０】図１１はｐｉｎ層をメサ・エッチングした
従来例を説明する為の受光素子を表す要部切断側面図で
あり、図８乃至図１０に於いて用いた記号と同記号は同
部分を表すか或いは同じ意味を持つものとする。

【００２１】図１１に見られる受光素子は、図８に見ら
れる受光素子に於けるｐｉｎ層の特にｉ層の面積が小さ
くなるようにメサ・エッチングした構造になっているも
のであるが、このような構造にした場合、メサ・エッチ
ング界面の安定性が悪くなって、暗電流は桁違いに大き
くなり、また、応答速度を高めるのに有効な程度に接合
面積を小さくするとｐ側電極の形成が困難となり、機械
的強度も劣化する。

【００２２】

【発明が解決しようとする課題】本発明では、ｐｉｎ接
合面積を充分に小さくして、且つ、ｐ側電極を安定に形
成することができるようにして、応答速度が速く、ま
た、光の多重反射効果に依る高い光電変換効率をもつ受
光素子を実現しようとする。

【００２３】

【課題を解決するための手段】本発明に依る半導体受光
素子に於いては、ｐｉｎ接合をエピタキシャル成長さ
せ、そのｐｉｎ接合面積が小さくなるようにメサ・エッ
チングする点では、従来の技術と変わりないのである
が、そのメサ化されたｐｉｎ接合は絶縁性材料を用いて
埋め込むことで表面を平坦化し、また、適所に反射膜を
設けることが基本になっている。

【００２４】前記手段を採ることに依り、メサ化された
ｐｉｎ接合の界面は安定になり、従って、暗電流が増大
することはなく、そして、接合面積が小さくても大面積
の電極を形成することは容易であり、従って、応答速度
が速く、しかも、光の多重反射効果に依って光電変換効
率を向上させることができる。

【００２５】

【発明の実施の形態】図１は本発明に於ける実施の形態
１を説明する為の半導体受光素子を表す要部切断側面図
であり、図に於いて、１１はｎ⁺−ＩｎＰ或いは半絶縁
性ＩｎＰからなる基板、１１Ａはマイクロ・レンズ、１
２はｎ型層、１３はｉ−ＩｎＧａＡｓ光吸収層、１４は
ｐ型層、１５は絶縁性半導体或いは絶縁材料からなる埋
め込み層、１６は電極メタル兼反射膜、１７は反射膜、
１７Ａは光入射用開口をそれぞれ示している。

【００２６】図１に見られる受光素子では、開口１７Ａ
からマイクロ・レンズ１１Ａを介して入射した光のう
ち、ｉ−ＩｎＧａＡｓ光吸収層１３の近傍を通過する光
は吸収されないので、応答速度の劣化を生ずることはな
く、そして、その光は、図示されているように、電極メ
タル兼反射膜１６及び反射膜１７の作用で多重反射され
てｉ−ＩｎＧａＡｓ光吸収層１３に吸収されることにな
る。

【００２７】図から明らかなように、マイクロ・レンズ
１１Ａは高反射率の反射膜１７で覆われ、また、任意の
位置に光入射用開口１７Ａが形成され、ここから入射さ
れた光は、電極メタル兼反射膜１６と反射膜１７との間
に閉じ込められる状態となるものである。

【００２８】マイクロ・レンズ１１Ａは、現在、その直
径は最大１５０〔μｍ〕程度のものを作成することがで
きるので、その設計の自由度は大きく、また、マイクロ
・レンズ１１Ａに光を入射する為に反射膜１７に形成し
た光入射用開口１７Ａは直径５０〔μｍ〕〜６０〔μ
ｍ〕の円形にすることができる。

【００２９】光入射用開口１７Ａから入射された光が電
極メタル兼反射膜１６で反射されて同じところに戻った
場合には損失となるが、反射膜１７に向かって反射され
た光は、再度反射されてｉ−ＩｎＧａＡｓ光吸収層１３
に入射させることが可能である。

【００３０】この実施の形態では、基板１１の厚さは８
０〔μｍ〕〜２５０〔μｍ〕、マイクロ・レンズの直径
は１５０〔μｍ〕以下、電極メタルの直径は５０〔μ
ｍ〕以下に設計され、メサ直上部分ではｐ型半導体との
オーミック接続が必要であることから合金化処理が施さ
れ、その上を反射膜で覆うようにし、その全体で電極メ
タル兼反射膜１６が構成されている。尚、反射膜は円形
であって、Ｔｉ／Ａｕを蒸着して形成され、実際には、
外部との接続用として、電極メタル兼反射膜１６上に更
に接続パッドが形成される。

【００３１】メサ化されているｐｉｎ接合層は埋め込み
層１５で埋め込まれ、表面が平坦になっているので、電
極メタル兼反射膜１６を形成するのも容易である。電極
メタル兼反射膜１６が面積にして５倍〜６倍以上もｐ型
層１４からはみ出しても、ｐ型層１４の周囲が絶縁物質
であることから、全面に亙ってｐｉｎ接合構造が延在す
る場合に比較して容量増加は少なく、応答速度の劣化は
ない。埋め込み層１５が絶縁性であることから、暗電流
の増加はなく、信頼性は向上する。

【００３２】因みに、図８乃至図１１について説明した
従来の半導体受光素子でも、メタル膜７で反射した光は
再び光吸収層３に入る筈であるが、光吸収層３が薄くな
ると基板１側やマイクロ・レンズ１Ａ側に放射され、こ
の放射された光は、再び光吸収層３に入射させることが
できなかった。

【００３３】また、図１０について説明した従来の半導
体受光素子の構造では、マイクロ・レンズ１Ａの面積と
反射ミラー１Ｂの面積との比が小さく、反射ミラー１Ｂ
に依って、再度、光吸収層３に入射される光の割合は小
さい。因みに、本発明に於ける例えば図１について説明
した半導体受光素子の場合、電極メタル兼反射膜１
６は埋め込み層１５上にも形成できるので面積を広く採
れること、反射膜１７の面積をマイクロ・レンズ１
１Ａの面積と同程度に大きくすることができること、
前記及びの構成から、光の多重反射の回数が多く
なり、量子効率が多く向上すること、などの点から、従
来の半導体受光素子では享受し得ない利点をもってい
る。

【００３４】量子効率を向上するには、光吸収層を何回
も光が通過するように多重反射させることが重要であ
り、それには、光を閉じ込める構造を設けなければなら
ない。

【００３５】図２は本発明に於ける実施の形態２を説明
する為の半導体受光素子を表す要部切断側面図であり、
図１に於いて用いた記号と同記号は同部分を表すか或い
は同じ意味を持つものとする。

【００３６】実施の形態２に於いては、光の閉じ込め効
果を大きくして、少ない反射回数で光を有効に光吸収層
１３に吸収させる為、メサ化したｐｉｎ接合層上方に埋
め込み層１５の一部を利用して突出部１５Ａを形成する
ことで、電極メタル兼反射膜１６を凹面状にしたもので
あって、電極メタルに依る反射光が光吸収層１３に直接
入射される構成にしてある。

【００３７】マイクロ・レンズ１１Ａ及び凹面状をなす
電極メタル兼反射膜１６のレンズ作用に於ける焦点がｉ
−ＩｎＧａＡｓ光吸収層１３に在るように設計すること
は容易である。

【００３８】図３は本発明に於ける実施の形態３を説明
する為の半導体受光素子を表す要部切断側面図であり、
図１及び図２に於いて用いた記号と同記号は同部分を表
すか或いは同じ意味を持つものとする。

【００３９】実施の形態３に於いては、電極メタル兼反
射鏡１６及びマイクロ・レンズ１１Ａ上に形成した反射
膜１７とで光を高効率で閉じ込める構造にしたものであ
り、光は電極メタル兼反射膜１６側から入射し、マイク
ロ・レンズ１１Ａに於ける反射膜１７で反射させて光吸
収層１３に入射させる。尚、マイクロ・レンズ１１Ａを
覆う反射膜１７には、光入射用開口は形成されていな
い。

【００４０】図４は本発明に於ける実施の形態４を説明
する為の半導体受光素子を表す要部切断側面図であり、
図１乃至図３に於いて用いた記号と同記号は同部分を表
すか或いは同じ意味を持つものとする。

【００４１】実施の形態４では、図２について説明した
実施の形態２と類似した構造になっているが、反射膜１
７が図３について説明した実施の形態３に於ける反射膜
と同様に光入射用開口がない構成になっていて、光は同
じく電極メタル兼反射膜１６側から入射させるようにな
っている。

【００４２】前記説明した各実施の形態に見られる半導
体受光素子の構造では、光入射方法及び光閉じ込めの為
の反射膜の曲率半径に依って光結合効率が決まり、光吸
収層の厚さには依存しない。従って、応答周波数５０
〔ＧＨｚ〕以上、量子効率７０〔％〕以上の高速の素子
を実現することができる。尚、多重反射することに依る
光吸収時間のずれが生ずるが、光の速度は電子や正孔の
走行速度に比較してはるかに大きいので、問題は起こら
ない。

【００４３】図５乃至図７は本発明に於ける半導体受光
素子を製造する工程の一例を説明する為の工程要所に於
ける半導体受光素子を表す要部切断側面図であり、以
下、これ等の図を参照しつつ説明する。

【００４４】図５（Ａ）参照（１）ＭＯＣＶＤ（ｍｅｔａｌｏｒｇａｎｉｃｃｈｅ
ｍｉｃａｌｖａｐｏｕｒｄｅｐｏｓｉｔｉｏｎ）法を
適用することに依り、ｎ⁺−ＩｎＰ基板２１上にｎ⁺−
ＩｎＰ層２２、ｉ−ＩｎＧａＡｓ光吸収層２３、ｐ−Ｉ
ｎＰ層２４、ｐ−ＩｎＧａＡｓキャップ層２５を順に成
長する。

【００４５】各半導体層の厚さは、ｎ⁺−ＩｎＰ層２２：１〔μｍ〕〜２〔μｍ〕ｉ−ＩｎＧａＡｓ光吸収層２３：０．５〔μｍ〕〜１
〔μｍ〕ｐ−ＩｎＰ層２４：１〔μｍ〕〜２〔μｍ〕ｐ−ＩｎＧａＡｓキャップ層２５：０．０５〔μｍ〕〜
０．１〔μｍ〕である。

【００４６】図５（Ｂ）参照（２）ＣＶＤ（ｃｈｅｍｉｃａｌｖａｐｏｒｄｅｐ
ｏｓｉｔｉｏｎ）法を適用することに依り、キャップ層
２５上に厚さが０．２〔ｎｍ〕〜０．５〔ｎｍ〕のＳｉ
Ｏ₂膜を形成する。

【００４７】（３）リソグラフィ技術に於けるレジスト
・プロセス、及び、ＣＦ₄をエッチング・ガスとするド
ライ・エッチング法を適用することに依り、ＳｉＯ₂膜
のエッチングを行って、中心部に光検出部となるｐｉｎ
接合を残す為のマスク２６を形成する。

【００４８】（４）更に、エッチング・ガスをＳｉＣｌ
₄＋Ａｒとするドライ・エッチング法を適用することに
依り、マスク２６がもつ開口から各半導体層のエッチン
グを行って、表面のキャップ層２５から基板２１内に達
する溝２５Ａを形成する。

【００４９】この工程に依って、中心部にｐｉｎ接合か
らなる光検出部が生成された構造となり、この実施の形
態では、光検出部であるｐｉｎ接合部分は直径１０〔μ
ｍ〕以下の円形をなしている。

【００５０】図６（Ａ）参照（５）マスク２６を残した状態でＭＯＣＶＤ法を適用す
ることに依り、選択成長を行って、溝２５Ａ内を絶縁性
半導体、或いは、高抵抗半導体からなる埋め込み層２７
で埋める。

【００５１】図６（Ｂ）参照（６）マスク２６を除去してから、金属蒸着法を適用す
ることに依り、ＡｕＺｎからなるｐ側電極メタル膜２８
を形成する。

【００５２】（７）ポリイミドを塗布して表面を平坦化
する絶縁膜２９を形成し、リソグラフィ技術、及び、ド
ライ・エッチング法を適用することに依り、ｐ側電極メ
タル膜２８に対応する箇所の絶縁膜２９に開口を形成す
る。

【００５３】（８）メッキ法を適用することに依り、ポ
リイミドからなる絶縁膜２９の開口内にｐ側電極メタル
膜２８にＡｕからなるバンプ３０を形成する。

【００５４】（９）Ａｕからなるバンプ３０の上にＴｉ
／Ａｕを蒸着し、その上にＳｎをメッキ或いは蒸着し、
フリップ・チップ接続に必要な接続融剤３１を形成す
る。尚、接続融剤３１とその下に在るＴｉ／Ａｕ層は埋
め込み層２７上に張り出して形成されている。

【００５５】前記したように光検出部であるｐｉｎ接合
部の直径は略１０〔μｍ〕であるのに対し、接続融剤３
１とその下に在るＴｉ／Ａｕ層の直径は３０〔μｍ〕以
上にすることができる。

【００５６】図７参照（１０）ｎ⁺−ＩｎＰ基板２１の裏面に所要の直径を選
択した円形のレジスト膜を形成してから温度２００
〔℃〕程度でベーキングすると凸レンズ状になるので、
そのレジスト膜をマスクとして全体を回転させながらＡ
ｒイオン・ビーム・エッチングを行い、且つ、エッチン
グをレジスト膜がなくなるまで継続すれば、ｎ⁺−Ｉｎ
Ｐ基板２１の裏面には凸レンズからなるマイクロ・レン
ズ２１Ａが形成される。

【００５７】（１１）真空蒸着法を適用することに依
り、Ａｌ或いはＡｕなどの金属を蒸着して反射膜３２を
形成する。尚、この際、マイクロ・レンズ２１Ａに対応
する適切な箇所に直径２０〔μｍ〕程度の開口をもつ反
射膜を形成しても良い。

【００５８】前記のようにして完成された受光素子で
は、フリップ・チップ接続側から光を入射させるように
なっているが、その場合、受光素子を接続する基板とし
て、検出波長に対して透過率が良いものを選択すれば何
も問題はない。

【００５９】この受光素子を動作させるには、図示のＡ
及びＣに＋電圧を、また、Ｂに−電圧をそれぞれ印加す
ればよい。

【００６０】そのようにすると、Ｂに対応するｐｉｎ接
合には逆バイアス電圧が印加されて光を検出することが
でき、また、Ａ及びＣに対応するｐｉｎ接合には順バイ
アス電圧が印加されるので、単なるリード線として作用
する。

【００６１】前記実施の形態では、基板材料としてｎ⁺
−ＩｎＰを用いたが、これは半絶縁性半導体に代替する
ことが可能であるが、その場合には、図５（Ｂ）につい
て説明した溝２５Ａの深さをｎ⁺−ＩｎＰ層２２の表面
までに止め、エッチングに依る欠如部分がないｎ⁺−Ｉ
ｎＰ層２２を電流路として利用することになる。

【００６２】本発明に於いては、前記説明した実施の形
態を含め、多くの形態で実施することができ、以下、そ
れを付記として例示する。

【００６３】（付記１）基板（例えばｎ⁺−ＩｎＰ或い
は半絶縁性ＩｎＰからなる基板１１）上にｐｉｎ接合が
形成され、その接合面に光を入射する半導体受光素子に
於いて、光検出を行う前記ｐｉｎ接合の周囲が絶縁性材
料（例えば絶縁性半導体或いは絶縁材料からなる埋め込
み層１５）で覆われ、且つ、前記ｐｉｎ接合の一導電型
側の電極（例えば電極メタル兼反射膜１６）が前記ｐｉ
ｎ接合の面積を越えて前記絶縁性材料上に張り出して形
成されてなること（例えば図１乃至図４を参照）を特徴
とする半導体受光素子。

【００６４】（付記２）基板上にｐｉｎ接合が形成さ
れ、その接合面に光を入射する半導体受光素子に於い
て、光検出を行う前記ｐｉｎ接合の周囲が絶縁性材料で
覆われ、且つ、前記ｐｉｎ接合の一導電型側の電極が前
記ｐｉｎ接合の面積を越えて前記絶縁性材料上に張り出
して形成されると共に前記電極で反射される光が前記ｐ
ｉｎ接合中に含まれる光吸収層に入射することを容易に
する為に湾曲されてなること（例えば図２或いは図４を
参照）を特徴とする半導体受光素子。

【００６５】（付記３）基板上にｐｉｎ接合が形成さ
れ、その基板（例えばｎ⁺−ＩｎＰ或いは半絶縁性Ｉｎ
Ｐからなる基板１１）の裏面に形成されたマイクロ・レ
ンズ（例えばマイクロ・レンズ１１Ａ）から光を入射す
る半導体受光素子に於いて、光検出を行う前記ｐｉｎ接
合の周囲が絶縁性材料で覆われ、且つ、前記ｐｉｎ接合
の一導電型側の電極が前記ｐｉｎ接合の面積を越えて前
記絶縁性材料上に張り出して形成され、且つ、前記マイ
クロ・レンズは光を入射する開口（例えば開口１７Ａ）
をもつと共に前記電極で反射される光を多重反射させて
閉じ込める反射膜（例えば反射膜１７）で覆われてなる
こと（例えば図１及び図２を参照）を特徴とする半導体
受光素子。

【００６６】（付記４）基板上にｐｉｎ接合が形成さ
れ、且つ、その基板の裏面にマイクロ・レンズが形成さ
れ、前記ｐｉｎ接合面形成側から光を入射する半導体受
光素子に於いて、光検出を行う前記ｐｉｎ接合の周囲が
絶縁性材料で覆われ、且つ、前記ｐｉｎ接合の一導電型
側の電極が前記ｐｉｎ接合の面積を越えて前記絶縁性材
料上に張り出して形成され、且つ、前記電極で反射され
る光を多重反射させて閉じ込める反射膜が前記マイクロ
・レンズの全面を覆って形成されてなること（例えば図
３或いは図４を参照）を特徴とする半導体受光素子。

【００６７】

【発明の効果】本発明に依る半導体受光素子に於いて
は、平面で見た面積がごく小さくなるようにメサ化され
て光検出を行うｐｉｎ接合を絶縁性材料を用いて埋め込
むことで表面を平坦化し、そのｐｉｎ接合に比較して大
きな面積の電極メタル兼反射膜が形成され、また、適所
に反射膜を設けられている。

【００６８】前記構成を採ることに依り、メサ化された
ｐｉｎ接合の界面は安定になり、従って、暗電流が増大
することはなく、そして、接合面積が小さくても大面積
の電極を形成することが容易であり、従って、応答速度
が速く、しかも、光の多重反射効果に依って光電変換効
率を向上させることができる。

【図面の簡単な説明】

【図１】本発明に於ける実施の形態１を説明する為の半
導体受光素子を表す要部切断側面図である。

【図２】本発明に於ける実施の形態２を説明する為の半
導体受光素子を表す要部切断側面図である。

【図３】本発明に於ける実施の形態３を説明する為の半
導体受光素子を表す要部切断側面図である。

【図４】本発明に於ける実施の形態４を説明する為の半
導体受光素子を表す要部切断側面図である。

【図５】本発明に於ける半導体受光素子を製造する工程
の一例を説明する為の工程要所に於ける半導体受光素子
を表す要部切断側面図である。

【図６】本発明に於ける半導体受光素子を製造する工程
の一例を説明する為の工程要所に於ける半導体受光素子
を表す要部切断側面図である。

【図７】本発明に於ける半導体受光素子を製造する工程
の一例を説明する為の工程要所に於ける半導体受光素子
を表す要部切断側面図である。

【図８】電極メタルで光を反射させる従来例を説明する
為の受光素子を表す要部切断側面図である。

【図９】電極メタルで光を反射させる従来例を説明する
為の受光素子を表す要部切断側面図である。

【図１０】光の反射回数を増加させた従来例を説明する
為の受光素子を表す要部切断側面図である。

【図１１】ｐｉｎ層をメサ・エッチングした従来例を説
明する為の受光素子を表す要部切断側面図である。

【符号の説明】

１１ｎ⁺−ＩｎＰ或いは半絶縁性ＩｎＰからなる基板１１Ａマイクロ・レンズ１２ｎ型層１３ｉ−ＩｎＧａＡｓ光吸収層１４ｐ型層１５絶縁性半導体或いは絶縁材料からなる埋め込み層１６電極メタル兼反射膜１７反射膜１７Ａ光入射用開口

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5F049 MA04 MB07 MB12 NA01 NA03 NB01 PA04 PA14 QA02 QA15 QA20 SE05 SE16 SS04 SZ16 TA05 TA12 WA01 5F088 AA03 AB07 AB17 BA01 BA02 BB01 CB04 CB14 DA01 FA05 FA15 GA05 HA09 JA09 JA12 LA01

Claims

【特許請求の範囲】

【請求項１】基板上にｐｉｎ接合が形成され、その接合
面に光を入射する半導体受光素子に於いて、光検出を行う前記ｐｉｎ接合の周囲が絶縁性材料で覆わ
れ、且つ、前記ｐｉｎ接合の一導電型側の電極が前記ｐ
ｉｎ接合の面積を越えて前記絶縁性材料上に張り出して
形成されてなることを特徴とする半導体受光素子。
【請求項２】基板上にｐｉｎ接合が形成され、その接合
面に光を入射する半導体受光素子に於いて、光検出を行う前記ｐｉｎ接合の周囲が絶縁性材料で覆わ
れ、且つ、前記ｐｉｎ接合の一導電型側の電極が前記ｐ
ｉｎ接合の面積を越えて前記絶縁性材料上に張り出して
形成されると共に前記電極で反射される光が前記ｐｉｎ
接合中に含まれる光吸収層に入射することを容易にする
為に湾曲されてなることを特徴とする半導体受光素子。
【請求項３】基板上にｐｉｎ接合が形成され、その基板
の裏面に形成されたマイクロ・レンズから光を入射する
半導体受光素子に於いて、光検出を行う前記ｐｉｎ接合の周囲が絶縁性材料で覆わ
れ、且つ、前記ｐｉｎ接合の一導電型側の電極が前記ｐ
ｉｎ接合の面積を越えて前記絶縁性材料上に張り出して
形成され、且つ、前記マイクロ・レンズは光を入射する
開口をもつと共に前記電極で反射される光を多重反射さ
せて閉じ込める反射膜で覆われてなることを特徴とする
半導体受光素子。
【請求項４】基板上にｐｉｎ接合が形成され、且つ、そ
の基板の裏面にマイクロ・レンズが形成され、前記ｐｉ
ｎ接合面形成側から光を入射する半導体受光素子に於い
て、光検出を行う前記ｐｉｎ接合の周囲が絶縁性材料で覆わ
れ、且つ、前記ｐｉｎ接合の一導電型側の電極が前記ｐ
ｉｎ接合の面積を越えて前記絶縁性材料上に張り出して
形成され、且つ、前記電極で反射される光を多重反射さ
せて閉じ込める反射膜が前記マイクロ・レンズの全面を
覆って形成されてなることを特徴とする半導体受光素
子。