CN102142468A - 带光子陷阱的光电探测芯片 - Google Patents

Abstract

本发明提出的一种带光子陷阱的光电探测芯片，旨在提供一种可以解决传统直接光电探测芯片元件在吸收长度较长的波长时响应速度和量子效率的矛盾限制，实现高速和高量子效率的兼容，适合各种半导体材料的芯片，增强波长范围可以覆盖芯片全部工作波长范围的光电探测芯片。本发明通过下述技术方案予以实现：它具有光电探测元件(PD)，在所述PD芯片本体(12)上制有由反射腔体和微透镜阵列构成的光子陷阱，该光子陷阱使到达芯片表面光束经过微透镜阵列进入反射腔体，局限在芯片吸收区中反复反射，直至被完全吸收。

Description

带光子陷阱的光电探测芯片

技术领域：

本发明是关于半导体光电探测器中的光电探测器芯片。

背景技术

现有技术中涉及光电探测器的芯片主要有直接光电探测芯片和带谐振腔增强探测芯片(RCE-PD)两种形式。

直接光电探测芯片通过图3芯片所示的PN结，图4所示的带有肖特基电极(阳极电极)，空间电荷区(吸收区)的肖特基结，图5所示的阴、阳极电极依附在N层和P层三的PIN结，或者图6所示设有保护环，I型吸收区为P电荷增强层，且P层设有增透膜系的雪崩光电探测器(APD)结构的吸收区吸收光子，并将吸收光子转换为电子空穴对光电流，最后输出到芯片的两极。该直接光电探测芯片的不足之处在于，在吸收长度较长的波长时有响应速度和量子效率间的矛盾。由于其探测效率与吸收区的长度相关，光仅通过吸收区一次，吸收效率为η≈(1-r)exp(-αX₀)[1-exp(αX_m)]当光的吸收长度较长时，探测器的吸收效率很低。另一方面，如果通过增加吸收区长度来提高吸收效率，又会增加器件的光电子/空穴在芯片内部的渡越时间，降低了探测器的响应速度和带宽。

图7所示的带谐振腔增强探测芯片是通过将吸收区和入射堆栈和反射堆栈的结构按光学谐振设计，将吸收区的位置放置于驻波的最大位置，实现光电转化效率的增强。该带谐振腔增强探测芯片的不足之处是，其结构目前仅适合部分化合物半导体材料；且其增强效果仅限于芯片全部可探测波长范围内的一个或几个较窄的波长段，在芯片探测波长范围内，探测效率随波长变化而剧烈变化，不能实现全探测区的增强。

发明内容

本发明目的是针对上述现有技术存在的不足之处，提出一种可以解决传统直接光电探测芯片元件在吸收长度较长的波长时响应速度和量子效率的矛盾限制，实现高速和高量子效率的兼容，且可以适合于各种半导体材料的芯片，增强波长范围可以覆盖芯片全部工作波长范围的带光子陷阱的光电探测芯片新型结构。

本发明解决其技术问题所采用的技术方案是：一种带光子陷阱的光电探测芯片，具有位于N⁺层和P⁺层之间的I型吸收区，以及分别位于所述N⁺层、P⁺层上的阳极电极和阴极电极组成的光电探测器(PD)半导体芯片本体，其特征在于，在所述芯片本体上制有由反射腔体和微透镜阵列构成的光子陷阱，该光子陷阱使到达芯片表面光束经过微透镜阵列进入反射腔体，局限在芯片吸收区中反复反射，直至被完全吸收。

本发明相比于现有技术具有如下有益效果。

本发明采用在半导体芯片上制有由反射腔体和微透镜阵列构成的光子陷阱，通过小孔阵列，使芯片表面光束经过微透镜阵列进入反射腔体，局限在芯片吸收区中反复反射和吸收。从而可以用较薄的吸收区长度实现几倍到几十倍吸收长度的吸收效率。另一方面，因为光产生的电子、空穴等载流子在半导体内的运动速度受到饱和漂移速度的限制，所以更短的吸收区长度可以获得与之成线性比例关系的较短的渡越时间，获得更高的响应速度。这样解决了传统直接光电探测芯片元件在吸收长度较长的波长时响应速度和量子效率的矛盾限制，实现高速和高量子效率的兼容。与带谐振腔增强探测芯片相比，可以适合于各种半导体材料的芯片，且增强波长范围可以覆盖芯片的全部工作波长范围。

附图说明

图1是本发明带光子陷阱的光电探测芯片的构造示意图。

图2是图1的俯视图。

图3是现有技术PN结光电芯片示意图。

图4是现有技术肖特基结光电芯片示意图。

图5是现有技术PIN光电芯片的示意图。

图6是现有技术雪崩光电芯片示意图。

图7是现有技术带谐振腔增强探测芯片的示意图。

图中：1.微透镜阵列，2.小孔阵列，3、4.全反射膜系，5.N⁺层，6.P⁺层，7.阳极电极，8.阴极电极，9、10.增透膜系，11.I型吸收区，12芯片本体。

具体实施方式

参阅图1、图2。在图示描述的一种带光子陷阱的光电探测芯片的最佳实施例中，光电探测器(PD)可以是PIN光电二级管、雪崩光电二级管(APD)或者肖特基光电二极管中的一种的半导体芯片本体12，在芯片上制有由反射腔体和微透镜阵列构成的光子陷阱，可以使到达芯片表面光束经过微透镜阵列进入反射腔体，大部分光被局限在芯片中反复反射，直至被完全吸收。

该芯片本体12具有一个位于N⁺层5和P⁺层6之间的I型吸收区11，以及分别位于所述N⁺层5、P⁺层6上的阳极电极7和阴极电极8组成的PIN光电探二极管(PD)硅基芯片本体12。其中N⁺层(5)和P⁺层(6)位置可以交换。阳极电极7位于PD元件上表面N⁺层5的周边，阴极电极8在PD元件下表面上，位于全反射膜系4的周边。在硅基芯片本体12光敏区的入射表面和反射表面上制有由反射腔体和微透镜阵列1构成的光子陷阱。微透镜阵列1整体由对光电探测器(PD)工作波长透光的材料组成，其材料可以是SiO₂等化合物介质材料、有机材料、玻璃体材料、半导体材料，可以由其中的一种或多种材料。在反射腔体的光电元件PD的两个表面上制有全反射膜系3，4，在进光面反射膜系3上制作小孔阵列2，对入射光形成一个带孔的暗室，其反射面积与进光面反射膜系(3)的总面积之比大于66％。

微透镜阵列1是一种汇聚入射光线的波前沿整形结构。微透镜阵列1严格按光学聚焦设计制作，将各微透镜的焦点落于各小孔阵列2中心，垂直入射的光汇聚到小孔中心，通过小孔阵列2进入芯片。这样的微透镜阵列配合增透膜系9、10能高效率(大于96％)的将垂直入射的光汇聚到小孔中心，通过小孔阵列进入芯片。

为提高光学注入效率，在微透镜的波前整形表面上设置有增透膜系10。为使绝大部分光束局限在芯片的吸收区中反复反射，直至被完全吸收，在PD元件的上下两个表面上制有全反射膜系3、4。为使到达芯片表面的光束，经过微透镜阵列聚焦后，进入具备反射腔体结构的芯片内部中，使绝大部分光束局限在芯片的吸收区中反复反射，直至被完全吸收，在反射腔体的正面反射膜系3上的小孔阵列2与微透镜阵列1一一对应，每个微透镜的焦点落于一个小孔的中心上。小孔与反射膜系3的面积比与芯片需要的反射次数相关，需要的次数越多，其面积比就越小。为提高光学注入效率，小孔阵列2上还设有增透膜系9。

芯片上PIN光敏元件的反射腔体可以通过光电集成工艺在PIN元件的上下两个表面制作的全反射膜系3、4。进光面反射膜系3上制有小孔阵列，使入射光形成一个带孔的暗室黑体。入射光按图中箭头方向对应通过小孔阵列进入I型吸收区11。

光子陷阱的工作效率由反射腔体设计参数、波前阵列设计参数、硅APD光电结构、工作波长和入射光角度共同决定的，一般情况下有：

$\mathrm{\η}={\mathrm{Ss}}_1\left(\mathrm{\λ}\right)\mathrm{\θp}(\mathrm{\λ},\mathrm{\θ})(1-\exp \frac{-x_m}{l\left(\mathrm{\λ}\right)})[\exp \frac{-x_{o1}}{l\left(\mathrm{\λ}\right)}+R_2\left(\mathrm{\λ}\right)\exp \frac{-(\mathrm{Lr}+x_{o2})}{l\left(\mathrm{\λ}\right)}]$

$\×\underset{n=1}{\overset{\∞}{\mathrm{\Σ}}}\left({{\mathrm{Ss}}_2}^{n-1}{R}_1{\left(\mathrm{\λ}\right)}^{n-1}{R}_2{\left(\mathrm{\λ}\right)}^{n-1}\right)\exp \frac{-2(n-1)\mathrm{Lr}}{l\left(\mathrm{\λ}\right)}$

式中：η是带光子陷阱的光电探测芯片的光电转化效率％；λ是工作波长，n是通过入射表面的次数，θ是入射光角度。

Ss₁(λ)是微透镜入射光效率(％)：垂直方向到达芯片表面的光进入小孔的效率；θp(λ，θ)是入射角度系数：是入射光进入小孔阵列随角度变化的效率(％)(注：θp与波长、入射角度相关)；x_m是吸收区长度；1(λ)是光的吸收长度(与波长λ相关)；x_o1是入射面吸收死区厚度；x_o2是背反射面吸收死区厚度；Lr是反射面间距离；Ss₂是入射面反射面积比(％)；R₁(λ)是进光面反射率(％)；R₂(λ)是背面反射率(％)。

高量子效率、高速、全波长增强、适用多种材料的原理是，带光子陷阱的光电探测芯片可以使用较薄的吸收区通过对入射光进行多次反射和吸收，获得几倍到几十倍的光电转换效率。因为光产生的电子、空穴等载流子在半导体内的运动速度受到饱和漂移速度的限制，所以更短的吸收区长度可以获得与之成线性比例关系的更短的渡越时间，因而获得更高的响应速度。从而实现对吸收长度较长的波长光的高响应速度和高量子效率的兼容。

带光子陷阱的光电探测芯片对不同波长光子的探测效率见公式。其主要因素是：由芯片吸收区的半导体材料的禁带宽度决定可探测的最长波长，由入射面吸收死区厚度以及该区的半导体材料对不同波长光的吸收系数决定可探测的最短波长。对波长在上述最短波长和最长波长之间的光，探测效率都具有高探测效率，且探测效率不随波长变化而剧烈变化，增强波长范围可以覆盖芯片全部工作波长范围。

这种光子陷阱的制备采用了光学镀膜、光刻、干法刻蚀、化学气氛淀积等工艺实现，与芯片本体12的材料和结构无关，可以适用于各种半导体材料和多种光电探测器芯片结构。

Claims (7)

1.一种带光子陷阱的光电探测芯片，具有位于N⁺层(5)和P⁺层(6)之间的I型吸收区，以及分别位于所述N⁺层、P⁺层上的阳极电极(7)和阴极电极(8)组成的光电探测器(PD)半导体芯片本体(12)，其特征在于，在所述芯片本体(12)上制有由反射腔体和微透镜阵列构成的光子陷阱，该光子陷阱使到达芯片表面的光束经过微透镜阵列进入反射腔体，局限在芯片吸收区中反复反射，直至被完全吸收。

2.如权利要求1所述的带光子陷阱的光电探测芯片，其特征在于，所述微透镜阵列(1)的焦点与小孔阵列中心重合，其功能是使大部分入射光聚焦通过小孔阵列进入芯片。

3.如权利要求1所述的带光子陷阱的光电探测芯片，其特征在于，在APD元件的上下两个表面上制有全反射膜系(3、4)。

4.如权利要求1所述的带光子陷阱的光电探测芯片，其特征在于，在反射腔体的光电元件PD的两个表面上制有全反射膜系(3、4)，在反射膜系(3)的进光面上制作小孔阵列(2)，对入射光形成一个带孔的暗室，其反射面积与总进光面反射膜系的总面积之比大于66％。

5.如权利要求1或2所述的带光子陷阱的光电探测芯片，其特征在于，在微透镜的波前整形表面上设置有增透膜系(10)。

6.如权利要求1所述的带光子陷阱的光电探测芯片，其特征在于，在小孔阵列(2)位置上设有增透膜系(9)。

7.如权利要求1所述的带光子陷阱的光电探测芯片，其特征在于，光子陷阱的工作效率由反射腔体设计参数、微透镜阵列设计参数、光电探测器(PD)的光电结构、工作波长和入射光角度共同决定，一般情况下有：

$\mathrm{\η}={\mathrm{Ss}}_1\left(\mathrm{\λ}\right)\mathrm{\θp}(\mathrm{\λ},\mathrm{\θ})(1-\exp \frac{-x_m}{l\left(\mathrm{\λ}\right)})[\exp \frac{-x_{o1}}{l\left(\mathrm{\λ}\right)}+R_2\left(\mathrm{\λ}\right)\exp \frac{-(\mathrm{Lr}+x_{o2})}{l\left(\mathrm{\λ}\right)}]$

$\×\underset{n=1}{\overset{\∞}{\mathrm{\Σ}}}\left({{\mathrm{Ss}}_2}^{n-1}{R}_1{\left(\mathrm{\λ}\right)}^{n-1}{R}_2{\left(\mathrm{\λ}\right)}^{n-1}\right)\exp \frac{-2(n-1)\mathrm{Lr}}{l\left(\mathrm{\λ}\right)}$

式中：η是带光子陷阱的光电探测芯片的光电转化效率％；λ是工作波长，n是通过入射表面的次数，θ是入射光角度；Ss₁(λ)：微透镜入射光效率(％)：垂直方向到达芯片表面的光进入小孔的效率；θp(λ，θ)：入射角度系数；x_m：吸收区长度；l(λ)：光的吸收长度；x_o1：入射面吸收死区厚度；x_o2：背反射面吸收死区厚度；Lr：反射面间距离；Ss₂：入射面反射面积比(％)；R₁(λ)：进光面反射率(％)；R₂(λ)：背面反射率(％)。

Images