CN217740536U - 一种半导体器件及其封装结构 - Google Patents
一种半导体器件及其封装结构 Download PDFInfo
- Publication number
- CN217740536U CN217740536U CN202221801485.0U CN202221801485U CN217740536U CN 217740536 U CN217740536 U CN 217740536U CN 202221801485 U CN202221801485 U CN 202221801485U CN 217740536 U CN217740536 U CN 217740536U
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- substrate
- region
- layer
- apd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 238000004806 packaging method and process Methods 0.000 title abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 125000006850 spacer group Chemical group 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims description 11
- 238000010521 absorption reaction Methods 0.000 claims description 6
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 abstract description 22
- 238000003491 array Methods 0.000 abstract description 3
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Landscapes
- Light Receiving Elements (AREA)
Abstract
本申请提供了一种半导体器件及其封装结构，涉及半导体技术领域。该半导体器件所述半导体器件包括衬底、位于衬底一侧的多个外延层；其中，外延层包括器件区与间隔区，相邻的器件区与间隔区之间设置有沟槽，且沟槽延伸至衬底；位于器件区上的APD单元；以及位于衬底另一侧且设置有入射窗口的共面电极，其中，入射窗口设置于与器件区相对的位置。本申请提供的半导体器件及其封装结构具有效地抑制了雪崩光电二极管阵列之间的光串扰与电串扰，提升了器件的整体性能的优点。
Description
技术领域
本申请涉及半导体技术领域，具体而言，涉及一种半导体器件及其封装结构。
背景技术
光电探测器是将光信号转变为电信号的器件，雪崩光电探测器采用的即是雪崩光电二极管(APD)，能够具有更大的响应度。APD将主要应用于长距离或接收光功率受到其它限制而较小的光纤通信系统。
然而，在实际使用中，雪崩光电二极管阵列之间容易出现光串扰与电串扰，导致光电探测器的整体性能较差。
综上，技术中的光电探测器存在性能较差的问题。
实用新型内容
本申请的目的在于提供一种半导体器件及其封装结构，以解决现有技术中光电探测器存在性能较差的问题。
为了实现上述目的，本申请实施例采用的技术方案如下：
一方面，本申请实施例提供了一种半导体器件，所述半导体器件包括:
衬底；
位于所述衬底一侧的多个外延层；其中，所述外延层包括器件区与间隔区，相邻的器件区与间隔区之间设置有沟槽，且所述沟槽延伸至所述衬底；
位于所述器件区上的APD单元；
以及
位于所述衬底另一侧且设置有入射窗口的共面电极，其中，所述入射窗口设置于与所述器件区相对的位置。
可选地，所述半导体器件还包括位于所述沟槽侧壁与底部的反射膜。
可选地，所述半导体器件还包括位于所述器件区上除所述APD单元以外区域及位于所述APD单元侧壁的反射膜。
可选地，制作所述反射膜的材料包括Al2O3、SiO2、Si3N4、Ta2O5以及TiO2中的一种或其组合。
可选地，所述反射膜的厚度为100nm～1000nm。
可选地，所述半导体器件还包括抗反射膜，所述抗反射膜位于所述入射窗口处。
可选地，抗反射膜的厚度为100nm～1000nm。
可选地，所述外延层包括逐层连接的吸收层、渐变层、电荷层、倍增层以及接触层。
另一方面，本申请实施例还提供了一种半导体器件封装结构，所述半导体器件封装结构包括上述的半导体器件，所述半导体器件封装结构还包括：
基板，所述APD单元的远离所述衬底的一侧位于所述基板上；
凸透镜阵列，所述凸透镜阵列位于所述共面电极上；且所述凸透镜阵列中的每个凸透镜均位于一个入射窗口处。
可选地，所述APD单元的入射光发散角满足公式：
a/b<tanα；
其中，a表示相邻两个APD单元之间的间距，b表示衬底厚度，α表示入射光发散角。
相对于现有技术，本申请具有以下有益效果：
本申请提供了一种半导体器件及其封装结构，所述半导体器件包括衬底；位于衬底一侧的多个外延层；其中，外延层包括器件区与间隔区，相邻的器件区与间隔区之间设置有沟槽，且沟槽延伸至衬底；位于器件区上的APD单元；以及位于衬底另一侧且设置有入射窗口的共面电极，其中，入射窗口设置于与器件区相对的位置。一方面，由于器件区与间隔区之间通过沟槽隔离，因此APD单元的光生载流子无法横向移动至相邻的APD单元中，进而有效的抑制了光串扰的产生。另一方面，间隔区还能对二次光子起到隔离作用，进而有效地抑制了光串扰，提升了器件的整体性能。另一方面，反射膜能够有效抑制光串扰；再者，微透镜阵列进一步抑制光串扰，同时为光电探测器阵列的填充因子带来提升。此外，本申请提供的半导体器件采用共面电极，进而在进行半导体封装时，可以更便于倒装焊接。
为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。
图1为本申请实施例提供的半导体器件的剖面的示意图。
图2为本申请实施例提供的外延层的层级结构示意图。
图3为本申请实施例提供的入射窗口的俯视图。
图4为本申请实施例提供的半导体器件封装结构的剖面示意图。
图中：
100-半导体器件；110-衬底；120-器件区；130-间隔区；140-APD单元；150-反射膜；160-共面电极；170-抗反射膜；210-基板；220-凸透镜阵列；221-凸透镜。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
正如背景技术中所述，目前，APD单元阵列在使用时容易出现光串扰与电串扰，导致光电探测器的整体性能较差。其中，光串扰主要是斜向入射光在相邻像素点间引起的串扰，同时，器件中的二次光子横向发射至邻近的像素点后也不可避免的产生光串扰；光生载流子的横向移动会产生电串扰，导致整个器件的性能较差。
有鉴于此，为了解决上述问题，本申请提供了一种半导体器件，通过在相邻的器件区与间隔区之间设置沟槽的方式，实现对光串扰与电串扰的抑制，有效提升器件性能。
下面对本申请提供的半导体器件进行示例性说明：
作为一种可选的实现方式，请参阅图1，该半导体器件100包括衬底110、外延层、APD单元140以及共面电极160，其中，外延层位于衬底110一侧，外延层包括器件区120与间隔区130，相邻的器件区120与间隔区130之间设置有沟槽，且沟槽延伸至衬底110；
共面电极160位于衬底110另一侧，且共面电极160设置有入射窗口，入射窗口设置于与器件区120相对的位置。
一方面，由于相邻的器件区120与间隔区130之间通过沟槽隔离，因此APD单元140的光生载流子无法横向移动至相邻的APD单元140中，进而有效的抑制了光串扰的产生。另一方面，由于间隔区130的隔离作用，可以有效的对二次光子起到隔离作用，因此可以抑制光串扰，提升了器件的整体性能。同时，本申请提供的半导体器件100采用共面电极160，为半导体器件100的倒装焊接提供了条件。
作为一种实现方式，本申请提供的衬底110采用高掺杂衬底110，例如掺杂浓度为1e18 cm-3以上的InP衬底110。并且，在衬底110上制作外延层，然后对外延层进行刻蚀，以形成露出衬底110的沟槽，该沟槽将外延层的隔离出器件区120与间隔区130。需要说明的是，器件区120与间隔区130的厚度一致。
其中，在一种实现方式中，请参阅图2，本申请提供的外延层包括逐层连接的吸收层、渐变层、电荷层、倍增层以及接触。现有的APD单元140器件大都采用InP/InGaAs材料，其中，InGaAs作为吸收层，InP在较高电场下(>5x105V/cm)下而不被击穿，可以作为倍增层材料。考虑到InP和InGaAs的带隙差别较大，价带上大约0.4eV的能级差使得在InGaAs吸收层中产生的空穴，在达到InP倍增层之前在异质结边缘受到阻碍而速度大大减少，导致器件响应时间长，带宽很窄，因此在两种材料之间加InGaAs渐变层。此外，为了进一步调节吸收层和倍增层的电场分布，在器件设计中引入了电荷层，提高了器件速率和响应度。
在生长整个外延层后，在外延层上界定出器件区120与间隔区130，接着在器件区120上制作APD单元140。需要说明的是，APD器件结构是在PIN光电二极管的基础上，对P区和N区都进行了重掺杂，在邻近P区或N区引进n型或p型倍增区，以产生二次电子和空穴对，从而实现对一次光电流的放大作用。对于InP系列材料来说，由于空穴碰撞电离系数大于电子碰撞电离系数，通常将N型掺杂的增益区置于P区的位置。因此，在界定器件区120后，可在器件区120上完成掺杂、台面蚀刻、钝化以及金半接触等工艺形成APD单元140，进而形成APD器件。
需要说明的是，图1中所示的相互隔离的器件区120的数量为两个，但在实际应用中，器件区120呈阵列排布，其数量为多个，在此不做限定。
需要说明的是，为了保证相邻的器件区120之间完全隔离，需要以刻蚀的方式刻蚀出沟槽，且为了避免沟槽的底部残留外延层材料，导致出现电串扰，在刻蚀外延层时，需要刻蚀至露出衬底110为止。
并且，由于外延层几乎透明，因此为了防止二次光子横向发射至相邻的APD单元140，需要在沟槽表面镀反射膜150，其中，沟槽的表面包括侧壁与底部，反射膜150具有能够反射二次光子的作用，进而能够起到防止光串扰的效果。其中，本申请所述的沟槽表面，包括沟槽底面与沟槽侧壁。
本申请并不对反射膜150的材质与厚度进行限定，例如，反射膜150的材料包括Al2O3、SiO2、Si3N4、Ta2O5以及TiO2中的至少一种，且反射膜150的厚度一般为nm～0nm。当然地，在实际应用中，可以根据实际需求，例如根据折射率与光波长等参数，确定反射膜150的材料与厚度，在此不做限定。
并且，为了使抑制光串扰的效果更好，半导体器件100还包括位于器件区120上除APD单元140以外区域及位于APD单元140侧壁的反射膜150。即本申请中，可以在除APD单元140的区域外均镀反射膜150，以保证光串扰的抑制效果。
在一种实现方式中，位于衬底110另一侧的电极采用共面共面电极160，共面共面电极160指所有电极均位于同一平面上，且形成一个整体。在共面电极160上设置有入射窗口，入射窗口设置于与器件区120相对的位置，且仅能够通过入射窗口实现光线的入射。其中，共面共面电极160不仅易于封装，同时也作为镜面反射杂散入射光，进而提升器件性能。
此外，为了保证入射光尽可能从入射窗口传入，避免因反射等原因减小入射光，本申请中，半导体器件100还包括抗反射膜170，抗反射膜170位于入射窗口处。抗反射膜170能够将入射光尽可能沿入射窗口传播输入。
可选地，抗反射膜170的材料包括但不限于SiO2、Si3N4，且其厚度依照光波长及材料折射率而变化，根据实际情况确定，一般地，抗反射膜170的厚度为nm～0nm。
需要说明的是，请参阅图3，入射窗口也按照阵列方式排布，且数量也为多个，且入射窗口的数量与APD单元140的数量相同且位置相对。在一种可选的实现方式中，入射窗口位于APD单元140的正投影方向上，且入射窗口的大小与APD单元140的大小近似，进而能够实现光源更好的入射。
综上，本申请提供的半导体器件100能够有效的抑制光串扰与电串扰，进而提升器件性能。
基于上述实现方式，请参阅图4，本申请实施例还提供了一种半导体器件封装结构，该半导体器件封装结构包括上述的半导体器件100，半导体器件封装结构还包括基板210与凸透镜阵列220，其中，APD单元140的远离衬底110的一侧位于基板210上，凸透镜阵列220位于共面电极160上；且凸透镜阵列220中的每个凸透镜221均位于一个入射窗口处。
本申请提供的半导体器件封装结构中，采用倒装工艺进行焊接，并且配合凸透镜阵列220使用，可有效减小光入射角，从而减小光串扰影响。并且，可以对准直后的入射光发射角进行估算，APD单元140的入射光发散角满足公式：
a/b<tanα；
其中，a表示相邻两个APD单元140之间的间距，b表示衬底110厚度，α表示入射光发散角。即在相邻两个APD单元140之间的间距为a，衬底110厚度为b时，入射光发射脚的角度满足上述公式，进而可以在保证工艺水品允许的条件下，尽量减小APD单元140间距而不会增加光串扰对APD单元140的影响。
因此，本申请提供的半导体器件封装结构中，通过采用倒装焊，并集成凸透镜阵列220的方式，减小了APD单元140的间距，提高了APD单元140阵列的填充因子，同时提高了阵列像素间抗光串扰的能力，使得半导体器件封装结构的性能更好。
综上所述，本申请提供了一种半导体器件及其封装结构，所述半导体器件包括衬底；位于衬底一侧的多个外延层；其中，外延层包括器件区与间隔区，相邻的器件区与间隔区之间设置有沟槽，且沟槽延伸至衬底；位于器件区上的APD单元；以及位于衬底另一侧且设置有入射窗口的共面电极，其中，入射窗口设置于与器件区相对的位置。一方面，由于器件区与间隔区之间通过沟槽隔离，因此APD单元的光生载流子无法横向移动至相邻的APD单元中，进而有效的抑制了光串扰的产生。另一方面，间隔区还能对二次光子起到隔离作用，进而有效地抑制了光串扰，提升了器件的整体性能。此外，本申请提供的半导体器件采用共面电极，进而在进行半导体封装时，可以更便于倒装焊接。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
Claims (10)
1.一种半导体器件，其特征在于，所述半导体器件包括:
衬底；
位于所述衬底一侧的多个外延层；其中，所述外延层包括器件区与间隔区，相邻的器件区与间隔区之间设置有沟槽，且所述沟槽延伸至所述衬底；
位于所述器件区上的APD单元；以及
位于所述衬底另一侧且设置有入射窗口的共面电极，其中，所述入射窗口设置于与所述器件区相对的位置。
2.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括位于所述沟槽侧壁与底部的反射膜。
3.如权利要求2所述的半导体器件，其特征在于，所述半导体器件还包括位于所述器件区上除所述APD单元以外区域及位于所述APD单元侧壁的反射膜。
4.如权利要求2所述的半导体器件，其特征在于，制作所述反射膜的材料包括Al2O3、SiO2、Si3N4、Ta2O5以及TiO2中的一种。
5.如权利要求2所述的半导体器件，其特征在于，所述反射膜的厚度为100nm～1000nm。
6.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括抗反射膜，所述抗反射膜位于所述入射窗口处。
7.如权利要求6所述的半导体器件，其特征在于，抗反射膜的厚度为100nm～1000nm。
8.如权利要求6所述的半导体器件，其特征在于，所述外延层包括逐层连接的吸收层、渐变层、电荷层、倍增层以及接触层。
9.一种半导体器件封装结构，其特征在于，所述半导体器件封装结构包括如权利要求1至8任一项所述的半导体器件，所述半导体器件封装结构还包括：
基板，所述APD单元的远离所述衬底的一侧位于所述基板上；
凸透镜阵列，所述凸透镜阵列位于所述共面电极上；且所述凸透镜阵列中的每个凸透镜均位于一个入射窗口处。
10.如权利要求9所述的半导体器件封装结构，其特征在于，所述APD单元的入射光发散角满足公式：
a/b<tanα；
其中，a表示相邻两个APD单元之间的间距，b表示衬底厚度，α表示入射光发散角。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202221801485.0U CN217740536U (zh) | 2022-07-12 | 2022-07-12 | 一种半导体器件及其封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202221801485.0U CN217740536U (zh) | 2022-07-12 | 2022-07-12 | 一种半导体器件及其封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN217740536U true CN217740536U (zh) | 2022-11-04 |
Family
ID=83850877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202221801485.0U Active CN217740536U (zh) | 2022-07-12 | 2022-07-12 | 一种半导体器件及其封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN217740536U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024012353A1 (zh) * | 2022-07-12 | 2024-01-18 | 泉州市三安光通讯科技有限公司 | 一种半导体器件及其制作方法 |
-
2022
- 2022-07-12 CN CN202221801485.0U patent/CN217740536U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024012353A1 (zh) * | 2022-07-12 | 2024-01-18 | 泉州市三安光通讯科技有限公司 | 一种半导体器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11721714B2 (en) | Pixel isolation elements, devices and associated methods | |
| US20210273120A1 (en) | Photodetectors, preparation methods for photodetectors, photodetector arrays, and photodetection terminals | |
| TWI262611B (en) | Avalanche photo diode | |
| US6104047A (en) | Avalanche photodiode with thin built-in depletion region | |
| CN107768462A (zh) | 两级台面铟镓砷/铟磷雪崩光电二极管及其制备方法 | |
| JP2006339413A (ja) | 半導体受光装置及びその製造方法 | |
| US10367111B2 (en) | APD focal plane arrays with backside vias | |
| US11923466B2 (en) | Photodetector with integrated reflective grating structure | |
| Chen et al. | Top-illuminated In0. 52Al0. 48As-based avalanche photodiode with dual charge layers for high-speed and low dark current performances | |
| JPWO2018021126A1 (ja) | 受光素子及び近赤外光検出器 | |
| CN217740536U (zh) | 一种半导体器件及其封装结构 | |
| CN103956403B (zh) | 光电探测器制备方法及制备的广角光电探测器 | |
| CN115176346B (zh) | 单光子雪崩二极管器件 | |
| KR101371401B1 (ko) | 애벌런치 광다이오드 및 그 형성방법 | |
| EP1204148A2 (en) | Planar resonant cavity enhanced photodetector | |
| US11830954B2 (en) | Microstructure enhanced absorption photosensitive devices | |
| JP4985298B2 (ja) | アバランシェフォトダイオード | |
| KR102307789B1 (ko) | 후면 입사형 애벌런치 포토다이오드 및 그 제조 방법 | |
| WO2022099747A1 (zh) | 一种850nm波段高响应度探测器 | |
| CN115172394A (zh) | 一种半导体器件及其制作方法 | |
| JPWO2018021127A1 (ja) | 受光素子及び近赤外光検出器 | |
| CN112366233A (zh) | 一种GaN基紫外探测器及其制作方法 | |
| CN218299812U (zh) | 一种雪崩光电探测器结构 | |
| CN218730973U (zh) | 一种单载流子探测器结构 | |
| CN115312630B (zh) | 一种具有双漂移区的雪崩光电探测器的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231110 Address after: 362300 No. 2, Lianshan Industrial Zone, Gushan village, Shijing Town, Nan'an City, Quanzhou City, Fujian Province Patentee after: Quanzhou San'an Optical Communication Technology Co.,Ltd. Address before: No.753-799 Min'an Avenue, Hongtang Town, Tong'an District, Xiamen City, Fujian Province Patentee before: XIAMEN SANAN INTEGRATED CIRCUIT Co.,Ltd. |
|
| TR01 | Transfer of patent right |