JP7117531B2 - 蓄電装置および放電回路 - Google Patents

蓄電装置および放電回路 Download PDF

Info

Publication number
JP7117531B2
JP7117531B2 JP2018505293A JP2018505293A JP7117531B2 JP 7117531 B2 JP7117531 B2 JP 7117531B2 JP 2018505293 A JP2018505293 A JP 2018505293A JP 2018505293 A JP2018505293 A JP 2018505293A JP 7117531 B2 JP7117531 B2 JP 7117531B2
Authority
JP
Japan
Prior art keywords
transistor
power storage
discharge
voltage
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018505293A
Other languages
English (en)
Other versions
JPWO2017159035A1 (ja
Inventor
貴弘 久藤
義光 小田島
庸介 三谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2017159035A1 publication Critical patent/JPWO2017159035A1/ja
Application granted granted Critical
Publication of JP7117531B2 publication Critical patent/JP7117531B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
    • H02J7/345—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering using capacitors as storage or buffering devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J50/00—Circuit arrangements or systems for wireless supply or distribution of electric power
    • H02J50/05—Circuit arrangements or systems for wireless supply or distribution of electric power using capacitive coupling
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/338—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement
    • H02M3/3385—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement with automatic control of output voltage or current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)

Description

本発明は、蓄電装置、放電回路、および、蓄電装置の放電方法に関する。
従来、インバータ装置等の電力変換装置において、キャパシタに充電された電気を放電する放電回路が知られている。
この種の放電回路の一例として、ゲート電圧によって放電電流を調整し得るトランジスタと、トランジスタによって調整される放電電流が流れてレファレンス電圧を出力するシャント抵抗とを備え、放電によって低下していく放電電圧に応じて放電電流設定値を決定するとともに、キャパシタの残留電圧に対応して選択された放電電流設定値とレファレンス電圧から得られる放電電流とを比較して、放電電流が放電電流設定値に等しくなるようにゲート電圧を制御する定電力放電回路が開示されている（特許文献１参照）。
特開２００９－１１２１５６号公報
しかし、特許文献１に開示されている放電回路では、キャパシタの残留電圧の波形上における所定の区間ごとに放電電流設定値を設け、さらに、実際の放電電流が放電電流設定値に等しくなるようにゲート電圧を制御する必要がある。
そこで、本発明は、上記の放電電流設定値を設けることなく、簡略的な構成でキャパシタの放電電流を制御する蓄電装置等を提供することを目的とする。
上記の課題を解決するための蓄電装置の一態様は、蓄電部と、放電回路とを備える蓄電装置であって、前記放電回路は、電流入力端子が前記蓄電部の一端に接続され、前記蓄電部からの放電電流を通過させる第１トランジスタと、前記第１トランジスタの制御端子に接続され、前記第１トランジスタの出力電流を制御する演算増幅器と、前記演算増幅器の第１入力端子および前記蓄電部の一端に接続されたカレントミラー回路と、を有し、前記カレントミラー回路は、コレクタ端子が抵抗を介してレファレンス電圧源に接続された第２トランジスタと、コレクタ端子がツェナーダイオードを介して前記蓄電部の一端に接続された第３トランジスタと、を有し、前記抵抗と前記第２トランジスタのコレクタ端子との間の接続点は、前記演算増幅器の第１入力端子に接続され、前記演算増幅器は、前記第１入力端子と異なる第２入力端子を有し、強制放電の開始信号を前記第２入力端子を介して受け付けることで、前記接続点に接続された前記第１入力端子の電位の変化にともなう電圧を前記第１トランジスタの制御端子へ出力する。
また、上記の課題を解決するための放電回路の一態様は、上記の蓄電装置が備える放電回路である。
また、上記の課題を解決するために参考となる蓄電装置の放電方法の一態様は、蓄電部および放電回路を備える蓄電装置の放電方法であって、前記放電回路は、電流入力端子が前記蓄電部の一端に接続され、前記蓄電部からの放電電流を通過させる第１トランジスタと、前記第１トランジスタの制御端子に接続され、前記第１トランジスタの出力電流を制御する演算増幅器と、一端が前記演算増幅器の第１入力端子に接続され、当該一端と異なる他端がツェナーダイオードを介して前記蓄電部の一端に接続されたカレントミラー回路と、を有し、前記蓄電装置における放電は、第１ステップによる放電と、前記第１ステップよりも後の第２ステップによる放電と、を含み、前記第１ステップによる放電は、前記蓄電部の一端の電圧が前記ツェナーダイオードの降伏電圧よりも高い状態で行われ、前記第２ステップによる放電は、前記蓄電部の一端の電圧が前記ツェナーダイオードの降伏電圧よりも低い状態で、かつ、前記演算増幅器の第１入力端子に印加される電圧が、前記第１ステップよりも高い状態で行われる。
本発明によれば、簡略的な構成で定電力放電に近似した放電を行う放電回路を実現することができるので、小型化および低コスト化が可能な蓄電装置を実現することができる。
図１は、本発明の実施の形態に係る放電回路、および、蓄電装置の回路図である。 図２は、放電回路に設けられたツェナーダイオードのダイオード特性を示す模式図である。 図３は、本発明の実施の形態に係る蓄電装置および放電回路の各構成の動作状態を示すシミュレーション図である。
以下、本発明の実施の形態に係る放電回路および蓄電装置について、図面を参照しながら説明する。なお、以下に説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置および接続形態などは、一例であって本発明を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡略化する。
また、以下の実施の形態において、「接続される」とは、電気的に接続されることを意味し、直接的に接続される場合だけでなく、他の電気素子等を介して間接的に接続される場合も含まれる。
（実施の形態）
［蓄電装置および放電回路の構成］
図１は、本発明の実施の形態に係る放電回路１０、および、蓄電装置１の回路図である。
本実施の形態に係る蓄電装置１は、例えば、自動車などの車両に搭載される蓄電装置１を例に挙げて説明する。
本実施の形態に係る蓄電装置１は、車両に搭載されているバッテリＢＡＴＴと、バッテリＢＡＴＴに接続されたキャパシタＣ１と、キャパシタＣ１に接続された放電回路１０と、制御部２０とを備えている。ここで、キャパシタＣ１は、本発明の蓄電部の一例である。
バッテリＢＡＴＴは、スイッチＱ４を介して、キャパシタＣ１の一端（正極）ｃｐに接続されている。スイッチＱ４は、例えば、電界効果トランジスタ（ＦＥＴ）で構成される。キャパシタＣ１は、スイッチＱ４をオン状態にすることで充電されるとともに、スイッチＱ４をオフ状態にすることで充電が停止される。また、キャパシタＣ１の他端（負極）は接地されている。
放電回路１０は、キャパシタＣ１に充電された電気を放電する際に用いられる。放電回路１０は、キャパシタＣ１の放電電流を制御するトランジスタＱ１と、トランジスタＱ１の出力電流を制御する演算増幅器ＩＣ１と、演算増幅器ＩＣ１の非反転入力端子（Ｖ＋）に接続されたカレントミラー回路１５と、カレントミラー回路１５の入力側に接続されたツェナーダイオードＺＤ１と、カレントミラー回路１５の出力側に接続されたレファレンス電源ＲＥＦとを備えている。なお、トランジスタＱ１は、本発明の第１のトランジスタの一例である。また、レファレンス電源ＲＥＦは本発明の電流源の一例である。
本実施形態では、トランジスタＱ１は、ｎ型チャネルＦＥＴである。トランジスタＱ１の電流入力端子（ドレイン）は、抵抗Ｒ１を介して、キャパシタＣ１の一端ｃｐに接続され、電流出力端子（ソース）は、抵抗Ｒ２を介して、接地されている。また、トランジスタＱ１の制御端子（ゲート）には、演算増幅器ＩＣ１の出力端子が接続されており、演算増幅器ＩＣ１によりトランジスタＱ１のゲートへ印加する電圧を制御する。これにより、２つの電流端子間（ドレイン－ソース間）に流れるドレイン電流ＩＤの大きさを制御する。なお、トランジスタＱ１のソースは、本発明の出力端子の一例である。
演算増幅器ＩＣ１の出力端子は、抵抗Ｒ３および抵抗Ｒ４を介して、演算増幅器ＩＣ１の反転入力端子（Ｖ－）に接続されている。
カレントミラー回路１５は、入力側に流れる電流と同じ値の電流を出力側に流す回路であり、トランジスタＱ２およびＱ３を有する。トランジスタのＱ２およびＱ３のベース同士は接続されており、トランジスタＱ３のベースとコレクタも接続されている。ここで、トランジスタＱ２が出力側、トランジスタＱ３が入力側であり、トランジスタＱ３のコレクタ－エミッタ間に電流Ｉ１が流れると、トランジスタＱ２のコレクタ－エミッタ間にもほぼ同じ大きさの電流Ｉ２（Ｉ１≒Ｉ２）が流れる。なお、トランジスタＱ２、Ｑ３は、それぞれ、本発明の第２、第３のトランジスタの一例である。
トランジスタＱ２のコレクタには、抵抗Ｒ５およびＲ６を介して、一定電圧を出力するレファレンス電源ＲＥＦが接続されている。また、トランジスタＱ２のエミッタは、抵抗Ｒ７を介して接地されている。また、演算増幅器ＩＣ１の非反転入力端子（Ｖ＋）は、抵抗Ｒ５と抵抗Ｒ６との間の接続点ＥＲに接続されている。
トランジスタＱ３のコレクタには、抵抗Ｒ８を介して、ツェナーダイオードＺＤ１のアノードが接続され、ツェナーダイオードＺＤ１のカソードはキャパシタＣ１の一端ｃｐに接続されている。また、トランジスタＱ３のエミッタは、抵抗Ｒ９を介して接地されている。なお、抵抗Ｒ８、Ｒ９は、ツェナーダイオードＺＤ１に流れる電流を制限する抵抗である。
図２は、放電回路１０に設けられたツェナーダイオードＺＤ１のダイオード特性を示す模式図である。図２に示すように、キャパシタＣ１の電圧がツェナーダイオードＺＤ１の降伏電圧Ｖｚより大きい場合（第１区間）、ツェナーダイオードＺＤ１には電流Ｉ１が容易に流れる。なお、キャパシタＣ１の電圧がＶｚになるまでは、ツェナーダイオードの一般的な特徴により、Ｉ１は一定の値に保たれる。また、キャパシタＣ１の電圧が降伏電圧Ｖｚより小さい場合（第２区間）、ツェナーダイオードＺＤ１に流れる電流Ｉ１は、指数関数的に減少する。
制御部２０の出力端子は、抵抗Ｒ１１およびダイオードＤ１を介して、演算増幅器ＩＣ１の反転入力端子（Ｖ－）に接続されている。また、制御部２０の一方の入力端子は、抵抗Ｒ１０を介して、トランジスタＱ１のソースに接続されており、他方の入力端子は、キャパシタＣ１の一端ｃｐに接続されている。これにより、制御部２０は、トランジスタＱ１のソース電圧ＥＳとキャパシタＣ１の電圧を測定することができる。なお、抵抗Ｒ１０は、制御部２０を保護するための保護抵抗である。
以上のように、本実施形態の蓄電装置１が構成されている。
［蓄電装置および放電回路の動作］
次に、本発明の実施形態に係る蓄電装置１および放電回路１０の動作について説明する。
バッテリＢＡＴＴは、エンジンのスタータや車載電気機器などに電力を供給するとともに、キャパシタＣ１の充電にも用いられる。キャパシタＣ１は、バッテリＢＡＴＴの代り（またはバックアップ）に用いられるため、例えば、車両のエンジンキーがオン状態になっているなど、バッテリＢＡＴＴが車載機器に電力を供給可能な場合には、バッテリＢＡＴＴから電力を供給することにより、キャパシタＣ１をフル充電している。しかしながら、キャパシタＣ１は、フル充電状態が長時間におよぶと自身にストレスがかかり、劣化しやすい。そこで、蓄電装置１を使用しない場合（例えば、エンジンキーをオフ状態とした場合）は、キャパシタＣ１を放電することが望ましい。
図３は、蓄電装置１および放電回路１０の各構成の動作状態を示すシミュレーション図であり、（ａ）はキャパシタＣ１の電圧、（ｂ）はトランジスタＱ１のドレイン電流ＩＤ、（ｃ）は、トランジスタＱ１、抵抗Ｒ１および抵抗Ｒ２の消費電力を示している。
本実施の形態では、キャパシタＣ１は、最大充電電圧が２．５Ｖの電気二重層キャパシタを５つ直列接続しており、フル充電状態では、１２Ｖに充電されている（図３の（ａ）参照）。
このとき、ツェナーダイオードＺＤ１の降伏電圧Ｖｚを８．７Ｖとすると、ツェナーダイオードＺＤ１には降伏電圧（８．７Ｖ）以上の電圧が印加されるので、ツェナーダイオードＺＤ１には、電流Ｉ１が流れることになる。ただし、抵抗Ｒ８、Ｒ９をツェナーダイオードＺＤ１に直列に接続しているので、ツェナーダイオードＺＤ１に流れる最大電流Ｉ１ｍａｘは、数ｍＡ～数十ｍＡ程度に制限されている。
また、制御部２０からは、演算増幅器ＩＣ１の反転入力端子（Ｖ－）に対して、Ｖｒｅｆ以上の所定の電圧（例えば、２．５Ｖ）のＨｉ信号が出力されており、演算増幅器ＩＣ１の出力端子には、ゼロ電圧が出力されている。これにより、トランジスタＱ１はオフ状態となっており、トランジスタＱ１のドレイン電流ＩＤは、ゼロである。
この状態で、キャパシタＣ１の放電を開始する。まず、スイッチＱ４をオフ状態にすることで、キャパシタＣ１への電力供給を停止する。
この場合、上述したように、カレントミラー回路１５の入力側のトランジスタＱ３には、大きな電流Ｉ１ｍａｘが流れているので、カレントミラー回路１５の出力側のトランジスタＱ２にもほぼ同じ大きさの電流Ｉ２（≒Ｉ１ｍａｘ）が流れる。この電流Ｉ２は、レファレンス電源ＲＥＦから供給されているので、抵抗Ｒ５、Ｒ６の接続点ＥＲの電位ＶＥＲは、レファレンス電圧Ｖｒｅｆから抵抗Ｒ５による電圧降下分だけ下がった値になる（ＶＥＲ＝Ｖｒｅｆ－Ｉ２・Ｒ５）。電流Ｉ２が大きい（≒Ｉ１ｍａｘ）ことから、ＶＥＲは小さくなり、演算増幅器ＩＣ１の非反転入力端子（Ｖ＋）には、小さい電圧ＶＥＲが入力される。
ここで、制御部２０から、演算増幅器ＩＣ１の反転入力端子（Ｖ－）に、Ｖｒｅｆ以下の所定の電圧（例えば、０Ｖ）のＬｏｗ信号を出力する。これにより、演算増幅器ＩＣ１の出力端子には小さな電圧ＶＥＲが出力され、トランジスタＱ１のゲートにも同じ電圧が入力される。その結果、トランジスタＱ１はオン状態となり、ドレイン電流ＩＤが流れ始め、キャパシタＣ１の強制放電が始まる。
放電開始時のように、キャパシタＣ１の電圧がツェナーダイオードＺＤ１の降伏電圧Ｖｚより十分大きい場合（図３（ａ）の「第１区間」）には、上述したツェナーダイオードの一般的な特徴により、トランジスタＱ３に流れる電流Ｉ１が大きな電流値Ｉ１ｍａｘに保たれるので、トランジスタＱ２に流れる電流Ｉ２も、同様に、大きな電流値Ｉ１ｍａｘに保たれる。これにより、接続点ＥＲの電位ＶＥＲおよび演算増幅器ＩＣ１の出力端子の電位は、所定の低い電圧に維持される。これにより、トランジスタＱ１は完全な導通状態（フルオン状態）とはならずに、図３（ｂ）に示すように、トランジスタＱ１のドレイン電流ＩＤは小さな値に維持される。
キャパシタＣ１の放電が進み、キャパシタＣ１の電圧が徐々に低下し、ツェナーダイオードＺＤ１の降伏電圧Ｖｚより小さくなると（図３（ａ）の「第２区間」）、上述したツェナーダイオードの一般的な特徴により、トランジスタＱ３に流れる電流Ｉ１が、減少する。これにともなって、トランジスタＱ２に流れる電流Ｉ２も、同様に、減少するので、接続点ＥＲの電位ＶＥＲおよび演算増幅器ＩＣ１の出力端子の電位は、徐々に大きくなって、レファレンス電源の電圧Ｖｒｅｆに近づく。その結果、トランジスタＱ１は、徐々にフルオン状態になっていき、図３（ｂ）に示すように、トランジスタＱ１のドレイン電流ＩＤも大きくなっていく。
制御部２０は、キャパシタＣ１を放電している間、キャパシタＣ１の電圧を測定しており、キャパシタＣ１が予め設定した放電終了電圧（例えば、５Ｖ）になったときに、制御部２０からＨｉ信号を演算増幅器ＩＣ１の反転入力端子（Ｖ－）に出力する。これにより、トランジスタＱ１はオフ状態となり、キャパシタＣ１の放電が終了する。
［効果等］
本実施の形態に係る放電回路１０では、上述したように、キャパシタＣ１の電圧が比較的高い第１区間では、図３（ｂ）、（ｃ）に示すように、放電電流（ドレイン電流ＩＤ）を小さい値に抑えた定電流放電を行うことにより、トランジスタＱ１および抵抗Ｒ１、Ｒ２における電力損失が過度に大きくならないようにすることができる。また、キャパシタＣ１の電圧が減少してくる第２区間では、キャパシタＣ１の電圧低下に合わせてドレイン電流ＩＤが増加するので、図３（ｃ）に示すように、トランジスタＱ１および抵抗Ｒ１、Ｒ２における電力損失が大きく変動しないように、キャパシタＣ１を放電することができる。このように、本実施形態では、キャパシタＣ１の放電過程の全区間にわたって、トランジスタＱ１および抵抗Ｒ１、Ｒ２における電力損失が大きく変動することがなく、ほぼ一定の放電電力を実現している。
すなわち、放電過程の全区間にわたって、キャパシタＣ１の放電をほぼ均等に行うことができるので、放電電流の電力消費を担うトランジスタＱ１および抵抗Ｒ１、Ｒ２に、高電力仕様の部品を用いる必要がない。したがって、放電回路１０および蓄電装置１の小型化および低コスト化が可能となる。
また、本実施形態では、ツェナーダイオードＺＤ１および抵抗Ｒ５～Ｒ７などを調整することにより、キャパシタＣ１の電圧を所定の電圧まで下げる放電時間を制御することができる。例えば、ツェナーダイオードＺＤ１の降伏電圧Ｖｚを大きくすると、第１区間が短く（第２区間への切り替えが早く）なり、キャパシタＣ１の放電時間を短くすることができる。また、抵抗Ｒ５の抵抗値を小さくすると、レファレンス電圧Ｖｒｅｆと接続点ＥＲにおける電圧ＶＥＲとの差が小さくなるので、演算増幅器ＩＣ１の非反転入力端子（Ｖ＋）への入力電圧Ｖｉｎを放電開始時から大きくすることができる。これにより、第１区間におけるトランジスタＱ１のドレイン電流ＩＤを大きくすることができ、全体の放電時間を短縮することができる。
また、図３では、キャパシタＣ１にフル充電された１２Ｖの電圧を２０分以内に５Ｖに下げる例を示したが、キャパシタＣ１を構成するセル（本実施形態では電気二重層キャパシタ）の劣化が進行しない範囲で放電時間を制御することができる。
また、本実施形態では、キャパシタＣ１が予め設定した放電終了電圧になったときに放電を終了させている。これにより、放電終了時点には、キャパシタＣ１には所定の電荷が残っているので、完全放電によるセルの劣化や、次に充電する場合の充電時間を短じかくすることができる。なお、キャパシタＣ１に残す電圧は、残留させてもキャパシタＣ１に劣化が起きない電圧であり、キャパシタＣ１の種類や用途によって適宜決定される。本実施形態では、放電終了時のキャパシタＣ１の電圧を５Ｖとしたが、この場合、セル１つ当たりの残存電圧は１Ｖとなり、電気二重層キャパシタの劣化は起きにくいと考えられる。
また、本実施形態では、制御部２０は、トランジスタＱ１のソース電圧ＥＳを測定可能である。例えば、バッテリＢＡＴＴによりキャパシタＣ１を充電している場合、トランジスタＱ１はオフ状態になっているので、本来、トランジスタＱ１のソースに電圧は発生しないが、トランジスタＱ１が故障などした場合には、オン状態になって、ソースには電圧が発生する。また、キャパシタＣ１を放電している場合、トランジスタＱ１はオン状態になっているので、本来、トランジスタＱ１のソースに電圧が発生しているが、トランジスタＱ１が故障などした場合には、オフ状態になって、ソースには電圧が発生しない。このように、キャパシタＣ１を充電あるいは放電を行う際に、それぞれ、意図しない電圧がトランジスタＱ１のソースに検出された場合には、トランジスタＱ１が故障していると考えられる。したがって、トランジスタＱ１のソース電圧ＥＳを測定することにより、放電回路１０および蓄電装置１の異常検出を行うことができる。
以上、放電回路および蓄電装置について、実施の形態に基づいて説明したが、本発明は、上記の実施の形態に限定されるものではない。例えば、上記の実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で実施の形態における構成要素および機能を任意に組み合わせることで実現される形態も本発明に含まれる。
例えば、蓄電装置１に設けられるキャパシタＣ１は、電気二重層キャパシタに限られず、電解コンデンサや二次電池であってもよい。キャパシタＣ１は、単一のセルであっても複数のセルを組み合わせた構成であってもよく、例えば、直列接続された複数のセルを並列接続した構成や、並列接続された複数のセルを直列接続した構成であってもよい。
また、蓄電装置１は、バッテリＢＡＴＴを備えていたが、本発明はこれに限らず、バッテリの代わりに発電機であってもよい。また、蓄電装置１は、車両に限られず、家庭用や産業用の電気機器内に搭載されていてもよく、さらにバッテリＢＡＴＴは蓄電装置外にあってもよい。このとき、バッテリＢＡＴＴは、ＡＣ電源（商用交流電源）であってもよい。
また、蓄電装置１は、制御部２０を備えていたが、本発明はこれに限られず、制御部は、蓄電装置外にあってもよい。例えば、車両に搭載されているＥＣＵを用いて、蓄電装置１を制御することも可能である。
また、放電回路１０は、トランジスタＱ２に電流Ｉ２を供給するレファレンス電源ＲＥＦを備えていたが、本発明はこれに限らず、放電回路１０外から、電流を供給することも可能である。
１ 蓄電装置
１０ 放電回路
１５ カレントミラー回路
２０ 制御部
ＢＡＴＴ バッテリ
Ｃ１ キャパシタ（蓄電部）
ｃｐ キャパシタの一端
ＥＲ 接続点
Ｉ１、Ｉ２ 電流
ＩＤ トランジスタＱ１のドレイン電流（放電電流）
ＩＣ１ 演算増幅器
Ｑ１、Ｑ２、Ｑ３ トランジスタ
Ｑ４ スイッチ
Ｒ５、Ｒ６ 抵抗
ＲＥＦ レファレンス電源
ＶＥＲ 接続点ＥＲの電圧
Ｖｒｅｆ レファレンス電圧
Ｖｉｎ 演算増幅器ＩＣ１の非反転入力端子（Ｖ＋）の入力電圧
ＺＤ１ ツェナーダイオード

Claims (6)

  1. 蓄電部と、放電回路とを備える蓄電装置であって、
    前記放電回路は、
    電流入力端子が前記蓄電部の一端に接続され、前記蓄電部からの放電電流を通過させる第１トランジスタと、
    前記第１トランジスタの制御端子に接続され、前記第１トランジスタの出力電流を制御する演算増幅器と、
    前記演算増幅器の第１入力端子および前記蓄電部の一端に接続されたカレントミラー回路と、を有し、
    前記カレントミラー回路は、
    コレクタ端子が抵抗を介してレファレンス電圧源に接続された第２トランジスタと、
    コレクタ端子がツェナーダイオードを介して前記蓄電部の一端に接続された第３トランジスタと、を有し、
    前記抵抗と前記第２トランジスタのコレクタ端子との間の接続点は、前記演算増幅器の第１入力端子に接続さ れ、
    前記演算増幅器は、前記第１入力端子と異なる第２入力端子を有し、強制放電の開始信号を前記第２入力端子を介して受け付けることで、前記接続点に接続された前記第１入力端子の電位の変化にともなう電圧を前記第１トランジスタの制御端子へ出力する
    蓄電装置。
  2. さらに、制御部を備え、
    前記制御部は、
    前記蓄電部の一端に接続された入力端子と、
    前記演算増幅器の前記第２入力端子に接続された出力端子と、を有する、
    請求項１に記載の蓄電装置。
  3. 前記蓄電部に蓄えられた電荷の一部は、前記放電回路の動作により、前記第１トランジスタを介して強制的に放電され、
    前記第１トランジスタを介した強制的な放電は、
    前記制御部から前記演算増幅器を介して前記第１トランジスタの制御端子に入力される放電開始信号により開始され、
    前記制御部から前記演算増幅器を介して前記第１トランジスタの制御端子に入力される放電終了信号により終了する、
    請求項２に記載の蓄電装置。
  4. 前記放電開始信号は、前記蓄電部の一端の電圧が前記ツェナーダイオードの降伏電圧よりも高い状態において発され、
    前記放電終了信号は、前記蓄電部の一端の電圧が前記ツェナーダイオードの降伏電圧よりも低い状態において発される、
    請求項３に記載の蓄電装置。
  5. 前記強制的な放電の開始から終了までにおいて、
    前記蓄電部の一端の電圧が前記ツェナーダイオードの降伏電圧よりも低い状態における前記第１トランジスタの出力電流は、
    前記蓄電部の一端の電圧が前記ツェナーダイオードの降伏電圧よりも高い状態における前記第１トランジスタの出力電流よりも大きい、
    請求項３または４に記載の蓄電装置。
  6. 請求項１～５のいずれか１項に記載の蓄電装置が備える放電回路。
JP2018505293A 2016-03-17 2017-01-20 蓄電装置および放電回路 Active JP7117531B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016054334 2016-03-17
JP2016054334 2016-03-17
PCT/JP2017/001885 WO2017159035A1 (ja) 2016-03-17 2017-01-20 放電回路および蓄電装置

Publications (2)

Publication Number Publication Date
JPWO2017159035A1 JPWO2017159035A1 (ja) 2019-01-17
JP7117531B2 true JP7117531B2 (ja) 2022-08-15

Family

ID=59851131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018505293A Active JP7117531B2 (ja) 2016-03-17 2017-01-20 蓄電装置および放電回路

Country Status (5)

Country Link
US (2) US10833527B2 (ja)
JP (1) JP7117531B2 (ja)
CN (1) CN108702015B (ja)
DE (1) DE112017001341T5 (ja)
WO (1) WO2017159035A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11606023B2 (en) * 2020-10-08 2023-03-14 Winbond Electronics Corp. Discharge device for discharging internal power of electronic device
JP2023109098A (ja) * 2022-01-26 2023-08-07 株式会社Soken 平滑コンデンサの放電回路、及び平滑コンデンサの放電プログラム
CN114915282B (zh) * 2022-07-15 2022-11-25 深圳市单源半导体有限公司 一种功率稳定的放电电路及其方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003070178A (ja) 2001-08-27 2003-03-07 Denso Corp 充電状態調整装置及び充電状態検出装置
JP2008178202A (ja) 2007-01-17 2008-07-31 Omron Corp キャパシタ充電制御回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57118417U (ja) * 1981-01-16 1982-07-22
JPS57118417A (en) * 1981-01-16 1982-07-23 Seiko Epson Corp Production of quartz oscillator
JP3907123B1 (ja) * 2006-02-17 2007-04-18 株式会社パワーシステム キャパシタ蓄電電源用充電装置
JP5137115B2 (ja) 2007-10-31 2013-02-06 ニチコン株式会社 定電力放電回路、および該定電力放電回路を備えた電力変換装置
JP5341780B2 (ja) * 2010-01-04 2013-11-13 ルネサスエレクトロニクス株式会社 電力供給制御回路
CN102255498A (zh) * 2011-06-28 2011-11-23 上海宏力半导体制造有限公司 电荷泵电路
CN104065251B (zh) * 2013-03-18 2017-03-15 意法半导体研发（上海）有限公司 具有受控栅极放电电流的驱动器电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003070178A (ja) 2001-08-27 2003-03-07 Denso Corp 充電状態調整装置及び充電状態検出装置
JP2008178202A (ja) 2007-01-17 2008-07-31 Omron Corp キャパシタ充電制御回路

Also Published As

Publication number Publication date
CN108702015B (zh) 2021-08-17
US20210021148A1 (en) 2021-01-21
US11418050B2 (en) 2022-08-16
JPWO2017159035A1 (ja) 2019-01-17
CN108702015A (zh) 2018-10-23
WO2017159035A1 (ja) 2017-09-21
US10833527B2 (en) 2020-11-10
DE112017001341T5 (de) 2018-11-29
US20180366973A1 (en) 2018-12-20

Similar Documents

Publication Publication Date Title
US8513953B2 (en) Power supply device and method for making decision as to contactor weld of power supply device
US20190252893A1 (en) Battery charger with segmented power path switch
US9018921B2 (en) Battery charger architecture
US11418050B2 (en) Method for controlling discharge of power storage device
US10031190B2 (en) Voltage detection device
US7330015B2 (en) Power generation controller
JPS60121932A (ja) 車両充電発電機用制御装置
KR102186488B1 (ko) 자동차 배터리 비상 충전 장치 및 방법
CN111095713B (zh) 蓄电装置用升降压装置以及蓄电装置
JP6969505B2 (ja) 車載用の電源制御装置および車載用電源システム
JP2000324712A (ja) 電気二重層コンデンサ装置とその電圧制御方法
US8476877B2 (en) Fuel cell system and power management method thereof
JP2017163713A (ja) 充放電装置及び電源装置
JP2017147887A (ja) 電源システム
CN113922661A (zh) 一种boost升压电路及其控制方法
KR100585426B1 (ko) 축전상태에 따라 펄스전류의 크기를 조절하는 축전지의 수명연장 장치
JP2010063198A (ja) 電源装置及び蓄電手段の充電方法
JP3713828B2 (ja) 充電方法、充電装置及び充電制御回路
JP2014018076A (ja) 電源装置、制御回路、電源装置の制御方法
WO2023188367A1 (ja) 電源制御装置
JP2004229476A (ja) 電源装置
JP5238658B2 (ja) Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの短絡診断方法
JP6852590B2 (ja) Ｄｃ−ｄｃコンバータ
JP6528611B2 (ja) 制御回路およびスイッチング電源装置
CN113675925A (zh) 充放电控制装置、半导体芯片、电池管理系统及用电设备

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20190124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210209

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210402

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20210412

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220607

R151 Written notification of patent or utility model registration

Ref document number: 7117531

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151