CN102255498A

CN102255498A - 电荷泵电路

Info

Publication number: CN102255498A
Application number: CN2011101764748A
Authority: CN
Inventors: 吴冉青; 段新东; 彭进忠
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2011-06-28
Filing date: 2011-06-28
Publication date: 2011-11-23

Abstract

本发明公开一种电荷泵电路，至少包括：充放电电路，包含充电模块与放电模块，充电模块与放电模块的中间节点与一运算放大器之一输入端相连；电流复制电路不仅复制了充电电流，且产生基准电压，其输出端与为该运算放大器之另一输入端相连，以及运算放大器电路，其输出端连接至放电电路和复制电路中的NMOS，用于控制该放电模块之放电电流与复制电路的NMOS电流相等，而复制电路的NMOS电流永远等于PMOS电流，故本发明电荷泵电路达到了降低了充电电流和放电电流的不匹配程度，同时保证电荷泵的输出的工作电压范围较大的目的。

Description

电荷泵电路

技术领域

本发明关于一种电荷泵电路，特别是用于锁相环电路的电荷泵电路。

背景技术

随着集成电路技术的高速发展，锁相环(PLL)电路得到了越来越多的关注，目前锁相环电路在超大规模集成电路及片上系统中扮演着不可或缺的角色。

图1是现有锁相环电路的方块图。输入参考源Fin，输出振荡信号Fout。该输入参考源Fin与一反馈信号Fback同时输入至鉴相器101进行相位或频率比较，产生对应的误差信号送入至电荷泵102，并经环路滤波器103对累积对应的电量而产生压控电压，最后由压控振荡器104根据压控电压决定工作点，并输出对应的振荡信号Fout，其中，该反馈信号Fback为该振荡信号经过分频器105产生。

图2为图1中常用的第一种电荷泵电路的电路结构图。如图1所示，该电荷泵电路包括PMOS晶体管P1、NMOS晶体管N1、以及开关K1/K2，其中开关K1与K2之间串联在PMOS晶体管P1的漏极与NMOS晶体管N1的漏极之间，开关K1与K2的中间节点为电荷泵的输出，其连接至后续的环路滤波器103输出Vt。根据图2，当鉴相器101控制使得开关K1接通时，此时Vt为PMOS晶体管P1的漏极电压，漏极电压的上升造成漏极电流下降，即充电电路Iup下降，而另外，Vt的上升对于NMOS晶体管N1来说，则会造成其漏极电流的上升，即放电电流Idn上升，其仿真图形可如图3所示，其中纵坐标为电流，横坐标为电压，可见这种电荷泵电路容易造成充电电流与放电电流不匹配，特别是当Vt小于0.25v或大于1.55v时，即便是Vt的工作电压处于0.25v-1.55v之间，充电电流与放电电流的不匹配程度也高达5％，无法保证后续器件很好的工作。

针对上述充电电流与放电电流严重不匹配的问题，现有技术又提出了一种级联的电荷泵电路，如图4所示，这种级联的电荷泵电路包括级联的PMOS晶体管P1/P2、级联的NMOS晶体管N1/N2以及开关K1/K2，其中PMOS晶体管P1/P2、NMOS晶体管N1/N2均漏源相接，开关K1/K2串联在PMOS晶体管P2的漏极与NMOS晶体管N2的漏极之间，开关K1/K2的中间节点为电荷泵的输出，其连接至后续的环路滤波器输出Vt，图5为图4的仿真图形。可见，相比图2的电荷泵电路，这种级联的电荷泵电路的充电电流Iup与放电电流Idn匹配较好，不匹配程度仅为0.5％，但却存在如下缺点：由于增加级联的管子(P2/N2)使得Vt的低值需要大于两个MOS的阈值，而Vt的高值必须低于电源电压Vcc减去两个PMOS管的阈值，这样在同样的电源电压Vcc下，有效的Vt范围比较小(0.3v-1.3v)，不利于后续电路工作。特别是对于亚微米电路，电源电压Vcc通常较低，一般仅有1.8v，则有效的Vt范围更小，不利于后续电路工作。

综上所述，可知先前技术的电荷泵电路存在充电电流与放电电流匹配程度差及为改善匹配程度导致Vt工作电压范围小的问题，因此实有必要提出改进的技术手段，来解决此一问题。

发明内容

为克服上述现有技术的电荷泵电路存在的充电电流与放电电流匹配程度差及为改善匹配程度导致Vt工作电压范围小的缺点，本发明的主要目的在于提供一种电荷泵电路，其可以达到既改善匹配程度又保证Vt工作电压具有较大范围的目的。

为达上述及其它目的，本发明一种电荷泵电路，至少包含：

充放电电路，包含充电模块与放电模块，该充电模块与该放电模块的中间节点与一运算放大器电路之一输入端相连；

电流复制电路，用于复制该充电模块的充电电流，并产生一基准电压，其输出端与该运算放大器电路之另一输入端相连，以为该运算放大器电路提供一基准电压；以及

运算放大器电路，其输出端连接至该放电模块与该电流复制电路，用于控制该放电模块之放电电流与该电流复制电路的NMOS电流相等。

进一步地，该电流复制电路包括一电流镜电路及一第二NMOS晶体管，该电流镜电路包括一电流源以及栅极互连的第二PMOS晶体管与第三PMOS晶体管，该第二PMOS晶体管栅漏互连后接至该电流源，源极与该第三PMOS晶体管的源极连接至一电源电压，该第三PMOS晶体管漏极连接至该第二NMOS晶体管的漏极，并连接至该运算放大器电路的另一输入端，该第二NMOS晶体管的栅极接至该运算放大器电路的输出端，源极接地。

进一步地，该充电电路模块包括由一第一PMOS晶体管与该第二PMOS晶体管构成的镜像恒流源及第一开关，该第一PMOS晶体管与该第二PMOS晶体管栅极相连，源极接至该电源电压，漏极通过该第一开关接至该放电电路模块。

进一步地，该放电电路模块至少包含第一NMOS晶体管及第二开关，该第一NMOS晶体管漏极通过该第二开关与该第一开关连接，栅极接至该运算放大器电路的输出端。

进一步地，该电流复制电路的输出端接至该运算放大器电路的正输入端，该充电电路模块与该放电电路模块的中间节点接至该运算放大器电路的负输入端。

进一步地，该电荷泵电路应用于锁相环电路。

与现有技术相比，本发明电荷泵电路通过运算放大器电路的输出控制充放电电路的放电模块，进而控制放电电流的变化，降低了充电电流和放电电流的不匹配程度，使得电荷泵的充电电流和放电电流更为匹配，同时保证电荷泵的输出的工作电压范围较大。

附图说明

图1为现有锁相环电路的方块图；

图2为现有技术中第一种电荷泵电路的电路结构图；

图3为图2的电荷泵电路的仿真示意图；

图4为现有技术中第二种电荷泵电路的电路结构图；

图5为图4的电荷泵电路的仿真示意图；

图6为本发明一种电荷泵电路的电路结构图；

图7为本发明电荷泵电路的仿真示意图。

具体实施方式

以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由奔说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。

图6为本发明一种电荷泵电路较佳实施例的电路结构图。如图6所示，本发明一种电荷泵电路，包括充放电电路601、电流复制电路602以及运算放大器电路603。

充放电电路601包括充电电路模块604与放电电路模块605，其中充电电路模块包括由第一PMOS晶体管PM1与第二PMOS晶体管PM2构成的镜像恒流源及第一开关K1，第一PMOS晶体管与第二PMOS晶体管PM2栅极相连，源极均接至电源电压Vcc，第二PMOS晶体管PM2栅漏相连后通过恒流源I1接地，第一PMOS晶体管PM1漏极通过第一开关K1接至放电电路模块605，放电电路模块605至少包含第一NMOS晶体管NM1及第二开关K2，第一NMOS晶体管NM1漏极通过第二开关K2与第一开关K1连接，其栅极接至运算放大器电路603的输出端，源极接地，第一开关K1与第二开关K2的中间节点连接至环路滤波器(未示出)，并连接至运算放大器电路603的输入端。

电流复制电路602，不仅用于复制充电电路模块604的充电电流，而且用于为运算放大器电路603提供一基准电压，其包括一电流镜电路及一第二NMOS晶体管NM2，该电流镜电路包括一电流源I1以及栅极互连的第二PMOS晶体管PM2与第三PMOS晶体管PM3，其中第二PMOS晶体管PM2与第三PMOS晶体管PM3的栅极还与第一PMOS晶体管PM1栅极相连，第二PMOS晶体管PM2栅漏互连，并接电流源I1，源极与第三PMOS晶体管的源极均连接至电源电压Vcc，第三PMOS晶体管PM3漏极连接至第二NMOS晶体管NM2的漏极，并连接至运算放大器603的另一输入端，第二NMOS晶体管NM2的栅极接至运算放大器603的输出端，运算放大器603的输出端连接至第二NMOS晶体管NM2的栅极目的是为了得到适当的运算放大器电路603两端的输入电压以及适当的NM2、NM1的栅电压，这样NM2与NM1的漏电压会相等，由于NM2与PM3的漏电流是一定相等的，而且有相同的漏电压以及栅电压的NM1与NM2的漏电流相等，所以得到充放电电路601的电流相等，运算放大器603能修正开关动作时的漏电压得变化，使得这一状态能够稳定，同时第二NMOS晶体管NM2源极接地。

运算放大器电路603包含一运算放大器，其两输入端分别与充放电电路601及电流复制电路602连接，在本发明较佳实施例中，电流复制电路602连接至运算放大器电路603的正输入端，充放电电路601的输出连接至运算放大器电路603的负输入端，运算放大器电路603的输出端连接至放电模块605的第一NMOS晶体管NM1的栅极，用于控制第一NMOS晶体管NM1的栅极电压，进而控制放电电流的变化，同时运算放大器电路603的输出端还连接至第二NMOS晶体管的栅极，目的是为了得到适当的运算放大器两端的输入电压以及适当的NM2、NM1的栅电压，这样NM2与NM1的漏电压会相等，由于NM2与PM3的漏电流是一定相等的，而且有相同的漏电压以及栅电压的NM1与NM2的漏电流相等，所以得到充放电电路601的电流相等，运算放大器器能修正开关动作时的漏电压得变化，使得这一状态能够稳定。

下面进一步配合图7说明本发明的工作原理：

这里先考虑电荷泵的输出Vt上升情况，当鉴相器控制使得第一开关K1接通时，因Vt此时为第一PMOS管PM1的漏极电压，那么漏极电压上升造成漏极电流下降，即充电电流Iup下降；由于Vt同时接到运算放大器CMP1的负输入端，Vt上升，则运算放大器CMP1输出下降，此输出接至第一NMOS管NM1的栅极，即Vt上升时造成第一NMOS晶体管NM1的栅极电压下降；当鉴相器控制第一开关K1断开则结束充电过程，同时打开第二开关K2开始放电过程，因Vt上升造成第一NMOS晶体管NM1的栅极电压Vg下降，NM1的漏极电流即放电电流Idn和栅极电压Vg是正相关的，则放电电流Idn下降。这样在Vt上升时充电电流Iup和放电电流Idn都下降，选择合适的宽长比W/L，完全可以使得第一PMOS晶体管PM1和第一NMOS晶体管NM1的漏极电流误差充分小。通过图7的分析，充电电流与放电电流的不匹配程度仅为0.1％，Vt的工作电压范围也较宽，为0.1v-1.5v。

对于电荷泵的输出Vt下降的情况，则与上升过程完全相反，在此不予赘述。只有当Vt很低如接近第一NMOS晶体管NM1的阈值后，放电电流Idn会急剧减小，从而造成Vt很低时才会出现Iup(上升)和Idn(下降)严重不匹配。

因此，从上述工作原理来看，当电荷泵的输出Vt较高时Iup和Idn可以很好匹配而完全没有Vds效应，当且仅当Vt低于第一NMOS晶体管NM1阈值后才出现误差，可以解决了现有技术存在的缺陷，并且参照下表中性能的对比，可见相对于两种现有技术，本发明既改善了充电电流和放电电流的匹配程度，又保证Vt具有较宽范围的工作电压。

	不匹配程度	Vt范围
			第一种现有技术	5％	0.25v～1.5v
第二种现有技术	0.5％	0.3v～1.3v
			本发明	0.1％	0.1v～1.5v

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims

1.一种电荷泵电路，至少包括：

2.如权利要求1所述的电荷泵电路，其特征在于：该电流复制电路包括一电流镜电路及一第二NMOS晶体管，该电流镜电路包括一电流源以及栅极互连的第二PMOS晶体管与第三PMOS晶体管，该第二PMOS晶体管栅漏互连后接至该电流源，源极与该第三PMOS晶体管的源极连接至一电源电压，该第三PMOS晶体管漏极连接至该第二NMOS晶体管的漏极，并连接至该运算放大器电路的另一输入端，该第二NMOS晶体管的栅极接至该运算放大器电路的输出端，源极接地。

3.如权利要求2所述的电荷泵电路，其特征在于：该充电电路模块包括由一第一PMOS晶体管与该第二PMOS晶体管构成的镜像恒流源及第一开关，该第一PMOS晶体管与该第二PMOS晶体管栅极相连，源极接至该电源电压，漏极通过该第一开关接至该放电电路模块。

4.如权利要求3所述的电荷泵电路，其特征在于：该放电电路模块至少包含第一NMOS晶体管及第二开关，该第一NMOS晶体管漏极通过该第二开关与该第一开关连接，栅极接至该运算放大器电路的输出端。

5.如权利要求4所述的电荷泵电路，其特征在于：该电流复制电路的输出端接至该运算放大器电路的正输入端，该充电电路模块与该放电电路模块的中间节点接至该运算放大器电路的负输入端。

6.如权利要求1所述的电荷泵电路，其特征在于：该电荷泵电路应用于锁相环电路。