WO2017159035A1

WO2017159035A1 - 放電回路および蓄電装置

Info

Publication number: WO2017159035A1
Application number: PCT/JP2017/001885
Authority: WO
Inventors: 貴弘久藤; 義光小田島; 庸介三谷
Original assignee: パナソニックＩｐマネジメント株式会社
Priority date: 2016-03-17
Filing date: 2017-01-20
Publication date: 2017-09-21
Also published as: US20210021148A1; JPWO2017159035A1; US11418050B2; US10833527B2; CN108702015B; US20180366973A1; JP7117531B2; DE112017001341T5; CN108702015A

Abstract

放電回路（１０）は、蓄電部（Ｃ_１）に接続される第１のトランジスタと（Ｑ_１）と、第１のトランジスタ（Ｑ_１）の出力電流を制御する演算増幅器（ＩＣ_１）と、演算増幅器（ＩＣ_１）に接続されたカレントミラー回路（１５）とを備え、カレントミラー回路（１５）は、演算増幅器（ＩＣ_１）の非反転入力端子（Ｖ＋）に接続された第２のトランジスタ（Ｑ_２）と、蓄電部（Ｃ_１）に接続される第３のトランジスタ（Ｑ_３）とを有する。

Description

放電回路および蓄電装置

　本発明は、キャパシタに充電された電気を放電する放電回路、および、この放電回路を含む蓄電装置に関する。

　従来、インバータ装置等の電力変換装置において、キャパシタに充電された電気を放電する放電回路が知られている。

　この種の放電回路の一例として、ゲート電圧によって放電電流を調整し得るトランジスタと、トランジスタによって調整される放電電流が流れてレファレンス電圧を出力するシャント抵抗とを備え、放電によって低下していく放電電圧に応じて放電電流設定値を決定するとともに、キャパシタの残留電圧に対応して選択された放電電流設定値とレファレンス電圧から得られる放電電流とを比較して、放電電流が放電電流設定値に等しくなるようにゲート電圧を制御する定電力放電回路が開示されている（特許文献１参照）。

特開２００９－１１２１５６号公報

　しかし、特許文献１に開示されている放電回路では、キャパシタの残留電圧の波形上における所定の区間ごとに放電電流設定値を設け、さらに、実際の放電電流が放電電流設定値に等しくなるようにゲート電圧を制御する必要がある。

　そこで、本発明は、上記の放電電流設定値を設けることなく、簡略的な構成でキャパシタの放電電流を制御する放電回路とこれを備えた蓄電装置を提供することを目的とする。

　上記の課題を解決するための放電回路の一態様は、蓄電部に接続される第１のトランジスタと、前記第１のトランジスタの出力電流を制御する演算増幅器と、前記演算増幅器に接続されたカレントミラー回路とを備え、前記カレントミラー回路は、前記演算増幅器の非反転入力端子に接続された第２のトランジスタと、前記蓄電部に接続される第３のトランジスタとを有する。

　また、上記の課題を解決するための蓄電装置の一態様は、上記蓄電部と上記放電回路とを備え、蓄電部と放電回路とが接続されている。

　本発明によれば、簡略的な構成で定電力放電に近似した放電を行う放電回路を実現することができるので、小型化および低コスト化が可能な蓄電装置を実現することができる。

図１は、本発明の実施の形態に係る放電回路、および、蓄電装置の回路図である。図２は、放電回路に設けられたツェナーダイオードのダイオード特性を示す模式図である。図３は、本発明の実施の形態に係る蓄電装置および放電回路の各構成の動作状態を示すシミュレーション図である。

　以下、本発明の実施の形態に係る放電回路および蓄電装置について、図面を参照しながら説明する。なお、以下に説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置および接続形態などは、一例であって本発明を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

　なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡略化する。

　また、以下の実施の形態において、「接続される」とは、電気的に接続されることを意味し、直接的に接続される場合だけでなく、他の電気素子等を介して間接的に接続される場合も含まれる。

　（実施の形態）
　［蓄電装置および放電回路の構成］
　図１は、本発明の実施の形態に係る放電回路１０、および、蓄電装置１の回路図である。

　本実施の形態に係る蓄電装置１は、例えば、自動車などの車両に搭載される蓄電装置１を例に挙げて説明する。

　本実施の形態に係る蓄電装置１は、車両に搭載されているバッテリＢＡＴＴと、バッテリＢＡＴＴに接続されたキャパシタＣ_１と、キャパシタＣ_１に接続された放電回路１０と、制御部２０とを備えている。ここで、キャパシタＣ_１は、本発明の蓄電部の一例である。

　バッテリＢＡＴＴは、スイッチＱ_４を介して、キャパシタＣ_１の一端（正極）ｃｐに接続されている。スイッチＱ_４は、例えば、電界効果トランジスタ（ＦＥＴ）で構成される。キャパシタＣ_１は、スイッチＱ_４をオン状態にすることで充電されるとともに、スイッチＱ_４をオフ状態にすることで充電が停止される。また、キャパシタＣ_１の他端（負極）は接地されている。

　放電回路１０は、キャパシタＣ_１に充電された電気を放電する際に用いられる。放電回路１０は、キャパシタＣ_１の放電電流を制御するトランジスタＱ_１と、トランジスタＱ_１の出力電流を制御する演算増幅器ＩＣ_１と、演算増幅器ＩＣ_１の非反転入力端子（Ｖ＋）に接続されたカレントミラー回路１５と、カレントミラー回路１５の入力側に接続されたツェナーダイオードＺＤ_１と、カレントミラー回路１５の出力側に接続されたレファレンス電源ＲＥＦとを備えている。なお、トランジスタＱ_１は、本発明の第１のトランジスタの一例である。また、レファレンス電源ＲＥＦは本発明の電流源の一例である。

　本実施形態では、トランジスタＱ_１は、ｎ型チャネルＦＥＴである。トランジスタＱ_１の電流入力端子（ドレイン）は、抵抗Ｒ_１を介して、キャパシタＣ_１の一端ｃｐに接続され、電流出力端子（ソース）は、抵抗Ｒ_２を介して、接地されている。また、トランジスタＱ_１の制御端子（ゲート）には、演算増幅器ＩＣ_１の出力端子が接続されており、演算増幅器ＩＣ_１によりトランジスタＱ_１のゲートへ印加する電圧を制御する。これにより、２つの電流端子間（ドレイン－ソース間）に流れるドレイン電流Ｉ_Ｄの大きさを制御する。なお、トランジスタＱ_１のソースは、本発明の出力端子の一例である。

　演算増幅器ＩＣ_１の出力端子は、抵抗Ｒ_３および抵抗Ｒ_４を介して、演算増幅器ＩＣ_１の反転入力端子（Ｖ－）に接続されている。

　カレントミラー回路１５は、入力側に流れる電流と同じ値の電流を出力側に流す回路であり、トランジスタＱ_２およびＱ_３を有する。トランジスタのＱ_２およびＱ_３のベース同士は接続されており、トランジスタＱ_３のベースとコレクタも接続されている。ここで、トランジスタＱ_２が出力側、トランジスタＱ_３が入力側であり、トランジスタＱ_３のコレクタ－エミッタ間に電流Ｉ_１が流れると、トランジスタＱ_２のコレクタ－エミッタ間にもほぼ同じ大きさの電流Ｉ_２（Ｉ_１≒Ｉ_２）が流れる。なお、トランジスタＱ_２、Ｑ_３は、それぞれ、本発明の第２、第３のトランジスタの一例である。

　トランジスタＱ_２のコレクタには、抵抗Ｒ_５およびＲ_６を介して、一定電圧を出力するレファレンス電源ＲＥＦが接続されている。また、トランジスタＱ_２のエミッタは、抵抗Ｒ_７を介して接地されている。また、演算増幅器ＩＣ_１の非反転入力端子（Ｖ＋）は、抵抗Ｒ_５と抵抗Ｒ_６との間の接続点ＥＲに接続されている。

　トランジスタＱ_３のコレクタには、抵抗Ｒ_８を介して、ツェナーダイオードＺＤ_１のアノードが接続され、ツェナーダイオードＺＤ_１のカソードはキャパシタＣ_１の一端ｃｐに接続されている。また、トランジスタＱ_３のエミッタは、抵抗Ｒ_９を介して接地されている。なお、抵抗Ｒ_８、Ｒ_９は、ツェナーダイオードＺＤ_１に流れる電流を制限する抵抗である。

　図２は、放電回路１０に設けられたツェナーダイオードＺＤ_１のダイオード特性を示す模式図である。図２に示すように、キャパシタＣ_１の電圧がツェナーダイオードＺＤ_１の降伏電圧Ｖ_ｚより大きい場合（第１区間）、ツェナーダイオードＺＤ_１には電流Ｉ_１が容易に流れる。なお、キャパシタＣ_１の電圧がＶ_ｚになるまでは、ツェナーダイオードの一般的な特徴により、Ｉ_１は一定の値に保たれる。また、キャパシタＣ_１の電圧が降伏電圧Ｖ_ｚより小さい場合（第２区間）、ツェナーダイオードＺＤ_１に流れる電流Ｉ_１は、指数関数的に減少する。

　制御部２０の出力端子は、抵抗Ｒ_１１およびダイオードＤ_１を介して、演算増幅器ＩＣ_１の反転入力端子（Ｖ－）に接続されている。また、制御部２０の一方の入力端子は、抵抗Ｒ_１０を介して、トランジスタＱ_１のソースに接続されており、他方の入力端子は、キャパシタＣ_１の一端ｃｐに接続されている。これにより、制御部２０は、トランジスタＱ_１のソース電圧ＥＳとキャパシタＣ_１の電圧を測定することができる。なお、抵抗Ｒ_１０は、制御部２０を保護するための保護抵抗である。

　以上のように、本実施形態の蓄電装置１が構成されている。

　［蓄電装置および放電回路の動作］
　次に、本発明の実施形態に係る蓄電装置１および放電回路１０の動作について説明する。

　バッテリＢＡＴＴは、エンジンのスタータや車載電気機器などに電力を供給するとともに、キャパシタＣ_１の充電にも用いられる。キャパシタＣ_１は、バッテリＢＡＴＴの代り（またはバックアップ）に用いられるため、例えば、車両のエンジンキーがオン状態になっているなど、バッテリＢＡＴＴが車載機器に電力を供給可能な場合には、バッテリＢＡＴＴから電力を供給することにより、キャパシタＣ_１をフル充電している。しかしながら、キャパシタＣ_１は、フル充電状態が長時間におよぶと自身にストレスがかかり、劣化しやすい。そこで、蓄電装置１を使用しない場合（例えば、エンジンキーをオフ状態とした場合）は、キャパシタＣ_１を放電することが望ましい。

　図３は、蓄電装置１および放電回路１０の各構成の動作状態を示すシミュレーション図であり、（ａ）はキャパシタＣ_１の電圧、（ｂ）はトランジスタＱ_１のドレイン電流Ｉ_Ｄ、（ｃ）は、トランジスタＱ_１、抵抗Ｒ_１および抵抗Ｒ_２の消費電力を示している。

　本実施の形態では、キャパシタＣ_１は、最大充電電圧が２．５Ｖの電気二重層キャパシタを５つ直列接続しており、フル充電状態では、１２Ｖに充電されている（図３の（ａ）参照）。

　このとき、ツェナーダイオードＺＤ_１の降伏電圧Ｖ_ｚを８．７Ｖとすると、ツェナーダイオードＺＤ_１には降伏電圧（８．７Ｖ）以上の電圧が印加されるので、ツェナーダイオードＺＤ_１には、電流Ｉ１が流れることになる。ただし、抵抗Ｒ_８、Ｒ_９をツェナーダイオードＺＤ_１に直列に接続しているので、ツェナーダイオードＺＤ_１に流れる最大電流Ｉ_１ｍａｘは、数ｍＡ～数十ｍＡ程度に制限されている。

　また、制御部２０からは、演算増幅器ＩＣ_１の反転入力端子（Ｖ－）に対して、Ｖ_ｒｅｆ以上の所定の電圧（例えば、２．５Ｖ）のＨｉ信号が出力されており、演算増幅器ＩＣ_１の出力端子には、ゼロ電圧が出力されている。これにより、トランジスタＱ_１はオフ状態となっており、トランジスタＱ_１のドレイン電流Ｉ_Ｄは、ゼロである。

　この状態で、キャパシタＣ_１の放電を開始する。まず、スイッチＱ_４をオフ状態にすることで、キャパシタＣ_１への電力供給を停止する。

　この場合、上述したように、カレントミラー回路１５の入力側のトランジスタＱ_３には、大きな電流Ｉ_１ｍａｘが流れているので、カレントミラー回路１５の出力側のトランジスタＱ_２にもほぼ同じ大きさの電流Ｉ_２（≒Ｉ_１ｍａｘ）が流れる。この電流Ｉ_２は、レファレンス電源ＲＥＦから供給されているので、抵抗Ｒ_５、Ｒ_６の接続点ＥＲの電位Ｖ_ＥＲは、レファレンス電圧Ｖ_ｒｅｆから抵抗Ｒ_５による電圧降下分だけ下がった値になる（Ｖ_ＥＲ＝Ｖ_ｒｅｆ－Ｉ２・Ｒ５）。電流Ｉ_２が大きい（≒Ｉ_１ｍａｘ）ことから、Ｖ_ＥＲは小さくなり、演算増幅器ＩＣ_１の非反転入力端子（Ｖ＋）には、小さい電圧Ｖ_ＥＲが入力される。

　ここで、制御部２０から、演算増幅器ＩＣ_１の反転入力端子（Ｖ－）に、Ｖ_ｒｅｆ以下の所定の電圧（例えば、０Ｖ）のＬｏｗ信号を出力する。これにより、演算増幅器ＩＣ_１の出力端子には小さな電圧Ｖ_ＥＲが出力され、トランジスタＱ_１のゲートにも同じ電圧が入力される。その結果、トランジスタＱ_１はオン状態となり、ドレイン電流Ｉ_Ｄが流れ始め、キャパシタＣ_１の強制放電が始まる。

　放電開始時のように、キャパシタＣ_１の電圧がツェナーダイオードＺＤ_１の降伏電圧Ｖ_ｚより十分大きい場合（図３（ａ）の「第１区間」）には、上述したツェナーダイオードの一般的な特徴により、トランジスタＱ_３に流れる電流Ｉ_１が大きな電流値Ｉ_１ｍａｘに保たれるので、トランジスタＱ_２に流れる電流Ｉ_２も、同様に、大きな電流値Ｉ_１ｍａｘに保たれる。これにより、接続点ＥＲの電位Ｖ_ＥＲおよび演算増幅器ＩＣ_１の出力端子の電位は、所定の低い電圧に維持される。これにより、トランジスタＱ_１は完全な導通状態（フルオン状態）とはならずに、図３（ｂ）に示すように、トランジスタＱ_１のドレイン電流Ｉ_Ｄは小さな値に維持される。

　キャパシタＣ_１の放電が進み、キャパシタＣ_１の電圧が徐々に低下し、ツェナーダイオードＺＤ_１の降伏電圧Ｖ_ｚより小さくなると（図３（ａ）の「第２区間」）、上述したツェナーダイオードの一般的な特徴により、トランジスタＱ_３に流れる電流Ｉ_１が、減少する。これにともなって、トランジスタＱ_２に流れる電流Ｉ_２も、同様に、減少するので、接続点ＥＲの電位Ｖ_ＥＲおよび演算増幅器ＩＣ_１の出力端子の電位は、徐々に大きくなって、レファレンス電源の電圧Ｖ_ｒｅｆに近づく。その結果、トランジスタＱ_１は、徐々にフルオン状態になっていき、図３（ｂ）に示すように、トランジスタＱ_１のドレイン電流Ｉ_Ｄも大きくなっていく。

　制御部２０は、キャパシタＣ_１を放電している間、キャパシタＣ_１の電圧を測定しており、キャパシタＣ_１が予め設定した放電終了電圧（例えば、５Ｖ）になったときに、制御部２０からＨｉ信号を演算増幅器ＩＣ_１の反転入力端子（Ｖ－）に出力する。これにより、トランジスタＱ_１はオフ状態となり、キャパシタＣ_１の放電が終了する。

　［効果等］
　本実施の形態に係る放電回路１０では、上述したように、キャパシタＣ_１の電圧が比較的高い第１区間では、図３（ｂ）、（ｃ）に示すように、放電電流（ドレイン電流Ｉ_Ｄ）を小さい値に抑えた定電流放電を行うことにより、トランジスタＱ_１および抵抗Ｒ_１、Ｒ_２における電力損失が過度に大きくならないようにすることができる。また、キャパシタＣ_１の電圧が減少してくる第２区間では、キャパシタＣ_１の電圧低下に合わせてドレイン電流Ｉ_Ｄが増加するので、図３（ｃ）に示すように、トランジスタＱ_１および抵抗Ｒ_１、Ｒ_２における電力損失が大きく変動しないように、キャパシタＣ_１を放電することができる。このように、本実施形態では、キャパシタＣ_１の放電過程の全区間にわたって、トランジスタＱ_１および抵抗Ｒ_１、Ｒ_２における電力損失が大きく変動することがなく、ほぼ一定の放電電力を実現している。

　すなわち、放電過程の全区間にわたって、キャパシタＣ_１の放電をほぼ均等に行うことができるので、放電電流の電力消費を担うトランジスタＱ_１および抵抗Ｒ_１、Ｒ_２に、高電力仕様の部品を用いる必要がない。したがって、放電回路１０および蓄電装置１の小型化および低コスト化が可能となる。

　また、本実施形態では、ツェナーダイオードＺＤ_１および抵抗Ｒ_５～Ｒ_７などを調整することにより、キャパシタＣ_１の電圧を所定の電圧まで下げる放電時間を制御することができる。例えば、ツェナーダイオードＺＤ_１の降伏電圧Ｖ_ｚを大きくすると、第１区間が短く（第２区間への切り替えが早く）なり、キャパシタＣ_１の放電時間を短くすることができる。また、抵抗Ｒ_５の抵抗値を小さくすると、レファレンス電圧Ｖ_ｒｅｆと接続点ＥＲにおける電圧Ｖ_ＥＲとの差が小さくなるので、演算増幅器ＩＣ_１の非反転入力端子（Ｖ＋）への入力電圧Ｖ_ｉｎを放電開始時から大きくすることができる。これにより、第１区間におけるトランジスタＱ_１のドレイン電流Ｉ_Ｄを大きくすることができ、全体の放電時間を短縮することができる。

　また、図３では、キャパシタＣ_１にフル充電された１２Ｖの電圧を２０分以内に５Ｖに下げる例を示したが、キャパシタＣ_１を構成するセル（本実施形態では電気二重層キャパシタ）の劣化が進行しない範囲で放電時間を制御することができる。

　また、本実施形態では、キャパシタＣ_１が予め設定した放電終了電圧になったときに放電を終了させている。これにより、放電終了時点には、キャパシタＣ_１には所定の電荷が残っているので、完全放電によるセルの劣化や、次に充電する場合の充電時間を短じかくすることができる。なお、キャパシタＣ_１に残す電圧は、残留させてもキャパシタＣ_１に劣化が起きない電圧であり、キャパシタＣ_１の種類や用途によって適宜決定される。本実施形態では、放電終了時のキャパシタＣ_１の電圧を５Ｖとしたが、この場合、セル１つ当たりの残存電圧は１Ｖとなり、電気二重層キャパシタの劣化は起きにくいと考えられる。

　また、本実施形態では、制御部２０は、トランジスタＱ_１のソース電圧ＥＳを測定可能である。例えば、バッテリＢＡＴＴによりキャパシタＣ_１を充電している場合、トランジスタＱ_１はオフ状態になっているので、本来、トランジスタＱ_１のソースに電圧は発生しないが、トランジスタＱ_１が故障などした場合には、オン状態になって、ソースには電圧が発生する。また、キャパシタＣ_１を放電している場合、トランジスタＱ_１はオン状態になっているので、本来、トランジスタＱ_１のソースに電圧が発生しているが、トランジスタＱ_１が故障などした場合には、オフ状態になって、ソースには電圧が発生しない。このように、キャパシタＣ_１を充電あるいは放電を行う際に、それぞれ、意図しない電圧がトランジスタＱ_１のソースに検出された場合には、トランジスタＱ_１が故障していると考えられる。したがって、トランジスタＱ_１のソース電圧ＥＳを測定することにより、放電回路１０および蓄電装置１の異常検出を行うことができる。

　以上、放電回路および蓄電装置について、実施の形態に基づいて説明したが、本発明は、上記の実施の形態に限定されるものではない。例えば、上記の実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で実施の形態における構成要素および機能を任意に組み合わせることで実現される形態も本発明に含まれる。

　例えば、蓄電装置１に設けられるキャパシタＣ_１は、電気二重層キャパシタに限られず、電解コンデンサや二次電池であってもよい。キャパシタＣ_１は、単一のセルであっても複数のセルを組み合わせた構成であってもよく、例えば、直列接続された複数のセルを並列接続した構成や、並列接続された複数のセルを直列接続した構成であってもよい。

　また、蓄電装置１は、バッテリＢＡＴＴを備えていたが、本発明はこれに限らず、バッテリの代わりに発電機であってもよい。また、蓄電装置１は、車両に限られず、家庭用や産業用の電気機器内に搭載されていてもよく、さらにバッテリＢＡＴＴは蓄電装置外にあってもよい。このとき、バッテリＢＡＴＴは、ＡＣ電源（商用交流電源）であってもよい。

　また、蓄電装置１は、制御部２０を備えていたが、本発明はこれに限られず、制御部は、蓄電装置外にあってもよい。例えば、車両に搭載されているＥＣＵを用いて、蓄電装置１を制御することも可能である。

　また、放電回路１０は、トランジスタＱ_２に電流Ｉ_２を供給するレファレンス電源ＲＥＦを備えていたが、本発明はこれに限らず、放電回路１０外から、電流を供給することも可能である。

　１　　　蓄電装置
　１０　　放電回路
　１５　　カレントミラー回路
　２０　　制御部
　ＢＡＴＴ　バッテリ
　Ｃ_１　　キャパシタ（蓄電部）　
　ｃｐ　　キャパシタの一端
　ＥＲ　　接続点
　Ｉ_１、Ｉ_２　電流
　Ｉ_Ｄ　　トランジスタＱ_１のドレイン電流（放電電流）
　ＩＣ_１　演算増幅器
　Ｑ_１、Ｑ_２、Ｑ_３　トランジスタ
　Ｑ_４　　スイッチ
　Ｒ_５、Ｒ_６　抵抗
　ＲＥＦ　レファレンス電源
　Ｖ_ＥＲ　　接続点ＥＲの電圧
　Ｖ_ｒｅｆ　レファレンス電圧
　Ｖ_ｉｎ　　演算増幅器ＩＣ_１の非反転入力端子（Ｖ＋）の入力電圧
　ＺＤ_１　ツェナーダイオード

Claims

　蓄電部に接続される第１のトランジスタと、
　前記第１のトランジスタの出力電流を制御する演算増幅器と、
　前記演算増幅器に接続されたカレントミラー回路と
を備え、
　前記カレントミラー回路は、前記演算増幅器の非反転入力端子に接続された第２のトランジスタと、前記蓄電部に接続される第３のトランジスタとを有する
　放電回路。
　前記蓄電部は、ツェナーダイオードを介して前記第３のトランジスタと接続される
　請求項１に記載の放電回路。
　さらに、
　前記第２のトランジスタに電流を供給する電流源を有し、
　前記電流源と前記第２のトランジスタとの間に抵抗が接続されている
　請求項１または２に記載の放電回路。
　請求項１～３のいずれか１項に記載の前記蓄電部と前記放電回路とを備え、
　前記蓄電部と前記放電回路とが接続されている
　蓄電装置。
　さらに、前記放電回路を用いて前記蓄電部の放電電流を制御する制御部を備え、
　前記制御部は、前記蓄電部の電圧が所定値以下になった場合に、前記第１のトランジスタをオフ状態にする
　請求項４に記載の蓄電装置。
　前記制御部は、前記蓄電部を充電または放電しているときに、前記第１のトランジスタの出力端子の電圧を測定する
　請求項４または５に記載の蓄電装置。