JP7104234B2 - 同期検出回路及び無線通信装置 - Google Patents

同期検出回路及び無線通信装置 Download PDF

Info

Publication number
JP7104234B2
JP7104234B2 JP2021506864A JP2021506864A JP7104234B2 JP 7104234 B2 JP7104234 B2 JP 7104234B2 JP 2021506864 A JP2021506864 A JP 2021506864A JP 2021506864 A JP2021506864 A JP 2021506864A JP 7104234 B2 JP7104234 B2 JP 7104234B2
Authority
JP
Japan
Prior art keywords
detection
unit
synchronization
output
peak
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021506864A
Other languages
English (en)
Other versions
JPWO2020188716A1 (ja
Inventor
晃弘 岡
昌志 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Publication of JPWO2020188716A1 publication Critical patent/JPWO2020188716A1/ja
Application granted granted Critical
Publication of JP7104234B2 publication Critical patent/JP7104234B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7073Synchronisation aspects
    • H04B1/7075Synchronisation aspects with code phase acquisition
    • H04B1/7077Multi-step acquisition, e.g. multi-dwell, coarse-fine or validation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

本発明は、拡散符号化変調方式でのフレーム同期を行う同期検出回路に係り、特に、CNR(Carrier to Noise Ratio:搬送波対雑音比)が低い環境においても、拡散符号化変調方式のフレーム同期を正しい位置で確実に検出できる同期検出回路及び無線通信装置に関する。
[従来の技術]
拡散符号化変調方式は、送信信号に対して拡散符号を掛け合わせることで、低CNRの環境であっても受信側で復調可能である。
一般的にフレーム同期は、マッチトフィルタでの相関出力から、既知のパターンであるプリアンブル位置を閾値判定で検出し、そこから正確な復調開始位置を推定するものである。
[従来のフレーム信号:図9]
従来のフレーム信号について図9を参照しながら説明する。図9は、従来のフレーム信号の一例を示す概略図である。
従来のフレーム信号は、図9に示すように、プリアンブル信号とデータ信号(実データ)とから1フレームが構成されている。このプリアンブル信号を用いて後述するマッチトフィルタで同期検出を行うものである。
[無線通信装置の受信側のディジタル信号処理回路:図10]
次に、一般的な受信側のディジタル信号処理回路について図10を参照しながら説明する。図10は、無線通信装置の受信側のディジタル処理回路の構成ブロック図である。
無線通信装置の受信側のディジタル信号処理回路は、図10に示すように、受信IF(Intermediate Frequency:中間周波数)信号のアナログ信号を入力してディジタルIF信号に変換するADC(Analogue Digital Converter)1と、ディジタルIF信号をディジタルベースバンド信号に周波数変換を行う周波数変換部2と、ディジタルベースバンド信号のダウンサンプルを行うダウンサンプル部3と、ダウンサンプルされた信号のゲイン(利得)を適切な範囲に自動制御するAGC(Auto Gain Controller)4と、自動利得制御された信号の周波数を一定に保つよう自動制御するAFC(Auto Frequency Controller)5と、自動周波数制御された信号について同期処理を行う同期処理部6と、同期処理された信号を逆拡散して復調処理を行い、受信データを出力する逆拡散/復調処理部7とを備えている。
[従来の同期検出回路:図11]
次に、図10における同期処理部における従来の同期検出回路について図11を参照しながら説明する。図11は、従来の同期検出回路の構成ブロック図である。
従来の同期検出回路は、図11に示すように、AFC5からの自動周波数制御された信号を入力し、既知のプリアンブル信号について相関を検出し、相関値(MF)を出力するマッチトフィルタ(MF:Matched Filter/相関器)8と、MF8からの相関値と固定の同期閾値とを比較し、同期閾値を超えている場合にピークとして検出し、同期検出フラグを出力する比較・ピーク検出部9とを備えている。
[出力レベルのばらつき:図12]
しかし、低CNRの環境では、受信信号に比べて雑音が支配的であるため、フレーム同期の検出に用いるマッチトフィルタの出力レベルにばらつきが生じることがある。
出力レベルのばらつきについて図12を参照しながら説明する。図12は、CNR=-10dBの時のマッチトフィルタ出力の波形を示す図である。図12では、横軸が時間で、縦軸が相関レベルである。
低CNRの環境では、マッチトフィルタのピークレベルが低下する。
図12では、〇部分がマッチトフィルタピークを示しており、〇部分の最も低いレベルと最も高いレベルとの間でマッチトフィルタの出力レベルにばらつきが見られる。図12では、縦方向の太い矢印がばらつき範囲となる。
ここで、閾値を2,500とした場合に、それより下のピークではフレーム逃がしが発生する。
[関連技術]
尚、関連する先行技術として、特許第4489980号公報「フレーム同期回路」(特許文献1)がある。
特許文献1には、同期ワードと相関がなされると予測される所定の期間においてのみ、受信信号と同期ワードとの複素相関値の記憶及び走査を行い、フレーム同期位置の検出を行うことにより、フレーム長に拘わらず、フレーム同期を確率できることが示されている。他に、特許文献2には、スペクトル拡散受信の同期捕捉、特許文献3には、直交変調信号のユニークワードによる遅延検波に関する技術が開示されている。
特許第4489980号公報 特開2008-211714号公報 特開平10-164161号公報
しかしながら、上記従来の拡散符号化変調方式における低CNRの環境では、フレーム同期に用いるマッチトフィルタの出力レベルにばらつきが生じるため、ピークが閾値より低くなる場合には、フレーム逃がしや誤同期が発生し、通信に支障をきたすという問題点があった。
尚、特許文献1には、無線フレームの前段にトーン信号を配置し、そのトーン信号を遅延検波することでマッチトフィルタのピークレベル位置を検出することについての記載がない。
本発明は上記実情に鑑みて為されたもので、低CNRの環境においても、拡散符号化変調方式のフレーム同期を確実に正しい位置で検出する同期検出回路及び無線通信装置を提供することを目的とする。
上記従来例の問題点を解決するための本発明は、拡散符号化変調方式における受信信号のフレーム同期を検出する同期検出回路であって、受信信号のフレーム内の既知のプリアンブル信号から相関を検出して相関値を出力するマッチトフィルタと、相関値と第1の閾値とを比較して同期検出を行い、第1の同期検出フラグを出力する比較・ピーク検出部と、平均化された遅延検波の結果からトーン信号の位置を検出して相関値のピーク位置の範囲を推定するピーク位置推定部と、推定されたピーク位置の範囲から相関値の最大値を検出して同期検出を行い、第2の同期フラグを出力する最大値検出部と、比較・ピーク検出部からの第1の同期検出フラグと最大値検出部からの第2の同期検出フラグのいずれかを選択する選択部とを有するものである。
本発明は、上記同期検出回路において、選択部が、比較・ピーク検出部から入力される第1の同期検出フラグと、最大値検出部から入力される第2の同期検出フラグの内で、先に入力された方を選択して同期検出フラグとして出力するものである。
本発明は、上記同期検出回路において、最大値検出部が、マッチトフィルタからの相関値と第2の閾値とを比較して同期検出を行うもので、第2の閾値が、第1の閾値より低いものである。
本発明は、上記同期検出回路において、ピーク位置推定部が、トーン信号終了の位置を検出して、当該位置からトーン信号に続くプリアンブル信号の特定期間を相関値のピーク位置の範囲とするものである。
本発明は、無線通信装置であって、上記同期検出回路を有するものである。また、本発明は、無線通信装置の受信側のディジタル信号処理回路であって、上記同期検出回路を有するものである。
本発明によれば、拡散符号化変調方式における受信信号のフレーム同期を検出する同期検出回路であって、受信信号のフレーム内の既知のプリアンブル信号から相関を検出して相関値を出力するマッチトフィルタと、相関値と第1の閾値とを比較して同期検出を行い、第1の同期検出フラグを出力する比較・ピーク検出部と、平均化された遅延検波の結果からトーン信号の位置を検出して相関値のピーク位置の範囲を推定するピーク位置推定部と、推定されたピーク位置の範囲から相関値の最大値を検出して同期検出を行い、第2の同期フラグを出力する最大値検出部と、比較・ピーク検出部からの第1の同期検出フラグと最大値検出部からの第2の同期検出フラグのいずれかを選択する選択部とを有する同期検波回路としているので、低CNRの環境においても、拡散符号化変調方式のフレーム同期を確実に正しい位置で検出できる効果がある。
本発明によれば、上記同期検出回路を有する無線通信装置としているので、低CNRの環境においても、拡散符号化変調方式のフレーム同期を確実に行うことができる効果がある。
本フレーム信号を示す概略図である。 本同期検出回路の構成ブロック図である。 遅延検波平均化部の構成ブロック図である。 CNR=40dBの時の遅延検波出力を示す図である。 CNR=-10dBの時の遅延検波出力を示す図である。 ピーク位置推定部の構成ブロック図である。 トーン信号検出の説明図である。 送信側及び受信側の回路を含む無線通信装置の構成ブロック図である。 従来のフレーム信号の一例を示す概略図である。 無線通信装置の受信側のディジタル処理回路の構成ブロック図である。 従来の同期検出回路の構成ブロック図である。 CNR=-10dBの時のマッチトフィルタ出力の波形を示す図である。
本発明の実施の形態について図面を参照しながら説明する。
[実施の形態の概要]
本発明の実施の形態に係る同期検出回路(本同期検出回路)は、マッチトフィルタと、マッチトフィルタ出力と固定閾値との比較で同期検出を行う比較・ピーク検出部とを用いた同期検出に加えて、平均化された遅延検波の結果からトーン信号の位置を検出してマッチトフィルタ出力のピーク位置の範囲を推定するピーク位置推定部と、推定されたピーク位置の範囲からマッチトフィルタ出力の最大値を検出して同期検出を行う最大値検出部と、比較・ピーク検出部からの同期検出と最大値検出部からの同期検出とを選択する選択部を有するものであり、低CNRの環境においても、拡散符号化変調方式のフレーム同期を確実に正しい位置で検出できるものである。
また、本発明の実施の形態に係る無線通信装置は、本同期検出回路を備えるものであり、低CNRの環境においても、拡散符号化変調方式のフレーム同期を確実に行うことができるものである。
[本フレーム信号:図1]
本同期検出回路を説明する前に、本発明の実施の形態に係るフレーム信号(本フレーム信号)について図1を参照しながら説明する。図1は、本フレーム信号を示す概略図である。
本フレーム信号は、図1に示すように、1フレームが従来のプリアンブル信号とデータ信号(実データ)の前段にトーン信号を追加して配置した構成となっている。このトーン信号が後述するように、マッチトフィルタのピーク位置を推定するのに用いられる。
[本同期検出回路:図2]
次に、本同期検出回路について図2を参照しながら説明する。図2は、本同期検出回路の構成ブロック図である。
本同期検出回路は、図2に示すように、マッチトフィルタ(MF)8と、比較・ピーク検出部9と、最大値検出部10と、遅延検波平均化部11と、ピーク位置推定部12と、選択部13とを基本的に有している。
本同期検出回路の各部を説明する。
[MF8]
マッチトフィルタ(MF)8は、従来と同様で、AFC5からの自動周波数制御された受信信号の既知のプリアンブル信号から相関値(MF出力)を出力する。
[比較・ピーク検出部9]
比較・ピーク検出部9は、従来と同様で、MF8からの相関値を入力し、固定の同期閾値(請求項における第1の閾値)と比較して、同期閾値を超えていれば、相関ピークとして同期検出フラグを選択部13に出力する。比較・ピーク検出部9から出力されるフラグを「同期検出フラグA」とする。
[遅延検波平均化部11]
遅延検波平均化部11は、AFC5からの出力を入力し、本トーン信号の遅延検波出力(平均化された遅延検波の結果)と平均電力をピーク位置推定部12に出力する。遅延検波平均化部11の具体的な構成は後述する。
[ピーク位置推定部12]
ピーク位置推定部12は、本トーン信号の遅延検波出力と平均電力から本トーン信号の終了を検出し、それを基にMFピーク位置がある範囲(期間)を推定して最大値検出部10に出力する。この範囲(期間)を「MFピーク位置推定期間」と呼ぶ。
尚、ピーク位置推定部12の具体的な構成は後述する。
[最大値検出部10]
最大値検出部10は、MF8からのMF出力を入力し、ピーク位置推定部12からのMFピーク位置推定期間においてMFピークの最大値を検出し、同期検出フラグを選択部13に出力する。最大値検出部10から出力されるフラグを「同期検出フラグB」とする。
具体的には、最大値検出部10では、ピーク位置推定部12からのMFピーク位置推定期間において、MFピークの値をレジスタ及び比較器等を用いて最大値を検索し、MFピーク位置推定期間終了時点でのMFピーク最大値を検出した位置をMFピーク位置としてデータ復調開始位置を推定する。
更に、具体的には、ピーク位置推定部12からトーン信号の終了を検出する信号が最大値検出部10に入力されると、そのトーン信号の終了から特定期間(MFピーク位置推定期間)において、トーン信号終了直後のプリアンブル信号のMF出力の最大値(ピーク)を検出し、そのピーク位置についての同期検出フラグBを選択部13に出力する。ピーク位置の検出は、MFピーク位置推定期間内における最初のピークを最大ピークとしてもよい。
[選択部13]
選択部13は、比較・ピーク検出部9からの同期検出フラグAと最大値検出部10からの同期検出フラグBを入力し、いずれかを選択して同期検出フラグとして出力する。
選択部13での選択の基準は、先に入力されたフラグを同期検出フラグとして選択している。
[遅延検波平均化部11:図3]
次に、遅延検波平均化部11について図3を参照しながら具体的に説明する。図3は、遅延検波平均化部の構成ブロック図である。
遅延検波平均化部11は、図3に示すように、ダウンサンプル部111と、複数の遅延検波部112と、電力計算部113と、複数の位相回転部114と、加算器115と、平均化処理部116と、平均化処理部117とを有している。
ダウンサンプル部111は、AFC5からの出力(AFC出力)を入力し、ダウンサンプルして複数の遅延検波部112と電力計算部113に出力する。
複数の遅延検波部112は、1シンボル遅延検波部112-1、2シンボル遅延検波部112-2、3シンボル遅延検波部112-3、4シンボル遅延検波部112-4、…、64シンボル遅延検波部112-64とから構成され、各シンボル数の遅延検波を行って、奇数シンボル遅延検波部ではQ相のみを出力し、偶数シンボル遅延検波部ではI相のみを出力する。
電力計算部113は、ダウンサンプル部111からの出力について電力を計算し、電力値を平均化処理部117に出力する。
複数の位相回転部114は、2シンボル遅延検波部112-2の後段に-π/2位相回転部114-2、3シンボル遅延検波部112-3の後段に-2π/2位相回転部114-3、4シンボル遅延検波部112-4の後段に-3π/2位相回転部114-4、…、64シンボル遅延検波部112-64の後段に-63π/2位相回転部114-64が設けられた構成となっており、各位相を回転して、結果としてはQ相のみを出力する。
加算器115は、1シンボル遅延検波部112-1、-π/2位相回転部114-2、-2π/2位相回転部114-3、-3π/2位相回転部114-4、…、-63π/2位相回転部114-64からのQ相のみの出力を入力して加算(合計)し、平均化処理部116に出力する。
平均化処理部116は、加算器115からの出力の平均化処理を行い、平均化処理の結果を出力する。この出力を「遅延検波出力」と呼ぶ。
平均化処理部117は、電力計算部113からの出力の平均化処理を行い、平均電力を出力する。
[遅延検波出力:図4,5]
次に、平均化処理部116からの遅延検波出力について図4,5を参照しながら説明する。図4は、CNR=40dBの時の遅延検波出力を示す図であり、図5は、CNR=-10dBの時の遅延検波出力を示す図である。各図は、2段の波形を示しているが、上段が遅延検波出力の波形で、下段が遅延検波出力の移動平均を示している。
図4,5で、トーン信号部分は、枠で囲んで示している。
図4は、CNRが良好であるので、トーン信号を明確に識別できる。一方、図5では、ノイズの影響を受けているものの、CNR=-10dBの環境であっても、トーン信号を識別できるものである。
本同期検出回路では、このトーン信号の識別可能な特徴を利用して、トーン信号に続くプリアンブル信号の特定期間をMFピーク位置推定期間として同期検出を行い、低CNR環境でも同期確立できるよう工夫したものである。
[ピーク位置推定部12:図6]
次に、ピーク位置推定部について図6を参照しながら具体的に説明する。図6は、ピーク位置推定部の構成ブロック図である。
ピーク位置推定部12は、図6に示すように、比較器121、乗算器122、セレクタ123、加算器124、累積カウンタ(Register)125、比較器126、反転器(Inverter)127、遅延器(Z-1)128、論理積回路(AND)129を備えている。
乗算器122は、遅延検波平均化部11の平均化処理部117からの平均電力を入力し、1/40を乗算して比較器121に乗算結果の閾値Aを出力する。
比較器121は、遅延検波平均化部11の平均化処理部116からの遅延検波出力と乗算器122からの閾値Aを入力し、両者を比較し、閾値Aを遅延検波出力が超えた場合に「1」を、超えない場合に「0」をセレクタ123に出力する。
ここで、平均電力の1/40の値を乗算しているのは、CNR=-10dB程度の信号を確実に抽出するために、余裕をもって-16dB程度まで検出できるようにしたものである。平均電力(相関出力の平均)を1に正規化しており、-16dBの場合は、1/40となる。
セレクタ123は、入力が「1」の場合(遅延検波出力が閾値Aを超えた場合)、外部からの「1」を選択して加算器124に出力し、入力が「0」の場合(遅延検波出力が閾値Aを超えない場合)、外部からの「-0.5」を選択して加算器124に出力する。
平均電力の1/40の乗算やセレクタ123から出力される「1」又は「-0.5」といった値はあくまで一例であり、環境によって最適な値を使用する。
加算器124は、セレクタ123からの「1」又は「-0.5」の出力を入力し、累積カウンタ125からの累積カウンタ値と加算し、累積カウンタ125に出力する。
累積カウンタ(Register)125は、加算器124からの加算結果を入力し、内部に累積カウント値として記憶して加算器124と比較器126に出力する。
比較器126は、累積カウンタ125からのカウント値と固定値の閾値Bを比較し、カウント値が閾値Bを超えると「1」を反転器127と遅延器128に出力し、超えない場合は「0」を出力する。
ここで、閾値Bは、トーン信号のサンプル長「768」の1/2の値を設定しており、「384」である。
反転器(Inverter)127は、比較器126からの出力「1」又は「0」を入力して反転させ「0」又は「1」をAND129に出力する。
遅延器(Z-1)128は、比較器126からの出力「1」又は「0」を入力して1サンプルタイミングを遅延させてAND129に出力する。
論理積回路(AND)129は、反転器127と遅延器128からの出力を入力し、論理積を演算して出力を行う。
具体的には、比較器126からの出力が「0」(閾値Bをカウント値が超えていない場合)であれば、反転器127からの出力は反転されて「1」となり、遅延器128からの出力は「0」(以前に入力を「0」とする)となるので、論理積は「0」となる。
また、比較器126からの出力が「1」(閾値Bをカウント値が超えた場合)であれば、反転器127からの出力は反転されて「0」となり、遅延器128からの出力は「0」(以前に入力を「0」とする)となるので、論理積は「0」となる。
その後に、比較器126からの出力が「0」(閾値Bをカウント値が下回った場合)であれば、反転器127からの出力は反転されて「1」となり、遅延器128からの出力は「1」(以前に入力が「1」である)となるので、初めて論理積は「1」となる。
つまり、AND129からの出力が「1」となるのは、累積カウンタ125からのカウント値が一旦閾値Bを超え、その後閾値Bを下回った状態になったときである。これは、トーン信号の終了を検出したものである。このトーン信号の終了を検出するピーク位置推定部12での具体的な動作については以下説明する。
[トーン信号の終了を検出する動作:図7]
次に、本同期検出回路におけるピーク位置推定部12でのピーク位置検出の動作について図7を参照しながら説明する。図7は、トーン信号検出の説明図である。
図7では、上段に、ピーク位置推定部12の比較器121に入力される遅延検波出力の波形を示しており、乗算器122からの閾値Aが破線で示されている。また、中段に、比較器121からの出力が「0」の場合は、「遅延検波出力量子化」(量子化出力)として「-」の帯で、出力が「1」の場合は、量子化出力として「+」の帯で示されている。更に、下段に、累積カウンタ125からの出力と閾値Bが示されている。尚、累積カウンタ125からの出力は、カウント値であるので、実際は細かい階段状になるが、それを直線で簡略化している。
図7に示すように、本同期検出回路のピーク位置推定部12では、そのトーン信号の終了を検出しようとするものである。
具体的には、トーン信号の入力前は、遅延検波出力が閾値Aを超えないため、比較器121からの量子化出力は「-」であり、累積カウンタ125からの出力は「0」のまま推移する。
遅延検波出力が閾値Aを超えると、量子化出力が「+」になり、累積カウンタ125からの出力が累積加算されて増加する。
また、トーン信号において、閾値Aを超えない場合も発生するので、量子化出力が「-」となり、累積カウンタ125からの出力が減少する。
累積カウンタ125からの出力の増減を繰り返しながら、トーン信号が特定期間発生していれば、累積カウンタ125からの出力が閾値Bを超えるようになり、その後、トーン信号が終了すると、遅延検波出力が閾値Aを超えなくなり、量子化出力が「-」となり、累積カウンタ125からの出力が減少して閾値Bを下回るとAND129が論理積「1」を出力するので、累積カウンタ125からの出力が閾値Bを下回ったタイミングを検出することができる。
上記のように、トーン信号の終了をピーク位置推定部12が検出すると、その後にはフレーム内のプリアンブル信号が続くことになるので、トーン信号の終了から特定期間をMFピーク位置の推定期間として最大値検出部10に出力する。
最大値検出部10では、その推定期間でMF出力の最大値を検出して、そのタイミングを同期検出フラグBで選択部13に出力する。
選択部13では、比較・ピーク検出部9からの同期検出フラグAと最大値検出部10からの同期検出フラグBのいずれかを選択する。例えば、選択部13に先に入力されたフラグを同期検出フラグとして出力する。
このようにして、本同期検出回路では、MF8と比較・ピーク検出部9を用いた従来の同期検出に対して、MF8、遅延検波平均化部11、ピーク位置推定部12、最大値検出部10を用いたトーン信号による同期検出を追加したものであり、低CNRの環境で従来の同期検出が困難な場合に、トーン信号による同期検出が有効に補助するものとなるものである。
また、本同期検出回路では、フェージング等によりトーン信号を見逃してしまうと場合でも、従来の同期検出が為されるので、拡散符号化変調方式のフレーム同期を確実に行うことができるものである。
[無線通信装置:図8]
本同期検波回路を含む無線通信装置について図8を参照しながら説明する。図8は、送信側及び受信側の回路を含む無線通信装置の構成ブロック図である。
本同期検波回路を含む無線通信装置は、図8に示すように、本実施の形態に係るディジタル信号処理の受信側の構成と、送信側の構成を含み、他局(移動局又は基地局又は中継局)との無線送受信を行うものであり、本同期検出回路によって、拡散符号化変調方式の無線データを受信する場合の受信フレーム同期を確実に行うことができるものである。
図8に示す無線通信装置は、上述した受信側のディジタル信号処理回路32を含み、また、拡散符号化変調方式の送信側の回路を含み構成される。
尚、各部を制御するCPU、データを一時記憶するメモリ、電力供給部等の機能は図示していない。
送信側回路は、図8に示すように、誤り訂正符号化部21で送信用データを誤り訂正符号化し、変調マッピング部22でデータマッピングを行い、拡散符号多重化部23で拡散符号多重化し、送信RF部24で送信RFにて送信出力する。フレーム信号にトーン信号を付加するのは、例えば、送信RF部24で行うことが考えられる。
受信側回路は、図8に示すように、受信RF部31で受信信号を入力し、受信IF信号に変換し、受信側ディジタル信号処理回路32内の本同期検出回路で上述したトーン信号を利用した受信フレームの同期を行い、受信側ディジタル信号処理回路32から受信データを出力する。
[実施の形態の効果]
本同期検出回路によれば、マッチトフィルタ8と、マッチトフィルタ出力と固定閾値との比較で同期検出を行う比較・ピーク検出部9とを用いた同期検出に加えて、平均化された遅延検波の結果からトーン信号の位置を検出してマッチトフィルタ出力のピーク位置の範囲を推定するピーク位置推定部12と、推定されたピーク位置の範囲からマッチトフィルタ出力の最大値を検出して同期検出を行う最大値検出部10と、比較・ピーク検出部9からの同期検出と最大値検出部10からの同期検出とを選択する選択部13を有するものであり、低CNRの環境においても、拡散符号化変調方式のフレーム同期を確実に正しい位置で検出できる効果がある。
また、本無線通信装置によれば、本同期検出回路を備えるものであり、低CNRの環境においても、拡散符号化変調方式のフレーム同期を確実に行うことができる効果がある。
本発明は、低CNRの環境においても、拡散符号化変調方式のフレーム同期を確実に正しい位置で検出する同期検出回路及び無線通信装置、無線通信装置の受信側のディジタル信号処理回路に好適である。
1…ADC(Analogue Digital Converter)、 2…周波数変換部、 3…ダウンサンプル部、 4…AGC(Auto Gain Controller)、 5…AFC(Auto Frequency Controller)、 6…同期処理部、 7…逆拡散/復調処理部、 8…マッチトフィルタ(MF:Matched Filter/相関器)、 9…比較・ピーク検出部、 10…最大値検出部、 11…遅延検波平均化部、 12…ピーク位置推定部、 13…選択部、 21…誤り訂正符号化部、 22…変調マッピング部、23…拡散符号多重化部、 24…送信RF部、 31…受信RF部、32…受信側ディジタル信号処理回路、 111…ダウンサンプル部、 112…遅延検波部、 113…電力計算部、 114…位相回転部、 115…加算器、 116…平均化処理部、 117…平均化処理部、 121…比較器、 122…乗算器、 123…セレクタ、 124…加算器、 125…累積カウンタ(Register)、 126…比較器、 127…反転器(Inverter)、 128…遅延器(Z-1)、 129…論理積回路(AND)

Claims (5)

  1. 拡散符号化変調方式における受信信号のフレーム同期を検出する同期検出回路であって、
    受信信号のフレーム内の既知のプリアンブル信号から相関を検出して相関値を出力するマッチトフィルタと、
    前記相関値と第1の閾値とを比較して同期検出を行い、第1の同期検出フラグを出力する比較・ピーク検出部と、
    平均化された遅延検波の結果からトーン信号の位置を検出して前記相関値のピーク位置の範囲を推定するピーク位置推定部と、
    前記推定されたピーク位置の範囲から前記相関値の最大値を検出して同期検出を行い、第2の同期フラグを出力する最大値検出部と、
    前記比較・ピーク検出部からの第1の同期検出フラグと前記最大値検出部からの第2の同期検出フラグのいずれかを選択する選択部とを有する同期検波回路。
  2. 選択部は、比較・ピーク検出部から入力される第1の同期検出フラグと、最大値検出部から入力される第2の同期検出フラグの内で、先に入力された方を選択して同期検出フラグとして出力する請求項1記載の同期検出回路。
  3. 最大値検出部は、マッチトフィルタからの相関値と第2の閾値とを比較して同期検出を行うもので、前記第2の閾値は、第1の閾値より低い請求項1記載の同期検出回路。
  4. ピーク位置推定部は、トーン信号終了の位置を検出して、当該位置から前記トーン信号に続くプリアンブル信号の特定期間を相関値のピーク位置の範囲とする請求項1記載の同期検出回路。
  5. 請求項1記載の同期検出回路を有する無線通信装置。
JP2021506864A 2019-03-18 2019-03-18 同期検出回路及び無線通信装置 Active JP7104234B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/011266 WO2020188716A1 (ja) 2019-03-18 2019-03-18 同期検出回路及び無線通信装置

Publications (2)

Publication Number Publication Date
JPWO2020188716A1 JPWO2020188716A1 (ja) 2021-10-28
JP7104234B2 true JP7104234B2 (ja) 2022-07-20

Family

ID=72519731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021506864A Active JP7104234B2 (ja) 2019-03-18 2019-03-18 同期検出回路及び無線通信装置

Country Status (2)

Country Link
JP (1) JP7104234B2 (ja)
WO (1) WO2020188716A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003283378A (ja) 2002-03-26 2003-10-03 Matsushita Electric Ind Co Ltd 同期判定装置および同期判定方法
JP2007155940A (ja) 2005-12-01 2007-06-21 Fujifilm Corp ディスプレイ用光学シート及びその製造方法
JP2010154107A (ja) 2008-12-24 2010-07-08 Mitsubishi Electric Corp 同期検出回路、同期検出方法および受信装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003283378A (ja) 2002-03-26 2003-10-03 Matsushita Electric Ind Co Ltd 同期判定装置および同期判定方法
JP2007155940A (ja) 2005-12-01 2007-06-21 Fujifilm Corp ディスプレイ用光学シート及びその製造方法
JP2010154107A (ja) 2008-12-24 2010-07-08 Mitsubishi Electric Corp 同期検出回路、同期検出方法および受信装置

Also Published As

Publication number Publication date
JPWO2020188716A1 (ja) 2021-10-28
WO2020188716A1 (ja) 2020-09-24

Similar Documents

Publication Publication Date Title
US6647025B1 (en) OFDM reception apparatus
US7058006B2 (en) OFDM communication apparatus
WO2002023742A9 (en) Apparatus for and method of adapting a radio receiver using control functions
JP3497480B2 (ja) 位相回転検出装置及びそれを備えた無線基地局装置
US8060051B2 (en) Radio communication apparatus and frequency offset calculation method
JP4128335B2 (ja) 多経路フェージングチャネルに対する遅延拡散推定方法
EP0999676B1 (en) OFDM communication receiver and frequency offset detection method for use in a OFDM communication receiver
EP0606163B1 (en) Delay demodulator for burst-mode PSK-signals
US6944119B1 (en) OFDM receiving apparatus, OFDM transmission apparatus and OFDM communication method
JP7104234B2 (ja) 同期検出回路及び無線通信装置
JP4050476B2 (ja) 直交周波数分割多重伝送信号受信装置
JP3686547B2 (ja) 受信装置
JP2005236666A (ja) Ofdm復調装置
JP3678972B2 (ja) 受信装置
JP3581324B2 (ja) Ofdm通信装置
EP1424800B1 (en) Method and apparatus for channel quality metric generation within a packet-based multicarrier modulation communication system
JP4972508B2 (ja) 基地局装置
JP3678930B2 (ja) Ofdm送信装置及びofdm送信方法
JP4287643B2 (ja) Ofdm送信装置
JP5023091B2 (ja) Ofdm送信装置、ofdm受信装置およびofdm送信方法
JP4414993B2 (ja) Ofdm送信装置およびofdm送信方法
JP3532531B2 (ja) 初期同期装置および方法
EP1128595A2 (en) Synchronisation of a radio reception apparatus
JP2004320143A (ja) Ofdm復調装置
JP2001024553A (ja) Cdma受信装置の干渉キャンセラ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220707

R150 Certificate of patent or registration of utility model

Ref document number: 7104234

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150