JP7077422B2 - 電流ドライバシステム - Google Patents

電流ドライバシステム Download PDF

Info

Publication number
JP7077422B2
JP7077422B2 JP2020560952A JP2020560952A JP7077422B2 JP 7077422 B2 JP7077422 B2 JP 7077422B2 JP 2020560952 A JP2020560952 A JP 2020560952A JP 2020560952 A JP2020560952 A JP 2020560952A JP 7077422 B2 JP7077422 B2 JP 7077422B2
Authority
JP
Japan
Prior art keywords
current
bias
josephson
josephson junction
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020560952A
Other languages
English (en)
Other versions
JP2021520751A (ja
Inventor
エル． ミラー、ドナルド
ピー． ハー、クエンティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Systems Corp
Original Assignee
Northrop Grumman Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northrop Grumman Systems Corp filed Critical Northrop Grumman Systems Corp
Publication of JP2021520751A publication Critical patent/JP2021520751A/ja
Application granted granted Critical
Publication of JP7077422B2 publication Critical patent/JP7077422B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/44—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using super-conductive elements, e.g. cryotron
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H03K19/1952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with electro-magnetic coupling of the control current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Logic Circuits (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

本開示は、概して古典的および量子コンピューティングシステムに関し、具体的には、電流ドライバシステムに関する。この出願は、２０１９年５月７日に出願された米国特許出願番号第１５／９７２，９９５号に基づく優先権を主張し、その全体が本明細書に組み込まれる。
電流源は、あらゆるコンピュータアーキテクチャに不可欠な構成要素である。典型的には、電流源は、例えば、メモリセルのアレイなどにおいてメモリ回路の行および列を選択して、対応するメモリアレイにデータを書き込んだり、対応するメモリアレイからデータを読み出したりするための電流を供給するように実装される。例えば、ジョセフソン磁気ランダムアクセスメモリ（ＪＭＲＡＭ）アレイでは、書き込み電流により磁場を供給することによって、磁気バリアジョセフソン接合におけるバリアの一つの構成要素を構成する強磁性層の磁化方向を制御することができる。ＪＭＲＡＭアレイにおけるこのような書き込み動作は、数ミリアンペアのオーダーなどで電流源から提供され得る十分な電流振幅を必要とし得る。この電流振幅は、現在製造可能なジョセフソン接合の所与の閾値臨界電流よりも大幅に大きいものであり得る。したがって、このような例における動作は、メモリセルの行などの負荷に対してそのような電流振幅を提供することができる電流ドライバを必要とし得る。
一実施例は、電流ドライバシステムを含む。システムは、遷移ノードにソース電流を供給するように構成された電流源を含む。また、システムは、少なくとも１つのジョセフソン接合段を含むジョセフソンラッチを含む。前記少なくとも１つのジョセフソン接合段は、前記ジョセフソンラッチの非アクティブ状態で前記遷移ノードからの前記ソース電流を電流クランプバイアス電流として伝導するように構成され得る。前記ジョセフソンラッチは、前記バイアス電流とトリガパルスに応答してアクティブとなり前記少なくとも１つのジョセフソン接合段を電圧状態に切り替えることにより、当該ジョセフソンラッチのアクティブ化によって前記遷移ノードからの前記ソース電流の少なくとも一部を出力電流として負荷に伝導するように構成され得る。
別の実施例は、電流ドライバシステムを含む。システムは、遷移ノードにソース電流を供給するように構成された電流源を含む。また、システムは、複数のジョセフソン接合段と少なくとも１つの抵抗とを含むジョセフソンラッチを含み、各抵抗は、前記複数のジョセフソン接合段のうちの一対のジョセフソン接合段を相互接続する。前記複数のジョセフソン接合段は、前記ジョセフソンラッチの非アクティブ状態で前記遷移ノードからの前記ソース電流をそれぞれ複数のバイアス電流として伝導するように構成され得る。前記ジョセフソンラッチは、前記バイアス電流とトリガパルスに応答してアクティブとなり前記少なくとも１つのジョセフソン接合段を電圧状態に切り替えることにより、当該ジョセフソンラッチのアクティブ化によって前記遷移ノードからの前記ソース電流の少なくとも一部を出力電流として負荷に伝導するように構成され得る。
別の実施例は、電流ドライバシステムを含む。システムは、遷移ノードにソース電流を供給するように構成された電流源を含む。また、システムは、前記遷移ノードに結合されたジョセフソンラッチを含む。前記ジョセフソンラッチは、前記ジョセフソンラッチの非アクティブ状態で前記遷移ノードからの前記ソース電流をそれぞれ複数のバイアス電流として伝導するように構成された複数のジョセフソン接合段を含む。また、前記ジョセフソンラッチは、各々バイアスインダクタを含む複数の電流分配段を含む。前記複数の電流分配段は、前記複数のバイアス電流のそれぞれ一部を前記複数のジョセフソン接合段に伝導するように構成され得る。前記複数の電流分配段のうちの第１の電流分配段に関連する前記バイアスインダクタは、前記複数の電流分配段のうちの残りの少なくとも１つに関連する前記バイアスインダクタよりも小さなインダクタンスを有している。前記ジョセフソンラッチは、前記バイアス電流とトリガパルスに応答してアクティブとなり前記複数のジョセフソン接合段を電圧状態に切り替えることにより、当該ジョセフソンラッチのアクティブ化によって前記遷移ノードからの前記ソース電流の少なくとも一部を出力電流として負荷に伝導するように構成され得る。
電流ドライバシステムの一例を示す図。 ジョセフソンラッチの一例を示す図。 電流ドライバシステムの別の例を示す図。
本開示は、概して古典的および量子コンピューティングシステムに関し、具体的には、電流ドライバシステムに関する。電流ドライバシステムは、種々の振幅の電流源を必要とし得る種々の任意の量子または古典的コンピュータ用途に実装され得る。例えば、電流ドライバシステムは、メモリ回路のワード書き込み線ドライバまたはビット書き込み線ドライバに実装され得る。電流ドライバシステムは、遷移ノードにソース電流を供給する電流源と、ジョセフソンラッチとを含む。一例として、電流源は、ソース電流を供給するように構成された磁束ポンプおよび／またはストレージインダクタに対応し得る。遷移ノードは、電流源、ジョセフソンラッチ、および出力ステージが結合されるノードであり得る。ジョセフソンラッチは、少なくとも１つまたは複数のジョセフソン接合段（例えば、複数のジョセフソン接合対）を含み得る。一例として、ジョセフソン接合段の自己トリガ（self-triggering）をもたらし得る循環電流を抑制するべく各対のジョセフソン接合段が抵抗を介して相互接続され得る。
一例として、ソース電流は、ジョセフソンラッチの非アクティブ状態のときに電流クランプバイアス電流（current-clamped bias current）としてジョセフソン接合段に流れるように遷移ノードから供給され得る。一例として、バイアス電流は、ジョセフソン接合段の自己トリガを抑制するための電流クランプデバイスを含む複数の電流分配段をそれぞれ介してジョセフソン接合段に供給され得る。ジョセフソン接合段は、トリガ信号（例えば、単一磁束量子（ＳＦＱ）パルス）に応答してトリガされてジョセフソンラッチをアクティブにし、これによりジョセフソン接合段が電圧状態に繰り返しトリガされることで、ジョセフソンラッチは遷移ノードにラッチ電圧を供給してソース電流の少なくとも一部を迂回させて出力段に出力電流として供給されるようにする。その結果、バイアス電流が減少して、このバイアス電流が所定の閾値未満に減少することに応答してジョセフソンラッチが非アクティブとなる。
図１は、電流ドライバシステム１０の一例を示している。電流ドライバシステム１０は、種々の振幅の電流源を必要とし得る種々の任意の量子または古典的コンピュータ用途に実装され得る。例えば、電流ドライバシステムは、メモリ回路のワード書き込み線ドライバまたはビット書き込み線ドライバに実装され得る。
電流ドライバシステム１０は、遷移ノード１４にソース電流ＩSを供給する電流源１２を含む。一例として、電流源１２は、ソース電流ＩSを供給するように構成された磁束ポンプおよび／またはストレージインダクタに対応し得る。遷移ノード１４は、図１の例では、電流源１２と、ジョセフソンラッチ１６と、出力段に対応し得る負荷インダクタＬLOADとを相互接続するものとして示されている。図１の例では、ソース電流ＩSは、遷移ノード１４からジョセフソンラッチ１６に対して電流クランプバイアス電流ＩBIASとして流れる、および／または遷移ノード１４から負荷インダクタＬLOADに出力電流ＩOUTとして流れるものとして示されている。一例として、ジョセフソンラッチ１６は、本明細書で詳細に説明されるように、少なくとも１つの電流クランプデバイスと、ラッチ電圧ＶLを供給するようにトリガされ得るジョセフソン接合の構成とを含み得る。
一例として、ジョセフソンラッチ１６は、初期には非アクティブ状態をとり得る。ジョセフソンラッチ１６の非アクティブ状態では実質的にすべてのソース電流ＩSがバイアス電流ＩBIASとして供給され得ることで、出力電流ＩOUTはジョセフソンラッチ１６の非アクティブ状態でほぼゼロの振幅を有し得る。本明細書で詳細に説明されるように、ジョセフソンラッチ１６は、バイアス電流ＩBIASに応答して意図しない自己トリガ、すなわち意図しないトリガを実質的に抑制するための特徴を含み得る。図１の例では、トリガシステム１８は、ＴＲＧとして示されるトリガ信号をジョセフソンラッチ１６に供給するように構成されている。一例として、トリガ信号ＴＲＧは、フラクソン（fluxon）と相補的な反フラクソン（anti-fluxon）とを含むレシプロカル量子論理（ＲＱＬ）パルス対などの単一磁束量子（ＳＦＱ）パルスに対応し得る。したがって、トリガ信号ＴＲＧは、ジョセフソンラッチ１６をアクティブにするために供給され得る。
例えば、トリガ信号ＴＲＧとバイアス電流ＩBIASとに応答してジョセフソンラッチ１６のジョセフソン接合が繰り返しトリガされることで、ジョセフソンラッチ１６がアクティブとされる。このように、繰り返しトリガされるジョセフソン接合が「電圧状態」で動作することにより遷移ノード１４にラッチ電圧ＶLを供給することができる。これに応答して、ソース電流ＩSの少なくとも一部が遷移ノード１４から出力電流ＩOUTとして供給される。同時にバイアス電流ＩBIASは出力電流ＩOUTの増加につれて減少し、その結果、ソース電流ＩSは、バイアス電流ＩBIASが供給されてから出力電流ＩOUTとして供給されるまで、時間の経過とともに線形に制御される。バイアス電流ＩBIASが（例えば、ジョセフソンラッチ１６のジョセフソン接合の臨界電流に関連して）所定の閾値未満に減少すると、ジョセフソンラッチ１６は非アクティブとされ得る。その結果、ジョセフソンラッチ１６のジョセフソン接合がゼロ状態に戻るにしたがってラッチ電圧ＶLがほぼゼロまで減少し得る。
上記のように、ジョセフソンラッチ１６は、少なくとも１つの電流クランプデバイスとジョセフソン接合の構成とを含み得る。例えば、電流クランプデバイス（１つまたは複数）およびジョセフソン接合の構成は、本明細書で詳細に説明されるように、ジョセフソンラッチ１６のジョセフソン接合の自己トリガを抑制するように構成され得る。本明細書で説明されるように、ジョセフソンラッチ１６におけるジョセフソン接合の「自己トリガ」という用語は、トリガ信号ＴＲＧがない場合の（したがって、例えばバイアス電流ＩBIASのみに基づく）ジョセフソンラッチ１６のジョセフソン接合の不所望のトリガを指す。したがって、ジョセフソンラッチ１６におけるジョセフソン接合の自己トリガを抑制することにより、ジョセフソンラッチ１６は、バイアス電流ＩBIASおよびトリガ信号ＴＲＧにのみ応答して負荷インダクタＬLOADに出力電流ＩOUTを供給するように高い信頼性で作動することができる。
図２は、ジョセフソンラッチ５０の一例を示している。ジョセフソンラッチ５０は、図１の例のジョセフソンラッチ１６に対応し得る。したがって、以下の図２の例の説明では図１の例を参照する。
ジョセフソンラッチ５０は、少なくとも１つの電流分配段５２と、対応する少なくとも１つのジョセフソン接合段５４とを含む。各電流分配段５２は、バイアス電流ＩBIASの一部をバイアス電流ＩBIASの対応する部分Ｎとして伝導するように構成されており、図２の例では、バイアス電流ＩBIAS1～ＩBIASNとして示されている（Ｎは正の整数である）。一例として、各バイアス電流ＩBIAS1～ＩBIASNは、ほぼ等しい振幅（例えば、本明細書で詳細に説明されるように製造公差の不一致に基づく電位変動を伴う）を有し得る。別の例として、バイアス電流ＩBIAS1～ＩBIASNのうちの１つは、本明細書で詳細に説明されるように、ほぼ等しい振幅を有する残りのバイアス電流ＩBIAS1～ＩBIASNの振幅よりもわずかに大きい振幅を有し得る。
図２の例では、各電流分配段５２は、対応する電流クランプデバイス５６（図２の例では「電流クランプデバイス５６（１つまたは複数）」として示されている）を含み得る。電流クランプデバイス５６は、バイアス電流ＩBIAS1～ＩBIASNの振幅を所定の振幅に制限するように構成され得る。本明細書で詳細に説明されるように、所定の振幅は、ジョセフソン接合段５４のうちの所与の１つのジョセフソン接合段５４の所定の臨界電流よりもわずかに小さくすることができる。例えば、各電流クランプデバイス５６は、所定の振幅に相当する臨界電流を有する短絡（shunted）ジョセフソン接合として構成され得る。別の例として、各電流クランプデバイス５６は、ほぼ所定のクランプ振幅でトリガするように構成されたチューナブル超伝導量子干渉デバイス（ＳＱＵＩＤ）として構成され得る。このＳＱＵＩＤは調整可能（tunable）であるため、所定の振幅はプログラム可能であり得る。
上記のように、ジョセフソンラッチ５０は、電流分配段５２からそれぞれバイアス電流ＩBIAS1～ＩBIASNを受け取るジョセフソン接合段５４を含む。一例として、各ジョセフソン接合段５４は、ジョセフソン接合段５４のうちの所与の１つのジョセフソン接合段５４の臨界電流をまとめて定義する一対の並列な非短絡（unshunted）ジョセフソン接合を含み得る。一例として、ジョセフソンラッチ５０に関連する臨界電流は、ジョセフソン接合段５４の臨界電流の合計によって定義することができ、したがって、図１の例では遷移ノード１４に供給され得るソース電流ＩSの最大振幅、すなわち出力電流ＩOUTの最大振幅を定義することができる。したがって、ジョセフソン接合段５４の数は、電流ドライバシステム１０から供給され得る出力電流ＩOUTの振幅を定義することができる。
上記と同様に、ジョセフソン接合段５４のジョセフソン接合は、トリガ信号ＴＲＧおよびバイアス電流ＩBIAS1～ＩBIASNに応答して繰り返しトリガされてジョセフソンラッチ５０をアクティブにする。したがって、繰り返しトリガされるジョセフソン接合は「電圧状態」で動作して遷移ノード（図２の例では図示略）に、すなわち、グランドからジョセフソン接合段５４および電流分配段５２にわたってラッチ電圧ＶLを供給する。これに応答して、図１の例における説明と同様に、ソース電流ＩSの少なくとも一部が遷移ノードから出力電流ＩOUTとして供給される。同時に、出力電流ＩOUTが増加するにつれて、バイアス電流ＩBIASすなわち複数の部分ＩBIAS1～ＩBIASNが減少する。バイアス電流ＩBIAS1～ＩBIASNがそれぞれ所定の閾値（例えば、ジョセフソン段５４のジョセフソン接合の臨界電流に関連する閾値）未満に減少すると、ジョセフソンラッチ５０は非アクティブになり得る。その結果、ジョセフソンラッチ５０のジョセフソン接合がゼロ状態に戻るにしたがってラッチ電圧ＶLがほぼゼロまで減少し得る。
電流クランプデバイス５６は、バイアス電流ＩBIAS1～ＩBIASNの電流クランプを提供することにより、ジョセフソン接合段５４の自己トリガを実質的に抑制し得る。例えば、上記のように、所定の振幅は、所与の１つのジョセフソン接合段５４の所定の臨界電流よりもわずかに小さくすることができる。このため、電流クランプデバイス５６は、所与の１つのバイアス電流ＩBIAS1～ＩBIASNの振幅を実質的にクランプして、所与の１つのジョセフソン接合段５４の臨界電流よりもわずかに小さい最大振幅を有し得る。したがって、電流クランプデバイス５６は、ジョセフソン接合段５４の不所望な自己トリガの発生を実質的に抑制することができる。
また、図２の例では、ジョセフソン接合段５４は、１つまたは複数の相互接続抵抗５８を含む。一例として、ジョセフソン接合段５４の例では、所与の１つの相互接続抵抗５８が所与の一対のジョセフソン接合段５４を相互接続するように、複数のジョセフソン接合段５４を含み得る。したがって、相互接続抵抗５８は、ジョセフソン接合段５４の不所望の自己トリガをもたらし得る循環電流の存在を抑制することができる。例えば、ジョセフソンラッチ５０のアクティブ中において、ジョセフソン接合段５４のジョセフソン接合が電圧状態にあるとき、１つのジョセフソン接合段５４から別のジョセフソン接合段５４へのジョセフソン接合の不均一なトリガの発生は、ジョセフソン接合段の所与の１つに循環電流をもたらし得る。この循環電流がバイアス電流ＩBIAS1～ＩBIASNの対応する１つと組み合わせられると、不所望な自己トリガが生じることがある。しかしながら、相互接続抵抗５８は、ジョセフソン接合段５４のうちの所与の１つで循環電流を消失させて、これにより自己トリガの可能性を抑えることができる。例えば、各相互接続抵抗５８は小さな抵抗を有し得るものであって、循環電流を消失させるには十分に高いが、ＳＦＱパルスにより対応するジョセフソン接合段５４をトリガ可能とするには十分に低い抵抗（例えば、約１オーム）を有し得る。
電流クランプデバイス５６と相互接続抵抗５８との配置に基づいて、ジョセフソンラッチ５０は、トリガ信号ＴＲＧに基づいてソース電流ＩSを所望のタイミングで出力電流ＩOUTとして供給するためのラッチ機能を提供することができる。特に、電流クランプデバイス５６と相互接続抵抗５８との配置により、不所望の自己トリガを抑制することができ、ジョセフソンラッチ５０がバイアス電流ＩBIASとトリガ信号ＴＲＧとの組み合わせにのみ応答してアクティブされるようにすることができる。
図３は、電流ドライバシステム１００の一例を示している。電流ドライバシステム１００は、種々の振幅の電流源を必要とし得る種々の任意の量子または古典的コンピュータ用途に実装され得る。例えば、電流ドライバシステムは、メモリ回路のワード書き込み線ドライバまたはビット書き込み線ドライバに実装され得る。
電流ドライバシステム１００は、遷移ノード１０４にソース電流ＩSを供給する磁束ポンプ１０２を含む。磁束ポンプ１０２は、図１の例の電流源１２に対応し得るものであり、ストレージインダクタＬSを介してソース電流ＩSを供給するものとして示されている。遷移ノード１０４は、図３の例では、ストレージインダクタＬSと、ジョセフソンラッチ１０６と、出力段に対応し得る負荷インダクタＬLOADとを相互接続するものとして示されている。図３の例では、ソース電流ＩSは、遷移ノード１０４からジョセフソンラッチ１０６に総バイアス電流ＩBIASとして流れる、および／または遷移ノード１０４から負荷インダクタＬLOADを介して出力１０８（例えば、ワード書き込み線）に出力電流ＩOUTとして流れるものとして示されている。
一例として、ジョセフソンラッチ１０６は、初期には非アクティブ状態をとり得る。ジョセフソンラッチ１０６の非アクティブ状態では実質的にすべてのソース電流ＩSが総バイアス電流ＩBIASとして供給され得ることで、出力電流ＩOUTはジョセフソンラッチ１０６の非アクティブ状態でほぼゼロの振幅を有し得る。図３の例では、総バイアス電流ＩBIASは、第１の電流分配段１１０と、第２の電流分配段１１２と、第３の電流分配段１１４と、第４の電流分配段１１６とに供給される。第１の電流分配段１１０は、短絡ジョセフソン接合ＪＪ1と直列のバイアスインダクタＬB1を含み、ＩBIAS1として示される総バイアス電流ＩBIASの第１の部分を伝導するように構成されている。第２の電流分配段１１２は、短絡ジョセフソン接合ＪＪ2と直列のバイアスインダクタＬB2を含み、ＩBIAS2として示される総バイアス電流ＩBIASの第２の部分を伝導するように構成されている。第３の電流分配段１１４は、短絡ジョセフソン接合ＪＪ3と直列のバイアスインダクタＬB3を含み、ＩBIAS3として示される総バイアス電流ＩBIASの第３の部分を伝導するように構成されている。第４の電流分配段１１６は、短絡ジョセフソン接合ＪＪ4と直列のバイアスインダクタＬB4を含み、ＩBIAS4として示される総バイアス電流ＩBIASの第４の部分を伝導するように構成されている。
また、ジョセフソンラッチ１０６は、第１のジョセフソン接合段１１８と、第２のジョセフソン接合段１２０と、第３のジョセフソン接合段１２２と、第４のジョセフソン接合段１２４とを含む。第１のジョセフソン接合段１１８は、一対の入力インダクタＬJS1，ＬJS2と、一対の並列な非短絡ジョセフソン接合ＪＪU1，ＪＪU2とを含み、電流分配段１１０を介してバイアス電流ＩBIAS1が一対の入力インダクタＬJS1，ＬJS2の間に供給される。また、第１のジョセフソン接合段１１８は、ジョセフソン接合ＪＪU1とグランドとを相互接続するアクティブジョセフソン接合ＪＪ5を含む。第２のジョセフソン接合段１２０は、一対の入力インダクタＬJS3，ＬJS4と、一対の並列な非短絡ジョセフソン接合ＪＪU3，ＪＪU4とを含み、電流分配段１１２を介してバイアス電流ＩBIAS2が一対の入力インダクタＬJS3，ＬJS4の間に供給される。第３のジョセフソン接合段１２２は、一対の入力インダクタＬJS5，ＬJS6と、一対の並列な非短絡ジョセフソン接合ＪＪU5，ＪＪU6とを含み、電流分配段１１４を介してバイアス電流ＩBIAS3が一対の入力インダクタＬJS5，ＬJS6の間に供給される。第４のジョセフソン接合段１２４は、一対の入力インダクタＬJS7，ＬJS8と、一対の並列な非短絡ジョセフソン接合ＪＪU7，ＪＪU8とを含み、電流分配段１１６を介してバイアス電流ＩBIAS4が一対の入力インダクタＬJS7，ＬJS8の間に供給される。
また、ジョセフソン接合ラッチ１０６は、第１および第２のジョセフソン接合段１１８，１２０の間に直列に配置された相互接続インダクタＬI1および相互接続抵抗ＲI1を含む。また、ジョセフソン接合ラッチ１０６は、第２および第３のジョセフソン接合段１２０，１２２の間に直列に配置された相互接続インダクタＬI2および相互接続抵抗ＲI2を含む。また、ジョセフソン接合ラッチ１０６は、第３および第４のジョセフソン接合段１２２，１２４の間に直列に配置された相互接続インダクタＬI3および相互接続抵抗ＲI3を含む。
非短絡ジョセフソン接合ＪＪU1～ＪＪU8は、ジョセフソンラッチ１０６の臨界電流閾値を定義し得る。一例として、各ジョセフソン接合段１１８，１２０，１２２，１２４は、対応する一対のジョセフソン接合ＪＪU1，ＪＪU2、ＪＪU3，ＪＪU4、ＪＪU5，ＪＪU6、ＪＪU7，ＪＪU8の臨界電流の合計によって定義されるほぼ等しい臨界電流閾値を有し得る。したがって、バイアス電流ＩBIAS1～ＩBIAS4は、本明細書で詳細に説明されるように、対応するジョセフソン接合段１１８，１２０，１２２，１２４の臨界電流よりもわずかに小さい振幅で供給され得る。また、ジョセフソンラッチ１０６の臨界電流閾値は、全体として、ジョセフソン接合ＪＪU1～ＪＪU8の臨界電流の合計によって定義され得る。したがって、ソース電流ＩSは、ジョセフソンラッチ１０６の臨界電流閾値よりもわずかに小さい振幅を有し得る。その結果、出力電流ＩOUTは、ソース電流ＩS以下の振幅で供給され得るものとなり、この振幅は、負荷に対して適切な機能を提供する（例えば、ヒステリシス磁気ジョセフソン接合にデータを書き込むのに十分な振幅の磁場を提供する）のに十分な大きさとすることができる。
図３の例では、電流分配段１１０，１１２，１１４，１１６のジョセフソン接合ＪＪ1～ＪＪ4は、対応する電流クランプデバイスに対応する。ジョセフソン接合ＪＪ1～ＪＪ4は、バイアス電流ＩBIAS1～ＩBIAS4の振幅を所定の振幅に制限するように構成され得る。一例として、製造および／または公差の不一致のために、バイアスインダクタＬB1～ＬB4が同じように製造されない場合があり、その結果、バイアス電流ＩBIAS1～ＩBIAS4の振幅の不一致が生じ得る。例えば、バイアス電流ＩBIAS1～ＩBIAS4のうちの所与の１つが、対応するジョセフソン接合ＪＪ1～ＪＪ4の臨界電流に相当する所定の閾値振幅を超えると、ジョセフソン接合ＪＪ1～ＪＪ4のうちの対応する１つがトリガされてバイアス電流ＩBIAS1～ＩBIAS4のうちの対応する１つの振幅を所定の閾値振幅にクランプする。一例として、所定の閾値振幅は、ジョセフソン接合段１１８，１２０，１２２，１２４の対応する１つの臨界電流よりも小さくすることができる。したがって、バイアス電流ＩBIAS1～ＩBIAS4を対応するジョセフソン接合段１１８，１２０，１２２，１２４の臨界電流未満にクランプすることによって、対応するジョセフソン接合段１１８，１２０，１２２，１２４がトリガ信号ＴＲＧなしでトリガされることが（本明細書で詳細に説明されるように）防止される。電流クランプデバイスは図３の例ではジョセフソン接合ＪＪ1～ＪＪ4として示されているが、これに代えて、プログラム可能な臨界電流閾値を有して略所定のクランプ振幅でトリガするように構成されたチューナブルＳＱＵＩＤを実装できることが理解され得る。
図３の例では、ジョセフソン伝送ライン（ＪＴＬ）として示されるトリガシステム１２６は、ＲＱＬ信号として供給され得るトリガ信号ＴＲＧを供給するように構成されている。図３の例では、トリガ信号ＴＲＧは、反射ジョセフソン接合ＪＪ6を介して第１のジョセフソン接合段１１８に供給されてアクティブジョセフソン接合ＪＪ5をトリガする。トリガ信号ＴＲＧがＲＱＬ信号として供給されるため、反射ジョセフソン接合ＪＪ6は、ＪＴＬ１２６への反フラクソンの反射を抑制することができる。
アクティブジョセフソン接合ＪＪ5は、トリガされるとジョセフソン接合ＪＪU2にＳＦＱパルスを供給し、これにより、ジョセフソン接合ＪＪU2がトリガされてジョセフソン接合ＪＪU1にＳＦＱパルスを供給するとともに、相互接続インダクタＬI1および相互接続抵抗ＲI1を介してジョセフソン接合ＪＪU3にＳＦＱパルスを供給し得る。ジョセフソン接合ＪＪU3は、トリガされると相互接続インダクタＬI1および相互接続抵抗ＲI1を介してジョセフソン接合ＪＪU2にＳＦＱパルスを供給するとともに、ジョセフソン接合ＪＪU4をトリガするようにＳＦＱパルスを供給し得る。ジョセフソン接合ＪＪU4は、ジョセフソン接合ＪＪU3にＳＦＱパルスを供給するとともに、相互接続インダクタＬI2および相互接続抵抗ＲI2を介してジョセフソン接合ＪＪU5にＳＦＱパルスを供給し得る。したがって、ジョセフソン接合ＪＪU1～ＪＪU8はトリガされるとＳＦＱパルスを順に生成する。ジョセフソン接合ＪＪU1～ＪＪU8は非短絡であるため連続的にトリガし続け、バイアス電流ＩBIAS1～ＩBIAS4が所定の振幅（例えば、それぞれのジョセフソン接合段１１８，１２０，１２２，１２４の臨界電流に関連する振幅）に減少するまで、電圧状態をもたらすＳＦＱパルスを繰り返し供給する。
また、電流分配段１１０，１１２，１１４，１１６は、総バイアス電流ＩBIASのより小さな振幅に応答するなどのように、ジョセフソン接合ＪＪU1～ＪＪU8の連続的なトリガを容易にするように製造され得る。例えば、電流分配段１１０のバイアスインダクタＬB1は、電流分配段１１２，１１４，１１６のバイアスインダクタＬB2～ＬB4よりも小さなインダクタンスを有し得る。その結果、バイアス電流ＩBIAS1は、バイアス電流ＩBIAS2，ＩBIAS3，ＩBIAS4に対して偏りのある大きな振幅を有し得る。その結果、トリガ信号ＴＲＧに応答してジョセフソンラッチ１０６をアクティブにするのに十分な振幅で第１のバイアス電流ＩBIAS1を供給するより小さな振幅で総バイアス電流ＩBIASを供給することができる。換言すれば、バイアスインダクタＬB1の相対的なインダクタンスをバイアスインダクタＬB2，ＬB3，ＬB4のインダクタンスよりも小さくすることができるため、バイアス電流ＩBIAS1の振幅を相対的に大きくすることができ、より広い範囲（例えば、より小さな最小振幅）の総バイアス電流ＩBIASでジョセフソンラッチ１０６をアクティブにすることができる。また、偏りのある大きなバイアス電流ＩBIAS1は、第１のジョセフソン接合段１１８の優先的なトリガをもたらしてジョセフソン接合段１１８，１２０，１２２，１２４の適切なトリガ順序をもたらすことができる。
したがって、ジョセフソンラッチ１０６のアクティブ中において、ジョセフソン接合ＪＪU1～ＪＪU8のトリガの電圧状態は、遷移ノード１０４に電圧ＶLを供給して、遷移ノード１０４から出る総バイアス電流ＩBIASの振幅を減少させるとともに遷移ノード１０４から出る出力電流ＩOUTの振幅を増加させ、総バイアス電流ＩBIASとして供給されるソース電流ＩSが出力電流ＩOUTとして供給されるように効果的に制御することができる。上記のように、ジョセフソン接合ＪＪU1～ＪＪU8は、バイアス電流ＩBIAS1～ＩBIAS4が所定の振幅に減少するまで、電圧状態をもたらす繰り返しＳＦＱパルスを供給するように順次トリガされ続ける。したがって、最終的に、総バイアス電流ＩBIASは十分に低い振幅に減少するとともに、その部分ＩBIAS1～ＩBIAS4も同様に十分に低い振幅に減少し、ジョセフソン接合ＪＪU1～ＪＪU8を非アクティブにしてジョセフソンラッチ１０６を非アクティブにする。そして、出力電流ＩOUTが負荷によって消費されると総バイアス電流ＩBIASが再び増加し得る。
相互接続抵抗ＲI1～ＲI3により、非アクティブとされたジョセフソン接合段１１８，１２０，１２２，１２４に存在し得る循環電流が消失することで、バイアス電流ＩBIAS1～ＩBIAS4の増加に起因し得る自己トリガが抑制される。また、上記のように、電流分配段１１０，１１２，１１４，１１６のジョセフソン接合ＪＪ1～ＪＪ4がバイアス電流ＩBIAS1～ＩBIAS4の振幅をクランプすることで、同様に、バイアス電流ＩBIAS1～ＩBIAS4の増加に起因し得る自己トリガが抑制される。したがって、総バイアス電流ＩBIASが十分な振幅を有している後でも、ジョセフソンラッチ１０６はトリガ信号ＴＲＧが供給されるまでは再びアクティブ化しない。結果として、ジョセフソンラッチ１０６は、負荷への出力電流ＩOUTの流れを制御するように高い信頼性でアクティブ化されて予測可能に動作するものとなる。
上記の説明は本開示の例である。本開示を説明する目的で構成要素または方法の考えられるすべての組み合わせを説明することは勿論不可能であるが、当業者であれば、本開示のさらなる多くの組み合わせおよび順列も可能であることを認識し得る。したがって、本開示は、特許請求の範囲を含む本出願の範囲内にあるそのようなすべての代替、変更、および変形を包含することを意図している。
本開示に含まれる技術的思想を以下に記載する。
（付記１）
電流ドライバシステムであって、
遷移ノードにソース電流を供給するように構成された電流源と、
少なくとも１つのジョセフソン接合段を含むジョセフソンラッチと、
を備え、前記少なくとも１つのジョセフソン接合段は、前記ジョセフソンラッチの非アクティブ状態で前記遷移ノードからの前記ソース電流を電流クランプバイアス電流として伝導するように構成されており、前記ジョセフソンラッチは、前記バイアス電流とトリガパルスに応答してアクティブとなり前記少なくとも１つのジョセフソン接合段を電圧状態に切り替えることにより、当該ジョセフソンラッチのアクティブ化によって前記遷移ノードからの前記ソース電流の少なくとも一部を負荷への出力電流として伝導するように構成されている、電流ドライバシステム。
（付記２）
前記ジョセフソンラッチがさらに少なくとも１つの電流分配段を含み、前記少なくとも１つの電流分配段は各々、対応する前記バイアス電流の少なくとも一部を対応する前記少なくとも１つのジョセフソン接合段に供給するように構成されており、
前記少なくとも１つの電流分配段の各々が、
前記遷移ノードに結合されて対応する前記バイアス電流の少なくとも一部を伝導するように構成されたバイアスインダクタと、
前記バイアスインダクタに結合されて対応する前記バイアス電流の少なくとも一部を所定の振幅でクランプするように構成されたクランプデバイスと、
を含む、付記１に記載の電流ドライバシステム。
（付記３）
前記少なくとも１つの電流分配段は、前記バイアス電流の第１の部分を対応する第１のジョセフソン接合段に伝導するように構成された第１の電流分配段と、前記バイアス電流の少なくとも残りの一部を対応する少なくとも１つの残りのジョセフソン接合段に伝導するように構成された少なくとも１つの残りの電流分配段と、を含み、前記第１の電流分配段に関連する前記バイアスインダクタは、前記少なくとも１つの残りの電流分配段に関連する前記バイアスインダクタよりも小さなインダクタンスを有し、前記バイアス電流の前記少なくとも残りの一部に対して前記バイアス電流の前記第１の部分の振幅を増加させる、付記２に記載の電流ドライバシステム。
（付記４）
前記クランプデバイスは、対応する前記バイアス電流の少なくとも一部のほぼ前記所定の振幅でトリガされて当該バイアス電流の少なくとも一部をほぼ前記所定の振幅にクランプするように構成されたジョセフソン接合として構成されている、付記２に記載の電流ドライバシステム。
（付記５）
前記クランプデバイスは、対応する前記バイアス電流の少なくとも一部のほぼ前記所定の振幅でトリガされて当該バイアス電流の少なくとも一部をほぼ前記所定の振幅にクランプするように構成されたチューナブル超伝導量子干渉デバイス（ＳＱＵＩＤ）として構成されており、前記所定の振幅がプログラム可能である、付記２に記載の電流ドライバシステム。
（付記６）
前記ジョセフソンラッチが、前記バイアス電流の複数の部分を複数のジョセフソン接合段にそれぞれ伝導するように構成された複数の電流分配段を含む、付記１に記載の電流ドライバシステム。
（付記７）
前記複数の電流分配段の各々が、前記バイアス電流の複数の部分の各々の振幅を所定の振幅でクランプするように構成された電流クランプデバイスを含む、付記６に記載の電流ドライバシステム。
（付記８）
前記ジョセフソンラッチがさらに少なくとも１つの抵抗を含み、各抵抗は、前記複数のジョセフソン接合段のうちの一対のジョセフソン接合段を相互接続して前記ジョセフソンラッチ内の循環電流を実質的に抑制する、付記６に記載の電流ドライバシステム。
（付記９）
前記ジョセフソンラッチが、前記複数のジョセフソン接合段の量に関連する前記バイアス電流の活性化振幅に対応する臨界電流閾値を有する、付記６に記載の電流ドライバシステム。
（付記１０）
前記ジョセフソンラッチがさらに、前記少なくとも１つのジョセフソン接合段のうちの第１のジョセフソン接合段に結合された入力ジョセフソン接合を含み、前記入力ジョセフソン接合は、レシプロカル量子論理（ＲＱＬ）パルスとして供給される前記トリガパルスによって生成された負のフラクソンを打ち消すように構成されている、付記１に記載の電流ドライバシステム。
（付記１１）
電流ドライバシステムであって、
遷移ノードにソース電流を供給するように構成された電流源と、
複数のジョセフソン接合段と少なくとも１つの抵抗とを含むジョセフソンラッチと、
を備え、前記少なくとも１つの抵抗は各々、前記複数のジョセフソン接合段のうちの一対のジョセフソン接合段を相互接続し、前記複数のジョセフソン接合段は、前記ジョセフソンラッチの非アクティブ状態で前記遷移ノードからの前記ソース電流を複数のバイアス電流として伝導するように構成されており、前記ジョセフソンラッチは、前記バイアス電流とトリガパルスに応答してアクティブとなり少なくとも１つの前記ジョセフソン接合段を電圧状態に切り替えることにより、当該ジョセフソンラッチのアクティブ化によって前記遷移ノードからの前記ソース電流の少なくとも一部を負荷への出力電流として伝導するように構成されている、電流ドライバシステム。
（付記１２）
前記ジョセフソンラッチがさらに、前記バイアス電流の複数の部分を前記複数のジョセフソン接合段にそれぞれ供給するように構成された複数の電流分配段を含み、
前記複数の電流分配段の各々が、
前記遷移ノードに結合されて対応する前記バイアス電流の少なくとも一部を伝導するように構成されたバイアスインダクタと、
前記バイアスインダクタに結合されて対応する前記バイアス電流の少なくとも一部を所定の振幅でクランプするように構成されたクランプデバイスと、
を含む、付記１１に記載の電流ドライバシステム。
（付記１３）
前記複数の電流分配段は、前記バイアス電流の第１の部分を対応する第１のジョセフソン接合段に伝導するように構成された第１の電流分配段と、前記バイアス電流の少なくとも残りの一部を対応する少なくとも１つの残りのジョセフソン接合段に伝導するように構成された少なくとも１つの残りの電流分配段と、を含み、前記第１の電流分配段に関連する前記バイアスインダクタは、前記少なくとも１つの残りの電流分配段に関連する前記バイアスインダクタよりも小さなインダクタンスを有し、前記バイアス電流の前記少なくとも残りの一部に対して前記バイアス電流の前記第１の部分の振幅を増加させる、付記１２に記載の電流ドライバシステム。
（付記１４）
前記クランプデバイスは、対応する前記バイアス電流の少なくとも一部のほぼ前記所定の振幅でトリガされて当該バイアス電流の少なくとも一部をほぼ前記所定の振幅にクランプするように構成されたジョセフソン接合として構成されている、付記１２に記載の電流ドライバシステム。
（付記１５）
前記ジョセフソンラッチがさらに、
前記少なくとも１つのジョセフソン接合段のうちの第１のジョセフソン接合段に結合されて、レシプロカル量子論理（ＲＱＬ）パルスとして供給される前記トリガパルスによって生成された負のフラクソンを打ち消すように構成された入力ジョセフソン接合を含む、付記１１に記載の電流ドライバシステム。
（付記１６）
電流ドライバシステムであって、
遷移ノードにソース電流を供給するように構成された電流源と、
前記遷移ノードに結合されたジョセフソンラッチと、
を備え、前記ジョセフソンラッチは、
前記ジョセフソンラッチの非アクティブ状態で前記遷移ノードからの前記ソース電流を複数のバイアス電流として伝導するように構成された複数のジョセフソン接合段と、
各々バイアスインダクタを含み、前記バイアス電流の複数の部分を前記複数のジョセフソン接合段にそれぞれ伝導するように構成された複数の電流分配段と、
を含み、前記複数の電流分配段のうちの第１の電流分配段に関連する前記バイアスインダクタが、前記複数の電流分配段のうちの少なくとも１つの残りの電流分配段に関連する前記バイアスインダクタよりも小さなインダクタンスを有しており、
前記ジョセフソンラッチは、前記バイアス電流とトリガパルスに応答してアクティブとなり前記複数のジョセフソン接合段を電圧状態に切り替えることにより、当該ジョセフソンラッチのアクティブ化によって前記遷移ノードからの前記ソース電流の少なくとも一部を負荷への出力電流として伝導するように構成されている、電流ドライバシステム。
（付記１７）
前記複数の電流分配段の各々は、前記バイアス電流の複数の部分の各々の振幅を所定の振幅にクランプするように構成された電流クランプデバイスを含む、付記１６に記載の電流ドライバシステム。
（付記１８）
前記電流クランプデバイスは、対応する前記バイアス電流の少なくとも一部のほぼ前記所定の振幅でトリガされて当該バイアス電流の少なくとも一部をほぼ前記所定の振幅にクランプするように構成されたジョセフソン接合として構成されている、付記１７に記載の電流ドライバシステム。
（付記１９）
前記ジョセフソンラッチがさらに少なくとも１つの抵抗を含み、前記少なくとも１つの抵抗は各々、前記複数のジョセフソン接合段のうちの一対のジョセフソン接合段を相互接続して前記ジョセフソンラッチにおける循環電流を実質的に抑制する、付記１６に記載の電流ドライバシステム。
（付記２０）
前記ジョセフソンラッチがさらに、
少なくとも１つの前記ジョセフソン接合段のうちの第１のジョセフソン接合段に結合されて、レシプロカル量子論理（ＲＱＬ）パルスとして供給される前記トリガパルスによって生成された負のフラクソンを打ち消すように構成された入力ジョセフソン接合を含む、付記１６に記載の電流ドライバシステム。

Claims (5)

  1. 電流ドライバシステムであって、
    遷移ノードにソース電流を供給するように構成された電流源と、
    前記遷移ノードに結合されるとともに、アクティブ状態で前記遷移ノードからの前記ソース電流の少なくとも一部を負荷に出力電流として伝導し、非アクティブ状態で前記遷移ノードからの前記ソース電流を複数のバイアス電流として伝導するように構成されたジョセフソンラッチであって、複数のジョセフソン接合段と少なくとも１つの抵抗とを含む前記ジョセフソンラッチと、
    を備え、前記少なくとも１つの抵抗は各々、前記複数のジョセフソン接合段のうちの一対のジョセフソン接合段を相互接続し、前記複数のジョセフソン接合段の各々は少なくとも１つのジョセフソン接合を含み、前記複数のジョセフソン接合段は、前記ジョセフソンラッチの前記非アクティブ状態で前記遷移ノードからの前記ソース電流を前記複数のバイアス電流として伝導するように構成されており、前記ジョセフソンラッチは、少なくとも１つの前記ジョセフソン接合段の各々における前記少なくとも１つのジョセフソン接合の各々が前記複数のバイアス電流とトリガパルスとに応答して電圧状態に切り替えられることにより前記アクティブ状態に切り替えられる、電流ドライバシステム。
  2. 前記ジョセフソンラッチがさらに、前記複数のバイアス電流のそれぞれ対応する部分を前記複数のジョセフソン接合段にそれぞれ供給するように構成された複数の電流分配段を含み、
    前記複数の電流分配段の各々が、
    前記遷移ノードに結合されて対応する前記バイアス電流の少なくとも一部を伝導するように構成されたバイアスインダクタと、
    前記バイアスインダクタに結合されて対応する前記バイアス電流の少なくとも一部を所定の振幅でクランプするように構成されたクランプデバイスと、
    を含む、請求項１に記載の電流ドライバシステム。
  3. 前記複数の電流分配段は、対応する第１の前記バイアス電流の部分を対応する第１のジョセフソン接合段に伝導するように構成された第１の電流分配段と、対応する少なくとも１つの残りの前記バイアス電流の部分を対応する少なくとも１つの残りのジョセフソン接合段に伝導するように構成された少なくとも１つの残りの電流分配段と、を含み、前記第１の電流分配段に関連する前記バイアスインダクタは、前記少なくとも１つの残りの電流分配段に関連する前記バイアスインダクタよりも小さなインダクタンスを有し、前記少なくとも１つの残りの前記バイアス電流の部分に対して前記第１の前記バイアス電流の部分の振幅を増加させる、請求項２に記載の電流ドライバシステム。
  4. 前記クランプデバイスは、対応する前記バイアス電流の少なくとも一部のほぼ前記所定の振幅でトリガされて当該バイアス電流の少なくとも一部をほぼ前記所定の振幅にクランプするように構成されたジョセフソン接合として構成されている、請求項２に記載の電流ドライバシステム。
  5. 前記ジョセフソンラッチがさらに、
    前記少なくとも１つのジョセフソン接合段のうちの第１のジョセフソン接合段に結合されて、レシプロカル量子論理（ＲＱＬ）パルスとして供給される前記トリガパルスによって生成された負のフラクソンを打ち消すように構成された入力ジョセフソン接合を含む、請求項１に記載の電流ドライバシステム。
JP2020560952A 2018-05-07 2019-04-30 電流ドライバシステム Active JP7077422B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/972,995 2018-05-07
US15/972,995 US10122352B1 (en) 2018-05-07 2018-05-07 Current driver system
PCT/US2019/030036 WO2019217153A1 (en) 2018-05-07 2019-04-30 Current driver system

Publications (2)

Publication Number Publication Date
JP2021520751A JP2021520751A (ja) 2021-08-19
JP7077422B2 true JP7077422B2 (ja) 2022-05-30

Family

ID=63964099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020560952A Active JP7077422B2 (ja) 2018-05-07 2019-04-30 電流ドライバシステム

Country Status (7)

Country Link
US (2) US10122352B1 (ja)
EP (1) EP3791474A1 (ja)
JP (1) JP7077422B2 (ja)
KR (1) KR102449554B1 (ja)
AU (1) AU2019267357B2 (ja)
CA (1) CA3099689C (ja)
WO (1) WO2019217153A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10122350B2 (en) 2015-11-17 2018-11-06 Northrop Grumman Systems Corporation Josephson transmission line (JTL) system
US11211722B2 (en) 2017-03-09 2021-12-28 Microsoft Technology Licensing, Llc Superconductor interconnect system
US10122351B1 (en) 2017-07-25 2018-11-06 Northrop Grumman Systems Corporation Superconducting bi-directional current driver
US10491178B2 (en) 2017-10-31 2019-11-26 Northrop Grumman Systems Corporation Parametric amplifier system
US10122352B1 (en) * 2018-05-07 2018-11-06 Northrop Grumman Systems Corporation Current driver system
US11342921B1 (en) * 2020-07-10 2022-05-24 Synopsys, Inc. Single flux quantum buffer circuit
US11289156B2 (en) * 2020-07-30 2022-03-29 National Technology & Engineering Solutions Of Sandia, Llc Ballistic reversible superconducting memory element
US11528155B2 (en) * 2020-08-03 2022-12-13 Apple Inc. Bi-directional single-ended transmission systems
US11405068B2 (en) * 2020-08-03 2022-08-02 Apple Inc. Bi-directional single-ended transmission systems

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004080129A (ja) 2002-08-12 2004-03-11 Fujitsu Ltd 超電導ドライバ回路及び超電導機器
JP2005260364A (ja) 2004-03-09 2005-09-22 Fujitsu Ltd 超電導ラッチ・ドライバ回路
JP2009232311A (ja) 2008-03-25 2009-10-08 National Institute Of Information & Communication Technology 信号処理回路およびインターフェイス回路
JP2017516182A (ja) 2014-03-10 2017-06-15 ノースロップ グラマン システムズ コーポレイションＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ Ｓｙｓｔｅｍｓ Ｃｏｒｐｏｒａｔｉｏｎ 量子ビット読み出し用の相互量子論理比較器

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3341380A (en) 1964-12-28 1967-09-12 Gen Electric Method of producing semiconductor devices
DE2713820C2 (de) 1977-03-29 1985-11-14 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Josephson-Kontakt-Element für einen Wanderwellenverstärker
US4117354A (en) 1977-06-30 1978-09-26 International Business Machines Corporation Two-part current injection interferometer amplifiers and logic circuits
US4149097A (en) * 1977-12-30 1979-04-10 International Business Machines Corporation Waveform transition sensitive Josephson junction circuit having sense bus and logic applications
US4274015A (en) * 1978-12-29 1981-06-16 International Business Machines Corporation Self-resetting Josephson digital current amplifier
US4360898A (en) 1980-06-30 1982-11-23 International Business Machines Corporation Programmable logic array system incorporating Josephson devices
JPS6192036A (ja) 1984-10-11 1986-05-10 Tsutomu Yamashita 超伝導電子回路
JP2547588B2 (ja) 1987-09-09 1996-10-23 新技術事業団 超伝導回路
US5051627A (en) 1989-12-29 1991-09-24 Trw Inc. Superconducting nonhysteretic logic design
DE69123161T2 (de) 1990-02-06 1997-03-13 Fujitsu Ltd Supraleitende Schaltung mit einer Ausgangsumwandlungsschaltung
US5191236A (en) 1990-07-16 1993-03-02 Hewlett-Packard Company System and circuits using josephson junctions
JP2838596B2 (ja) 1991-03-14 1998-12-16 科学技術振興事業団 超伝導トグルフリップフロップ回路およびカウンタ回路
SE512591C2 (sv) 1995-06-30 2000-04-10 Ericsson Telefon Ab L M Anordning och förfarande avseende digital information
US5963351A (en) 1996-08-23 1999-10-05 Conductus, Inc. Digital optical receiver with instantaneous Josephson clock recovery circuit
US5942950A (en) 1997-05-12 1999-08-24 Ail Systems, Inc. Varactor tuned strip line resonator and VCO using same
JP4130065B2 (ja) 2000-03-27 2008-08-06 株式会社日立製作所 超電導量子干渉素子及び超電導回路
US6486756B2 (en) 2000-03-27 2002-11-26 Hitachi, Ltd. Superconductor signal amplifier
US6507234B1 (en) 2000-11-13 2003-01-14 Trw Inc. Active timing arbitration in superconductor digital circuits
US6452520B1 (en) 2000-11-29 2002-09-17 Trw Inc. Gated counter analog-to-digital converter with error correction
US6549059B1 (en) 2001-02-23 2003-04-15 Trw Inc. Underdamped Josephson transmission line
JP4681755B2 (ja) 2001-05-14 2011-05-11 富士通株式会社 単一磁束量子論理回路および単一磁束量子出力変換回路
US6518673B2 (en) 2001-06-15 2003-02-11 Trw Inc. Capacitor for signal propagation across ground plane boundaries in superconductor integrated circuits
JP3806619B2 (ja) 2001-06-15 2006-08-09 株式会社日立製作所 超電導単一磁束量子回路
US6518786B2 (en) 2001-06-15 2003-02-11 Trw Inc. Combinational logic using asynchronous single-flux quantum gates
AU2002330905A1 (en) 2001-07-23 2003-02-17 Fernand D. Bedard Superconductive crossbar switch
US6580310B2 (en) 2001-08-22 2003-06-17 Northrop Grumman Corporation Double flux quantum superconductor driver
US6678540B2 (en) 2001-08-22 2004-01-13 Northrop Grumman Corporation Transmission line single flux quantum chip-to -chip communication with flip-chip bump transitions
US6865639B2 (en) 2001-12-19 2005-03-08 Northrop Grumman Corporation Scalable self-routing superconductor switch
US6900454B2 (en) 2002-04-20 2005-05-31 D-Wave Systems, Inc. Resonant controlled qubit system
FR2839389B1 (fr) 2002-05-03 2005-08-05 Commissariat Energie Atomique Dispositif de bit quantique supraconducteur a jonctions josephson
US6617643B1 (en) 2002-06-28 2003-09-09 Mcnc Low power tunneling metal-oxide-semiconductor (MOS) device
JP4044807B2 (ja) 2002-08-05 2008-02-06 株式会社日立製作所 超電導ドライバ回路
US7170960B2 (en) 2002-12-20 2007-01-30 Northrop Grumman Corporation Instantaneous clock recovery circuit
US6917216B2 (en) 2003-04-11 2005-07-12 Northrop Grumman Corporation Superconductor output amplifier
US6836141B2 (en) 2003-04-11 2004-12-28 Northrop Grumman Corporation Superconductor ballistic RAM
US6750794B1 (en) 2003-05-05 2004-06-15 Northrop Grumman Corporation Application of single flux quantum pulse interaction to the simultaneous sampling in-phase and quadrature analog-to-digital converter
US7230266B2 (en) 2003-05-15 2007-06-12 D-Wave Systems Inc. Conditional Rabi oscillation readout for quantum computing
US6909109B2 (en) 2003-07-28 2005-06-21 Northrop Grumman Corporation Superconducting digital first-in first-out buffer using physical back pressure mechanism
US7129870B2 (en) * 2003-08-29 2006-10-31 Fujitsu Limited Superconducting latch driver circuit generating sufficient output voltage and pulse-width
JP4047795B2 (ja) 2003-10-31 2008-02-13 株式会社東芝 量子計算方法および量子計算機
FR2862151B1 (fr) 2003-11-07 2007-08-24 Commissariat Energie Atomique Dispositif de reinitialisation d'un dispositif de bit quantique a deux etats d'energie
US7613764B1 (en) 2004-03-26 2009-11-03 D-Wave Systems Inc. Methods for quantum processing
US7418283B2 (en) 2004-03-29 2008-08-26 D-Wave Systems Inc. Adiabatic quantum computation with superconducting qubits
US20060091490A1 (en) 2004-11-03 2006-05-04 Hung-Wei Chen Self-aligned gated p-i-n diode for ultra-fast switching
JP4499002B2 (ja) 2005-09-05 2010-07-07 富士通株式会社 超電導回路
WO2008050864A1 (fr) 2006-10-27 2008-05-02 Dai Nippon Printing Co., Ltd. Procédé d'enregistrement de transfert de chaleur, procédé de formation d'image et article formé par image
US7782077B2 (en) 2007-01-18 2010-08-24 Northrop Grumman Systems Corporation Method and apparatus for ballistic single flux quantum logic
US7724020B2 (en) 2007-12-13 2010-05-25 Northrop Grumman Systems Corporation Single flux quantum circuits
US8098179B2 (en) 2007-05-14 2012-01-17 D-Wave Systems Inc. Systems, methods and apparatus for digital-to-analog conversion of superconducting magnetic flux signals
US7498832B2 (en) 2007-08-03 2009-03-03 Northrop Grumman Systems Corporation Arbitrary quantum operations with a common coupled resonator
JP4996407B2 (ja) 2007-09-27 2012-08-08 株式会社東芝 単一光子発生装置、量子ビット読出装置および方法
US7772871B2 (en) 2008-04-28 2010-08-10 Northrop Grumman Corporation Method and apparatus for high density superconductor circuit
US7932514B2 (en) 2008-05-23 2011-04-26 International Business Machines Corporation Microwave readout for flux-biased qubits
US7969178B2 (en) 2008-05-29 2011-06-28 Northrop Grumman Systems Corporation Method and apparatus for controlling qubits with single flux quantum logic
WO2009157532A1 (ja) 2008-06-26 2009-12-30 国立大学法人京都大学 超電導電力変換器
EP2340572B1 (en) 2008-09-03 2017-07-26 D-Wave Systems Inc. Systems, methods and apparatus for active compensation of quantum processor elements
US7772872B2 (en) 2008-09-08 2010-08-10 Altera Corporation Multi-row block supporting row level redundancy in a PLD
US8571614B1 (en) * 2009-10-12 2013-10-29 Hypres, Inc. Low-power biasing networks for superconducting integrated circuits
US8022722B1 (en) 2010-06-04 2011-09-20 Northrop Grumman Systems Corporation Quantum logic gates utilizing resonator mediated coupling
US8111083B1 (en) 2010-12-01 2012-02-07 Northrop Grumman Systems Corporation Quantum processor
KR101360011B1 (ko) 2011-05-13 2014-02-11 가부시키가이샤 무라타 세이사쿠쇼 전력 전송 장치, 전력 수신 장치, 및 전력 전송 시스템
US8654578B2 (en) * 2011-06-17 2014-02-18 Northrop Grumman Systems Corporation Phase qubit cell having enhanced coherence
US8508280B2 (en) 2011-07-11 2013-08-13 Northrop Grumman Systems Corporation Qubit readout via resonant scattering of josephson solitons
US8861619B2 (en) 2011-08-16 2014-10-14 Wisconsin Alumni Research Foundation System and method for high-frequency amplifier
US8975912B2 (en) 2012-07-30 2015-03-10 International Business Machines Corporation Multi-tunable superconducting circuits
US9208861B2 (en) 2013-10-01 2015-12-08 Northrop Grumman Systems Corporation Phase hysteretic magnetic Josephson junction memory cell
US9174840B2 (en) 2013-10-02 2015-11-03 Northrop Grumman Systems Corporation Josephson AC/DC converter systems and method
WO2016127021A1 (en) 2015-02-06 2016-08-11 Massachusetts, University Of Squid-based traveling wave parametric amplifier
US9281057B1 (en) 2015-03-11 2016-03-08 Northrop Grumman Systems Corporation Phase hysteretic magnetic Josephson junction memory cell
US10122350B2 (en) 2015-11-17 2018-11-06 Northrop Grumman Systems Corporation Josephson transmission line (JTL) system
US10740688B2 (en) 2016-03-11 2020-08-11 Rigetti & Co, Inc. Impedance-matched microwave quantum circuit systems
US9735776B1 (en) 2016-09-26 2017-08-15 International Business Machines Corporation Scalable qubit drive and readout
US10122352B1 (en) * 2018-05-07 2018-11-06 Northrop Grumman Systems Corporation Current driver system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004080129A (ja) 2002-08-12 2004-03-11 Fujitsu Ltd 超電導ドライバ回路及び超電導機器
JP2005260364A (ja) 2004-03-09 2005-09-22 Fujitsu Ltd 超電導ラッチ・ドライバ回路
JP2009232311A (ja) 2008-03-25 2009-10-08 National Institute Of Information & Communication Technology 信号処理回路およびインターフェイス回路
JP2017516182A (ja) 2014-03-10 2017-06-15 ノースロップ グラマン システムズ コーポレイションＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ Ｓｙｓｔｅｍｓ Ｃｏｒｐｏｒａｔｉｏｎ 量子ビット読み出し用の相互量子論理比較器

Also Published As

Publication number Publication date
JP2021520751A (ja) 2021-08-19
KR102449554B1 (ko) 2022-10-04
CA3099689A1 (en) 2019-11-14
AU2019267357B2 (en) 2021-11-04
EP3791474A1 (en) 2021-03-17
KR20200137007A (ko) 2020-12-08
CA3099689C (en) 2023-03-07
WO2019217153A1 (en) 2019-11-14
AU2019267357A1 (en) 2020-10-29
US10355677B1 (en) 2019-07-16
US10122352B1 (en) 2018-11-06

Similar Documents

Publication Publication Date Title
JP7077422B2 (ja) 電流ドライバシステム
US10622977B2 (en) Superconducting bi-directional current driver
AU2017321215B2 (en) Superconducting gate memory circuit
US10756738B2 (en) JTL-based superconducting logic arrays and FPGAS
AU2019366860B2 (en) Quantizing loop memory cell system
US5107458A (en) Bubble memory peripheral system tolerant to transient ionizing radiation

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201030

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220518

R150 Certificate of patent or registration of utility model

Ref document number: 7077422

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150