JP2009232311A - 信号処理回路およびインターフェイス回路 - Google Patents

Abstract

【課題】ＳＳＰＤをアレー化した場合のＳＳＰＤピクセルの信号処理による熱負荷増大に対して適切に対応できる信号処理回路およびインターフェイス回路を提供する。
【解決手段】本発明の信号処理回路２０Ａにおいては、複数の超伝導ナノワイヤ型単一光子検出器１００Ａから出力される信号の処理に用いられ、単一磁束素子により構成された論理回路（２１、２２）が組み込まれている。
【選択図】図４

Description

本発明は、超伝導ナノワイヤ型単一光子検出器用の信号処理回路およびインターフェイス回路に関する。

単一光子（シングルフォトン）を検出可能な単一光子検出器については、盗聴を不可能にする量子暗号通信、生体発光（バイオフォトン）検出、ＬＳＩの欠陥検査などの様々な応用が期待されている。

このような単一光子検出器の例として、Ｉｎ−ＧａＡｓＡＰＤ（アバランシェ・フォトダイオード）検出器がある。この検出器は、２１０Ｋ（ケルビン）程度の到達温度で動作可能という特徴があり、従来から量子光学実験などで広く用いられている。

しかし、このＩｎ−ＧａＡｓＡＰＤ検出器では、熱電子励起による暗計数率が高いという欠点や１５５０ｎｍの通信帯波長での量子効率が低いという欠点があるので、近年、超伝導転移端型単一光子検出器（以下、「ＴＥＳ」（Transition Edge Sensor）と略す）や超伝導ナノワイヤ型単一光子検出器（以下、「ＳＳＰＤ」（Superconducting single photon detector）と略す）が注目されている。これらの超伝導型単一光子検出器は、１５５０ｎｍの通信帯波長での高量子効率、高計数率および低暗計数率などの既存の半導体検出器に比べた有利な性能を有しており、このような性能を活かして、様々な分野への適用が試みられている。

そこで、ここでは、上述のＴＥＳおよびＳＳＰＤを取り上げ、以下、これらの背景技術について述べる。

まず、ＴＥＳの構成例およびその動作原理について概説する。

図８は、ＴＥＳの構成例およびその動作原理を説明するための模式図である。

ＴＥＳ１５０は、光子入射によって生じた温度変化を超伝導体の転移領域を利用して検出する光検出器である。図８（ａ）に示すように、タングステン（Ｗ）やチタン（Ｔｉ）などにより構成された超伝導薄膜１５１に、光子Ｐが入射して吸収されると、そのエネルギによってＴＥＳ１５０の温度が上昇する。すると、この応答は、図８（ｂ）に示すように、超伝導薄膜１５１の抵抗変化となって現れる。この超伝導薄膜１５１は、定電圧バイアス源（図示せず）により臨界電流付近の電流で駆動されており、超伝導薄膜１５１の抵抗変化は、自身を流れる電流変化に変換され得る。この電流変化は、適宜の増幅器により増幅され、その後、ＴＥＳ１５０は、所定の熱緩和時間（数μｓ）を経て、再び平衡状態に戻る。

このようなＴＥＳ１５０の出力信号は、その動作点が転移領域に存在する限り、入射光パルスのエネルギに比例する。光パルスに含まれる光子数に応じてそのエネルギは飛び飛びの値をとるので、ＴＥＳ１５０を用いると、図８（ｂ）に示すように、光パルス中の光子数を知ることができる。つまり、ＴＥＳ１５０は、光子数を識別できる高エネルギ分解能を有する。

一方、ＴＥＳ１５０の熱緩和時間はＳＳＰＤ２００（後述）の熱緩和時間に比べると長いので、ＴＥＳ１５０は、高速性が要求される分野には不向きである。また、ＴＥＳ１５０に用いる超伝導薄膜１５１の臨界温度は、通常、１Ｋ以下なので、ＴＥＳ１５０の動作には、断熱消磁冷凍機などを用いてＴＥＳ１５０を冷却する必要がある。このため、ＴＥＳ１５０は、小型のＧＭ（キ゛ーホート゛・マクマホン）冷凍機により簡便に冷却できず、この点の使い勝手に劣る。

次に、ＳＳＰＤの構成例およびその動作原理について概説する。

図９は、ＳＳＰＤの構成例およびその動作原理を説明するための模式図である。

ＳＳＰＤ２００は、窒化ニオブ（ＮｂＮ）などからなるメアンダ状のナノワイヤ２０１を有している（例えば、非特許文献１参照）。このナノワイヤ２０１には、臨界電流密度を僅かに下回るバイアス電流が流れている。

このようなナノワイヤ２０１に、図９に示すように、光子Ｐが入射すると、光子Ｐが入射した局部には、ホットスポットという常伝導領域Ａ（高抵抗領域）が形成される。この場合、図９の拡大図に示すように、電流Ｃは、高抵抗の領域Ａを迂回するように領域Ａの両側のナノワイヤ２０１の部分に集中的に流れる。すると、領域Ａの周囲を流れる電流Ｃは臨界電流を超え、領域Ａの両側の部分も常伝導状態になり、常伝導状態の領域Ａは、ナノワイヤ２０１の幅方向全域に亘るように一時的に広がる。このようにして、ナノワイヤ２０１の幅方向全域に亘る抵抗変化により、ナノワイヤ２０１に入射した光子Ｐが電気信号として検出される。その後、ＳＳＰＤ２００の領域Ａは、所定の熱緩和時間（数十ｐｓ）を経て、再び超伝導状態に戻る。

このようなＳＳＰＤ２００の熱緩和時間は、ＴＥＳ１５０（上述）の熱緩和時間に比べると短いので、ＳＳＰＤ２００の応答は原理的に高速であり、１００ＭＨｚを超える最大計数率にまで光子を計測できる。また、ＳＳＰＤ２００の冷却温度は４Ｋ程度なので、ＳＳＰＤ２００は、小型のＧＭ冷凍機を用いて簡便に冷却でき、実用上都合がよい。

一方、ＳＳＰＤ２００のエネルギ分解能は低いので、ＳＳＰＤ２００では、光子数の識別を行えないという問題がある。
IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY, VOL.17, NO.2, P279-284, JUNE 2007

上述のとおり、ＳＳＰＤは、ＴＥＳに対して性能上トレードオフの関係にあるので、ＳＳＰＤについては、光子数の識別技術の実用化が切望されている。

そこで、大面積のＳＳＰＤを単体で構成することに代えて、小面積のＳＳＰＤをマトリクス状に配することにより（つまり、ＳＳＰＤをアレー化することにより）、ＳＳＰＤピクセルによる光子数の識別機能の実現が可能と考えられている。

なお、本明細書では、便宜上、大面積のＳＳＰＤ単体をアレー化して得られる小面積のＳＳＰＤのことをＳＳＰＤピクセルといい、このようなＳＳＰＤピクセルの集合体のことをＳＳＰＤアレーという。

図１０は、ＳＳＰＤをアレー化した場合のＳＳＰＤピクセルによる光子数の識別の原理を模式的に示した図である。

図１０では、ＳＳＰＤアレー１１０の構成の図示を簡略にできるよう、３行（ｉ＝１〜３）および３列（ｊ＝１〜３）のマトリクス状に配された９個のＳＳＰＤピクセル１００（ｉ＝１〜３；ｊ＝１〜３）が例示されている。但し、ＳＳＰＤアレーでのＳＳＰＤピクセルの個数は、検出器の仕様に合わせて任意に選択できる。

各ＳＳＰＤピクセル１００（ｉ＝１〜３；ｊ＝１〜３）では、図１０の拡大図に示すように、窒化ニオブ薄膜からなるナノワイヤ２０１Ａが、メアンダ状に形成されている。そして、各ＳＳＰＤピクセル１００（ｉ＝１〜３；ｊ＝１〜３）の出力端（図示せず）はそれぞれ、各ＳＳＰＤピクセル１００（ｉ＝１〜３；ｊ＝１〜３）に対応する伝送経路１０１（ｉ＝１〜３；ｊ＝１〜３）の入力端に接続されている。

以上の構成により、例えば、図１０に示すように、２行×１列目に配されたＳＳＰＤピクセル１００（ｉ＝２；ｊ＝１）、および、１行×２列目に配されたＳＳＰＤピクセル１００（ｉ＝１；ｊ＝２）に光子Ｐが同時に入射した場合、ＳＳＰＤピクセル１００（ｉ＝２；ｊ＝１）に対応する伝送経路１０１（ｉ＝２；ｊ＝１）、および、ＳＳＰＤピクセル１００（ｉ＝１；ｊ＝２）に対応する伝送経路１０１（ｉ＝１；ｊ＝２）に信号パルスが出力される。これにより、各伝送経路１０１（ｉ＝１〜３；ｊ＝１〜３）に接続された信号処理回路２０を適宜の構成にすると（詳細は後述）、２個の光子ＰがＳＳＰＤアレー１１０に入射したことが検出できると考えられる。

また、大面積のＳＳＰＤを単体で構成することに代えて、小面積のＳＳＰＤピクセルをマトリクス状に配することにより（つまり、ＳＳＰＤをアレー化することにより）、ＳＳＰＤピクセルによる応答速度の更なる高速化の実現が可能と考えられている。以下、この理由を説明する。

ＳＳＰＤの高速化は、メアンダ状に延びているナノワイヤのインダクタンスに律則されている。つまり、ＳＳＰＤ形成領域にメアンダ状にナノワイヤを長く形成すると、ナノワイヤのインダクタンスが増大する。その結果、ナノワイヤのインダクタンスに依存する「インダクタンス（Ｌ）／抵抗（Ｒ）（時定数）」の増大により、ナノワイヤを伝送する信号の速度は遅くなる。この場合、ＳＳＰＤ形成領域を小さくすれば、ナノワイヤの長さをその分、短くでき、ナノワイヤのインダクタンスを低減できそうである。しかし、光ファイバから出射される光子との間の適切な光カップリング性を確保する観点から、ＳＳＰＤ形成領域では一定レベル以上の面積が必要となるので、単体のＳＳＰＤを用いたＳＳＰＤ形成領域の小面積化によるインダクタンスの低減には自ずと限界がある。

これに対し、ＳＳＰＤをアレー化することにより、個々のＳＳＰＤピクセルの検出面積を、ナノワイヤのインダクタンス低減の観点から充分に小さくできるとともに、ＳＳＰＤアレーにおけるＳＳＰＤ形成領域の面積を、光ファイバから出射される光子との間の適切な光カップリング性を確保する観点から充分に大きくできる。つまり、ＳＳＰＤをアレー化することにより、上述の限界を打破でき、ナノワイヤのインダクタンスを充分に低減でき、ひいては、ナノワイヤを伝送する信号の速度を更に高速にできる。

ところで、ＳＳＰＤをアレー化した場合には、ＳＳＰＤピクセルの信号処理に関連して生じる熱負荷増大（詳細は後述）が将来、ＳＳＰＤアレーの実用化に向けた重大な障害になり得る。しかしながら、このようなＳＳＰＤピクセルの信号処理による熱負荷の問題に取り組んだ研究成果（論文や特許公報）は、本件発明者等の知る限り、未だ見当たらない。

本発明は、このような事情に鑑みてなされたものであり、ＳＳＰＤをアレー化した場合のＳＳＰＤピクセルの信号処理による熱負荷増大に対して適切に対応できる信号処理回路およびインターフェイス回路を提供することを目的とする。

以下、ＳＳＰＤピクセルの信号処理による熱負荷問題について図面を用いて詳細に説明する。

図１は、ＳＳＰＤピクセルの信号処理による熱負荷の問題を説明するための模式図である。図１（ａ）では、半導体素子（例えばＣＭＯＳトランジスタ）により構成される信号処理回路１２０Ａを室温に保った場合の熱負荷増大の現象が図示されている。図１（ｂ）では、半導体素子により構成される信号処理回路１２０Ｂを極低温（４Ｋ）に保った場合の熱負荷増大の現象が図示されている。

まず、信号処理回路１２０Ａを室温に保った場合の熱負荷増大について説明する。

本方式では、図１（ａ）に示すように、小型のＧＭ冷凍機３００を用いてＳＳＰＤアレー１１０のみが約４Ｋに冷却されている。そして、伝送経路１０１（ｉ＝１〜Ｎ；ｊ＝１〜Ｎ）を形成する広帯域の同軸ケーブルＣＢがＳＳＰＤピクセル１００（ｉ＝１〜Ｎ；ｊ＝１〜Ｎ）のそれぞれの出力端に接続されており、これにより、ＳＳＰＤピクセル１００（ｉ＝１〜Ｎ；ｊ＝１〜Ｎ）の出力信号が室温状態の外部に取り出されている。

ここで、ＳＳＰＤピクセル１００（ｉ＝１〜Ｎ；ｊ＝１〜Ｎ）から出力される信号のレベルは極めて小さい（例えば、電圧レベルで約１ｍＶ程度）。よって、このような微小な信号を用いて既存の半導体素子により構成される外部の信号処理回路１２０Ａを動作させるには、図１（ａ）に示すように、広帯域の増幅器ＡＭＰをＳＳＰＤピクセル１００（ｉ＝１〜Ｎ；ｊ＝１〜Ｎ）の数分（Ｎ×Ｎ個）、広帯域の同軸ケーブルＣＢ上に配する必要がある。この場合、同軸ケーブルＣＢの帯域が広くなるほど、同軸ケーブルＣＢの熱伝導率が高くなるので、同軸ケーブルＣＢによってＳＳＰＤアレー１１０に伝わる熱（熱流入）が、ＳＳＰＤアレー１１０を極低温（４Ｋ）に冷却させるＧＭ冷凍機３００に対して深刻な負担となる。つまり、信号処理回路１２０Ａを室温に保った場合、ＳＳＰＤをアレー化すると、多数本の広帯域の同軸ケーブルＣＢによってＳＳＰＤアレーに伝わる熱が、ＧＭ冷凍機３００の熱負荷増大を引き起こすと考えられる。

次に、信号処理回路１２０Ｂを極低温に保った場合の熱負荷増大について説明する。

本方式では、図１（ｂ）に示すように、小型のＧＭ冷凍機３００を用いてＳＳＰＤアレー１１０および信号処理回路１２０Ｂの両方が約４Ｋに冷却されている。このように信号処理回路１２０Ｂを極低温にすると、伝送経路１０１（ｉ＝１〜Ｎ；ｊ＝１〜Ｎ）を形成するケーブルを伝わる熱の問題は改善される。しかし、本方式は、多数（Ｎ×Ｎ個）の広帯域の増幅器ＡＭＰの消費電力は無視できないレベルなので、増幅器ＡＭＰによるＧＭ冷凍機３００への熱負荷の問題を依然として内在している。更に、半導体素子により構成される信号処理回路１２０ＢからのノイズがＳＳＰＤピクセル１００（ｉ＝１〜Ｎ；ｊ＝１〜Ｎ）での光検出に何等かの悪影響を与える可能性もある。

以上のとおり、信号処理回路１２０Ａを室温に保っても、或いは、信号処理回路１２０Ｂを極低温に保っても、ＳＳＰＤをアレー化すると、ＧＭ冷凍機３００への熱負荷増大が顕在化すると考えられる。よって、従来の半導体素子により構成された信号処理回路とＳＳＰＤアレーとの組合せでは、小型のＧＭ冷凍機を用いて簡便に冷却できるというＳＳＰＤの利点を充分に活かせない。

本件発明者等は、単一磁束量子（以下、「ＳＦＱ」（Single Flux Quantum）と略す）により構成された論理回路（以下、「ＳＦＱ論理回路」と略す）を用いると、上述のＳＳＰＤをアレー化した場合のＳＳＰＤピクセルの信号処理による熱問題を改善できることに気がついた。

本発明は、このような知見を契機にして案出できたものであり、複数の超伝導ナノワイヤ型単一光子検出器から出力される信号の処理に用いられ、単一磁束素子により構成された論理回路が組み込まれている、信号処理回路を提供する。

このような信号処理回路は、単一磁束素子を情報担体として用いているので、微小信号により高速に動作できるとともに、消費電力が小さいという従来の信号処理回路と比較した有利な特徴を備えている。これにより、複数の超伝導ナノワイヤ型単一光子検出器の信号処理による熱負荷増大が適切に抑制される。

また、本発明の信号処理回路は、
前記複数の超伝導ナノワイヤ型単一光子検出器のうちの一つに入射した光子の有無を検出する１光子の検出回路と、
前記複数の超伝導ナノワイヤ型単一光子検出器のうちの二つに同時入射した光子の有無を検出する２光子の検出回路と、を備え、
前記検出回路を前記論理回路の組合せで構成してもよい。

これにより、信号処理回路は、複数の超伝導ナノワイヤ型単一光子検出器からの信号を用いて１光子検出信号および２光子検出信号を出力できるので、この信号処理回路を超伝導ナノワイヤ型単一光子検出器の量子通信用の信号処理に用いることができる。

また、この信号処理回路では、入力側の超伝導ナノワイヤ型単一光子検出器の個数に相当する伝送経路に対して、出力側のケーブルの数が２本（１光子検出信号用のケーブルおよび２光子検出信号用のケーブル）に削減されるので、ケーブルを伝わる熱による冷凍機の熱負荷増大を抑制できる。

また、本発明の信号処理回路は、前記検出回路での光子検出のタイミングに用いるクロック信号を前記検出回路に出力する信号出力回路を備えてもよい。

このクロック信号を、光子の入射レートと同期させることにより、検出回路は当該クロック信号を用いて適切に駆動され、光子の入射レートと同じ速度で検出信号の読み出しが可能になる。

また、本発明の信号処理回路は、
前記複数の超伝導ナノワイヤ型単一光子検出器のそれぞれと対応して配され、前記超伝導ナノワイヤ型単一光子検出器のそれぞれに入射した光子の個数を計数可能な複数の光子数計数回路を備え、
前記光子数計数回路を前記論理回路の組合せにより構成してもよい。

これにより、信号処理回路の複数の光子数計数回路は、複数の超伝導ナノワイヤ型単一光子検出器からの信号を用いて光子入射位置の同定と入射光子数の計数を行えるので、この信号処理回路を超伝導ナノワイヤ型単一光子検出器のイメージング用の信号処理に用いることができる。

また、前記光子数計数回路は、
前記超伝導ナノワイヤ型単一光子検出器に入射した前記光子の個数を計数するバイナリカウンタと、
前記バイナリカウンタにより計数された前記光子の個数データが書き込まれるシフトレジスタと、を備えてもよい。

そして、本発明の信号処理回路は、前記バイナリカウンタから前記シフトレジスタへの前記光子の個数データの受け渡しタイミングに用いるタイミング信号を前記バイナリカウンタに出力する信号出力回路を備えてもよい。

更に、本発明の信号処理回路では、前記シフトレジスタのそれぞれを、前記シフトレジスタの出力用の信号線を介してシリアル接続してもよく、前記シフトレジスタにおいて前記個数データを１ビット毎シフトさせることにより、前記信号線からの前記個数データの取り出しに用いるクロック信号を前記シフトレジスタに出力する信号出力回路を備えてもよい。

以上の構成より、タイミング信号のフレーム周期が、クロック信号の周期、超伝導ナノワイヤ型単一光子検出器の個数、およびバイナリカウンタのビット数との関係で適切に設定されると、上述の１本のシリアル接続の信号線を用いて複数の超伝導ナノワイヤ型単一光子検出器のうちの何処に何個の光子が入射したかを知ることができる。

これにより、本発明の信号処理回路では、本来、超伝導ナノワイヤ型単一光子検出器の個数分必要な出力用の信号線を形成するケーブルを１本のシリアル接続の信号線を形成するケーブルに削減できるので、ケーブルを伝わる熱による冷凍機の熱負荷増大を抑制できる。

また、タイミング信号出力回路から出力されたタイミング信号を用いてバイナリカウンタからシフトレジスタへの光子の個数データの受け渡しが行われる際に、バイナリカウンタによる光子の個数データのカウントと、シフトレジスタによる光子の個数データの取り出しと、を独立して（同時に）に実行できる。

また、本発明は、複数の超伝導ナノワイヤ型単一光子検出器と上述の信号処理回路との間の接続に用いられ、前記超伝導ナノワイヤ型単一光子検出器からの電流パルスを電流増幅できるよう、超伝導量子干渉素子により構成された増幅器が組み込まれている、インターフェイス回路も提供する。

上述の信号処理回路の内部では、例えば、数ｐｓ（ピコ秒）程度の時間幅、振幅０．２ｍＶ程度の微小なＳＦＱパルスを用いて論理動作を行える。よって、超伝導ナノワイヤ型単一光子検出器の微小な出力（例えば、振幅２０μＡ、時間幅数ｎｓの電流パルス）を超伝導量子干渉素子により構成された増幅器を用いて電流増幅（例えば、１０〜２０倍程度の電流増幅）を行えば、このＳＦＱパルスに変換できる。

よって、本発明のインターフェイス回路には、超伝導量子干渉素子の消費電力が小さいので、超伝導量子干渉素子により構成された増幅器を用いて冷凍機への熱負荷増大を適切に抑制できるという既存の半導体素子により構成された増幅器と比較した有利な特徴がある。

更に、本発明のインターフェイス回路には、超伝導量子干渉素子により構成された従来の増幅器と比較しても、以下のような有利な特徴がある。

まず、この従来の増幅器では、インダクタンスと磁気結合する多段構成の直列接続のＳＱＵＩＤが、増幅器からの高電圧出力を得るのに必要とされているのに対し、本発明のインターフェイス回路に内蔵された増幅器では、例えば、１０〜２０倍程度の電流利得で足りるので、インダクタンスと磁気結合する多段構成のＳＱＵＩＤが不要となる。

これにより、増幅器の回路構成を簡素化でき、その結果、増幅器の回路面積を削減できる。また、増幅器の帯域を広帯域化することもできる。

また、上述の従来の増幅器では、超伝導ナノワイヤ型単一光子検出器からの微弱な入力電流パルスにより充分な磁束をＳＱＵＩＤに誘起できる高い相互インダクタンスが、高利得を得るのに必要とされている。このため、従来の増幅器では、相互インダクタンスを高くできるよう、入力インダクタンスを高くする必要があり、その結果、信号の遅延時間「入力インダクタンス／抵抗（時定数）」の増大となるのに対し、本発明のインターフェイス回路に内蔵された増幅器では、例えば、１０〜２０倍程度の電流利得で足りるので、入力インダクタンスを高くする必要がなく、増幅器のギガヘルツ（ＧＨｚ）帯での高速動作が可能になる。

本発明によれば、ＳＳＰＤをアレー化した場合のＳＳＰＤピクセルの信号処理による熱負荷増大に対して適切に対応できる信号処理回路およびインターフェイス回路が得られる。

以下、本発明を実施するための実施形態について、図面を参照しながら説明する。

まず、ＳＳＰＤアレーの信号処理に用いる回路の全体構成を説明する。

図２は、ＳＳＰＤアレーの信号処理に用いる回路の全体構成を模式的に示した図である。なお、図２において、ＳＳＰＤアレー１１０、ＳＳＰＤピクセル１００（ｉ＝１〜Ｎ；ｊ＝１〜Ｎ）、伝送経路１０１（ｉ＝１〜Ｎ；ｊ＝１〜Ｎ）およびＧＭ冷凍機３００の構成については、図１で述べた内容と同じなので、ここでは、これらの構成の詳細な説明は省略する。

本実施形態では、伝送経路１０１（ｉ＝１〜Ｎ；ｊ＝１〜Ｎ）に接続された信号処理回路２０は、従来の半導体素子（例えばＣＭＯＳトランジスタ）を用いる代わりに、ＳＦＱを情報担体として用いている。なお、ＳＦＱの原理は、公知なので、ここでは、ＳＦＱの動作原理の説明を省略する。

信号処理回路２０は、上述のとおり、ＳＦＱを情報担体として用いているので、微小信号により高速に動作できるとともに、消費電力が小さいという半導体素子により構成された従来の信号処理回路と比較した有利な特徴を備えている。

例えば、信号処理回路２０の内部では、数ｐｓ（ピコ秒）程度の時間幅、振幅０．２ｍＶ程度の微小なＳＦＱパルスを用いて論理動作を行える。よって、ＳＳＰＤピクセル１００（ｉ＝１〜Ｎ；ｊ＝１〜Ｎ）の微小な出力（例えば、振幅２０μＡ、時間幅数ｎｓの電流パルス）であっても、超伝導量子干渉素子（以下、「ＳＱＵＩＤ」（Superconducting Quantum Interference Device）と略す）により構成された増幅器（以下、「ＳＱＵＩＤアンプ３０Ａ」（後述）と略す）を用いて、上述のＳＦＱパルスに変換できる。この場合、１０〜２０程度の電流増幅（例えば、２０μＡ程度から２００μＡ程度の電流増幅）を行えばよい。

つまり、図２に示すように、ＳＳＰＤピクセル１００（ｉ＝１〜Ｎ；ｊ＝１〜Ｎ）と信号処理回路２０との間の接続に用いるインターフェイス回路３０には、ＳＳＰＤピクセル１００（ｉ＝１〜Ｎ；ｊ＝１〜Ｎ）からの微弱信号を電流増幅できるよう、ＳＱＵＩＤアンプ３０Ａが組み込まれている。このＳＱＵＩＤアンプ３０Ａは、ジョセフソン接合により構成され、その消費電力は小さいので、ＳＱＵＩＤアンプ３０Ａを増幅器として用いて、ＧＭ冷凍機３００への熱負荷増大を適切に抑制できるという既存の半導体素子により構成された増幅器と比較した有利な特徴がある。なお、インターフェイス回路３０（ＳＱＵＩＤアンプ３０Ａ）の回路構成については後述する。

また、ＳＦＱを情報担体とする１万接合規模の信号処理回路２０の消費電力が、わずか２〜３ｍＷ程度である。このため、信号処理回路２０を小型のＧＭ冷凍機（０．１Ｗ）３００に実装でき、その結果、ＧＭ冷凍機３００の熱負荷増大への熱負荷増大を適切に抑制できる。

更に、信号処理回路２０を適宜の構成にすると、入力側のＮ×Ｎ本の伝送経路１０１（ｉ＝１〜Ｎ；ｊ＝１〜Ｎ）に対して、出力側の同軸ケーブルＣＢの数を削減できるので（図２では、１本の同軸ケーブルＣＢに削減している例が図示されている）、同軸ケーブルＣＢを伝わる熱によるＧＭ冷凍機３００の熱負荷増大も抑制できる。なお、このような信号処理回路２０の構成例については後述する。

また、ＳＦＱを情報担体とする１万接合規模の信号処理回路２０は、４０ＧＨｚ程度の高速に動作可能と考えられている。このため、信号処理回路２０をＳＳＰＤアレー１１０用の信号処理回路として用いると、ＳＳＰＤアレー１１０からの高速信号を高速に処理できるという利点もある。

更に、上述のとおり、信号処理回路２０の内部では、数ｐｓ（ピコ秒）程度の時間幅、振幅０．２ｍＶ程度の微小なＳＦＱパルスを用いて論理動作を行えるので、ＳＳＰＤピクセル（ｉ＝１〜Ｎ；ｊ＝１〜Ｎ）の光検出にＳＦＱパルスが悪影響を与える可能性も低く好都合である。
＜インターフェイス回路３０（ＳＱＵＩＤアンプ３０Ａ）の回路構成＞
次に、インターフェイス回路３０（ＳＱＵＩＤアンプ３０Ａ）の構成について図面を参照しながら説明する。

図３は、本実施形態によるインターフェイス回路に用いるＳＱＵＩＤアンプの回路図である。なお、図２に示したインターフェイス回路３０では、図３のＳＱＵＩＤアンプ３０Ａが、ＳＳＰＤピクセル１００（ｉ＝１〜Ｎ；ｊ＝１〜Ｎ）の個数分、ＳＳＰＤピクセル１００（ｉ＝１〜Ｎ；ｊ＝１〜Ｎ）のそれぞれに対応するように内蔵されている。

このＳＱＵＩＤアンプ３０Ａでは、ＳＳＰＤピクセル１００からの電流パルスが、伝送経路１０１を流れる際に入力インダクタンスＬ_INにより磁束に変換される。

ここで、ジョセフソン接合Ｊ１、Ｊ２の対により構成されたＳＱＵＩＤには、定電流源３２により臨界電流を僅かに下回るレベルにまでバイアスされているので、上述の入力インダクタンスＬ_INによる磁束が生じていない場合、ＳＱＵＩＤの両端に発生する電圧は０Ｖとなる。一方、上述の入力インダクタンスＬ_INによる磁束が生じている場合、この磁束とジョセフソン接合Ｊ１、Ｊ２の対との間の相互インダクタンスＭを介した相互作用によってＳＱＵＩＤに流れる電流が臨界電流を超え、ＳＱＵＩＤは常伝導状態となり、ＳＱＵＩＤの両端に電圧が発生する。

なお、図３では図示を省略しているが、ＳＱＵＩＤアンプ３０Ａは、ＳＳＰＤアレー１１０（図２参照）とともに、小型のＧＭ冷凍機３００（図２参照）に実装されている。これにより、ＳＱＵＩＤアンプ３０Ａは、このＧＭ冷凍機３００により簡便に冷却できる。

ところで、本実施形態のＳＱＵＩＤアンプ３０Ａでは、ＳＱＵＩＤアンプ３０Ａの後段が、図３に示す如く、ＳＦＱを情報担体とする信号処理回路２０に接続されているので、ＳＱＵＩＤアンプ３０Ａの利得は、上述のとおり、１０〜２０倍程度の電流利得でよい。これにより、ＳＱＵＩＤアンプ３０Ａには、従来のＳＱＵＩＤアンプと比較した有利な特徴がある。

具体的には、従来のＳＱＵＩＤアンプでは、インダクタンスＬ_SFQと磁気結合する１００段規模の直列接続のＳＱＵＩＤ（図示せず）が、ＳＱＵＩＤアンプからの高電圧出力を得るのに必要とされている。これに対して、本実施形態のＳＱＵＩＤアンプ３０Ａでは、１０〜２０倍程度の電流利得で足りるので、インダクタンスＬ_SFQと磁気結合する多段構成のＳＱＵＩＤが不要となる。これにより、ＳＱＵＩＤアンプ３０Ａの回路構成を簡素化でき、その結果、ＳＱＵＩＤアンプ３０Ａの回路面積を削減できる。また、ＳＱＵＩＤアンプ３０Ａの帯域を広帯域化することもできる。

また、従来のＳＱＵＩＤアンプでは、ＳＳＰＤからの微弱な入力電流パルスにより充分な磁束をＳＱＵＩＤに誘起できる高い相互インダクタンスＭが、高利得を得るのに必要とされている。このため、相互インダクタンスＭを高くできるよう、入力インダクタンスＬ_INを高くする必要があり、その結果、信号の遅延時間「入力インダクタンスＬ_IN／抵抗Ｒ_L（時定数）」の増大となる。これに対して、本実施形態のＳＱＵＩＤアンプ３０Ａでは、１０〜２０倍程度の電流利得で足りるので、入力インダクタンスＬ_INを高くする必要がなく、ＳＱＵＩＤアンプ３０Ａのギガヘルツ（ＧＨｚ）帯での高速動作が可能になる。
＜量子通信用の信号処理回路の例＞
図４は、図２に示した信号処理回路を量子通信用の信号処理に用いた場合の回路図である。

図４では、回路構成の図示を簡略にできるよう、２行（ｉ＝１、２）および２列（ｊ＝１、２）のマトリクス状に配された４個のＳＳＰＤピクセル１００Ａ（ｉ＝１、２；ｊ＝１、２）が例示されている。但し、ＳＳＰＤアレーでのＳＳＰＤピクセルの個数は、検出器の仕様に合わせて任意に選択できる。

図４に示すように、ＳＳＰＤピクセル１００Ａ（ｉ＝１、２；ｊ＝１、２）と信号処理回路２０Ａとの間の接続に用いられるインターフェイス回路３０が配されている。そして、このインターフェイス回路３０は、ＳＳＰＤピクセル１００Ａ（ｉ＝１、２；ｊ＝１、２）のそれぞれに対応する伝送経路１０１Ａ（ｉ＝１、２；ｊ＝１、２）に接続されており、ＳＳＰＤピクセル１００Ａ（ｉ＝１、２；ｊ＝１、２）からの電流パルスを電流増幅できるよう、上述のＳＱＵＩＤアンプ３０Ａ（図３参照）が組み込まれている。

量子通信用の信号処理回路２０Ａの使用形態においては、光子の入射タイミングは予め特定されている。そして、この信号処理回路２０Ａでは、ＳＳＰＤピクセル１００Ａ（ｉ＝１、２；ｊ＝１、２）のうちの少なくとも一つに入射した光子の有無を検出できる１光子検出、および、ＳＳＰＤピクセル１００Ａ（ｉ＝１、２；ｊ＝１、２）のうちの少なくとも二つに同時入射した光子の有無を検出できる２光子検出を実現すればよい。つまり、量子暗号通信技術では、１光子入射および２光子入射の識別化を可能にすればよく、光子入射位置の同定は重要視されていない。

そこで、信号処理回路２０Ａの光検出回路４００は、図４に示すように、ＳＦＱにより構成された複数（ここでは６個）のＡＮＤゲート２１（論理回路）の組合せからなる２光子の検出回路と、ＳＦＱにより構成された複数（ここでは３個）のＯＲゲート２２（論理回路）の組合せからなる１光子の検出回路と、備える。

なお、ＳＳＰＤピクセル１００Ａの個数を任意の個数（例えば、ｎ個）に変更する場合であっても、ＡＮＤゲート２１の個数は、ｎ×（ｎ−１）／２個、ＯＲゲート２２の個数は、（ｎ−１）個となり、光検出回路４００の規模を容易に把握できるので都合がよい。

これらの検出回路は、図４に示すように、インターフェイス回路３０の出力側の伝送経路１０１Ａ（ｉ＝１、２；ｊ＝１、２）に接続され、１光子の検出回路が１光子検出信号を出力でき、２光子の検出回路が２光子検出信号を出力できるように構成されている。

また、図４では図示を省略しているが、光検出回路４００が、ＳＳＰＤアレー１１０Ａとともに、小型のＧＭ冷凍機３００（図２参照）に実装されている。これにより、各ＡＮＤゲート２１および各ＯＲゲート２２は、このＧＭ冷凍機３００により簡便に冷却できる。

更に、信号処理回路２０Ａは、図４に示すように、１光子および２光子の検出回路での光子検出のタイミングに用いるクロック信号をこれらの検出回路に出力できるクロック信号出力回路２５を備える。このクロック信号を、光子の入射レートと同期させることにより、各ＡＮＤゲート２１および各ＯＲゲート２２は当該クロック信号を用いて適切に駆動され、光子の入射レートと同じ速度で検出信号の読み出しが可能になる。

以上のとおり、本実施形態の信号処理回路２０Ａでは、ＳＳＰＤアレー１１０Ａからの信号を用いて１光子検出信号および２光子検出信号を出力できるので、信号処理回路２０ＡをＳＳＰＤアレー１１０Ａの量子通信用の信号処理に用いることができる。

また、この信号処理回路２０Ａでは、入力側の４本の伝送経路１０１Ａ（ｉ＝１、２；ｊ＝１、２）に対して、出力側のケーブル（図示せず）の数が２本（１光子検出信号用のケーブルおよび２光子検出信号用のケーブル）に削減されるので、ケーブルを伝わる熱によるＧＭ冷凍機３００の熱負荷増大を抑制できる。
＜イメージング用の信号処理回路の例＞
図５は、図２に示した信号処理回路をイメージング用の信号処理に用いた場合の回路図である。

図５では、回路構成の図示を簡略にできるよう、２行（ｉ＝１、２）および２列（ｊ＝１、２）のマトリクス状に配された４個のＳＳＰＤピクセル１００Ａ（ｉ＝１、２；ｊ＝１、２）が例示されている。但し、ＳＳＰＤアレーでのＳＳＰＤピクセルの個数は、検出器の仕様に合わせて任意に選択できる。

図５に示すように、ＳＳＰＤピクセル１００Ａ（ｉ＝１、２；ｊ＝１、２）と信号処理回路２０Ｂとの間の接続に用いられるインターフェイス回路３０が配されている。そして、このインターフェイス回路３０は、ＳＳＰＤピクセル１００Ａ（ｉ＝１、２；ｊ＝１、２）のそれぞれに対応する伝送経路１０１Ａ（ｉ＝１、２；ｊ＝１、２）に接続されており、ＳＳＰＤピクセル１００Ａ（ｉ＝１、２；ｊ＝１、２）からの電流パルスを電流増幅できるよう、上述のＳＱＵＩＤアンプ３０Ａ（図３参照）が組み込まれている。

イメージング用の信号処理回路２０Ｂの使用形態においては、光子はランダムに入射する。そして、この信号処理回路２０Ｂでは、ＳＳＰＤピクセル１００Ａ（ｉ＝１、２；ｊ＝１、２）のうちの何処のピクセルに何個の光子が入射したかを識別できる機能を実現する必要がある。つまり、高感度イメージング技術では、光子入射位置の同定と入射光子数の計数の両方が重要視されている。

そこで、信号処理回路２０Ｂの４個の光子数計数回路４０１（ｉ＝１、２；ｊ＝１、２）は、図５に示すように、ＳＳＰＤ１００Ａ（ｉ＝１、２；ｊ＝１、２）のそれぞれと対応して配されている。但し、図５では、ＳＳＰＤ１００Ａ（ｉ＝２；ｊ＝１）に対応する光子数計数回路４０１（ｉ＝２；ｊ＝１）の図示が省略されている。

これにより、光子数計数回路４０１（ｉ＝１、２；ｊ＝１、２）のそれぞれは、各光子数計数回路４０１（ｉ＝１、２；ｊ＝１、２）に対応するＳＳＰＤ１００Ａ（ｉ＝１、２；ｊ＝１、２）に入射した光子Ｐの個数（以下、「光子数」と略す）を計数できるので、信号処理回路２０Ｂでは、光子入射位置の同定と光子数の計数の両方を行える。

以下、このような信号処理回路２０Ｂの機能を図５、図６および図７を参照しながら更に詳しく説明する。

図６は、図５に示した信号処理回路の入出力信号のタイミングチャートである。図７は、図５に示した信号処理回路の動作の説明に用いる模式図である。

信号処理回路２０Ｂの各光子数計数回路４０１（ｉ＝１、２；ｊ＝１、２）は、図５に示すように、ＳＦＱにより構成された複数（ここでは６個）のＤ型フリップフロップ２３（論理回路）の組合せからなるシフトレジスタと、ＳＦＱにより構成された複数（ここでは６個）のＴ型フリップフロップゲート２４（論理回路）の組合せからなるバイナリカウンタと、備える。

各光子数計数回路４０１（ｉ＝１、２；ｊ＝１、２）に内蔵されたバイナリカウンタの入力がそれぞれ、図５に示すように、各ＳＳＰＤ１００Ａ（ｉ＝１、２；ｊ＝１、２）に対応する伝送経路１０１Ａ（ｉ＝１、２；ｊ＝１、２）に接続されているので、これらのバイナリカウンタは、各ＳＳＰＤ１００Ａ（ｉ＝１、２；ｊ＝１、２）に対応するＳＳＰＤ１００Ａ（ｉ＝１、２；ｊ＝１、２）に入射した光子数をカウントできる。このバイナリカウンタの最大カウント数は、Ｔ型フリップフロップ２４の個数（バイナリカウンタのビット数）に依存している。例えば、Ｔ型フリップフロップ２４の個数が任意の個数（例えば、ｎ個）である場合、バイナリカウンタは、最大（２ⁿ−１）個の光子をカウントできる。

また、各光子数計数回路４０１（ｉ＝１、２；ｊ＝１、２）に内蔵されたシフトレジスタの入出力がそれぞれ、図５に示すように、シフトレジスタの出力用の信号線４０２を介してシリアル接続されている。

また、本実施形態の信号処理回路２０Ｂは、各光子数計数回路４０１（ｉ＝１、２；ｊ＝１、２）に内蔵されたバイナリカウンタのそれぞれに同時にタイミング信号Ｓ１、Ｓ２（詳細は後述）を出力できるタイミング信号出力回路２８を備える。

更に、信号処理回路２０Ｂは、各光子数計数回路４０１（ｉ＝１、２；ｊ＝１、２）に内蔵されたシフトレジスタのそれぞれに同時にクロック信号Ｋ（詳細は後述）を出力できるクロック信号出力回路２９も備える。

上述のタイミング信号Ｓ１、Ｓ２は、図７に示すように、各光子数計数回路４０１（ｉ＝１、２；ｊ＝１、２）において、バイナリカウンタからシフトレジスタへの光子Ｐの個数データ（バイナリデータ；以下、「光子個数データ」と略す）の受け渡しタイミングに用いられている。また、上述のクロック信号Ｋは、図６に示すように、バイナリカウンタからシフトレジスタに書き込まれた光子個数データを１ビット毎シフトさせることにより、光子個数データの信号（出力信号）の信号線４０２からの取り出しに用いられている。

以上の構成により、本実施形態の信号処理回路２０Ｂは、様々な効果を発揮する。

まず、タイミング信号Ｓ１、Ｓ２のフレーム周期「Ｆ」（読み出し周期「Ｆ」）は、クロック信号の周期「Ｔ」、ＳＳＰＤピクセルの個数「Ｐ」、およびバイナリカウンタのビット数「ｎ」との関係において、Ｆ＝Ｔ×Ｐ×ｌｏｇ₂（ｎ＋１）という演算式を用いて適切に設定できる。すると、１本のシリアル接続の信号線４０２を用いてＳＳＰＤピクセル１００Ａ（ｉ＝１、２；ｊ＝１、２）のうちの何処に何個の光子が入射したかを知ることができる。

具体的には、図７に示すように、タイミング信号Ｓ１がバイナリカウンタに入ると、バイナリカウンタに記憶された光子個数データは、シフトレジスタに移される。そして、図６に示すように、クロック信号Ｋに同期して、シフトレジスタに書き込まれた光子個数データは、１ビット毎、信号線４０２から取り出される。本実施形態では、バイナリカウンタは、図５に示すように、６個のＴ型フリップフロップ２４により６ビットとして構成されている。よって、タイミング信号Ｓ１（図６参照）が入った直後の、６パルス分のクロック信号Ｋに同期して出力される出力信号が、ＳＳＰＤピクセル１００Ａ（ｉ＝２；ｊ＝２）での光子個数データを表している。例えば、図６では、「２⁰ビット」に対応する信号パルスおよび「２³ビット」に対応する信号パルスが出力されているので、ＳＳＰＤピクセル１００Ａ（ｉ＝２；ｊ＝２）中には、９個の光子入射があったと理解できる。

また、次の６パルス分のクロック信号Ｋに同期して出力される出力信号が、ＳＳＰＤピクセル１００Ａ（ｉ＝２；ｊ＝１）での光子個数データを表している。例えば、図６では、「２¹ビット」に対応する信号パルスおよび「２⁴ビット」に対応する信号パルスが出力されているので、ＳＳＰＤピクセル１００Ａ（ｉ＝２；ｊ＝１）中には、１８個の光子入射があったと理解できる。

また、更に次の６パルス分のクロック信号Ｋに同期して出力される出力信号が、ＳＳＰＤピクセル（ｉ＝１；ｊ＝２）での光子個数データを表している。例えば、図６では、「２¹ビット」に対応する信号パルスおよび「２²ビット」に対応する信号パルスが出力されているので、ＳＳＰＤピクセル１００Ａ（ｉ＝１；ｊ＝２）中には、６個の光子入射があったと理解できる。

また、更に次の６パルス分のクロック信号Ｋに同期して出力される出力信号が、ＳＳＰＤピクセル１００Ａ（ｉ＝１；ｊ＝１）での光子個数データを表している。例えば、図６では、「２⁰ビット」に対応する信号パルスおよび「２²ビット」に対応する信号のパルスが出力されているので、ＳＳＰＤピクセル１００Ａ（ｉ＝１；ｊ＝１）中には、５個の光子入射があったと理解できる。

そして、ＳＳＰＤピクセル１００Ａ（ｉ＝２；ｊ＝１）での光子個数データの取り出しが終了すると、シフトレジスタの内部状態は初期化され（ゼロカウントに戻り）、先発のタイミング信号Ｓ１が入った直後から数えて、２４パルス目のクロック信号Ｋに同期するようにして、後発のタイミング信号Ｓ２が再びバイナリカウンタに入ると、以上に述べた動作が繰り返される。

以上のとおり、本実施形態の信号処理回路２０Ｂでは、ＳＳＰＤアレー１１０Ａからの信号を用いて光子入射位置の同定と入射光子数のカウントを行えるので、信号処理回路２０ＢをＳＳＰＤアレー１１０Ａのイメージング用の信号処理に用いることができる。

また、この信号処理回路２０Ｂでは、本来、ＳＳＰＤピクセル１００Ａ（ｉ＝２；ｊ＝１）の個数分必要な出力用信号線を形成するケーブルを、１本のシリアル接続の信号線４０２を形成するケーブルに削減できるので、ケーブルを伝わる熱によるＧＭ冷凍機３００の熱負荷増大を抑制できる。

更に、本実施形態の信号処理回路２０Ｂでは、タイミング信号出力回路２８から出力されたタイミング信号を用いてバイナリカウンタからシフトレジスタへの光子個数データの受け渡しが行われる際に、バイナリカウンタによる光子個数データのカウントと、シフトレジスタによる光子個数データの取り出しと、を独立して（同時に）に実行できる。つまり、バイナリカウンタからシフトレジスタへの光子個数データの受け渡しの完了と同時に、バイナリカウンタの内部状態が初期化され（ゼロカウントに戻り）、直ぐにＳＳＰＤピクセル１００Ａ（ｉ＝２；ｊ＝１）に入射した光子のカウントがバイナリカウンタにおいてなされる。そして、この入射光子のカウント中に、同時に（並行して）前回のフレーム周期Ｆでの光子個数データの取り出しがシフトレジスタにおいてなされる。上述のとおり、シフトレジスタによる光子個数データの取り出しが終了すると、シフトレジスタは初期化され、次のタイミング信号により、再びバイナリカウンタでの光子個数データがシフトレジスタに書き込まれる。

よって、本実施形態の信号処理回路２０Ｂでは、このような一連の動作を繰り返すことにより、バイナリカウンタによる光子の連続的なカウントおよびシフトレジスタによる光子個数データの連続的な取り出しを行えるので好都合である。

本発明によれば、ＳＳＰＤのアレー化により、ＳＳＰＤのエネルギ分解能を向上させるに際して、ＳＳＰＤをアレー化した場合のＳＳＰＤピクセルの信号処理による熱負荷増大に対して適切に対応できる。よって、本発明は、ＳＳＰＤ用の信号処理回路やインターフェイス回路に利用できる。

ＳＳＰＤピクセルの信号処理による熱負荷の問題を説明するための模式図である。 ＳＳＰＤアレーの信号処理に用いる回路の全体構成を模式的に示した図である。 本発明の実施形態によるインターフェイス回路に用いるＳＱＵＩＤアンプの回路図である。 図２に示した信号処理回路を量子通信用の信号処理に用いた場合の回路図である。 図２に示した信号処理回路をイメージング用の信号処理に用いた場合の回路図である。 図５に示した信号処理回路の入出力信号のタイミングチャートである。 図５に示した信号処理回路の動作の説明に用いる模式図である。 ＴＥＳの構成例およびその動作原理を説明するための模式図である。 ＳＳＰＤの構成例およびその動作原理を説明するための模式図である。 ＳＳＰＤをアレー化した場合のＳＳＰＤピクセルによる光子数の識別の原理を模式的に示した図である。

符号の説明

２０、２０Ａ、２０Ｂ 信号処理回路（ＳＦＱにより構成）
２１ ＡＮＤゲート（論理回路）
２２ ＯＲゲート（論理回路）
２３ Ｄ型フリップフロップ（論理回路）
２４ Ｔ型フリップフロップ（論理回路）
２５ クロック信号出力回路（量子通信用）
２８ タイミング信号出力回路
２９ クロック信号出力回路（イメージング用）
３０ インターフェイス回路
３０Ａ ＳＱＵＩＤアンプ
１００ １００Ａ ＳＳＰＤピクセル
１０１、１０１Ａ 伝送経路
１１０、１１０Ａ ＳＳＰＤアレー
１２０Ａ、１２０Ｂ 信号処理回路（半導体素子により構成）
２００ ＳＳＰＤ
２０１ ナノワイヤ
３００ ＧＭ冷凍機
４００ 光検出回路
４０１ 光子数計数回路

Claims (8)

1. 複数の超伝導ナノワイヤ型単一光子検出器から出力される信号の処理に用いられ、単一磁束素子により構成された論理回路が組み込まれている、信号処理回路。
2. 前記複数の超伝導ナノワイヤ型単一光子検出器のうちの一つに入射した光子の有無を検出する１光子の検出回路と、
   前記複数の超伝導ナノワイヤ型単一光子検出器のうちの二つに同時入射した光子の有無を検出する２光子の検出回路と、を備え、
   前記検出回路が、前記論理回路の組合せで構成されている、請求項１記載の信号処理回路。
3. 前記検出回路での光子検出のタイミングに用いるクロック信号を前記検出回路に出力する信号出力回路を備える、請求項２記載の信号処理回路。
4. 前記複数の超伝導ナノワイヤ型単一光子検出器のそれぞれと対応して配され、前記超伝導ナノワイヤ型単一光子検出器のそれぞれに入射した光子の個数を計数可能な複数の光子数計数回路を備え、
   前記光子数計数回路は、前記論理回路の組合せで構成されている、請求項１記載の信号処理回路。
5. 前記光子数計数回路は、前記超伝導ナノワイヤ型単一光子検出器に入射した前記光子の個数を計数するバイナリカウンタと、
   前記バイナリカウンタにより計数された前記光子の個数データが書き込まれるシフトレジスタと、
   を備える請求項４記載の信号処理回路。
6. 前記バイナリカウンタから前記シフトレジスタへの前記光子の個数データの受け渡しタイミングに用いるタイミング信号を前記バイナリカウンタに出力する信号出力回路を備える請求項５記載の信号処理回路。
7. 前記シフトレジスタのそれぞれは、前記シフトレジスタの出力用の信号線を介してシリアル接続されており、
   前記シフトレジスタにおいて前記個数データを１ビット毎シフトさせることにより、前記信号線からの前記個数データの取り出しに用いるクロック信号を前記シフトレジスタに出力する信号出力回路を備える請求項５記載の信号処理回路。
8. 複数の超伝導ナノワイヤ型単一光子検出器と請求項１乃至７のいずれかに記載の信号処理回路との間の接続に用いられ、前記超伝導ナノワイヤ型単一光子検出器からの電流パルスを電流増幅できるよう、超伝導量子干渉素子により構成された増幅器が組み込まれている、インターフェイス回路。

Images