JP7069262B2 - 高温ｒｆ用途のための静電チャック - Google Patents

Description

本開示の実施形態は、一般に、マイクロ電子デバイス製造プロセスにおいて基板を保持するために使用される静電チャックに関する。

高温および高電力レベルで動作する物理的気相堆積（ＰＶＤ）チャンバは、基板の処理のためのいくつかの利点を提供する。高温および高電力での動作は、膜特性（例えば、応力密度ρなど）を改善し、良好なＲＦ受信機効率を提供するが、高温および高電力は、過熱、基板裏側アーク放電、およびチャンバ変動を引き起こす。具体的には、高温／高電力物理的気相堆積（ＰＶＤ）用途で現在使用されている既存の静電チャック（ＥＳＣ）は、ＲＦ電力で使用するとき制限がある。それらの制限は、限定はしないが、１）高電力プロセス中に電極のＲＦ電流が高くなる過ぎるときのＥＳＣ過熱、２）超高周波（ＶＨＦ）用途においてＥＳＣの表面に配設されたＤＣ電圧感知回路（すなわち、本明細書では、Ｖｄｃ感知端子または中心タップ（ｃタップ）回路と呼ぶ）への基板裏側アーク放電、ならびに３）ＥＳＣに配設されたヒータおよび電極などの様々な構成要素に電力を供給するシールドなし配線によって引き起こされるプロセス変動を含み得る。

前述の制限の観点から、高温／高電力ＰＶＤプロセスに関連する前述の問題を除去または軽減するための改善された静電チャックの必要性がある。

静電チャックは、基板が上に配設されたとき基板を支持する支持表面と、反対の第２の表面とを有するパックであり、１つまたは複数のチャック電極がパックに埋め込まれる、パックと、パックを支持するためにパックの第２の表面に結合される支持表面を有する本体と、パックの支持表面に配設されたＤＣ電圧感知回路と、本体に配設され、本体の支持表面に隣接するインダクタであり、インダクタがＤＣ電圧感知回路に電気的に結合され、インダクタが、基板のＤＣ電位を正確に測定するために高周波電流流れをフィルタ処理するように構成される、インダクタとを含む。

いくつかの実施形態では、静電チャックは、基板が上に配設されたとき基板を支持する支持表面と、反対の第２の表面とを有するパックであり、１つまたは複数のチャック電極がパックに埋め込まれ、１つまたは複数のチャック電極の各々の厚さが、１つまたは複数のチャック電極の計算された表皮深さの約３倍～約５倍である、パックと、パックを支持するためにパックの第２の表面に結合される支持表面を有する本体とを含む。

いくつかの実施形態では、静電チャックは、基板が上に配設されたとき基板を支持する支持表面と、反対の第２の表面とを有するパックであり、１つまたは複数のチャック電極がパックに埋め込まれ、１つまたは複数のチャック電極の各々の厚さが、１つまたは複数のチャック電極の計算された表皮深さの約３倍～約５倍であり、１つまたは複数のチャック電極が、一組の１つまたは複数の高温同軸ケーブルを介してチャック電力供給部に結合される、パックと、パックを支持するためにパックの第２の表面に結合される支持表面を有する本体と、パックの支持表面に配設されたＤＣ電圧感知回路と、本体に配設され、本体の支持表面に隣接するインダクタであり、インダクタがＤＣ電圧感知回路に電気的に結合され、インダクタが、基板のＤＣ電位を正確に測定するために高周波電流流れをフィルタ処理するように構成される、インダクタとを含む。

上述で簡単に要約し、以下でさらに詳細に論じる本開示の実施形態は、添付図面に示される本開示の例示的な実施形態を参照することによって理解することができる。しかしながら、添付図面は、本開示の典型的な実施形態のみを示しており、それゆえに、本開示が他の等しく効果的な実施形態を認め得るためその範囲を限定すると考えるべきではないことに留意されたい。

本開示のいくつかの実施形態による静電チャックとともに使用するのに好適なプロセスチャンバを示す図である。 本開示のいくつかの実施形態による静電チャックの断面図である。 本開示のいくつかの実施形態による静電チャックのパック表面の上面図である。 本開示のいくつかの実施形態による静電チャックのパック表面の上面図である。 本開示のいくつかの実施形態による図１の同軸ケーブルの一部分の切取斜視図である。

理解しやすくするために、同一の参照番号が、可能である場合、図に共通する同一の要素を指定するために使用されている。図は一定の縮尺で描かれておらず、見やすいように簡単にされていることがある。１つの実施形態の要素および特徴は、さらなる詳述なしに、他の実施形態に有利に組み込むことができることが意図される。

高温ＲＦ／ＶＨＦ静電チャックの実施形態が、本明細書で提供される。本発明の静電チャックは、有利には、過熱を防止し、基板とＥＳＣ支持表面との間の裏側アーク放電を減少させ、ＲＦ用途における再現可能性能およびより高い効率を可能にするように高温および／または高電力環境で動作することができる。具体的には、本明細書で提供されるＥＳＣの実施形態には、電流密度を減少させ、過熱することなくより高い電流を可能にするＥＳＣのパックのより厚い埋込型電極、ＲＦインピーダンスを増加させ、それにより、より高いＲＦ電力および周波数でのＥＳＣパック表面のＤＣ電圧感知を可能にする、ＥＳＣ ＤＣ電圧感知回路のすぐ近くの高温インダクタ、ならびに／またはＲＦ用途における再現可能性能およびより高い効率を可能にする高温配線が含まれ得る。

図１は、本開示のいくつかの実施形態によるプラズマ処理チャンバの概略断面図である。いくつかの実施形態では、プラズマ処理チャンバはＰＶＤ処理チャンバである。しかしながら、他のタイプの処理チャンバが、さらに、本明細書で説明する本発明の静電チャックの実施形態を使用してもよく、または本明細書で説明する本発明の静電チャックの実施形態とともに使用するように変更されてもよい。本明細書で説明するＰＶＤ処理チャンバおよびＥＳＣは、摂氏約２００°～摂氏約５００°の温度で、および約１３ＭＨｚ～約６０ＭＨｚの周波数における約５ｋＷ～約１０ｋＷの電力の間の電力レベルで動作することができる。

チャンバ１００は、高温／高電力基板処理の間チャンバ内部容積部１２０内の大気未満の圧力を維持するように適切に構成された真空チャンバである。チャンバ１００は、チャンバ内部容積部１２０の上半分に設置された処理容積部１１９を囲むリッド１０４によって覆われたチャンバ本体１０６を含む。チャンバ１００は、様々なチャンバ部品とイオン化されたプロセス材料との間の不要な反応を防止するために、そのような部品を取り囲む１つまたは複数のシールド１０５をさらに含むことができる。チャンバ本体１０６およびリッド１０４は、アルミニウムなどの金属で製作することができる。チャンバ本体１０６は、接地１１５への結合を介して接地することができる。

基板支持体１２４は、例えば半導体基板などの基板Ｓ、または静電的に保持され得るような他の基板を支持および保持するためにチャンバ内部容積部１２０内に配設される。基板支持体１２４は、一般に、静電チャック１５０（図２～図４に関して以下でより詳細に説明する）と、静電チャック１５０を支持するための中空支持シャフト１１２とを含むことができる。中空支持シャフト１１２は、例えば、プロセスガス、流体、冷却剤、電力などを静電チャック１５０に供給する導管を備える。

いくつかの実施形態では、中空支持シャフト１１２は、上部の処理位置（図１に示すような）と下部の移送位置（図示せず）との間の静電チャック１５０の垂直移動を行うリフト機構１１３に結合される。ベローズアセンブリ１１０が、中空支持シャフト１１２のまわりに配設され、チャンバ１００の内部からの真空の低下を防止しながら静電チャック１５０の垂直運動を可能にする可撓性密封を設けるために静電チャック１５０とチャンバ１００の底面１２６との間に結合される。ベローズアセンブリ１１０は、チャンバの真空の低下を防止するのに役立つように底面１２６と接触するＯリング１６５または他の好適な密封要素と接触する下部ベローズフランジ１６４をさらに含む。

中空支持シャフト１１２は、ヒータ電力供給部１４２、ガス供給部１４１、チャック電力供給部１４０、ＲＦ源（例えば、ＲＦプラズマ電力供給部１７０およびＲＦバイアス電力供給部１１７）を静電チャック１５０に結合するための導管、冷却のための流体／ガス源（図示せず）などを備える。実施形態によっては、ＲＦプラズマ電力供給部１７０およびＲＦバイアス電力供給部１１７は、それぞれのＲＦ整合ネットワーク（ＲＦ整合ネットワーク１１６のみが示されている）を介して静電チャックに結合される。

基板リフト１３０は、シャフト１１１に接続されたプラットフォーム１０８に装着されたリフトピン１０９を含むことができ、シャフト１１１は、基板「Ｓ」を静電チャック１５０に置きまたは静電チャック１５０から取り外すことができるように基板リフト１３０を上げ下げするために第２のリフト機構１３２に結合される。静電チャック１５０は、リフトピン１０９を受け取るためにスルーホール（以下で説明する）を含む。ベローズアセンブリ１３１が、基板リフト１３０の垂直運動の間チャンバ真空を維持する可撓性密封を設けるために基板リフト１３０と底面１２６との間に結合される。

チャンバ１００は、チャンバ１００を排気するために使用されるスロットルバルブ（図示せず）および真空ポンプ（図示せず）を含む真空システム１１４に結合され流体連結する。チャンバ１００内部の圧力は、スロットルバルブおよび／または真空ポンプを調節することによって調整することができる。チャンバ１００は、さらに、チャンバ１００に配設された基板を処理するためにチャンバ１００に１つまたは複数のプロセスガスを供給することができるプロセスガス供給部１１８に結合され流体連結する。

動作時に、例えば、プラズマ１０２がチャンバ内部容積部１２０に作り出されて、１つまたは複数のプロセスを実行することができる。チャンバ内部容積部１２０に隣接するまたはチャンバ内部容積部１２０内の１つまたは複数の電極を介してプラズマ電源（例えば、ＲＦプラズマ電力供給部１７０）からの電力をプロセスガスに結合させて、プロセスガスを点火し、プラズマ１０２を作り出すことによって、プラズマ１０２は作り出され得る。実施形態によっては、プラズマからのイオンを基板Ｓの方に引きつけるために、バイアス電力が、さらに、静電チャック１５０内に配設された１つまたは複数の電極（以下で説明する）にバイアス電力供給部（例えば、ＲＦバイアス電力供給部１１７）から容量結合バイアスプレート（以下で説明する）を介して供給され得る。

いくつかの実施形態において、例えば、チャンバ１００がＰＶＤチャンバである場合、基板Ｓに堆積させるべき原材料を含むターゲット１６６が、チャンバ内部容積部１２０内で基板の上方に配設され得る。ターゲット１６６は、誘電体アイソレータを介して、チャンバ１００の接地された導電性部分、例えばアルミニウムアダプタによって支持され得る。他の実施形態では、チャンバ１００は、同じチャンバを使用して異なる材料の層を堆積させるためにマルチカソード配列で複数のターゲットを含むことができる。

制御可能なＤＣ電源１６８をチャンバ１００に結合して、電圧またはバイアスをターゲット１６６に印加することができる。本明細書で説明する本発明のＥＳＣと矛盾しないいくつかの実施形態では、ＤＣ電源１６８は、約２ＭＨｚ～約１６２ＭＨｚの周波数で約５ｋＷ～約１０ｋＷの電力を供給することができる。本明細書で説明する本発明のＥＳＣと矛盾しないいくつかの実施形態では、ＤＣ電源１６８は、４０ＭＨｚで７ｋＷの電力を供給することができる。

ＲＦバイアス電力供給部１１７を基板支持体１２４に結合して、基板Ｓに負のＤＣバイアスを誘起することができる。いくつかの実施形態では、ＲＦバイアス電力供給部１１７は、ＥＳＣ１５０に埋め込まれた電極に１３．５６６ＭＨｚバイアス電力を供給する。加えて、いくつかの実施形態では、負のＤＣ自己バイアスが処理の間基板Ｓに発生し得る。いくつかの実施形態では、ＲＦプラズマ電力供給部１７０をさらにチャンバ１００に結合して、ＲＦ電力をターゲット１６６に印加し、それにより、基板Ｓへの堆積速度の半径方向分布を制御しやすくすることができる。動作時に、チャンバ１００に作り出されるプラズマ１０２中のイオンは、ターゲット１６６からの原材料と反応する。この反応により、ターゲット１６６は原材料の原子を追い出し、次いで、原材料の原子は、基板Ｓの方に導かれ、それにより、材料が堆積される。

図２は、本開示の実施形態による静電チャック（ＥＳＣ１５０）の断面図を示している。ＥＳＣ１５０は、基板を支持する支持表面と、反対の底部の第２の表面とを有するパック２０２を含む。ＥＳＣには、パックを支持するために、パック２０２の底部の第２の表面に結合され、パック２０２の底部の第２の表面から延びる本体２０３がさらに含まれる。いくつかの実施形態では、本体は、誘電体パックの下に配設された高周波（ＲＦ）バイアスプレートとして働く。さらに、ＥＳＣ１５０によって使用される構成要素のうちのいくつかを収納する／統合するペデスタル統合ボックス２２０が図２に示されている。

いくつかの実施形態では、パック２０２は、セラミック材料から製作された誘電体円板である。パック２０２は、１つまたは複数の埋込型チャック電極２０４、２０６を含む。１つまたは複数の埋込型チャック電極２０４、２０６は、パック２０２の第１の側に配設されたＡ電極（例えば、２０４）と、パックの第２の側に配設されたＢ電極（例えば、２０６）とを含むことができる。電極の各々は、各電極に反対の電圧を供給して所望の静電力を作り出し、それにより、基板を保持するように独立に制御することができる。いくつかの実施形態では、１つまたは複数の埋込型チャック電極２０４、２０６は、約４０ＭＨｚを受け取り、約１３．５６ＭＨｚを送り出すように構成される。

典型的な薄型電極は高電力印加の間抵抗加熱要素のように過熱し作用することを発明者等は発見した。本明細書で使用する薄型電極は、厚さが約１表皮深さである電極である。ＲＦ電流は、主として、外側表面と、表皮深さと呼ばれる平面との間の導体の「表皮」のところで流れる。表皮深さは、電気伝導が導体中でどの程度の深さまで生じるかの尺度であり、周波数の関数である。表皮深さは、さらに、導体（すなわち、１つまたは複数の電極）の材料特性ならびに使用される周波数の関数である。周波数が低いほど、表皮深さは大きい。いくつかの実施形態では、チャック電極２０４、２０６は、タングステンから製作される。４０ＭＨｚでのタングステン電極の典型的な薄型電極は約１８μｍである。タングステンの場合、約３～５表皮深さ、すなわち、約５０μｍ～約９０μｍとなるように電極の厚さを増加させ、ＲＦ電流をより大きい表皮深さによって広げることによって、電極はそれほど加熱しないことを発明者等は発見した。すなわち、チャック電極２０４、２０６をより厚くすることによって、電流密度が減少し、それゆえに、電極の加熱効果が減少する。より厚い電極では、ＲＦ電流の約６０％は第１の表皮深さで流れ、ＲＦ電流の２０％は第２の表皮深さで流れ、ＲＦ電流の１０％は第３の表皮深さで流れ、ＲＦ電流の５％は第４の表皮深さで流れるなどである。他の実施形態では、チャック電極２０４、２０６は、例えばステンレス鋼などのような他の導電性材料から製作することができる。いくつかの実施形態では、電極の厚さは、電極の選択された材料に対する計算された表皮深さと、使用されることになる周波数とに基づいて選択されることになる。

表皮深さのよく知られた式は、以下の通りであり、（表皮深さ）は、３つの変数、すなわち、周波数（ｆ）、抵抗（ρ）、および比透磁率（μ_R）の関数である。

ただし、
ρ＝バルク抵抗（オーム－メートル）
ｆ＝周波数（ヘルツ）
μ₀＝透磁率定数（ヘンリー／メートル）＝４π×１０^-7
μ_R＝比透磁率（通常約１）

各電極に反対の電圧を供給することに加えて、パックの既存の表面電荷を補償するために１つまたは複数のチャック電極２０４、２０６の各々に異なる電力レベルを供給することができる。一般に、基板の底面と接触するＤＣ電圧感知回路２１４（すなわち、中心タップまたはｃタップ）を使用して、基板の既存のＤＣ電位を決定／測定する。基板の決定／測定された既存のＤＣ電位を使用して、チャック電力供給部１４０によってＡ電極（例えば、２０４）およびＢ電極（例えば、２０６）の各々に供給されるチャック電力を、基板の直径全体にわたって基板を均一にチャックできるように調節する。本開示と矛盾しない実施形態において、ＤＣ電圧感知回路２１４は、パック表面に近接してＥＳＣ１５０の本体２０３に配設されたインダクタ２１６に端子２１５を介して結合される。いくつかの実施形態では、インダクタ２１６は、パック２０２の中心から半径方向外側に約０．５インチ～約２．５インチに配設される。いくつかの実施形態では、インダクタ２１６は、パック２０２の上面から約０．２５インチ～約５インチに配設される。ＲＦフィルタ／インダクタがＥＳＣの下側部分のパック表面から１２インチを超えて離れたところに設置される典型的なｃタップ構成では、高電力印加（すなわち、１３ＭＨｚ以上）の間、基板と、ＥＳＣ支持表面のｃタップ回路トレースとの間の裏側アーク放電が生じることを発明者等は発見した。ＤＣ電圧感知回路２１４およびインダクタ２１６（すなわち、フィルタ）をパックの表面により近接して設けることによって、本開示と矛盾しない実施形態は、有利には、裏側アーク放電を避けるかまたは少なくとも大幅に減少させる。いくつかの実施形態では、インダクタ２１６はセラミックインダクタである。いくつかの実施形態では、インダクタ２１６は、約１インチの高さである。インダクタ２１６は、基板のＤＣ電位を正確に測定するために、ＲＦ電流が流れないようにし、高周波電流流れをフィルタ処理する。

図３Ａおよび図３Ｂは、本開示のいくつかの実施形態による、インダクタ２１６に結合される端子２１５に結合されたＤＣ電圧感知回路２１４トレースを含むパック表面３０４の上面図を示している。いくつかの実施形態では、パック表面３０４は、例えば、裏側冷却を行い、および／またはデチャックガス圧を供給するために、裏側ガスチャネル３０６、ガス孔３０８、およびガスチューブ２１８をさらに含むことができる。

チャック電力供給部１４０は、高温配線ケーブル２０７を介して、１つまたは複数の埋込型チャック電極２０４、２０６に結合され得る。同様に、ヒータ電力供給部１４２は、高温配線ケーブル２１３を介して、１つまたは複数の埋込型抵抗加熱器に結合され得る。１つまたは複数の埋込型抵抗加熱器は、独立に制御される外側ヒータ２１０および内側ヒータ２１２を含むことができる。本開示と矛盾しない実施形態において、高温配線ケーブル２０７および／または２１３は、高温同軸ケーブル（すなわち、ＲＦシールドケーブル）である。特に、ＥＳＣに埋め込まれた電極におよびＥＳＣに埋め込まれた電極からＲＦを伝導するためのシールドなしケーブルはインピーダンス変動を引き起こすことがあることを発明者等は発見した。シールドなし配線および配線をどのように引き回すかに基づくこれらの変動は、チャンバ間は言うまでもなく、同じチャンバ内でのプロセスの再現性を極端に困難にする。すなわち、シールドなしケーブルを使用したチャンバは、シールドなしケーブルの引き回しの変動に敏感であり、基板均一性および一貫性に関する問題が生じる。したがって、発明者等は、高温用途（すなわち、摂氏約２００°～摂氏約５００°）のために特別に設計されたシールド同軸ケーブル（すなわち、高温ワイヤケーブル２０７、２１３）を使用することにより、ＲＦ用途における再現可能チャンバ性能およびより高い効率が可能になることを論じた。

図４は、本開示のいくつかの実施形態による図１の高温配線ケーブル２０７の一部分の切取斜視図を示している。具体的には、高温配線ケーブル２０７は、摂氏約２００°～摂氏約５００°の温度に耐えることができる高温ジャケット４０２を含む同軸ケーブルである。いくつかの実施形態では、高温ジャケット４０２は、高温に耐えるセラミック誘電絶縁体である。高温配線ケーブル２０７は、金属材料から形成されたＲＦシールド４０４を含むことができる。いくつかの実施形態では、ＲＦシールドは固体金属チューブシールドである。高温配線ケーブル２０７は、誘電体コア４０６と中心導体４０８とをさらに含む。

前述は本開示の実施形態に関するが、本開示の他のおよびさらなる実施形態がその基本範囲から逸脱することなく考案され得る。

Claims (14)

1. 基板が上に配設されたとき前記基板を支持する支持表面と、反対の第２の表面とを有するパックであり、１つまたは複数のチャック電極が前記パックに埋め込まれる、パックと、
   前記パックを支持するために前記パックの前記第２の表面に結合される支持表面を有する本体と、
   前記パックの支持表面に配設されたＤＣ電圧感知回路と、
   前記本体の支持表面に隣接し、前記パックの支持表面および前記ＤＣ電圧感知回路の１．２７センチメートルから６．３５センチメートル下の前記本体に配設されたインダクタであり、前記インダクタがＤＣ電圧感知回路に電気的に結合され、前記インダクタが、前記基板のＤＣ電位を正確に測定するために高周波電流流れをフィルタ処理するように構成される、インダクタと
   を含む静電チャック。
2. 前記パックが誘電体円板である、請求項１に記載の静電チャック。
3. 前記ＤＣ電圧感知回路には、前記パックの中心部に隣接し、前記パックの中心部のまわりに部分的に配設された導電性金属トレースが含まれる、請求項１に記載の静電チャック。
4. 前記導電性金属トレースが、前記パックの前記中心部から半径方向外側に１．２７センチメートルから６．３５センチメートルまで延びる直線トレース部分を含み、前記直線トレース部分が電気端子に電気的に結合され、前記電気端子が前記インダクタに電気的に結合される、請求項３に記載の静電チャック。
5. 前記インダクタがセラミックインダクタである、請求項１から４のいずれか１項に記載の静電チャック。
6. 前記１つまたは複数のチャック電極が、前記パックに埋め込まれた２つの独立に制御される電極を含む、請求項１から４のいずれか１項に記載の静電チャック。
7. 前記１つまたは複数のチャック電極の各々の厚さが、前記１つまたは複数のチャック電極の計算された表皮深さの３倍～５倍である、請求項１から４のいずれか１項に記載の静電チャック。
8. 前記１つまたは複数のチャック電極が、１３．５６ＭＨｚ電力～４０ＭＨｚ電力を搬送するように構成される、請求項１から４のいずれか１項に記載の静電チャック。
9. 前記１つまたは複数のチャック電極の各々が、タングステンから製作され、５０μｍ～９０μｍの厚さを有する、請求項１から４のいずれか１項に記載の静電チャック。
10. 前記１つまたは複数のチャック電極が、第１の組の１つまたは複数の高温同軸ケーブルを介してチャック電力供給部に結合される、請求項１から４のいずれか１項に記載の静電チャック。
11. 前記第１の組の１つまたは複数の高温同軸ケーブルが、２００℃～５００℃の温度に耐えることができる高温ジャケットと、固体金属ＲＦシールドと、誘電体コアと、中心導体とを含む、請求項１０に記載の静電チャック。
12. 基板が上に配設されたとき前記基板を支持する支持表面と、反対の第２の表面とを有するパックであり、１つまたは複数のチャック電極が前記パックに埋め込まれ、前記１つまたは複数のチャック電極の各々の厚さが、前記１つまたは複数のチャック電極の計算された表皮深さの３倍～５倍である、パックと、
    前記パックを支持するために前記パックの前記第２の表面に結合される支持表面を有する本体と、
    前記パックの前記支持表面に配設されたＤＣ電圧感知回路と、
    前記本体の支持表面に隣接し、前記パックの支持表面および前記ＤＣ電圧感知回路の１．２７センチメートルから６．３５センチメートル下の前記本体に配設されたインダクタであり、前記インダクタがＤＣ電圧感知回路に電気的に結合され、前記インダクタが、前記基板のＤＣ電位を正確に測定するために高周波電流流れをフィルタ処理するように構成される、インダクタと
    を含む静電チャック。
13. 前記１つまたは複数のチャック電極の各々が、タングステンから製作され、５０μｍ～９０μｍの厚さを有する、請求項１２に記載の静電チャック。
14. 基板が上に配設されたとき前記基板を支持する支持表面と、反対の第２の表面とを有するパックであり、１つまたは複数のチャック電極が前記パックに埋め込まれ、前記１つまたは複数のチャック電極の各々の厚さが、前記１つまたは複数のチャック電極の計算された表皮深さの３倍～５倍であり、前記１つまたは複数のチャック電極が、一組の１つまたは複数の高温同軸ケーブルを介してチャック電力供給部に結合される、パックと、
    前記パックを支持するために前記パックの前記第２の表面に結合される支持表面を有する本体と、
    前記パックの支持表面に配設されたＤＣ電圧感知回路と、
    前記本体に配設され、前記本体の支持表面に隣接し、前記パックの支持表面および前記ＤＣ電圧感知回路の１．２７センチメートルから６．３５センチメートル下の前記本体に配設されたインダクタであり、前記インダクタがＤＣ電圧感知回路に電気的に結合され、前記インダクタが、前記基板のＤＣ電位を正確に測定するために高周波電流流れをフィルタ処理するように構成される、インダクタと
    を含む静電チャック。

Images