JP7054344B2 - 基板に多層構造を作るための方法及び多層デバイス - Google Patents

基板に多層構造を作るための方法及び多層デバイス Download PDF

Info

Publication number
JP7054344B2
JP7054344B2 JP2017528927A JP2017528927A JP7054344B2 JP 7054344 B2 JP7054344 B2 JP 7054344B2 JP 2017528927 A JP2017528927 A JP 2017528927A JP 2017528927 A JP2017528927 A JP 2017528927A JP 7054344 B2 JP7054344 B2 JP 7054344B2
Authority
JP
Japan
Prior art keywords
layer
type
side wall
layers
angle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017528927A
Other languages
English (en)
Other versions
JP2018503977A5 (ja
JP2018503977A (ja
Inventor
ルノー アンソニー
ヘイティム クリストファー
Original Assignee
ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド filed Critical ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド
Publication of JP2018503977A publication Critical patent/JP2018503977A/ja
Publication of JP2018503977A5 publication Critical patent/JP2018503977A5/ja
Application granted granted Critical
Publication of JP7054344B2 publication Critical patent/JP7054344B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H01L21/32132—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Micromachines (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Description

本発明の実施形態は基板処理に関し、特に多層デバイス構造を製造するための技術に関する。
半導体デバイスは、より小さい寸法に縮小するので、基板上の所定領域内に、より多くのデバイス機能を与えるために、三次元構造を開発するニーズが生じている。これらの三次元構造の例は、三次元（３Ｄ）メモリデバイスだけでなくフィン型ＦＥＴ論理デバイスを含む。最近の関心を引く３Ｄメモリの一例は、垂直ＮＡＮＤデバイスすなわちＶＮＡＮＤデバイスとして知られるある種のフラッシュメモリである。いくつかの特定の実装において、ＶＮＡＮＤデバイスは、記憶素子としての機能を果たすために、１６、３２又は６４の層を組み立てることにより、実装される。一変形において、異なる層にアクセスするために、ＶＮＡＮＤデバイス積層は、マスキング素子でパターン化することができ、その後、デバイス積層に含まれる一連の層を通って一連のサイクルでエッチングされる。所定のサイクルにおいて、マスクサイズは、ピラミッド形の階段構造を形成するために、連続するエッチング作業の間のレジストトリミングにより低減され、ピラミッドの上部は上部デバイス層とすることができ、ピラミッドの底部は露出される最深デバイス層を構成し、続いて、接点の形成をすることができる。エッチング作業は、１サイクルで１層だけ又は数層をエッチングするように構成される垂直反応イオンエッチングシーケンスとして実施されるため、このプロセスは多くのエッチング作業を含む多くのサイクルを伴うことができる。したがって、６４層のデバイス積層に対して、一連の８回、１６回又はより大きい数の回数のエッチング作業を実施することができ、同様の数の回数のマスクトリミング作業も実施することができる。さらに、そのような多数回のエッチング作業を実施した後、そのようなデバイス構造の形状は支障を来し、信頼性のより少ないプロセスに至る。その上、レジストトリミング作業は、正方形又は長方形のレジスト形状の全ての辺に沿ったマスキング素子の寸法の低減という結果になり得て、基板上に大きい投影面積を占める正方形のピラミッドデバイス構造という結果になる。メモリデバイスを形成するために、ピラミッド構造の２辺だけをアクセスすべき場合でさえ、過度に大きい構造が製造される。
本改良が必要とされるのは、これらや他の検討事項に関してである。
この概要は、詳細な説明で以下にさらに述べる単純化した形態での概念の選択を紹介するためのものである。この概要は、請求の要旨の重要な特徴又は本質的な特徴を特定するものではなく、また請求の要旨の範囲を決定を支援するためのものでもない。
一実施態様において、基板に多層構造を作るための方法は、前記基板の上に配置されるデバイス積層の上にマスクを供給するステップであって、前記デバイス積層は、第１の層のタイプ及び第２の層のタイプから成る、第１の複数の層を備える、ステップと、前記基板の平面の法線に対して第１のゼロ以外の入射角を形成して、第１のイオンを第１の方向に沿って向けるステップであって、前記法線に対して第１のゼロ以外の傾射角を形成する側壁の角度を有する第１の側壁が形成され、前記第１の側壁は、前記第１の複数の層の少なくとも一部からの、及び、前記第１の層のタイプ及び前記第２の層のタイプから成る、第２の複数の層を備える、ステップと、前記第２の複数の層を、第１の選択エッチングを用いてエッチングし、前記第１の層のタイプを、前記第２の層のタイプに対して、選択的にエッチングするステップであって、階段構造を有し、前記法線に対してゼロ以外の傾斜角を有する第１の平均側壁角度を規定する第１の側壁構造が形成され、該第１の側壁構造の階段表面は前記第１の平均側壁角度に対して傾斜している、ステップと、を含むことができる。
別の実施態様において、基板に多層構造を作るための方法は、前記基板の上に配置されるデバイス積層の上にマスクを供給するステップであって、前記デバイス積層は、第１の層のタイプ及び第２の層のタイプから成る、第１の複数の層を備える、ステップと、前記基板の平面の法線に対して第１のゼロ以外の入射角を形成して、第１のイオンを第１の方向に沿って向けるステップであって、前記法線に対して第１のゼロ以外の傾射角を形成する側壁の角度を有する第１の側壁が形成され、前記第１の側壁は、前記第１の複数の層の少なくとも一部からの、及び、前記第１の層のタイプ及び前記第２の層のタイプから成る、第２の複数の層を備える、ステップと、前記第１の側壁に沿って前記第１の層のタイプの少なくとも１つの層への電気コンタクトを形成するステップと、を含むことができる。
更なる実施態様において、多層デバイスは、基板の上に配置される不均質デバイス積層であって、該不均質デバイス積層は第１の層のタイプの少なくとも１つの層及び第２の層のタイプの少なくとも１つの層を備える不均質デバイス積層と、基板の平面の法線に対してゼロ以外の傾斜角を有する第１の平均側壁角度を規定する少なくとも１つの側壁と、前記第１の平均側壁角度と異なる第２の平均側壁角度を規定する少なくとも１つの追加の側壁と、を含むことができ、前記少なくとも１つの側壁は階段構造を備える。
図１Ａ～図１Ｄは、本発明の様々な実施形態による多層構造を作るための方法に含まれる例示的操作を例示する様々な例のデバイス構造例の断面図を示す。 図２Ａ～図２Ｃは、本発明の実施形態による、傾斜イオンビームを用いた処理後の例示的デバイス構造の断面マイクロ図を示す。 本発明の実施形態による、傾斜イオンビームを用い選択エッチングをするシーケンス処理後の例示的デバイス構造の断面マイクロ図を示す。 図３Ａのデバイス構造の部分のクローズアップ図を示す。 例示的プロセスフローを示す。 本発明の追加の実施形態により、多層デバイス構造を作るための方法に含まれる例示的操作を例示する様々な例でのデバイス構造の断面図を示す。 本発明の追加の実施形態により、多層デバイス構造を作るための方法に含まれる例示的操作を例示する様々な例でのデバイス構造の断面図を示す。 本発明の追加の実施形態により、多層デバイス構造を作るための方法に含まれる例示的操作を例示する様々な例でのデバイス構造の断面図を示す。 図６Ａ～図６Ｃは、本発明の追加の実施形態による、異なるデバイス構造の斜視図を示す。
本明細書で説明する実施形態は、多層から成る基板上の多層構造を製造するための技術を提供し、多層を本明細書では「デバイス積層」と呼ぶことができる。デバイス積層は、不均質デバイス積層であり得て、デバイス積層は、少なくとも１つの第１の層のタイプの層及び少なくとも１つの第２の層のタイプの層を含むことを意味する。第１の層のタイプの層は、物質の組成、又は、微細構造、又は、物質の組成及び微細構造において、第２の層のタイプの層と一般的に異なる。不均質デバイス積層の例は、シリコン層及び絶縁層が交互に配置される層のスタックであり得る。そのような配置は、前述のＶＮＡＮＤなどの垂直又は３Ｄのデバイス構造の特徴を有する。実施形態は本文脈に限定されず、他の不均質デバイス積層を含んでもよい。
様々な実施形態は、傾斜デバイス構造を規定するエッチングプロセスの新規な組合せによる不均質デバイス積層の処理を提供し、デバイス構造の側面は、基板の平面の法線（垂線）に対し、ゼロ以外の角度を規定する。そのようなデバイス構造は、以下に詳述するように、ゼロ以外の角度によって、デバイス構造内の複数の異なる層への有用なアクセスを提供することができる。
特定の実施形態において、デバイス積層の複数の層を通して延びる傾斜側壁を有する傾斜デバイス構造を規定するために、１つの操作で指示されるイオンエッチングが、法線に対してゼロ以外の角度で、マスキングされる不均質デバイス積層に提供される。次の操作において、傾斜デバイス構造に類似する角度を規定する階段デバイス構造を規定するために、１つの選択エッチングプロセス又は多数の選択エッチングプロセスを傾斜デバイス構造に実行することができる。
図１Ａを参照するに、基板１００及びデバイス積層１０４から成る最初のデバイス構造が示される。本明細書で用いられる用語「基板」は、他の材料、層などが配置され得る基板の構造の一部を指すことができる。したがって、図１の基板１００は、デバイス積層１０４などの他の材料をベース構造に配置することができるベース構造を形成する。本明細書で開示する特定の例において、デバイス構造は基板上に作ることができ、デバイス構造は基板以外の層に配置することができる。他の例において、デバイス構造は他の例の基板内に部分的に形成することができる。
様々な実施形態において、図１Ｂにもっと詳細に示すように、デバイス積層１０４は、デバイス積層を通して延びる複数の層から成る。本例において、デバイス積層１０４は、第２の層のタイプと交互になっている第１の層のタイプを含み、図示のように、層１０６と交互になっている層１０８のシーケンスを形成する不均質デバイス積層として特徴づけることができる。メモリ構造を作るための特定の例において、層１０８はシリコンとし、層１０６は酸化物などの絶縁材料層とすることができ、あるいは、積層１０８は窒化シリコンとし、層１０６は酸化物とすることができる。実施形態は本文脈に限定されない。いくつかの例において、層１０８、あるいは、層１０６を指す層の厚さは、５ｎｍと５００ｎｍとの間に及ぶことができる。実施形態は本文脈に限定されない。他の実施形態において、不均質デバイス積層は、３つの異なる層のタイプのシーケンスなどの異なる層のシーケンスから成ることができる。
本発明の様々な実施形態により、デバイス積層１０４は、デバイスの１つの傾斜側面又は複数の傾斜側面により規定されるデバイス構造を形成するために、あるパターンでエッチングすることができ、傾斜側面はデバイス積層１０４内の複数の層から成る。本明細書で用いられる用語「傾斜」は、関連の特徴が基板の平面の法線に対し、ゼロ以外の角度を形成する、表面、構造又はイオンの軌道を指す。そのようなデバイス構造を規定するために、マスク１０２は、デバイス積層１０４の露出部分１３０を残しながら、デバイス積層１０４の一部の上に配置される。マスク１０２は、酸化物、窒化物、炭素又は他の材料などのハードマスクとすることができ、レジスト材料又は当技術分野で周知の他の材料とすることができる。マスク１０２は、図１Ａに例示されるような１つのマスクの構成だけの代わりに、複数のマスク素子から成ることができる。図示のデカルト座標系により、いくつかの実施形態において、Ｘ軸、Ｙ軸、又は、Ｘ軸及びＹ軸に沿うマスクの寸法は、５ｎｍから１０００ｎｍに及ぶことができる。実施形態は本文脈に限定されない。
本発明の実施形態により、デバイス積層１０４の部分をエッチングしてデバイス構造を規定するために、イオンをデバイス積層１０４へ向けることができる。マスク１０２は、デバイス積層１０４の保護される領域１３２をイオンが打つことを妨げるのに役立つことができる。したがって、イオンの種、イオンエネルギー、イオン線量、及びイオン１２０の入射角により、イオンを弱めるのに適切な厚さを有するように設計することができる。図１Ａに示す例において、基板１００の平面１３６の法線１３４に対し角度θとして示される、ゼロ以外の入射角で、イオン１２０がデバイス積層１０４へ向けられ、角度θは、いくつかの実施形態において、１５度と７０度との間を変化することができる。様々な実施形態において、イオン１２０は、物理スパッタリングによりデバイス積層１０４をエッチングするように構成される不活性ガスイオン（He, Ar, Kr, Xe, Rn）とすることができる。不活性ガスイオンを用いることの優位性は、デバイス積層１０４内の異なる層の物理エッチングを提供し、異なる層がデバイス積層内の材料の変化に敏感でなくなり得ることであり、デバイス積層１０４内のイオン１２０と材料との間の不要な反応を避けることができることである。いくつかの実施形態において、イオン１２０のイオンエネルギーは５０KeV未満であってもよく、特定の実施形態において、１KeVと３０KeVとの間に及んでもよい。実施形態は本文脈に限定されない。
特定の実施形態により、ビームラインイオン注入機、コンパクトイオンビームスパッタリング型装置、又は、基板の平面の法線に対しゼロ以外の入射角で、イオンが基板へ向けられるように構成される他の装置を含む既知の装置により、イオン１２０を提供することができる。図１Ｂを参照するに、側壁、すなわち、法線１３４に対し傾斜した傾斜デバイス構造１１５の側面１１０を規定するように、イオン１２０が露出部分１３０のデバイス積層１０４をエッチングした後の例が示される。様々な実施形態において、側面１１０の傾斜角φは、イオン１２０の入射角θに類似、又は、と同一とすることができる。イオン１２０のイオン線量は、エッチングすべきデバイス積層１０４の層の数に依存して、変更することができる。例えば、デバイス積層１０４は、例えば、６４層を含む第1の複数の層から成り得るが、一方、３２層だけをエッチングするのが目標である場合がある。その場合、イオン１２０の線量は、デバイス積層１０４の半分だけをエッチングするために供給することができる。これに対して、デバイス積層１０４の本例において、デバイス積層１０４の全体が基板までエッチングされている。
デバイス積層１０４をエッチングするために、ビームラインイオン注入機などのツールを用いる優位性は、入射角の制御である。例えば、いくつかの例において、イオン１２０の入射角θを１度より良い精度で制御することができ、傾斜角φとして示す精密に規定した傾斜角を有する側面１１０の形成を可能にする。
図２Ａ及び図２Ｂを参照するに、本発明の実施形態による、傾斜イオンビームを用いた処理後の例示的デバイス構造の断面マイクロ図が示される。図２Ａにおいて、ポリシリコン及び酸化シリコンが交互になっている層により形成された約９０層を有するデバイス積層２０２が基板２００上に配置されている。基板２００の平面の法線（Ｚ軸に平行）に対し約３０度の入射角で、イオンビームを用いて、デバイス積層２０２はエッチングされている。デバイス積層２０２の４２層をエッチングしてデバイス構造２０６の側面２０４を規定するために、イオン線量が供給されている。図２Ｂにおいて、ポリシリコン及び酸化シリコンが交互になっている層により形成された約９０の層を有するデバイス積層２１２も基板２１０上に配置されている。法線（Ｚ軸に平行）に対し約３０度の入射角で、イオンビームを用いて、デバイス積層２１２はエッチングされており、一方、デバイス積層２１２の６４の層をエッチングして得られるデバイス構造２１６の側面２１４を規定するために、イオン線量が供給されている。２つの例において、それぞれの側面、側面２０４及び側面２１４は平坦であり、マイクロ構造は、さざ波の形又は顕著な変形を示さない。
図２Ｃは、デバイス構造２２６を形成するために、法線に対し約３０度の入射角で、傾斜イオンビームによりエッチングした後のデバイス積層２２２の一部のクローズアップ図を示す。例示のように側面２２４は平坦な表面を示す。
図１Ｂに戻るに、図示の例において、傾斜デバイス構造１１５は、規定された階段構造を有していない。いくつかの実施形態において、図１Ｂの傾斜デバイス構造１１５の非階段構造は、層１０６のうちの少なくとも１つの層などの傾斜デバイス構造１１５の層を選択するためのコンタクトの形成のために適切であり得る。
図１Ｃに戻るに、デバイス構造２０６、すなわち、図１Ｂの傾斜デバイス構造１１５に階段表面を規定するための更なる操作が示される。特に、デバイス構造２０６は、エッチング種１１２を側面１１０に向けるように構成される第1の選択エッチングを受けることができる。様々な実施形態において、エッチング種１１２は当技術分野で周知の反応性イオンエッチング種であってもよい。他の実施形態において、エッチング種１１２を、当技術分野で周知の選択ウエット化学エッチングに供給してもよい。エッチング種１１２は、層１０８に対して層１０６を選択的にエッチングするように設計することができ、層１０６の第1のエッチング速度は、層１０８の第２のエッチング速度より速くなる。エッチング種１１２に対する露出後、層１０６の部分１０６ａを除去し、階段デバイス構造１１６になる。階段デバイス構造１１６は、部分１０６ａが除去された後に、層１０８の部分１２２上に生じている階段表面、すなわち、テラスから成る。
図３Ａ及び図３Ｂを見るに、本発明の実施形態により作られた階段デバイス構造３０２の断面マイクロ図が示される。階段デバイス構造３０２は、対応する第２のタイプの複数の層３１０と交互になっている第１のタイプの複数の層３０８を含む。したがって、第１のタイプの層及び第２のタイプの層は１つの層の対と見なすことができ、階段デバイス構造３０２は複数の層の対を含むことができる。階段デバイス構造３０２の構造は、平面１３６の法線１３４に対しある入射角で、傾斜イオンビームを向けて、階段表面を有する側面３０４として示す側壁構造を生成することにより、形成することができる。側面３０４は、一般的に、法線１３４に対し第1の傾斜角φを有する平均側壁角度により規定される。側壁構造は、階段表面、すなわち、テラス３１２から成る。テラス３１２は、平均側壁角度に対して傾斜しており、言い換えれば、第1の傾斜角φとは異なる第２の傾斜角に向けられている。図３Ａ及び図３Ｂを見るに、第２の傾斜角は、もっと水平方向を向いており、言い換えれば、Ｘ－Ｙ平面に平行により近い。
図１Ｄに戻るに、階段デバイス構造１１６に対する第２の選択エッチングを行うことを含む更なる操作が示される。本例において、第２の選択エッチングにより、エッチング種１１４は側面１１０へ向けられる。様々な実施形態において、エッチング種１１４は、反応性イオンエッチング種であってもよいし、又は、当技術分野で周知のウエット化学エッチング種であってもよい。エッチング種１１２は、層１０６に対して層１０８を選択的にエッチングするように設計することができ、層１０８のエッチング速度は、層１０６のエッチング速度より速くなる。したがって、図１Ｃ及び図１Ｄに例示する操作において、エッチング種の選択は、一方の図１Ｃに例示する操作と図１Ｄに例示する操作との間で、逆転される。層１０６がポリシリコンであり、層１０８が酸化シリコンであるデバイス積層の例において、エッチング種１１４は、酸化シリコンより早い速度でポリシリコンを選択的にエッチングするように設計され、一方、エッチング種１１４は、ポリシリコンより早い速度で酸化シリコンを選択的にエッチングするように設計される。エッチング種１１２に対する露出後、層１０８の部分１２２（図１Ｃを参照）を除去し、階段デバイス構造１１８になる。階段デバイス構造１１８は、層１０８の部分１２２が除去された後に、層１０６の部分１２２上に生じているテラス１２４から成る。
デバイス構造１１８は、テラス１２４の領域の少なくとも１つの層１０６に対する電気コンタクトを形成するために適切であり得る。例えば、電気コンタクト（図示せず）は、コンタクト点として役立つために、テラス１２４を用いて多層１０６上に形成することができる。したがって、当技術分野で周知のように、異なるメモリ部分が異なる層内に配置されるＶＮＡＮＤメモリなどの三次元「階段」型メモリを形成するための基礎として、デバイス構造１１８は役立つことができる。図１Ａから図１Ｄに示す実施形態により得られる優位性は、従来技術の実務のように、階段を規定するために、付随する多数のリソグラフィー操作を実施する必要性を避けながら、多数の「階段」を有する階段型デバイス構造を作ることができることである。例えば、図１Ａ～図１Ｄ及び図２Ａ～図２Ｃに一般的に示すように、いくつかの実施形態において、６４の異なる層を有する階段型デバイス構造は、多数のマスクトリム操作の実施を避けながら、１つのマスクだけを用いて作ることができる。この簡易化プロセスは、多層を有する３Ｄデバイス構造を形成するコストと複雑性を大きく低減することができる。
図４は、本発明の実施形態によりデバイス構造を形成するための方法に含まれる例示的操作を含む例示的プロセスフロー４００を示す。ブロック４０２において、基板構造が提供され、基板構造は、基板平面により規定され、第１の層のタイプ及び第２の層のタイプを有する第1の複数の層を含む不均質デバイス積層から成る。
ブロック４０４において、マスクが不均質デバイス積層に供給される。マスクは、不均質デバイス積層の表面に複数のマスク領域及び複数の露出領域を規定することができる。マスクは、ハードマスク材料又はレジスト材料を含む既知のマスク材料から成り得る。
ブロック４０６において、基板平面の法線に対してゼロ以外の入射角で、第１のイオンがデバイス積層へ向けられる。例えば、複数の層は、基板平面に対し平行にあるように配置することができるので、ゼロ以外の入射角は、層の平面の法線に対してもゼロ以外の入射角を形成する。いくつかの実施形態において、第１のイオンは、物理スパッタリングによりデバイス積層をエッチングするように構成される不活性ガスイオンから成ることができる。
ブロック４０８において、第１のイオンを用いて、不均質デバイス積層の第２の複数の層をエッチングして、法線に対してゼロ以外の傾斜角を形成する側面を有するデバイス構造を形成する。いくつかの例において、デバイス構造の傾斜角は第１のイオンの入射角に等しくすることができる。第２の複数の層は、第１の複数の層と同じにすることができるが、第１の複数の層より少ない層から成ることもできる。いくつかの実施形態において、ブロック４０６及びブロック４０８は、第１のイオンを不均質デバイス積層に向ける同一の操作の部分を構成することができる。
ブロック４１０において、第２の複数の層は、第１の選択エッチングを用いてエッチングされ、第１の層のタイプは、第２の層のタイプに対して、選択的にエッチングされる。様々な実施形態において、第１の選択エッチングは、反応性イオンエッチングであってもよいし、あるいは、ウエット化学エッチングであってもよい。第１の選択エッチングは、特に、第１の層のタイプの層の部分だけをエッチングすることができ、第１の層のタイプの層は、デバイス積層の側面に沿って露出される。
ブロック４１２において、第２の複数の層は、第２の選択エッチングを用いてエッチングされ、第２の層のタイプは、第１の層のタイプに対して、選択的にエッチングされる。様々な実施形態において、第２の選択エッチングは、反応性イオンエッチングであってもよいし、あるいは、ウエット化学エッチングであってもよい。第２の選択エッチングは、特に、第２の層のタイプの層の部分だけをエッチングすることができ、第１の層のタイプの層は、デバイス積層の側面に沿って露出される。
更なる実施形態において、階段デバイス構造は、基板の平面の法線に対してゼロ以外の入射角で向けられる傾斜イオンに、デバイス積層を一回だけさらすことにより、作ることができる。傾斜イオンにさらすことに続いて、第２の層のタイプに対して、第１の層のタイプから材料を選択的に除去するように構成される一回だけの選択エッチング操作を行うことができる。例えば、図１Ａから図１Ｃに戻るに、一実施形態において、層１０８がポリシリコンであり、層１０６が酸化物であり得る。したがって、図１Ａから図１Ｃに示す操作は、図１Ｄに示す第２の選択エッチング操作を省略しながら、実施することができる。本例において、階段デバイス構造１１６はテラス１２２ａから成ることができ、テラス１２２ａは、次の操作で形成される導電コンタクト（図示せず）によりコンタクトされるべきポリシリコン表面から作られる。Ｙ軸に平行な方向に沿うテラス１２２ａの幅は、図１Ｄに示すプロセスで形成されるテラス１２４の幅より短くあり得るが、それにもかかわらず、コンタクト構造として役立つためには適切であり得る。
追加の実施形態において、多層デバイス構造を基板上に形成することができ、多層デバイス構造は、基板の平面の法線に対して多数の傾斜側面を有する。図５Ａから図５Ｃは、本発明の追加の実施形態により、多層デバイス構造を作るための方法に含まれる例示的操作を例示する様々な例でのデバイス構造の断面図を示す。例えば、デバイスの異なる層へのコンタクトを形成するため、２つの側面を有する新規なＶＮＡＮＤデバイス構造を形成するために、操作のシーケンスを使用することができる。図５Ａにおいて、デバイス積層５０６を支持する基板５０２が示される。デバイス積層５０６は、第１の層のタイプ５４０が第２の層のタイプ５４２と交互に配置される、複数の層を含む。デバイス積層５０６は、マスク５０４がデバイス積層５０６の一部の上に配置されるときに、イオン５０８にさらすことができる。図１Ａにおいて、基板１００の平面１３６の法線１３４に対し入射角θとして一般的に上記されたように、図５Ａにおいて、イオン５０８、例えば、不活性ガスイオンは、法線１３４に対し入射角θ１で向けられる。イオン５０８は、結果的に、例示のように、デバイス構造５１０を形成するために、デバイス積層５０６をエッチングすることができる。特に、デバイス構造５１０の側面５１２は、法線１３４に対し傾斜角φ１を有するように形成することができる。
図５Ａの例において、デバイスを形成するための最終目標構造５１４は、破線で例示される。図５Ａに例示される操作の後、側面５１２は、形成される最終目標構造５１４の左側面の構造に一致する。図５Ａから明らかなように、イオン５０８のエッチングにより側面５１２に平行に延びるデバイス構造の右側面上に、アンダーカット側面５１６が形成される。最終目標構造５１４を生成する機能に適応するために、マスク５０４は、最終目標構造５１４の上面の寸法を超えて、Ｙ軸に沿って、より大きい距離を延びる。
図５Ｂを見るに、法線１３４に対して入射角θ２を形成する異なる方向に沿って、イオン５２２を基板５０２に向けることにより実施される、後続のエッチング操作が示される。一例において、入射角θ２は、必要ではないが、法線１３４に対してθ１と同じ絶対値にすることができる。特定の実施形態において、入射角θ １ 及び入射角θ ２ は、Ｘ－Ｚ平面に平行で法線１３４により規定される平面に対して、対称にすることができる。デバイス積層５０６の部分５２６をエッチングするために、部分５２６をさらすように構成されるマスク５２０を形成するための既知のトリムプロセスを用いて、マスク５０４の後ろをエッチングすることができる。さらに、イオン５２２によるエッチングを防ぐために、第２のマスク、マスク５２４、を、側面５１２をマスキングするために設けることができる。マスク５２４は、いくつかの実施形態において、レジストマスクであってもよいし、又は、ハードマスクであってもよい。イオン５２２は、次いで、図５Ｂに示す部分５２６を指す、露出領域のデバイス積層５０６、をエッチングすることができる。
図５Ｃを見るに、イオン５２２よるエッチング後に形成されたデバイス構造５３０が完了していることが示される。本例において、デバイス構造５３０は、法線１３４に対して傾斜角φ１を有する側面５１２及び法線１３４に対して傾斜角φ２を有する側面５３２を含む。続いて、図１Ｃ及び図１Ｄに関して説明したように、デバイス構造５３０の選択エッチングを実施することができ、例えば、階段の異なる「段」に対してコンタクトを形成するために適切な階段デバイス構造が得られる。
要約すれば、本実施形態は、少なくとも１つの側面が基板の平面の法線（垂線）に対し、ゼロ以外の角度を形成する多層デバイスなどの、基板上のデバイス構造を形成するための新規な技術を提供する。様々な実施形態は、ＶＮＡＮＤなどの垂直メモリとして用いるのに適切な階段型デバイス構造を形成する機能を提供し、目標多層を通して延びるデバイス構造の傾斜側面を形成するために、３２、６４又は多数の階段は、１つのマスク操作だけ及びイオンを向けることを用いて作ることができる。
本実施形態は、任意の目標入射角でのイオンの平行ビームを含むイオンビームの注意深い制御により、デバイス構造の１つ又は複数の側面の傾斜角を調整してつくる機能も提供する。例えば、法線に対して１５度の大きさしかない傾斜角を有する階段デバイス構造は、本実施形態により、容易に作ることができる。このデバイス構造は、例えば、約６０度の傾斜角を有する階段型構造を生成することができる既知の技術とは、対照的である。より急勾配（より小さい傾斜角）のデバイス側面を設けることの優位性は、基板のＸ－Ｙ平面で規定される所定のフットプリント内にデバイスをお互いに、よりぎっしりと詰めることができることである。
本実施形態により得られる更なる優位性は、多層デバイスの異なる層へのアクセスを与えるために必要なデバイス構造のちょうど側面に、多層デバイス構造の傾斜側面を形成することができることである。例えば、ＶＮＡＮＤで用いるための既知の階段型デバイス構造において、多数のマスクトリム操作が実施されるマルチ操作処理の必然的な副産物として、４つの傾斜側面を有するピラミッド形の構造が形成される。４つの傾斜側面の形成は、ピラミッド形のデバイス構造のちょうど２つの対向側面にコンタクトが形成され得る所与の場合でさえある。例えば、図１Ａ～図１Ｄ及び図５Ａ～図５Ｃに例示されるように、本実施形態は、ちょうど１つ又は２つの側面を傾斜にすることができ、一方、他の側面を原則として垂直にすることができる、デバイス構造を提供する。デバイス構造は、（図のＸ軸などの）垂直側面に垂直な方向に沿って、もっとぎっしりと詰めることができるため、この構造は、隣接するデバイス構造の配置において、更なるコンパクトさを可能にする。
もっと一般的に、本実施形態により、多層デバイスは基板上に配置される不均質デバイス積層を含むことができ、不均質デバイス積層は、少なくとも１つの第１の層のタイプの層及び少なくとも１つの第２の層のタイプの層を含む。多層デバイスは、さらに、基板の平面の法線に対し、ゼロ以外の傾斜角を有する第１の平均側壁角度を規定する少なくとも１つの側壁を有することができ、かつ、第１の平均側壁角度とは異なる第２の平均側壁角度を規定する少なくとも１つの追加の側壁を有することができる。いくつかの例において、多層デバイスは、第２の平均側壁角度が垂線に平行なように形成することができる。したがって、多層デバイスは、少なくとも１つの「垂直」側壁を有することができ、かつ、層、すなわち、多層デバイスの層と接するために用いる階段構造を有する少なくとも１つの傾斜側壁を有することができる。
図６Ａから図６Ｃは、前述の優位性のいくつかを強調するデバイス構造を、さらに、示す。図６Ａにおいて、デバイス構造６００の２つの反対側面に傾斜側面を有する階段型デバイスを示すデバイス構造６００が示される。図６Ｂにおいて、デバイス構造６１０の２つの反対側面に傾斜側面を有する階段型デバイスを示すデバイス構造６１０が示される。本例において、傾斜角は、デバイス構造６１０の急勾配の側面を生成するように配置される。図６Ｃにおいて、隣接するデバイス構造の最密充填を達成する機能を示す、デバイス構造６１０の二次元配列６２０の例が示される。
その上、異なる側面を処理するのに用いるイオンの入射角を変えることにより、デバイス構造の異なる側面間で、傾斜角を変えることができる。さらに、本実施形態は、階段デバイスなどのデバイス構造を含み、第２の階段とは対照的に第１の側面の階段で異なる数の層がさらされ得る。
追加の実施形態において、階段デバイスを形成する方法は、基板上に配置されるデバイス積層上のマスクを供給することを含むことができ、デバイス積層は、第１の層のタイプ及び第２の層のタイプから成る第１の複数の層を備える。その方法は、基板の平面の法線に対して第１のゼロ以外の入射角を形成して、第１のイオンを第１の方向に沿って向けることも含むことができ、法線に対して第１のゼロ以外の傾射角を形成する側壁の角度を有する第１の側壁が形成される。第１の側壁は、第１の複数の層の少なくとも一部からの、及び、第１の層のタイプ及び第２の層のタイプから成る、第２の複数の層を備えることができる。その方法は、第２の層のタイプに対して、第１の層のタイプを選択的にエッチングすることを含むこともでき、第２の層のタイプの少なくとも１つの層の階段表面を備える階段構造を有する第１の側壁構造が形成される。さらに、その方法は、階段表面上の少なくとも１つの層への電気コンタクトを形成することを含むことができる。
最後に、本実施形態は、ＶＮＡＮＤに関して本明細書で強調した本実施形態のアプリケーションを超えて、傾斜側壁を有する任意の多層デバイス構造を形成するために用いる技術に及ぶ。
要約して言えば、本実施形態は、傾斜デバイス構造を規定するために、多数の連続マスク処理を適用し得る垂直又は三次元デバイス構造を作るための既知の製造技術を超える多くの優位性を提供する。一つには、前記の多数のマスク処理を除去することにより、操作の複雑性を有利に低減することができる。もう一つには、ツールの使用及び材料の使用を低減することにより、処理の総費用を有利に低減することができる。
本発明は、本明細書に記載される特定の実施形態の範囲に限定されない。実際には、本明細書に記載された実施形態に加えて、本発明に対する他の種々の実施形態及び変更例が、前述の記載及び添付の図面から当業者には明らかであろう。従って、かような他の実施形態及び変更例は、本発明の範囲に含まれるものと意図される。さらに、本明細書の開示は、特定の目的に対する、特定の環境における、特定の実施形態の文脈にて本明細書に記載されているが、当業者は、その有用性はこれに限定されないこと及び、本発明があらゆる目的のために、あらゆる環境において有益に実行可能であることを認識されよう。したがって、以下に明記する特許請求の範囲は、本明細書に記載されるように、本発明の全範囲及び精神を考慮して解釈すべきである。

Claims (12)

  1. 基板に多層構造を作るための方法であって、
    該方法は、
    前記基板の上に配置されるデバイス積層の上にマスクを供給するステップであって、前記デバイス積層は、第１の層のタイプ及び第２の層のタイプから成る、第１の複数の層を備える、ステップと、
    前記基板の平面の法線に対して第１のゼロ以外の入射角を形成して、第１のイオンを第１の方向に沿って向けるステップであって、前記法線に対して第１のゼロ以外の傾射角を形成する側壁の角度を有する第１の側壁が形成され、前記第１の側壁は、前記第１の複数の層の少なくとも一部からの、及び、前記第１の層のタイプ及び前記第２の層のタイプから成る、第２の複数の層を備える、ステップと、
    前記第２の複数の層を、第１の選択エッチングを用いてエッチングし、前記第１の層のタイプを、前記第２の層のタイプに対して、選択的にエッチングするステップであって、階段構造を有し、前記法線に対してゼロ以外の傾斜角を有する第１の平均側壁角度を規定する第１の側壁構造が形成され、該第１の側壁構造の階段表面は前記第１の平均側壁角度に対して傾斜している、ステップと、を有し、
    前記第１のイオンは不活性ガスイオンを含み、
    前記第２の複数の層は、少なくとも１６の層の対を備え、少なくとも１つの層の対はシリコン層及び絶縁材料層を含む方法。
  2. 前記第２の複数の層を、第２の選択エッチングを用いてエッチングし、前記第２の層のタイプを、前記第１の層のタイプに対して、選択的にエッチングするステップをさらに有する、請求項１記載の基板に多層構造を作るための方法。
  3. 前記第２の複数の層を、前記第１の選択エッチングを用いてエッチングする前記ステップは、第１の反応性イオンエッチングを実施して、前記第１の層のタイプをエッチングするステップを有し、前記第２の複数の層を、前記第２の選択エッチングを用いてエッチングする前記ステップは、前記第１の反応性イオンエッチングと異なる第２の反応性イオンエッチングを実施して、前記第２の層のタイプをエッチングするステップを有する、請求項２記載の基板に多層構造を作るための方法。
  4. 前記法線に対して第２のゼロ以外の入射角を形成して、第２のイオンを前記第１の方向とは異なる第２の方向に沿って向けるステップであって、前記法線に対してゼロ以外の傾斜角を有する第２の平均側壁角度を規定する第２の側壁が形成され、前記第２の側壁は、前記第１の複数の層の少なくとも一部からの、及び、前記第１の層のタイプ及び前記第２の層のタイプから成る、第３の複数の層を備える、ステップと、
    前記第３の複数の層を、第３の選択エッチングを用いてエッチングし、前記第１の層のタイプを、前記第２の層のタイプに対して、選択的にエッチングするステップであって、階段構造を有し、前記法線に対してゼロ以外の傾斜角を有する第２の平均側壁角度を規定する第２の側壁構造が形成され、該第２の側壁構造の階段表面は前記第２の平均側壁角度に対して傾斜している、ステップと、をさらに有する、請求項１記載の基板に多層構造を作るための方法。
  5. 前記第１のイオンは、５０KeVより小さいエネルギーを有するイオンを含む、請求項１記載の基板に多層構造を作るための方法。
  6. 前記デバイス積層は、シリコン層及び絶縁材料層を含む交互になっている層を備える、請求項１記載の基板に多層構造を作るための方法。
  7. 前記第１の方向は、前記法線に対して１５度と７０度との間の入射角を形成する、請求項１記載の基板に多層構造を作るための方法。
  8. 前記第１の層のタイプは、前記第２の層のタイプと交互になる仕方で配置される、請求項１記載の基板に多層構造を作るための方法。
  9. 基板に多層構造を作るための方法であって、
    該方法は、
    前記基板の上に配置されるデバイス積層の上にマスクを供給するステップであって、前記デバイス積層は、第１の層のタイプ及び第２の層のタイプから成る、第１の複数の層を備える、ステップと、
    前記基板の平面の法線に対して第１のゼロ以外の入射角を形成して、第１のイオンを第１の方向に沿って向けるステップであって、前記法線に対して第１のゼロ以外の傾射角を形成する側壁の角度を有する第１の側壁が形成され、前記第１の側壁は、前記第１の複数の層の少なくとも一部からの、及び、前記第１の層のタイプ及び前記第２の層のタイプから成る、第２の複数の層を備える、ステップと、
    前記第２の複数の層を、第１の選択エッチングを用いてエッチングし、前記第１の層のタイプを、前記第２の層のタイプに対して、選択的にエッチングするステップであって、階段構造を有し、前記法線に対してゼロ以外の傾斜角を有する第１の平均側壁角度を規定する第１の側壁構造が形成され、前記第１の層のタイプ又は前記第２の層のタイプの少なくとも１つの層は、前記第１の平均側壁角度に対して傾斜している階段表面を備え、電気コンタクトは前記階段表面上に形成される、ステップと、
    を有し、
    前記第１のイオンは不活性ガスイオンを含み、
    前記第２の複数の層は、少なくとも１６の層の対を備え、少なくとも１つの層の対はシリコン層及び絶縁材料層を含み、
    前記デバイス積層はＶＮＡＮＤデバイスを備える、方法。
  10. 前記第２の複数の層を、第２の選択エッチングを用いてエッチングし、前記第２の層のタイプを、前記第１の層のタイプに対して、選択的にエッチングするステップをさらに有する、請求項９記載の基板に多層構造を作るための方法。
  11. 前記法線に対して第２のゼロ以外の入射角を形成して、第２のイオンを前記第１の方向とは異なる第２の方向に沿って向けるステップであって、前記法線に対してゼロ以外の傾斜角を有する第２の平均側壁角度を規定する第２の側壁が形成され、前記第２の側壁は、前記第１の複数の層の少なくとも一部からの、及び、前記第１の層のタイプ及び前記第２の層のタイプから成る、第３の複数の層を備える、ステップと、
    前記第２の側壁に沿って前記第１の層のタイプの少なくとも１つの層への第２の電気コンタクトを形成するステップと、をさらに有する、請求項９記載の基板に多層構造を作るための方法。
  12. 基板の上に配置される不均質デバイス積層であって、該不均質デバイス積層は、多層であり、第１の層のタイプの少なくとも１つの層及び第２の層のタイプの少なくとも１つの層を備える不均質デバイス積層と、
    基板の平面の法線に対してゼロ以外の傾斜角を有する第１の平均側壁角度を規定する少なくとも１つの側壁と、
    前記第１の平均側壁角度と異なる第２の平均側壁角度を規定する追加の少なくとも１つの側壁と、を備え、
    前記第２の平均側壁角度は、前記基板の平面の前記法線に対して第２のゼロ以外の傾斜角を有し、
    前記少なくとも１つの側壁及び前記追加の少なくとも１つの側壁は、同じ数の階段表面を含む階段構造を備え、
    前記多層の複数の層は、少なくとも１６の層の対を備え、少なくとも１つの層の対はシリコン層及び絶縁材料層を含み、
    前記不均質デバイス積層はＶＮＡＮＤデバイスを備える、多層デバイス。
JP2017528927A 2014-12-05 2015-11-30 基板に多層構造を作るための方法及び多層デバイス Active JP7054344B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462087980P 2014-12-05 2014-12-05
US62/087,980 2014-12-05
US14/615,639 2015-02-06
US14/615,639 US9337040B1 (en) 2014-12-05 2015-02-06 Angled ion beam processing of heterogeneous structure
PCT/US2015/062905 WO2016089727A1 (en) 2014-12-05 2015-11-30 Angled ion beam processing of heterogeneous structure

Publications (3)

Publication Number Publication Date
JP2018503977A JP2018503977A (ja) 2018-02-08
JP2018503977A5 JP2018503977A5 (ja) 2019-01-10
JP7054344B2 true JP7054344B2 (ja) 2022-04-13

Family

ID=55860077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017528927A Active JP7054344B2 (ja) 2014-12-05 2015-11-30 基板に多層構造を作るための方法及び多層デバイス

Country Status (6)

Country Link
US (2) US9337040B1 (ja)
JP (1) JP7054344B2 (ja)
KR (1) KR102478362B1 (ja)
CN (1) CN107004584B (ja)
TW (1) TWI668741B (ja)
WO (1) WO2016089727A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016111998B4 (de) 2016-06-30 2024-01-18 Infineon Technologies Ag Ausbilden von Elektrodengräben unter Verwendung eines gerichteten Ionenstrahls und Halbleitervorrichtung mit Graben-Elektrodenstrukturen
CN108695334B (zh) * 2017-04-12 2021-01-01 旺宏电子股份有限公司 多层元件的边缘结构及其制造方法
KR102397903B1 (ko) 2017-07-17 2022-05-13 삼성전자주식회사 게이트들을 포함하는 반도체 소자
KR102374697B1 (ko) * 2017-09-07 2022-03-15 삼성전자주식회사 반도체 소자의 제조방법
CN108217591A (zh) * 2018-01-04 2018-06-29 南京大学 一种异质交替叠层台阶引导生长三维坡面纳米线阵列的方法
US11004685B2 (en) 2018-11-30 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer structures and methods of forming
CN110729295B (zh) * 2019-08-26 2022-10-14 上海新微技术研发中心有限公司 3d存储器件栅叠层的形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4280629B2 (ja) 2001-07-10 2009-06-17 プリシセンス エイ／エス 分析物のｉｎｓｉｔｕ測定用粒子を含む光センサ

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280629A (ja) * 1991-03-08 1992-10-06 Fujitsu Ltd 微細階段状構造体の製造方法およびそれを用いた半導　　　　　　　　　　　　体装置
JP2705400B2 (ja) * 1991-09-30 1998-01-28 日本電気株式会社 半導体細線形成方法
US5413946A (en) * 1994-09-12 1995-05-09 United Microelectronics Corporation Method of making flash memory cell with self-aligned tunnel dielectric area
US6306737B1 (en) * 1999-01-29 2001-10-23 Texas Instruments Incorporated Method to reduce source-line resistance in flash memory with sti
US6800563B2 (en) * 2001-10-11 2004-10-05 Ovonyx, Inc. Forming tapered lower electrode phase-change memories
JP4774674B2 (ja) * 2004-03-29 2011-09-14 ヤマハ株式会社 半導体ウェーハ及びその製造方法
US7745293B2 (en) * 2004-06-14 2010-06-29 Semiconductor Energy Laboratory Co., Ltd Method for manufacturing a thin film transistor including forming impurity regions by diagonal doping
US7393733B2 (en) * 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US7091551B1 (en) * 2005-04-13 2006-08-15 International Business Machines Corporation Four-bit FinFET NVRAM memory device
US7352018B2 (en) * 2005-07-22 2008-04-01 Infineon Technologies Ag Non-volatile memory cells and methods for fabricating non-volatile memory cells
JP4812480B2 (ja) * 2006-03-22 2011-11-09 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100809597B1 (ko) * 2006-04-06 2008-03-04 삼성전자주식회사 미세 패턴 형성 방법 및 이를 이용한 반도체 메모리 장치의형성 방법
US8541831B2 (en) * 2008-12-03 2013-09-24 Samsung Electronics Co., Ltd. Nonvolatile memory device and method for fabricating the same
KR101044019B1 (ko) 2009-06-30 2011-06-24 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 제조방법
KR20110015338A (ko) 2009-08-07 2011-02-15 주식회사 하이닉스반도체 수직채널형 비휘발성 메모리 소자 제조 방법
US7993999B2 (en) * 2009-11-09 2011-08-09 International Business Machines Corporation High-K/metal gate CMOS finFET with improved pFET threshold voltage
US8530350B2 (en) 2011-06-02 2013-09-10 Micron Technology, Inc. Apparatuses including stair-step structures and methods of forming the same
US8785273B2 (en) * 2012-04-11 2014-07-22 International Business Machines Corporation FinFET non-volatile memory and method of fabrication
KR102003529B1 (ko) * 2012-08-22 2019-07-25 삼성전자주식회사 적층된 전극들을 형성하는 방법 및 이를 이용하여 제조되는 3차원 반도체 장치
KR101965602B1 (ko) 2012-10-16 2019-04-04 삼성전자주식회사 3차원 반도체 장치의 제조 방법 및 이에 따라 제조된 3차원 반도체 장치
US9171730B2 (en) * 2013-02-15 2015-10-27 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
KR20140130918A (ko) 2013-05-02 2014-11-12 삼성전자주식회사 계단 구조를 형성하는 패터닝 방법 및 이를 이용한 반도체 소자의 제조방법
US9349835B2 (en) * 2013-09-16 2016-05-24 Globalfoundries Inc. Methods for replacing gate sidewall materials with a low-k spacer
KR102132215B1 (ko) * 2014-04-03 2020-07-09 삼성전자주식회사 자기 터널 접합 구조물 형성 방법 및 이를 이용한 자기 메모리 소자의 제조 방법
US9336998B2 (en) * 2014-05-09 2016-05-10 Varian Semiconductor Equipment Associates, Inc. Apparatus and method for dynamic control of ion beam energy and angle
US9728499B2 (en) * 2014-11-26 2017-08-08 Sandisk Technologies Llc Set of stepped surfaces formation for a multilevel interconnect structure
US9449987B1 (en) * 2015-08-21 2016-09-20 Sandisk Technologies Llc Three dimensional memory device with epitaxial semiconductor pedestal for peripheral transistors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4280629B2 (ja) 2001-07-10 2009-06-17 プリシセンス エイ／エス 分析物のｉｎｓｉｔｕ測定用粒子を含む光センサ

Also Published As

Publication number Publication date
US9337040B1 (en) 2016-05-10
TW201631638A (zh) 2016-09-01
US20160233162A1 (en) 2016-08-11
KR20170093175A (ko) 2017-08-14
KR102478362B1 (ko) 2022-12-16
WO2016089727A1 (en) 2016-06-09
CN107004584B (zh) 2019-12-31
CN107004584A (zh) 2017-08-01
US9520360B2 (en) 2016-12-13
JP2018503977A (ja) 2018-02-08
TWI668741B (zh) 2019-08-11

Similar Documents

Publication Publication Date Title
JP7054344B2 (ja) 基板に多層構造を作るための方法及び多層デバイス
US10840097B2 (en) Semiconductor methods and devices
TWI622861B (zh) 次解析度基板圖案化所用之蝕刻遮罩的形成方法
JP6807879B2 (ja) 基板をパターン化する方法
KR101860249B1 (ko) 다수의 패터닝된 층을 교차시켜 패턴 밀도를 증가시키는 방법
TWI651809B (zh) 特徵尺寸縮減技術(三)
TWI625764B (zh) 次解析度基板圖案化所用之蝕刻遮罩的形成方法
JP5470020B2 (ja) フォトマスク、フォトマスクの製造方法、及びプラズマエッチングチャンバシステム
US10366890B2 (en) Method for patterning a substrate using a layer with multiple materials
JP6889773B2 (ja) 基板およびその上に配置された層のパターニング方法、ならびにデバイス構造の形成方法
JP2018503977A5 (ja) 基板に多層構造を作るための方法及び多層デバイス
CN108701588B (zh) 用于形成存储器鳍片图案的方法和系统
JP2018521509A5 (ja) 基板をパターン化する方法
JP2007150166A (ja) 半導体装置の製造方法
KR20190109545A (ko) 고밀도 독립형 mram 디바이스들의 패터닝을 위한 시스템들 및 방법들
CN105719957B (zh) 用于通过线端缩减切割部件的光刻技术
WO2018222915A1 (en) Two-dimensional patterning of integrated circuit layer by tilted ion implantation
TW201926411A (zh) 圖案化方法
JP7023050B2 (ja) テンプレートの製造方法及びテンプレート母材
JP2008091720A (ja) 半導体装置の製造方法
JP2021506132A (ja) メモリデバイス、半導体デバイスを製造する方法及びデバイス構造
CN107004577A (zh) 包括叠对误差保护的图案化方法
KR20070044984A (ko) 미세 패턴 형성 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200722

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200722

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200803

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20200804

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20200814

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20200818

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20201215

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20210323

C302 Record of communication

Free format text: JAPANESE INTERMEDIATE CODE: C302

Effective date: 20210414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210621

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20210824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211119

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20220201

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20220308

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20220308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220401

R150 Certificate of patent or registration of utility model

Ref document number: 7054344

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150