JP7053657B2 - 不揮発性メモリ - Google Patents

不揮発性メモリ Download PDF

Info

Publication number
JP7053657B2
JP7053657B2 JP2019554030A JP2019554030A JP7053657B2 JP 7053657 B2 JP7053657 B2 JP 7053657B2 JP 2019554030 A JP2019554030 A JP 2019554030A JP 2019554030 A JP2019554030 A JP 2019554030A JP 7053657 B2 JP7053657 B2 JP 7053657B2
Authority
JP
Japan
Prior art keywords
layer
memory cell
volatile memory
strain
storage layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019554030A
Other languages
English (en)
Other versions
JP2020516077A (ja
Inventor
ゼーマン，ジャン
ポール ミハイ，アンドレイ
ズー，ビン
ボルドリン，デイビッド
ドンチェフ，エフゲニー
Original Assignee
アイピーツーアイピーオー イノベーションズ リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アイピーツーアイピーオー イノベーションズ リミテッド filed Critical アイピーツーアイピーオー イノベーションズ リミテッド
Publication of JP2020516077A publication Critical patent/JP2020516077A/ja
Application granted granted Critical
Publication of JP7053657B2 publication Critical patent/JP7053657B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Static Random-Access Memory (AREA)
  • Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)
  • Medicines Containing Material From Animals Or Micro-Organisms (AREA)
  • Magnetically Actuated Valves (AREA)
  • Measuring Magnetic Variables (AREA)

Description

本発明は、不揮発性メモリ（ＮＶＭ）セル、および不揮発性メモリセルに対するデータの書き込みおよび読み出し方法に関する。
本発明は、高性能で揮発性、かつ高価なコンピュータランダムアクセスメモリ（ＲＡＭ）と、低性能で低コストなハードディスクドライブ（ＨＤＤ）などの不揮発性データ記憶装置と、の間のギャップを埋めることを目的とする。このギャップを埋めようとする新しいＮＶＭテクノロジは、ストレージクラスメモリ（ＳＣＭ）と呼ばれる。
データストレージのパフォーマンスの向上という点では、主な候補はＮＡＮＤ－Ｆｌａｓｈであり、ＮＡＮＤ－Ｆｌａｓｈは、ソリッドステートドライブ（ＳＳＤｓ）の優勢なテクノロジであり、ＨＤＤにとって替わるには今のところ高すぎ、その低い耐久性、性能、およびエネルギー効率が、ＲＡＭとしてのその用途を妨げる。熱アシスト磁気記録（ＨＡＭＲ）のような改良されたＨＤＤ技術も、また、性能が低い。開発中の不揮発性メモリ技術の中で、主な競争相手は、スピン注入トルクＲＡＭ（ＳＴＴ－ＲＡＭ、スケーラビリティが限られる問題があり、状態の切り替えに比較的高い電流密度を必要とする）、強誘電体ＲＡＭ（ＦＲＡＭ、破壊読み出しを使用し、低耐久性の問題がある）、相変化メモリ（ＰＣＭ、低耐久性、低エネルギー効率、高価で有毒な材料に依存する問題がある）、抵抗性ＲＡＭ（ＲＲＡＭ、破壊読み出しを使用し、パッシブメモリアレイにスニークパス問題がある）、およびこれらの原則に基づくマルチセルデバイスである。
既存のＮＶＭセルは、一つまたは複数の次の欠点がある。それらＮＶＭセルはデータの読み出しおよび／または書き込みにトランジスタを必要とし、それらはデータの読み出しおよび書き込みに２つ以上の電極を必要とし、それらは積み重ねができず、従って三次元アレイに形成できず、それらは二次元において低記録密度である。
本発明は、磁化方向としてデータを記録可能な強磁性材料から構成される記憶層と、当該圧電層の歪みに応じて、前記記憶層に対する第１タイプの効果と前記記憶層に対する第２タイプの効果とを選択的に有するアンチペロブスカイト圧電材料から構成される圧電層と、前記圧電層に歪みを誘導し、それによって前記第１タイプの効果から前記第２タイプの効果に切り替えるための歪み誘起層と、を備える不揮発性メモリセルを提供する。
従って、本発明は、記憶層と圧電層との間の相互作用の強さを選択的に変えるために歪みが変わるアンチペロブスカイト圧電材料の特性の変化を利用する。２種類の効果により、メモリセルへの書き込みが可能になる。記憶層の磁化は、圧電層の磁気状態に作用する。圧電層の磁気状態は、その強い磁気弾性結合により、圧電層の弾性特性に作用する。圧電層は、平面コンデンサの上部プレートを形成し、その容量の測定は、２つの電極のみを使用して記憶層の磁気状態（磁気容量効果）を読み取るために使用される。
一実施形態では、前記第１タイプの効果は、前記圧電層の正味磁化が、前記記憶層の保磁力場を克服し、前記記憶層の磁化を双極子結合を介して前記圧電層の磁化に揃えるのに十分強くなるものであり、前記第２タイプの効果は、前記圧電層の磁化による前記記憶層の磁場が前記記憶層の前記保磁力場より弱くなるものである。従って、第２タイプの効果では、記憶層の磁化は方向を変えない。
従って、情報を書き込むために、圧電層に歪みを誘発してその磁化を変化させる電圧が、圧電層に印加される。圧電層の磁化の変化は、記憶層と圧電層の間の双極子結合により記憶層の磁化の方向を変えるのに効果的である。記憶層の磁化の方向が変更された後、圧電層と歪み誘起層の間の小さな格子不整合のために、または、歪み誘導層の強誘電分極のために、歪み誘起（圧電）層の歪みは小さな値（例えば非ゼロ値）に減少し、記憶層の磁場が記憶層の保磁力場よりも低くなるレベルまで圧電層の磁化が低下する。これにより、圧電層から歪みが除去されると（圧電層から電圧が除去されると）、記憶層の磁化の方向は変わらない。
この構成の利点は、記憶層への書き込みに使用されるのと同じ電極を、記憶層の読み出しに使用できることである。
一実施形態では、前記不揮発性メモリセルは、前記記憶層と前記圧電層との間にあり、前記記憶層と前記圧電層との間の交換バイアスを防ぐための非磁性層を備える。記憶層と圧電層の間に交換バイアスが存在する場合、記憶層に書き込むために圧電層に加えられた歪みが除去されると、記憶層の磁化の方向も影響を受ける。それにより、記憶層と圧電層の間に非磁性層を含めることにより、記憶層に保存されたデータを失うことなく、ＮＶＭセルから電圧を除去できる。
一実施形態では、前記アンチペロブスカイト材料は、歪みが＋／－３０％、好ましくは＋／－１０％、最も好ましくは＋／－１％でネール温度（ＴＮ）が３５０Ｋより大きい。これは、アンチペロブスカイト圧電材料が、不揮発性メモリセルの通常の動作温度で圧電特性を維持し、例えば、該材料がネール温度を超えないようにする特別な冷却装置を必要とせず、それにより常磁性となることを意味する。
一実施形態では、アンチペロブスカイト圧電材料は、Ｍｎ３ＳｎＮ系材料（例えばＭｎ３－ｘＡｘＳｎｌ－ｙＢｙＮｌ－ｚであり、ＡおよびＢはリストから選択される１つ以上の元素であり、前記リストは、Ａｇ、Ａｌ、Ａｕ、Ｃｏ、Ｃｕ、Ｆｅ、Ｇａ、Ｇｅ、Ｉｎ、Ｉｒ、Ｎｉ、Ｐｄ、Ｐｔ、Ｒｈ、Ｓｂ、Ｓｉ、ＳＮ、Ｚｎを含む）である。Ｍｎ３ＳｎＮは、約４７５Ｋのネール温度と、歪みの小さな変化のための誘導磁化の大きな変化とを有し、それにより高度な信頼性を提供できることがわかっている材料である。
一実施形態では、前記第１タイプの効果は、前記圧電層が常磁性状態にあり、前記記憶層と前記圧電層との間に交換バイアス相互作用がなく、前記圧電層が存在することにより、外部磁場によって前記記憶層の磁化の方向を変えることができるものであり、前記第２タイプの効果は、前記圧電材料が反強磁性状態にあり前記記憶層の磁化の方向が前記圧電層によって固定される交換バイアス相互作用である。外部磁場は、アレイ全体にグローバルにまたは各ビットに局所的に加えられる切り替え可能な磁場であり、または歳差運動磁化スイッチングを駆動する一定の垂直磁場であり得る。この実施形態において、アンチペロブスカイト圧電材料の新たに発見された特性であって、それらが歪みとともにネール温度の変化を示すという特性は、不揮発性メモリセルに適用される。これにより、アンチペロブスカイト圧電材料は常磁性であるとき、記憶層の磁化の方向が変わる。その後、圧電材料に加えられた歪みが解放され、交換バイアス相互作用によって記憶層の磁化の方向を固定すると、アンチペロブスカイト圧電材料が反強磁性状態に戻る。それにより、メモリセルに電圧が印加されていない場合でも、記憶層の磁化の方向が維持される。従って、そのようなメモリセルは、不揮発性であり、熱変動または外部磁場に対して高い復帰力があり、電力を大量には消費しない。
一実施形態では、前記アンチペロブスカイト圧電材料は、歪みに応じて変化するネール温度を有し、前記歪みが＋３０％から－３０％、好ましくは＋１０％から－１０％、最も好ましくは＋１％から－１％の場合、前記ネール温度は２９３ｋを超える。これは、デバイスを通常の周囲温度で動作させることができ、ＮＶＭセルが正しく動作させるために加熱または冷却（ＨＡＭＲのような）が必要ないことを意味する。
一実施形態では、前記アンチペロブスカイト圧電材料は、Ｍｎ３ＧａＮまたはＭｎ３ＮｉＮ系、例えばＭｎ３－ｘＡｘＧａｌ－ｙＢｙＮｌ－ｚまたはＭｎ３－ｘＡｘＮｉｌ－ｙＢｙＮｌ－ｚであり、ＡおよびＢは、Ａｇ、Ａｌ、Ａｕ、Ｃｏ、Ｃｕ、Ｆｅ、Ｇａ、Ｇｅ、Ｉｎ、Ｉｒ、Ｎｉ、Ｐｄ、Ｐｔ、Ｒｈ、Ｓｂ、Ｓｉ、Ｓｎ、Ｚｎを含むリストから選択される１つまたは複数の元素である。これらの材料の多くは、歪みに応じて変化するネール温度の変化を示すことが分かっており、歪みが＋１％から－１％の場合、ネール温度は２９３Ｋを超え、また、そのひずみ範囲でネール温度の大きな変化も示すことが分かっているため、それにより、記憶層への書き込みを簡単に制御できる。
一実施形態では、前記不揮発性メモリセルは、前記記憶層の磁化の方向を変更するための大局的または局所的な時間依存磁場を誘導するために、前記記憶層の隣に位置する少なくとも１つの追加の電極をさらに備える。一実施形態では、前記追加層は、前記記憶層の磁化に直交する一定の磁化であって、歳差運動期間の半分の間ピン止めされなくなると、前記記憶層の磁化の歳差運動の切り替えを誘導する磁化を有する。このさらなる機構は、記憶層を固定解除するために、書き込み手順において圧電材料が常磁性にされる実施形態において有利である。加えられた磁場の単一ソースは、複数のメモリセルにデータを書き込むために利用できる。
好ましい実施形態では、前記歪み誘起層は圧電層である。これは、さまざまな歪み速度と優れた耐久性との間をすばやく切り替えることを可能にする。
一実施形態では、前記歪み誘起層はペロブスカイト材料である。これは、歪み誘起層と圧電層との間の格子不整合を低減することが可能であるため、有利である。格子不整合が小さいと、引張歪みと圧縮歪みの両方が歪み誘起層によって圧電層に誘導され、歪み誘起層が活性化されていないとき（すなわち、格子不整合により）圧電層に残っている歪みが減少する。これは、メモリセルの機械的安定性と耐久性を向上させるため、有利である。
一実施形態では、前記記憶層と前記圧電層との間の格子不整合、および／または前記圧電層と前記歪み誘起層との間の格子不整合は、１％未満である。これにより、デバイスの耐久性が向上し、圧電層と誘起層の間の不整合が小さい場合、圧電層に引張歪みと圧縮歪みの両方を誘導でき、これにより実施形態の第１タイプの書き込み動作が可能となる。 不揮発性メモリセルがメモリセルの二次元または三次元アレイの一部である場合、小さな格子不整合は、そうでなければ許容できないレベルの歪みを持つ大きなアレイの構築を可能にする。
一実施形態では、前記記憶層はペロブスカイト層である。これは、隣接するペロブスカイトおよびアンチペロブスカイト層の間の格子不整合により、前述した利点を伴って層間の小さい格子不整合が可能になるため、有利である。
一実施形態では、前記不揮発性メモリセルは、前記記憶層に対し前記圧電層とは反対側に接続された第１電極と、前記歪み誘起層に対し前記圧電層とは反対側に接続された第２電極とをさらに備える。不揮発性メモリは、これらの２つの電極のみで、アレイの各セルにトランジスタを必要とせずに読み書きできる。従って、ＮＶＭセルは簡単にアドレス指定できる。二次元アレイでは、アレイの他のセルと共有される第１、第２電極で個々のメモリセルをアドレス指定できる。
一実施形態では、本発明の複数の不揮発性メモリセルを備えるメモリセルの二次元または三次元アレイが提供される。本発明のメモリセルは、二次元または三次元アレイに組み込むのに理想的に適しており、なぜなら、特に、層間の格子不整合が小さく構築された場合、より多くのメモリセルが横および縦に互いに隣接して形成されるため、応力が蓄積されないからである。各メモリセルのサイズは小さく、読み出し機能と書き込み機能の両方を実行するためには２つの電極のみが必要なため、高密度メモリを実現できる。
一実施形態では、記憶層およびアンチペロブスカイト圧電層を含む不揮発性メモリセルに対するデータの書き込みおよび読み出し方法が提供され、前記方法は、
前記記憶層に第１または第２方向に分極を誘導し、それによって前記メモリセルにデータを書き込み、前記第１方向の前記記憶層における分極は、前記アンチペロブスカイト圧電層の第１磁気状態を誘導し、前記第２方向の前記記憶層における分極は、前記アンチペロブスカイト圧電層の第２磁気状態を誘導し、
前記メモリセルの磁気容量を測定し、前記アンチペロブスカイト圧電層の前記磁気容量は、前記第１磁気状態と前記第２磁気状態とで異なり、それにより前記記憶層に記憶されたデータを読み取る
工程を備える。
従って、記憶層に保存された情報は、トランジスタを必要とせず、メモリに保存されたデータの上書きなしに２つの電極のみを使用して読み出すことができる。これは、アンチペロブスカイト圧電層なしでは達成できず、なぜなら、一般的な強誘電体コンデンサの容量は、その電気分極の方向に関して対称的であるからである。すなわち、メモリビットの磁気容量は、アンチペロブスカイト圧電層の完全に補償された反強磁性状態または常磁性状態で測定される場合、強誘電分極の方向に関係なく同じである。逆に、アンチペロブスカイト圧電層の傾斜反強磁性状態では、磁気容量は、圧電層の磁化のサイズに影響を与える強誘電分極の方向によって変化する。これは、いわゆる磁気弾性結合を支えるアンチペロブスカイト圧電材料のフラストレート磁気によるものである。
一実施形態では、前記測定は、前記記憶層と前記アンチペロブスカイト層の間に交流電圧を印加し、リアクタンスを決定し、それにより前記メモリセルの前記磁気容量を決定することを含む。一実施形態では、前記測定は、前記メモリセルの共振周波数のシフトを決定することを含む。
一実施形態では、前記記憶層は強磁性材料から構成され、前記分極は磁気分極、例えば磁化である。
一実施形態では、前記誘導は、双極子結合により前記記憶層の前記磁気分極が前記アンチペロブスカイト圧電層の磁化と揃うのに十分な前記アンチペロブスカイト圧電層の磁化を誘導することにより、実行される。このように、アンチペロブスカイト圧電材料には２つの機能があり、メモリセルの読み出しを可能にするとともに、書き込み操作で使用されて記憶層に分極を誘導する。これは、読み出し機能と書き込み機能の両方を実行するために２つの電極のみが必要であり、電力を使用してスペースを消費するトランジスタを必要としないことを意味する。
一実施形態では、前記不揮発性メモリセルは、歪み誘起層をさらに備え、前記アンチペロブスカイト圧電層の磁化の誘導は、前記歪み誘起層を用いて前記アンチペロブスカイト圧電層の歪みを誘導することによって成される。従って、歪み誘起層（圧電材料であり得る）に電位差を加えることにより、歪みをアンチペロブスカイト圧電層に誘導できる。アンチペロブスカイト圧電層の歪みにより、アンチペロブスカイト圧電層に磁気スピン分極が誘発される。アンチペロブスカイト圧電層の磁気スピン分極は、それにより、例えば双極子結合により、記憶層の磁化を誘導する。
一実施形態では、前記誘導は、磁化電極を用いて前記記憶層に磁化を誘導することを含む。そのような磁化電極を使用して、複数の不揮発性メモリセルの記憶層に第１、第２方向に分極を誘導することができる。
一実施形態では、前記誘導は、前記アンチペロブスカイト圧電層に歪みを誘導し、それによって前記アンチペロブスカイト圧電層を常磁性にする。この実施形態では、アンチペロブスカイト圧電層は、記憶層への書き込みを許可するか、または記憶層への書き込みを許可しないためのスイッチとして使用される。それにより、外部から加えられる磁場と組み合わせて、不揮発性メモリセルに対するデータの読み出しおよび書き込みシステムを達成できる。
一実施形態では、前記不揮発性メモリセルは、歪み誘起層をさらに備え、歪みの前記誘導は、前記歪み誘起層を用いて成される。従って、歪み誘起層（圧電材料であり得る）に電位差を加えることにより、歪みをアンチペロブスカイト圧電層に誘導できる。これは、アンチペロブスカイト圧電層を反強磁性材料から常磁性材料に変えるのに用いることができる。このスイッチは、応答時間が短く、寿命が長いため、ストレージ層の分極の固定および非固定に使用できる。
一実施形態では、前記記憶層は強誘電体材料から構成され、前記分極は電気分極である。一実施形態では、前記不揮発性メモリセルは、前記アンチペロブスカイト圧電層に対し前記記憶層とは反対側に接続された第１電極と、前記記憶層に対し前記アンチペロブスカイト圧電層とは反対側に接続された第２電極とを備え、前記誘導は、前記第１、第２電極間に電位差を加えることを含み、前記測定は、前記第１、第２電極間の前記磁気容量を測定することを含む。このようなデバイスは、非常にシンプルでコンパクトであり、トランジスタのないアレイ内で動作させることができる。
本発明の実施形態を、以下の図面を参照し、以下の図面に示される単なる例として説明する。
アンチペロブスカイト圧電材料の格子と磁気構造の概略図である。 さまざまなアンチペロブスカイト圧電材料を選択した場合の、ｘ軸に沿った歪みとｙ軸に沿った誘導正味磁化のグラフである。 さまざまなアンチペロブスカイト圧電材料を選択した場合の、ｘ軸に沿った歪みとｙ軸に沿ったケルビン（ネール温度－ゼロ歪みのネール温度）のグラフである。 Ｍｎ３ＮｉＮの実験的に決定された結果のグラフであって、１００ＫでのＭ－Ｈループから得られた飽和磁化を伴い、ｘ軸上のｃ軸ひずみの関数としてのｙ軸上のネール温度と飽和磁化のグラフである。 室温での（ＬａＡｌＯ３）０．３（Ｓｒ２ＴａＡ１Ｏ６）０．７基板上のＭｎ３ＧａＮ ／Ｂａ０．７５Ｓｒ０．２５ＴｉＯ３/ＳｒＲｕＯ３ヘテロ構造の磁気容量効果のグラフである。 第１実施形態による不揮発性磁気メモリセルの断面概略図である。 第２実施形態による不揮発性磁気メモリセルの断面概略図である。 第３実施形態による不揮発性電気メモリセルの断面概略図である。 一実施形態による二次元磁気メモリアレイの斜視概略図である。 第１実施形態の二次元メモリアレイへの書き込みの説明である（第３実施形態の二次元メモリアレイにも適用可能である）。 第２実施形態の二次元アレイへの書き込みの説明である。 ３つすべての実施形態の二次元メモリアレイの読み出しの説明である。 一実施形態による三次元磁気メモリアレイの斜視概略図である。
本発明は、Ｍｎ系アンチペロブスカイトの特性を利用する。これらの材料は圧電効果（piezomagnetic effect）を示すことが知られる。圧電効果は磁化の変化であり、磁化の変化は、Ｍｎ系アンチペロブスカイトの傾角反強磁性状態（canted anitiferromagnetic state）に現れる応力の印加による。
図１ａは、正味磁化（net magnetisation）がなく無歪み状態のＭｎ系アンチペロブスカイトの構造を示す。図１ｂは、引張歪みが加えられ、［１１０］方向に反平行の誘導正味磁化がある場合を示し、図１ｃは、［１１０］方向と平行な正味磁化を誘導する圧縮歪みが加えられる場合を示す。図示されるように、引張歪みまたは圧縮歪みが加えられることにより、正味磁気スピン分極（例えば磁化）が引き起こされる。磁気スピン分極の方向は、引張および圧縮歪みと反対である。
図２は、ｘ軸が百分率双軸格子歪みでｙ軸が誘導磁化(induced magnetisation)のグラフである。図２では、４つの異なるタイプのＭｎ系アンチペロブスカイト材料について、誘導磁化の変化がプロットされている。図から分かるように、歪みによる磁場の最大の変動は、Ｍｎ３ＳｎＮに生じ、次に最も感圧な材料はＭｎ３ＮｉＮで続いてＭｎ３ＩｎＮで次いでＭｎ３ＧａＮである。ネール温度もまた示され、ネール温度は、これらの材料のバルク形態について実験的に観察されたゼロパーセント歪みにおけるものである。ネール温度を超えると、材料は反強磁性ではなく常磁性になるため、誘起歪み(induced strain)による磁気スピン分極の変化の影響は観察されない。図２の結果は、Ｍｎ３ＮｉＮについて実験的に確認されたシミュレーションの結果である（図４参照、図４は、１００ＫでのＭ－Ｈループから得る飽和磁化を用いて、ｘ軸上のｃ軸歪みの関数としてのｙ軸上のネール温度および飽和磁化を示す）。
本発明者は、Ｍｎ系アンチペロブスカイトのネール温度が誘導歪みと共に強く変化することを発見した。誘導歪みに対するネール温度の感度は図３に示され、図３において、３つの異なるＭｎ系アンチペロブスカイトについて、歪みはｘ軸に沿ってプロットされ、歪みゼロ時のケルビン温度におけるネール温度から偏差はｙ軸に沿ってプロットされている。図３に示される結果は、（ＫＫＲ－ＤＬＭ平均場近似（ウォーリック大学のＪ．Ｂ．スタウントン教授により主に開発された量子力学コード）を用いて）ネール温度を過大評価することが知られている理論計算に基づいている。ケルビン温度の前記値は実験的に観察されるものを代表するものではないが、ネール温度の変動は実験的に観察されるものの指標である。図から分かるように、Ｍｎ３ＮｉＮおよびＭｎ３ＧａＮはどちらも周囲温度付近でネール温度を示す（ゼロパーセント歪みでは、ネール温度は、実験的に決定され、それぞれ２４０Ｋ（図４に見られる）および３００Ｋである）。Ｍｎ系アンチペロブスカイトの歪みの変化は、Ｍｎ系アンチペロブスカイトの特性を圧電性（ネール温度以下）から常磁性（ネール温度以上）に変えるために使用することができる。Ｍｎ３Ｎｉの歪みに対するネール温度と誘導磁化の依存性の結果は実験的に確認される（図４）。
図５は、（ＬａＡｌＯ３）０．３（Ｓｒ２ＴａＡｌＯ６）０．７基板上のヘテロ構造Ｍｎ３ＧａＮ／Ｂａ０．７５Ｓｒ０．２５ＴｉＯ３／ＳｒＲｕＯ３の磁気容量効果であって室温で測定された磁気容量効果を示す。７Ｔの磁場下で１４００％を超える磁気容量効果は、下部電極（ＳｒＲｕＯ３）とＡｕの上部電極との間に１．５ＶのＤＣバイアスを印加することによって得られた。Ｂａ０．７５Ｓｒ０．２５ＴｉＯ３の静電容量の変化は、磁場下でのＭｎ３ＧａＮ層の（逆）圧電効果によって誘起される界面歪みから生じる。磁気容量効果は、１．５ＶのＤＣバイアスでの磁気容量効果と比較して、０ＶのＤＣバイアスでははるかに少ないことに留意されたい。大きな磁気容量は、読み出しメカニズムを支えている。
本発明者らは、Ｍｎ系アンチペロブスカイトの特性の図１－５に示された理解に基づいて、ＮＶＭセルを開発した。
第１、第２実施形態では、不揮発性メモリセルは、図２－図５に示すＭｎ系アンチペロブスカイト圧電材料の特性を利用する。図６及び図７は、第１、第２実施形態における不揮発性磁気メモリセルの断面模式図である。ＮＶＭセルは、データを記録可能な記憶層１０を含む。記憶層１０は強磁性材料から構成されてもよい。このようにして、データは磁化の方向として記録可能である。
圧電層２０（piezomagnetic layer）も設けられる。圧電層２０は、アンチペロブスカイト圧電材料、好ましくはＭｎ系アンチペロブスカイト圧電材料から構成される。圧電層２０の歪みに基づき、圧電層２０は、記憶層１０に対して第１タイプの効果（例えば、圧縮または引っ張りひずみがある場合）と、記憶層１０に対する第２タイプの効果（例えば、引張または圧縮歪みが小さいまたは無い場合）と、を選択的に有する。
歪み誘起層３０は、圧電層２０に歪みを誘導し、それによって第１タイプの効果から第２タイプの効果に切り替えるために設けられる。
第１電極５０は、記憶層１０の圧電層２０とは反対側に設けられている。第２電極６０は、歪み誘起層３０の圧電層２０とは反対側に設けられている。層２０、３０、６０は（以下に説明するように）平面コンデンサを形成し、平面コンデンサは磁気容量効果を示し、磁気容量効果は、電気的手段によってのみ非破壊的に記憶情報を読み出すために使用される。
第１、第２電極５０、６０間に電圧を印加することによって、歪み誘起層３０に歪みを誘導できる。第１、第２電極５０、６０間の電位差によって歪み誘起層３０に誘起された歪みは、圧電層２０に伝達される。図２－５に示すように、圧電層２０における歪みの誘起は、その磁化および／またはそのネール温度の点で圧電層２０の特性を変化させる。圧電層２０の特性の変化は、記憶層１０に対して効果（例えば第１タイプの効果）を有し、該効果は、圧電層２０内の歪みに依存する効果（例えば第２タイプの効果）とは異なる効果である
一実施形態では、圧電層２０は、歪み誘起層３０および記憶層１０の平面に垂直な（００１）方向に成長する。これにより、良好なエピタキシャル成長、図１に示される磁気構造の形成、良好な機械的安定性、強誘電体層３０との小さな格子不整合、および所定の面内歪みに対する特性（磁化、第１実施形態またはネール温度、第２実施形態）の最大変化が保証される。
歪み誘起層３０は、圧電材料、例えば強磁性材料であってもよい。一実施形態では、歪み誘起層３０は、ペロブスカイト構造またはアンチペロブスカイト構造を有する。例えば、歪み誘起層は、（Ｂａ／Ｓｒ）ＴｉＯ３材料であってもよい。ペロブスカイト構造を有することは有利であり、なぜなら、歪み誘起層３０と圧電層２０との間の明確な界面および強固な弾性結合が得られるためである。きれいな結晶界面は、不揮発性メモリセルの長寿命、および歪み誘起層３０に誘導され圧電層２０に伝達される歪みの大きな伝達をもたらす。特に第１実施形態の場合、歪み誘起層３０と圧電層２０との格子不整合が小さいことが望ましい。これは、第１、第２電極５０、６０の間に電位差が無い場合、圧電層２０に歪みが殆ど無いか全く無いことが望ましいからである。電位差が無い場合、圧電層２０のゼロ磁化（または隣接する強誘電性歪み誘起層の自発分極によって誘導される小さな磁化、または歪み誘起層３０と圧電層２０との間の格子不整合から生じる残留歪みによって誘導される小さな磁化）があり、第１、第２電極５０、６０の間に電位差が無い場合、第１実施形態では、圧電層２０の磁化ができるだけ低いことが望ましい。歪み誘起層３０と圧電層２０との間にある不整合は、第１、第２電極５０、６０の間に電位差が無い場合、圧電層２０に歪みを生じさせる可能性がある。ゼロ電位差における圧電層２０の磁化が第１、第２電極５０、６０の間にある限り、記憶層１０の保持力場よりも低い磁場が記憶層１０内に生じることは許容される。
歪み誘起層３０および圧電層２０（および他の層間）の格子定数は、（後述するように）成長条件および組成を変えることによって調整できる。このようにして、様々な層間の格子不整合を調整できる。望ましくは、記憶層１０と圧電層２０との間、および／または圧電層２０と歪み誘起層３０との間、および／または第１または第２電極５０／６０とその隣の層との間の格子不整合は、１％未満、より望ましくは０．５％未満である。これは、他に記載されているような長持ちするデバイスおよび他の望ましい特性をもたらすだけでなく、横方向および垂直方向に延在し、高度な堅牢性を有する二次元または三次元のメモリセルアレイを開発することが可能であることを意味する。
本発明の第１実施形態の動作について、図６を参照して詳細に説明する。図６の実施形態は、図２に示す原理を使用する。すなわち、記憶層１０にデータを書き込むため、歪み誘起層３０を収縮または拡張させるためにある方向における第１、第２電極５０、６０の間に電位差を与え、それによって圧電層２０に圧縮歪みまたは引張歪みを加える。圧電層２０に歪みが誘起されると、歪みが引っ張りか圧縮かに応じた方向に圧電層２０において磁化が生じる。第１タイプの効果では、圧電層２０と記憶層１０との間の双極子結合によって、記憶層１０の自発磁化が圧電層２０の磁化の方向に従って切り替わる。このように、記憶層１０内の磁化の方向は、第１、第２電極５０、６０の間に正または負の電位差を与えることで変えることができる。
第１、第２電極５０、６０の間の電位差が除去されると、歪み誘起層３０はその元の形状に戻り、圧電層２０内の歪みもまたその元のレベルに戻る（圧電層２０と歪み誘起層３０との間の格子不整合が特に低い場合、ゼロに近くなる）。結果として、第１、第２電極５０、６０の間の電位差が除去されると、圧電層に磁化は残らない。
圧電層２０内の磁化が無視できるほどであり、圧電層２０と記憶層１０との間に交換バイアス効果がないと仮定すると、記憶層１０の磁化は、強磁性記憶層（外部磁場がないと仮定して）の磁気異方性（保磁力場）によって固定されたままであり、これが第２タイプの効果である。
一実施形態では、圧電層２０と記憶層１０との間の交換バイアスを回避するために、（金属）非磁性層１５は、記憶層１０と圧電層２０との間に設けられてもよい。非磁性層１５は比較的薄くてもよい（ナノメートルのオーダー）。このような薄い層の場合、材料の格子定数は、隣接する層（圧電層２０および記憶層１０）の格子定数と一致するので、非磁性層１５の存在によって歪みが引き起こされることはない。非磁性層１５は、記憶層１０と圧電層２０との間の交換バイアスを防止する。これら２つの層の間の交換バイアスを防止することは、圧電層２０内の磁化が除去されても、記憶層１０内の磁化が影響を受けないことを意味する。
第１、第２電極５０、６０との間の電位差の除去後にわずかな磁化が圧電層２０に残っていても、層２０の磁化から生じ記憶層１０に作用する磁場が記憶層１０の保磁力場よりも低い限り、記憶層１０の磁化に変化は生じない。そこで、第１実施形態では、記憶層１０の強磁性材料の磁気異方性（結晶磁気異方性と形状異方性の組み合わせ）を利用している。各メモリビットの横方向寸法は典型的な磁区サイズよりも小さいので、記憶層１０は、保磁力場が磁気異方性によって決定される単一磁区状態にあると仮定される。
記憶層１０に記憶されたデータ（磁化の方向）を変えるために、前に与えられた方向と反対の方向の電位差が第１、第２電極５０、６０の間に与えられる。これは、歪み誘起層３０内、ひいては圧電層２０内に引張歪みまたは圧縮歪みの反対のものを誘起し、従って方向が反対の磁化が生じる。それによって、双極子結合を介して、記憶層１０内の磁化の方向が変えられる。
第１実施形態では、好ましいアンチペロブスカイト圧電材料は、Ｍｎ３ＳｎＮまたはＭ-ｎ３ＳｎＮ系であり、なぜなら図２によれば、この材料は歪みと共に大きな変化誘導磁場を示すからである。前記材料は、その化学組成を変えることによって望ましい格子定数および圧電特性を有するように最適化でき、例えば、Ｍｎ３－ｘＡｘＳｎl－ｙＢｙＮｌ－ｚであり、ＡおよびＢはリストから選択される１つ以上の元素であり、リストは、Ａｇ、Ａｌ、Ａｕ、Ｃｏ、Ｃｕ、Ｆｅ、Ｇａ、Ｇｅ、Ｉｎ、Ｉｒ、Ｎｉ、Ｐｄ、Ｐｔ、Ｒｈ、Ｓｂ、Ｓｉ、Ｓｎ、Ｚｎを含む。それはまた、Ｍｎ３ＳｎＮ以外の他のアンチペロブスカイトに由来され得る。一般に、それは室温で圧電性を有し、他の層との良好な格子整合性を有する任意の材料であり得る。
一実施形態では、圧電層２０は、歪み誘起層３０の表面と接触している。一実施形態では、非磁性層１５は、圧電層２０と接触している。一実施形態では、記憶層１０は非磁性層１５と接触している。一実施形態では、第１電極５０は記憶層１０と接触している。一実施形態では、第２電極６０は歪み誘起層３０と接触している。
一実施形態では、記憶層１０は、ペロブスカイトまたはアンチペロブスカイト材料、例えばＣｏ３ＦｅＮである。歪み誘起層３０は電極上に形成されてもよく、電極はそれ自体が基板上に形成され、基板は例えばＭｇＯ、ＳｒＴｉＯ３、Ｎｂ：ＳｒＴｉＯ３またはＳｉであってもよい。一実施形態では、基板は、電極および歪み誘起層３０の格子定数と一致する格子定数を有する。一実施形態では、その上に層が成長する基板（例えば、Ｎｂ：ＳｒＴｉＯ３またはドープされたＳｉ）を電極として使用でき、別個の電極は不要である。
第１電極５０は、Ｎｂ：ＳｒＴｉＯ３またはＳｒＲｕＯ３のような金属または導電性ペロブスカイトで製作できる。第２電極６０は、Ｎｂ：ＳｒＴｉＯ３またはＳｒＲｕＯ３で製作できる。
記憶層１０に記憶されたデータを読み出すために、磁気容量効果が利用される。アンチペロブスカイト圧電材料のさらなる特性は、磁気弾性結合のためにそれらの中に存在する磁場の結果としてそれらの剛性が変化することである。記憶層１０内に磁化が存在すると、歪みがゼロであっても圧電層２０内に磁場が生じる。圧電層２０内の磁場は、圧電層２０内に磁場が存在しない場合に比べ、圧電層２０の弾性に変化をもたらす。圧電層２０の弾性の変化は、層２０、３０、６０によって形成されるコンデンサの磁気容量の変化として測定できる。磁気容量の変化は非対称的であり、これは、測定された容量が、記憶層１０内の磁化の２つの反対の配向に対して異なることを意味する。従って、層２０、３０、６０によって形成されるコンデンサの磁気容量を測定することによって、記憶層１０内の磁化の方向を決定することが可能である。それによって、第１、第２電極５０、６０間の磁気容量を測定することによって、記憶層１０内の磁化の方向を決定することができる。
第１、第２電極５０、６０の間の磁気容量を測定する１つの方法は、第１、第２電極５０、６０の間に交流電圧を印加し、応答（リアクタンス）を測定することを含む。これは、図１０を参照して以下でさらに説明される。
それにより、２つの電極のみを用いて、トランジスタを必要とせずに、そして３つ以上の電極を必要とせずに、記憶層１０への書き込みと記憶層１０からの読み出しの両方が可能である。これは望ましく、なぜなら、特にコンパクトで設計が単純な本発明の複数の不揮発性メモリセルを含む二次元または三次元メモリの設計が可能であるからである。
次に、図７を参照して、第２実施形態について説明する。以下に説明する点を除いて、第２実施形態は第１実施形態と同じである。
第２実施形態は、図３－図５に示すように、圧電層２０の挙動に依存する。すなわち、圧電層２０の特性は、それに歪みを誘起することによって反強磁性的挙動（第２タイプの効果）から常磁性的な挙動（第１タイプの効果）に切り替えられる（そしてそれによってネール温度を圧電層２０によって経験される温度以下に変える）。第２実施形態では、第１実施形態の非磁性層１５が省略される。その結果、圧電層が反強磁性である場合（例えば、電位差が第１、第２電極５０、６０の間に加えられていない場合）、交換バイアスが記憶層１０と圧電層２０との間に存在する。
電位差が第１、第２電極５０、６０の間に加えられると、歪み誘起層３０によって圧電層２０内に誘導される歪みは、アンチペロブスカイト圧電層２０が常磁性になるように圧電層２０のネール温度を下げるのに有効である。圧電層２０が常磁性の場合、交換バイアスは圧電層２０と記憶層１０との間に存在しない。しかしながら、圧電２０が反強磁性であるとき（例えば、電位差がオフにされた後）、交換バイアスが圧電層２０と記憶層１０との間に存在する。交換バイアスが圧電層２０と記憶層１０との間に存在すると、たとえ保磁力場よりも強い磁場が存在していても、記憶層１０の磁化の方向は固定される。層２０は、層２０が反強磁性に変わるときに存在する層１０の磁気状態に応じて少なくとも２つの異なる方向に層１０の磁化を固定することができる。
第２実施形態は、これにより、電位差を第１、第２層５０、６０の間に加えて圧電層２０に歪みを誘導し（歪み誘起層３０を介して）、傾斜反強磁性と常磁性との間で圧電層２０の特性を変化させる。圧電層２０が常磁性になると、記憶層１０内の磁化の方向を変えることが可能である。これは、例えば外部磁場を用いて達成できる。この目的のために、例えば、磁場を誘導する少なくとも１つの追加の電極７０または垂直磁化層７０を設けることができる。個々の追加の電極７０は、２つ以上のメモリセルにわたって全体的に、または単一のメモリセルに対して局所的に作用できる。あるいは、記憶層１０の磁化に対して垂直な一定の磁化を有する追加の層が含まれ、それが歳差運動期間の半分の間ピン止めされなくなったときに記憶層１０の磁化の歳差運動の切り替えを引き起こす。このさらなる機構は、実施形態において有利であり、実施形態では、圧電材料２０は、記憶層１０を固定解除するために、書き込み処理にて常磁性とされる。電極７０を用いて記憶層１０内に磁場を誘導することによって、記憶層１０の磁化の方向を変えることができる。記憶層１０にデータを書き込むために記憶層１０内の磁化の方向が変更された後、第１、第２電極５０、６０の間に加えられた電位差が除去される。それによって、圧電層２０のネール温度は周囲温度よりも高くなり、圧電層２０は反強磁性として作用する。圧電層２０が反強磁性体として作用するとき、記憶層１０の磁化（この場合、磁気スピン分極）の方向は、圧電層２０と記憶層１０との間の交換バイアス相互作用のために固定される。それによって、たとえ磁化電極７０が、隣接する不揮発性メモリセルに情報を書き込むために使用され、磁場が注目するメモリセルの記憶層１０内に広がっても、注目するメモリセルの記憶層１０の磁化の方向は変わらない。
第２実施形態では、第１実施形態と同様に、磁気容量効果を利用して不揮発性メモリセルからデータを読み出す。しかしながら、この場合、記憶層の磁化の方向は、層２０にＴＮ未満の歪みを加えることによって反転され、そして記憶層１０が反転された後、速い歪みパルスを印加して圧電層２０を常磁性にし、それによって、記憶層１０の新しい磁化方向を変えることなくピン止め方向をリセットする。
第２の実施形態では、最も好ましいアンチペロブスカイト圧電材料は、Ｍｎ３ＧａＮまたはＭｎ３ＮｉＮ、またはＭｎ３ＧａＮまたはＭｎ３ＮｉＮ系材料であって、例えば Ｍｎ３－ｘＡｘＧａｌ－ｙＢｙＮｌ－ｚまたはＭｎ３－ｘＡｘＮｉｌ－ｙＢｙＮｌ－ｚのようなＭｎ３ＮｉＮ系材料であってもよく、ここで、ＡおよびＢは、Ａｇ、Ａｌ、Ａｕ、Ｃｏ、Ｃｕ、Ｆｅ、Ｇａ、Ｇｅ、Ｉｎ、Ｉｒ、Ｎｉ、Ｐｄ、Ｐｔ、Ｒｈ、Ｓｂ、Ｓｉ、Ｓｎ、Ｚｎを含むリストから選択される１つまたは複数の元素であり、これらの材料は、周囲温度およびメモリが動作する温度にほぼ等しいゼロ歪みのネール温度を有する。好ましくは、圧電材料は、歪みに応じて変化するネール温度を有し、歪みが＋３０％から－３０％、好ましくは＋１０％から－１０％、最も好ましくは＋１％から－１％の場合、ネール温度は２９３ｋを超える。そのような材料が使用される場合、周囲温度でネール温度の変化をもたらすことができるため、不揮発性メモリセルを加熱または冷却する必要はない。
第３実施形態について、図８を参照して説明する。第３実施形態は、以下に説明することを除いて、第１、第２実施形態と同じである。第３実施形態では、不揮発性メモリセルは、不要な層１０、７０を除いて第２実施形態のセルと全く同じ層を含む。代わりに、情報は強誘電体層３０に保存される。
第３実施形態では、記憶層は強誘電体層３０であり（第１、第２実施形態と同様であるが、追加の圧電特性は今は必要ではない）、そこではデータは電気分極の方向として記録可能である。第１、第２電極５０、６０の間に電位差を加えることにより、不揮発性電気メモリセルにデータを書き込むことができる。これにより、加えられた電位差の極性に基づいて強誘電体層３０の電気分極を切り替えることができる。第１、第２電極５０、６０の間の電位差が除去されても、強誘電体材料の電気ヒステリシスにより、電気分極は維持される。
強誘電体層３０の電気分極は、圧電層２０に磁気モーメントを誘導する。この磁気モーメントは、層２０、３０、６０によって形成されるコンデンサの磁気容量に変化をもたらし、これは、第１、第２実施形態と同じ方法で測定することができる。第１、第２実施形態と同様に、決定された磁気容量は、分極の方向（第３実施形態の場合は電気的）に関係し得る。これにより、記憶層３０に記憶されたデータを読み出すことができる。
クロスバージオメトリ（cross-bar geometry）を備えたＮ行Ｎ列のメモリビットの読み出しと書き込みは、図９－１２を参照して以下に説明する第１、第２実施形態の場合と同じステップに従って、非破壊的にかつ各ビットのトランジスタなしに実行できる。
全ての実施形態は構造的疲労に強く、これに関して典型的なフラッシュメモリより数桁優れている。第１、第２実施形態は、第３実施形態よりもさらに構造的疲労に対する耐性が高い。
第３実施形態において、強誘電体層３０は、圧電体２０と接していてもよい。一実施形態では、強誘電体層３０は、ペロブスカイト強誘電体材料（例えば、ＰｂＴｉＯ３、ＳｒＴｉＯ３、ＢａＴｉＯ３、ＢａｘＳｒｌ－ｘＴｉＯ３、Ｂａ（ＺｒｘＴｉｌ－ｘ）ＴｉＯ３）で形成される。圧電層２０は、上述のように、Ｍｎ３ＳｎＮ、Ｍｎ３ＧａＮ、またはＭｎ３ＮｉＮ、またはＭｎ３ＳｎＮ、Ｍｎ３ＧａＮ、またはＭｎ３ＮｉＮ系の材料などの任意のＭｎ系アンチペロブスカイト材料で形成することができる。
本発明の不揮発性メモリセルは、二次元または三次元アレイに容易に組み込まれるという利点を有する。
図９は、一実施形態による磁気メモリセルの二次元アレイの模式的な斜視図である。図から分かるように、第１、第２実施形態による複数の不揮発性メモリセルは、二次元アレイに配置されている。第１、第２電極５０、６０は帯状（form of strips）である。複数の第１、第２電極は直交方向に延び、各電極は、電極５０、６０の長さに沿って延びる複数のメモリセルに接続されている。各メモリセルは、それによって個別にアドレス指定（addressable）でき、該指定は、各実施形態（図１０、１１は、それぞれ第１、第３実施形態および第２実施形態でそれぞれ加えられる電位差を示す）で上述したように、第１方向に延びる電極５０と直交方向に延びる第２電極６０との間に電位差を加えることによって行われる。このようにして、密に詰まった二次元不揮発性メモリを組み立てることができ、該メモリでは、個々のメモリセルは個別にアドレス指定でき、個々のメモリセルにデータを読み書きするためのトランジスタは不要である。
上記で説明したように、第１実施形態では、記憶層１０の磁化は、平行な（状態１）または反平行（状態０）な保磁場によって圧電層２０の小さな磁化にロックされたままである。各配向状態は、圧電層２０の異なる磁気状態をもたらし、それによって、磁気容量測定によって検出可能な異なる弾性特性をもたらす。この書き込みメカニズムにより、各ビットがＮ個のトップリードの１つとＮ個のボトムリードの１つに接続されるＮ行Ｎ列のアレイに集積される個々のビットのアドレス指定が可能になる。上部と下部のリード線セットは、図９に示すように、互いに直交する（クロスバージオメトリ）。図１０は、第１実施形態に従ってメモリセルのメモリビットの状態を書き込む方法を示す（同じ原理が第３実施形態に適用されるが、異なる層構造を有する）。ＤＣ電位ＶｔｏｐおよびＶｇは、それぞれ、対象のメモリセルに接触する上部および下部リードに加えられる。より小さなＤＣ電位（例えばＶｔｏｐ／３）は、残りのトップリードに加えられ、例えば２*Ｖｔｏｐ／３は、残りの下部リードに加えられる。これにより、対象のメモリビットに大きな電圧（Ｖtop、Ｖｇ＝０がグランド）が発生し、圧電層２０に歪みを誘導し、記憶層１０の保磁場を克服するのに十分な大きさの磁化を誘導し、その磁化を切り替える。アレイの他のすべての個々のメモリセルには、スイッチング電圧（Ｖｔｏｐ）の３分の１（２*Ｖｔｏｐ／３－Ｖｔｏｐ／３＝Ｖｔｏｐ／３）の電圧がかかっているため、それらの状態は影響を受けない（保磁力場により設定される閾値より低い電圧）。
情報を読み取るために、図１２に示すように、小さなＡＣ電圧がコンデンサ（圧電層２０および下部接触層６０）のプレートに印加されるが、これは記憶層１０の磁気の状態を変えることが可能な歪みを誘導するほど大きくないが、リアクタンスの測定を可能にし、それによりメモリビットの容量の測定を可能にする。容量は、絶縁歪み誘起層３０の比誘電率と寸法に依存し、さらに圧電層２０の弾性特性に依存し、記憶層１０（またはシナリオ３の３０）の磁化の配列に依存する。この読み出しメカニズムにより、上記のＮ行Ｎ列のアレイに集積された個々のビットのアドレス指定が可能となる。メモリビットを読み出すには、関連するメモリビットに接触する上部および下部リードにＡＣ電圧を印加し、逆位相のＡＣ電圧を、関連するメモリビットに接触しないすべてのリードに印加する。それにより、任意の時点で、関連するメモリビットと同じリードに接続されているビットの電圧はゼロであり、他のビットの電圧は、対象のメモリビットの電圧と同じ大きさだが極性が反対である。従って、目的のメモリビットの容量を読み取ることができ、それは、同じリードに接続された他のビットからの信号の影響を受けることなく、また、どのビットのメモリ状態に影響を与えることなく行うことができる（非破壊読み出し）。
あるいは、圧電層の２つの磁気状態間の磁気容量の差は、単一のメモリセルがキャパシタでありインダクタがメモリアレイの外部の制御ユニットにある回路の共振周波数のずれとして決定できる。
第２実施形態のメモリビットの状態を上記のクロスバージオメトリのＮ行Ｎ列のアレイに書き込むには、ＤＣ電位ＶｔｏｐおよびＶｇを、図１１に示されるように、それぞれ特定のメモリビットに接触する上部および下部リードに印加する。反対の電圧が、特定のメモリビットに接触しないすべてのリードに印加される（Ｖｔｏｐがボトムリードに、Ｖｇがトップリードに）。これは特定のメモリビットに大きな電圧（Ｖｔｏｐ－Ｖg）をもたらし、それは圧電層２０に歪みを誘導し、それはその層を常磁性に変えるので、特定のメモリビットは外部磁場（図１１には示さず）によって書き込み可能である。アレイの他のすべてのメモリビットは、ゼロ電圧または反対極性の同じ電圧（Ｖｇ－Ｖｔｏｐ）が印可されるので、それらのネール温度は周囲温度よりもさらに高く、それらの記憶層の磁化は固定される。
第２実施形態のＮ×Ｎアレイでの読み出しは、図１２を参照して説明した第１、第３実施形態の場合と同じである。
第３実施形態では、第１実施形態と同様にＤＣ電圧を印加して書き込みを行う。ただし、今回は、強誘電体層３０の選択されたビットの強誘電分極を第１、第２方向の間で切り替えてそれによってメモリセルにデータを書き込むのに十分な大きさでなければならず、強誘電体層３０の第１方向の強誘電分極は、アンチペロブスカイト圧電層２０に第１磁気状態を誘導し、強誘電体層３０の第２方向の強誘電分極は、アンチペロブスカイト圧電層２０に第２磁気状態を誘導する。残りのビットに印加される電圧は、電気分極を切り替えるのに十分ではない。強誘電分極に影響を与えない電圧は、除去される。読み出し方法は、以下のステップを含む：ＡＣ電圧は、選択されるメモリセルの磁気容量を測定するために図１２に示される実施形態の第１タイプのように２Ｄメモリアレイに印加され、同じリードに接続される残りのセルへ任意の時点で印加される電圧はゼロである。選択されるメモリビットの磁気容量は、第１磁気状態と圧電層の第２磁気状態とで異なり、それによって記憶層に記憶されるデータを読み出すことができる。
すべての実施形態について、個々の層間の格子不整合が低いため、メモリセルの層間の電極を使用してその電極の両側のメモリセルをアドレス指定するのと同様の原理を使用して、三次元メモリアレイを構築することが可能である。ｘ－ｙ方向に通過する電極に到達できるようにするため、ｘ方向とｙ方向の層の幅は高さとともに減少する。このようなメモリは図１３に模式的に示される。
二次元および三次元アレイの他の配置も可能であり、それらは当業者の範囲内である。
このデバイスの多層は、要求される層に最適化された薄膜堆積法を使用して製造できる。例えば、パルスレーザー堆積法（ＰＬＤ）を使用できる。各薄膜の成長条件の例を以下に示す。
ステップ１：基板の選択と洗浄。
任意の適切な酸化物基板（例えば、ＭｇＯ、ＳｒＴｉＯ３、Ｎｂ：ＳｒＴｉＯ３、（ＬａＡ１Ｏ３）Ｏ.３（Ｓｒ２ＴａＡｌＯ６）０.７）またはＳｉを基板として使用できる。成長の前に、基板を標準的な溶剤洗浄手順で洗浄する。標準的な溶媒洗浄手順は、アセトン、次いでイソプロパノールそして最後に蒸留水を用いて超音波浴中で３分間洗浄することができ、各溶媒工程の後にＮ２ブロー乾燥させる。一実施形態では、基板は下部電極６０になり得る。
ステップ２：多層成長（ＰＬＤおよびマグネトロンスパッタリング）。
薄膜をＫｒＦエキシマレーザー（λ＝２４８ｎｍ）を使用してＰＬＤによって堆積する。ＳｒＲｕＯ３、Ｎｂ：ＳｒＴｉＯ３、ＢａＴｉＯ３、ＢａｘＳｒｌ－ｘＴｉＯ３、ＢａＺｒｘＴｉｌ－ｘＯ３、Ｍｎ３ＳｎＮ、Ｍｎ３ＧａＮの化学量論的単相ターゲットを、それぞれ０．８Ｊ／ｃｍ２、１０Ｈｚのレーザーでアブレーションする。
層１－第２電極６０－１００ｎｍのＳｒＲｕＯ３薄膜を、５０－３００ｍＴｏｒｒのＯ２分圧下で７００－７８０℃で成長させる。堆積後、成長膜を、続いて６００ＴｏｒｒのＯ２分圧下で成長温度で２０分間その場でポストアニールする。そして、サンプルを６００ＴｏｒｒのＯ２分圧下で１０℃／ｍｉｎで室温になるまで冷却する。
または、１００ｎｍのＮｂ：ＳｒＴｉＯ３薄膜を、０－６０ｍＴｏｒｒのＯ２分圧下で７００℃で成長させる。成長後、６００ＴｏｒｒのＯ２分圧でサンプルを１０℃/ｍｉｎで室温まで冷却する。
層２－歪み誘起層３０の圧電材料－１００ｎｍＢａＴｉＯ３（ＢａｘＳｒｌ－ｘＴｉ０3またはＢａＺｒｘＴｉｌ－ｘＯ３）薄膜を、１５０－３００ｍＴｏｒｒのＯ２分圧下で７５０℃－８００℃で成長させる。成長後、６００Ｔｏｒｒの０２分圧下でサンプルを１０℃／ｍｉｎで室温まで冷却する。
層３－Ｍｎ３ＸＮの圧電層２０、Ｘは任意の適切な元素－例えば、１００ｎｍのＭｎ３ＳｎＮ薄膜を０－１２ｍＴｏｒｒのＮ２分圧下で３００℃－５５０℃で成長させる。成長後、０－１２ｍＴｏｒｒのＮ２分圧下でサンプルを１０℃/ｍｉｎで室温まで冷却する。
または、１００ｎｍのＭｎ３ＧａＮを０－１２ｍＴｏｒｒのＮ２分圧下で３００℃－５５０℃で成長させる。成長後、サンプルを０－１２ｍＴｏｒｒのＮ２分圧下で１０℃／ｍｉｎで室温まで冷却する。
スペーサ層（実施形態１のみ）－非磁性層１５のペロブスカイト常磁性体－１～２ｎｍのプラチナ（Ｐｔ）薄膜をＤＣマグネトロンスパッタリングによってサンプル（基板、層６０、３０、２０から構成される）上に成長させる。サンプルを超高真空で８００℃に加熱し、１時間アニールする。Ｐｔ薄膜を１００ＷＤＣ電力で堆積させる。成長後、サンプルを真空下で１０℃／ｍｉｎで室温まで冷却する。
層４－記憶層１０の強磁性材料－２０－５０ｎｍのＣｏ３ＦｅＮ薄膜を、５－２０ｍＴｏｒｒでＮ２ガスの体積濃度が５－１５％の範囲であるＡｒ＋Ｎ２ガス混合雰囲気で、Ｃｏ３ＦｅターゲットからＲＦマグネトロンスパッタリングにより３００℃から５００℃で成長させる。成長後、サンプルを１０℃／ｍｉｎで室温まで冷却する。
層５－金属（例えばＰｔ、Ａｕ）または導電性ペロブスカイト薄膜（例えばＳｒＲｕＯ３、Ｎｂ：ＳｒＴｉＯｓ）の第１電極５０－１００ｎｍ。
１００ｎｍのＰｔ薄膜をＤＣマグネトロンスパッタリングによって成長させる。サンプルを超高真空で８００℃に加熱し、１時間アニールする。Ｐｔ薄膜を１００ＷＤＣ電力で堆積する。成長後、サンプルを真空下で１０℃／ｍｉｎで室温まで冷却する。
または、１００ｎｍのＳｒＲｕ０３薄膜を、５０－３００ｍＴｏｒｒのＯ２分圧で７００－７８０℃で成長させる。堆積後、成長膜を、続いてその場で６００ＴｏｒｒのＯ２分圧下で成長温度で２０分間ポストアニールする。そして、サンプルを６００ＴｏｒｒのＯ２分圧で１０℃／ｍｉｎで室温まで冷却する。
または、１００ｎｍＮｂ：ＳｒＴｉ０３薄膜を、０－６０ｍＴｏｒｒのＯ２分圧下で７００℃で成長させる。成長後、６００ＴｏｒｒのＯ２分圧下でサンプルを１０℃／ｍｉｎで室温まで冷却させる。
ステップ３：フォトリソグラフィ。
アレイパターンを適用するために、標準のフォトリソグラフィープロセスが実装される。２Ｄデバイスの場合、すべての層を堆積してからパターン化できる。３Ｄスタッキングデバイスでは、各メモリセル層を、次の層を堆積する前にパターン化する必要がある。
ステップ４：エッチング。
材料を除去し、フォトリソグラフィからサンプルにパターンを転写するための標準的なアルゴンイオンミリングプロセス、またはその他の適切な化学的または物理的エッチング技術が実装される。

Claims (28)

  1. 磁化方向としてデータを記録可能な強磁性材料から構成される記憶層と、
    当該圧電層の歪みに応じて、前記記憶層に対する第１タイプの効果と前記記憶層に対する第２タイプの効果とを選択的に有するアンチペロブスカイト圧電材料から構成される圧電層と、
    前記圧電層に歪みを誘導し、それによって前記第１タイプの効果から前記第２タイプの効果に切り替えるための歪み誘起層と、
    を備える不揮発性メモリセル。
  2. 請求項１の不揮発性メモリセルにおいて、
    前記第１タイプの効果は、前記圧電層の正味磁化が、前記記憶層の保磁力場を克服し、前記記憶層の磁化を双極子結合を介して前記圧電層の磁化に揃えるのに十分強くなるものであり、前記第２タイプの効果は、前記圧電層の磁化による前記記憶層の磁場が前記記憶層の前記保磁力場より弱くなるものである不揮発性メモリセル。
  3. 請求項１または２の不揮発性メモリセルにおいて、
    前記記憶層と前記圧電層との間にあり、前記記憶層と前記圧電層との間の交換バイアスを防ぐための非磁性層をさらに含む不揮発性メモリセル。
  4. 請求項１、２、３のいずれか一つの不揮発性メモリセルにおいて、
    前記アンチペロブスカイト圧電材料は、歪みが＋／－３０％、好ましくは＋／－１０％、最も好ましくは＋／－１％でネール温度が３５０Ｋより大きい不揮発性メモリセル。
  5. 請求項１～４のいずれか一つの不揮発性メモリセルにおいて、
    アンチペロブスカイト圧電材料は、Ｍｎ３ＳｎＮ、またはＭｎ３－ｘＡｘＳｎｌ－ｙＢｙＮｌ－ｚのようなＭｎ３ＳｎＮ系であり、ＡおよびＢはリストから選択される１つ以上の元素であり、前記リストは、Ａｇ、Ａｌ、Ａｕ、Ｃｏ、Ｃｕ、Ｆｅ、Ｇａ、Ｇｅ、Ｉｎ、Ｉｒ、Ｎｉ、Ｐｄ、Ｐｔ、Ｒｈ、Ｓｂ、Ｓｉ、Ｓｎ、Ｚｎを含む不揮発性メモリセル。
  6. 請求項１の不揮発性メモリセルにおいて、
    前記第１タイプの効果は、前記圧電層が常磁性状態にあり、前記記憶層と前記圧電層との間に交換バイアス相互作用がなく、前記圧電層が存在することにより、外部磁場によって前記記憶層の磁化の方向を変えることができるものであり、前記第２タイプの効果は、前記圧電層が反強磁性状態にあり前記記憶層の磁化の方向が前記圧電層によって固定される交換バイアス相互作用である不揮発性メモリセル。
  7. 請求項６の不揮発性メモリセルにおいて、
    前記アンチペロブスカイト圧電材料は、歪みに応じて変化するネール温度を有し、前記歪みが＋３０％から－３０％、好ましくは＋１０％から－１０％、最も好ましくは＋１％から－１％の場合、前記ネール温度は２９３Ｋを超える不揮発性メモリセル。
  8. 請求項６または７の不揮発性メモリセルにおいて、
    前記アンチペロブスカイト圧電材料は、Ｍｎ３ＧａＮまたはＭｎ３ＮｉＮ、またはＭｎ３ＧａＮまたはＭｎ３ＮｉＮ系であって、Ｍｎ３－ｘＡｘＧａｌ－ｙＢｙＮｌ－ｚまたはＭｎ３－ｘＡｘＮｉｌ－ｙＢｙＮｌ－ｚのようなＭｎ３ＮｉＮ系であり、ＡおよびＢは、Ａｇ、Ａｌ、Ａｕ、Ｃｏ、Ｃｕ、Ｆｅ、Ｇａ、Ｇｅ、Ｉｎ、Ｉｒ、Ｎｉ、Ｐｄ、Ｐｔ、Ｒｈ、Ｓｂ、Ｓｉ、Ｓｎ、Ｚｎを含むリストから選択される１つまたは複数の元素である不揮発性メモリセル。
  9. 請求項６、７または８のいずれか一つの不揮発性メモリセルにおいて、
    前記記憶層の磁化の方向を変えるために、前記記憶層の隣に位置する磁場を加える少なくとも１つの追加の電極をさらに備える不揮発性メモリセル。
  10. 請求項１～９のいずれか一つの不揮発性メモリセルにおいて、
    前記歪み誘起層は、圧電層および／またはペロブスカイト材料である不揮発性メモリセル。
  11. 請求項１～１０のいずれか一つの不揮発性メモリセルにおいて、
    前記記憶層と前記圧電層との間の格子不整合、および／または前記圧電層と前記歪み誘起層との間の格子不整合は、１％未満である不揮発性メモリセル。
  12. 請求項１～１１のいずれか一つの不揮発性メモリセルにおいて、
    前記記憶層がペロブスカイトまたはアンチペロブスカイト構造を有する不揮発性メモリセル。
  13. 請求項１～１２のいずれか一つの不揮発性メモリセルにおいて、
    前記記憶層に対し前記圧電層とは反対側に接続された第１電極をさらに備える不揮発性メモリセル。
  14. 請求項１～１３のいずれか一つの不揮発性メモリセルにおいて、
    前記歪み誘起層に対し前記圧電層とは反対側に接続された第２電極をさらに備える不揮発性メモリセル。
  15. 請求項１３または１４の不揮発性メモリセルにおいて、
    前記電極とその隣接層との間の格子不整合が１％以下である不揮発性メモリセル。
  16. 請求項１～１５のいずれかの不揮発性メモリセルを複数、二次元アレイに含むメモリセルの二次元アレイ。
  17. 請求項１～１５のいずれかの不揮発性メモリセルを複数、三次元アレイに含むメモリセルの三次元アレイ。
  18. 記憶層およびアンチペロブスカイト圧電層を含む不揮発性のメモリセルに対するデータの書き込みおよび読み出し方法であって、前記方法は、
    前記記憶層に第１方向または第２方向に分極を誘導し、それによって前記メモリセルにデータを書き込み、前記第１方向の前記記憶層における分極は、前記アンチペロブスカイト圧電層の第１磁気状態を誘導し、前記第２方向の前記記憶層における分極は、前記アンチペロブスカイト圧電層の第２磁気状態を誘導し、
    前記メモリセルの磁気容量を測定し、前記アンチペロブスカイト圧電層の前記磁気容量は、前記第１磁気状態と前記第２磁気状態とで異なり、それにより前記記憶層に記憶されたデータを読み取る
    工程を備える方法。
  19. 請求項１８の方法において、
    前記測定は、前記記憶層と前記アンチペロブスカイト圧電層の間に交流電圧を印加し、リアクタンスを決定し、それにより前記メモリセルの前記磁気容量を決定することを含む方法。
  20. 請求項１８の方法において、
    前記測定は、前記メモリセルの共振周波数のシフトを決定することを含む方法。
  21. 請求項１８，１９，２０のいずれか一つの方法において、
    前記記憶層は強磁性材料から構成され、前記分極は磁気分極である方法。
  22. 請求項２１の方法において、
    前記誘導は、双極子結合により前記記憶層の前記磁気分極が前記アンチペロブスカイト圧電層の磁化と揃うのに十分な前記アンチペロブスカイト圧電層の磁化を誘導することにより、実行される方法。
  23. 請求項２２の方法において、
    前記不揮発性のメモリセルは、歪み誘起層をさらに備え、前記アンチペロブスカイト圧電層の磁化の誘導は、前記歪み誘起層を用いて前記アンチペロブスカイト圧電層の歪みを誘導することによって成される方法。
  24. 請求項２１の方法において、
    前記記憶層に対する前記第１方向または前記第２方向の分極の前記誘導は、磁化電極を用いて前記記憶層に前記第１方向または前記第２方向に磁化を誘導することを含む方法。
  25. 請求項２４の方法において、
    前記誘導は、前記アンチペロブスカイト圧電層に歪みを誘導し、それによって前記アンチペロブスカイト圧電層を常磁性にすることをさらに含む方法。
  26. 請求項２５の方法において、
    前記不揮発性のメモリセルは、歪み誘起層をさらに備え、歪みの前記誘導は、前記歪み誘起層を用いて成される方法。
  27. 請求項１８，１９，２０のいずれか一つの方法において、
    前記記憶層は強誘電体材料から構成され、前記分極は電気分極である方法。
  28. 請求項１８，１９，２０、２７のいずれか一つの方法において、
    前記不揮発性のメモリセルは、前記アンチペロブスカイト圧電層に対し前記記憶層とは反対側に接続された第１電極と、前記記憶層に対し前記アンチペロブスカイト圧電層とは反対側に接続された第２電極とを備え、前記誘導は、前記第１、第２電極間に電位差を加えることを含み、前記測定は、前記第１、第２電極間の前記磁気容量を測定することを含む方法。
JP2019554030A 2016-12-16 2017-12-06 不揮発性メモリ Active JP7053657B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1621485.0A GB2557923B (en) 2016-12-16 2016-12-16 Non-volatile memory
GB1621485.0 2016-12-16
PCT/GB2017/053674 WO2018109441A1 (en) 2016-12-16 2017-12-06 Non-volatile memory

Publications (2)

Publication Number Publication Date
JP2020516077A JP2020516077A (ja) 2020-05-28
JP7053657B2 true JP7053657B2 (ja) 2022-04-12

Family

ID=58284420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019554030A Active JP7053657B2 (ja) 2016-12-16 2017-12-06 不揮発性メモリ

Country Status (15)

Country Link
US (1) US11152562B2 (ja)
EP (1) EP3555887B1 (ja)
JP (1) JP7053657B2 (ja)
KR (1) KR102401537B1 (ja)
CN (1) CN110574112B (ja)
BR (1) BR112019012288B1 (ja)
CA (1) CA3046162A1 (ja)
EA (1) EA038296B1 (ja)
ES (1) ES2829336T3 (ja)
GB (1) GB2557923B (ja)
IL (1) IL267292B2 (ja)
MX (1) MX2019006887A (ja)
PH (1) PH12019501349A1 (ja)
TW (1) TWI773711B (ja)
WO (1) WO2018109441A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2576174B (en) 2018-08-07 2021-06-16 Ip2Ipo Innovations Ltd Memory
US11296224B1 (en) 2021-06-16 2022-04-05 Purdue Research Foundation Non-volatile polarization induced strain coupled 2D FET memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001028466A (ja) 1999-07-14 2001-01-30 Sony Corp 磁気機能素子及び磁気記録装置
JP2010145147A (ja) 2008-12-17 2010-07-01 Seiko Epson Corp 磁気センサ素子および磁気センサ

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000060369A1 (en) * 1999-04-05 2000-10-12 Spinix Corporation Passive solid-state magnetic field sensors and applications therefor
JP3312174B2 (ja) 1999-09-24 2002-08-05 東北大学長 高密度磁気固定メモリの書き込み方法及び高密度磁気固定メモリ
US6829157B2 (en) * 2001-12-05 2004-12-07 Korea Institute Of Science And Technology Method of controlling magnetization easy axis in ferromagnetic films using voltage, ultrahigh-density, low power, nonvolatile magnetic memory using the control method, and method of writing information on the magnetic memory
US6835463B2 (en) * 2002-04-18 2004-12-28 Oakland University Magnetoelectric multilayer composites for field conversion
KR100754930B1 (ko) 2004-12-22 2007-09-03 한국과학기술원 전압제어 자화반전 기록방식의 ｍｒａｍ 소자 및 이를이용한 정보의 기록 및 판독 방법
JP4380693B2 (ja) * 2006-12-12 2009-12-09 ソニー株式会社 記憶素子、メモリ
US7382647B1 (en) 2007-02-27 2008-06-03 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture
KR101219774B1 (ko) 2007-07-20 2013-01-18 삼성전자주식회사 전이금속 산화막을 갖는 반도체소자의 제조방법 및 관련된소자
EP2245631B1 (en) * 2008-01-16 2015-08-05 International Business Machines Corporation Memory cell and memory device
US8102700B2 (en) 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
FR2938369B1 (fr) 2008-11-12 2010-12-24 Commissariat Energie Atomique Procede de fabrication d'une couche d'un materiau antiferromagnetique a structures magnetiques controlees
US8129043B2 (en) * 2009-04-14 2012-03-06 Hitachi Global Storage Technologies Netherlands B.V. System, method and apparatus for strain-assisted magnetic recording for controlling switching field and tightening switching field distribution in bit patterned media
JP2011003892A (ja) 2009-06-18 2011-01-06 Northern Lights Semiconductor Corp Ｄｒａｍセル
FR2961632B1 (fr) 2010-06-18 2013-04-19 Centre Nat Rech Scient Memoire magnetoelectrique
JP2017533572A (ja) * 2011-03-30 2017-11-09 アンバチュア インコーポレイテッドＡＭＢＡＴＵＲＥ Ｉｎｃ． 非常に低い抵抗材料で形成された、電気的デバイス、機械的デバイス、コンピュータデバイス、および／または、他のデバイス
US8921962B2 (en) * 2011-04-19 2014-12-30 Virginia Commonwealth University Planar multiferroic/magnetostrictive nanostructures as memory elements, two-stage logic gates and four-state logic elements for information processing
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
CN104900799A (zh) 2014-03-04 2015-09-09 中国科学院宁波材料技术与工程研究所 交换偏置场可调控的结构单元、其制备方法及调控方法
KR20170058916A (ko) 2014-09-25 2017-05-29 인텔 코포레이션 변형 보조형 스핀 토크 스위칭 스핀 전달 토크 메모리
JP6647590B2 (ja) 2015-04-23 2020-02-14 国立研究開発法人物質・材料研究機構 垂直磁化膜と垂直磁化膜構造並びに磁気抵抗素子および垂直磁気記録媒体
JP6424272B2 (ja) 2015-06-03 2018-11-14 国立研究開発法人科学技術振興機構 磁気抵抗素子および記憶回路
CN105720188A (zh) 2016-03-03 2016-06-29 天津理工大学 一种基于磁电效应的铁电/铁磁复合薄膜的磁电存储元件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001028466A (ja) 1999-07-14 2001-01-30 Sony Corp 磁気機能素子及び磁気記録装置
JP2010145147A (ja) 2008-12-17 2010-07-01 Seiko Epson Corp 磁気センサ素子および磁気センサ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LUKASHEV Pavel et al.，Theory of the piezomagnetic effect in Mn-based antiperovskites，PHYSICAL REVIEW B，2008年11月，Vol.78,No.18，p.184414-1-184414-5

Also Published As

Publication number Publication date
MX2019006887A (es) 2019-10-21
EP3555887A1 (en) 2019-10-23
CA3046162A1 (en) 2018-06-21
US20190363247A1 (en) 2019-11-28
BR112019012288B1 (pt) 2024-02-20
GB2557923B (en) 2020-10-14
IL267292A (en) 2019-08-29
CN110574112B (zh) 2023-05-02
EA038296B1 (ru) 2021-08-05
GB201621485D0 (en) 2017-02-01
TWI773711B (zh) 2022-08-11
US11152562B2 (en) 2021-10-19
IL267292B1 (en) 2023-03-01
PH12019501349A1 (en) 2019-12-11
GB2557923A (en) 2018-07-04
KR102401537B1 (ko) 2022-05-25
TW201836075A (zh) 2018-10-01
WO2018109441A1 (en) 2018-06-21
JP2020516077A (ja) 2020-05-28
IL267292B2 (en) 2023-07-01
EA201991410A1 (ru) 2019-12-30
BR112019012288A2 (pt) 2019-11-19
CN110574112A (zh) 2019-12-13
ES2829336T3 (es) 2021-05-31
EP3555887B1 (en) 2020-10-07
KR20190107023A (ko) 2019-09-18
GB2557923A8 (en) 2018-09-05

Similar Documents

Publication Publication Date Title
Hu et al. Multiferroic heterostructures integrating ferroelectric and magnetic materials
JP5360774B2 (ja) 磁化制御方法、情報記憶方法、情報記憶素子及び磁気機能素子
Setter et al. Ferroelectric thin films: Review of materials, properties, and applications
KR101908741B1 (ko) 자기전기 메모리
JP2014038894A (ja) マルチフェロイック薄膜及びそれを用いたデバイス
JP7053657B2 (ja) 不揮発性メモリ
US6621732B2 (en) Magnetic element, memory device and write head
Jahjah et al. Electrical manipulation of magnetic anisotropy in a Fe 81 Ga 19/Pb (Mg 1/3 Nb 2/3) O 3-Pb (Zr x Ti 1− x) O 3 magnetoelectric multiferroic composite
Boukari et al. Voltage assisted magnetic switching in Co50Fe50 interdigitated electrodes on piezoelectric substrates
US20100068509A1 (en) Media having improved surface smoothness and methods for making the same
TWI807079B (zh) 記憶體
RU2790040C2 (ru) Ячейка энергонезависимой памяти
Barrionuevo et al. Nanoscale Multiferroic Properties at Room Temperature of Lead Zirconate Titanate Iron Tantalate for Memory Device Applications
Gao Structure-Property Relations on Strain-Mediated Multiferroic Heterostructures
Diestra Studies on Ferroelectric and Multiferroic Materials for Tunnel Junction Applications
Eerenstein et al. Giant sharp magnetoelectric switching in multiferroic epitaxial La_ {0.67} Sr_ {0.33} MnO_3 on BaTiO_3

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220331

R150 Certificate of patent or registration of utility model

Ref document number: 7053657

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150