JP7046578B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP7046578B2
JP7046578B2 JP2017231761A JP2017231761A JP7046578B2 JP 7046578 B2 JP7046578 B2 JP 7046578B2 JP 2017231761 A JP2017231761 A JP 2017231761A JP 2017231761 A JP2017231761 A JP 2017231761A JP 7046578 B2 JP7046578 B2 JP 7046578B2
Authority
JP
Japan
Prior art keywords
data pad
data
pad
wiring
connecting wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017231761A
Other languages
English (en)
Other versions
JP2018092171A (ja
Inventor
昭 英 李
大 鉉 盧
鉉 吉吉 方
常 源 徐
宙 羲 玄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2018092171A publication Critical patent/JP2018092171A/ja
Application granted granted Critical
Publication of JP7046578B2 publication Critical patent/JP7046578B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/82—Interconnections, e.g. terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、表示装置に関するものである。
表示装置は、画面に映像を表示する装置であって、液晶表示装置、有機発光表示装置などがある。このような表示装置は、複数の画素を含む表示パネルおよび複数の画素に信号を供給する駆動部を含む。表示パネルには複数のゲート線および複数のデータ線が形成されており、各画素はゲート線およびデータ線に連結されて所定の信号が印加される。駆動部は、ゲート駆動部およびデータ駆動部を含むことができる。ゲート線はゲート駆動部からゲート信号が印加され、データ線はデータ駆動部からデータ信号が印加されることになる。
このような駆動部は集積回路チップ（ＩＣ ｃｈｉｐ）の形態で構成され、集積回路チップは、表示パネルの一側周縁に取り付けられうる。
表示パネルには、駆動部との連結のためのパッドが形成されうる。このようなパッドは、表示パネルの周縁に位置することができ、表示パネルの周縁に沿って配列されうる。表示装置の解像度が高くなるにつれて、パッドの個数が増加するようになり、パッドを一つの行にすべて配置しにくいこともあり、パッドを二つの行に配置することができる。このとき、第１行に位置する隣接した２つのパッドの間には、第２行に位置するパッドと連結されている連結配線が通るようになる。第１行に位置するパッドと、第２行に位置するパッドの連結配線とが短絡しないようにするために、第１行に位置するパッドと、第２行に位置するパッドとの連結配線は、所定の間隔をもって離隔されるように設計する必要がある。そのために、パッドが形成される領域の総面積が増加するという問題がある。
特開2008-065152号公報
本発明の実施形態は、このような問題点を解消するためになされたもので、パッド領域の面積を減らすことができる表示装置を提供する。
本発明の一実施形態による表示装置は、表示領域およびパッド領域を含む基板、前記基板のパッド領域の上に位置し、第１方向および第２方向に沿って整列されている複数のデータパッド、および前記複数のデータパッドにそれぞれ連結されている連結配線を含み、前記複数のデータパッドは、(i)第１データパッド、(ii)前記第１データパッドと前記第１方向から隣接するように位置する第２データパッド、(iii)前記第１データパッドと前記第２方向から隣接するように位置する第３データパッド、および、(iv)前記第２データパッドと前記第２方向から隣接するように位置する第４データパッドを含み、前記連結配線は、(a)前記第１データパッドに連結されている第１連結配線、および、(b)前記第２データパッドに連結されており、前記第１データパッドと前記第３データパッドの間に位置する第２連結配線を含み、前記第１データパッドと前記第２連結配線とは互いに異なる層に位置する。
前記第３データパッドと前記第２連結配線は互いに異なる層に位置することができる。
前記第１データパッドと前記第２データパッドは互いに異なる層に位置することができる。
前記第１データパッドと前記第３データパッドは同一層に位置し、前記第２データパッドと前記第４データパッドは同一層に位置することができる。
前記第１連結配線は、前記第１データパッドと同一層に位置し、前記第１データパッドに直接的に連結されており、前記第２連結配線は、前記第２データパッドと同一層に位置し、前記第２データパッドに直接的に連結されているのであってもよい。
一実施形態による表示装置は、前記基板上に積層されている第１ゲート絶縁膜および第２ゲート絶縁膜をさらに含み、前記第１データパッドおよび前記第３データパッドは前記第１ゲート絶縁膜と前記第２ゲート絶縁膜の間に位置し、前記第２データパッドおよび前記第４データパッドは前記第２ゲート絶縁膜の上に位置するのでありうる。
一実施形態による表示装置は、前記基板の表示領域の上に位置する複数のゲート線および複数のデータ線をさらに含み、前記複数の連結配線は前記複数のデータ線に連結されてもよい。
一実施形態による表示装置は、前記基板のパッド領域の上に位置する検査回路部、および前記複数のデータパッドと前記検査回路部を連結する複数の検査配線をさらに含み、前記検査配線は前記第１データパッドと前記検査回路部を連結する第１検査配線、および前記第２データパッドと前記検査回路部を連結する第２検査配線を含んでもよい。
前記第１検査配線は前記第１データパッドと同一の層に位置し、前記第１データパッドに直接的に連結されており、前記第２検査配線は、前記第２データパッドと同一の層に位置し、前記第２データパッドに直接的に連結されるのであってもよい。
一実施形態による表示装置は、前記基板の表示領域の上に位置する半導体、前記半導体の上に積層されている第１ゲート絶縁膜および第２ゲート絶縁膜、前記第１ゲート絶縁膜と前記第２ゲート絶縁膜の間に位置する第１ゲート配線、および前記第２ゲート絶縁膜の上に位置する第２ゲート配線をさらに含んでもよい。
前記第１データパッドは前記第１ゲート配線と同一の層に位置し、前記第２データパッドは前記第２ゲート配線と同一の層に位置することができる。
前記第１データパッドは前記第１ゲート配線と同一の物質を含み、前記第２データパッドは前記第２ゲート配線と同一の物質を含んでもよい。
前記複数のデータパッドは前記第２データパッドに前記第１方向から隣接するように位置する第５データパッドをさらに含み、前記第５データパッドと前記第２データパッドとは互いに異なる層に位置し、前記第５データパッドは前記第１データパッドと同一の層に位置することができる。
前記複数のデータパッドは、前記第５データパッドに前記第１方向から隣接するように位置する第６データパッドをさらに含み、前記第６データパッドと前記第５データパッドとは互いに異なる層に位置し、前記第６データパッドは前記第２データパッドと同一の層に位置することができる。
前記第１データパッドと前記第３データパッドの間には前記複数の連結配線のうちの３つの連結配線が位置することができる。
前記第２連結配線は、前記第１データパッドと、少なくとも一部が重ね合わされる。
前記データパッドと隣接するように位置するダミーデータパッドをさらに含んでもよい。
前記ダミーデータパッドは前記データパッドと同一の層に位置することができる。
前記複数のデータパッドは、前記第２データパッドに前記第１方向から隣接するように位置する第３データパッド、および前記第１データパッドに前記第２方向から隣接するように位置する第４データパッドをさらに含んでもよい。
前記第３データパッドと前記第２データパッドとは互いに異なる層に位置し、前記第３データパッドは前記第１データパッドと同一の層に位置し、前記第４データパッドと前記第１データパッドとは互いに異なる層に位置し、前記第４データパッドは前記第２データパッドと同一の層に位置することができる。
実施形態によれば、隣接したパッドが互いに異なる層に位置するように形成することによって、パッドと配線の間の短絡を防止することができる。したがって、パッドと配線の間の間隔、配線間の間隔、及び、パッドの間の間隔を減らして、パッド領域の面積を減少させることができる。
本発明の一実施形態によれば、奇数番目のデータ線から延びる連結配線701,703,705,707、及び、その先端から延びる幅広のデータパッド601,603,605,607を第１の配線パターン層中に形成する（図４）。また、偶数番目のデータ線から延びる連結配線702,704,706,708、及び、その先端から延びる幅広のデータパッド602,604,606,608を、第１の配線パターン層に絶縁膜を介して重ねられる第２の配線パターン層中に形成する（図５）。そして、奇数番目のデータ線に接続されるデータパッド601,603,605,607と、偶数番目のデータ線に接続されるデータパッド602,604,606,608とは、平面図で見て、列方向に交互に配置される。すなわち、奇数番目のデータ線に接続されるデータパッド601と、列方向からこのデータパッド601に隣り合い偶数番目のデータ線に接続されるデータパッド602とは、相異なる配線パターン層に属するようにする。
したがって、行方向へと、第１の配線パターン層に属する配線パターンと、第２の配線パターン層に属する配線パターンとが、交互に配置される。このことから、平面図で見て隣り合う配線パターン層について、縁部同士が重なり合うように配置することもできる。
より具体的な一実施形態によれば、各データパッドから、その外側（表示パネルの縁の側）へと、検査配線が延びており、この検査配線も、行方向に隣り合うデータパッドの間を延びている。
また、一実施形態によれば、データパッドが３行以上のマトリクス状に配列され、連結配線及び検査配線がデータパッドの隅角部に接続される。このことから、データパッドの一の行と、その次の行との間にて、連結配線及び検査配線を配置する領域を最小限にすることができる。
一実施形態によると、各データパッドには、表示領域の側にあって、左右一方の側の隅角部に連結配線が接続し、表示パネルの縁の側にあって、左右の他方の側の隅角部に検査配線が接続する。このようであると、パッド面積を最小にするのに有利である。
具体的な実施形態において、各データパッドは、列方向の寸法（平行四辺形の長辺の長さ）が行方向の寸法（平行四辺形の短辺の長さ）の３倍以上である短冊状をなす。また、各列のデータパッドは、少なくとも中心軸が互いに一致しており、各行のデータパッドは、少なくとも中心軸が互いに一致している。図示の具体的な実施形態によると、各列のデータパッドは、左右の辺が、いずれも、同一の直線上にあり、また、各行のデータパッドは、奥側及び手前側の辺が、いずれも、同一の直線上にある。
具体的な実施形態において、各連結配線及び各検査配線は、行方向から見てデータパッドに重なる領域では、データパッドの左右の辺に平行に延び、データパッドの行同士の間の領域では、データ線が延びる方向（行方向と垂直の方向）に延びている。
具体的な実施形態において、各データパッドは、同一又は同様の形状及び寸法を有する補助データパッドに、重ね合わされるとともに、絶縁層を貫くコンタクトホール（接触孔）を通じて接続されている。各データパッドは、この補助データパッド及び異方性導電層を介して、駆動ＩＣチップの端子、または他の外部入力端子に、電気的かつ機械的に接続される。
具体的な実施形態において、上記の行方向は、表示パネルの縁、または表示領域の縁に平行の方向であり、列方向は、行方向に垂直な方向に対して、例えば０～２０°の範囲で傾斜したものでありうる。列方向は、パッド領域の中心部では、ほぼ、行方向に垂直な方向（データ線が延びる方向）であり、両端側に進むにつれて、傾斜が大きくなる。
上記実施形態の説明においては、データパッドが、２つの配線パターン層により形成されるとして説明したが、例えば３つの配線パターン層により形成することもできる。その場合、１番目のデータ線に接続するデータパッドを第１の配線パターン層に形成し、２番目のデータ線に接続するデータパッドを第２の配線パターン層に形成し、３番目のデータ線に接続するデータパッドを第３の配線パターン層に形成することができ、列方向に隣り合うデータパッド同士が、互いに異なる配線パターン層中に位置するようにすることができる。
一実施形態による表示装置を示す平面図である。 一実施形態による表示装置のパッド領域の一部を示す平面図である。 一実施形態による表示装置のパッド領域の一部を拡大して示す平面図である。 図３の一部の層を示す平面図である。 図３の他の層を示す平面図である。 図３のさらに他の層を示す平面図である。 図３のＶＩＩ－ＶＩＩ線に沿って示す断面図である。 図３のＶＩＩＩ－ＶＩＩＩ線に沿って示す断面図である。 図３のＩＸ－ＩＸ線に沿って示す断面図である。 一実施形態による表示装置の一つの画素の等価回路図である。 一実施形態による表示装置の複数のトランジスターおよびキャパシタの概略的な配置図である。 図１１の具体的な配置図である。 図１２の表示装置をＸＩＩＩ－ＸＩＩＩ線に沿って切断した断面図である。 図１２の表示装置をＸＩＶ－ＸＩＶ線に沿って切断した断面図である。 一実施形態による表示装置を示す断面図である。 一実施形態による表示装置のパッド領域の一部を示す平面図である。 図１６のＸＶＩＩ－ＸＶＩＩ線に沿って示す断面図である。 一実施形態による表示装置のパッド領域の一部を示す平面図である。 図１８のＸＩＸ－ＸＩＸ線に沿って示す断面図である。
以下、添付した図面を参照して本発明の様々な実施形態について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳しく説明する。本発明は様々な相異なる形態にて実現でき、ここで説明する実施形態に限定されない。
本発明を明確に説明するために説明上不必要な部分は省略し、明細書全体にわたって同一または類似の構成要素については同一な参照符号を付与する。
また、図面に示された各構成の大きさおよび厚さは説明の便宜のために任意に示したので、本発明が必ずしも図示されたところに限定されるのではない。図面では様々な層および領域を明確に表現するために厚さを拡大して示した。そして図面において、説明の便宜のために、一部の層および領域の厚さを誇張して示した。
また、層、膜、領域、板などの部分が他の部分の“上に”あるというとき、これは他の部分の“直上に”ある場合だけでなく、その中間に、さらに他の部分がある場合も含む。逆に、ある部分が他の部分の“直上”にあるというときは、その中間に他の部分がないことを意味する。また、基準となる部分の“上に”あるというのは基準となる部分の上または下に位置することであり、必ずしも重力反対方向に向かって“上に”位置することを意味するのではない。
また、明細書全体で、ある部分がある構成要素を“含む”というとき、これは特に反対になる記載がない限り、他の構成要素を除くのではなく他の構成要素をさらに含むことができるのを意味する。
また、明細書全体で、“平面上”というとき、これは対象部分を上方から見た時を意味し、“断面上”というとき、これは対象部分を垂直に切断した断面を側方から見たときを意味する。
まず、図１を参照して一実施形態による表示装置について説明する。
図１は、一実施形態による表示装置を示す平面図である。
図１に示されているように、一実施形態による表示装置１００は表示領域ＤＡと周辺領域ＰＡとを含む。
表示装置１００は有機発光表示装置からなることができる。ただし、本発明はこれに限定されず、液晶表示装置などからなることができる。
表示領域ＤＡは表示装置１００の中心に位置しうるのであり、周辺領域ＰＡは表示領域ＤＡを囲む形態で構成されうる。ただし、本発明はこれに限定されず、周辺領域ＰＡが、表示領域ＤＡの左右両側の周縁部に位置することもできる。また、周辺領域ＰＡが、表示領域ＤＡにおける奥側（画面に向かって上側）の周縁部または手前側（画面に向かって下側）の周縁部に位置することもできる。
表示装置１００の表示領域ＤＡには、複数のゲート線ＧＬ１…ＧＬｎが互いに同一の方向に沿って延びるように形成されており、複数のデータ線ＤＬ１…ＤＬｍが互いに同一の方向に沿って延びるように形成されている。複数のゲート線ＧＬ１…ＧＬｎと複数のデータ線ＤＬ１…ＤＬｍとは、互いに絶縁されており、互いに交差して複数の画素ＰＸにおける各画素の領域を区切る。画素ＰＸは映像を表わす最小単位であって、複数の画素ＰＸはマトリックス形態に配置される。複数の画素ＰＸは、ゲート線ＧＬ１…ＧＬｎおよびデータ線ＤＬ１…ＤＬｍに連結されて所定の信号が印加される。
表示装置１００の周辺領域ＰＡはパッド領域ＡＡを含んでもよい。パッド領域ＡＡは表示装置１００の下側周縁に位置することを示されているが、本発明はこれに限られない。パッド領域ＡＡが、表示装置１００の他の周縁に位置することもでき、両側周縁に位置することもできる。
パッド領域ＡＡは、複数のゲート線ＧＬ１…ＧＬｎと連結されている複数のゲートパッド５００、および、複数のデータ線ＤＬ１…ＤＬｍと連結されている複数のデータパッド６００が形成されている領域を意味する。
複数のデータ線ＤＬ１…ＤＬｍは周辺領域ＰＡにまで伸びうるのであり、データ線ＤＬ１…ＤＬｍとデータパッド６００は連結配線７００を通じて連結されうる。連結配線７００は、データ線ＤＬ１…ＤＬｍと異なる層に形成されうる。連結配線７００とデータ線ＤＬ１…ＤＬｍの間には絶縁層が位置でき、絶縁層に接触孔（コンタクトホール）が形成され、接触孔を通じて連結配線７００とデータ線ＤＬ１…ＤＬｍが連結されうる。
パッド領域ＡＡには検査回路部８００をさらに形成することができ、検査回路部８００は複数のデータパッド６００と連結されうる。検査回路部８００とデータパッド６００は検査配線９００を通じて連結されうる。
パッド領域ＡＡには、ゲート駆動部及びデータ駆動部を実装している集積回路チップＩＣを取り付けることができ、集積回路チップＩＣは、異方性導電フィルム（ＡＣＦ、Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）によって複数のゲートパッド５００および複数のデータパッド６００と電気的に連結される。
次に、図２を参照して一実施形態による表示装置のパッド領域ＡＡについてさらに説明する。
図２は、一実施形態による表示装置のパッド領域の一部を示す平面図である。
図２に示されているように、表示装置のパッド領域には複数のデータパッド６００が位置する。複数のデータパッド６００は、第１方向Ｗ１および第２方向Ｗ２に沿って整列されうる。第２方向Ｗ２は画面の横方向であってもよく、第１方向Ｗ１は第２方向Ｗ２に対して所定の角をもって傾いた方向であってもよい。ただし、本発明はこれに限定されず、第１方向Ｗ１は画面の縦方向であってもよい。つまり、第１方向Ｗ１と第２方向Ｗ２が垂直をなすこともできる。
第２方向Ｗ２における、隣接したデータパッド６００同士の間には、連結配線７００や検査配線９００が位置する。連結配線７００の一方の端部はデータパッド６００に連結されており、連結配線７００の他方の端部は、表示領域（図１のＤＡ）に位置するデータ線（図１のＤＬ１…ＤＬｍ）と連結されている。つまり、連結配線７００は、データパッド６００とデータ線（図１のＤＬ１…ＤＬｍ）を連結することができる。検査配線９００はデータパッド６００に連結されており、検査回路部８００に連結されている。
検査回路部８００は、表示装置に所定の信号を印加して表示装置がうまく動作するかどうかを確認するための回路装置である。つまり、所定の信号を生成して検査配線９００に印加し、検査配線９００はこのような信号を、データパッド６００を通じてデータ線（図１のＤＬ１…ＤＬｍ）に供給することができる。
一つのデータパッド６００は、一つの連結配線７００および一つの検査配線９００と連結されている。本実施形態で、データパッド６００は４つの行をなすように配置されている。第２方向Ｗ２における、隣接したデータパッド６００同士の間には、３つの配線７００、９００が位置することができる。第１行に位置する隣接したデータパッド６００同士の間には３つの連結配線７００が位置することができる。第２行に位置する隣接したデータパッド６００同士の間には２つの連結配線７００および１つの検査配線９００が位置することができる。第３行に位置する隣接したデータパッド６００同士の間には１つの連結配線７００および２つの検査配線９００が位置することができる。第４行に位置する隣接したデータパッド６００同士の間には３つの検査配線９００が位置することができる。
表示装置のパッド領域にはダミーデータパッド６５０（図２）がさらに形成されうる。ダミーデータパッド６５０は、データパッド６００と実質的に同じ形状を持ちうる。ダミーデータパッド６５０は、配線と連結されず、フローティングされている。したがって、ダミーデータパッド６５０には所定の信号が印加されない。ダミーデータパッド６５０はデータパッド６００と同一の層に位置することができる。ダミーデータパッド６５０は、パッド領域に集積回路チップを取り付ける時に整列キーとして用いられうる。
次に、図３乃至図９を参照して一実施形態による表示装置のデータパッドおよびデータパッドに連結されている配線について、さらに説明する。
図３は一実施形態による表示装置のパッド領域の一部を拡大して示す平面図であり、図４は図３の一部の配線パターン層を示す平面図であり、図５は図３の他の配線パターン層を示す平面図であり、図６は図３におけるさらに他の配線パターン層を示す平面図である。図７は図３のＶＩＩ－ＶＩＩ線に沿って示す断面図であり、図８は図３のＶＩＩＩ－ＶＩＩＩ線に沿って示す断面図であり、図９は図３のＩＸ－ＩＸ線に沿って示す断面図である。
図３に示されているように、パッド領域には、複数のデータパッド６００が第１方向Ｗ１および第２方向Ｗ２に沿って整列されている。複数のデータパッド６００は４つの行をなすように整列でき、図３には、各行に４つのデータパッド６００が位置するものとして示している。これはパッド領域の一部を示したものであり、各行には４つ以上のデータパッド６００が位置することができる。
複数のデータパッド６００は、第１行の最も左側に位置する第１データパッド６０１および第２行の最も左側に位置する第２データパッド６０２を含む。これら第１データパッド６０１および第２データパッド６０２は、第１方向Ｗ１に隣り合うように位置する。第１データパッド６０１と第２データパッド６０２は互いに異なる層に位置することができる。
第１データパッド６０１は平面上にて四角形からなり、ほぼ平行四辺形からなることができる。平行四辺形の向かい合う二つの辺は第１方向Ｗ１に沿って延びており、他の二つの辺は第２方向Ｗ２に沿って延びている。第１データパッド６０１は第１連結配線７０１および第１検査配線９０１と連結されている。第１連結配線７０１は、第１データパッド６０１と直接に連結されており、特に第１データパッド６０１の奥側（画面に向かって上側）の縁と連結される。第１連結配線７０１はほぼ縦方向に伸びるのでありうる。第１検査配線９０１は第１データパッド６０１と直接的に連結されており、特に第１データパッド６０１における手前側（画面に向かって下側）の縁と連結される。第１検査配線９０１は、数回折れ曲がった形態に構成され、ほぼ、画面の縦方向（画面に向かって上下の方向、すなわち第２方向Ｗ２に垂直の方向）および第１方向Ｗ１に、交互に伸びうる。第１データパッド６０１、第１連結配線７０１および第１検査配線９０１は、互いに同一の層に位置する。
図７に示されているように、基板１１０の上にはバッファー層１２０が位置し、バッファー層１２０の上にはゲート絶縁膜１４０が位置する。
バッファー層１２０は、窒化ケイ素（ＳｉＮｘ）の単層膜または窒化ケイ素（ＳｉＮｘ）と酸化ケイ素（ＳｉＯｘ）が積層された積層膜構造からなる。バッファー層１２０は、不純物または水分といった不必要な成分の浸透を防止しながら、同時に基板１１０の表面を平坦化する役割を果たす。バッファー層１２０は、基板１１０の周辺領域（図１のＰＡ）だけでなく表示領域（図１のＤＡ）にも形成されうる。つまり、バッファー層１２０は、基板１１０上の全面に形成されうる。バッファー層１２０は、場合によっては省略されうる。
ゲート絶縁膜１４０は、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）、窒酸化ケイ素（ＳｉＯＮ）、フッ酸化ケイ素（ＳｉＯＦ）、酸化アルミニウム（ＡｌＯｘ）などの無機絶縁物質または有機絶縁物質を含むことができ、これらの物質のうちの少なくとも一つを含む単層膜または積層膜でありうる。例えば、ゲート絶縁膜１４０は、第１ゲート絶縁膜１４１および第１ゲート絶縁膜１４１の上に位置する第２ゲート絶縁膜１４２を含むことができる。ゲート絶縁膜１４０は、基板１１０の周辺領域（図１のＰＡ）だけでなく、表示領域（図１のＤＡ）にも形成されうる。つまり、ゲート絶縁膜１４０は基板１１０上の全面に形成されうる。
第１ゲート絶縁膜１４１の上には第１データパッド６０１が位置し、第１データパッド６０１の上には第２ゲート絶縁膜１４２が位置する。第２ゲート絶縁膜１４２は、第１データパッド６０１の一部の領域を覆っており、特に第１データパッド６０１の周縁部を覆っている。つまり、第１データパッド６０１の周縁部は、第１ゲート絶縁膜１４１と第２ゲート絶縁膜１４２の間に位置することができる。
第２ゲート絶縁膜１４２の上には層間絶縁膜１６０が位置することができる。層間絶縁膜１６０は、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）、窒酸化ケイ素（ＳｉＯＮ）、フッ酸化ケイ素（ＳｉＯＦ）、酸化アルミニウム（ＡｌＯｘ）などの無機絶縁物質または有機絶縁物質を含むことができ、これらの物質のうちの少なくとも一つを含む単層膜または積層膜でありうる。
第２ゲート絶縁膜１４２および層間絶縁膜１６０には、第１データパッド６０１の少なくとも一部と重り合う接触孔１１６１が形成されている。接触孔１１６１は第１データパッド６０１の中心部と重り合うことができる。
層間絶縁膜１６０の上には第１補助データパッド６７１が位置する。第１補助データパッド６７１は、接触孔１１６１を通じて第１データパッド６０１と連結されている。第１補助データパッド６７１は、接触孔１１６１と重り合う、第１データパッド６０１の部分を覆っている。
基板１１０と向き合うように回路基板４１０が位置し、回路基板４１０の下にはパッド部４２０が位置する。回路基板４１０にはデータ駆動部が実装されており、パッド部４２０はデータ駆動部と連結されている。回路基板４１０およびパッド部４２０が集積回路チップ（図２のＩＣ）を構成する。
基板１１０と回路基板４１０の間には異方性導電フィルム４４０が位置する。異方性導電フィルム４４０は回路接続に使用される接着フィルムで、一方向には電気が通じるが、他の方向には絶縁状態になるようにする異方性がある。異方性導電フィルム４４０は熱によって硬化する接着剤と、その中に位置する微細な導電性粒子４５０とを含む。異方性導電フィルム４４０を高温状態で圧力を加えれば、導電性粒子４５０が、第１補助データパッド６７１、および集積回路チップ（図２のＩＣ）のパッド部４２０と接触するようになり、第１補助データパッド６７１とパッド部４２０が電気的に連結される。また、接着剤が硬化すれば基板１１０と回路基板４１０は物理的に連結される。
第２データパッド６０２は平面上にて四角形からなり、ほぼ平行四辺形からなることができる。平行四辺形の向かい合う二つの辺は第１方向Ｗ１に沿って延びており、他の二つの辺は第２方向Ｗ２に沿って延びている。第２データパッド６０２の形状は第１データパッド６０１と類似している。第２データパッド６０２は第１データパッド６０１の下側に位置し、第１方向Ｗ１にて第１データパッド６０１と隣り合うことができる。第２データパッド６０２は第２連結配線７０２および第２検査配線９０２と連結されている。第２連結配線７０２は、第２データパッド６０２と直接連結されており、特に第２データパッド６０２における奥側（画面に向かって上側）の縁と連結される。第２連結配線７０２は数回折れ曲がった形態で構成され、ほぼ、画面の縦方向（画面に向かって上下の方向、すなわち第２方向Ｗ２に垂直の方向）および第１方向Ｗ１に、交互に伸びうる。第２検査配線９０２は第２データパッド６０２と直接的に連結されており、特に第２データパッド６０２の手前側（画面に向かって下側）の縁と連結される。第２検査配線９０２は数回折れ曲がった形態で構成され、ほぼ縦方向および第１方向Ｗ１に交互に伸びうる。第２データパッド６０２、第２連結配線７０２および第２検査配線９０２は、互いに同一の層に位置する。第２データパッド６０２は、第１データパッド６０１、第１連結配線７０１および第１検査配線９０１とは互いに異なる層に位置する。
図８に示されているように、基板１１０の上にはバッファー層１２０が位置し、バッファー層１２０の上にはゲート絶縁膜１４０が位置し、ゲート絶縁膜１４０の上には第２データパッド６０２が位置する。第２データパッド６０２は第２ゲート絶縁膜１４２の上に位置する。
第２データパッド６０２の上には層間絶縁膜１６０が位置する。層間絶縁膜１６０は、第２データパッド６０２の一部の領域を覆っており、特に第２データパッド６０２の周縁部を覆っている。つまり、第２データパッド６０２の周縁部は第２ゲート絶縁膜１４２と層間絶縁膜１６０の間に位置することができる。層間絶縁膜１６０には、第２データパッド６０２の少なくとも一部と重り合う接触孔１１６２が形成されている。接触孔１１６２は第２データパッド６０２の中心部と重り合うことができる。
層間絶縁膜１６０の上には第２補助データパッド６７２が位置する。第２補助データパッド６７２は接触孔１１６２を通じて第２データパッド６０２と連結されている。第２補助データパッド６７２は、接触孔１１６２と重り合う、第２データパッド６０２の部分を覆っている。
複数のデータパッド６００は第３行の最も左側に位置する第３データパッド６０３をさらに含んでもよい。第３データパッド６０３は第１方向Ｗ１に沿って第２データパッド６０２と隣接するように位置する。第３データパッド６０３は第２データパッド６０２と互いに異なる層に位置することができる。
第３データパッド６０３は平面上にて四角形からなり、ほぼ平行四辺形からなることができる。平行四辺形の向かい合う二つの辺は第１方向Ｗ１に沿って延びており、他の二つの辺は第２方向Ｗ２に沿って延びている。第３データパッド６０３の形状は第２データパッド６０２と類似している。第３データパッド６０３は、第２データパッド６０２の下側に位置し、第１方向Ｗ１にて第２データパッド６０２と隣り合うことができる。第３データパッド６０３は第３連結配線７０３および第３検査配線９０３と連結されている。第３連結配線７０３は、第３データパッド６０３と直接連結されており、特に第３データパッド６０３の奥側（画面に向かって上側）の縁と連結される。第３連結配線７０３は数回折れ曲がった形態で構成され、ほぼ、縦方向（画面に向かって上下の方向、すなわち第２方向Ｗ２に垂直の方向）および第１方向Ｗ１に、交互に伸びうる。第３検査配線９０３は、第３データパッド６０３と直接連結されており、特に第３データパッド６０３の下側周縁と連結される。第３検査配線９０３は数回折れ曲がった形態で構成され、ほぼ、画面の縦方向および第１方向Ｗ１に交互に伸びうる。第３データパッド６０３、第３連結配線７０３および第３検査配線９０３は、互いに同一の層に位置する。第３データパッド６０３は、第１データパッド６０１、第１連結配線７０１および第１検査配線９０１と同一の層に位置することができる。第３データパッド６０３は、第２データパッド６０２、第２連結配線７０２および第２検査配線９０２とは互いに異なる層に位置する。
複数のデータパッド６００は、第４行の最も左側に位置する第４データパッド６０４をさらに含んでもよい。第４データパッド６０４は第１方向Ｗ１に沿って第３データパッド６０３と隣接するように位置する。第４データパッド６０４は第３データパッド６０３と互いに異なる層に位置することができる。
第４データパッド６０４は平面上にて四角形からなり、ほぼ平行四辺形からなることができる。平行四辺形の向かい合う二つの辺は第１方向Ｗ１に沿って延びており、他の二つの辺は第２方向Ｗ２に沿って延びている。第４データパッド６０４の形状は第３データパッド６０３と類似している。第４データパッド６０４は第３データパッド６０３の手前側（画面に向かって下側）に位置し、第１方向Ｗ１にて第３データパッド６０３と隣り合うことができる。第４データパッド６０４は第４連結配線７０４および第４検査配線９０４と連結されている。第４連結配線７０４は第４データパッド６０４と直接連結されており、特に第４データパッド６０４の奥側（画面に向かって上側）の縁と連結される。第４連結配線７０４は数回折れた形態で構成され、ほぼ、縦方向および第１方向Ｗ１に、交互に伸びうる。第４検査配線９０４は第４データパッド６０４と直接連結されており、特に第４データパッド６０４の手前側（画面に向かって下側）の縁と連結される。第４検査配線９０４は、ほぼ、縦方向に伸びうる。第４データパッド６０４、第４連結配線７０４および第４検査配線９０４は、互いに同一の層に位置する。第４データパッド６０４は、第２データパッド６０２、第２連結配線７０２および第２検査配線９０２と、同一の層に位置することができる。第４データパッド６０４は、第１データパッド６０１、第１連結配線７０１、第１検査配線９０１、第２データパッド６０２、第２連結配線７０２および第２検査配線９０２とは、互いに異なる層に位置する。
複数のデータパッド６００は、第１行に位置する第５データパッド６０５をさらに含んでもよい。第５データパッド６０５は第２方向Ｗ２にて第１データパッド６０１と隣り合うように位置する。第５データパッド６０５は第１データパッド６０１と同一の層に位置することができる。
第５データパッド６０５は平面上にて四角形からなり、ほぼ平行四辺形からなることができる。平行四辺形の向かい合う二つの辺は第１方向Ｗ１に沿って延びており、他の二つの辺は第２方向Ｗ２に沿って延びている。第５データパッド６０５の形状は第１データパッド６０１と類似している。第５データパッド６０５は第１データパッド６０１の右側に位置し、第２方向Ｗ２にて第１データパッド６０１と隣り合うことができる。第５データパッド６０５は、第５連結配線７０５および第５検査配線９０５と連結されている。第５連結配線７０５は、第５データパッド６０５と直接連結されており、特に第５データパッド６０５の奥側（画面に向かって上側）の縁と連結される。第５連結配線７０５は、ほぼ縦方向に伸びうる。第５検査配線９０５は、第５データパッド６０５と直接連結されており、特に第５データパッド６０５の下側周縁と連結される。第５検査配線９０５は数回折れた形態で構成され、ほぼ縦方向および第１方向Ｗ１に交互に伸びられる。第５データパッド６０５、第５連結配線７０５および第５検査配線９０５は同一層に位置する。第５データパッド６０５は第１データパッド６０１、第１連結配線７０１および第１検査配線９０１とは同一層に位置することができる。
複数のデータパッド６００は、第２行に位置する第６データパッド６０６、第３行に位置する第７データパッド６０７、および第４行に位置する第８データパッド６０８をさらに含んでもよい。第６データパッド６０６は、第１方向Ｗ１に沿って第５データパッド６０５と隣接するように位置する。第７データパッド６０７は第１方向Ｗ１にて第６データパッド６０６と隣り合うように位置する。第８データパッド６０８は第１方向Ｗ１にて第７データパッド６０７と隣り合うように位置する。
第６データパッド６０６、第７データパッド６０７および第８データパッド６０８は平面上にて四角形からなり、第５データパッド６０５の形状と類似している。
第６データパッド６０６は、第６連結配線７０６および第６検査配線９０６と直接的に連結されており、第６連結配線７０６および第６検査配線９０６と同一の層に位置する。第６データパッド６０６は、第５データパッド６０５、第５連結配線７０５および第５検査配線９０５と互いに異なる層に位置する。第７データパッド６０７は、第７連結配線７０７および第７検査配線９０７と直接連結されており、第７連結配線７０７および第７検査配線９０７と同一の層に位置する。第７データパッド６０７は第５データパッド６０５、第５連結配線７０５および第５検査配線９０５と同一の層に位置することができる。第７データパッド６０７は、第６データパッド６０６、第６連結配線７０６および第６検査配線９０６と互いに異なる層に位置する。第８データパッド６０８は、第８連結配線７０８および第８検査配線９０８と直接連結されており、第８連結配線７０８および第８検査配線９０８と同一層に位置する。第８データパッド６０８は、第６データパッド６０６、第６連結配線７０６および第６検査配線９０６と同一の層に位置することができる。第８データパッド６０８は、第５データパッド６０５、第５連結配線７０５、第５検査配線９０５、第７データパッド６０７、第７連結配線７０７および第７検査配線９０７と互いに異なる層に位置する。
このように同じ行に位置するデータパッド６００は互いに同一の層に位置する。例えば、第１行に位置する複数のデータパッド６００は互いに同一の層に位置する。第２行に位置する複数のデータパッド６００は互いに同一の層に位置する。第３行に位置する複数のデータパッド６００は互いに同一の層に位置する。第４行に位置する複数のデータパッド６００は互いに同一の層に位置する。各データパッド６００に連結されている連結配線７００および検査配線９００は、各データパッド６００と同一の層に位置し、直接連結されている。
第１方向Ｗ１に隣接した、互いに異なる行に位置するデータパッド６００は、互いに異なる層に位置する。例えば、第２行に位置するデータパッド６００は、第１行に位置するデータパッド６００と、互いに異なる層に位置する。第３行に位置するデータパッド６００は、第２行に位置するデータパッド６００と、互いに異なる層に位置する。第４行に位置するデータパッド６００は、第３行に位置するデータパッド６００と、互いに異なる層に位置する。ここで、第３行に位置するデータパッド６００は、第１行に位置するデータパッド６００と同一の層に位置することができる。第４行に位置するデータパッド６００は第２行に位置するデータパッド６００と同一の層に位置することができる。ただし、本発明はこれに限定されず、第１、第２、第３および第４行に位置するデータパッド６００が、それぞれ互いに異なる層に位置することもできる。
同じ行に位置する第２方向Ｗ２に隣接したデータパッド６００同士の間には３つの配線７００、９００が位置する。例えば、第１データパッド６０１と第５データパッド６０５の間には、第２連結配線７０２、第３連結配線７０３および第４連結配線７０４が位置する。第２データパッド６０２と第６データパッド６０６の間には、第３連結配線７０３、第４連結配線７０４および第５検査配線９０５が位置する。第３データパッド６０３と第７データパッド６０７の間には、第４連結配線７０４、第５検査配線９０５および第６検査配線９０６が位置する。第４データパッド６０４と第８データパッド６０８の間には、第５検査配線９０５、第６検査配線９０６および第７検査配線９０７が位置する。
第１データパッド６０１と第２連結配線７０２は隣接するように配置されており、第１データパッド６０１と第２連結配線７０２には、互いに異なる電圧が印加されうる。したがって、第１データパッド６０１と第２連結配線７０２が短絡しないように設計する必要がある。第１データパッド６０１と第２連結配線７０２が同一の層に位置すれば、第１データパッド６０１と第２連結配線７０２が短絡する恐れがある。短絡防止のためには、第１データパッド６０１と第２連結配線７０２の間の間隔を広くして配置することになる。本実施形態では第１データパッド６０１と第２連結配線７０２が、互いに異なる層に位置するので、第１データパッド６０１と第２連結配線７０２の間の間隔を、より小さくしても短絡しない。
第２連結配線７０２と第３連結配線７０３は隣接するように配置されており、第２連結配線７０２と第３連結配線７０３には、互いに異なる電圧が印加されうる。したがって、第２連結配線７０２と第３連結配線７０３が短絡しないように設計する必要がある。第２連結配線７０２と第３連結配線７０３が同一の層に位置すれば、第２連結配線７０２と第３連結配線７０３が短絡する恐れがある。短絡防止のためには第２連結配線７０２と第３連結配線７０３の間の間隔を広くして配置することになる。本実施形態では第２連結配線７０２と第３連結配線７０３が互いに異なる層に位置するので、第２連結配線７０２と第３連結配線７０３の間の間隔を、より小さくしても短絡しない。
第３連結配線７０３と第４連結配線７０４は隣接するように配置されており、第３連結配線７０３と第４連結配線７０４には互いに異なる電圧が印加されうる。したがって、第３連結配線７０３と第４連結配線７０４が短絡しないように設計する必要がある。第３連結配線７０３と第４連結配線７０４が同一の層に位置すれば、第３連結配線７０３と第４連結配線７０４が短絡する恐れがある。短絡防止のためには、第３連結配線７０３と第４連結配線７０４の間の間隔を広くして配置することになる。本実施形態では、第３連結配線７０３と第４連結配線７０４が互いに異なる層に位置するので、第３連結配線７０３と第４連結配線７０４の間の間隔を、より小さくしても短絡しない。
第４連結配線７０４と第５データパッド６０５は隣接するように配置されており、第４連結配線７０４と第５データパッド６０５には互いに異なる電圧が印加されうる。したがって、第４連結配線７０４と第５データパッド６０５が短絡しないように設計する必要がある。第４連結配線７０４と第５データパッド６０５が同一の層に位置すれば、第４連結配線７０４と第５データパッド６０５が短絡する恐れがある。短絡防止のためには、第４連結配線７０４と第５データパッド６０５の間の間隔を広くして配置することになる。本実施形態では第４連結配線７０４と第５データパッド６０５が互いに異なる層に位置するので、第４連結配線７０４と第５データパッド６０５の間の間隔を、より小さくしても短絡しない。
このように本実施形態では、隣接したデータパッド６００と配線７００、９００とが互いに異なる層に位置するので、隣接したデータパッド６００と配線７００、９００との間の間隔を減らすことができる。配線７００、９００の間の間隔を減らすこともでき、第２方向Ｗ２に互いに隣接しているデータパッド６００同士の間の間隔を減らすこともできる。したがって、パッド領域ＡＡの面積を減少させることができる。
前記でデータパッドについて説明したが、本発明はこれに限定されず、ゲートパッドの場合にも類似の構造を適用することができる。
次に、図１０ないし図１４を参照して一実施形態による表示装置の表示領域についてさらに説明する。
図１０は一実施形態による表示装置の一つの画素の等価回路図である。
図１０に示されているように、一実施形態による表示装置は、複数の信号線１５１、１５２、１５３、１７１、１７２、１９２、複数の信号線に連結されておりほぼマトリックス（ｍａｔｒｉｘ）形態で配列された複数の画素ＰＸを含む。
各画素ＰＸは、複数の信号線１５１、１５２、１５３、１７１、１７２、１９２に連結されている複数のトランジスターＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、ストレージキャパシタ（Ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ、Ｃｓｔ）および有機発光ダイオード（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ、ＯＬＤ）を含む。
トランジスターＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６は駆動トランジスター（ｄｒｉｖｉｎｇ ｔｒａｎｓｉｓｔｏｒ）Ｔ１、スイッチングトランジスター（Ｓｗｉｔｃｈｉｎｇ ｔｒａｎｓｉｓｔｏｒ）Ｔ２、補償トランジスター（ｃｏｍｐｅｎｓａｔｉｏｎ ｔｒａｎｓｉｓｔｏｒ）Ｔ３、初期化トランジスター（ｉｎｉｔｉａｌｉｚａｔｉｏｎ ｔｒａｎｓｉｓｔｏｒ）Ｔ４、動作制御トランジスター（ｏｐｅｒａｔｉｏｎ ｃｏｎｔｒｏｌ ｔｒａｎｓｉｓｔｏｒ）Ｔ５、および発光制御トランジスター（ｌｉｇｈｔ ｅｍｉｓｓｉｏｎ ｃｏｎｔｒｏｌ ｔｒａｎｓｉｓｔｏｒ）Ｔ６を含む。信号線１５１、１５２、１５３、１７１、１７２、１９２はスキャン信号Ｓｎを伝達するスキャン線１５１、初期化トランジスターＴ４に前段スキャン信号Ｓｎ－１を伝達する前段スキャン線１５２、動作制御トランジスターＴ５および発光制御トランジスターＴ６に発光制御信号ＥＭを伝達する発光制御線１５３、スキャン線１５１と交差しデータ信号Ｄｍを伝達するデータ線１７１、駆動電圧ＥＬＶＤＤを伝達しデータ線１７１とほぼ平行に形成されている駆動電圧線１７２、駆動トランジスターＴ１を初期化する初期化電圧Ｖｉｎｔを伝達する初期化電圧線１９２を含む。
駆動トランジスターＴ１のゲート電極Ｇ１はストレージキャパシタＣｓｔの一端Ｃｓｔ１と連結されており、駆動トランジスターＴ１のソース電極Ｓ１は動作制御トランジスターＴ５を経由して駆動電圧線１７２と連結されており、駆動トランジスターＴ１のドレイン電極Ｄ１は発光制御トランジスターＴ６を経由して有機発光ダイオードＯＬＤのアノード（ａｎｏｄｅ）と電気的に連結されている。駆動トランジスターＴ１はスイッチングトランジスターＴ２のスイッチング動作によりデータ信号Ｄｍが伝達されて有機発光ダイオードＯＬＤに駆動電流Ｉｄを供給する。
スイッチングトランジスターＴ２のゲート電極Ｇ２はスキャン線１５１と連結されており、スイッチングトランジスターＴ２のソース電極Ｓ２はデータ線１７１と連結されており、スイッチングトランジスターＴ２のドレイン電極Ｄ２は駆動トランジスターＴ１のソース電極Ｓ１と連結され、かつ動作制御トランジスターＴ５を経由して駆動電圧線１７２と連結されている。このようなスイッチングトランジスターＴ２はスキャン線１５１を通じて伝達されたスキャン信号Ｓｎによりターンオンされてデータ線１７１に伝達されたデータ信号Ｄｍを駆動トランジスターＴ１のソース電極Ｓ１に伝達するスイッチング動作を行う。
補償トランジスターＴ３のゲート電極Ｇ３はスキャン線１５１に連結されており、補償トランジスターＴ３のソース電極Ｓ３は駆動トランジスターＴ１のドレイン電極Ｄ１と連結され、かつ発光制御トランジスターＴ６を経由して有機発光ダイオードＯＬＤのアノード（ａｎｏｄｅ）と連結されており、補償トランジスターＴ３のドレイン電極Ｄ３は初期化トランジスターＴ４のドレイン電極Ｄ４、ストレージキャパシタＣｓｔの一端Ｃｓｔ１および駆動トランジスターＴ１のゲート電極Ｇ１に共に連結されている。このような補償トランジスターＴ３は、スキャン線１５１を通じて伝達されたスキャン信号Ｓｎによりターンオンされて駆動トランジスターＴ１のゲート電極Ｇ１とドレイン電極Ｄ１を互いに連結して駆動トランジスターＴ１をダイオード連結させる。
初期化トランジスターＴ４のゲート電極Ｇ４は前段スキャン線１５２と連結されており、初期化トランジスターＴ４のソース電極Ｓ４は初期化電圧線１９２と連結されており、初期化トランジスターＴ４のドレイン電極Ｄ４は補償トランジスターＴ３のドレイン電極Ｄ３を経てストレージキャパシタＣｓｔの一端Ｃｓｔ１および駆動トランジスターＴ１のゲート電極Ｇ１に共に連結されている。このような初期化トランジスターＴ４は前段スキャン線１５２を通じて伝達された前段スキャン信号Ｓｎ－１によりターンオンされて初期化電圧Ｖｉｎｔを駆動トランジスターＴ１のゲート電極Ｇ１に伝達して駆動トランジスターＴ１のゲート電極Ｇ１のゲート電圧Ｖｇを初期化させる初期化動作を行う。
動作制御トランジスターＴ５のゲート電極Ｇ５は発光制御線１５３と連結されており、動作制御トランジスターＴ５のソース電極Ｓ５は駆動電圧線１７２と連結されており、動作制御トランジスターＴ５のドレイン電極Ｄ５は駆動トランジスターＴ１のソース電極Ｓ１およびスイッチングトランジスターＴ２のドレイン電極Ｄ２に連結されている。
発光制御トランジスターＴ６のゲート電極Ｇ６は発光制御線１５３と連結されており、発光制御トランジスターＴ６のソース電極Ｓ６は駆動トランジスターＴ１のドレイン電極Ｄ１および補償トランジスターＴ３のソース電極Ｓ３と連結されており、発光制御トランジスターＴ６のドレイン電極Ｄ６は有機発光ダイオードＯＬＤのアノード（ａｎｏｄｅ）と電気的に連結されている。このような動作制御トランジスターＴ５および発光制御トランジスターＴ６は発光制御線１５３を通じて伝達された発光制御信号ＥＭにより同時にターンオンされ、これによって駆動電圧ＥＬＶＤＤがダイオード連結された駆動トランジスターＴ１を通じて補償されて有機発光ダイオードＯＬＤに伝えられる。
ストレージキャパシタＣｓｔの他端Ｃｓｔ２は駆動電圧線１７２と連結されており、有機発光ダイオードＯＬＤのカソード（ｃａｔｈｏｄｅ）は共通電圧ＥＬＶＳＳを伝達する共通電圧線７４１と連結されている。
以下、図１０に示された一実施形態による表示装置の詳細構造について、図１１乃至図１４を図１０と共に参照してさらに説明する。
図１１は一実施形態による表示装置の複数のトランジスターおよびキャパシタの概略的な配置図であり、図１２は図１１の具体的な配置図であり、図１３は図１２の表示装置をＸＩＩＩ－ＸＩＩＩ線に沿って切断した断面図であり、図１４は図１２の表示装置をＸＩＶ－ＸＩＶ線に沿って切断した断面図である。
以下、図１１および図１２を参照して一実施形態による表示装置の具体的な平面上の構造についてまず説明し、図１３および図１４を参照して具体的な断面上の構造についてさらに説明する。
一実施形態による表示装置は、スキャン信号Ｓｎ、前段スキャン信号Ｓｎ－１、および発光制御信号ＥＭをそれぞれ印加し、行方向に沿って形成されているスキャン線１５１、前段スキャン線１５２、および発光制御線１５３を含む。そして、スキャン線１５１、前段スキャン線１５２、および発光制御線１５３と交差しており、画素ＰＸにデータ信号Ｄｍおよび駆動電圧ＥＬＶＤＤをそれぞれ印加するデータ線１７１および駆動電圧線１７２を含む。初期化電圧Ｖｉｎｔは、初期化電圧線１９２から初期化トランジスターＴ４を経由して補償トランジスターＴ３に伝えられる。初期化電圧線１９２は直線部と斜線部を交互に有して形成されている。
また、各画素ＰＸには駆動トランジスターＴ１、スイッチングトランジスターＴ２、補償トランジスターＴ３、初期化トランジスターＴ４、動作制御トランジスターＴ５、発光制御トランジスターＴ６、ストレージキャパシタＣｓｔ、そして有機発光ダイオードＯＬＤが形成されている。
有機発光ダイオードＯＬＤは画素電極１９１、有機発光層３７０および共通電極２７０からなる。
駆動トランジスターＴ１、スイッチングトランジスターＴ２、補償トランジスターＴ３、初期化トランジスターＴ４、動作制御トランジスターＴ５、および発光制御トランジスターＴ６のそれぞれのチャンネル（ｃｈａｎｎｅｌ）は連結されている一つの半導体１３０の内部に形成されており、半導体１３０は多様な形状に屈曲されて形成されることができる。このような半導体１３０は多結晶シリコンまたは酸化物半導体からなることができる。
チャンネル１３１は駆動トランジスターＴ１に形成される駆動チャンネル１３１ａ、スイッチングトランジスターＴ２に形成されるスイッチングチャンネル１３１ｂ、補償トランジスターＴ３に形成される補償チャンネル１３１ｃ、初期化トランジスターＴ４に形成される初期化チャンネル１３１ｄ、動作制御トランジスターＴ５に形成される動作制御チャンネル１３１ｅ、および発光制御トランジスターＴ６に形成される発光制御チャンネル１３１ｆを含む。
駆動トランジスターＴ１は駆動チャンネル１３１ａ、駆動ゲート電極１５５ａ、駆動ソース電極１３６ａおよび駆動ドレイン電極１３７ａを含む。駆動ゲート電極１５５ａは駆動チャンネル１３１ａと重ねられており、駆動ソース電極１３６ａおよび駆動ドレイン電極１３７ａは駆動チャンネル１３１ａの両側に隣接してそれぞれ形成されている。駆動ゲート電極１５５ａは接触孔６１を通じて第１データ連結部材１７４と連結されている。
スイッチングトランジスターＴ２はスイッチングチャンネル１３１ｂ、スイッチングゲート電極１５５ｂ、スイッチングソース電極１３６ｂおよびスイッチングドレイン電極１３７ｂを含む。スキャン線１５１から下方に拡張された一部のスイッチングゲート電極１５５ｂはスイッチングチャンネル１３１ｂと重ねられており、スイッチングソース電極１３６ｂおよびスイッチングドレイン電極１３７ｂはスイッチングチャンネル１３１ｂの両側に隣接してそれぞれ形成されている。スイッチングソース電極１３６ｂは接触孔６２を通じてデータ線１７１と連結されている。
補償トランジスターＴ３は補償チャンネル１３１ｃ、補償ゲート電極１５５ｃ、補償ソース電極１３６ｃおよび補償ドレイン電極１３７ｃを含む。スキャン線１５１の一部である補償ゲート電極１５５ｃは補償チャンネル１３１ｃと重ねられている。補償ソース電極１３６ｃおよび補償ドレイン電極１３７ｃは補償チャンネル１３１ｃの両側に隣接してそれぞれ形成されている。補償ドレイン電極１３７ｃは接触孔６３を通じて第１データ連結部材１７４と連結されている。
初期化トランジスターＴ４は初期化チャンネル１３１ｄ、初期化ゲート電極１５５ｄ、初期化ソース電極１３６ｄおよび初期化ドレイン電極１３７ｄを含む。前段スキャン線１５２の一部である初期化ゲート電極１５５ｄは漏洩電流防止のために２つが形成されており、初期化チャンネル１３１ｄと重ねられている。初期化ソース電極１３６ｄおよび初期化ドレイン電極１３７ｄは初期化チャンネル１３１ｄの両側に隣接してそれぞれ形成されている。初期化ソース電極１３６ｄは接触孔６４を通じて第２データ連結部材１７５と連結されている。
動作制御トランジスターＴ５は動作制御チャンネル１３１ｅ、動作制御ゲート電極１５５ｅ、動作制御ソース電極１３６ｅおよび動作制御ドレイン電極１３７ｅを含む。発光制御線１５３の一部である動作制御ゲート電極１５５ｅは動作制御チャンネル１３１ｅと重ねられており、動作制御ソース電極１３６ｅおよび動作制御ドレイン電極１３７ｅは動作制御チャンネル１３１ｅの両側に隣接してそれぞれ形成されている。動作制御ソース電極１３６ｅは接触孔６５を通じて駆動電圧線１７２から拡張された一部と連結されている。
発光制御トランジスターＴ６は発光制御チャンネル１３１ｆ、発光制御ゲート電極１５５ｆ、発光制御ソース電極１３６ｆおよび発光制御ドレイン電極１３７ｆを含む。発光制御線１５３の一部である発光制御ゲート電極１５５ｆは発光制御チャンネル１３１ｆと重ねられており、発光制御ソース電極１３６ｆおよび発光制御ドレイン電極１３７ｆは発光制御チャンネル１３１ｆの両側に隣接してそれぞれ形成されている。発光制御ドレイン電極１３７ｆは接触孔６６を通じて第３データ連結部材１７９と連結されている。
駆動トランジスターＴ１の駆動チャンネル１３１ａの一端はスイッチングドレイン電極１３７ｂおよび動作制御ドレイン電極１３７ｅと連結されており、駆動チャンネル１３１ａの他端は補償ソース電極１３６ｃおよび発光制御ソース電極１３６ｆと連結されている。
ストレージキャパシタＣｓｔは第２ゲート絶縁膜１４２を間において配置される第１ストレージ電極１５５ａと第２ストレージ電極１５６を含む。第１ストレージ電極１５５ａは駆動ゲート電極１５５ａに相当し、第２ストレージ電極１５６はストレージ線１５７から拡張された部分であり、駆動ゲート電極１５５ａより広い面積を占めて駆動ゲート電極１５５ａを全部覆っている。
ここで、第２ゲート絶縁膜１４２は誘電体となり、ストレージキャパシタＣｓｔで蓄電された電荷と両蓄電板１５５ａ、１５６の間の電圧によってストレージキャパシタンス（Ｓｔｏｒａｇｅ Ｃａｐａｃｉｔａｎｃｅ）が決定される。このように、駆動ゲート電極１５５ａを第１ストレージ電極１５５ａとして使用することによって、画素内で大きい面積を占める駆動チャンネル１３１ａによって狭くなった空間でストレージキャパシタを形成することができる空間を確保できる。
駆動ゲート電極１５５ａである第１ストレージ電極１５５ａは接触孔６１およびストレージ開口部５１を通じて第１データ連結部材１７４の一端と連結されている。ストレージ開口部５１は第２ストレージ電極１５６に形成された開口部である。したがって、ストレージ開口部５１内部に第１データ連結部材１７４の一端と駆動ゲート電極１５５ａを連結する接触孔６１が形成されている。第１データ連結部材１７４はデータ線１７１とほぼ平行に同一層に形成されており、第１データ連結部材１７４の他端は接触孔６３を通じて補償トランジスターＴ３の補償ドレイン電極１３７ｃおよび初期化トランジスターＴ４の初期化ドレイン電極１３７ｄと連結されている。したがって、第１データ連結部材１７４は駆動ゲート電極１５５ａと補償トランジスターＴ３の補償ドレイン電極１３７ｃおよび初期化トランジスターＴ４の初期化ドレイン電極１３７ｄを互いに連結している。
したがって、ストレージキャパシタＣｓｔは駆動電圧線１７２を通じて第２ストレージ電極１５６に伝えられた駆動電圧ＥＬＶＤＤと駆動ゲート電極１５５ａの駆動ゲート電圧（Ｖｇ）間の差に対応するストレージキャパシタンスを貯蔵する。
第３データ連結部材１７９は接触孔８１を通じて画素電極１９１と連結されており、第２データ連結部材１７５は接触孔８２を通じて初期化電圧線１９２と連結されている。
以下、一実施形態による表示装置の断面上構造について積層順序により具体的に説明する。
基板１１０の上にはバッファー層１２０が形成されている。
バッファー層１２０の上には駆動チャンネル１３１ａ、スイッチングチャンネル１３１ｂ、補償チャンネル１３１ｃ、初期化チャンネル１３１ｄ、動作制御チャンネル１３１ｅ、および発光制御チャンネル１３１ｆを含むチャンネル１３１を含む半導体１３０が形成されている。半導体１３０のうち、駆動チャンネル１３１ａの両側には駆動ソース電極１３６ａおよび駆動ドレイン電極１３７ａが形成されており、スイッチングチャンネル１３１ｂの両側にはスイッチングソース電極１３６ｂおよびスイッチングドレイン電極１３７ｂが形成されている。そして、補償チャンネル１３１ｃの両側には補償ソース電極１３６ｃおよび補償ドレイン電極１３７ｃが形成されており、初期化チャンネル１３１ｄの両側には初期化ソース電極１３６ｄおよび初期化ドレイン電極１３７ｄが形成されている。そして、動作制御チャンネル１３１ｅの両側には動作制御ソース電極１３６ｅおよび動作制御ドレイン電極１３７ｅが形成されており、発光制御チャンネル１３１ｆの両側には発光制御ソース電極１３６ｆおよび発光制御ドレイン電極１３７ｆが形成されている。
半導体１３０の上にはこれを覆う第１ゲート絶縁膜１４１が形成されている。第１ゲート絶縁膜１４１の上にはスイッチングゲート電極１５５ｂ、補償ゲート電極１５５ｃを含むスキャン線１５１、初期化ゲート電極１５５ｄを含む前段スキャン線１５２、動作制御ゲート電極１５５ｅおよび発光制御ゲート電極１５５ｆを含む発光制御線１５３、そして駆動ゲート電極（第１ストレージ電極）１５５ａを含む第１ゲート配線１５１、１５２、１５３、１５５ａ、１５５ｂ、１５５ｃ、１５５ｄ、１５５ｅ、１５５ｆが形成されている。
前述したパッド領域（図１のＩＣ）に位置する第１データパッド（図３の６０１）、第３データパッド（図３の６０３）、第５データパッド（図３の６０５）および第７データパッド（図３の６０７）は、第１ゲート配線１５１、１５２、１５３、１５５ａ、１５５ｂ、１５５ｃ、１５５ｄ、１５５ｅ、１５５ｆと同一層に位置することができる。また、第１データパッド（図３の６０１）、第３データパッド（図３の６０３）、第５データパッド（図３の６０５）および第７データパッド（図３の６０７）は、第１ゲート配線１５１、１５２、１５３、１５５ａ、１５５ｂ、１５５ｃ、１５５ｄ、１５５ｅ、１５５ｆと同一物質からなる。第１ゲート絶縁膜１４１の上に金属物質を蒸着し、これをパターニングして第１ゲート配線１５１、１５２、１５３、１５５ａ、１５５ｂ、１５５ｃ、１５５ｄ、１５５ｅ、１５５ｆ、第１データパッド（図３の６０１）、第３データパッド（図３の６０３）、第５データパッド（図３の６０５）および第７データパッド（図３の６０７）を同時に形成することができる。
第１ゲート配線１５１、１５２、１５３、１５５ａ、１５５ｂ、１５５ｃ、１５５ｄ、１５５ｅ、１５５ｆおよび第１ゲート絶縁膜１４１の上にはこれを覆う第２ゲート絶縁膜１４２が形成されている。第１ゲート配線１５１、１５２、１５３、１５５ａ、１５５ｂ、１５５ｃ、１５５ｄ、１５５ｅ、１５５ｆは、第１ゲート絶縁膜１４１と第２ゲート絶縁膜１４２との間に位置する。
第２ゲート絶縁膜１４２の上にはスキャン線１５１と平行に配置されているストレージ線１５７、ストレージ線１５７から拡張された部分の第２ストレージ電極１５６を含む第２ゲート配線１５７、１５６が形成されている。
前述したパッド領域（図１のＩＣ）に位置する第２データパッド（図３の６０２）、第４データパッド（図３の６０４）、第６データパッド（図３の６０６）および第８データパッド（図３の６０８）は第２ゲート配線１５７、１５６と同一層に位置することができる。また、第２データパッド（図３の６０２）、第４データパッド（図３の６０４）、第６データパッド（図３の６０６）および第８データパッド（図３の６０８）は第２ゲート配線１５７、１５６と同一物質からなる。第２ゲート絶縁膜１４２の上に金属物質を蒸着し、これをパターニングして第２ゲート配線１５７、１５６、第２データパッド（図３の６０２）、第４データパッド（図３の６０４）、第６データパッド（図３の６０６）および第８データパッド（図３の６０８）を同時に形成することができる。
第２ゲート絶縁膜１４２および第２ゲート配線１５７、１５６の上には層間絶縁膜１６０が形成されている。
層間絶縁膜１６０には半導体１３０の上部面の少なくとも一部を露出する接触孔６１、６２、６３、６４、６５、６６が形成されている。
層間絶縁膜１６０の上にはデータ線１７１、駆動電圧線１７２、第１データ連結部材１７４、第２データ連結部材１７５、そして第３データ連結部材１７９を含むデータ配線１７１、１７２、１７４、１７５、１７９が形成されている。
前述したパッド領域（図１のＩＣ）に位置する第１補助データパッド６７１および第２補助データパッド６７２はデータ配線１７１、１７２、１７４、１７５、１７９と同一層に位置することができる。また、第１補助データパッド６７１および第２補助データパッド６７２はデータ配線１７１、１７２、１７４、１７５、１７９と同一物質からなる。層間絶縁膜１６０の上に金属物質を蒸着し、これをパターニングしてデータ配線１７１、１７２、１７４、１７５、１７９、第１補助データパッド６７１および第２補助データパッド６７２を同時に形成することができる。
データ線１７１は接触孔６２を通じてスイッチングソース電極１３６ｂと連結されている。第１データ連結部材１７４の一端は接触孔６１を通じて第１ストレージ電極１５５ａと連結されており、第１データ連結部材１７４の他端は接触孔６３を通じて補償ドレイン電極１３７ｃおよび初期化ドレイン電極１３７ｄと連結されている。データ線１７１と平行にのびている第２データ連結部材１７５は接触孔６４を通じて初期化ソース電極１３６ｄと連結されている。第３データ連結部材１７９は接触孔６６を通じて発光制御ドレイン電極１３７ｆと連結されている。
データ配線１７１、１７２、１７４、１７５、１７９および層間絶縁膜１６０の上にはこれを覆う保護膜１８０が形成されている。
保護膜１８０の上には画素電極１９１および初期化電圧線１９２が形成されている。第３データ連結部材１７９は保護膜１８０に形成された接触孔８１を通じて画素電極１９１と連結されており、第２データ連結部材１７５は保護膜１８０に形成された接触孔８２を通じて初期化電圧線１９２と連結されている。
保護膜１８０、初期化電圧線１９２および画素電極１９１の周縁の上にはこれを覆う画素定義膜（Ｐｉｘｅｌ Ｄｅｆｉｎｅｄ Ｌａｙｅｒ、ＰＤＬ）３５０が形成されており、画素定義膜３５０は画素電極１９１を露出する画素開口部３５１を有する。
画素開口部３５１によって露出した画素電極１９１の上には有機発光層３７０が形成され、有機発光層３７０上には共通電極２７０が形成される。共通電極２７０は画素定義膜３５０の上にも形成されて複数の画素ＰＸにわたって形成される。このように、画素電極１９１、有機発光層３７０および共通電極２７０を含む有機発光ダイオードＯＬＤが形成される。
次に、図１５を参照して一実施形態による表示装置について説明する。
図１５に示された一実施形態による表示装置は、図１乃至図１４に示された一実施形態による表示装置と同一部分が相当するので、これに対する説明は省略する。本実施形態では、データパッドの左右の縁部と、連結配線の左右の縁部とが互いに重ね合わされることや、隣接した連結配線の縁部同士が互いに重ね合わされるという点で、前記実施形態と相異し、以下、さらに説明する。
図１５は一実施形態による表示装置を示す断面図である。
図１５に示されているように、第１データパッド６０１と第５データパッド６０５の間には第２連結配線７０２、第３連結配線７０３および第４連結配線７０４が位置する。
前記実施形態では隣接した第１データパッド６０１と第２連結配線７０２は互いに重ならず、隣接した第２連結配線７０２と第３連結配線７０３は互いに重ならない。隣接した第３連結配線７０３と第４連結配線７０４は互いに重ならず、隣接した第４連結配線７０４と第５データパッド６０５は互いに重ならない。
本実施形態では、隣接した第１データパッド６０１と第２連結配線７０２は互いに重なることができる。隣接した第２連結配線７０２と第３連結配線７０３は互いに重なることができる。隣接した第３連結配線７０３と第４連結配線７０４は互いに重なることができる。隣接した第４連結配線７０４と第５データパッド６０５は互いに重なることができる。本実施形態で隣接したデータパッド６００と連結配線７００は互いに異なる層に位置していて短絡する恐れがないので、互いに重なるように配置することができる。また、隣接した連結配線７００は互いに異なる層に位置していて短絡する恐れがないので、互いに重なるように配置することができる。
次に、図１６および図１７を参照して一実施形態による表示装置について説明する。
図１６および図１７に示された一実施形態による表示装置は、図１乃至図１４に示された一実施形態による表示装置と同一部分が相当に多いので、これらに対する説明は省略する。本実施形態では表示装置のパッド領域で複数のデータパッドが３つの行に整列しているという点で前記実施形態と相異する。以下、さらに説明する。
図１６は一実施形態による表示装置のパッド領域の一部を示す平面図であり、図１７は図１６のＸＶＩＩ－ＸＶＩＩ線に沿って示す断面図である。
図１６および図１７に示されているように、表示装置のパッド領域には、複数のデータパッド１６００が第１方向Ｗ１および第２方向Ｗ２に沿って整列されうる。ここで、複数のデータパッド１６００は３つの行をなすように整列されうる。
複数のデータパッド１６００は、第１行に位置する第１データパッド１６０１及び第４データパッド１６０４と、第２行に位置する第２データパッド１６０２及び第５データパッド１６０５と、第３行に位置する第３データパッド１６０３及び第６データパッド１６０６とを含む。
第１データパッド１６０１と第２データパッド１６０２は、第１方向Ｗ１から互いに隣接するように位置し、これらは互いに異なる層に位置する。第２データパッド１６０２と第３データパッド１６０３は、第１方向Ｗ１から互いに隣接するように位置し、これらは互いに異なる層に位置する。第３データパッド１６０３は、第１データパッド１６０１と同一の層に位置することができる。第１データパッド１６０１は、第１連結配線１７０１および第１検査配線１９０１と連結されており、これらは同一の層に位置する。第２データパッド１６０２は第２連結配線１７０２および第２検査配線１９０２と連結されており、これらは同一の層に位置する。第３データパッド１６０３は第３連結配線１７０３および第３検査配線１９０３と連結されており、これらは同一の層に位置する。
第１データパッド１６０１と第４データパッド１６０４は、第２方向Ｗ２にて互いに隣接するように位置し、これらは互いに異なる層に位置する。第４データパッド１６０４と第５データパッド１６０５は、第１方向Ｗ１にて互いに隣接するように位置し、これらは互いに異なる層に位置する。第５データパッド１６０５と第６データパッド１６０６は第１方向Ｗ１にて互いに隣接するように位置し、これらは互いに異なる層に位置する。第６データパッド１６０６は第４データパッド１６０４と同一の層に位置することができる。第４データパッド１６０４は第４連結配線１７０４および第４検査配線１９０４と連結されており、これらは同一の層に位置する。第５データパッド１６０５は第５連結配線１７０５および第５検査配線１９０５と連結されており、これらは同一層に位置する。第６データパッド１６０６は第６連結配線１７０６および第６検査配線１９０６と連結されており、これらは同一の層に位置する。
同じ行に位置する第２方向Ｗ２に隣接したデータパッド１６００の間には２つの配線１７００、１９００が位置する。例えば、第１データパッド１６０１と第４データパッド１６０４の間には第２連結配線１７０２および第３連結配線１７０３が位置する。第２データパッド１６０２と第５データパッド１６０５の間には第３連結配線１７０３および第４検査配線１９０４が位置する。第３データパッド１６０３と第６データパッド１６０６の間には第４検査配線１９０４および第５検査配線１９０５が位置する。
第１データパッド１６０１と第２連結配線１７０２は互いに異なる層に位置するので、第１データパッド１６０１と第２連結配線１７０２の間の間隔を減らしても短絡しない。第２連結配線１７０２と第３連結配線１７０３は互いに異なる層に位置するので、第２連結配線１７０２と第３連結配線１７０３の間の間隔を減らしても短絡しない。第３連結配線１７０３と第４データパッド１６０４は互いに異なる層に位置するので、第３連結配線１７０３と第４データパッド１６０４の間の間隔を減らしても短絡しない。
第１データパッド１６０１の上には第２ゲート絶縁膜１４２および層間絶縁膜１６０が位置する。第２ゲート絶縁膜１４２および層間絶縁膜１６０には第１データパッド１６０１の少なくとも一部と重なり合う接触孔１１１６１が形成されている。接触孔１１１６１は第１データパッド１６０１の中心部と重畳することができる。層間絶縁膜１６０の上には第１補助データパッド１６７１が位置する。第１補助データパッド１６７１は接触孔１１１６１を通じて第１データパッド１６０１と連結されている。第１補助データパッド１６７１は接触孔１１１６１と重畳する第１データパッド１６０１の部分を覆っている。
第１補助データパッド１６７１は第２連結配線１７０２と重なることが示されている。ただし、本発明はこれに限定されるものではなく、第１補助データパッド１６７１が第２連結配線１７０２と重ならないこともありうる。
次に、図１８および図１９を参照して一実施形態による表示装置について説明する。
図１８および図１９に示された一実施形態による表示装置は、図１乃至図１４に示された一実施形態による表示装置と同一の部分が相当に多いので、これらに対する説明は省略する。本実施形態では表示装置のパッド領域で複数のデータパッドが二つの行をなすように整列しているという点で前記実施形態と相異し、以下、さらに説明する。
図１８は一実施形態による表示装置のパッド領域の一部を示す平面図であり、図１９は図１８のＸＩＸ－ＸＩＸ線に沿って示す断面図である。
図１８および図１９に示されているように、表示装置のパッド領域には複数のデータパッド２６００が第１方向Ｗ１および第２方向Ｗ２に沿って整列されうる。ここで、複数のデータパッド２６００は二つの行に整列できる。
複数のデータパッド２６００は、第１行に位置する第１データパッド２６０１及び第３データパッド２６０３と、第２行に位置する第２データパッド２６０２及び第４データパッド２６０４とを含む。
第１データパッド２６０１と第２データパッド２６０２は、第１方向Ｗ１にて互いに隣接するように位置し、これらは互いに異なる層に位置する。第１データパッド２６０１は第１連結配線２７０１および第１検査配線２９０１と連結されており、これらは同一の層に位置する。第２データパッド２６０２は第２連結配線２７０２および第２検査配線２９０２と連結されており、これらは同一の層に位置する。
第１データパッド２６０１と第３データパッド２６０３は第２方向Ｗ２にて互いに隣接するように位置し、これらは同一の層に位置する。第３データパッド２６０３と第４データパッド２６０４は第１方向Ｗ１にて互いに隣接するように位置し、これらは互いに異なる層に位置する。第３データパッド２６０３は第３連結配線２７０３および第３検査配線２９０３と連結されており、これらは同一の層に位置する。第４データパッド２６０４は第４連結配線２７０４および第４検査配線２９０４と連結されており、これらは同一の層に位置する。
同じ行に位置する第２方向Ｗ２に隣接したデータパッド２６００の間には１つの配線２７００、２９００が位置する。例えば、第１データパッド２６０１と第３データパッド２６０３の間には第２連結配線２７０２が位置する。第２データパッド２６０２と第４データパッド２６０４の間には第３検査配線２９０３が位置する。
第１データパッド２６０１と第２連結配線２７０２は互いに異なる層に位置するので、第１データパッド２６０１と第２連結配線２７０２の間の間隔を減らしても短絡しない。第２連結配線２７０２と第３データパッド２６０３は互いに異なる層に位置するので、第２連結配線２７０２と第３データパッド２６０３の間の間隔を減らしても短絡しない。
第１データパッド２６０１の上には第２ゲート絶縁膜１４２および層間絶縁膜１６０が位置する。第２ゲート絶縁膜１４２および層間絶縁膜１６０には第１データパッド２６０１の少なくとも一部と重なり合う接触孔２１１６１が形成されている。接触孔２１１６１は第１データパッド２６０１の中心部と重なり合うことができる。層間絶縁膜１６０の上には第１補助データパッド２６７１が位置する。第１補助データパッド２６７１は接触孔２１１６１を通じて第１データパッド２６０１と連結されている。第１補助データパッド２６７１は、接触孔２１１６１と重なり合う、第１データパッド２６０１の部分を覆っている。
第１補助データパッド２６７１が第２連結配線２７０２と重なることが示されている。ただし、本発明はこれに限定されるものではなく、第１補助データパッド２６７１が第２連結配線２７０２と重ならないこともありうる。
以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲は、これに限定されるものではなく、以下の特許請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形および改良形態も本発明の権利範囲に属することは当然である。
１１０ 基板
１４０ ゲート絶縁膜
１４１ 第１ゲート絶縁膜
１４２ 第２ゲート絶縁膜
６００、１６００、２６００ データパッド
６５０ ダミーデータパッド
６７１ 第１補助データパッド
６７２ 第２補助データパッド
７００、１７００、２７００ 連結配線
８００ 検査回路部
９００、１９００、２９００ 検査配線

Claims (9)

  1. 表示領域およびパッド領域を含む基板、
    前記基板のパッド領域の上に位置し、第１方向および第２方向に沿って整列されている複数のデータパッド、および
    前記複数のデータパッドそれぞれに連結されている連結配線を含み、
    前記複数のデータパッドは、
    第１データパッド、
    前記第１データパッドと前記第１方向にて隣接するように位置する第２データパッド、
    前記第１データパッドと前記第２方向にて隣接するように位置する第３データパッド、および
    前記第２データパッドと前記第２方向にて隣接するように位置する第４データパッドを含み、
    前記連結配線は、
    前記第１データパッドに連結されている第１連結配線、および
    前記第２データパッドに連結されており、前記第１データパッドと前記第３データパッドとの間に位置する第２連結配線を含み、
    前記第１データパッドと前記第２連結配線とは互いに異なる層に位置し、
    前記基板の表示領域の上に位置する半導体、
    前記半導体の上に積層されている第１ゲート絶縁膜および第２ゲート絶縁膜、
    前記第１ゲート絶縁膜と前記第２ゲート絶縁膜との間に位置する第１ゲート配線、および
    前記第２ゲート絶縁膜の上に位置する第２ゲート配線をさらに含み、
    前記第１データパッドは前記第１ゲート配線と同一の層に位置し、
    前記第２データパッドは前記第２ゲート配線と同一の層に位置し、
    前記第１データパッドは前記第１ゲート配線と同一の物質を含み、
    前記第２データパッドは前記第２ゲート配線と同一の物質を含む表示装置。
  2. 表示領域およびパッド領域を含む基板、
    前記基板のパッド領域の上に位置し、第１方向および第２方向に沿って整列されている複数のデータパッド、および
    前記複数のデータパッドそれぞれに連結されている連結配線を含み、
    前記複数のデータパッドは、
    第１データパッド、
    前記第１データパッドと前記第１方向にて隣接するように位置する第２データパッド、
    前記第１データパッドと前記第２方向にて隣接するように位置する第３データパッド、および
    前記第２データパッドと前記第２方向にて隣接するように位置する第４データパッドを含み、
    前記連結配線は、
    前記第１データパッドに連結されている第１連結配線、および
    前記第２データパッドに連結されており、前記第１データパッドと前記第３データパッドとの間に位置する第２連結配線を含み、
    前記第１データパッドと前記第２連結配線とは互いに異なる層に位置し、
    前記複数のデータパッドは、
    前記第２データパッドと前記第１方向にて隣接するように位置する第５データパッドをさらに含み、
    前記第５データパッドは前記第２データパッドと互いに異なる層に位置し、
    前記第５データパッドは前記第１データパッドと同一の層に位置し、
    前記複数のデータパッドは、
    前記第５データパッドと前記第１方向にて隣接するように位置する第６データパッドをさらに含み、
    前記第６データパッドは前記第５データパッドと互いに異なる層に位置し、
    前記第６データパッドは前記第２データパッドと同一の層に位置し、
    前記第１データパッドと前記第３データパッドとの間には、前記複数の連結配線のうち、３つの連結配線が位置する表示装置。
  3. 表示領域およびパッド領域を含む基板、
    前記基板のパッド領域の上に位置し、第１方向および第２方向に沿って整列されている複数のデータパッド、および
    前記複数のデータパッドそれぞれに連結されている連結配線を含み、
    前記複数のデータパッドは、
    第１データパッド、
    前記第１データパッドと前記第１方向にて隣接するように位置する第２データパッド、
    前記第１データパッドと前記第２方向にて隣接するように位置する第３データパッド、および
    前記第２データパッドと前記第２方向にて隣接するように位置する第４データパッドを含み、
    前記連結配線は、
    前記第１データパッドに連結されている第１連結配線、および
    前記第２データパッドに連結されており、前記第１データパッドと前記第３データパッドとの間に位置する第２連結配線を含み、
    前記第１データパッドと前記第２連結配線とは互いに異なる層に位置し、
    前記第２連結配線は、前記第１データパッドと少なくとも一部重畳する表示装置。
  4. 前記第３データパッドと前記第２連結配線とは互いに異なる層に位置し、
    前記第１データパッドと前記第２データパッドとは互いに異なる層に位置し、
    前記第１データパッドと前記第３データパッドは同一の層に位置し、
    前記第２データパッドと前記第４データパッドは同一の層に位置し、
    前記第１連結配線は、前記第１データパッドと同一の層に位置し、前記第１データパッドに直接連結されており、
    前記第２連結配線は、前記第２データパッドと同一の層に位置し、前記第２データパッドに直接連結されている請求項１～３のいずれかに記載の表示装置。
  5. 前記基板上に積層されている第１ゲート絶縁膜および第２ゲート絶縁膜をさらに含み、
    前記第１データパッドおよび前記第３データパッドは、前記第１ゲート絶縁膜と前記第２ゲート絶縁膜との間に位置し、
    前記第２データパッドおよび前記第４データパッドは、前記第２ゲート絶縁膜の上に位置する請求項１～３のいずれかに記載の表示装置。
  6. 前記基板の表示領域の上に位置する複数のゲート線および複数のデータ線をさらに含み、
    前記複数の連結配線は前記複数のデータ線に連結されている請求項１～３のいずれかに記載の表示装置。
  7. 前記基板のパッド領域の上に位置する検査回路部、および
    前記複数のデータパッドと前記検査回路部を連結する複数の検査配線をさらに含み、
    前記検査配線は、
    前記第１データパッドと前記検査回路部を連結する第１検査配線、および
    前記第２データパッドと前記検査回路部を連結する第２検査配線を含み、
    前記第１検査配線は、前記第１データパッドと同一の層に位置し、前記第１データパッドに直接的に連結されており、
    前記第２検査配線は、前記第２データパッドと同一の層に位置し、前記第２データパッドに直接連結されている請求項１～３のいずれかに記載の表示装置。
  8. 前記データパッドと隣接するように位置するダミーデータパッドをさらに含み、
    前記ダミーデータパッドは前記データパッドと同一層に位置する請求項１～３のいずれかに記載の表示装置。
  9. 前記複数のデータパッドは、
    前記第２データパッドと前記第１方向にて隣接するように位置する第５データパッドをさらに含み、
    前記第５データパッドは前記第２データパッドと互いに異なる層に位置し、
    前記第５データパッドは前記第１データパッドと同一の層に位置し、
    前記第３データパッドは前記第１データパッドと互いに異なる層に位置し、
    前記第３データパッドは前記第２データパッドと同一の層に位置する請求項１に記載の表示装置。
JP2017231761A 2016-12-02 2017-12-01 表示装置 Active JP7046578B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0163571 2016-12-02
KR1020160163571A KR102593485B1 (ko) 2016-12-02 2016-12-02 표시 장치

Publications (2)

Publication Number Publication Date
JP2018092171A JP2018092171A (ja) 2018-06-14
JP7046578B2 true JP7046578B2 (ja) 2022-04-04

Family

ID=59887034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017231761A Active JP7046578B2 (ja) 2016-12-02 2017-12-01 表示装置

Country Status (6)

Country Link
US (2) US10910409B2 (ja)
EP (1) EP3330790B1 (ja)
JP (1) JP7046578B2 (ja)
KR (2) KR102593485B1 (ja)
CN (1) CN108155209B (ja)
TW (1) TWI745489B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108133686A (zh) * 2018-01-05 2018-06-08 上海和辉光电有限公司 一种像素电路、驱动方法、像素结构及显示面板
KR20220016407A (ko) 2020-07-31 2022-02-09 삼성디스플레이 주식회사 디스플레이 장치
CN112235942B (zh) * 2020-09-21 2021-10-22 广州国显科技有限公司 一种显示模组及显示装置
CN113380144B (zh) * 2021-06-07 2022-11-25 武汉天马微电子有限公司 一种显示面板及显示装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002202522A (ja) 2000-12-13 2002-07-19 Lg Phillips Lcd Co Ltd 液晶ディスプレイパネル及びその製造方法
JP2005091962A (ja) 2003-09-19 2005-04-07 Sharp Corp 電極配線基板および表示装置
JP2005181706A (ja) 2003-12-19 2005-07-07 Seiko Epson Corp 電気光学装置用基板、電気光学装置、電子機器および半導体装置
JP2006058721A (ja) 2004-08-23 2006-03-02 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法および電子機器
JP2006209089A (ja) 2004-12-27 2006-08-10 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2009145849A (ja) 2007-12-18 2009-07-02 Hitachi Displays Ltd 表示装置
JP2010016348A (ja) 2008-06-30 2010-01-21 Samsung Mobile Display Co Ltd 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置
US20100149473A1 (en) 2008-12-12 2010-06-17 Au Optronics Corporation Pixel array and manufacturing method thereof
JP2011129554A (ja) 2009-12-15 2011-06-30 Epson Imaging Devices Corp Ｆｐｃ基板が接続された回路基板及びｆｐｃ基板と回路基板との接続方法。
US20120044432A1 (en) 2010-08-19 2012-02-23 Au Optronics Corporation Pixel array substrate, conductive structure and display panel
JP2016197735A (ja) 2009-10-30 2016-11-24 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
KR100531590B1 (ko) 2002-06-06 2005-11-28 알프스 덴키 가부시키가이샤 액정표시장치 및 액정표시장치의 제조방법
US20060139551A1 (en) 2004-12-27 2006-06-29 Yohei Kimura Display device
KR101294847B1 (ko) * 2006-06-23 2013-08-08 엘지디스플레이 주식회사 전계발광표시장치
JP2008065152A (ja) 2006-09-08 2008-03-21 Seiko Epson Corp 液晶表示パネル、検査装置、および検査方法
KR101349094B1 (ko) * 2006-12-13 2014-01-09 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 갖는 액정표시장치
KR100847655B1 (ko) * 2007-04-03 2008-07-21 삼성에스디아이 주식회사 액정 표시장치
KR101518322B1 (ko) * 2008-07-02 2015-05-07 삼성디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
TWI395037B (zh) * 2008-10-13 2013-05-01 Prime View Int Co Ltd 主動元件陣列基板及其檢測方法
KR20130031559A (ko) * 2011-09-21 2013-03-29 삼성디스플레이 주식회사 박막 트랜지스터 표시판
TW201324760A (zh) * 2011-12-07 2013-06-16 Chunghwa Picture Tubes Ltd 畫素結構及其製造方法
KR101984199B1 (ko) * 2012-10-08 2019-05-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
KR20140053626A (ko) 2012-10-26 2014-05-08 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR102025835B1 (ko) 2012-11-26 2019-11-27 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
TWI494667B (zh) * 2013-05-17 2015-08-01 Au Optronics Corp 線路基板及包含其之顯示面板
KR20150037198A (ko) * 2013-09-30 2015-04-08 삼성디스플레이 주식회사 표시패널 및 이를 갖는 표시장치
TWI498576B (zh) * 2013-11-01 2015-09-01 Chunghwa Picture Tubes Ltd 顯示面板及其測試方法
KR102274701B1 (ko) * 2014-12-29 2021-07-08 엘지디스플레이 주식회사 패드 구조 및 이를 포함하는 표시장치
KR102355256B1 (ko) 2015-01-22 2022-01-25 삼성디스플레이 주식회사 표시 장치
CN104656292B (zh) * 2015-03-17 2018-04-17 京东方科技集团股份有限公司 阵列基板及制造方法、显示面板及其测试方法、显示装置
KR102315889B1 (ko) * 2015-04-14 2021-10-21 삼성디스플레이 주식회사 표시 패널
KR20160148829A (ko) * 2015-06-16 2016-12-27 삼성디스플레이 주식회사 표시 장치 및 그의 리페어 방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002202522A (ja) 2000-12-13 2002-07-19 Lg Phillips Lcd Co Ltd 液晶ディスプレイパネル及びその製造方法
JP2005091962A (ja) 2003-09-19 2005-04-07 Sharp Corp 電極配線基板および表示装置
JP2005181706A (ja) 2003-12-19 2005-07-07 Seiko Epson Corp 電気光学装置用基板、電気光学装置、電子機器および半導体装置
JP2006058721A (ja) 2004-08-23 2006-03-02 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法および電子機器
JP2006209089A (ja) 2004-12-27 2006-08-10 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2009145849A (ja) 2007-12-18 2009-07-02 Hitachi Displays Ltd 表示装置
JP2010016348A (ja) 2008-06-30 2010-01-21 Samsung Mobile Display Co Ltd 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置
US20100149473A1 (en) 2008-12-12 2010-06-17 Au Optronics Corporation Pixel array and manufacturing method thereof
JP2016197735A (ja) 2009-10-30 2016-11-24 株式会社半導体エネルギー研究所 半導体装置
JP2011129554A (ja) 2009-12-15 2011-06-30 Epson Imaging Devices Corp Ｆｐｃ基板が接続された回路基板及びｆｐｃ基板と回路基板との接続方法。
US20120044432A1 (en) 2010-08-19 2012-02-23 Au Optronics Corporation Pixel array substrate, conductive structure and display panel

Also Published As

Publication number Publication date
KR20180063931A (ko) 2018-06-14
US20180158837A1 (en) 2018-06-07
EP3330790A1 (en) 2018-06-06
US20210134842A1 (en) 2021-05-06
JP2018092171A (ja) 2018-06-14
US10910409B2 (en) 2021-02-02
KR102593485B1 (ko) 2023-10-24
EP3330790B1 (en) 2020-05-13
CN108155209A (zh) 2018-06-12
CN108155209B (zh) 2023-08-25
TWI745489B (zh) 2021-11-11
KR20230151504A (ko) 2023-11-01
TW201824233A (zh) 2018-07-01
US11862645B2 (en) 2024-01-02

Similar Documents

Publication Publication Date Title
CN108281460B (zh) 触摸有机发光显示装置
JP7053163B2 (ja) 有機発光表示装置
JP7046578B2 (ja) 表示装置
KR102312557B1 (ko) 유기 발광 표시 장치
US10802634B2 (en) Touch display panel and touch display device
CN110737351B (zh) 触摸显示面板和触摸显示设备
JP7208196B2 (ja) タッチディスプレイ装置
US10910464B2 (en) Electronic device including an IC
WO2022001434A1 (zh) 显示面板和显示装置
KR102483321B1 (ko) 표시 장치 및 그 제조 방법
KR20210105458A (ko) 표시 장치
CN111937489A (zh) 显示装置
KR20210013449A (ko) 표시 장치
KR102541880B1 (ko) 표시 패널
KR20200136546A (ko) 표시장치
CN113835547A (zh) 触摸显示器件
KR102460550B1 (ko) 표시 패널
JP7493577B2 (ja) 発光表示装置およびその製造方法
US11800763B2 (en) Display device
CN110197841B (zh) 显示面板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220323

R150 Certificate of patent or registration of utility model

Ref document number: 7046578

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150