TW201824233A - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TW201824233A
TW201824233A TW106140106A TW106140106A TW201824233A TW 201824233 A TW201824233 A TW 201824233A TW 106140106 A TW106140106 A TW 106140106A TW 106140106 A TW106140106 A TW 106140106A TW 201824233 A TW201824233 A TW 201824233A
Authority
TW
Taiwan
Prior art keywords
data pad
data
pad
disposed
line
Prior art date
Application number
TW106140106A
Other languages
English (en)
Other versions
TWI745489B (zh
Inventor
李昭英
盧大鉉
方鉉喆
徐常源
玄宙羲
Original Assignee
南韓商三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星顯示器有限公司 filed Critical 南韓商三星顯示器有限公司
Publication of TW201824233A publication Critical patent/TW201824233A/zh
Application granted granted Critical
Publication of TWI745489B publication Critical patent/TWI745489B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/82—Interconnections, e.g. terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一種顯示裝置，包含基板，基板包含顯示區域及焊墊區域，以及複數個資料焊墊，係提供於基板上的焊墊區域並沿著第一方向及第二方向配置，其中複數個資料焊墊包含第一資料焊墊，第二資料焊墊係設置為與第一資料焊墊在第一方向上相鄰，第三資料焊墊係設置為與第一資料焊墊在第二方向上相鄰，以及第四資料焊墊係設置為與第二資料焊墊在第二方向上相鄰，且第一資料焊墊及第二連接線分別設置於不同層。

Description

顯示裝置
本申請案主張於2016年12月2日向韓國智慧財產局提出之申請案號為10-2016-0163571之優先權，此篇專利所有利益，以及全部內容通過引用併入此文。
本發明的例示性實施例涉及一種顯示裝置。
顯示影像的顯示裝置包含液晶顯示器(LCD)及有機發光二極體(OLED)及其類似物。這樣的顯示裝置通常包含提供有複數個像素、以及向複數個像素提供訊號的驅動器的顯示面板。顯示面板中提供個複數條閘極線及資料線，每個像素連接對應的閘極線及對應的資料線，並接收預定的訊號，驅動器可包含閘極驅動器以及資料驅動器，閘極線接收來自閘極驅動器的閘極訊號，資料線接收來自資料驅動器的資料訊號。
驅動器可以積體電路(IC)晶片提供，此IC晶片可連接至顯示面板的一個邊緣。
焊墊可提供在顯示面板中以連接驅動器。這種焊墊可設置於顯示面板邊緣處，並與顯示面板邊緣平行。隨著顯示裝置的解析度提高，焊墊數量增加將導致焊墊無法設置於同一列。因此，可以將焊墊設置於兩列。在本發明中，連接至位於第二列的焊墊的連接線連接至可以定位於第一列中相鄰的兩個焊墊之間。
為避免設置於第一列的連接線及設置於第二列的焊墊發生短路，在第一列的焊墊的連接線及第二列的焊墊的連接線之間設置有有預定距離以分隔彼此。因此，形成焊墊的整個區域將會變大。
所描述的技術已致力於提供可減少焊墊區域的顯示裝置。
根據例示性實施例的顯示裝置包含基板，基板包含顯示區域及焊墊區域，複數個焊墊提供於基板的焊墊區域上，且沿著第一方向和第二方向配置，且連接線分別連接至至複數個資料焊墊，其中複數個資料焊墊包含第一資料焊墊，設置為與第一資料焊墊在第一方向上相鄰的第二資料焊墊，設置為與第一資料焊墊在第二方向上相鄰的第三資料焊墊，設置為與第二資料焊墊在第二方向上相鄰的第四資料焊墊，連接線包含連接至至第一資料焊墊的第一連接線，以及設置於第一資料焊墊與第三資料焊墊之間且連接至第二資料焊墊的第二連接線，且第一資料焊墊及第二連接線分別設置於不同層。
在例示性實施例中，第三資料焊墊及第二連接線可分別設置於不同層。
在例示性實施例中，第一資料焊墊及第二資料焊墊可分別設置於不同層。
在例示性實施例中，第一資料焊墊及第三資料焊墊可設置於同一層，且第二資料焊墊及第四資料焊墊可設置於同一層。
在例示性實施例中，第一連接線可與第一資料焊墊設置於同一層且可直接連接至第一資料焊墊，且第二連接線可與第二資料焊墊設置於同一層且可直接連接至第二資料焊墊。
在例示性實施例中，顯示裝置可進一步包含設置於基板上的第一閘極絕緣層及第二閘極絕緣層，第一資料焊墊及第三資料焊墊可設置於第一閘極絕緣層與第二閘極絕緣層之間，且第二資料焊墊及第四資料焊墊可設置於第二閘極絕緣層上。
在例示性實施例中，顯示裝置可進一步包含提供於顯示裝置的基板上的複數條閘極線以及複數條資料線，其中複數條連接線係連接至複數條資料線。
在例示性實施例中，顯示裝置可進一步包含提供於基板的焊墊區域的測試電路部分，以及連接複數個資料焊墊及測試電路部分的複數條測試線，其中複數條測試線可包含將第一資料焊墊及測試電路部分彼此連接的第一測試線，以及將第二資料焊墊及測試電路部分彼此連接的第二測試線。
在例示性實施例中，第一測試線可與第一資料焊墊設置於同一層且直接連接至第一資料焊墊，以及第二測試線可與第二資料焊墊設置於同一層且直接連接至第二資料焊墊。
在例示性實施例中，顯示裝置可進一步包含設置於基板的顯示區域上的半導體層，第一閘極絕緣層及第二閘極絕緣層係設置於半導體層上，第一閘極線係提供於第一閘極絕緣層與第二閘極絕緣層之間，且第二資料線係提供於第二閘極絕緣層上。
在例示性實施例中，第一資料焊墊係提供為與第一閘極線於同一層，且第二資料焊墊係提供為與第二資料線於同一層。
在例示性實施例中，第一資料焊墊可包含與第一閘極線相同的材料，且第二資料焊墊可包含與第二閘極線相同的材料。
在例示性實施例中，複數個焊墊可進一步包含設置為與第二資料焊墊在第一方向上相鄰的第五資料焊墊，其中第五資料焊墊係提供為與第二資料焊墊不同層，且第五資料焊墊係提供為與第一資料焊墊於同一層。
在例示性實施例中，複數個資料焊墊可進一步包含提供為與第五資料焊墊在第一方向上相鄰的第六資料焊墊，其中第六資料焊墊係提供為與第五資料焊墊不同層，且第六資料焊墊係提供為與第二資料焊墊於同一層。
在例示性實施例中，複數條連接線中的三個係提供在第一資料焊墊與第三資料焊墊之間。
在例示性實施例中，第二連接線與第一資料焊墊的至少一部分重疊。
在例示性實施例中，顯示裝置可進一步包含虛設資料焊墊，提供為與複數個資料焊墊相鄰。
在例示性實施例中，虛設資料焊墊可提供為與複數個資料焊墊於同一層。
在例示性實施例中，複數個資料焊墊可進一步包含提供為與第二資料焊墊在第一方向上相鄰的第三資料焊墊，以及提供為與第一資料焊墊在第二方向上相鄰的第四資料焊墊。
在例示性實施例中，第三資料焊墊係提供為與第二資料焊墊不同層，第三資料焊墊係提供為與第一資料焊墊於同一層，第四資料焊墊係提供為與第一資料焊墊不同層，第四資料焊墊係提供為與第二資料焊墊於同一層。
根據例示性實施例，相鄰的焊墊分別設置於不同層，所以可避免焊墊與連接線之間的短路。因此，焊墊與線之間的距離減少、線與線之間的距離減少、焊墊與焊墊之間的距離減少，繼而縮小焊墊區域。
以下，將參考繪示出本發明的例示性實施例的圖式以更完整的說明本發明。該領域之具有通常知識者將理解，所描述實施例在不脫離發明的精神及範圍的情況下可以多種不同方法改動。
圖式及說明書內容被視為說明性而非限制性，說明書中相同的元件符號表示相同的元件。
另外，為了更完整的理解及便於描述，圖式中繪示的每個構造的尺寸及厚度是任意顯示的，但本發明不限於此。在圖式中，為了清楚理解，將誇大描繪層、薄膜、面板及區域的厚度。
還應理解，當層、膜、區域或基板被稱為在另一層或基板“上(on)”時，其可直接在另一元件上或亦可能出現中間元件。相反的，當元件被稱為直接在另一層或基板“直接...上(directly on)”時，其不存在中間元件。還應理解，當層、膜、區域或基板被稱為在另一層或基板“上(on)”時，其可直接在另一元件上或亦可能出現中間元件。
此外，除非有相反的明卻描述，用語「包含(comprise)」以及如變型的「包含(comprises)」或「包含(comprising)」將理解為意在包含列出的元件但不排除任何其它元件。
本說明書之中，片語「在平面圖中(in a plan view)」意思為由上方觀察目標部分，而片語「在截面上(on a cross-section)」意思為藉由側面垂直切割目標部分以觀察截面構造。
應該理解，儘管用語「第一(first)」、「第二(second)」、「第三(third)」可用於描述各種元件、部件、區域、層及/或部分，這些元件、部件、區域、層及/或截面不限於此。這些用語僅用於區分一元件、元件、區域、層或部分與另一元件、元件、區域、層或部分。因此，「第一元件(a first element)」、「元件(component)」、「區域(region)」、「層(layer)」或「部分(section)」於下面描述中可稱為第二元件、元件、區域、層或部分而不背離本文教示。
本文所指用語目的為描述特定實施例而並非限制性用意。如本文中所使用，單數形式「一(a)」、「一(an)」以及「一(the)」意思為包含複數形式，包含「至少一個(at least one)」，除非內容另有明確說明。「或(Or)」意思為「及/或(and/or)」。如本文中所使用，該用語「及/或(and/or)」包含任何以及所有的一個或多個所列相關項目的組合。還應理解，說明書中使用用語「包含(comprises)」及/或「包含(comprising)」或「包含(includes)」及/或「包含(including)」時，係指包含所陳述之特性、區域、整體、步驟、操作、元件及/或部件，但是不排除既存的或附加的一個或更多個其他特性、區域、整體、步驟、操作、元件、部件及/或群組。
再者，相對用語，如「下(lower)」或「下(bottom)」以及「上(upper)」或「上(top)」，係用於描述元件在圖中所繪示的與另一元件的關係。還應理解，相對用語除了途中所繪示的方向之外，旨在涵蓋裝置的不同方向。在例示性實施例中，當其中一個圖中的裝置翻轉時，描述為在其他元件的「下(lower)」側的元件將定位於其他元件的「上(upper)」側。因此例示性用語「下(lower)」，可以包含取決於圖的特定方向的「下(lower)」及「上(upper)」方向。同樣的，當其中一個圖中的裝置翻轉時，描述為在其他元件的「下方(below)」或「下方(beneath)」的元件將定位於其他元件的「上方(above)」。因此例示性用語「下方(below)」或「下方(beneath)」可以包含上方及下方兩個方向。
考慮到測量問題及與特定量的測量相關的誤差(亦即，測量系統的限制性)，本文所使用的用語「約(About)」或「大約(approximately)」係包含所述值且表示以該技術領域中具有通常知識者所定義的用於特定值的偏差的可接受範圍之中。例如，「約(about)」能表示在一或多個標準偏差內或在所述值的± 30%、20%、10%、5%內。
除非另有定義，否則本文所用之所有用語(包含技術與科學用語)具有與本發明概念所屬技術領域之通常知識者所通常理解的意義相同之含義。還應理解，通用字典中所定義之用語，應被解釋為具有與其在相關技術及/或說明書的上下文中意義一致之意義，且除非明確地於此定義，否則將不以理想化或過於正式的意義解釋。
這裡將參考作為理想化實施例的示意性截面圖來說明例示性實施例。因此，本文所述實施例不應該被解釋為限制於本文所示之特定區域的形狀，而是包含，例如製造，所導致形狀的誤差。在例示性實施例中，圖示或描述為平坦時，一般而言可具有粗糙及/或非線性的特徵。此外，所說明的銳角可以是圓形的(rounded)。因此，在圖中所繪示出的區域實質上是示意性的，它們的形狀不意在說明區域的精確形狀，且不意在限制本文所闡述之申請專利權利要求的範圍。
參考第1圖，將於下文描述根據例示性實施例的顯示裝置。
第1圖為根據例示性實施例的顯示裝置的俯視平面圖。
如第1圖所示，根據例示性實施例的顯示裝置100包含顯示區域DA及外圍區域PA。
在例示性實施例中，顯示裝置100可提供為一種有機發光二極體(OLED)顯示器。然而，本發明不限於此，且可提供為一種液晶顯示裝置(LCD)。
顯示區域DA可設置於顯示裝置100的中心，且外圍區域PA可圍繞顯示區域DA。然而，顯示區域DA及外圍區域PA的配置不限於此，且外圍區域PA可設置於顯示區域DA的側邊緣(lateral edge)。在替代的例示性實施例中，外圍區域PA可設置於顯示區域DA的上邊緣(upper edge)或下邊緣(lower edge)中。
複數條閘極線GL1至GLn(n為自然數)係彼此平行的設置於顯示裝置100的顯示區域DA中，以及複數條資料線DL1及DLm(m為自然數)係彼此平行的設置於顯示區域DA中。複數條閘極線GL1至GLn及複數條資料線DL1及DLm彼此絕緣，且藉由彼此交叉來定義複數個像素PX。每個像素PX為用於顯示圖像的最小單位，且複數個像素PX可以矩陣格式(matrix format)設置。複數個像素PX係與閘極線GL1至GLn以及資料線DL1及DLm連接，並從中接收預定的訊號。
顯示裝置100的外圍區域PA可包含焊墊區域AA。焊墊區域AA係設置於顯示裝置100的下邊緣，但本發明不限於此。在替代的例示性實施例中，焊墊區域AA可設置於顯示裝置100的另一個邊緣或可設置於顯示裝置100側邊緣。
焊墊區域AA所指區域係提供為複數個閘極焊墊500分別連接至複數條閘極線GL1至GLn，以及複數個資料焊墊600分別連接至複數條資料線DL1至DLm。
複數條資料線DL1至DLm可延伸至外圍區域PA，另資料線DL1至DLm及資料焊墊600可藉由連接線700彼此連接。連接線700可與資料線DL1至DLm提供於不同層上。絕緣層可提供在連接線700與資料線DL1至DLm之間，接觸孔係提供於每個絕緣層中，且連接線700及相對應的資料線DL1至DLm可藉由接觸孔相互連接。
可進一步提供測試電路部分800於焊墊區域AA中，且測試電路部分800係連接至複數個焊墊600。測試電路部分800及資料焊墊600可藉由測試線900連接。
在例示性實施例中，安裝有閘極驅動器及資料驅動器的積體電路(IC)晶片可附接於焊墊區域AA，舉例來說，IC晶片可藉由異向性導電膜(anisotropic conductive film，ACF)連接至複數個閘極焊墊500及複數個資料焊墊600。
接著參考第2圖詳細描述根據例示性實施例的顯示裝置的焊墊區域。
根據例示性實施例第2圖為顯示裝置的部分焊墊區域的俯視平面示意圖。
如第2圖所示，複數個資料焊墊600係設置於顯示裝置100的焊墊區域AA中(參考第1圖)。複數個資料焊墊600可沿著第一方向W1及第二方向W2排列。第二方向W2可為水平方向，且第一方向W1可為以預訂角度傾斜於第二方向W2的方向。然而，本發明不限於此，且第一方向W1可為垂直方向。也就是說，第一方向W1及第二方向W2可彼此垂直。
連接線700或測試線900係設置於焊墊600之間且在第二方向W2上彼此相鄰。連接線700的一端係連接到焊墊600，且連接線700的另一端係連接至顯示區域DA中(參考第1圖)的資料線DL1至DLm(參考第1圖)。也就是說，連接線700可將資料焊墊600及資料線DL1至DLm彼此連接。測試線900係連接資料焊墊600及測試電路部分800。
測試電路部分800是藉由施加預定訊號至顯示裝置100以確定顯示裝置100是否正常運作的裝置。也就是說，測試電路部分800產生預定訊號並施加該訊號至測試線900，且測試線900可藉由焊墊600施加該訊號至資料線DL1至DLm。
一個資料焊墊600係連接至一條連接線700及一條測試線900。在圖示的例示性實施例中，資料焊墊600係排列為四列。三條線700及900可設置於焊墊600之間並在第二方向W2上彼此相鄰。三條連接線700可設置在第一列中相鄰的資料焊墊600之間。二條連接線700及一條測試線900可設置在第二列中相鄰的資料焊墊600之間。一條連接線700及二條測試線900可設置在第三列中的相鄰的資料焊墊600之間。三條測試線900可設置在第四列中的相鄰的資料焊墊600之間。
可進一步提供虛設資料焊墊(dummy data pads)650於顯示裝置100的焊墊區域AA中。虛設焊墊650實質上可具有與資料焊墊600實質上相同的形狀。虛設資料焊墊650是浮動的並非連接至線。因此，沒有訊號施加至虛設資料焊墊650。虛設焊墊650可提供為與資料焊墊600於同一層。當IC晶片貼附至焊墊區域AA時，虛設焊墊650係作為對準鍵(alignment key)使用。
接著參考第3圖至第9圖，將參考第3圖至第9圖詳細描述根據例示性實施例的顯示裝置的資料焊墊及連接至資料焊墊的線。
第3圖是繪示例示性實施例中顯示裝置的一部分焊墊區域的放大的俯視平面圖，第4圖是第3圖部分的層的俯視平面圖，第5圖是第3圖其餘的層的俯視平面圖，以及第6圖同樣是第3圖其餘的層的俯視平面圖。第7圖是沿著第3圖的線VII-VII的截面圖，第8圖是沿著第3圖的線VIII-VIII的截面圖，以及第9圖是沿著第3圖的線IX-IX的截面圖。
如第3圖所示，複數個資料焊墊600在焊墊區域中沿著第一方向W1及第二方向W2排列成直線。複數個資料焊墊600可直線排列為四列，且四個資料焊墊600如第3圖中的直線排列在每一列中。第3圖係繪示焊墊區域的一部分，且四個以上的資料焊墊600可直線排列在每一列中。
複數個資料焊墊600包含第一列中最左邊的第一資料焊墊601及第二列中最左邊的第二資料焊墊602。第一資料焊墊601及第二資料焊墊602係設置圍在第一方向W1上彼此相鄰。第一資料焊墊601及第二資料焊墊602可分別設置於不同層。
第一資料焊墊601在平面圖中為四方形形狀，且實質實質上設置為平行四邊形形狀。平行四邊形的兩側可平行於第一方向W1 ，而其餘兩側平行於第二方向W2。第一資料焊墊601係連接第一連接線701及第一測試線901。第一連接線701係直接連接第一資料焊墊601，具體來說，可連接至第一資料焊墊601的上邊緣。第一連接線701可實質上沿垂直方向延伸。第一測試線901係直接連接至第一資料焊墊601，具體來說，可連接至第一資料焊墊601的下邊緣。第一測試線901可具有複數個彎曲部分，且可交替在垂直方向及第一方向W1上延伸。第一資料焊墊601、第一連接線701及第一測試線901係設置於同一層。
如第7圖所示，緩衝層120係提供於基板110上，且閘極絕緣層140係提供於緩衝層120上。
在例示性實施例中，緩衝層120係提供為單層氮化矽(SiNx)或由氮化矽(SiNx)及氧化矽(SiOx)所堆疊的多層。緩衝層120用於平坦化基板110的表面，並防止不必要成分，如雜質或滲入的溼氣。緩衝層120可不僅設置於基板110的外圍區域PA (參考第1圖)，亦可以設置於顯示區域DA(參考第1圖)。也就是說，緩衝層120可設置於基板110整個表面。然而，本發明不限於此，且在另一個例示性實施例中，緩衝層120可因需求而省略。
在例示性實施例中，閘極絕緣層140可包含無機絕緣材料如氧化矽(SiOx)、氮化矽(SiNx)、氮氧化矽(SiON)、氟氧化矽(SiOF)及氧化鋁(AlOx)及其類似物，或有機絕緣材料，且可提供為包含至少一種上述材料的單層或多層。舉例來說，在例示性實施例中，閘極絕緣層140包含第一閘極絕緣層141，及提供於第一閘極絕緣層141上的第二閘極絕緣層142。閘極絕緣層140不僅可設置於基板110的外圍區域PA (參考第1圖)，亦可設置於顯示區域DA(參考第1圖)中。也就是說，閘極絕緣層140可設置於基板110的整個表面。
第一資料焊墊601係設置於第一閘極絕緣層141上，且第二閘極絕緣層142係設置於第一資料焊墊601上。第二閘極絕緣層142覆蓋第一資料焊墊601的一部分，具體來說，第二閘極絕緣層142覆蓋第一資料焊墊601的一個邊緣。也就是說，第一資料焊墊601的邊緣可設置於第一閘極絕緣層141與第二閘極絕緣層142之間。
層間絕緣層160可提供於第二閘極絕緣層142之上。在例示性實施例中，層間絕緣層160包含無機絕緣材料如氧化矽(SiOx)、氮化矽(SiNx)、氮氧化矽(SiON)、氟氧化矽(SiOF)及氧化鋁(AlOx)及其類似物，或有機絕緣材料，且提供包含上述至少一種材料的單層或多層。
重疊至少一部份的第一資料焊墊601的接觸孔1161係提供於第二閘極絕緣層142及層間絕緣層160。接觸孔1161與第一資料焊墊601的中心部分重疊。
第一輔助資料焊墊671係提供於層間絕緣層160上。第一輔助資料焊墊671係藉由連接至接觸孔1161連接至第一資料焊墊601。第一輔助資料焊墊671覆蓋與接觸孔1161重疊的部分的第一資料焊墊601。
電路板410面向基板110，且焊墊部分420係設置於電路板410下方。資料驅動器係安裝於電路板410中，且焊墊區域420係連接至焊墊驅動器。電路板410及焊墊部分420提供IC晶片(參考第2圖)。
異向性導電膜440係提供為在基板110與電路板410之間。異向性導電膜440係為用於電路連接的黏合膜(adhesive film)，且具有異向性，使異向性導電膜440在一個方向導電但於其他方向則絕緣。異向性導電膜440包含藉由熱固化的黏著劑及由黏著劑提供的微導電粒子(micro-conductive particle)450。當在高溫時對異向性導電膜440施加壓力，微導電粒子450接觸IC晶片的第一輔助資料焊墊671及焊墊部分420(第2圖的IC晶片)，因此，第一輔助焊墊671及焊墊部分420彼此電連接。此外，當黏著劑固化時，基板110及電路板410彼此物理連接。
參考第3圖及第5圖，舉例來說，第二資料焊墊602在平面圖為四邊形形狀，且實質上為平行四邊形形狀。平行四邊形兩側平行於第一方向W1且其餘兩側平行第二方向W2。第二資料焊墊602的形狀相似於第一資料焊墊601。第二資料焊墊602係設置於第一資料焊墊601的下側且在第一方向W1上與第一資料焊墊601相鄰。第二資料焊墊602連接第二連接線702及第二測試線902。第二連接線702係直接連接至第二資料焊墊602，具體來說，可連接至第二資料焊墊602的上邊緣。第二連接線702可包含複數個彎曲部分，且可交替在垂直方向及第一方向W1上延伸。第二測試線902直接連接至第二資料焊墊602，具體來說，可連接至第二資料焊墊602的下側。第二測試線902可包含複數個彎曲部分，且可交的在垂直方向及第一方向W1上延伸。第二資料焊墊602、第二連接線702及第二測試線902係設置於同一層。第二資料焊墊602係與第一資料焊墊601、第一連接線701及第一測試線901設置於不同層。
如第8圖所示，緩衝層120係設置於基板110上，閘極絕緣層140係設置於緩衝層120上，且第二資料焊墊602係設置於閘極絕緣層140上。第二資料焊墊602係設置於第二閘極絕緣層142上。
層間絕緣層160係設置於第二資料焊墊602上。層間絕緣層160覆蓋第二資料焊墊602的一部分，具體來說，覆蓋第二資料焊墊602的一個邊緣。也就是說，第二資料焊墊602的邊緣可設置於第二閘極絕緣層142與層間絕緣層160之間。接觸孔1162與提供於層間絕緣層160的第二資料焊墊602的至少一部分重疊。接觸孔1162可接觸第二資料焊墊602的中心部分。
第二輔助資料焊墊672係設置於層間絕緣層160上。第二輔助資料焊墊672係藉由接觸孔1162連接至第二資料焊墊602。第二輔助資料焊墊672覆蓋與接觸孔1162重疊的部分的第二資料焊墊602。
參考第3圖及第4圖，複數個資料焊墊600可包含設置於第三列最左側的第三資料焊墊603。第三資料焊墊603係設置為與第二資料焊墊602在第一方向W1上相鄰。第三資料焊墊603可設置在與第二資料焊墊602不同層。
第三資料焊墊603在平面圖中係設置為四邊形形狀，舉例來說，可實質上提供為平行四邊形的形狀。平行四邊形的兩側平行於第一方向W1，且其餘兩側平行於第二方向W2。第三資料焊墊603的形狀可與第二資料焊墊602相似。第三資料焊墊603係設置於第二資料焊墊602下方，且設置為與第二資料焊墊602在第一方向W1上相鄰。第三資料焊墊603係連接第三連接線703及第三測試線903。第三連接線703直接連接至第三資料焊墊603，具體來說，可連接至第三資料焊墊603的上邊緣。第三連接線703可包含複數個彎曲部分，且可交替的在垂直方向及第一方向W1上延伸。第三測試線903直接連接至第三資料焊墊603，具體來說，可連接至第三資料焊墊603下邊緣。第三測試線903可包含複數個彎曲部分，且可交替的在垂直方線及第一方向W1上延伸。第三資料焊墊603、第三連接線703及第三測試線903係設置於同一層。第三資料焊墊603可與第一資料焊墊601、第一連接線701及第一測試線901設置於同一層。第三資料焊墊603與第二資料焊墊602、第二連接線702及第二測試線902設置於不同層。
參考第3圖及第5圖，複數個資料焊墊600可進一步包含設置於第四列最左側的第四資料焊墊604。第四資料焊墊604設置為與第三資料焊墊603在第一方向W1上相鄰。第四資料焊墊604可與第三資料焊墊603設置於不同層。
第四資料焊墊604在平面圖中係設置為四邊形形狀，舉例來說，可實質上提供為平行四邊形的形狀。平行四邊形的兩側平行於第一方向W1，而其餘兩側平行於第二方向W2。第四資料焊墊604的形狀可與第三資料焊墊603相似。第四資料焊墊604係設置於第三資料焊墊603下方，且可設置為與第三資料焊墊603在第一方向W1上相鄰。第四資料焊墊604係連接第四連接線704及第四測試線904。第四連接線704直接連接至第四資料焊墊604，具體來說，可連接至第四資料焊墊604的上邊緣。第四連接線704可包含複數個彎曲部分，且交替的在垂直方向及第一方線W1上延伸。第四測試線904直接連接至第四資料焊墊604，具體來說，可連接至第四資料焊墊604的下邊緣。第四測試線904可實質上在垂直方向上延伸。第四資料焊墊604、第四連接線704及第四測試線904係設置於同一層。第四資料焊墊604可與第二資料焊墊602、第二連接線702及第二測試線902設置於同一層。第四資料焊墊604與第一資料焊墊601、第一連接線701、第一測試線901、第三資料焊墊603、第三連接線703及第三測試線903設置於不同層。
接著參考第3圖及第4圖，複數個資料焊墊600可進一步包含設置於第一列的第五資料焊墊605。第五資料焊墊605係設置為與第一資料焊墊601在第二方向W2上相鄰。第五資料焊墊605可與第一資料焊墊601設置於同一層。
第五資料焊墊605平面圖中係設置為四邊形形狀，且舉例來說，可以實質上提供為平行四邊形形狀。平行四邊形的兩側平行於第一方向W1，且其餘兩側平行於第二方向W2。第五資料焊墊605的形狀可與第一資料焊墊601相似。第五資料焊墊605係設置於第一資料焊墊601右側，且與第一資料焊墊601在第二方向W2上相鄰。第五資料焊墊605係連接第五連接線705及第五測試線905。第五連接線705直接連接至第五資料焊墊605，具體來說，可連接至第五資料焊墊605的上邊緣。第五連接線705可實質上延伸於垂直方向。第五測試線905直接連接至第五資料焊墊605，具體來說，可連接至第五資料焊墊605的下邊緣。第五測試線905可包含複數個彎曲部分，且交替在垂直方向及第一方向W1上延伸。第五資料焊墊605、第五連接線705及第五測試線905係設置於同一層。第五資料焊墊605可與第一資料焊墊601、第一連接線701及第一測試線901設置於同一層。
參考第3圖及第5圖，複數個資料焊墊600可進一步包含設置於第二列的第六資料焊墊606、設置於第三列的第七資料焊墊607，以及設置於第四列的第八資料焊墊608。第六資料焊墊606係設置為與第五資料焊墊605在第一方向W1上相鄰。第七資料焊墊607係設置為與第六資料焊墊606在第一方向W1上相鄰。第八資料焊墊608係設置為與第七資料焊墊607在第一方向W1上相鄰。
第六資料焊墊606、第七資料焊墊607及第八資料焊墊608在平面圖中提供為四邊形形狀，舉例來說，可為與第五資料焊墊605相似的形狀。
第六資料焊墊606直接連接第六連接線706及第六測試線906，且與第六連接線706及第六測試線906設置於同一層。第六資料焊墊606與第五資料焊墊605、第五連接線705及第五測試線905設置於不同層。第七資料焊墊607直接連接第七連接線707及第七測試線907，且與第七連接線707及第七測試線907設置於同一層。第七資料焊墊607可與第五資料焊墊605、第五連接線705及第五測試線905設置於同一層。第七資料焊墊607與第六資料焊墊606、第六連接線706及第六測試線906設置於不同層。第八資料焊墊608直接連接第八連接線708及第八測試線908，且與第八連接線708及第八測試線908設置於同一層。第八資料焊墊608與第六資料焊墊606、第六連接線706及第六測試線906設置於同一層。第八資料焊墊608與第五資料焊墊605、第五連接線705、第五測試線905、第七資料焊墊607、第七連接線707及第七測試線907設置於不同層。
設置於同一列資料焊墊600係分別設置於同一層。在例示性實施例中，設置於第一列的複數個資料焊墊600係設置於同一層。設置於第二列的複數個資料焊墊600係設置於同一層。設置於第三列的複數個資料焊墊600係設置於同一層。設置於第四列的複數個資料焊墊600係設置於同一層。與連接線700及測試線900連接的資料焊墊600設置為與各個資料焊墊600於同一層，且與之直接連接。
設置為在第一方向W1彼此相鄰但不同列的資料焊墊600分別設置於不同層。在例示性實施例中，舉例來說，設置於第一列的資料焊墊600與設置於第二列的資料焊墊600設置於不同層。設置於第二列的資料焊墊600與設置於第三列的資料焊墊600設置於不同層。設置於第三列的資料焊墊600與設置於第四列的資料焊墊600設置於不同層。在這種情況下，設置於第一列的資料焊墊600可與設置於第三列的資料焊墊600設置於同一層。設置於第二列的資料焊墊600可與設置於第四列的資料焊墊600設置於同一層。然而，本發明不限於此，資料焊墊600於第一、二、三及四列可分別設置於不同層。
三條線700及900設置於同列的資料焊墊600之間且在第二方向W2上彼此相鄰。在例示性實施例中，舉例來說，第二連接線702、第三連接線703及第四連接線704係設置於第一資料焊墊601及第五資料焊墊605之間。第三連接線703、第四連接線704及第五測試線905係設置於第二資料焊墊602與第六資料焊墊606之間。第四連接線704、第五測試線905及第六測試線906係設置於第三資料焊墊603與第七資料焊墊607之間。第五測試線905、第六測試線906及第七測試線907係設置於第四資料焊墊604及第八資料焊墊608之間。
第一資料焊墊601及第二連接線702彼此相鄰，且第一資料焊墊601及第二連接線702可施加不同電壓。因此，需要避免第一資料焊墊601及第二連接線702短路的設計。當第一資料焊墊601及第二連接線702設置於同一層，第一資料焊墊601及第二連接線702可能短路。為了避免第一資料焊墊601與第二連接線702之間短路，第一資料焊墊601及第二連接線702之間需設置於一個寬間隙(wide gap)以隔開彼此。如圖所示的例示性實施例中，第一資料焊墊601及第二連接線702分別設置於不同層，因此即便第一資料焊墊601與第二連接線702之間的間隙減小，第一資料焊墊601及第二連接線702也不會短路。
第二連接線702及第三連接線703彼此相鄰，且可分別施加不同的電壓。因此，需要避免第二連接線702及第三連接線703短路的設計。當第二連接線702及第三連接線703設置於同一層，第二連接線702及第三連接線703可能短路。為了避免短路，第二連接線702及第三連接線703之間需設置於一個寬間隙以隔開彼此。如圖所示的例示性實施例中，第二連接線702及第三連接線703分別設置於不同層，因此即便第二連接線702及第三連接線703的間隙減小，第二連接線702及第三連接線703也不會短路。
第三連接線703及第四連接線704彼此相鄰，且可分別施加不同的電壓。因此，需要避免第三連接線703及第四連接線704短路的設計。當第三連接線703及第四連接線704設置於同一層，第三連接線703及第四連接線704可能短路。為了避免短路，第三連接線703及第四連接線704之間需設置於一個寬間隙以隔開彼此。如圖所示的例示性實施例中的示意圖中，第三連接線703及第四連接線704分別設置於不同層，因此即便第三連接線703及第四連接線704的間隙減小，第三連接線703及第四連接線704也不會短路。
第四連接線704及第五資料焊墊605彼此相鄰，且第四連接線704及第五資料焊墊605可分別施加不同的電壓。因此，需要避免第四連接線704及第五資料焊墊605短路的設計。當第四連接線704及第五資料焊墊605設置於同一層，第四連接線704及第五資料焊墊605可能短路。為了避免短路，第四連接線704及第五資料焊墊605之間需設置一個寬間隙以隔開彼此。如圖所示的例示性實施例中，第四連接線704及第五資料焊墊605分別設置於不同層，因此即便第四連接線704及第五資料焊墊605的間隙減小，第四連接線704及第五資料焊墊605也不會短路。
如本文描述，如圖所示的例示性實施例中，資料焊墊600以及線700及900彼此相鄰且分別設置於不同層，且據此，相鄰的資料焊墊600與線700及900之間的距離可減小。線700及900的距離可減小，且在第二方向W2上彼此相鄰的資料焊墊600之間的距離可減小。因此，焊墊區域AA的面積會減小。
如上，已敘述資料焊墊600，但本發明不限於此。也可以將相似結構施加於閘極焊墊。
接著，將於參考第10圖至第14圖說明根據例示性實施例顯示裝置的顯示區域。
第10圖係為根據例示性實施例的顯示裝置的一個像素的等效電路。
如第10圖所示，根據例示性實施例的顯示裝置包含複數條訊號線151、152、153、171、172及192以及與個複數條訊號線連接並實質上排列為矩陣格式的複數個像素PX。
個別像素PX包含連接複數條訊號線151、152、153、171、172及192的複數個電晶體T1、T2、T3、T4、T5及T6、儲存電容器Cst以及有機發光二極體(OLD)。
電晶體T1、T2、T3、T4、T5及T6包含驅動電晶體T1、開關電晶體(switching transistor)T2、補償電晶體(compensation transistor)T3、初始化電晶體(initialization transistor)T4、操作控制電晶體(operation control transistor )T5及發光控制電晶體T6。訊號線151、152、153、171、172及192包含發送掃描訊號Sn的掃描線151，前掃描線152將前掃描訊號Sn-1傳送至初始化電晶體T4，發光控制線153傳送發光控制訊號EM至操作控制電晶體T5及發光控制電晶體T6，當資料線171跨過(crossing)掃描線151時傳送資料訊號DM，驅動電壓線172傳送驅動電壓ELVDD，且提供為實質上平行於資料線171，以及初始化電壓線192傳送初始化電壓Vint以初始化驅動電晶體T1。
驅動電晶體T1的閘極電極G1連接至儲存電容Cst的第一端Cst1，驅動電晶體T1的源極電極S1經由操作控制電晶體T5與驅動電壓線172連接，且驅動電晶體T1的汲極電極D1是經由發光控制電晶體T6電連接至有機發光二極體OLD的陽極。驅動電晶體T1根據開關電晶體T2的開關操作接收資料訊號DM，並施加驅動電流Id至有機發光二極體OLD。
當連接至驅動電晶體T1的源極電極S1時，開關電晶體T2的閘極電極G2連接至掃瞄線151，開關電晶體T2的源極電極S2連接至資料線171，且開關電晶體T2的汲極電極D2經由操作控制電晶體T5連接於驅動電極線172。開關電晶體T2係根據由掃描線151接收的掃描訊號Sn啟動(turn on)，且執行開關操作，以將傳送到資料線171的資料訊號DM傳送至驅動電晶體T1的源極電極S1。
當連接至驅動電晶體T1的汲極電擊D1時，補償電晶體T3的閘極電極G3連接至掃瞄線151，補償電晶體T3的源極電極S3經由發光控制電晶體T6連接至有機發光二極體OLD的陽極，且補償電晶體T3的汲極電極D3連接至初始化電晶體T4的閘極電極G4、儲存電容器Cst的第一端Cst1及驅動電晶體T1的閘極電極G1。補償電晶體T3係根據藉由掃瞄線151接收的掃描訊號Sn啟動，且藉由將驅動電晶體T1的閘極電極G1及汲極電極D1彼此連接以二極體連接驅動電晶體T1。
初始化電晶體T4的閘極電極G4係連接至前掃描線152，初始化電晶體T4的源極電極S4係連接至初始化電壓線192，初始化電晶體T4的汲極電極D4係藉由補償電晶體T3的閘極電極G3連接至儲存電容器Cst的第一端Cst1及驅動電晶體T1的閘極電極G1。初始化電晶體T4通過藉由前掃描線152接收的前掃描訊號Sn-1而開啟，且藉由傳送初始化電壓Vint至驅動電晶體T1的閘極電極G1以執行初始化操作初始化驅動電晶體T1的閘極電極G1的初始閘極電壓。
操作控制電晶體T5的閘極電極G5係連接至發光控制線153，操作控制電晶體T5的源極電極S5係連接至驅動電壓線172，且操作控制電晶體T5的汲極電極D5係連接至驅動電晶體T1的源極電極S1及開關電晶體T2的汲極電極D2。
發光控制電晶體T6的閘極電極G6係連接至發光控制線153，發光控制電晶體T6的源極電極S6係連接至驅動電晶體T1的汲極電極D1及補償電晶體T3的源極電極S3，且發光控制電晶體T6的汲極電極D6係電連接至有機發光二極體OLD的陽極。操作控制電晶體T5及發光控制電晶體T6根據藉由發光控制線153接收的發光控制訊號EM同時開啟，以使驅動電極ELVDD藉由二極體連接的驅動電晶體T1得到補償，並連接至有機發光二極體OLD。
儲存電容器Cst的第二端Cst2係連接至驅動電壓線172，另有機發光二極體OLD的陰極係連接至傳送共用電壓ELVSS的共用電壓線741。
第10圖的根據例示性實施例的顯示裝置的細節構造將參考第11圖、第12圖、第13圖及第14圖一同描述。
第11圖為根據例示性實施例中的顯示裝置的電容及複數個電晶體的示意平面圖，第12圖為第11圖的細節平面圖，第13圖為第12圖中沿著現XIII-XIII的截面圖，第14圖為第12圖中沿著線XIV-XIV的截面圖。
在下文中，根據例示性實施例的顯示裝置的細節平面結構將於第11圖描述，然後平面結構的細節將進一步於第13圖及第14圖描述。
根據例示性實施例的顯示裝置包含掃描線151、前掃描線152及發光控制線153，沿著列方向設置且分別施加掃描訊號Sn、前掃描訊號Sn-1及發光控制訊號EM。此外，顯示裝置包含跨過掃描線151、前掃描線152及發光控制線153的資料線171及驅動電壓線172，並分別施加資料訊號DM及驅動電壓ELVDD。初始化電壓Vint經由初始化電晶體T4從初始化電壓線192傳送至補償電晶體T3。初始化電壓線192包含交替提供的直線(straight line)及斜線(oblique line)。
此外，每一個像素PX 包含驅動電晶體T1，開關電晶體T2、補償電晶體T3、初始化電晶體T4、操作控制電晶體T5、發光控制電晶體T6、儲存電容器Cst及有機發光二極體OLD。
有機發光二極體OLD包含像素電極191、有機發光層370及共用電極270。
驅動電晶體T1、開關電晶體T2、補償電晶體T3、初始化電晶體T4、操作控制電晶體T5及發光控制電晶體T6的通道(channel)分別提供於連接的半導體連接層130，且半導體層130可彎曲成多種形狀。在例示性實施例中，舉例來說，半導體層130包含多晶矽或氧化物半導體。
孔道131包含提供於驅動電晶體T1中的驅動通道131a、提供於開關電晶體T2的開關通道131b、提供於補償電晶體T3的補償通道131c、提供於初始化電晶體T4的初始通道131d、提供於操作控制電晶體T5的操作控制通道131e，以及提供於發光控制電晶體T6的發光控制通道131f。
驅動電晶體T1包含驅動通道131a、驅動閘極電極155a、驅動源極電極136a及驅動汲極電極137a。驅動閘極電極155a與驅動通道131a重疊，且驅動源極電極136a及驅動汲極電極137a與驅動通道131a的相對側相鄰。驅動閘極電極155a係藉由接觸孔61連接至第一資料連接元件174。
開關電晶體T2包含開關通道131b、開關閘極電極155b、開關源極電極136b及開關汲極電極137b。開關閘極電極155b為向下延展部分的掃描線151，與開關通道131b重疊，且開關供電閘極電極136b及開關汲極電極137b與開關通道131b的相對側相鄰。開關供電閘極電極136b係藉由接觸孔62連接至資料線171。
補償電晶體T3包含補償通道131c、補償閘極電極155c、補償源極電極136c及補償汲極電極137c。補償閘極電極155c為與補償通道131c重疊的部分的掃描線151。補償源極電極136c及補償汲極電極137c與補償通道131c的相對側相鄰。補償汲極電極137c係藉由接觸孔63連接至第一資料連接元件174。
初始化電晶體T4包含初始化通道131d、初始化閘極電極155d、初始化源極電極136d及初始化汲極電極137d。為避免漏電流產生，兩個皆提供為前掃描線152的一部分的初始閘極電極155d，且二初始閘極電極155d與初始化通道131d重疊。初始化源極電極136d及初始化汲極電極137d與初始化通道131d的相對側相鄰。初始化源極電極136d係藉由接觸孔64連接至第二資料連接元件175。
操作控制電晶體T5包含操作控制通道131e、操作控制閘極電極155e、操作控制源極電極136e及操作控制汲極電極137e。操作控制閘極電極155e為與操作控制孔洞131e重疊的部分的發光控制線153，且操作控制源極電極136e及操作控制汲極電極137e與操作控制通道131e的相對側相鄰。操作控制源極電極136e係藉由接觸孔65連接至從驅動電壓線172延伸的部分。
發光控制電晶體T6包含發光控制通道131f、發光控制閘極電極155f、發光控制源極電極136f及發光控制汲極電極137f。發光控制閘極電極155f 為與發光控制孔洞131f重疊的部分的發光控制線153，且發光控制源極電極136f及發光控制汲極電極137f與放射線控制光線通道131f的相對側相鄰。發光控制汲極電極137f係藉由接觸孔66連接至第三資料連接元件179。
驅動電晶體T1的驅動通道131a的第一端係連接開關汲極電極137b及操作控制汲極電極137e，且驅動通道131a的第二端係連接補償源極電極136c及發光控制源極電極136f。
儲存電容器Cst包含第一儲存電極155a及第二儲存電極156，其間設置為隔有第二閘極絕緣層142。第一儲存電極155a對應於驅動閘極電極155a，另第二儲存電極156是從儲存線157延展的部分，且在佔據比驅動閘極電極155a更寬的區域的同時完全覆蓋驅動閘極電極155a。
第二閘極絕緣層142可為介電材料，且儲存電容決定於儲存電容器Cst中充電的電荷及儲存電極155a與156之間的電壓。如上所述，當驅動閘極電極155a作為第一儲存電極155a使用時，可在驅動通道131a於像素中佔據寬廣的區域而變窄的空間中，確保用於提供儲存容量的空間。
作為驅動閘極電極155a的第一儲存電極155a，係藉由連接孔61儲存開口51連接至第一資料連接元件174的第一端。儲存開口51係為定義於第二儲存電極156的開口。因此，將第一資料連接元件174及驅動閘極電極155a彼此連接的接觸孔61定義在儲存開口51中。第一資料連接元件174與第一資料線171提供於同一層且實質上平行於資料線171，且第一資料連接元件174的第二端係藉由接觸孔63連接補償電晶體T3的補償汲極電極137c及初始化電晶體T4的初始汲極電極137d。因此，第一資料連接元件174將驅動閘極電極155a與補償電晶體T3的補償汲極電極137c及初始化電晶體T4的初始汲極電極137d連接。
因此，儲存電容器Cst材料儲存對應於藉由驅動電壓線172傳送第二儲存電極156的驅動電壓ELVDD的差異地除從電容，及驅動閘極電極155a的驅動閘極電壓。
第三資料連接元件179藉由接觸孔81連接至像素電極191，且第二資料連接元件175藉由接觸孔82連接至初始化電壓線192。
在下文中，將根據堆疊順序詳細說明根據例示性實施例的顯示裝置的截面結構。
緩衝層120係提供於基板110上。
包含通道131驅動源極電極136a、開關通道131b、補償通道131c、初始化通道131d、操作控制通道131e及發光控制通道131f的半導體層130提供於緩衝層120上。在半導體層130中，驅動源極電極136a及驅動汲極電極137a係設置於驅動通道131a的相對側，且開關源極電極136b及開關汲極電極137b係設置於開關通道131b的相對側。此外，補償源極電極136c及補償汲極電極137c係設置於補償通道131c的相對側，且初始化源極電極136d及初始化汲極電極137d係設置於初始化通道131d的相對側。此外，操作控制源極電極136e及操作控制汲極電極137e係設置於操作控制通道131e的相對側，且發光控制源極電極136f及發光控制汲極電極137f係設置於發光控制通道131f的相對側。
覆蓋半導體層130的第一閘極絕緣層141係提供於半導體層130上。包含掃描線151的第一閘極線151、152、153、155a、155b、155c、155d、155e、及155f包含開關閘極電極155b及補償閘極電極155c，前掃描線152包含初始化閘極電極155d及發光控制閘極電極155f，且驅動閘極電極(即第一儲存電極)155a係設置於第一閘極絕緣層141上。
設置於第1圖中的ID的焊墊區域的上述第一資料焊墊601(參考第3圖)、第三資料焊墊603、第五資料焊墊605及第七資料焊墊607，可與第一閘極線151、152、153、155a、155b、155c、155d、155e、及155f設置於同一層。此外，第一資料焊墊601、第三資料焊墊603、第五資料焊墊605及第七資料焊墊607可與第一閘極線151、152、153、155a、155b、155c、155d、155e、及155f包含相同的材料。金屬材料設置於第一閘極絕緣層141上，並圖樣化，使第一閘極線151、152、153、155a、155b、155c、155d、155e、及155f，以及第3圖的第一資料焊墊601、第3圖的第三資料焊墊603、第3圖的第五資料焊墊605及第3圖的第七資料焊墊607可以同時被提供。
第二閘極絕緣層142係設置於第一閘極線151、152、153、155a、155b、155c、155d、155e、及155f以及第一閘極絕緣層141上並將其覆蓋。第一閘極線151、152、153、155a、155b、155c、155d、155e、及155f係設置於第一閘極絕緣層141與第二閘極絕緣層142之間。
包含設置為平行掃描線151的儲存線157以及為儲存線156擴張部分的第二儲存電極156的第二閘極線157及156設置於第二閘極絕緣層142上。
設置於上述第1圖的IC的焊墊區域的第3圖的第二資料焊墊602、第3圖的第四資料焊墊604、第3圖的第六資料焊墊606及第3圖的第八資料焊墊608可與第二閘極線157及156設置於同一層。此外，第二資料焊墊602、第四資料焊墊604、第六資料焊墊606及第八資料焊墊608可與第二閘極線157及156包含相同的材料。金屬材料設置於第二閘極絕緣層142上並圖案化，以使第二閘極線157及156、第二資料焊墊602、第四資料焊墊604、第六資料焊墊606及第八資料焊墊608可同時被提供。
層間絕緣層160係提供於第二閘極絕緣層142與第二閘極線157及156上。
暴露至少一部份的半導體層130上表面的接觸孔61、62、63、64、65及66係定義於層間絕緣層160中。
包含資料線171的資料線171、172、174、175及179、驅動電壓線172、第一資料連接元件174、第二資料連接元件175及第三資料連接元件179係設置於層間絕緣層160上。
設置於上述第1圖的IC的焊墊區域中的第一輔助資料焊墊671及第二輔助資料焊墊672(參考第3圖)係可與資料線171、172、174、175及179設置於同一層。此外，第一輔助資料焊墊671及第二輔助資料焊墊672可與資料線171、172、174、175及179包含相同的材料。金屬材料設置於層間絕緣層160上並圖樣化，以使資料線171、172、174、175及179、第一輔助資料焊墊671及第二輔助資料焊墊672可同時被提供。
資料線171係藉由接觸孔62連接至開關源極電極136b。第一資料連接元件174的第一端係藉由接觸孔61連接至第一儲存電極155a，且第一資料連接元件174的第二端係藉由接觸孔63連接至補償汲極電極137c及初始化汲極電極137d。與資料線171平行延伸的第二資料連接元件175係藉由接觸孔64連接至初始源極電極136d。第三資料連接元件179係藉由接觸孔66連接至發光控制汲極電極137f。
鈍化層180係設置於資料線171、172、174、175及179及層間絕緣層160上方並將其覆蓋。
像素電極191及初始化電壓線192係設置於鈍化層180上。第三資料連接元件179藉由定義於保護層180中的接觸孔81連接至像素電極191，且第二資料連接元件175藉由定義於保護層180中的接觸孔82連接至初始化電壓線192。
覆蓋鈍化層180、初始化電壓線192、及像素電極191邊緣的像素定義層350係提供於鈍化層180上，且暴露像素電極191的像素開口351係定義於像素定義層350。
藉由像素通道351暴露的有機發光層370係提供於像素電極191上，且共用電極270係提供於有機發光層370上。共用電極270係設置於像素定義層350上並從而設置於複數個像素PX(參考第1圖至第10圖)上。如上所述，提供包含像素電極191、有機發光層370及共用電極270的有機發光二極體(OLD)。
下文將參考第15圖敘述根據另一例示性實施例的顯示裝置。
根據第15圖的例示性實施例的顯示裝置實質上與第1圖至第14圖的例示性實施例的顯示裝置相似，因此不進行重複描述。第15圖的例示性實施例與上述第1圖至第14圖的不同處在於為資料焊墊及連接線彼此重疊或鄰近的連接線彼此重疊，此部分細節將進一步描述。
第15圖為根據例示性實施例的顯示裝置的截面圖。
如第15圖所示，第二連接線702、第三連接線703及第四連接線704係提供在第一資料焊墊601及第五資料焊墊605之間。
如第9圖中的上述的例示性實施例，第一資料焊墊601及第二連接線702彼此相鄰但不彼此重疊，且第二連接線702及第三連接線703彼此相鄰但不彼此重疊。此外，相鄰的第三及第四連接線703及704不彼此重疊，且第四連接線704及第五連接線605彼此相鄰但不彼此重疊。
然而，如第15圖所示的例示性實施例中，第一資料焊墊601及第二連接線702彼此相鄰且可彼此重疊。第二連接線702及第三連接線703彼此相鄰且可彼此重疊。第三連接線703及第四連接線704彼此相鄰且可彼此重疊。第四連接線704及第五資料焊墊605彼此相鄰且可彼此重疊。在例示性實施例中，資料焊墊及連接線700由於沒有短路可能而彼此相鄰且可彼此重疊。進一步來說，相鄰的連接線700無短路可能是因為相鄰的連接線700分別設置於不同層，因此可彼此重疊。
接著，將參考第16圖至第17圖描述根據例示性實施例的顯示裝置。
第16圖及第17圖中的根據例示性實施例的顯示裝置實質上與第1圖及第14圖中的根據例示性實施例的顯示裝置相似，因此不進行重複描述。如第16圖至第17圖所示的例示性實施例與第1圖至第14圖的例示性實施例的不同之處為複數個資料焊墊配置於三列，此部分將進一步詳細描述。
第16圖是部分繪示根據例示性實施例的顯示裝置的焊墊區域的俯視平面圖，且第17圖為沿著第16圖的線XVII-XVII的截面圖。
如第16圖及第17圖所示，複數個資料焊墊1600在顯示裝置的焊墊區域中沿著第一方向W1及第二方向W2直線排列。在這種情況下，複數個資料焊墊1600可直線排列於三列。
複數個資料焊墊1600包含設置於第一列的第一資料焊墊1601及第四資料焊墊1604，設置於第二列的第二資料焊墊1602及第五資料焊墊1605，以及設置於第三列的第三資料焊墊1603及第六資料焊墊1606。
第一資料焊墊1601及第二資料焊墊1602係設置圍在第一方向W1上彼此相鄰，且分別設置於不同層。第二資料焊墊1602及第三資料焊墊1603係設置圍在第一方向W1上彼此相鄰，且分別設置於不同層。第三資料焊墊1603可與第一資料焊墊1601設置於同一層。第一資料焊墊1601係連接第一連接線1701及第一測試線1901，且皆設置於同一層。第二資料焊墊1602係連接第二連接線1702及第二測試線1902，且皆設置於同一層。第三資料焊墊1603係連接第三連接線1703及第三測試線1903，且皆設置於同一層。
第一資料焊墊1601及第四資料焊墊1604係設置圍在第二方向W2上彼此相鄰，且皆設置於同一層。第四資料焊墊1604及第五資料焊墊1605係設置為彼此相鄰，且分別設置於不同層。第五資料焊墊1605及第六資料焊墊1606係設置為在第一方向W1上彼此相鄰，且分別設置於不同層。第六資料焊墊1606及第四資料焊墊1604可設置於同一層。第四資料焊墊1604係連接第四連接線1704及第四測試線1904，且皆設置於同一層。第五資料焊墊1605係連接第五連接線1705及第五測試線1905，且皆設置於同一層。第六資料焊墊1606係連接第六連接線1706及第六測試線1906，且皆設置於同一層。
二條線1700及1900設置在於第二方向W2上彼此相鄰的同一列中的焊墊1600之間。在例示性實施例中，舉例來說，第二連接線1702及第三連接線1703係設置於第一資料焊墊1601與第四資料焊墊1604之間。第三連接線1703及第四測試線1904係設置於第二資料焊墊1602與第五資料焊墊1605之間。第四測試線1904及第五測試線1905係設置於第三資料焊墊1603與第六資料焊墊1606之間。
由於第一資料焊墊1601及第二連接線1702分別設置於不同層，因此即便兩者間距離減小，第一資料焊墊1601及第二連接線1702也不會短路。由於第二連接線1702及第三連接線1703分別設置於不同層，因此即便兩者間距離減，第二連接線1702及第三連接線1703也不會短路。由於第三連接線1703及第四資料焊墊1604分別設置於不同層，因此即便兩者間距離減小，第三連接線1703及第四資料焊墊1604也不會短路。
第二閘極絕緣層142及層間絕緣層160係提供於第一資料焊墊1601上。與至少一部分第一資料焊墊1601重疊的接觸孔11161係提供於第二閘極絕緣層142及層間絕緣層160中。接觸孔11161可與第一資料焊墊1601的中心部分重疊。第一輔助資料焊墊1671係提供於層間絕緣層160上。第一輔助資料焊墊1671係藉由接觸孔11161連接至第一資料焊墊1601。第一輔助資料焊墊1671藉由接觸孔11161覆蓋第一資料焊墊1601的一部分。
圖中繪示出第一輔助資料焊墊1671與第二連接線1702重疊。然而，本發明不限於此，且第一輔助資料焊墊1671可以不與第二連接線1702重疊。
接著，將參考第18圖及第19圖描述根據例示性實施例的顯示裝置。
根據第18圖及第19圖的例示性實施例的顯示裝置實質上與根據第1圖至第14圖的例示性實施例的顯示裝置相似，因此不進行重複描述。第18圖及第19圖的例示性實施例與第1圖至第14圖的例示性實施例之不同處為複數個資料焊墊配置於兩列中，此部分將進一步詳細描述。
第18圖是部分繪示根據例示性實施例的顯示裝置的焊墊區域的俯視平面圖，且第19圖為沿著第18圖的線XIX-XIX的截面圖。
如第18圖及第19圖所示，複數個資料焊墊2600係配置於顯示裝置的焊墊區域中的第一方向W1及第二方向W2中。在種情況下，複數個資料焊墊2600可配置於兩列。
複數個資料焊墊2600包含設置於第一列的第一資料焊墊2601及第三資料焊墊2603，以及設置於第二列的第二資料焊墊2602及第四資料焊墊2604。
第一資料焊墊2601及第二資料焊墊2602係設置為在第一方向W1上彼此相鄰，且分別設置於不同層。第一資料焊墊2601係連接第一連接線2701及第一測試線2901，且皆設置於同一層。第二資料焊墊2602係連接第二連接線2702及第二測試線2902，且皆設置於同一層。
第一資料焊墊2601及第三資料焊墊2603係設置為在第二方向W2上彼此相鄰，且皆設置於同一層。第三資料焊墊2603及第四資料焊墊2604係設置為在第一方向W1上彼此相鄰，且皆分別設置於不同層。第三資料焊墊2603係連接第三連接線2703及第三測試線2903，且皆設置於同一層。第四資料焊墊2604係連接第四連接線2704及第四測試線2904，且皆設置於同一層。
一條線2700或2900設置在於第二方向W2上彼此相鄰的同一列的資料焊墊2600之間。在例示性實施例中，舉例來說，第二連接線2702係設置於第一資料焊墊2601與第三資料焊墊2603之間。第三測試線2903係設置於第二資料焊墊2602及第四資料焊墊2604之間。
由於第一資料焊墊2601及第二連接線2702分別設置於不同層，因此即便兩者間距離減小，第一資料焊墊2601及第二連接線2702也會短路。由於第二連接線2702及第三資料焊墊2603分別設置於不同層，因此即便兩者間距離減小，第二連接線2702及第三資料焊墊2603也會短路。
第二閘極絕緣層142及層間絕緣層160係提供於第一資料焊墊2601上。與至少一部分的第一資料焊墊2601重疊的接觸孔21161係提供於第二閘極絕緣層142及層間絕緣層160中。接觸孔21161可與第一資料焊墊2601的中心部分重疊。第一輔助資料焊墊2671係設置於層間絕緣層160上。第一輔助資料焊墊2671係藉由接觸孔21161連接至第一資料焊墊2601。第一輔助資料焊墊2671覆蓋與接觸孔21161重疊的部分的第一資料焊墊2601。
圖中繪出第一輔助資料焊墊2671與第二連接線2702重疊。然而，本發明不限於此，且第一輔助資料焊墊2671可以不與第二連接線2702重疊。
雖然此發明已配合目前考量可實行之例示性實施例來描述，要理解的是，本發明不侷限於所揭示之實施例，而是相反的，旨在涵蓋包含於所附申請專利範圍之精神與範疇內之各種修改及等效配置。
51‧‧‧儲存開口
61、62、63、64、65、66、81、82、1161、1162、11161、21161‧‧‧接觸孔
100‧‧‧顯示裝置
110‧‧‧基板
120‧‧‧緩衝層
130‧‧‧半導體層
140‧‧‧閘極絕緣層
141‧‧‧第一閘極絕緣層
142‧‧‧第二閘極絕緣層
151、152、153、171、172、192‧‧‧訊號線
152‧‧‧前掃描線
152、153、155a、155b、155c、155d、155e、155f‧‧‧第一閘極線
153‧‧‧發光控制線
156‧‧‧第二儲存電極
156、157‧‧‧第二閘極線
157‧‧‧儲存線
160‧‧‧層間絕緣層
171、172、174、175、179‧‧‧資料線
174‧‧‧第一資料連接元件
175‧‧‧第二資料連接元件
179‧‧‧第三資料連接元件
180‧‧‧鈍化層
191‧‧‧像素電極
192‧‧‧初始化電壓線
270‧‧‧共用電極
350‧‧‧像素定義層
351‧‧‧像素開口
370‧‧‧有機發光層
410‧‧‧電路板
420‧‧‧焊墊部分
440‧‧‧異向性導電膜
450‧‧‧微導電粒子
500‧‧‧閘極焊墊
600、1600、2600‧‧‧資料焊墊
601、1601、2601‧‧‧第一資料焊墊
602、1602、2602‧‧‧第二資料焊墊
603、1603、2603‧‧‧第三資料焊墊
604、1604、2604‧‧‧第四資料焊墊
605、1605‧‧‧第五資料焊墊
606、1606‧‧‧第六資料焊墊
607‧‧‧第七資料焊墊
608‧‧‧第八資料焊墊
650‧‧‧虛設資料焊墊
671、1671、2671‧‧‧第一輔助資料焊墊
672‧‧‧第二輔助資料焊墊
700、1700、2700‧‧‧連接線
701、1701、2701‧‧‧第一連接線
702、1702、2702‧‧‧第二連接線
703、1703、2703‧‧‧第三連接線
704、1704、2704‧‧‧第四連接線
705、1705‧‧‧第五連接線
706、1706‧‧‧第六連接線
707‧‧‧第七連接線
708‧‧‧第八連接線
741‧‧‧共用電壓線
800‧‧‧測試電路部分
900、1900、2900‧‧‧測試線
901、1901、2901‧‧‧第一測試線
902、1902、2902‧‧‧第二測試線
903、1903、2903‧‧‧第三測試線
904、1904、2904‧‧‧第四測試線
905、1905‧‧‧第五測試線
906、1906‧‧‧第六測試線
907‧‧‧第七測試線
908‧‧‧第八測試線
131a‧‧‧驅動通道
131b‧‧‧開關通道
131c‧‧‧補償通道
131d‧‧‧初始通道
131e‧‧‧操作控制通道
131f‧‧‧發光控制通道
136a‧‧‧驅動源極電極
136b‧‧‧開關源極電極
136c‧‧‧補償源極電極
136d‧‧‧初始源極電極
136e‧‧‧操作控制源極電極
136f‧‧‧發光控制源極電極
137a‧‧‧驅動汲極電極
137b‧‧‧開關汲極電極
137c‧‧‧補償汲極電極
137d‧‧‧初始汲極電極
137e‧‧‧操作控制汲極電極
137f‧‧‧發光控制汲極電極
155a‧‧‧驅動閘極電極、第一儲存電極
155b‧‧‧開關閘極電極
155c‧‧‧補償閘極電極
155d‧‧‧初始閘極電極
155e‧‧‧操作控制閘極電極
155f‧‧‧發光控制閘極電極
AA‧‧‧焊墊區域
Cst‧‧‧儲存電容器
Cst1‧‧‧儲存電容器的第一端
Cst2‧‧‧儲存電容器的第二端
D1、D2、D3、D4、D5、D6‧‧‧汲極電極
DA‧‧‧顯示區域
DL1~DLm‧‧‧資料線m(m為自然數)
Dm‧‧‧資料訊號
ELVDD‧‧‧驅動電壓
ELVSS‧‧‧共用電壓
EM‧‧‧發光控制訊號
G1、G2、G3、G4、G5、G6‧‧‧閘極電極
GL1~GLn‧‧‧閘極線n(n為自然數)
IC‧‧‧積體電路
Id‧‧‧驅動電流
OLD‧‧‧有機發光二極體
PA‧‧‧外圍區域
PX‧‧‧像素
S1、S2、S3、S4、S5、S6‧‧‧源極電極
Sn‧‧‧掃描訊號
Sn-1‧‧‧前掃描訊號
T1‧‧‧驅動電晶體
T2‧‧‧開關電晶體
T3‧‧‧補償電晶體
T4‧‧‧初始化電晶體
T5‧‧‧操作控制電晶體
T6‧‧‧發光控制電晶體
Vint‧‧‧初始化電壓
W1‧‧‧第一方向
W2‧‧‧第二方向
以上及其餘例示性實施例，本公開的優點及特徵將更為明顯藉由參考附圖進一步的描述例示性實施例。
第1圖係為例示性實施例的顯示裝置的俯視平面圖。
第2圖係為繪示例示性實施例的顯示裝置中焊墊區域的部分俯視平面圖。
第3圖係為繪示例示性實施例的顯示裝置中焊墊區域的部份的放大俯視平面圖。
第4圖係為第3圖中部份的層的俯視平面圖。
第5圖係為第3圖中另一層的俯視平面圖。
第6圖係為第3圖中又另一層的俯視平面圖。
第7圖係為沿著第3圖的線VII-VII的截面圖。
第8圖係為沿著第3圖的線VIII-VIII的截面圖。
第9圖係為沿著第3圖的線IX-IX的截面圖。
第10圖係為例示性實施例的顯示裝置中一個像素的等效電路。
第11圖係為例示性實施例的顯示裝置中複數個電晶體與電容的的示意性平面圖。
第12圖係為第11圖的細節平面圖。
第13圖係為沿著第12圖的線XIII-XIII的截面圖。
第14圖係為沿著第12圖的線XIV-XIV的截面圖。
第15圖係為例示性實施例的顯示裝置的截面圖。
第16圖係為例示性實施例的顯示裝置的焊墊區域的部份的俯視平面圖。
第17圖係為沿著第16圖的線XVII-XVII的截面圖。
第18圖係為例示性實施例的顯示裝置中焊墊部分的俯視平面圖。
第19圖係為沿著第18圖的線XIX-XIX的截面圖。

Claims (10)

  1. 一顯示裝置，其包含： 一基板，包含一顯示區域及一焊墊區域； 複數個資料焊墊，係提供於該基板的該焊墊區域上，並沿著一第一方向及一第二方向配置，該複數個資料焊墊包含： 一第一資料焊墊； 一第二資料焊墊，係設置為與該第一資料焊墊在該第一方向上相鄰； 一第三資料焊墊，係設置為與該第一資料焊墊在該第二方向上相鄰；以及 一第四資料焊墊，係設置為與該第二資料焊墊在該第二方向上相鄰；以及 複數條連接線，係分別與該複數個資料焊墊連接，該複數條連接線包含： 一第一連接線，係連接至該第一資料焊墊；以及 一第二連接線，係連接至該第二資料焊墊，且設置於該第一資料焊墊與該第三資料焊墊之間， 其中該第一資料焊墊及該第二連接線分別設置於不同層。
  2. 如申請專利範圍第1項所述的顯示裝置，其中該第三資料焊墊及第二連接線係分別設置於不同層， 其中該第一資料焊墊及該第二資料焊墊係分別設置於不同層， 其中該第一資料焊墊及該第三資料焊墊係設置於同一層，且該第二資料焊墊及該第四資料焊墊係設置於同一層， 其中該第一連接線與該第一資料焊墊設置於同一層，且直接連接至該第一資料焊墊，以及 其中該第二連接線與該第二資料焊墊設置於同一層，且直接連接至該第二資料焊墊。
  3. 如申請專利範圍第1項所述的顯示裝置，進一步包含設置於該基板上的一第一閘極絕緣層及一第二閘極絕緣層， 其中該第一資料焊墊及該第三資料焊墊係設置於該第一閘極絕緣層與該第二閘極絕緣層之間，以及 其中該第二資料焊墊及該第四資料焊墊係設置於第二閘極絕緣層上。
  4. 如申請專利範圍第1項所述的顯示裝置，進一步包含提供於該基板的該顯示區域上的複數條閘極線及複數條資料線， 其中該複數條連接線係連接至該複數條資料線。
  5. 如申請專利範圍第1項所述的顯示裝置，進一步包含： 一測試電路部分，係提供於該基板的焊墊區域；以及 複數條測試線，係連接至該複數個資料焊墊及該測試電路部分，該複數條測試線包含： 一第一測試線，將該第一資料焊墊與該測試電路部分彼此連接；以及 一第二測試線，將該第二資料焊墊與該測試電路部分彼此連接， 其中該第一測試線與該第一資料焊墊設置於同一層且直接連接至該第一資料焊墊，以及 其中該第二測試線與該第二資料焊墊設置於同一層且直接連接至該第二資料焊墊。
  6. 如申請專利範圍第1項所述的顯示裝置，進一步包含： 一半導體層，係提供於該基板的該顯示區域； 一第一閘極絕緣層及第二閘極絕緣層，係設置於該半導體層上； 一第一閘極線，係提供於該第一閘極絕緣層與該第二閘極絕緣層之間；且 一第二閘極線，係提供於該第二閘極絕緣層上， 其中該第一資料焊墊係提供為與該第一閘極線同一層，該第二資料焊墊係提供為與該第二閘極線同一層，以及 其中該第一資料焊墊包含與該第一閘極線相同的材料，以及該第二資料焊墊包含與該第二閘極線相同的材料。
  7. 如申請專利範圍第1項所述的顯示裝置，其中該複數個資料焊墊進一步包含： 一第五資料焊墊，係設置為與該第二資料焊墊在該第一方向上相鄰，以及 一第六資料焊墊，係提供為與該第五資料焊墊在該第一方向上相鄰， 其中該第五資料焊墊係提供為與該第二資料焊墊不同層，以及該第五資料焊墊係提供為與該第一資料焊墊同一層， 其中該第六資料焊墊係提供為與該第五資料焊墊不同層，以及該第六資料焊墊係提供為與該第二資料焊墊同一層，以及 其中該複數條連接線中的三個係提供在該第一資料焊墊與該第三資料焊墊之間。
  8. 如申請專利範圍第1項所述的顯示裝置，其中該第二連接線與該第一資料焊墊的至少一部分重疊。
  9. 如申請專利範圍第1項所述的顯示裝置，進一步包含提供為與該複數個資料焊墊相鄰的複數個虛設資料焊墊， 其中該虛設資料焊墊係提供為與該複數個資料焊墊同一層。
  10. 如申請專利範圍第1項所述的顯示裝置，其中該複數個資料焊墊進一步包含： 一第五資料焊墊，係提供為與該第二資料焊墊在該第一方向上相鄰；以及 一第六資料焊墊，係提供為與該第一資料焊墊在該第二方向上相鄰， 其中該第五資料焊墊係提供為與該第二資料焊墊不同層，該第五資料焊墊係提供為與該第一資料焊墊同一層，該第六資料焊墊係提供為與該第一資料焊墊不同層，以及該第六資料焊墊係提供為與該第二資料焊墊同一層。
TW106140106A 2016-12-02 2017-11-20 顯示裝置 TWI745489B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0163571 2016-12-02
KR1020160163571A KR102593485B1 (ko) 2016-12-02 2016-12-02 표시 장치

Publications (2)

Publication Number Publication Date
TW201824233A true TW201824233A (zh) 2018-07-01
TWI745489B TWI745489B (zh) 2021-11-11

Family

ID=59887034

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106140106A TWI745489B (zh) 2016-12-02 2017-11-20 顯示裝置

Country Status (6)

Country Link
US (2) US10910409B2 (zh)
EP (1) EP3330790B1 (zh)
JP (1) JP7046578B2 (zh)
KR (1) KR102593485B1 (zh)
CN (1) CN108155209B (zh)
TW (1) TWI745489B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108133686A (zh) * 2018-01-05 2018-06-08 上海和辉光电有限公司 一种像素电路、驱动方法、像素结构及显示面板
KR20220016407A (ko) * 2020-07-31 2022-02-09 삼성디스플레이 주식회사 디스플레이 장치
CN112235942B (zh) * 2020-09-21 2021-10-22 广州国显科技有限公司 一种显示模组及显示装置
CN113380144B (zh) * 2021-06-07 2022-11-25 武汉天马微电子有限公司 一种显示面板及显示装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
KR100390456B1 (ko) * 2000-12-13 2003-07-07 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 및 그 제조방법
KR100531590B1 (ko) 2002-06-06 2005-11-28 알프스 덴키 가부시키가이샤 액정표시장치 및 액정표시장치의 제조방법
JP4178090B2 (ja) * 2003-09-19 2008-11-12 シャープ株式会社 電極配線基板および表示装置
JP4788100B2 (ja) * 2003-12-19 2011-10-05 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置および電子機器
JP2006058721A (ja) * 2004-08-23 2006-03-02 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法および電子機器
JP2006209089A (ja) * 2004-12-27 2006-08-10 Toshiba Matsushita Display Technology Co Ltd 表示装置
US20060139551A1 (en) 2004-12-27 2006-06-29 Yohei Kimura Display device
KR101294847B1 (ko) * 2006-06-23 2013-08-08 엘지디스플레이 주식회사 전계발광표시장치
JP2008065152A (ja) 2006-09-08 2008-03-21 Seiko Epson Corp 液晶表示パネル、検査装置、および検査方法
KR101349094B1 (ko) * 2006-12-13 2014-01-09 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 갖는 액정표시장치
KR100847655B1 (ko) * 2007-04-03 2008-07-21 삼성에스디아이 주식회사 액정 표시장치
JP4448535B2 (ja) * 2007-12-18 2010-04-14 株式会社 日立ディスプレイズ 表示装置
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101518322B1 (ko) * 2008-07-02 2015-05-07 삼성디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
TWI395037B (zh) * 2008-10-13 2013-05-01 Prime View Int Co Ltd 主動元件陣列基板及其檢測方法
TW201022779A (en) * 2008-12-12 2010-06-16 Au Optronics Corp Pixel array and manufacturing method thereof
WO2011052384A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011129554A (ja) * 2009-12-15 2011-06-30 Epson Imaging Devices Corp Ｆｐｃ基板が接続された回路基板及びｆｐｃ基板と回路基板との接続方法。
TWI446314B (zh) * 2010-08-19 2014-07-21 Au Optronics Corp 畫素陣列基板、導電結構以及顯示面板
KR20130031559A (ko) * 2011-09-21 2013-03-29 삼성디스플레이 주식회사 박막 트랜지스터 표시판
TW201324760A (zh) * 2011-12-07 2013-06-16 Chunghwa Picture Tubes Ltd 畫素結構及其製造方法
KR101984199B1 (ko) * 2012-10-08 2019-05-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
KR20140053626A (ko) 2012-10-26 2014-05-08 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR102025835B1 (ko) 2012-11-26 2019-11-27 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
TWI494667B (zh) * 2013-05-17 2015-08-01 Au Optronics Corp 線路基板及包含其之顯示面板
KR20150037198A (ko) * 2013-09-30 2015-04-08 삼성디스플레이 주식회사 표시패널 및 이를 갖는 표시장치
TWI498576B (zh) * 2013-11-01 2015-09-01 Chunghwa Picture Tubes Ltd 顯示面板及其測試方法
KR102274701B1 (ko) * 2014-12-29 2021-07-08 엘지디스플레이 주식회사 패드 구조 및 이를 포함하는 표시장치
KR102355256B1 (ko) 2015-01-22 2022-01-25 삼성디스플레이 주식회사 표시 장치
CN104656292B (zh) * 2015-03-17 2018-04-17 京东方科技集团股份有限公司 阵列基板及制造方法、显示面板及其测试方法、显示装置
KR102315889B1 (ko) * 2015-04-14 2021-10-21 삼성디스플레이 주식회사 표시 패널
KR20160148829A (ko) * 2015-06-16 2016-12-27 삼성디스플레이 주식회사 표시 장치 및 그의 리페어 방법

Also Published As

Publication number Publication date
EP3330790B1 (en) 2020-05-13
CN108155209B (zh) 2023-08-25
US20180158837A1 (en) 2018-06-07
KR20230151504A (ko) 2023-11-01
KR20180063931A (ko) 2018-06-14
KR102593485B1 (ko) 2023-10-24
CN108155209A (zh) 2018-06-12
EP3330790A1 (en) 2018-06-06
JP7046578B2 (ja) 2022-04-04
US11862645B2 (en) 2024-01-02
JP2018092171A (ja) 2018-06-14
US20210134842A1 (en) 2021-05-06
US10910409B2 (en) 2021-02-02
TWI745489B (zh) 2021-11-11

Similar Documents

Publication Publication Date Title
US11650683B2 (en) Display apparatus
CN108281460B (zh) 触摸有机发光显示装置
US10153322B2 (en) Organic light emitting display device
TWI745489B (zh) 顯示裝置
EP3232489B1 (en) Organic light emitting diode display device
KR102312557B1 (ko) 유기 발광 표시 장치
US10910464B2 (en) Electronic device including an IC
KR102541880B1 (ko) 표시 패널
KR102483321B1 (ko) 표시 장치 및 그 제조 방법
KR102460550B1 (ko) 표시 패널
KR102632269B1 (ko) 유기 발광 표시 장치
KR102703543B1 (ko) 표시 장치
KR20180047167A (ko) 유기 발광 표시 장치
KR20180079481A (ko) 유기 발광 표시 장치
KR102704814B1 (ko) 유기 발광 표시 장치
KR20170004662A (ko) 백플레인 기판 및 이를 이용한 플렉서블 디스플레이
KR20210062900A (ko) 플렉서블 표시장치
KR20200076949A (ko) 유기발광 표시장치
KR20180076858A (ko) 유기 발광 표시 장치