JP7038559B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7038559B2 JP7038559B2 JP2018018564A JP2018018564A JP7038559B2 JP 7038559 B2 JP7038559 B2 JP 7038559B2 JP 2018018564 A JP2018018564 A JP 2018018564A JP 2018018564 A JP2018018564 A JP 2018018564A JP 7038559 B2 JP7038559 B2 JP 7038559B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating film
- semiconductor device
- manufacturing
- misfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 177
- 238000004519 manufacturing process Methods 0.000 title claims description 79
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 185
- 238000000034 method Methods 0.000 claims description 107
- 229910052757 nitrogen Inorganic materials 0.000 claims description 95
- 239000012535 impurity Substances 0.000 claims description 63
- 239000000758 substrate Substances 0.000 claims description 60
- 238000005468 ion implantation Methods 0.000 claims description 40
- 230000008569 process Effects 0.000 claims description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 22
- 229910052785 arsenic Inorganic materials 0.000 claims description 18
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 description 275
- 239000010410 layer Substances 0.000 description 100
- 238000009792 diffusion process Methods 0.000 description 30
- 125000006850 spacer group Chemical group 0.000 description 25
- 238000003860 storage Methods 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 13
- 230000014759 maintenance of location Effects 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 12
- 238000007254 oxidation reaction Methods 0.000 description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 10
- 229910021332 silicide Inorganic materials 0.000 description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 9
- 238000001039 wet etching Methods 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 238000004380 ashing Methods 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 239000013256 coordination polymer Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 150000002829 nitrogen Chemical class 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- -1 nitrogen ions Chemical class 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910001260 Pt alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- PCLURTMBFDTLSK-UHFFFAOYSA-N nickel platinum Chemical compound [Ni].[Pt] PCLURTMBFDTLSK-UHFFFAOYSA-N 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
図1は、本実施の形態の半導体装置である半導体チップCHPの大まかなレイアウトを示す回路ブロック図である。
以下に、本実施の形態の半導体装置の製造方法を、図4~図19を用いて説明する。まず、図中に示される領域1A~3Aについて説明する。
以下に、本願発明者が検討した検討例1~3について、図30~図32を用いて説明する。これらの検討例1~3では、本実施の形態と同様に、メモリトランジスタMTrのチャネル領域CH1aに窒素を導入しているが、本実施の形態とは異なり、選択トランジスタSTr、MISFET1QおよびMISFET2Qの各チャネル領域または各ゲート絶縁膜にも窒素が導入されている。
本実施の形態では、図8で説明した窒素イオン注入によって、領域1Aaにおいて、チャネル領域CH1aの表面に窒素が導入され、窒素導入箇所NLが形成されている。そして、領域1Ab、領域2Aおよび領域3Aにおいては、窒素イオン注入は行われておらず、窒素導入箇所NLが形成されていない。
以下に、実施の形態2の半導体装置の製造方法を、図22を用いて説明する。なお、以下の説明では、実施の形態1との相違点を主に説明する。
以下に、実施の形態3の半導体装置の製造方法を、図23~図28を用いて説明する。なお、以下の説明では、実施の形態1との相違点を主に説明する。
以下に、実施の形態4の半導体装置を、図29を用いて説明する。なお、以下の説明では、実施の形態1との相違点を主に説明する。
1Q、2Q MISFET
AR0、AR1 活性領域
BL0、BL1 ビット線
BX 絶縁層
C1~C3 回路ブロック
CG 制御ゲート電極
CG0、CG1 制御ゲート線
CH1a、CH1b、CH2 チャネル領域
CHP 半導体チップ
CP キャップ膜
CSL 電荷蓄積層
D1~D3 拡散領域(不純物領域)
DNW n型のウェル
DSW ダミーサイドウォールスペーサ
EP エピタキシャル層(半導体層)
EX エクステンション領域(不純物領域)
FG 導電性膜
GH ゲート電極
GF1a、GF1b、GF2、GF3 ゲート絶縁膜
GL ゲート電極
IF1~IF8 絶縁膜
IL1,IL2 層間絶縁膜
LDD1、LDD2 不純物領域
LMD 不純物領域
LMS 不純物領域
M1 配線
MC メモリセル
MD 拡散領域(不純物領域)
MG メモリゲート電極
MG0、MG1 メモリゲート線
MS 拡散領域(不純物領域)
MTr メモリトランジスタ
NL 窒素導入箇所
NO 窒素導入箇所
NW1、NW2 n型のウェル
OS オフセットスペーサ
PAD 絶縁膜
PG プラグ
PW p型のウェル
PR1~PR6 レジストパターン
SB 半導体基板
SI シリサイド層
SL0,SL1 ソース線
SM 半導体層
STI 素子分離部
STr 選択トランジスタ
SW1、SW2 サイドウォールスペーサ
Vthi 閾値
X1、X2 絶縁膜
Claims (12)
- 不揮発性メモリセルの一部を構成する第1MISFETが形成される第1領域、および、第2MISFETが形成される第2領域を有する半導体装置の製造方法であって、
(a)半導体基板に、第1導電型の第1ウェルを形成する工程、
(b)前記第1領域の前記半導体基板上に開口部を有し、且つ、前記第2領域の前記半導体基板を覆う第1レジストパターンを形成する工程、
(c)前記第1レジストパターンをマスクとして、前記第1導電型と反対の第2導電型の不純物をイオン注入することで、前記第1領域の前記第1ウェルの表面に前記第1MISFETの第1チャネル領域を形成する工程、
(d)前記第1レジストパターンをマスクとして、窒素をイオン注入することで、前記第1チャネル領域内に窒素導入箇所を形成する工程、
(e)前記(d)工程後、前記第1レジストパターンを除去する工程、
(f)前記(e)工程後、前記第1領域の前記第1チャネル領域上に、電荷の保持が可能なトラップ性絶縁膜を有する前記第1MISFETの第1ゲート絶縁膜を形成する工程、
(g)前記(f)工程後、前記第1ゲート絶縁膜上に、前記第1MISFETの第1ゲート電極を形成する工程、
を有し、
前記(d)工程における前記窒素のドーズ量は、前記(c)工程における前記不純物のドーズ量よりも高く、
前記第1MISFETの前記第1チャネル領域は、砒素をイオン注入することで形成され、
前記(c)工程において、前記第1チャネル領域を形成するためのイオン注入は、注入エネルギーを25keVとし、前記砒素のドーズ量を2×10 12 /cm 2 以下の範囲とした条件で行われ、
前記(d)工程において、前記窒素導入箇所を形成するためのイオン注入は、注入エネルギーを10keVとし、前記窒素のドーズ量を5×10 14 ~1×10 15 /cm 2 の範囲とした条件、または、注入エネルギーを6keVとし、前記窒素のドーズ量を1×10 14 ~5×10 14 /cm 2 の範囲とした条件で行われる、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記窒素導入箇所の窒素濃度は、1×1020~2×1020/cm3である、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、更に、
(h)前記(b)工程前に、前記第1領域および前記第2領域の前記半導体基板上に、第1絶縁膜を形成する工程、
(i)前記(d)工程と前記(e)工程との間に、前記第1レジストパターンをマスクとしてエッチング処理を行うことで、前記第1領域の前記第1絶縁膜を除去する工程、
を有し、
前記(b)工程では、前記第1レジストパターンを、前記第2領域の前記第1絶縁膜上に形成する、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記第1ゲート絶縁膜は、前記半導体基板上に形成された第1酸化シリコン膜と、前記第1酸化シリコン膜上に形成され、且つ、窒化シリコン膜である前記トラップ性絶縁膜と、前記トラップ性絶縁膜上に形成された第2酸化シリコン膜と、を有し、
前記第1酸化シリコン膜には、前記窒素導入箇所から窒素が導入されている、半導体装置の製造方法。 - 請求項4に記載の半導体装置の製造方法において、
前記不揮発性メモリセルの書き込み動作または消去動作は、FNトンネル現象を用いて行われる、半導体装置の製造方法。 - 請求項5に記載の半導体装置の製造方法において、
前記半導体装置は、第3MISFETが形成される第3領域を有し、
前記第1MISFETは、前記不揮発性メモリセルのメモリトランジスタを構成し、
前記第3MISFETは、前記不揮発性メモリセルの選択トランジスタを構成し、
前記(b)工程において、第1レジストパターンは、前記第3領域を覆う、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、更に、
(j)前記(a)工程前に、前記半導体基板と、前記半導体基板上に形成された絶縁層と、前記絶縁層上に形成された半導体層と、を準備する工程、
(k)前記(j)工程と前記(a)工程との間に、前記第1領域および前記第2領域の前記半導体層を除去する工程、
(l)前記(b)工程と前記(c)工程との間に、前記第1レジストパターンをマスクとしてエッチング処理を行うことで、前記第1領域の前記絶縁層を除去する工程、
を有し、
前記(b)工程では、前記第1レジストパターンを、前記第2領域の前記絶縁層上に形成する、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記(g)工程において、第1導電性膜をパターニングすることで、前記第1領域に、前記第1ゲート電極が形成され、前記第2領域に、前記第2MISFETの第2ゲート電極が形成される、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記第1MISFETは、n型のトランジスタであり、
前記第2MISFETは、p型のトランジスタである、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記第1MISFETおよび前記第2MISFETは、それぞれn型のトランジスタである、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記(e)工程の後、かつ、前記(f)工程の前に、前記半導体基板に熱処理を施すことで、前記第1チャネル領域に含まれる不純物を活性化させる、半導体装置の製造方法。 - 請求項11に記載の半導体装置の製造方法において、
前記熱処理は、950℃で、1分程度とした条件で行われる、半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018018564A JP7038559B2 (ja) | 2018-02-05 | 2018-02-05 | 半導体装置の製造方法 |
US16/243,809 US11024639B2 (en) | 2018-02-05 | 2019-01-09 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018018564A JP7038559B2 (ja) | 2018-02-05 | 2018-02-05 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019135757A JP2019135757A (ja) | 2019-08-15 |
JP2019135757A5 JP2019135757A5 (ja) | 2020-08-27 |
JP7038559B2 true JP7038559B2 (ja) | 2022-03-18 |
Family
ID=67476906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018018564A Active JP7038559B2 (ja) | 2018-02-05 | 2018-02-05 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11024639B2 (ja) |
JP (1) | JP7038559B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022065681A (ja) * | 2020-10-16 | 2022-04-28 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269361A (ja) | 1999-03-15 | 2000-09-29 | Nec Corp | 不揮発性半導体記憶装置およびその製造方法 |
JP2002246570A (ja) | 2001-02-13 | 2002-08-30 | Sharp Corp | Mfmos/mfms不揮発性メモリトランジスタおよびその製造方法 |
JP2003100896A (ja) | 2001-09-25 | 2003-04-04 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2004103902A (ja) | 2002-09-11 | 2004-04-02 | Sony Corp | 不揮発性半導体メモリ装置、および、その製造方法 |
JP2005116582A (ja) | 2003-10-03 | 2005-04-28 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2010245160A (ja) | 2009-04-02 | 2010-10-28 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP2011124256A (ja) | 2009-12-08 | 2011-06-23 | Renesas Electronics Corp | 半導体装置 |
JP2012156237A (ja) | 2011-01-25 | 2012-08-16 | Toshiba Corp | 半導体記憶装置の製造方法、及び半導体記憶装置 |
JP2017045793A (ja) | 2015-08-25 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2017523595A (ja) | 2015-03-09 | 2017-08-17 | サイプレス セミコンダクター コーポレーション | Оnoスタックの形成方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05218355A (ja) * | 1992-02-05 | 1993-08-27 | Seiko Epson Corp | Mis型半導体装置及びその製造方法 |
JPH0992729A (ja) * | 1995-09-22 | 1997-04-04 | Mitsubishi Electric Corp | 半導体装置及び半導体装置の製造方法 |
US6268266B1 (en) * | 1999-10-22 | 2001-07-31 | United Microelectronics Corp. | Method for forming enhanced FOX region of low voltage device in high voltage process |
JP4451594B2 (ja) | 2002-12-19 | 2010-04-14 | 株式会社ルネサステクノロジ | 半導体集積回路装置及びその製造方法 |
US6906387B1 (en) * | 2003-10-15 | 2005-06-14 | Altera Corporation | Method for implementing electro-static discharge protection in silicon-on-insulator devices |
JP5153164B2 (ja) | 2007-03-07 | 2013-02-27 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2018
- 2018-02-05 JP JP2018018564A patent/JP7038559B2/ja active Active
-
2019
- 2019-01-09 US US16/243,809 patent/US11024639B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269361A (ja) | 1999-03-15 | 2000-09-29 | Nec Corp | 不揮発性半導体記憶装置およびその製造方法 |
JP2002246570A (ja) | 2001-02-13 | 2002-08-30 | Sharp Corp | Mfmos/mfms不揮発性メモリトランジスタおよびその製造方法 |
JP2003100896A (ja) | 2001-09-25 | 2003-04-04 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2004103902A (ja) | 2002-09-11 | 2004-04-02 | Sony Corp | 不揮発性半導体メモリ装置、および、その製造方法 |
JP2005116582A (ja) | 2003-10-03 | 2005-04-28 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2010245160A (ja) | 2009-04-02 | 2010-10-28 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP2011124256A (ja) | 2009-12-08 | 2011-06-23 | Renesas Electronics Corp | 半導体装置 |
JP2012156237A (ja) | 2011-01-25 | 2012-08-16 | Toshiba Corp | 半導体記憶装置の製造方法、及び半導体記憶装置 |
JP2017523595A (ja) | 2015-03-09 | 2017-08-17 | サイプレス セミコンダクター コーポレーション | Оnoスタックの形成方法 |
JP2017045793A (ja) | 2015-08-25 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2019135757A (ja) | 2019-08-15 |
US20190244968A1 (en) | 2019-08-08 |
US11024639B2 (en) | 2021-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5007017B2 (ja) | 半導体装置の製造方法 | |
JP5142494B2 (ja) | 半導体装置の製造方法 | |
JP2009054707A (ja) | 半導体記憶装置およびその製造方法 | |
JP2005244086A (ja) | 半導体装置及びその製造方法 | |
JP2000004014A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH07161853A (ja) | 不揮発性半導体記憶装置、その消去法及び製造方法 | |
JP6385873B2 (ja) | 半導体装置およびその製造方法 | |
US6680230B2 (en) | Semiconductor device and method of fabricating the same | |
TW201834212A (zh) | 半導體裝置及半導體裝置之製造方法 | |
JP5142476B2 (ja) | 半導体装置の製造方法 | |
US10141325B2 (en) | Method of manufacturing semiconductor device | |
WO2016088196A1 (ja) | 半導体装置の製造方法および半導体装置 | |
JP5232425B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP7038559B2 (ja) | 半導体装置の製造方法 | |
WO1999065083A1 (fr) | Dispositif a circuit integre semi-conducteur et son procede de fabrication | |
US9299569B2 (en) | Manufacturing method of semiconductor device | |
TWI774858B (zh) | 半導體裝置之製造方法 | |
US20180308991A1 (en) | Semiconductor device and manufacturing device of the same | |
CN110021523B (zh) | 制造半导体器件的方法 | |
CN106024852B (zh) | 用于制造半导体器件的方法 | |
JP2006080567A (ja) | 半導体集積回路装置およびその製造方法 | |
CN116648066A (zh) | 制造半导体器件的方法 | |
JP2020174095A (ja) | 半導体装置の製造方法 | |
KR19990048989A (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
KR20070067475A (ko) | 플래쉬 메모리 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200713 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220308 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7038559 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |