JP7026061B2 - 受信機、および、受信機の制御方法 - Google Patents
受信機、および、受信機の制御方法 Download PDFInfo
- Publication number
- JP7026061B2 JP7026061B2 JP2018567987A JP2018567987A JP7026061B2 JP 7026061 B2 JP7026061 B2 JP 7026061B2 JP 2018567987 A JP2018567987 A JP 2018567987A JP 2018567987 A JP2018567987 A JP 2018567987A JP 7026061 B2 JP7026061 B2 JP 7026061B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- current
- frequency component
- filter circuit
- orthogonal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/30—Circuits for homodyne or synchrodyne receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
- H04B1/0028—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at baseband stage
- H04B1/0032—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at baseband stage with analogue quadrature frequency conversion to and from the baseband
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/1607—Supply circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/163—Special arrangements for the reduction of the damping of resonant circuits of receivers
Description
本技術は、受信機、および、受信機の制御方法に関する。詳しくは、受信信号をローカル信号と混合して復調する受信機、および、受信機の制御方法に関する。
従来より、無線信号の受信機においては、受信信号の周波数を中間周波数に変換せずに直接、ベースバンド信号に変換するダイレクトコンバージョン方式が広く用いられている。このダイレクトコンバージョン方式では、イメージ混信の影響を軽減するために、直交ミキサによりＩ（In-phase）信号と、Ｑ（Quadrature）信号とを生成する直交復調が行われる。そして、アンテナからの受信信号は微弱であるため、一般に直交ミキサの前段には、受信信号を増幅するアンプが配置される（例えば、特許文献１参照。）。
上述の従来技術では、直交ミキサの前段にアンプが配置されるため、周波数が比較的低い帯域において、アンプの内部でフリッカノイズなどの低域ノイズが生じてしまう。また、そのアンプにおいて、低域ノイズの他、内部の素子の製品ばらつきなどに起因してオフセット電流が生じることがある。上述の受信機では、それらの低域ノイズやオフセット電流により受信信号の信号品質が低下してしまうという問題がある。
本技術はこのような状況に鑑みて生み出されたものであり、受信信号を復調する受信機において、信号品質の低下を抑制することを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、所定周波数より周波数の高い高周波数成分と上記所定周波数より周波数の低い低周波数成分とのうち上記低周波数成分内に所定のオフセット電流を含む電流信号を電圧信号から生成して出力する電流出力部と、上記高周波数成分に対して復調を行う復調部と、上記電流信号において上記高周波数成分を上記電流出力部から上記復調部へ通過させるとともに上記低周波数成分を上記電流出力部から所定の基準電位点へ流すフィルタ回路とを具備する受信機、および、その制御方法である。これにより、高周波数成分が通過するとともに低周波数成分が所定の基準電位点に流れるという作用をもたらす。
また、この第１の側面において、上記フィルタ回路は、上記電流信号の周波数が低いほど値が小さなインピーダンス成分を介して上記低周波数成分を流してもよい。これにより、電流信号の周波数が低いほど値が小さなインピーダンス成分を介して低周波数成分が流れるという作用をもたらす。
また、この第１の側面において、上記インピーダンス成分は、上記電流出力部から上記復調部へ配線された信号線と上記所定の基準電位点との間に接続されたインダクタンス成分および抵抗成分を含んもでよい。これにより、インダクタンス成分および抵抗成分を介して電流が流れるという作用をもたらす。
また、この第１の側面において、上記フィルタ回路は、アクティブインダクタであってもよい。これにより、アクティブインダクタ内には高周波数成分が入らず、信号電流がミキサへ供給されるという作用をもたらす。
また、この第１の側面において、上記フィルタ回路は、入力端子および出力端子が接続されたオペアンプからなるバイアス回路であってもよい。これにより、バイアス回路内には高周波数成分が入らず、信号電流がミキサへ供給されるという作用をもたらす。
また、この第１の側面において、上記電流信号は、正側信号および負側信号からなる差動信号であり、上記フィルタ回路は、上記正側信号において上記高周波数成分を上記電流出力部から上記復調部へ通過させる正側フィルタ回路と、上記負側信号において上記高周波数成分を上記電流出力部から上記復調部へ通過させる負側フィルタ回路とを備えてもよい。これにより、正側電流において高周波数成分が正側フィルタ回路を通過し、負側電流において高周波数成分が負側フィルタ回路を通過するという作用をもたらす。
また、この第１の側面において、上記復調部は、上記高周波数成分に所定のローカル信号を混合して混合信号として出力する混合部と、上記混合信号に対して電流電圧変換を行って電圧信号を出力する電流電圧変換部とを備えてもよい。これにより、ローカル信号と混合された混合信号に対して電流電圧変換が行われるという作用をもたらす。
また、この第１の側面において、上記ローカル信号は、同相側ローカル信号と当該同相側ローカル信号に対して位相が９０度異なる直交側ローカル信号とを含み、上記混合部は、上記高周波数成分と上記同相側ローカル信号とを混合して同相側混合信号として出力する同相側ミキサと、上記高周波数成分と上記直交側ローカル信号とを混合して直交側混合信号として出力する直交側ミキサとを備えてもよい。これにより、直交復調が行われるという作用をもたらす。
また、この第１の側面において、上記電流電圧変換部は、上記同相側混合信号に対して電流電圧変換を行う同相側電流電圧変換部と、上記直交側混合信号に対して電流電圧変換を行う直交側電流電圧変換部とを備えてもよい。これにより、直交復調された混合信号に対して電流電圧変換が行われるという作用をもたらす。
また、この第１の側面において、上記電流出力部は、上記電流信号を出力する同相側電流出力部および直交側電流出力部を備え、上記フィルタ回路は、上記同相側電流出力部から上記同相側ミキサへ上記高周波数成分を通過させる同相側フィルタ回路と、上記直交側電流出力部から上記直交側ミキサへ上記高周波数成分を通過させる直交側フィルタ回路とを備えてもよい。これにより、同相側フィルタ回路および直交側フィルタ回路のそれぞれを高周波数成分が通過するという作用をもたらす。
また、この第１の側面において、上記電流信号は、正側信号および負側信号からなる差動信号であり、上記同相側フィルタ回路は、上記正側信号において上記高周波数成分を上記電流出力部から上記復調部へ通過させる同相正側フィルタ回路と、上記負側信号において上記高周波数成分を上記電流出力部から上記復調部へ通過させる同相負側フィルタ回路とを備え、上記直交側フィルタ回路は、上記正側信号において上記高周波数成分を上記電流出力部から上記復調部へ通過させる直交正側フィルタ回路と、上記負側信号において上記高周波数成分を上記電流出力部から上記復調部へ通過させる直交負側フィルタ回路とを備えてもよい。これにより、同相側、直交側のそれぞれの差動信号において高周波数成分が通過するという作用をもたらす。
本技術によれば、受信信号を復調する受信機において、信号品質の低下を抑制することができるという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（オフセット電流を低減する例）
２．第２の実施の形態（同相側および直交側のそれぞれにｇｍアンプを設け、オフセット電流を低減する例）
１．第１の実施の形態（オフセット電流を低減する例）
２．第２の実施の形態（同相側および直交側のそれぞれにｇｍアンプを設け、オフセット電流を低減する例）
＜１．第１の実施の形態＞
［受信機の構成例］
図１は、本技術の第１の実施の形態における受信機１００の一構成例を示すブロック図である。この受信機１００は、ＲＦ（Radio Frequency）信号を受信してダイレクトコンバージョン方式で復調するものであり、ＲＦ部２００、ＡＤ（Analog to Digital）変換部１１０およびデジタル信号処理部１２０を備える。また、受信機１００には、アンテナ３００が取り付けられる。
［受信機の構成例］
図１は、本技術の第１の実施の形態における受信機１００の一構成例を示すブロック図である。この受信機１００は、ＲＦ（Radio Frequency）信号を受信してダイレクトコンバージョン方式で復調するものであり、ＲＦ部２００、ＡＤ（Analog to Digital）変換部１１０およびデジタル信号処理部１２０を備える。また、受信機１００には、アンテナ３００が取り付けられる。
アンテナ３００は、電磁波を電気信号に変換し、ＲＦ信号としてＲＦ部２００に信号線３０９を介して供給するものである。このＲＦ信号は、Ｉ信号およびＱ信号からなる信号波を搬送する信号である。また、ＲＦ信号は、正側信号および負側信号からなる差動の電圧信号である。
ＲＦ部２００は、ＲＦ信号をＩＱ復調して、アナログの信号波（Ｉ信号およびＱ信号）を取得するものである。このＲＦ部２００は、Ｉ信号およびＱ信号をＡＤ変換部１１０に信号線２０８および２０９を介して供給する。
ＡＤ変換部１１０は、Ｉ信号およびＱ信号に対してＡＤ変換を行ってデジタル信号処理部１２０に信号線１１８および１１９を介して供給するものである。
デジタル信号処理部１２０は、ＡＤ変換されたＩ信号およびＱ信号に対して所定の信号処理を実行するものである。
［ＲＦ部の構成例］
図２は、本技術の第１の実施の形態におけるＲＦ部２００の一構成例を示す回路図である。このＲＦ部２００は、ｇｍアンプ２１０、正側アクティブインダクタ回路２２０、負側アクティブインダクタ回路２３０、同相側ミキサ２４１、直交側ミキサ２４２、同相側電流電圧変換部２５０および直交側電流電圧変換部２６０を備える。
図２は、本技術の第１の実施の形態におけるＲＦ部２００の一構成例を示す回路図である。このＲＦ部２００は、ｇｍアンプ２１０、正側アクティブインダクタ回路２２０、負側アクティブインダクタ回路２３０、同相側ミキサ２４１、直交側ミキサ２４２、同相側電流電圧変換部２５０および直交側電流電圧変換部２６０を備える。
ｇｍアンプ２１０は、ＲＦ信号（すなわち、電圧信号）を差動の電流信号に変換するとともに増幅して差動出力するものである。差動の電流信号において正側信号は信号線２１８を介して出力され、負側信号は信号線２１９を介して出力される。ここで、ｇｍアンプ２１０の「ｇｍ」は、相互コンダクタンスを意味する。このｇｍアンプ２１０内の回路においては、正側のトランジスタと、負側のトランジスタとの特性の差に起因して、所定のオフセット電流が生じる。
また、ｇｍアンプ２１０では、素子のばらつきなどの様々な要因により、周波数が低いほどレベルが高くなる低域ノイズであるフリッカノイズが生じる。このため、増幅した電流信号において所定周波数より低い低周波数成分には、オフセット電流およびフリッカノイズが含まれる。なお、ｇｍアンプ２１０は、特許請求の範囲に記載の電流出力部の一例である。
正側アクティブインダクタ回路２２０は、ｇｍアンプ２１０からの電流信号のうち正側信号において、高周波数成分をｇｍアンプ２１０から同相側ミキサ２４１へ通過させ、低周波数成分を所定の基準電位点（例えば、接地端子）に流すものである。この高周波数成分には、信号波が含まれる。
負側アクティブインダクタ回路２３０は、ｇｍアンプ２１０からの電流信号のうち負側信号において、高周波数成分をｇｍアンプ２１０から直交側ミキサ２４２へ通過させ、低周波数成分を基準電位点に流すものである。
正側アクティブインダクタ回路２２０および負側アクティブインダクタ回路２３０が低周波数成分を接地端子に流すことにより、低周波数成分内のオフセット電流およびフリッカノイズを低減することができる。なお、正側アクティブインダクタ回路２２０および負側アクティブインダクタ回路２３０からなる回路は、特許請求の範囲に記載のフィルタ回路の一例である。また、正側アクティブインダクタ回路２２０は、特許請求の範囲に記載の正側フィルタ回路の一例であり、負側アクティブインダクタ回路２３０は、特許請求の範囲に記載の負側フィルタ回路の一例である。
同相側ミキサ２４１は、正側アクティブインダクタ回路２２０を通過した高周波数成分と所定の同相側ローカル信号ＬＯＩとを混合して同相側混合信号として同相側電流電圧変換部２５０に出力するものである。直交側ミキサ２４２は、負側アクティブインダクタ回路２３０を通過した高周波数成分と直交側ローカル信号ＬＯＱとを混合して直交側混合信号として直交側電流電圧変換部２６０に出力するものである。ここで、同相側ローカル信号ＬＯＩおよび直交側ローカル信号ＬＯＱのそれぞれのデューティ比は、例えば、２５％に設定される。また、同相側ローカル信号ＬＯＩおよび直交側ローカル信号ＬＯＱは、互いに位相が９０度異なる。なお、同相側ミキサ２４１および直交側ミキサ２４２からなる回路は、特許請求の範囲に記載の混合部の一例である。
同相側電流電圧変換部２５０は、同相側混合信号に対して電流電圧変換を行い、変換後の電圧信号をＩ信号としてＡＤ変換部１１０に出力するものである。この同相側電流電圧変換部２５０は、抵抗２５１および２５３と、ＴＩＡ（Trans Impedance Amplifier）２５２とを備える。
ＴＩＡ２５２は、電流を電圧に変換するアンプであり、非反転入力端子、反転入力端子、非反転出力端子および反転出力端子を備える。このＴＩＡ２５２の非反転入力端子には、同相側混合信号のうち正側信号が入力され、反転入力端子には同相側混合信号のうち負側信号が入力される。また、ＴＩＡ２５２の非反転入力端子と非反転出力端子との間には抵抗２５１が挿入され、反転入力端子と反転出力端子との間には抵抗２５３が挿入される。
直交側電流電圧変換部２６０は、直交側混合信号に対して電流電圧変換を行い、変換後の電圧信号をＱ信号としてＡＤ変換部１１０に出力するものである。この直交側電流電圧変換部２６０は、抵抗２６１および２６３と、ＴＩＡ２６２とを備える。
ＴＩＡ２６２は、ＴＩＡ２５２と同様のアンプである。このＴＩＡ２６２の非反転入力端子には、直交側混合信号のうち正側信号が入力され、反転入力端子には直交側混合信号のうち負側信号が入力される。また、ＴＩＡ２６２の非反転入力端子と非反転出力端子との間には抵抗２６１が挿入され、反転入力端子と反転出力端子との間には抵抗２６３が挿入される。
なお、同相側電流電圧変換部２５０および直交側電流電圧変換部２６０からなる回路は、特許請求の範囲に記載の電流電圧変換部の一例である。
上述したように、同相側ミキサ２４１、直交側ミキサ２４２、同相側電流電圧変換部２５０および直交側電流電圧変換部２６０により、受信機１００は、Ｉ信号およびＱ信号を取得（言い換えれば、ＩＱ復調）することができる。なお、同相側ミキサ２４１、直交側ミキサ２４２、同相側電流電圧変換部２５０および直交側電流電圧変換部２６０からなる回路は、特許請求の範囲に記載の復調部の一例である。
［正側アクティブインダクタ回路の構成例］
図３は、本技術の第１の実施の形態における正側アクティブインダクタ回路２２０の一構成例を示す回路図である。この正側アクティブインダクタ回路２２０は、ｇｍアンプ２２１および２２４と、コンデンサ２２２と、抵抗２２３とを備える。
図３は、本技術の第１の実施の形態における正側アクティブインダクタ回路２２０の一構成例を示す回路図である。この正側アクティブインダクタ回路２２０は、ｇｍアンプ２２１および２２４と、コンデンサ２２２と、抵抗２２３とを備える。
オペアンプ２２１の非反転入力端子は、ｇｍアンプ２２４の出力端子と信号線２１８とに接続される。また、ｇｍアンプ２２１の反転入力端子には、コモンモード電圧ＴＩＡ_ＶＣＭが入力され、出力端子は、コンデンサ２２２とｇｍアンプ２２４の入力端子とに接続される。コモンモード電圧ＴＩＡ_ＶＣＭは、差動信号を伝送する信号線２１８および２１９のコモンモード電圧である。
コンデンサ２２２の一端は、ｇｍアンプ２２１の出力端子とｇｍアンプ２２４の入力端子とに接続され、他端は抵抗２２３に接続される。
抵抗２２３の一端は、コンデンサ２２２に接続され、他端は、接地端子に接続される。
ｇｍアンプ２２４の入力端子は、ｇｍアンプ２２１の出力端子とコンデンサ２２２とに接続され、出力端子は、ｇｍアンプ２２１の非反転入力端子と信号線２１８とに接続される。
上述の構成の正側アクティブインダクタ回路２２０に入力される電流をｉとし、後段のｇｍアンプ２２４の出力端子の電圧をｖｉとすると、電流ｉは、次の式により表すことができる。
ｉ＝ｖｉｇｍ１{１／（ｓＣ１）＋ＲＬ}ｇｍ２ ・・・式１
上式において、ｇｍ１は、ｇｍアンプ２２１のトランスコンダクタンスであり、ｇｍ２は、ｇｍアンプ２２４のトランスコンダクタンスである。これらのコンダクタンスの単位は、例えば、ジーメンス（Ｓ）である。また、ｓは複素数である。Ｃ１は、コンデンサ２２２の容量であり、単位は、例えば、ファラッド（Ｆ）である。ＲＬは、抵抗２２３の抵抗値であり、単位は、例えば、オームである。また、電流ｉの単位は、例えば、アンペア（Ａ）であり、電圧ｖｉの単位は、例えば、ボルト（Ｖ）である。
ｉ＝ｖｉｇｍ１{１／（ｓＣ１）＋ＲＬ}ｇｍ２ ・・・式１
上式において、ｇｍ１は、ｇｍアンプ２２１のトランスコンダクタンスであり、ｇｍ２は、ｇｍアンプ２２４のトランスコンダクタンスである。これらのコンダクタンスの単位は、例えば、ジーメンス（Ｓ）である。また、ｓは複素数である。Ｃ１は、コンデンサ２２２の容量であり、単位は、例えば、ファラッド（Ｆ）である。ＲＬは、抵抗２２３の抵抗値であり、単位は、例えば、オームである。また、電流ｉの単位は、例えば、アンペア（Ａ）であり、電圧ｖｉの単位は、例えば、ボルト（Ｖ）である。
式１は、次の式に変形することができる。
ｉ／ｖｉ＝｛（ｇｍ１ｇｍ２）／（ｓＣ１）｝＋ｇｍ１ｇｍ２ＲＬ…式２
ｉ／ｖｉ＝｛（ｇｍ１ｇｍ２）／（ｓＣ１）｝＋ｇｍ１ｇｍ２ＲＬ…式２
式２の第１項は、インダクタンス成分のインダクタンス値の逆数を示し、第２項は、抵抗成分の抵抗値の逆数を示す。すなわち、正側アクティブインダクタ回路２２０は、インダクタンス成分と抵抗成分とを有する等価回路により表すことができる。
また、寄生容量を考慮すると、出力電圧ｖｏは、次の式により表すことができる。
ｖｏ＝（ｖｉ―ｖｏ）ｇｍ１{１／（ｓＣ１）＋ＲＬ}ｇｍ２／ｓＣ２…式３
上式において、Ｃ２は、寄生容量の容量値を示し、単位は、例えば、ファラッド（Ｆ）である。出力電圧ｖｏの単位は、例えば、ボルト（Ｖ）である。
ｖｏ＝（ｖｉ―ｖｏ）ｇｍ１{１／（ｓＣ１）＋ＲＬ}ｇｍ２／ｓＣ２…式３
上式において、Ｃ２は、寄生容量の容量値を示し、単位は、例えば、ファラッド（Ｆ）である。出力電圧ｖｏの単位は、例えば、ボルト（Ｖ）である。
式３は、次の式に変形することができる。
ここで、ｑを次の式により定義する。
ｑ＝（１／ＲＬ）・｛Ｃ２／（ｇｍ１ｇｍ２Ｃ１））1/2 ・・・式５
ｑ＝（１／ＲＬ）・｛Ｃ２／（ｇｍ１ｇｍ２Ｃ１））1/2 ・・・式５
式５の示すｑを小さく設定することにより、式４の示すｖｉからｖｏへの伝達関数は、ローパスフィルタのものとみなすことができる。言い換えれば、ｇｍアンプ２１０から接地端子への経路において、正側アクティブインダクタ回路２２０のインピーダンスは、周波数が低いほど小さくなり、低周波数成分を接地端子に流すことができる。このため、低周波数成分に含まれるオフセット電流およびフリッカノイズを正側アクティブインダクタ回路２２０により吸収することができる。
なお、負側アクティブインダクタ回路２３０の構成は、正側アクティブインダクタ回路２２０と同様である。
図４は、本技術の第１の実施の形態における正側アクティブインダクタ回路２２０の等価回路の一例である。同図に例示するように、正側アクティブインダクタ回路２２０は、信号線２１８に並列に接続されたインダクタンス成分２２５および抵抗成分２２６を含む等価回路により表すことができる。同図において、点線の容量は、寄生容量を示す。
式２より、インダクタンス成分２２５のインダクタンス値ＬＥは、次の式により表される。
ＬＥ＝ｓＣ１／（ｇｍ１×ｇｍ２） ・・・式６
上式において、インダクタンス値ＬＥの単位は、例えば、ヘンリー（Ｈ）である。
ＬＥ＝ｓＣ１／（ｇｍ１×ｇｍ２） ・・・式６
上式において、インダクタンス値ＬＥの単位は、例えば、ヘンリー（Ｈ）である。
また、式２より、抵抗成分２２６の抵抗値ＲＥは、次の式により表される。
ＲＥ＝１／（ｇｍ１ｇｍ２ＲＬ） ・・・式７
ＲＥ＝１／（ｇｍ１ｇｍ２ＲＬ） ・・・式７
前述したように、前段のｇｍアンプ２１０では、フリッカノイズおよびオフセット電流が生じる。同様に、正側アクティブインダクタ回路２２０においても、フリッカノイズやオフセット電流が若干生じる。しかし、一般に、ｇｍアンプでは、周波数特性向上のため、使用するＭＯＳ（Metal-Oxide-Semiconductor）トランジスタのゲート長が比較的短い。したがって、ｇｍアンプ２１０で生じるフリッカノイズやオフセット電流は、正側アクティブインダクタ回路２２０で生じるものよりも圧倒的に大きい。
また、ＲＦ信号の周波数と、同相側ミキサ２４１による周波数変換後の周波数とが十分に離れているため、インダクタンス成分２２５のインダクタンス値ＬＥを小さくしても、高周波数成分を同相側ミキサ２４１へ通過させることができる。インダクタンス値ＬＥを小さくすることができるため、式６より、Ｃ１を小さく、ｇｍ１×ｇｍ２の値を大きくすることができる。ｇｍ１×ｇｍ２の値が大きいことは、ループ状の正側アクティブインダクタ回路２２０全体のループゲインが高いことを示す。このため、正側アクティブインダクタ回路２２０で生じる電圧オフセットを小さくすることができる。
上述した正側アクティブインダクタ回路２２０の接続により、前段のｇｍアンプ２１０で生じたオフセット電流およびフリッカノイズを吸収することができる。また、ＲＦ信号において、低い周波数帯域の妨害波による歪特性の劣化を回避することができる。また、前述したように正側アクティブインダクタ回路２２０自体のオフセット電圧が小さいため、正側アクティブインダクタ回路２２０と後段のＴＩＡ２５２との基準電圧の違いによるオフセット電圧を最小限に抑制することができる。さらに、受信機１００の機能をＩＣ（Integrated Circuit）に内蔵するには、低電圧、大電流が要求されることが多いが、インダクタンス値を小さくすると、その要求を満たす際に都合がよい。
また、正側アクティブインダクタ回路２２０と同相側ミキサ２４１との接続点には、図４に例示したように寄生容量が存在する。その寄生容量やコンデンサ２２２により、接地端子の基準電圧からの伝達関数は、バンドパスフィルタおよびローパスフィルタを組み合わせた回路の伝達関数となる。その伝達関数は、式５のｑの値を小さく設定することにより、ほぼ、ローパスフィルタのものとみなすことができる。ｑは、例えば、抵抗２２３の抵抗値ＲＬにより容易に調整することができる。
そして、ＲＦ信号の周波数帯域は、正側アクティブインダクタ回路２２０のローパスフィルタから見ると高周波数帯域の帯域外となる。このため、正側アクティブインダクタ回路２２０が発生するノイズ成分は、ＲＦ信号の周波数帯域では減衰し、ＲＦ信号の復調に影響を与えないほど小さくなる。
コンデンサおよび抵抗からなるハイパスフィルタにより低周波数成分を除去することも考えられるが、この方法では、ＲＦ信号の周波数帯域において抵抗とミキサとで信号電流が分流されるため、その抵抗の抵抗値を小さくすることができない。このため、ハイパスフィルタ内の抵抗に流れるオフセット電流によりオフセット電圧が生じ、ｇｍアンプ２１０の出力端子の動作点の設計値からのずれが生じてしまう。特に、低電圧のシステムでは、その動作点のずれが問題となり、歪み特性の劣化の要因になる。また、ハイパスフィルタでは、同相側電流電圧変換部２５０および直交側電流電圧変換部２６０のインピーダンスが高いために、Ｉ信号およびＱ信号の振幅が大きくなり、これも歪み特性の劣化を招いてしまう。
図５は、本技術の第１の実施の形態における正側アクティブインダクタ回路２２０の周波数特性の一例を示すグラフである。正側アクティブインダクタ回路２２０内の素子のそれぞれに次の式に示す値を設定した場合を考える。
図５における縦軸は、上式のそれぞれの値を設定した正側アクティブインダクタ回路２２０の出力電圧ｖｏの信号レベルを示し、横軸は、電流信号の周波数を示す。ある周波数ｆｃより低い低周波数帯域の信号レベルは比較的高く、その周波数ｆｃより高い低周波数帯域の信号レベルは低い。すなわち、正側アクティブインダクタ回路２２０は、ｇｍアンプ２１０から接地端子への経路において、ローパスフィルタとして機能する。
［受信機の動作例］
図６は、本技術の第１の実施の形態における受信機１００の動作の一例を示すフローチャートである。この動作は、例えば、受信機１００に電源が投入されたときに開始される。
図６は、本技術の第１の実施の形態における受信機１００の動作の一例を示すフローチャートである。この動作は、例えば、受信機１００に電源が投入されたときに開始される。
受信機１００のｇｍアンプ２１０は、電圧信号を電流信号に変換して増幅する（ステップＳ９０１）。正側アクティブインダクタ回路２２０および負側アクティブインダクタ回路２３０は、周波数が低いほど小さなインピーダンスにより、フリッカノイズおよびオフセット電流を低減する（ステップＳ９０２）。
そして、同相側ミキサ２４１および直交側ミキサ２４２は、正側アクティブインダクタ回路２２０および負側アクティブインダクタ回路２３０を通過した高周波数成分とローカル信号との混合を行う（ステップＳ９０３）。同相側電流電圧変換部２５０および直交側電流電圧変換部２６０は、混合信号に対して電流電圧変換を行い、Ｉ信号およびＱ信号を取り出す（ステップＳ９０４）。
ＡＤ変換部１１０は、Ｉ信号およびＱ信号をデジタル信号に変換するＡＤ変換を行い（ステップＳ９０５）、デジタル信号処理部１２０は、デジタル信号に対して様々な信号処理を実行する（ステップＳ９０６）。ステップＳ９０６の後に、受信機１００は、受信動作を終了する。
このように、本技術の第１の実施の形態によれば、正側アクティブインダクタ回路２２０が正側信号の高周波数成分を通過させるとともに低周波数成分を接地端子へ流すため、低周波数成分内に含まれているオフセット電流を低減することができる。また、低周波数成分内にはフリッカノイズも含まれるため、受信機１００は、フリッカノイズも低減することができる。負側信号についても同様に、負側アクティブインダクタ回路２３０によりオフセット電流およびフリッカノイズを低減することができる。これにより、オフセット電流およびフリッカノイズに起因する信号品質の低下を抑制することができる。
［変形例］
上述の第１の実施の形態では、アクティブインダクタ回路により、オフセット電流を低減していたが、図４の等価回路により表すことができる回路であれば、アクティブインダクタ回路以外の回路によりオフセット電流を低減することができる。この第１の実施の形態の変形例の受信機１００は、アクティブインダクタ回路よりも簡易な回路により、オフセット電流を低減した点において第１の実施の形態と異なる。
上述の第１の実施の形態では、アクティブインダクタ回路により、オフセット電流を低減していたが、図４の等価回路により表すことができる回路であれば、アクティブインダクタ回路以外の回路によりオフセット電流を低減することができる。この第１の実施の形態の変形例の受信機１００は、アクティブインダクタ回路よりも簡易な回路により、オフセット電流を低減した点において第１の実施の形態と異なる。
図７は、本技術の第１の実施の形態の変形例におけるＲＦ部２００の一構成例を示す回路図である。この第１の実施の形態の変形例のＲＦ部２００は、正側アクティブインダクタ回路２２０および負側アクティブインダクタ回路２３０の代わりに、正側バイアス回路２７０および負側バイアス回路２７５を設けた点において第１の実施の形態と異なる。
図８は、本技術の第１の実施の形態の変形例における正側バイアス回路２７０の一構成例を示す回路図である。この正側バイアス回路２７０は、オペアンプ２７１を備える。
オペアンプ２７１の反転入力端子には、コモンモード電圧ＴＩＡ_ＶＣＭが入力され、出力端子は、オペアンプ２７１の入力端子と信号線２１８とに接続される。なお、負側バイアス回路２７５の構成は、正側バイアス回路２７０と同様である。
上述の構成のバイアス回路２７０も、図４の等価回路により表すことができる。このため、低周波数成分を接地端子に流してオフセット電流およびフリッカノイズを吸収することができる。
このように、本技術の第１の実施の形態の変形例によれば、オペアンプ２７１により低周波数成分を接地端子に流すため、アクティブインダクタよりも簡易な構成により、オフセット電流およびフリッカノイズを低減することができる。
＜２．第２の実施の形態＞
上述の第１の実施の形態では、１つのｇｍアンプ２１０を同相側および直交側で共有し、そのアンプからの電流信号を分流して同相側ミキサ２４１および直交側ミキサ２４２の両方に供給していた。しかし、デューティ比を大きくした場合などにおいて、同相側ミキサ２４１および直交側ミキサ２４２のそれぞれへの供給電流が不足することがある。この場合には、同相側、直交側のそれぞれの系統にｇｍアンプを配置して電流信号を増幅すればよい。この第２の実施の形態の受信機１００は、同相側および直交側のそれぞれにｇｍアンプを配置した点において第１の実施の形態と異なる。
上述の第１の実施の形態では、１つのｇｍアンプ２１０を同相側および直交側で共有し、そのアンプからの電流信号を分流して同相側ミキサ２４１および直交側ミキサ２４２の両方に供給していた。しかし、デューティ比を大きくした場合などにおいて、同相側ミキサ２４１および直交側ミキサ２４２のそれぞれへの供給電流が不足することがある。この場合には、同相側、直交側のそれぞれの系統にｇｍアンプを配置して電流信号を増幅すればよい。この第２の実施の形態の受信機１００は、同相側および直交側のそれぞれにｇｍアンプを配置した点において第１の実施の形態と異なる。
図９は、本技術の第２の実施の形態におけるＲＦ部２００の一構成例を示す回路図である。この第２の実施の形態のＲＦ部２００は、ｇｍアンプ２１０の代わりに、同相側ｇｍアンプ２１１および直交側ｇｍアンプ２１２を配置した点において第１の実施の形態と異なる。また、第２の実施の形態のＲＦ部２００は、正側アクティブインダクタ回路２２０の代わりに、同相正側アクティブインダクタ回路２８１および直交正側アクティブインダクタ回路２９１を配置した点において第１の実施の形態と異なる。さらに、負側アクティブインダクタ回路２３０の代わりに、同相負側アクティブインダクタ回路２８２および直交負側アクティブインダクタ回路２９２を配置した点において第１の実施の形態と異なる。
同相側ｇｍアンプ２１１および直交側ｇｍアンプ２１２は、アンテナ３００に共通に接続され、それぞれが電流信号を増幅する。また、同相側ｇｍアンプ２１１は、信号線２１３を介して正側信号を出力し、信号線２１４を介して負側信号を出力する。直交側ｇｍアンプ２１２は、信号線２１５を介して正側信号を出力し、信号線２１６を介して負側信号を出力する。なお、同相側ｇｍアンプ２１１は、特許請求の範囲に記載の同相側電流出力部の一例であり、直交側ｇｍアンプ２１２は、特許請求の範囲に記載の直交側電流出力部の一例である。
同相正側アクティブインダクタ回路２８１は、信号線２１３に接続され、同相負側アクティブインダクタ回路２８２は、信号線２１４に接続される。直交正側アクティブインダクタ回路２９１は、信号線２１５に接続され、直交負側アクティブインダクタ回路２９２は、信号線２１６に接続される。
同相側ミキサ２４１は、信号線２１３および２１４に接続され、直交側ミキサ２４２は、信号線２１５および２１６に接続される。
また、同相側ローカル信号ＬＯＩおよび直交側ローカル信号ＬＯＱのそれぞれのデューティ比は、例えば、５０％に設定される。
同相正側アクティブインダクタ回路２８１、同相負側アクティブインダクタ回路２８２、直交正側アクティブインダクタ回路２９１および直交負側アクティブインダクタ回路２９２の構成は、正側アクティブインダクタ回路２２０と同様である。
なお、同相正側アクティブインダクタ回路２８１および同相負側アクティブインダクタ回路２８２からなる回路は、特許請求の範囲に記載の同相側フィルタ回路の一例である。また、直交正側アクティブインダクタ回路２９１および直交負側アクティブインダクタ回路２９２からなる回路は、特許請求の範囲に記載の直交側フィルタ回路の一例である。同相正側アクティブインダクタ回路２８１は、特許請求の範囲に記載の同相正側フィルタ回路の一例であり、同相負側アクティブインダクタ回路２８２は、特許請求の範囲に記載の同相負側フィルタ回路の一例である。直交正側アクティブインダクタ回路２９１は、特許請求の範囲に記載の直交正側フィルタ回路の一例であり、直交負側アクティブインダクタ回路２９２は、特許請求の範囲に記載の直交負側フィルタ回路の一例である。
また、同相正側アクティブインダクタ回路２８１を変形例の正側バイアス回路２７０と同様の回路に置き換えることもできる。同相負側アクティブインダクタ回路２８２、直交正側アクティブインダクタ回路２９１および直交負側アクティブインダクタ回路２９２のそれぞれについても同様である。
このように、本技術の第２の実施の形態によれば、同相側ｇｍアンプ２１１および直交側ｇｍアンプ２１２により電流信号を増幅するため、ｇｍアンプ２１０のみを設けた場合よりも、同相側および直交側のそれぞれへの供給電流を増大することができる。これにより、電流不足を解消することができる。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
なお、本技術は以下のような構成もとることができる。
（１）所定周波数より周波数の高い高周波数成分と前記所定周波数より周波数の低い低周波数成分とのうち前記低周波数成分内に所定のオフセット電流を含む電流信号を電圧信号から生成して出力する電流出力部と、
前記高周波数成分に対して復調を行う復調部と、
前記電流信号において前記高周波数成分を前記電流出力部から前記復調部へ通過させるとともに前記低周波数成分を前記電流出力部から所定の基準電位点へ流すフィルタ回路と
を具備する受信機。
（２）前記フィルタ回路は、前記電流信号の周波数が低いほど値が小さなインピーダンス成分を介して前記低周波数成分を流す
前記（１）記載の受信機。
（３）前記インピーダンス成分は、前記電流出力部から前記復調部へ配線された信号線と前記所定の基準電位点との間に接続されたインダクタンス成分および抵抗成分を含む
前記（２）記載の受信機。
（４）前記フィルタ回路は、アクティブインダクタである
前記（３）記載の受信機。
（５）前記フィルタ回路は、入力端子および出力端子が接続されたオペアンプからなるバイアス回路である
前記（３）記載の受信機。
（６）前記電流信号は、正側信号および負側信号からなる差動信号であり、
前記フィルタ回路は、
前記正側信号において前記高周波数成分を前記電流出力部から前記復調部へ通過させる正側フィルタ回路と、
前記負側信号において前記高周波数成分を前記電流出力部から前記復調部へ通過させる負側フィルタ回路と
を備える前記（１）から（５）のいずれかに記載の受信機。
（７）前記復調部は、
前記高周波数成分に所定のローカル信号を混合して混合信号として出力する混合部と、
前記混合信号に対して電流電圧変換を行って電圧信号を出力する電流電圧変換部と
を備える前記（１）から（５）のいずれかに記載の受信機。
（８）前記ローカル信号は、同相側ローカル信号と当該同相側ローカル信号に対して位相が９０度異なる直交側ローカル信号とを含み、
前記混合部は、
前記高周波数成分と前記同相側ローカル信号とを混合して同相側混合信号として出力する同相側ミキサと、
前記高周波数成分と前記直交側ローカル信号とを混合して直交側混合信号として出力する直交側ミキサと
を備える前記（７）記載の受信機。
（９）前記電流電圧変換部は、
前記同相側混合信号に対して電流電圧変換を行う同相側電流電圧変換部と、
前記直交側混合信号に対して電流電圧変換を行う直交側電流電圧変換部と
を備える前記（８）記載の受信機。
（１０）前記電流出力部は、前記電流信号を出力する同相側電流出力部および直交側電流出力部を備え、
前記フィルタ回路は、
前記同相側電流出力部から前記同相側ミキサへ前記高周波数成分を通過させる同相側フィルタ回路と、
前記直交側電流出力部から前記直交側ミキサへ前記高周波数成分を通過させる直交側フィルタ回路と
を備える前記（８）から（９）のいずれかに記載の受信機。
（１１）前記電流信号は、正側信号および負側信号からなる差動信号であり、
前記同相側フィルタ回路は、
前記正側信号において前記高周波数成分を前記電流出力部から前記復調部へ通過させる同相正側フィルタ回路と、
前記負側信号において前記高周波数成分を前記電流出力部から前記復調部へ通過させる同相負側フィルタ回路と
を備え、
前記直交側フィルタ回路は、
前記正側信号において前記高周波数成分を前記電流出力部から前記復調部へ通過させる直交正側フィルタ回路と、
前記負側信号において前記高周波数成分を前記電流出力部から前記復調部へ通過させる直交負側フィルタ回路と
を備える前記（１０）記載の受信機。
（１２）所定周波数より周波数の高い高周波数成分と前記所定周波数より周波数の低い低周波数成分とのうち前記低周波数成分内に所定のオフセット電流を含む電流信号を電圧信号から生成して出力する電流出力手順と、
前記高周波数成分に対して復調を行う復調手順と、
前記電流信号において前記高周波数成分を前記電流出力部から前記復調部へ通過させるとともに前記低周波数成分を前記電流出力部から所定の基準電位点へ流すフィルタリング手順と
を具備する受信機の制御方法。
（１）所定周波数より周波数の高い高周波数成分と前記所定周波数より周波数の低い低周波数成分とのうち前記低周波数成分内に所定のオフセット電流を含む電流信号を電圧信号から生成して出力する電流出力部と、
前記高周波数成分に対して復調を行う復調部と、
前記電流信号において前記高周波数成分を前記電流出力部から前記復調部へ通過させるとともに前記低周波数成分を前記電流出力部から所定の基準電位点へ流すフィルタ回路と
を具備する受信機。
（２）前記フィルタ回路は、前記電流信号の周波数が低いほど値が小さなインピーダンス成分を介して前記低周波数成分を流す
前記（１）記載の受信機。
（３）前記インピーダンス成分は、前記電流出力部から前記復調部へ配線された信号線と前記所定の基準電位点との間に接続されたインダクタンス成分および抵抗成分を含む
前記（２）記載の受信機。
（４）前記フィルタ回路は、アクティブインダクタである
前記（３）記載の受信機。
（５）前記フィルタ回路は、入力端子および出力端子が接続されたオペアンプからなるバイアス回路である
前記（３）記載の受信機。
（６）前記電流信号は、正側信号および負側信号からなる差動信号であり、
前記フィルタ回路は、
前記正側信号において前記高周波数成分を前記電流出力部から前記復調部へ通過させる正側フィルタ回路と、
前記負側信号において前記高周波数成分を前記電流出力部から前記復調部へ通過させる負側フィルタ回路と
を備える前記（１）から（５）のいずれかに記載の受信機。
（７）前記復調部は、
前記高周波数成分に所定のローカル信号を混合して混合信号として出力する混合部と、
前記混合信号に対して電流電圧変換を行って電圧信号を出力する電流電圧変換部と
を備える前記（１）から（５）のいずれかに記載の受信機。
（８）前記ローカル信号は、同相側ローカル信号と当該同相側ローカル信号に対して位相が９０度異なる直交側ローカル信号とを含み、
前記混合部は、
前記高周波数成分と前記同相側ローカル信号とを混合して同相側混合信号として出力する同相側ミキサと、
前記高周波数成分と前記直交側ローカル信号とを混合して直交側混合信号として出力する直交側ミキサと
を備える前記（７）記載の受信機。
（９）前記電流電圧変換部は、
前記同相側混合信号に対して電流電圧変換を行う同相側電流電圧変換部と、
前記直交側混合信号に対して電流電圧変換を行う直交側電流電圧変換部と
を備える前記（８）記載の受信機。
（１０）前記電流出力部は、前記電流信号を出力する同相側電流出力部および直交側電流出力部を備え、
前記フィルタ回路は、
前記同相側電流出力部から前記同相側ミキサへ前記高周波数成分を通過させる同相側フィルタ回路と、
前記直交側電流出力部から前記直交側ミキサへ前記高周波数成分を通過させる直交側フィルタ回路と
を備える前記（８）から（９）のいずれかに記載の受信機。
（１１）前記電流信号は、正側信号および負側信号からなる差動信号であり、
前記同相側フィルタ回路は、
前記正側信号において前記高周波数成分を前記電流出力部から前記復調部へ通過させる同相正側フィルタ回路と、
前記負側信号において前記高周波数成分を前記電流出力部から前記復調部へ通過させる同相負側フィルタ回路と
を備え、
前記直交側フィルタ回路は、
前記正側信号において前記高周波数成分を前記電流出力部から前記復調部へ通過させる直交正側フィルタ回路と、
前記負側信号において前記高周波数成分を前記電流出力部から前記復調部へ通過させる直交負側フィルタ回路と
を備える前記（１０）記載の受信機。
（１２）所定周波数より周波数の高い高周波数成分と前記所定周波数より周波数の低い低周波数成分とのうち前記低周波数成分内に所定のオフセット電流を含む電流信号を電圧信号から生成して出力する電流出力手順と、
前記高周波数成分に対して復調を行う復調手順と、
前記電流信号において前記高周波数成分を前記電流出力部から前記復調部へ通過させるとともに前記低周波数成分を前記電流出力部から所定の基準電位点へ流すフィルタリング手順と
を具備する受信機の制御方法。
１００ 受信機
１１０ ＡＤ変換部
１２０ デジタル信号処理部
２００ ＲＦ部
２１０、２２１、２２４ ｇｍアンプ
２１１ 同相側ｇｍアンプ
２１２ 直交側ｇｍアンプ
２２０ 正側アクティブインダクタ回路
２２２ コンデンサ
２２３、２５１、２５３、２６１、２６３ 抵抗
２２５ インダクタンス成分
２２６ 抵抗成分
２３０ 負側アクティブインダクタ回路
２４１ 同相側ミキサ
２４２ 直交側ミキサ
２５０ 同相側電流電圧変換部
２５２、２６２ ＴＩＡ
２６０ 直交側電流電圧変換部
２７０ 正側バイアス回路
２７１ オペアンプ
２７５ 負側バイアス回路
２８１ 同相正側アクティブインダクタ回路
２８２ 同相負側アクティブインダクタ回路
２９１ 直交正側アクティブインダクタ回路
２９２ 直交負側アクティブインダクタ回路
３００ アンテナ
１１０ ＡＤ変換部
１２０ デジタル信号処理部
２００ ＲＦ部
２１０、２２１、２２４ ｇｍアンプ
２１１ 同相側ｇｍアンプ
２１２ 直交側ｇｍアンプ
２２０ 正側アクティブインダクタ回路
２２２ コンデンサ
２２３、２５１、２５３、２６１、２６３ 抵抗
２２５ インダクタンス成分
２２６ 抵抗成分
２３０ 負側アクティブインダクタ回路
２４１ 同相側ミキサ
２４２ 直交側ミキサ
２５０ 同相側電流電圧変換部
２５２、２６２ ＴＩＡ
２６０ 直交側電流電圧変換部
２７０ 正側バイアス回路
２７１ オペアンプ
２７５ 負側バイアス回路
２８１ 同相正側アクティブインダクタ回路
２８２ 同相負側アクティブインダクタ回路
２９１ 直交正側アクティブインダクタ回路
２９２ 直交負側アクティブインダクタ回路
３００ アンテナ
Claims (6)
- 所定周波数より周波数の高い高周波数成分と前記所定周波数より周波数の低い低周波数成分とのうち前記低周波数成分内に所定のオフセット電流を含む電流信号を電圧信号から生成し、一対の信号線を介して出力する電流出力部と、
前記高周波数成分に対して復調を行う復調部と、
前記電流信号において前記高周波数成分を前記電流出力部から前記復調部へ通過させるとともに前記低周波数成分を前記電流出力部から所定の基準電位点へ流すフィルタ回路と
を具備し、
前記電流信号は、正側信号および負側信号からなる差動信号であり、
前記フィルタ回路は、
前記正側信号において前記高周波数成分を前記電流出力部から前記復調部へ通過させる正側フィルタ回路と、
前記負側信号において前記高周波数成分を前記電流出力部から前記復調部へ通過させる負側フィルタ回路と
を備え、
前記正側フィルタ回路および前記負側フィルタ回路のそれぞれは、
前記一対の信号線のいずれかに一対の入力端子の一方が接続され、前記一対の入力端子の他方に所定電圧が入力された前段アンプと、
前記前段アンプの出力端子と前記基準電位点との間に直列に挿入されたコンデンサおよび抵抗と、
前記前段アンプの出力端子に入力端子が入力され、出力端子が前記一対の信号線のいずれかに接続された後段アンプと
を備える受信機。 - 前記復調部は、
前記高周波数成分に所定のローカル信号を混合して混合信号として出力する混合部と、
前記混合信号に対して電流電圧変換を行って電圧信号を出力する電流電圧変換部と
を備える請求項１記載の受信機。 - 前記ローカル信号は、同相側ローカル信号と当該同相側ローカル信号に対して位相が９０度異なる直交側ローカル信号とを含み、
前記混合部は、
前記高周波数成分と前記同相側ローカル信号とを混合して同相側混合信号として出力する同相側ミキサと、
前記高周波数成分と前記直交側ローカル信号とを混合して直交側混合信号として出力する直交側ミキサと
を備える請求項２記載の受信機。 - 前記電流電圧変換部は、
前記同相側混合信号に対して電流電圧変換を行う同相側電流電圧変換部と、
前記直交側混合信号に対して電流電圧変換を行う直交側電流電圧変換部と
を備える請求項３記載の受信機。 - 前記電流出力部は、前記電流信号を出力する同相側電流出力部および直交側電流出力部を備え、
前記正側フィルタ回路および前記負側フィルタ回路のそれぞれは、
前記同相側電流出力部から前記同相側ミキサへ前記高周波数成分を通過させる同相側フィルタ回路と、
前記直交側電流出力部から前記直交側ミキサへ前記高周波数成分を通過させる直交側フィルタ回路と
を備える請求項３記載の受信機。 - 電流出力部が、所定周波数より周波数の高い高周波数成分と前記所定周波数より周波数の低い低周波数成分とのうち前記低周波数成分内に所定のオフセット電流を含む電流信号を電圧信号から生成し、一対の信号線を介して出力する電流出力手順と、
復調部が、前記高周波数成分に対して復調を行う復調手順と、
フィルタ回路が、前記電流信号において前記高周波数成分を前記電流出力部から前記復調部へ通過させるとともに前記低周波数成分を前記電流出力部から所定の基準電位点へ流すフィルタリング手順と
を具備し、
前記電流信号は、正側信号および負側信号からなる差動信号であり、
前記フィルタ回路は、
前記正側信号において前記高周波数成分を前記電流出力部から前記復調部へ通過させる正側フィルタ回路と、
前記負側信号において前記高周波数成分を前記電流出力部から前記復調部へ通過させる負側フィルタ回路と
を備え、
前記正側フィルタ回路および前記負側フィルタ回路のそれぞれは、
前記一対の信号線のいずれかに一対の入力端子の一方が接続され、前記一対の入力端子の他方に所定電圧が入力された前段アンプと、
前記前段アンプの出力端子と前記基準電位点との間に直列に挿入されたコンデンサおよび抵抗と、
前記前段アンプの出力端子に入力端子が入力され、出力端子が前記一対の信号線のいずれかに接続された後段アンプと
を備える受信機の制御方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017028615 | 2017-02-20 | ||
| JP2017028615 | 2017-02-20 | ||
| PCT/JP2017/040182 WO2018150653A1 (ja) | 2017-02-20 | 2017-11-08 | 受信機、および、受信機の制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2018150653A1 JPWO2018150653A1 (ja) | 2019-12-12 |
| JP7026061B2 true JP7026061B2 (ja) | 2022-02-25 |
Family
ID=63169247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018567987A Active JP7026061B2 (ja) | 2017-02-20 | 2017-11-08 | 受信機、および、受信機の制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11303314B2 (ja) |
| JP (1) | JP7026061B2 (ja) |
| WO (1) | WO2018150653A1 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003018743A (ja) | 2001-07-02 | 2003-01-17 | Synclayer Inc | 保安器 |
| JP2003152538A (ja) | 2001-11-16 | 2003-05-23 | Mitsubishi Electric Corp | Ａ／ｄコンバータ |
| JP2004517513A (ja) | 2000-07-21 | 2004-06-10 | スカイワークス ソリューションズ，インコーポレイテッド | ダイレクトコンバージョン受信機及び送信機用のシステム及び装置 |
| JP2008236135A (ja) | 2007-03-19 | 2008-10-02 | Toshiba Corp | 周波数コンバータ |
| JP2012500597A (ja) | 2008-08-18 | 2012-01-05 | クゥアルコム・インコーポレイテッド | 負荷切換を用いた高線形性低ノイズ受信器 |
| JP2012156936A (ja) | 2011-01-28 | 2012-08-16 | Renesas Electronics Corp | 半導体集積回路およびその動作方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09275328A (ja) | 1996-04-04 | 1997-10-21 | Hitachi Ltd | 可変容量回路及びそれを用いたアナログフィルタ回路 |
| JP2002232239A (ja) | 2001-02-01 | 2002-08-16 | Akita Kaihatsu Center Ard:Kk | 演算増幅器 |
| JP5018028B2 (ja) | 2006-11-10 | 2012-09-05 | セイコーエプソン株式会社 | 基準電圧供給回路、アナログ回路及び電子機器 |
| US7773968B2 (en) | 2006-11-30 | 2010-08-10 | Silicon Laboratories, Inc. | Interface/synchronization circuits for radio frequency receivers with mixing DAC architectures |
| JP5375521B2 (ja) | 2009-10-27 | 2013-12-25 | ソニー株式会社 | 高周波増幅器および無線通信装置 |
| US8886147B2 (en) | 2010-07-20 | 2014-11-11 | Broadcom Corporation | Concurrent impedance and noise matching transconductance amplifier and receiver implementing same |
| JP5665571B2 (ja) * | 2011-01-28 | 2015-02-04 | ルネサスエレクトロニクス株式会社 | 半導体集積回路およびその動作方法 |
| JP6249732B2 (ja) | 2013-11-19 | 2017-12-20 | 三菱電機株式会社 | ダイレクトコンバージョン受信機 |
| JP6462541B2 (ja) * | 2015-09-11 | 2019-01-30 | 株式会社東芝 | 複素バンドパスフィルタ及び受信装置 |
-
2017
- 2017-11-08 JP JP2018567987A patent/JP7026061B2/ja active Active
- 2017-11-08 US US16/480,554 patent/US11303314B2/en active Active
- 2017-11-08 WO PCT/JP2017/040182 patent/WO2018150653A1/ja active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004517513A (ja) | 2000-07-21 | 2004-06-10 | スカイワークス ソリューションズ，インコーポレイテッド | ダイレクトコンバージョン受信機及び送信機用のシステム及び装置 |
| JP2003018743A (ja) | 2001-07-02 | 2003-01-17 | Synclayer Inc | 保安器 |
| JP2003152538A (ja) | 2001-11-16 | 2003-05-23 | Mitsubishi Electric Corp | Ａ／ｄコンバータ |
| JP2008236135A (ja) | 2007-03-19 | 2008-10-02 | Toshiba Corp | 周波数コンバータ |
| JP2012500597A (ja) | 2008-08-18 | 2012-01-05 | クゥアルコム・インコーポレイテッド | 負荷切換を用いた高線形性低ノイズ受信器 |
| JP2012156936A (ja) | 2011-01-28 | 2012-08-16 | Renesas Electronics Corp | 半導体集積回路およびその動作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210281284A1 (en) | 2021-09-09 |
| JPWO2018150653A1 (ja) | 2019-12-12 |
| US11303314B2 (en) | 2022-04-12 |
| WO2018150653A1 (ja) | 2018-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8929847B2 (en) | Signal processing circuit with circuit induced noise cancellation | |
| US9209910B2 (en) | Blocker filtering for noise-cancelling receiver | |
| US10148300B2 (en) | Method and system for a configurable low-noise amplifier with programmable band-selection filters | |
| US9344124B2 (en) | Jammer resistant noise cancelling receiver front end | |
| JP4004018B2 (ja) | 周波数変換器及びこれを用いた無線通信装置 | |
| US8594583B2 (en) | Apparatus and method for radio frequency reception with temperature and frequency independent gain | |
| EP3391538B1 (en) | Radio frequency receiver | |
| US10425071B2 (en) | Fast settling peak detector | |
| JP7026061B2 (ja) | 受信機、および、受信機の制御方法 | |
| US8264281B1 (en) | Low-noise amplifier with tuned input and output impedances | |
| CN105610455B (zh) | 信号接收装置和信号接收方法 | |
| US8190117B2 (en) | Mixer circuit and radio communication device using the same | |
| JP2008270924A (ja) | 周波数変換回路および受信装置 | |
| JP5375680B2 (ja) | 単相差動変換器 | |
| JPWO2005053149A1 (ja) | ミキサ回路 | |
| JP2023544445A (ja) | 受信機回路 | |
| JP2009519657A (ja) | 拡張ミキサー装置 | |
| JP3840024B2 (ja) | 増幅回路およびそれを用いた受信装置 | |
| CN114553158A (zh) | 一种低噪声放大器及接收机下变频系统 | |
| JP2013247644A (ja) | 差動増幅器 | |
| KR20110054163A (ko) | 직접 변환 수신기 및 믹서 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210727 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210827 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220214 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7026061 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |