JP7001707B2 - ＡＬＧｅの共晶接合 - Google Patents

ＡＬＧｅの共晶接合 Download PDF

Info

Publication number
JP7001707B2
JP7001707B2 JP2019554879A JP2019554879A JP7001707B2 JP 7001707 B2 JP7001707 B2 JP 7001707B2 JP 2019554879 A JP2019554879 A JP 2019554879A JP 2019554879 A JP2019554879 A JP 2019554879A JP 7001707 B2 JP7001707 B2 JP 7001707B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
layer
aluminum
mems
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019554879A
Other languages
English (en)
Other versions
JP2020515426A (ja
Inventor
ヘラー，マーティン
有真 藤田
Original Assignee
キオニックス インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キオニックス インコーポレイテッド filed Critical キオニックス インコーポレイテッド
Publication of JP2020515426A publication Critical patent/JP2020515426A/ja
Application granted granted Critical
Publication of JP7001707B2 publication Critical patent/JP7001707B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/043—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0315—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0127—Using a carrier for applying a plurality of packaging lids to the system wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/035—Soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Micromachines (AREA)

Description

（関連出願への相互参照）
本出願は、2017年4月4日に出願された出願シリアル番号62/481,634号の米国特許法第１１９条（ｅ）に基づく利益を主張し、その内容全体が参照により本明細書に組み込まれる。
本発明は、基板接合に関し、より詳細には、ＭＥＭＳデバイスを封止するための共晶接合に関する。
モーションセンサーや可動ミラーなどの微小電気機械システム（ＭＥＭＳ）が広く使用されている。周知のように、ＭＥＭＳ運動センサは、例えば、直線運動を検出するための加速度計、または回転および角速度を検出するためのジャイロスコープであり得る。
先進の平面シリコンプロセスは、ＭＥＭＳデバイスを製造するためにますます使用されている。ガラスフリット接合は、加速度計などのＭＥＭＳデバイスのウエハレベルのパッケージングに使用されている。ただし、達成可能な最小シール幅、コスト、および鉛含有量の制限により、現在の世代のジャイロスコープの多くは、共晶はんだ接合などの他のウエハレベルのパッケージングソリューションを使用して作られている。
効果的であるために、共晶基板接合プロセスは、きれいな表面を必要とする。表面の過剰な量の自然酸化物およびその他の有機汚染物質は、表面結合の形成、強度、および完全性を損なう可能性がある。シール層スタックの材料とデバイスの構成によっては、結合している表面から自然酸化物層やその他の汚染物質を除去することが困難になる場合がある。共晶基板接合プロセスを使用したＭＥＭＳデバイスの堅牢な基板接合および封止は、現在も課題を提起している。
本発明の一実施形態による、第２の半導体基板を使用して第１の半導体基板に形成されたＭＥＭＳデバイスを封止する方法は、部分的に、第１の基板の上にアルミニウムゲルマニウム構造を形成する。第２の基板の上にポリシリコン層を形成する。ポリシリコン層がアルミニウムゲルマニウム構造に接触するように、第１の基板を第２の基板で覆う。そして、アルミニウムゲルマニウム構造を融解させてＡｌＧｅＳｉシーラントを形成させ、それによりＭＥＭＳデバイスを封止するように、第１および第２の基板間で共晶接合を実行する。一実施形態では、ゲルマニウムアルミニウム構造は、アルミニウム層を覆うゲルマニウム層を含む。
一実施形態では、この方法は、さらに、第１の基板のアルミニウムゲルマニウム構造の下に接着層を形成することを部分的に含む。一実施形態では、この方法は、部分的に、アルミニウムゲルマニウム構造と接着層との間にアルミナ層を形成することをさらに含む。一実施形態では、接着剤層は窒化チタン層である。一実施形態では、この方法は、部分的に、第２の基板のポリシリコン層の下にアルミナ層を形成することをさらに含む。一実施形態では、この方法は、部分的に、第２の基板のポリシリコン層の下にポリサイド層を形成することをさらに含む。一実施形態では、この方法は、部分的に、第２の基板のアルミナ層の下に接着層を形成することをさらに含む。
本発明の一実施形態による、第２の半導体基板を使用して第１の半導体基板に形成されたＭＥＭＳデバイスを封止する方法は、部分的に、第１の基板内または上にシリサイド層を形成することを含む。第１の基板のシリサイド層の上にアルミニウムゲルマニウム構造を形成する。第２の基板の基板内または基板上にシリサイド層を形成する。第１の基板のアルミニウムゲルマニウム構造が第２の基板のシリサイド層に接触するように、第１の基板を第２の基板で覆う。そして、アルミニウムゲルマニウム構造を融解させてＡｌＧｅＳｉシーラントを形成させ、それによりＭＥＭＳデバイスを封止するように、第１および第２の基板間で共晶接合を実行する。
本発明の一実施形態による、第２の半導体基板を使用して第１の半導体基板に形成されたＭＥＭＳデバイスを封止する方法は、部分的に、第２の基板内または上にシリサイド層を形成することを含む。第２の基板のケイ化物層の上にアルミニウムゲルマニウム構造を形成する。第２基板のアルミニウムゲルマニウム構造が第１の基板のシリサイド層に接触するように、第１の基板を第２の基板で覆う。そして、アルミニウムゲルマニウム構造を融解させてＡｌＧｅＳｉシーラントを形成させ、それによりＭＥＭＳデバイスを封止するように、第１および第２の基板間で共晶接合を実行する。
本発明の一実施形態による、第２の半導体基板を使用して第１の半導体基板に形成されたＭＥＭＳデバイスを封止する方法は、部分的に、第１の基板内または上にシリサイド層を形成することを含む。第１の基板のシリサイド層の上にアルミニウムゲルマニウム構造を形成する。第２の基板の基板内または基板上にシリサイド層を形成する。第２の基板のケイ化物層の上にアルミニウムゲルマニウム構造を形成する。第１の基板のアルミニウムゲルマニウム構造が第１基板のアルミニウムゲルマニウム構造と接触するように、第１の基板を第２の基板で覆う。そして、アルミニウムゲルマニウム構造を融解させてＡｌＧｅＳｉシーラントを形成させ、それによりＭＥＭＳデバイスを封止するように、第１および第２の基板間で共晶接合を実行する。
本発明の一実施形態による、第２の半導体基板を使用して第１の半導体基板に形成されたＭＥＭＳデバイスを封止する方法は、部分的に、第１の基板内または上にシリサイド層を形成することを含む。第１の基板のシリサイド層の上にアルミニウムゲルマニウム構造を形成する。第２の基板の基板内または基板上にシリサイド層を形成する。第２の基板のシリサイド層の上にアルミニウム構造を形成する。第１の基板のアルミニウムゲルマニウム構造が第２の基板のアルミニウム構造と接触するように、第１の基板を第２の基板で覆う。そして、アルミニウムゲルマニウム構造を溶融させてＡｌＧｅＳｉシーラントを形成させ、それによりＭＥＭＳデバイスを封止するように、第１および第２の基板間で共晶接合を実行する。
本発明の一実施形態による、第２の半導体基板を使用して第１の半導体基板に形成されたＭＥＭＳデバイスを封止する方法は、部分的に、第１の基板内または上にシリサイド層を形成することを含む。第１の基板のシリサイド層の上にゲルマニウム構造を形成する。第２の基板の基板内または基板上にシリサイド層を形成する。第２の基板のケイ化物層の上にアルミニウムゲルマニウム構造を形成する。第２基板のアルミニウムゲルマニウム構造が第１基板のゲルマニウム構造に接触するように、第１の基板を第２の基板で覆う。そして、アルミニウムゲルマニウム構造を溶融させてＡｌＧｅＳｉシーラントを形成させ、それによりＭＥＭＳデバイスを封止するように、第１および第２の基板間で共晶接合を実行する。
本発明の一実施形態によるＭＥＭＳ構造は、第１の半導体基板のキャビティ内に形成され、ＡｌＧｅＳｉシーラントで封止されたＭＥＭＳデバイスを部分的に含む。 ＡｌＧｅＳｉシーラントは、第１の基板に形成されたアルミニウムゲルマニウム構造と第２の半導体基板に形成されたポリシリコン層との間の共晶接合に応答して形成される。
一実施形態では、ゲルマニウムアルミニウム構造は、部分的に、アルミニウム層を覆うゲルマニウム層をさらに含む。一実施形態では、ＭＥＭＳ構造体は、アルミニウムゲルマニウム構造体の下に部分的に接着層をさらに含む。一実施形態では、ＭＥＭＳ構造体は、アルミニウムゲルマニウム構造体と接着層との間に配置されたアルミナ層を部分的にさらに含む。一実施形態では、接着剤層は窒化チタン層である。一実施形態では、ＭＥＭＳ構造は、第２の基板のポリシリコン層の下にアルミナ層を部分的にさらに含む。一実施形態では、ＭＥＭＳ構造体は、第２の基板のポリシリコン層の下にポリサイド層を部分的にさらに含む。一実施形態では、ＭＥＭＳ構造は、部分的に、第２の基板のアルミナ層の下に接着層をさらに含む。
本発明の一実施形態によるＭＥＭＳ構造は、部分的に、第１の半導体基板のキャビティ内に形成され、ＡｌＧｅＳｉシーラントで封止されたＭＥＭＳデバイスを含む。 ＡｌＧｅＳｉシーラントは、第１の基板に形成されたアルミニウムゲルマニウム構造と第２の半導体基板内または上に形成されたシリサイド層との間の共晶結合に応答して形成される。
本発明の一実施形態によるＭＥＭＳ構造は、部分的に、第１の半導体基板のキャビティ内に形成され、ＡｌＧｅＳｉシーラントで封止されたＭＥＭＳデバイスを含む。 ＡｌＧｅＳｉシーラントは、第２の半導体基板に形成されたアルミニウムゲルマニウム構造と第１の半導体基板内または上に形成されたシリサイド層との間の共晶結合に応答して形成される。
本発明の一実施形態によるＭＥＭＳ構造は、部分的に、第１の半導体基板のキャビティ内に形成され、ＡｌＧｅＳｉシーラントで封止されたＭＥＭＳデバイスを含む。ＡｌＧｅＳｉシーラントは、第１半導体基板に形成された第１アルミニウムゲルマニウム構造、第２半導体基板に形成された第２アルミニウムゲルマニウム構造、および第１半導体基板内または上に形成されたシリサイド層の間の共晶接合に応答して形成される。
本発明の一実施形態によるＭＥＭＳ構造は、部分的に、第１の半導体基板のキャビティ内に形成され、ＡｌＧｅＳｉシーラントで封止されたＭＥＭＳデバイスを含む。ＡｌＧｅＳｉシーラントは、第１半導体基板に形成された第１アルミニウムゲルマニウム構造、第２半導体基板に形成された第２アルミニウムゲルマニウム構造、および第２半導体基板内または上に形成されたシリサイド層の間の共晶接合に応答して形成される。
本発明の一実施形態によるＭＥＭＳ構造は、部分的に、第１の半導体基板のキャビティ内に形成され、ＡｌＧｅＳｉシーラントで封止されたＭＥＭＳデバイスを含む。ＡｌＧｅＳｉシーラントは、第１半導体基板に形成された第１アルミニウムゲルマニウム構造、第２半導体基板に形成されたアルミニウム構造、および第１半導体基板内または上に形成されたシリサイド層の間の共晶接合に応答して形成される。
本発明の一実施形態によるＭＥＭＳ構造は、部分的に、第１の半導体基板のキャビティ内に形成され、ＡｌＧｅＳｉシーラントで封止されたＭＥＭＳデバイスを含む。ＡｌＧｅＳｉシーラントは、第１半導体基板に形成された第１アルミニウムゲルマニウム構造、第２半導体基板に形成されたアルミニウム構造、および第２半導体基板内または上に形成されたシリサイド層の間の共晶接合に応答して形成される。
図１は、本発明の例示的な一実施形態による、その上に複数の層を形成した後のデバイスウエハの断面図である。 図２Ａは、本発明の例示的な一実施形態による、多数のパターニングおよびエッチングステップ後の図１のデバイスウエハの断面図であり、図２Ｂは、本発明の例示的な一実施形態に係る、多数のパターニングおよびエッチングステップ後の図１のデバイスウエハの断面図である。 図３Ａおよび３Ｂは、それぞれ、本発明の例示的な一実施形態による、デバイスウエハのキャビティ内にＭＥＭＳデバイスを形成した後の図２Ａのデバイスウエハの断面図および上面図である。 図４Ａおよび４Ｂは、それぞれ、本発明の例示的な一実施形態による、その上にＡｌＧｅ構造を形成するためのいくつかのパターニングおよびエッチングステップ後の図３Ａ及び３Ｂのデバイスウエハの断面図および上面図である。 図５は、本発明の例示的な一実施形態による、その上に複数の層を形成した後の図４Ａ及び４Ｂのデバイスウエハを覆う蓋ウエハの断面図である。 図６Ａおよび６Ｂは、それぞれ、本発明の例示的な一実施形態による、多数のパターニングおよびエッチングステップ後の図５の蓋ウエハの断面図および上面図である。 図７Ａは、本発明の例示的な一実施形態による、図４Ａのデバイスウエハを覆う図６Ａの蓋ウエハの断面図であり、図７Ｂは、本発明の別の例示的な実施形態による、図４Ａのデバイスウエハを覆う図６Ａの蓋ウエハの断面図である。 図８Ａおよび８Ｂは、本発明の例示的な一実施形態による、ＭＥＭＳデバイスおよびシリサイド構造を含むように処理された後のデバイスウエハの簡略化された断面図および上面図である。 図９Ａおよび９Ｂは、本発明の例示的な一実施形態による、多数の堆積、パターニングおよびエッチングステップ後の、図８Ａ及び８Ｂのデバイスウエハの断面図および上面図である。 図１０Ａおよび１０Ｂは、本発明の例示的な一実施形態による、堆積およびエッチングステップ後の図９Ａ及び９Ｂのデバイスウエハを覆う蓋ウエハの断面図および上面図である。 図１１は、本発明の例示的な一実施形態による、図９Ａのデバイスウエハを覆う図１０Ａの蓋ウエハの断面図である。 図１２は、本発明の例示的な一実施形態による、ＭＥＭＳデバイスおよびシリサイド領域を含むように処理された後のデバイスウエハの簡略化された断面図である。 図１３Ａおよび１３Ｂは、本発明の例示的な一実施形態による、その上にアルミニウムおよびゲルマニウム構造を形成するためにいくつかの処理ステップを実行した後の図１２のデバイスウエハの断面および上面図である。 図１４は、本発明の例示的な一実施形態による、図１３Ａのデバイスウエハを覆う蓋ウエハの断面図である。 図１５は、本発明の例示的な一実施形態による、図１３Ａのデバイスウエハを覆う図１４の蓋ウエハの断面図である。 図１６は、本発明の別の例示的な実施形態による、蓋ウエハで覆われた上面を有するデバイスウエハの断面図である。 図１７は、本発明の別の例示的な実施形態による、蓋ウエハで覆われた上面を有するデバイスウエハの断面図である。 図１８は、本発明の別の例示的な実施形態による、蓋ウエハで覆われた上面を有するデバイスウエハの断面図である。 図１９は、本発明の別の例示的な実施形態による、蓋ウエハで覆われた上面を有するデバイスウエハの断面図である。 図２０は、本発明の例示的な一実施形態による、ＭＥＭＳデバイスの簡略化された上面レイアウト図である。 図２１は、本発明の例示的な一実施形態による、図２０のＭＥＭＳデバイスの領域のより詳細な図である。 図２２Ａおよび図２２Ｂは、本発明の例示的な一実施形態による、図２１で特定される領域内のいくつかの層のより詳細な図である。
本発明の一実施形態によれば、ＭＥＭＳデバイス（本明細書ではセンサと呼ぶ）は、ＭＥＭＳデバイスが形成される（以下、デバイスウエハと呼ぶ）第１のシリコンウエハと、デバイスウエハの上面を覆う第２のシリコンウエハ（以下、蓋ウエハと呼ぶ）との間に、アルミニウム－ゲルマニウム－シリコン（ＡｌＧｅＳｉ）共晶基板接合を適用することにより空洞内に密閉される。これを実現するために、デバイスウエハ、蓋ウエハ、またはその両方の上に形成されたアルミニウムおよび/またはゲルマニウムを含む構造と、デバイスウエハ、蓋ウエハ、またはその両方いずれかの構造/領域に存在するシリコン原子とが結合してＭＥＭＳデバイスを封止/包む強力なＡｌＧｅＳｉシーラントを形成できるように共晶基板接合が適用される。本発明のいくつかの例示的な実施形態による、デバイスウエハおよび蓋ウエハを形成するための処理ステップを以下に説明する。
図１は、本発明の例示的な一実施形態による、その上に複数の層を形成した後のデバイスウエハ１００（本明細書では基板とも呼ばれる）の断面図である。デバイスウエハ１００は、例えば、１００ｎｍから２００ｎｍの範囲の厚さを有する窒化チタンＴｉＮ層であり得る接着層２３０を部分的に含むものとして示されている。デバイスウエハ１００は、例えば、１００ｎｍから２００ｎｍの範囲の厚さを有するアルミナ（Ａｌ２Ｏ３）の層２４０を含み、接着層２３０の上に形成されるものとして示されている。ＴｉＮ層２３０およびアルミナ層２４０の両方がＡＬＤ、ＣＶＤ、ＰＶＤプロセスなどのよく知られた手法を使用して堆積され得る。
デバイスウエハ１００は、アルミナ層２４０を覆うアルミニウム層２５０、およびアルミニウム層２５０を覆うゲルマニウム層２６０を含むものとしても示されている。アルミニウム層２５０およびゲルマニウム層２６０の厚さは、必要な温度と圧力が適用されるときに共晶接合が生じることを可能にするように選択される。例えば、アルミニウム層２５０およびゲルマニウム層２６０は、それぞれ９８０ｎｍおよび５３０ｎｍの厚さを有するように選択され得る。
その後、従来のパターニングおよびエッチング処理ステップを使用して、層２３０、層２４０、層２５０、および層２６０を除去して、図２Ａに示すように、側壁２９２を有する開口部２８５を形成する。
図２Ｂに示されるデバイス構造は、図２Ｂにおいて、アルミナ層２４０の下の窒化チタン層２３０と、アルミナ層２４０の上のアルミニウム層２５０およびゲルマニウム層２６０との間の電気接続を強化するためにアルミナ層２４０に開口部２５５が形成されることを除いて、図２Ａに示されるデバイス構造に類似している。
次に、図３Ａに示すように、キャビティ１１０が、多数の従来の半導体処理技術のいずれか１つを使用してＭＥＭＳデバイス１２０が形成されるシリコン基板の開口部２８５に形成される。図３Ｂは、図３Ａに示されるデバイスウエハ１００の上面図である。図３Ｂの斜線領域３００は、図３Ａの層２３０、層２４０、層２５０および層２６０に対応することが理解される。
その後、従来のパターニングおよびエッチングプロセスを使用して、アルミニウム（Ａｌ）層２５０およびゲルマニウム（Ｇｅ）層２６０をエッチングして、キャビティ１１０の周囲にＡｌＧｅ構造２８０を形成する。図４Ａおよび４Ｂはそれぞれパターニングおよびエッチングプロセスが実行されてＡｌＧｅ構造２８０が形成された後のデバイスウエハ１００の断面図と上面図である。
図５は、本発明の例示的な一実施形態による、デバイスウエハ１００を覆ってキャビティ１１０およびデバイス１２０を気密封止するように適合された蓋ウエハ５００の断面図である。蓋ウエハ５００は、接着層５１０、アルミナ層５２０、およびポリシリコン層５３０を含むものとして示されている。接着層５１０は、例えば、１００ｎｍから２００ｎｍの範囲の厚さを有する窒化チタンＴｉＮを含むことができる。アルミナ層５２０は、例えば、２０ｎｍから１００ｎｍの範囲の厚さを有し得る。ポリシリコン層５３０は、例えば、１００ｎｍから１５０ｎｍの範囲の厚さを有し得る。一実施形態では、層５２０は、アルミナ層の代わりにポリサイド層であってもよい。ポリサイド層は、ＷＳｉ層、ＭｏＳｉ層、ＣｏＳｉ層、ＮｉＳｉ層などであってもよい。
従来のパターニングおよびエッチングプロセスを使用して、デバイスウエハ１００のカバーとして蓋ウエハ５００を準備するために、図６Ａに示すように、層５１０、５２０および５３０がエッチングされて構造５８０を形成する。ステップ構造５８０の幅Ｗ２は、図４Ａに示されるステップ構造２８０の幅Ｗ１より大きくてもよい。図６Ｂは、図６Ａに示される蓋ウエハ５００の上面図である。
図７Ａから分かるように、ＭＥＭＳデバイス１２０を密閉するために、図４Ａ、４Ｂに示すデバイスウエハ１００の上面は、図６Ａおよび６Ｂに示す蓋ウエハ５００の上面と接触させられる。これは、ステップ構造２８０および５８０を位置合わせするために、デバイスウエハ１００の上に蓋ウエハ５００を配置することにより達成される。あるいは、ＭＥＭＳデバイス１２０を気密封止するために、デバイスウエハ１００を蓋ウエハ５００上に配置してもよい。
その後、必要な熱および圧力が加えられる共晶接合中に、構造２８０に配置されたアルミニウムおよびゲルマニウムは、それらの相を固体から液体に変化させてＡｌＧｅ共晶融液を形成し、その後ポリシリコン層５３０に存在するシリコン原子と反応して三元ＡｌＧｅＳｉを形成する。そのように形成されたＡｌＧｅＳｉは、下のポリサイドまたはアルミナ層を濡らす。
本発明の実施形態によれば、ＡｌＧｅ共晶融液にシリコン原子を組み込むと、共融点温度が上昇し、したがって、その流れを制御および制限しながら融液を凝固させる。アルミナ層２４０は、ガス透過および反応性の高い共晶融液に対する障壁を提供する。アルミナは、共晶融液に適した接着層も提供します。層２４０がポリサイドを含む実施形態では、ポリサイドは、伝導拡散および高反応性共晶融液に対する障壁としてさらに機能する。シリサイド層は、ＡｌＧｅ共晶融液とシリサイド層に含まれるシリコンとの反応速度を低下させる。言い換えれば、液体ＡｌＧｅ共晶融液へのシリコンの取り込み速度を遅くして、ＡｌＧｅ共晶融液から三次ＡｌＧｅＳｉへのより制御された変態を提供する。シリコンへの過剰なSiの取り込みと、結果として生じるシリコンへのＡｌまたはＧｅのスパイクを回避または大幅に削減できる。シリサイド層の上部にあるシリコン層（アモルファス、ポリシリコン、またはその他のタイプ）は、ＡｌＧｅ共晶融液の初期の容易にアクセス可能なシリコンソースとして使用して、ＡｌＧｅ共晶融液へのシリコンを高速で取り込み、層が完全に溶解した後に速度を遅くすることができる。ケイ化物は拡散バリアとして機能し、ＡｌおよびＧｅ原子が液体共晶融液から下の層に拡散するのを防ぐ。シリサイド層は、ＡｌＧｅ共晶融液の接着層としてさらに機能する。本発明の実施形態による、ＭＥＭＳデバイスを封止する蓋基板と一緒のデバイス基板は、本明細書では代替的にＭＥＭＳ構造体と呼ばれる。
図７Ｂに示されるデバイス構造は、図７Ｂにおいて、例えば、上記の窒化チタンＴｉＮ層または以下にさらに説明するシリサイド層である接着層２３０と、アルミナ層２４０を覆うアルミニウム層２５０およびゲルマニウム層２６０との間の電気的接続を強化するためにアルミナ２４０に開口部２５５が形成されることを除いて、図７Ａに示されるデバイス構造と同様である。
本発明の一実施形態によれば、デバイスウエハ、蓋ウエハ、またはその両方に形成およびパターニングされたシリサイド層は、以下でさらに説明するように、ＡｌＧｅ共晶融液にシリコン原子を提供する。図８Ａは、シリサイドステップ構造６１０と関連するキャビティ１１０内のＭＥＭＳデバイス１２０とを含むように処理された後の例示的なデバイスウエハ１００の簡略化された断面図である。図８Ｂはシリサイドステップ構造６１０、キャビティ１１０、およびＭＥＭＳデバイス１２０を示すデバイスウエハ１００の上面図である。
封止のためのデバイスウエハ１００を準備するために、アルミニウム層２５０、続いてゲルマニウム層２６０がシリサイドステップ構造６１０上に堆積される。アルミニウムおよびゲルマニウム層２５０、２６０は続いてパターン化およびエッチングされて構造２８０を形成する。図９Ａ及び図９Ｂは、構造２８０を形成するためにパターニングおよびエッチングプロセスが実行された後のデバイスウエハ１００の断面図および上面図である。
図１０Ａは、本発明の例示的な一実施形態による、図９Ｂのデバイスウエハ１００を覆い、キャビティ１１０およびデバイス１２０を気密封止するように適合された蓋ウエハ７００の断面図である。蓋ウエハ７００をデバイスウエハ１００のカバーとして準備するために、従来のパターニングおよびエッチングプロセスを使用して、シリサイド構造７１０が蓋ウエハの表面上に形成される。図１０Ｂは、デバイスウエハ７００の対応する上面図であり、その上面にシリサイド構造７１０を示している。
図１１から分かるように、ＭＥＭＳデバイス１２０を気密封止するために、図９Ａ、９Ｂに示すデバイスウエハ１００の上面は、図１０Ａおよび１０Ｂに示す蓋ウエハ７００の上面と接触させられる。これは、ケイ化物構造６１０および７１０を整列させるために、デバイスウエハ１００上に蓋ウエハ７００を配置することにより達成される。あるいは、ＭＥＭＳデバイス１２０を気密封止するために、デバイスウエハ１００を蓋ウエハ７００上に配置してもよい。
ＭＥＭＳデバイス１００を封止するために、必要な熱および圧力が加えられる共晶接合中に、構造２８０のアルミニウムおよびゲルマニウムは、固体から液体に変化し、ＡｌＧｅ共晶融液を形成して、シリサイド構造６１０および／または７１０に存在するシリコン原子と反応し、三元ＡｌＧｅＳｉを形成する。本発明の実施形態に従って、シリコン原子をＡｌＧｅ共晶融液に組み込むと、共晶点温度が上昇し、したがって融液が凝固し、融液の流れを制御／制限する。
図９Ａ及び９Ｂのデバイスウエハ１００は、その基板の表面とアルミニウム層２５０との間に配置されたシリサイド層６１０のみを含むものとして示されているが、他の実施形態では、シリコン基板１００の表面とシリサイド構造６１０との間に、他の材料を含む１つ以上の層が含まれてもよいことが理解される。さらに、図９Ａ及び図９Ｂのデバイスウエハ１００は、アルミニウムおよびゲルマニウムの単一層のみを含むものとして示されているが、他の実施形態では別の方法で堆積したアルミニウムおよびゲルマニウムの複数の層をフックんでもよいことが理解される。図に示されているように、デバイスウエハ１００は、交互に堆積されたアルミニウムとゲルマニウムの複数の層を含むことができる。さらに、図１０Ａ～１０Ｂのカバーウエハ７００は、その基板表面上にシリサイド構造７１０のみを含むように示されているが、他の実施形態では、他の材料（図示せず）を含む１つ以上の層をシリコン基板７００およびシリサイド構造７１０の表面間に配置できることが理解される。
本発明の別の実施形態によれば、デバイスウエハ、蓋ウエハ、またはその両方の基板内に形成およびパターン化されたシリサイド領域は、以下でさらに説明するように、ＡｌＧｅ共晶融液のシリコン原子を提供する。図１２は、シリサイド領域６１０を含むように処理された後のデバイスウエハ１００の単純化された断面図であり、ＭＥＭＳデバイス１２０もその関連するキャビティ１１０に含まれている。
封止のためにデバイスウエハ１００を準備するために、アルミニウムおよびゲルマニウムの層がケイ化物領域６１０上に堆積される。続いて、アルミニウムおよびゲルマニウム層がパターン化およびエッチングされて構造を形成する。上述の工程の後に、図１３Ａおよび１３Ｂはそれぞれ、キャビティ１１０、ＭＥＭＳデバイス１２０、シリサイド領域６１０、およびアルミニウム層２５０およびゲルマニウム層２６０を含む構造２８０を含む、デバイスウエハ１００の断面図および上面図である。
図１４は、本発明の例示的な一実施形態による、図１３Ａ及び図１３Ｂのデバイスウエハ１００を覆い、空洞１１０およびデバイス１２０を気密封止するように適合された蓋ウエハ７００の例示的な実施形態の断面図である。蓋ウエハ７００は、その基板に形成されたシリサイド領域７１０を含むものとして示されている。
図１５から分かるように、ＭＥＭＳデバイス１２０を密閉するために、図１３Ａ、１３Ｂに示されるデバイスウエハ１００の上面は、図１４に示される蓋ウエハ７００の上面と接触させられる。これは、シリサイド領域６１０および７１０を整列させるためにデバイスウエハ１００の上に蓋ウエハ７００を配置することにより、達成される。あるいは、ＭＥＭＳデバイス１２０を気密封止するために、デバイスウエハ１００を蓋ウエハ７００上に配置してもよい。
ＭＥＭＳデバイス１００を封止するために、必要な熱および圧力が加えられる共晶接合中に、構造２８０に存在するアルミニウムおよびゲルマニウムは、それらの相を固体から液体に変化させ、ＡｌＧｅ共晶融液を形成し、シリサイド領域６１０および／または７１０に存在するシリコン原子と反応して、三元ＡｌＧｅＳｉを形成する。本発明の実施形態に従って、シリコン原子をＡｌＧｅ共晶融液に組み込むと、共晶点温度が上昇し、したがって融液が凝固し、融液の流れを制御／制限する。
図１３Ａ、１３Ｂのデバイスウエハ１００は、シリサイド領域６１０の上にアルミニウム層２５０を含むように示されているが、他の実施形態では、アルミニウム層２５０とシリサイド領域６１０の間に他の材料（図示せず）を含む１つ以上の層が存在し得ることが理解される。さらに、図１３Ａおよび１３Ｂのデバイスウエハ１００は、各アルミニウムおよびゲルマニウムの単一の層のみを含むように示されているが、他の実施形態（図示せず）では、デバイスウエハ１００は交互に堆積されたアルミニウムとゲルマニウムの層を含み得ることが理解される。さらに、図１４に示す実施形態では、蓋ウエハ７００は、その基板に形成されたシリサイド領域７１０のみを含むものとして示されているが、蓋ウエハ７００の他の実施形態は、シリサイド領域７１０の上に配置された1つ以上の層を含むことができることが理解される。
図１６は、本発明の別の例示的な実施形態による、蓋ウエハ７００で覆われた上面を有するデバイスウエハ１００の断面図である。図１６に示される実施形態は、図１６の実施形態において、アルミニウム層７５０およびゲルマニウム層７６０を含む構造７８０が、蓋ウエハ７００のシリサイド領域７１０上に形成されており、デバイスウエハ１００は、シリサイド領域６１０と、キャビティ１１０に形成されたＭＥＭＳデバイス１２０とを含むものとして示されている。
ＭＥＭＳデバイス１００を封止するために、必要な熱および圧力が加えられる共晶接合中に、構造２８０に存在するアルミニウムおよびゲルマニウムは、それらの相を固体から液体に変化させ、その後にＡｌＧｅ共晶融液を形成し、シリサイド領域６１０および／または７１０において存在するシリコン原子と三元ＡｌＧｅＳｉを形成する。本発明の実施形態に従って、シリコン原子をＡｌＧｅ共晶融液に組み込むと、共晶点温度が上昇し、したがって融液が凝固し、その流れを制御／制限する。
図１６の蓋ウエハ７００は、シリサイド領域７１０の上にアルミニウム層７５０およびゲルマニウム層７６０を含むように示されているが、他の実施形態では、アルミニウム層７５０とシリサイド領域７１０との間に、他の材料（図示せず）を含む１つ以上の層があり得ることが理解される。さらに、図１６の蓋ウエハ７００は、各アルミニウムおよびゲルマニウムの単一層のみを含むように示されているが、他の実施形態（図示せず）では、蓋ウエハ７００がその上に交互に堆積されたアルミニウムとゲルマニウムの複数の層を含むことができることが理解される。さらに、図１６に示す実施形態では、デバイスウエハ１００は、その基板に形成されたシリサイド領域６１０のみを含むものとして示されているが、デバイスウエハ１００の他の実施形態は、シリサイド領域６１０の上に配置された1つまたは複数の層を含むことができることが理解される。
図１７は、本発明の別の例示的な実施形態による、蓋ウエハ７００で覆われた上面を有するデバイスウエハ１００の断面図である。デバイスウエハ１００は、デバイスウエハ１００のシリサイド領域６１０上に配置されたＡｌＧｅ構造２８０を集合的に形成するアルミニウム層２５０およびゲルマニウム層２６０を含むものとして示されている。デバイスウエハ１００は、部分的にキャビティ１１０に形成されたＭＥＭＳデバイス１２０を含むものとしても示されている。蓋ウエハ７００は、蓋ウエハ７００のシリサイド領域７１０の上に配置されたＡｌＧｅ構造７８０を集合的に形成するアルミニウム層７５０およびゲルマニウム層７６０を含むものとして示されている。
ＭＥＭＳデバイス１００を封止するために、必要な熱および圧力が加えられる共晶接合中に、アルミニウムおよびゲルマニウムは固体から液体に変化し、ＡｌＧｅ共晶融液を形成する。 ＡｌＧｅ共晶融液は、シリサイド領域６１０および／またはシリサイド領域７１０に存在するシリコン原子と反応して、三元ＡｌＧｅＳｉを形成する。本発明の実施形態によれば、Ｓｉ原子をＡｌＧｅ共晶融液に組み込むと、共融点温度が上昇し、したがって、融液の流れを制御および制限しながら融液を凝固させる。
図１７には示されていないが、例えば図１１に示されるように、シリサイド領域６１０および７１０がそれぞれの基板表面上に形成され得ることが理解される。さらに、示されないが、他の材料の１つ以上の層が、デバイスウエハ１００のシリサイド領域６１０とアルミニウム層２５０の間、および／または蓋ウエハ７００のシリサイド領域７１０とアルミニウム層７５０の間に配置することができる。さらに、図１７には、デバイスと蓋ウエハのそれぞれの上のアルミニウム及びゲルマニウムのそれぞれの層のみを含むことが示されているが、他の実施形態（図示せず）では、デバイスおよび蓋ウエハの両方が、交互に堆積されたアルミニウムおよびゲルマニウムの複数の層を含み得ることが理解される。
図１８は、本発明のさらに別の例示的な実施形態による、蓋ウエハ７００で覆われた上面を有するデバイスウエハ１００の断面図である。デバイスウエハ１００は、デバイスウエハ１００のシリサイド領域６１０の上に配置されたＡｌＧｅステップ構造２８０を集合的に形成するためにパターニングおよびエッチングされるアルミニウム層２５０とゲルマニウム層２６０とを含むものとして示されている。デバイスウエハ１００は、部分的にキャビティ１１０に形成されたＭＥＭＳデバイス１２０を含むものとしても示されている。蓋ウエハ７００は、蓋ウエハ７００のシリサイド領域７１０の上に配置されたゲルマニウム層７５０を含むものとして示されている。
ＭＥＭＳデバイス１００を封止するために、必要な熱および圧力が加えられる共晶接合中に、アルミニウムおよびゲルマニウムは、固体から液体に変化してＡｌＧｅ共晶融液を形成し、シリサイド領域６１０および/または７１０に存在するシリコン原子と反応して三元ＡｌＧｅＳｉを形成する。本発明の実施形態によれば、Ｓｉ原子をＡｌＧｅ共晶融液に組み込むと、共融点温度が上昇し、したがって、融液の流れを制御および制限しながら融液を凝固させる。
図１７には示されていないが、例えば図１１に示されるように、シリサイド領域６１０および７１０はそれぞれの基板表面上に形成され得ることが理解される。さらに、示されていないが、他の材料の１つ以上の層を、デバイスウエハ１００のシリサイド領域６１０とアルミニウム層２５０の間、および／または蓋ウエハ７００のシリサイド領域７１０とゲルマニウム層７５０の間に配置することができる。さらに、図１７の実施形態は各デバイスおよび蓋ウエハ上のアルミニウムおよびゲルマニウムのそれぞれ単一層のみを含むように示されているが、他の実施形態（図示せず）では、デバイスおよび蓋ウエハの両方が交互に堆積されたアルミニウムおよびゲルマニウムの複数の層を含み得ることが理解される。
図１９は、本発明の別の例示的な実施形態による、蓋ウエハ７００で覆われた上面を有するデバイスウエハ１００の断面図である。デバイスウエハ１００は、そのシリサイド領域６１０の上に形成されたゲルマニウム層２６０を含むものとして示されている。デバイスウエハ１００は、キャビティ１１０内に形成されたＭＥＭＳデバイス１２０を部分的に含むものとしても示されている。蓋ウエハ７００は、パターン化およびエッチングされて蓋ウエハ７００のシリサイド領域７１０の上に配置されたＡｌＧｅ構造７８０を集合的に形成するアルミニウム層７５０及びゲルマニウム層７６０を含むものとして示されている。
ＭＥＭＳデバイス１００を封止するために、必要な熱および圧力が加えられる共晶接合中に、アルミニウムおよびゲルマニウムは、固体から液体に変化してＡｌＧｅ共晶融液を形成し、その後、シリサイド領域６１０および/または７１０に存在するシリコン原子と反応して三元ＡｌＧｅＳｉを形成する。本発明の実施形態によれば、Ｓｉ原子をＡｌＧｅ共晶融液に組み込むと、共融点温度が上昇し、したがって、融液の流れを制御および制限しながら融液を凝固させる。
図１９には示されていないが、例えば図１１に示されるように、シリサイド領域６１０および７１０はそれぞれの基板表面上に形成され得ることが理解される。さらに、示されていないが、他の材料の１つ以上の層を、デバイスウエハ１００のシリサイド領域６１０とゲルマニウム構造２６０の間、および／または蓋ウエハ７００のシリサイド領域７１０とアルミニウム層７５０の間に配置することができる。さらに、図１９の実施形態は、蓋ウエハ７００上のアルミニウムとゲルマニウムのそれぞれ単一の層のみを含むものとして示されているが、他の実施形態（図示せず）では、蓋ウエハは、その上に交互に堆積されたアルミニウムおよびゲルマニウムの複数の層を含み得ることが理解される。
図２０は、本発明の例示的な一実施形態によるＭＥＭＳデバイス８００の簡略化された上面レイアウト図である。 ＭＥＭＳ８００の中心近くに配置されているのは、駆動質量８１０である。デバイスの周辺に沿って形成されるのは、シリサイド層８１０である。シリサイド層の上には、アルミニウムゲルマニウムスタック層８３０が位置する。また、例えば、ＴｉＮ／Ａｌ／ＴｉＮスタック層８４０から形成された多数のルーティング相互接続８３０も示されている。図２０には、２つの領域、すなわちＴｉＮ／Ａｌ／ＴｉＮの領域８５０および領域８７０が識別される領域８７０も示されている。これら２つの領域のアルミナ層（これらの図には示されていない）は、シリサイド層２３０の下に、かつアルミニウムゲルマニウムスタック層８３０の上に電気的接続を提供する開口部を有する。
図２１は、図２０の領域８６０に示される構造のより詳細な図を提供する。領域８６０は、シリサイド層８２０、アルミニウムゲルマニウムスタック層８３０、およびＴｉＮ／Ａｌ／ＴｉＮスタックルーティング層８４０を含むものとして示される。領域８７０は、円形ＴｉＮ／Ａｌ／ＴｉＮスタック層８４０を含むものとして示されている。図２２Ａは、アルミナ層に形成された開口部８４５を示す領域８６０のより詳細な図を提供する。簡単にするために、アルミニウムゲルマニウムスタック層８３０およびアルミナ層は図２２Ａには示されていない。図２２Ａには、ＴｉＮライナーを備えたプラグ経由のタングステン８５５も示されている。図２２Ｂは、アルミナ層に形成された開口部８４５を示す領域８７０のより詳細な図を提供する。簡単にするために、アルミニウムゲルマニウムスタック層８３０およびアルミナ層は図２２Ｂには示されていない。図２２Ｂには、ＴｉＮライナーを備えたプラグ経由のタングステン８５５も示されている。
本発明の上記の実施形態は例示的なものであり、限定的なものではない。本発明の実施形態は、ＭＥＭＳデバイスのタイプによって限定されない。本発明の実施形態は、本明細書に記載の様々な層および構造を形成するのに必要な堆積、パターニング、エッチング、および他の半導体処理ステップのタイプによって制限されない。本発明の実施形態は、本明細書に記載の層の特定の厚さに限定されない。本発明の実施形態は、上述の材料／層に限定されない。したがって、上記のさまざまな層の間に他の半導体材料が存在し得ることが理解される。他の追加、減算、または修正は、本開示を考慮すると明らかであり、添付の特許請求の範囲内に含まれることが意図されている。

Claims (29)

  1. 第２の半導体基板を使用して、第１の半導体基板に形成されたＭＥＭＳデバイスを封止する方法であって、
    前記第１の半導体基板上にアルミニウムゲルマニウム構造を形成するステップと、
    前記第２の半導体基板上にポリシリコン層を形成するステップと、
    前記ポリシリコン層が前記アルミニウムゲルマニウム構造に接触するように、前記第１の半導体基板を前記第２の半導体基板で覆うステップと、
    前記アルミニウムゲルマニウム構造を溶融させてＡｌＧｅＳｉシーラントを形成し、それにより前記ＭＥＭＳデバイスを封止するように、前記第１の半導体基板および前記第２の半導体基板間で共晶接合を実行するステップと
    を含む、方法。
  2. 前記アルミニウムゲルマニウム構造が、アルミニウム層を覆うゲルマニウム層を含む、請求項１に記載の方法。
  3. 前記第１の半導体基板の前記アルミニウムゲルマニウム構造の下に接着層を形成するステップをさらに含む、請求項１に記載の方法。
  4. 前記アルミニウムゲルマニウム構造と前記接着層の間にアルミナ層を形成するステップをさらに含む、請求項３に記載の方法。
  5. 前記接着層が窒化チタン層である、請求項３に記載の方法。
  6. 前記第２の半導体基板の前記ポリシリコン層の下にアルミナ層を形成するステップをさらに含む、請求項１に記載の方法。
  7. 前記第２の半導体基板の前記ポリシリコン層の下にポリサイド層を形成するステップをさらに含む、請求項１に記載の方法。
  8. 前記第２の半導体基板の前記アルミナ層の下に接着層を形成するステップをさらに含む、請求項６に記載の方法。
  9. 第２の半導体基板を使用して、第１の半導体基板に形成されたＭＥＭＳデバイスを封止する方法であって、
    前記第１の半導体基板内または上にシリサイド層を形成するステップと、
    前記第１の半導体基板の前記シリサイド層の上にアルミニウムゲルマニウム構造を形成するステップと、
    前記第２の半導体基板の基板内または基板上にシリサイド層を形成するステップと、
    前記第１の半導体基板の前記アルミニウムゲルマニウム構造が前記第２の半導体基板の前記シリサイド層に接触するように、前記第１の半導体基板を前記第２の半導体基板で覆うステップと、
    前記アルミニウムゲルマニウム構造を溶融させてＡｌＧｅＳｉシーラントを形成し、それにより前記ＭＥＭＳデバイスを封止するように、前記第１および前記第２の半導体基板間で共晶接合を実行するステップとを含む、方法。
  10. 前記アルミニウムゲルマニウム構造体は、アルミニウム層を覆うゲルマニウム層を含み、前記アルミニウム層は銅原子を含む、請求項１に記載の方法。
  11. 前記アルミニウムゲルマニウム構造は、共堆積されたアルミニウムおよびゲルマニウムの層を含む、請求項１に記載の方法。
  12. 第２の半導体基板を使用して、第１の半導体基板に形成されたＭＥＭＳデバイスを封止する方法であって、
    前記第１の半導体基板内または上にシリサイド層を形成するステップと、
    前記第２の半導体基板内または上にシリサイド層を形成するステップと、
    前記第２の半導体基板の前記シリサイド層の上にアルミニウムゲルマニウム構造を形成するステップと、
    前記第２の半導体基板の前記アルミニウムゲルマニウム構造が前記第１の半導体基板の前記シリサイド層に接触するように、前記第１の半導体基板を前記第２の半導体基板で覆うステップと、
    前記アルミニウムゲルマニウム構造を溶融させてＡｌＧｅＳｉシーラントを形成し、それにより前記ＭＥＭＳデバイスを封止するように、前記第１および前記第２の半導体基板間で共晶接合を実行するステップとを含む、方法。
  13. 第２の半導体基板を使用して、第１の半導体基板に形成されたＭＥＭＳデバイスを封止する方法であって、
    前記第１の半導体基板の基板内または基板上にシリサイド層を形成するステップと、
    前記第１の半導体基板の前記シリサイド層の上にアルミニウムゲルマニウム構造を形成するステップと、
    前記第２の半導体基板の基板内または基板上にシリサイド層を形成するステップと、
    前記第２の半導体基板の前記シリサイド層の上にアルミニウムゲルマニウム構造を形成するステップと、
    前記第１の半導体基板の前記アルミニウムゲルマニウム構造が前記第２の半導体基板の前記アルミニウムゲルマニウム構造と接触するように、前記第１の半導体基板を前記第２の半導体基板で覆うステップと、
    前記アルミニウムゲルマニウム構造を溶融させてＡｌＧｅＳｉシーラントを形成し、それにより前記ＭＥＭＳデバイスを封止するように、前記第１および前記第２の半導体基板間で共晶接合を実行するステップとを含む、方法。
  14. 第２の半導体基板を使用して、第１の半導体基板に形成されたＭＥＭＳデバイスを封止する方法であって、
    前記第１の半導体基板の基板内または基板上にシリサイド層を形成するステップと、
    前記第１の半導体基板の前記シリサイド層の上にアルミニウムゲルマニウム構造を形成するステップと、
    前記第２の半導体基板の基板内または基板上にシリサイド層を形成するステップと、
    前記第２の半導体基板の前記シリサイド層の上にアルミニウム構造を形成するステップと、
    前記第１の半導体基板の前記アルミニウムゲルマニウム構造が前記第２の半導体基板の前記アルミニウム構造と接触するように、前記第１の半導体基板を前記第２の半導体基板で覆うステップと、
    前記アルミニウムゲルマニウム構造を溶融させてＡｌＧｅＳｉシーラントを形成し、それにより前記ＭＥＭＳデバイスを封止するように、前記第１および前記第２の半導体基板間で共晶接合を実行するステップとを含む、方法。
  15. 第２の半導体基板を使用して、第１の半導体基板に形成されたＭＥＭＳデバイスを封止する方法であって、
    前記第１の半導体基板の基板内または基板上にシリサイド層を形成するステップと、
    前記第１の半導体基板の前記シリサイド層の上にゲルマニウム構造を形成するステップ十と、
    前記第２の半導体基板の基板内または基板上にシリサイド層を形成するステップと、
    前記第２の半導体基板の前記シリサイド層の上にアルミニウムゲルマニウム構造を形成するステップと、
    前記第２の半導体基板の前記アルミニウムゲルマニウム構造が前記第１の半導体基板の前記ゲルマニウム構造に接触するように、前記第１の半導体基板を前記第２の半導体基板で覆うステップと、
    前記アルミニウムゲルマニウム構造を溶融させてＡｌＧｅＳｉシーラントを形成し、それにより前記ＭＥＭＳデバイスを封止するように、前記第１および前記第２の半導体基板間で共晶接合を実行するステップとを含む、方法。
  16. 第１の半導体基板と、第２の半導体基板とを含むＭＥＭＳ構造であって、前記第１の半導体基板はアルミニウムゲルマニウム構造を含み前記第２の半導体基板はポリシリコン層を含み、前記ＭＥＭＳ構造は前記第１の半導体基板の空洞内であって前記第１の半導体基板の上に形成されたＭＥＭＳデバイスを含み、前記ＭＥＭＳデバイスは、前記第１の半導体基板に形成された前記アルミニウムゲルマニウム構造と前記第２の半導体基板に形成された前記ポリシリコン層との共晶接合に応じて形成されたＡｌＧｅＳｉシーラントで封止されるＭＥＭＳ構造。
  17. 前記アルミニウムゲルマニウム構造は、アルミニウム層を覆うゲルマニウム層を含む、請求項１６に記載のＭＥＭＳ構造。
  18. 前記ＭＥＭＳ構造は、前記アルミニウムゲルマニウム構造の下に接着層をさらに含む、請求項１６に記載のＭＥＭＳ構造。
  19. 前記ＭＥＭＳ構造は、前記アルミニウムゲルマニウム構造と前記接着層との間に配置されたアルミナ層をさらに含む、請求項１８に記載のＭＥＭＳ構造。
  20. 前記接着層が窒化チタン層を含む、請求項１９に記載のＭＥＭＳ構造
  21. 前記ＭＥＭＳ構造は、前記第２の半導体基板内の前記ポリシリコン層の下にアルミナ層をさらに含む、請求項１６に記載のＭＥＭＳ構造。
  22. 前記ＭＥＭＳ構造は、前記第２の半導体基板内の前記ポリシリコン層の下にポリサイド層をさらに含む、請求項１６に記載のＭＥＭＳ構造。
  23. 前記ＭＥＭＳ構造は、前記第２の半導体基板内の前記アルミナ層の下に接着層をさらに含む、請求項２１に記載のＭＥＭＳ構造。
  24. 第１の半導体基板のキャビティ内であって前記第１の半導体基板の上に形成されたＭＥＭＳデバイスを含むＭＥＭＳ構造であって、前記ＭＥＭＳデバイスがＡｌＧｅＳｉシーラントでシールされ、前記ＡｌＧｅＳｉシーラントは、前記第１の半導体基板に形成されたアルミニウムゲルマニウム構造と第２の半導体基板の中または上に形成されたシリサイド層の共晶接合に応じて形成された、ＭＥＭＳ構造。
  25. 第１の半導体基板のキャビティ内であって前記第１の半導体基板の上に形成されたＭＥＭＳデバイスを含むＭＥＭＳ構造であって、前記ＭＥＭＳデバイスがＡｌＧｅＳｉシーラントでシールされ、前記ＡｌＧｅＳｉシーラントは、第２の半導体基板に形成されたアルミニウムゲルマニウム構造と前記第１の半導体基板の中または上に形成されたシリサイド層の共晶接合に応じて形成された、ＭＥＭＳ構造。
  26. 第１の半導体基板のキャビティ内であって前記第１の半導体基板の上に形成されたＭＥＭＳデバイスを含むＭＥＭＳ構造であって、前記ＭＥＭＳデバイスがＡｌＧｅＳｉシーラントでシールされ、前記ＡｌＧｅＳｉシーラントは、前記第１の半導体基板に形成された第１のアルミニウムゲルマニウム構造と第２の半導体基板に形成された第２のアルミニウムゲルマニウム構造と前記第１の半導体基板の中または上に形成されたシリサイド層の共晶接合に応じて形成された、ＭＥＭＳ構造。
  27. 第１の半導体基板のキャビティ内であって前記第１の半導体基板の上に形成されたＭＥＭＳデバイスを含むＭＥＭＳ構造であって、前記ＭＥＭＳデバイスがＡｌＧｅＳｉシーラントでシールされ、前記ＡｌＧｅＳｉシーラントは、前記第１の半導体基板に形成された第１のアルミニウムゲルマニウム構造と第２の半導体基板に形成された第２のアルミニウムゲルマニウム構造と前記第２の半導体基板の中または上に形成されたシリサイド層の共晶接合に応じて形成された、ＭＥＭＳ構造。
  28. 第１の半導体基板のキャビティ内であって前記第１の半導体基板の上に形成されたＭＥＭＳデバイスを含むＭＥＭＳ構造であって、前記ＭＥＭＳデバイスがＡｌＧｅＳｉシーラントでシールされ、前記ＡｌＧｅＳｉシーラントは、前記第１の半導体基板に形成された第１のアルミニウムゲルマニウム構造と第２の半導体基板に形成されたアルミニウム構造と前記第１の半導体基板の中または上に形成されたシリサイド層の共晶接合に応じて形成された、ＭＥＭＳ構造。
  29. 第１の半導体基板のキャビティ内であって前記第１の半導体基板の上に形成されたＭＥＭＳデバイスを含むＭＥＭＳ構造であって、前記ＭＥＭＳデバイスがＡｌＧｅＳｉシーラントでシールされ、前記ＡｌＧｅＳｉシーラントは、前記第１の半導体基板に形成された第１のアルミニウムゲルマニウム構造と第２の半導体基板に形成されたアルミニウム構造と前記第２の半導体基板の中または上に形成されたシリサイド層の共晶接合に応じて形成された、ＭＥＭＳ構造。

JP2019554879A 2017-04-04 2018-04-04 ＡＬＧｅの共晶接合 Active JP7001707B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762481634P 2017-04-04 2017-04-04
US62/481,634 2017-04-04
US15/677,994 2017-08-15
US15/677,994 US10793427B2 (en) 2017-04-04 2017-08-15 Eutectic bonding with AlGe
PCT/US2018/026111 WO2018187490A1 (en) 2017-04-04 2018-04-04 Eutectic bonding with alge

Publications (2)

Publication Number Publication Date
JP2020515426A JP2020515426A (ja) 2020-05-28
JP7001707B2 true JP7001707B2 (ja) 2022-01-20

Family

ID=63672159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019554879A Active JP7001707B2 (ja) 2017-04-04 2018-04-04 ＡＬＧｅの共晶接合

Country Status (5)

Country Link
US (3) US10793427B2 (ja)
EP (1) EP3606869B8 (ja)
JP (1) JP7001707B2 (ja)
CN (1) CN110709350B (ja)
WO (1) WO2018187490A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10793427B2 (en) 2017-04-04 2020-10-06 Kionix, Inc. Eutectic bonding with AlGe
US10167191B2 (en) 2017-04-04 2019-01-01 Kionix, Inc. Method for manufacturing a micro electro-mechanical system
US11248289B2 (en) * 2017-11-10 2022-02-15 Dallas Thin Films Multilayered corrosion and anti-galling coating for threads and wearable materials
US11313877B2 (en) 2018-06-19 2022-04-26 Kionix, Inc. Near-zero power wakeup electro-mechanical system
US11557489B2 (en) * 2018-08-27 2023-01-17 Intel Corporation Cavity structures in integrated circuit package supports
CN111137844B (zh) * 2019-12-31 2023-07-28 绍兴中芯集成电路制造股份有限公司 共晶键合方法和半导体器件

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171368A (ja) 2008-12-25 2010-08-05 Denso Corp 半導体装置およびその製造方法
WO2011070627A1 (ja) 2009-12-11 2011-06-16 パイオニア株式会社 半導体基板の接合方法およびｍｅｍｓデバイス
JP2012040677A (ja) 2010-07-23 2012-03-01 Alps Electric Co Ltd Ｍｅｍｓセンサ
JP2012516055A (ja) 2009-01-21 2012-07-12 フリースケール セミコンダクター インコーポレイテッド 金属ゲルマニウムシリコン材料を用いた基板接合
JP2013018114A (ja) 2011-07-12 2013-01-31 Commissariat A L'energie Atomique & Aux Energies Alternatives 直接転写による埋込み電極を有する構造体の製造方法およびこのようにして得られる構造体
US20140091405A1 (en) 2012-10-02 2014-04-03 Robert Bosch Gmbh Hybrid integrated pressure sensor component
US20150008542A1 (en) 2013-07-04 2015-01-08 Robert Bosch Gmbh Micromechanical component and manufacturing method for a micromechanical component
US20150375990A1 (en) 2014-06-26 2015-12-31 Robert Bosch Gmbh Micromechanical sensor device
US20170001858A1 (en) 2015-07-02 2017-01-05 Kionix, Inc. Electronic systems with through-substrate interconnects and mems device

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4523154A (en) 1983-05-18 1985-06-11 Genrad, Inc. Enhanced-accuracy semiconductor power amplifier
US5693574A (en) 1991-02-22 1997-12-02 Deutsche Aerospace Ag Process for the laminar joining of silicon semiconductor slices
DE19541388A1 (de) 1995-11-07 1997-05-15 Telefunken Microelectron Mikromechanischer Beschleunigungssensor
US6245636B1 (en) 1999-10-20 2001-06-12 Advanced Micro Devices, Inc. Method of formation of pseudo-SOI structures with direct contact of transistor body to the substrate
WO2001069644A1 (de) 2000-03-14 2001-09-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und vorrichtung zur plasmagestützten oberflächenbehandlung und verwendung des verfahrens
US6403485B1 (en) 2001-05-02 2002-06-11 Chartered Semiconductor Manufacturing Ltd Method to form a low parasitic capacitance pseudo-SOI CMOS device
US6944343B2 (en) * 2001-05-31 2005-09-13 Abb Inc. Image analyzing method for detecting significant changes in a time sequence of images
JP2003179148A (ja) 2001-10-04 2003-06-27 Denso Corp 半導体基板およびその製造方法
US7144750B2 (en) 2003-06-12 2006-12-05 Dalsa Semiconductor Inc. Method of fabricating silicon-based MEMS devices
JP4744849B2 (ja) 2004-11-11 2011-08-10 株式会社東芝 半導体装置
US7442570B2 (en) * 2005-03-18 2008-10-28 Invensence Inc. Method of fabrication of a AL/GE bonding in a wafer packaging environment and a product produced therefrom
DE102005042754B4 (de) 2005-09-08 2008-09-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und Vorrichtung zur selektiven Plasmabehandlung von Substraten zur Vorbehandlung vor einem Beschichtungs- oder Bondprozess
US7683323B2 (en) 2007-03-20 2010-03-23 The Trustees Of Columbia University In The City Of New York Organic field effect transistor systems and methods
WO2009051285A2 (en) 2007-10-15 2009-04-23 Sang-Wha Communications Advertisement apparatus using a screen
US7645627B2 (en) 2008-01-24 2010-01-12 Delphi Technologies, Inc. Method for manufacturing a sensor device
US8237296B2 (en) 2009-06-15 2012-08-07 Analog Devices, Inc. Selective UV-Ozone dry etching of anti-stiction coatings for MEMS device fabrication
US8350394B2 (en) 2009-09-30 2013-01-08 Alcatel Lucent Energy harvester apparatus having improved efficiency
WO2011055734A1 (ja) 2009-11-04 2011-05-12 ローム株式会社 圧力センサおよび圧力センサの製造方法
WO2011070625A1 (ja) * 2009-12-11 2011-06-16 パイオニア株式会社 半導体基板の接合方法およびｍｅｍｓデバイス
TWI421955B (zh) 2010-06-30 2014-01-01 矽品精密工業股份有限公司 具壓力感測器之微機電結構及其製法
US8905293B2 (en) 2010-12-09 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Self-removal anti-stiction coating for bonding process
US9586811B2 (en) 2011-06-10 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices with moving members and methods for making the same
JP6034619B2 (ja) 2011-08-22 2016-11-30 パナソニック株式会社 Ｍｅｍｓ素子およびそれを用いた電気機器
US20130068013A1 (en) 2011-09-16 2013-03-21 Honeywell International Inc. Sensor element with engineered silicide
US8587077B2 (en) * 2012-01-02 2013-11-19 Windtop Technology Corp. Integrated compact MEMS device with deep trench contacts
US9452920B2 (en) 2013-01-30 2016-09-27 Invensense, Inc. Microelectromechanical system device with internal direct electric coupling
CN104241147A (zh) * 2013-06-14 2014-12-24 无锡华润上华半导体有限公司 一种基于铝锗共晶的低温键合方法
US9487391B2 (en) * 2013-11-19 2016-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Micro-electro mechanical system (MEMS) device having a blocking layer formed between closed chamber and a dielectric layer of a CMOS substrate
CN103979481B (zh) * 2014-05-28 2016-04-20 杭州士兰集成电路有限公司 Mems铝锗键合结构及其制造方法
US9541462B2 (en) 2014-08-29 2017-01-10 Kionix, Inc. Pressure sensor including deformable pressure vessel(s)
US9809450B2 (en) 2015-08-27 2017-11-07 Invensense, Inc. CMOS-MEMS integration using metal silicide formation
US10793427B2 (en) 2017-04-04 2020-10-06 Kionix, Inc. Eutectic bonding with AlGe
US10167191B2 (en) 2017-04-04 2019-01-01 Kionix, Inc. Method for manufacturing a micro electro-mechanical system
US10053360B1 (en) 2017-08-11 2018-08-21 Kionix, Inc. Pseudo SOI process
US11313877B2 (en) 2018-06-19 2022-04-26 Kionix, Inc. Near-zero power wakeup electro-mechanical system

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171368A (ja) 2008-12-25 2010-08-05 Denso Corp 半導体装置およびその製造方法
JP2012516055A (ja) 2009-01-21 2012-07-12 フリースケール セミコンダクター インコーポレイテッド 金属ゲルマニウムシリコン材料を用いた基板接合
WO2011070627A1 (ja) 2009-12-11 2011-06-16 パイオニア株式会社 半導体基板の接合方法およびｍｅｍｓデバイス
JP2012040677A (ja) 2010-07-23 2012-03-01 Alps Electric Co Ltd Ｍｅｍｓセンサ
JP2013018114A (ja) 2011-07-12 2013-01-31 Commissariat A L'energie Atomique & Aux Energies Alternatives 直接転写による埋込み電極を有する構造体の製造方法およびこのようにして得られる構造体
US20140091405A1 (en) 2012-10-02 2014-04-03 Robert Bosch Gmbh Hybrid integrated pressure sensor component
US20150008542A1 (en) 2013-07-04 2015-01-08 Robert Bosch Gmbh Micromechanical component and manufacturing method for a micromechanical component
US20150375990A1 (en) 2014-06-26 2015-12-31 Robert Bosch Gmbh Micromechanical sensor device
US20170001858A1 (en) 2015-07-02 2017-01-05 Kionix, Inc. Electronic systems with through-substrate interconnects and mems device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Microstructure and mechanical properties of aluminum-germanium eutectic bonding with polysilicon metallization for microelectromechanical systems (MEMS) packageing，Scripta Materialia，2010年12月24日，vol.64，p.733-736

Also Published As

Publication number Publication date
EP3606869B8 (en) 2023-08-30
EP3606869B1 (en) 2023-07-26
US20180282153A1 (en) 2018-10-04
JP2020515426A (ja) 2020-05-28
US10766767B2 (en) 2020-09-08
EP3606869A4 (en) 2021-01-06
EP3606869A1 (en) 2020-02-12
US20190263656A1 (en) 2019-08-29
US11724933B2 (en) 2023-08-15
WO2018187490A1 (en) 2018-10-11
US20200048078A1 (en) 2020-02-13
US10793427B2 (en) 2020-10-06
CN110709350A (zh) 2020-01-17
CN110709350B (zh) 2024-02-23

Similar Documents

Publication Publication Date Title
JP7001707B2 (ja) ＡＬＧｅの共晶接合
TWI710520B (zh) 微機電系統封裝及其製造方法
KR101718194B1 (ko) 환경에 노출된 부분을 갖는 밀봉 mems 디바이스를 위한 공정
JP4708366B2 (ja) ウェハのパッケージング及び個片化の方法
CN102815659B (zh) 具有可移动部件的半导体器件及其制造方法
EP2297025B1 (en) Mems devices
TWI548585B (zh) 微機電裝置、被封裝之微機電裝置及其製造方法
CN206635022U (zh) 微机电器件
US20100062565A1 (en) Substrate Bonding with Bonding Material Having Rare Earth Metal
TWI589515B (zh) 微機電系統裝置的形成方法與基板
TWI675444B (zh) 微機電系統裝置與微機電系統的封裝方法
JP7080898B2 (ja) マイクロ電気機械システムの製造方法
US8525316B2 (en) Eutectic flow containment in a semiconductor fabrication process
US20150232329A1 (en) Method for eutectic bonding of two carrier devices
TW201527205A (zh) 具密封構造的混合積體構件
TW201727780A (zh) 微機電系統封裝之製造方法
WO2011153800A1 (zh) 微机电装置及其制造方法
TWI612009B (zh) 半導體之配置及其形成方法
TWI784274B (zh) 半導體結構及其製造方法
CN111137844B (zh) 共晶键合方法和半导体器件
JP5419863B2 (ja) 充填層およびマスク層が設けられたマイクロマシンコンポーネントの製造方法
JP5704029B2 (ja) 力学量センサの製造方法
CN106687407B (zh) 微电子封装和制造微电子封装的方法
TW202026229A (zh) 微機械裝置及用於製造微機械裝置的方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20191213

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20191213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210406

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210701

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211224

R150 Certificate of patent or registration of utility model

Ref document number: 7001707

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350