JP7000574B2 - 画像処理装置 - Google Patents

Description

本発明は、画像処理装置に関する。

ＬＳＩの消費電力低減方法として、動作しない期間に回路を停止させることが一般的に行われている。この方法において、「回路停止→回路動作」時および「回路動作→回路停止」時は、電流が急激に変化することになり、それに伴う、電圧変動が問題となる。これは、電圧値が回路動作範囲を逸脱すると誤動作するためである。

図１３は、一般的な画像処理装置の構成を示すブロック図である。画像処理装置は、イメージセンサ（撮像素子）１と、撮像部２と、画像処理部３と、表示部４と、表示装置５と、ＤＲＡＭ６と、データバス７とを備える。撮像部２は、撮像インターフェース部（撮像ＩＦ部）２１と撮像処理部２２を備える。表示部４は、表示処理部４１と表示インターフェース部（表示ＩＦ部）４２を備える。

撮像ＩＦ部２１は、イメージセンサ１で得たデータ（画像信号）を読み出して撮像信号を生成する。撮像処理部２２は、撮像ＩＦ部２１からの撮像信号を画像処理し、データバス７を介して画像処理部３に送信する。画像処理部３では、撮像部２からのデータ（画像処理されたデータ）に対して画像処理Ａ、Ｂ、Ｃ等を行う。画像処理部３で画像処理されたデータは、データバス７を介して表示処理部４１に送信され処理され、表示部ＩＦ部４２を介して表示装置５に送信される。データバス７を介してのデータの送信はＤＲＡＭ６を介してもよい。

撮像部２はイメージセンサ１からのデータ（画像信号）を受信して動作する。撮像部２には、有効期間（動作期間）外ではクロックを停止するなど、消費電力を抑える工夫が施されている。しかしながら、有効期間開始時、有効期間終了時に、回路が一斉に動き出すことに伴う、電流変動（電圧変動）が課題となっている。

イメージセンサ１からのデータは、水平同期信号（ＨＳＹＮＣ）や垂直同期信号（ＶＳＹＮＣ）に同期して撮像部２に入力される。電力低減のため、一般に、有効期間（動作期間）の外側では、クロックＣＬＫを止める。図１４は、同期信号（水平同期信号および垂直同期信号）と有効期間の関係を示す図である。図１４に示すように、２次元の画像をラスタースキャンで、左から右へ横方向に画像を読み込み、それを上から下へと移動して画像を読み込んでいく。読み込み位置が有効期間に入った時に、撮像処理部２２にクロックＣＬＫが入力される。

図１５は、図１４における、水平同期信号（ＨＳＹＮＣ）および垂直同期信号（ＶＳＹＮＣ）とクロックＣＬＫ、電流変動を示す図である。この例では、４ライン分の有効期間が存在する。有効期間の外（非有効期間）ではクロックＣＬＫを停止させる。そのため、非有効期間～有効期間の切り替わり時に、電流が大きく変動する。すなわち、図１４における、有効期間の開始時点４ａで急激な電流変化（上昇）が生じ、有効期間の終了時点４ｂで急激な電流変化（下降）が生じる。

次に、撮像部２中のＬＳＩについて考える。図１６は、従来技術に係る、ＬＳＩの「回路停止→回路動作」時および「回路動作→回路停止」時における、電圧変動の例を示す図である。ＥＮＡＢＬＥ信号は、回路のＯＮとＯＦＦを指示する。動作期間（ＯＮ）中にはクロックＣＬＫを入れ、動作しない期間（ＯＦＦ）中にはクロックＣＬＫを入れない。なお、ここでは撮像部２中のＬＳＩという表現を使ったが、必ずしも撮像部２中に独立したＬＳＩがある必要はなく、撮像部２や画像処理部３や表示部４やデータバス７は同一のＬＳＩであってもよい。

図１６に示すように、過渡電流Ｉｖｄｄは、「回路停止（ＯＦＦ）→回路動作（ＯＮ）」時に急激に変化する。すなわち、短時間Δｔの間に、ＯＮの時流れる電流とＯＦＦの時流れる電流の差分Δｉだけ変化するので、過渡電流Ｉｖｄｄの傾きが急である。急な勾配で過渡電流Ｉｖｄｄが流れると、この変動に電圧が追い付かず、電源電圧ＶＤＤがいったん下がってしまい、その後、反動で、電源電圧ＶＤＤがいったん上昇する。この電源電圧ＶＤＤの変動幅がΔＶである。

電源電圧はＬＳＩごとに決まっており、それの＋－数％という範囲で動作範囲が決まっている。したがって、ΔＶがあまりにも大きい場合、ＬＳＩが動かない領域に入ってしまう。「回路動作（ＯＮ）→回路停止（ＯＦＦ）」時にも、同様の現象が起こる。

上述の問題を解決するには、電流変化の高さ（大きさ）Δｉは決まっているので、Δｔを大きくして電流変化を緩やかにすればよい。これにより、電流変化に伴う電圧変動を抑え、電圧レベルを安定させることができる。図１７は、上述の問題を解決した場合の、ＬＳＩの、「回路停止→回路動作」時および「回路動作→回路停止」時における、電圧変動の例を示す図である。図１７に示すように、Δｔを１００ｎｓ程度とすれば、電流変化が緩やかになり、これにより、電流変化に伴う電圧変動を抑え、電圧レベルを安定させることができる。

特許文献１は、起動時に、クロック周波数を段階的に低周波から高周波に変更して、電源変動を低減させる構成を開示している。

特開２００５－３３９３１０号公報

図１８は、クロックゲーティングを説明するための図である。クロックが入力されるフリップフロップＦＦの手前にはＡＮＤゲート（クロックゲーティング）１２が配置されている。フリップフロップＦＦには、クロックゲーティング１２を介してクロックが入力される。クロックゲーティングでは、動作期間中（有効期間）のみクロックがＯＮになる。そのため、非動作期間中（クロックゲーティングが閉じた状態）にクロック周波数を変更しても、この期間に消費される電力はもともと小さく、電流変化を緩やかにする効果が少ない。

特許文献１の場合、起動前にクロック周波数をコントロールして、クロック周波数が所定の周波数になった後で動作させている。すなわち、動作中にクロック周波数をコントロールするわけではなく、クロックゲーティングを採用時の電源変動を抑えることが難しい。

上述の事情を鑑み、本発明は、クロックゲーティングを採用した場合でも、非有効期間～有効期間の切り替わり時に、電流遷移を緩やかにすることができる画像処理装置を提供することを目的とする。

本発明の第一の態様に係る画像処理装置は、撮像素子と、データバッファと、前記撮像素子からの画像データを読み出して撮像信号を生成し、生成した前記撮像信号を前記データバッファに書き込む撮像インターフェース部と、前記データバッファに書き込まれた前記撮像信号を読み出して画像処理する撮像処理部と、前記撮像素子に同期した同期信号を生成する同期信号生成部と、前記同期信号に基づいて、前記撮像処理部に入力されるクロックのクロック周波数をコントロールするクロック周波数コントロール部と、を備え、前記クロック周波数コントロール部は、前記同期信号の有効期間の開始後において、前記クロック周波数を変化させる。

前記クロック周波数コントロール部は、前記同期信号の有効期間の開始後において、前記クロック周波数を段階的に上げてもよい。

前記クロック周波数コントロール部は、前記同期信号の有効期間の開始後において、前記クロック周波数をいったん上げた後、下げてもよい。

前記クロック周波数コントロール部は、前記同期信号の前記有効期間の終了前において前記クロック周波数を変化させてもよい。

前記クロック周波数コントロール部は、前記同期信号の前記有効期間の終了前において前記クロック周波数を段階的に下げてもよい。

本発明の第一の態様に係る画像処理装置は、データバッファと、データを読み出して画像処理し、前記データバッファに書き込む表示処理部と、前記データバッファに書き込まれたデータを読み出して表示用信号を生成する表示インターフェース部と、同期信号を生成する同期信号生成部と、前記同期信号に基づいて、前記表示処理部に入力されるクロックのクロック周波数をコントロールするクロック周波数コントロール部と、を備え、前記クロック周波数コントロール部は、前記同期信号の有効期間の開始後において、前記クロック周波数を変化させる。

前記クロック周波数コントロール部は、前記同期信号の有効期間の開始後において、前記クロック周波数を段階的に上げてもよい。

前記クロック周波数コントロール部は、前記同期信号の有効期間の開始後において、前記クロック周波数をいったん上げた後、下げてもよい。

前記クロック周波数コントロール部は、前記同期信号の前記有効期間の終了前において前記クロック周波数を変化させてもよい。

前記クロック周波数コントロール部は、前記同期信号の前記有効期間の終了前において前記クロック周波数を段階的に下げてもよい。

本発明の各態様に係る画像処理装置によれば、クロックゲーティングを採用した場合でも、非有効期間～有効期間の切り替わり時に、電流遷移を緩やかにすることができる画像処理装置を提供することができる。

本発明の実施形態に係る画像処理装置における、イメージセンサおよび撮像部の構成を示すブロック図である。 同期信号（水平同期信号および垂直同期信号）と有効期間の関係を示す図である。 図２における、水平同期信号（ＨＳＹＮＣ）および垂直同期信号（ＶＳＹＮＣ）とクロック、電流変動を示す図である。 本発明の実施形態に係る画像処理装置における、タイミングチャートの例を示す図である。 クロック制御信号とコントロール後のクロックの関係を示す図である。 本発明の実施形態を有効期間の終了部分に適用した場合のタイミングチャートの例を示す図である。 本発明の実施形態の、クロック周波数の変化と、状態と、電流遷移との関係を示すタイミングチャートである。 本発明の実施形態に係る画像処理装置における、タイミングチャートである。 変形例１に係る画像処理装置における、タイミングチャートである。 変形例２に係る画像処理装置における、タイミングチャートである。 変形例２を有効期間の終了部分に適用した場合のタイミングチャートである。 本発明の実施形態を表示部から表示装置への出力データに適用した場合の、表示部の構成を示すブロック図である。 一般的な画像処理装置の構成を示すブロック図である。 同期信号（水平同期信号および垂直同期信号）と有効期間の関係を示す図である。 図１４における、水平同期信号（ＨＳＹＮＣ）および垂直同期信号（ＶＳＹＮＣ）とクロック、電流変動を示す図である。 従来技術に係る、ＬＳＩの「回路停止→回路動作」時および「回路動作→回路停止」時における、電圧変動の例を示す図である。 従来技術の課題を解決した場合の、ＬＳＩの、「回路停止→回路動作」時および「回路動作→回路停止」時における、電圧変動の例を示す図である。 クロックゲーティングを説明するための図である。

本発明は、同期信号に従って一斉に動き出す回路に関して着目したものである。
以下の説明では、イメージセンサからのデータを受け取る撮像部に関して説明を行うが、テレビや液晶パネル等の表示装置と同期して動く表示部にも同様の技術が適用可能である（本発案は、表示部の内容も含む）。すなわち、以下の説明では、イメージセンサからの入力データを例に説明を行うが、表示装置への出力データに対しても同様の技術が適用可能である。また、以下、「回路停止（ＯＦＦ）→回路動作（ＯＮ）」時について説明するが、「回路動作（ＯＮ）→回路停止（ＯＦＦ）」時についても同様である。

本発明の実施形態について説明する。図１は、本発明の実施形態に係る画像処理装置における、イメージセンサおよび撮像部の構成を示すブロック図である。撮像部以外の画像処理装置全体の構成は、図１３に示す一般的な画像処理装置の構成と同様であるので、説明を省略する。

図１に示すように、本実施形態の撮像部１０２は、撮像インターフェース部（撮像ＩＦ部）２１と、撮像処理部２２と、同期信号生成部２３と、クロック周波数コントロール部（ＣＬＫ周波数コントロール部）２４と、データバッファ（データＢｕｆｆ）２５とを備える。

撮像ＩＦ部２１は、イメージセンサ（撮像素子）１に同期してイメージセンサ（撮像素子）１で得た画像データ（画像信号）を読み出し、撮像信号を生成する。撮像処理部２２は、撮像ＩＦ部２１からの撮像信号を画像処理し、データバス７を介して画像処理部３に送信する。

本実施形態では、撮像ＩＦ部２１と撮像処理部２２の間にデータの読み出し速度を変更するために、データバッファ２５（たとえばＳＲＡＭ）を設けている。すなわち、撮像ＩＦ部２１は、イメージセンサ（撮像素子）１に同期してイメージセンサ（撮像素子）１で得た画像データ（画像信号）を読み出し、データバッファ２５に書き込む。撮像処理部２２は、データバッファ２５に書き込まれた画像信号を読み出して画像処理を行う。

イメージセンサ１からのデータ（画像信号）は、水平同期信号（ＨＳＹＮＣ）や垂直同期信号（ＶＳＹＮＣ）に同期して、撮像部１０２（撮像ＩＦ部２１および同期信号生成部２３）に入力される。同期信号生成部２３は、イメージセンサ（撮像素子）１に同期した同期信号（ＨＳＹＮＣおよびＶＳＹＮＣ）を生成する。クロック周波数コントロール部２４は、同期信号（ＨＳＹＮＣおよびＶＳＹＮＣ）に従って、クロックＣＬＫの周波数コントロールを行う。クロックＣＬＫは、撮像処理部２２に入力されるクロックである。

電力低減のため、有効期間の外側では、撮像処理部２２に入力されるクロックＣＬＫを止める。図２は、同期信号（水平同期信号および垂直同期信号）と有効期間の関係を示す図である。図２に示すように、２次元の画像をラスタースキャンで、左から右へ横方向に画像を読み込み、それを上から下へと移動して画像を読み込んでいく。読み込み位置が有効期間に入った時に、撮像処理部２２にクロックＣＬＫが入力される。

図３は、図２における、水平同期信号（ＨＳＹＮＣ）および垂直同期信号（ＶＳＹＮＣ）とクロックＣＬＫ、電流変動を示す図である。この例では、４ライン分の有効期間が存在する。有効期間の外（非有効期間）ではクロックＣＬＫを停止させる。

ここで、本実施形態では、非有効期間から有効期間に入る際に、有効期間の最初のライン（図２の７ａ）付近でクロック周波数（ＣＬＫ周波数）を徐々に増加する。そして、有効期間から非有効期間に入る際に、有効期間の最後のライン（図２の７ｂ）付近でクロック周波数を徐々に減少する。すなわち、図３に示すように、クロックＣＬＫは、有効期間の開始時の少し前から入力され、有効期間の最初のライン付近において、徐々にクロック周波数が増加する。そして、有効期間の最後のライン付近で徐々にクロック周波数が減少し、有効期間から非有効期間に入る少し後でクロックＣＬＫは停止する。

このように、有効期間中に、同期信号に応じて、クロック周波数をコントロールし、イメージセンサからのデータを処理する部分のクロックＣＬＫをコントロールする。すなわち、有効期間の少し前クロックをＯＮにし、有効期間の開始後に助走期間を設けクロック周波数をＵＰする。そして、有効期間終了の少し前に終了処理期間を設け、クロック周波数をＤＯＷＮし、有効期間終了後にクロックをＯＦＦする。これにより、非有効期間～有効期間の切り替わり時に、電流が大きく変動することを防ぎ、電流の変化がなだらかになる。

上述したように、本実施形態の画像処理装置は、撮像インターフェース部と撮像処理部の間にデータの読み出し速度を変更するために、データバッファ（たとえばＳＲＡＭ）を設ける。そして、有効期間においてクロック周波数（ＣＬＫ周波数）をコントロールする。データバッファ２５を設けることで、撮像処理部２２に入力されるクロックＣＬＫに関わらず、イメージセンサ１は同じタイミングで撮像処理を行うことができる。

図４は、本発明の実施形態に係る画像処理装置における、タイミングチャートの例を示す図である。同期信号（ＶＳＹＮＣおよびＨＳＹＮＣ）に従って、カウンタ（垂直カウンタおよび水平カウンタ）を動作させる。

まず、イメージセンサ１（イメージャ）はラインごとのデータを読み取る。撮像部１０２はイメージセンサ１からのラインごとのデータを受け取り（イメージャからのデータ入力）、データバッファ２５へ書き込む（Ｂｕｆｆへのデータライト）。そして、図４の例では、１ライン目のデータについては時間をかけてゆっくりとデータを読み出し、２ライン目以降のデータについては通常の周波数で読み出す（Ｂｕｆｆからのデータリード）。

クロック制御信号（ＣＬＫ制御信号）は、クロックをコントロールする（出力クロックを生成する）。図５は、クロック制御信号とコントロール後のクロックの関係を示す図である。図５に示すように、ＣＬＫ制御信号＝０の時は、出力ＣＬＫはＯＦＦである。ＣＬＫ制御信号＝１の時は、４回に１回のクロック（ＣＬＫ）だけ出力クロック（出力ＣＬＫ）がＯＮになる。ＣＬＫ制御信号＝２の時は、４回に２回のＣＬＫだけ出力ＣＬＫがＯＮになる。ＣＬＫ制御信号＝３の時は、４回に３回のＣＬＫだけ出力ＣＬＫがＯＮになる。ＣＬＫ制御信号＝４の時は、すべてのＣＬＫの出力ＣＬＫがＯＮになる。有効期間中はＣＬＫ制御信号＝４であり、非有効期間中はＣＬＫ制御信号＝０であるが、途中にＣＬＫ制御信号＝１、２、３の段階（助走期間）を入れることで、クロックをゆっくり入れていく。

以上、有効期間（動作期間）の開始部分、すなわち「回路停止（ＯＦＦ）→回路動作（ＯＮ）」時のクロック周波数のコントロールについて説明したが、有効期間（動作期間）の終了部分、すなわち「回路動作（ＯＮ）→回路停止（ＯＦＦ）」時についても同様である。

図６は、本実施形態を有効期間の終了部分に適用した場合のタイミングチャートの例を示す図である。図６において、イメージセンサ１（イメージャ）は１００ライン分のデータを得るものとする。すなわち、有効データが１００ラインである場合を想定している。

図６の例では、９９ライン目までのデータについては通常の周波数で読み出すが、１００ライン目のデータについては時間をかけてゆっくりとデータを読み出す（Ｂｕｆｆからのデータリード）。このように、同期信号に応じて、クロック周波数を変更するので、有効期間の始まりや終わりにおける、急激な電流変化（電圧変化）を低減させることができる。

図７は、本実施形態の、クロック周波数の変化と、状態と、電流遷移との関係を示すタイミングチャートである。図７に示すように、有効期間（動作期間中）にクロック周波数を変化させる。なお、図７において、クロックの入力の始まりが、有効期間（動作期間中）の始まりと一致しているが、有効期間の始まる少し前からクロックが入力されてもよい。また、クロックの入力の終わりが、有効期間（動作期間中）の終わりと一致しているが、有効期間の終わる少し後までクロックが入力されてもよい。

このような構成により、本実施形態では、データバッファを持つことにより、有効期間内に（正確には、有効期間よりちょっと前から）クロック周波数をコントロールできる。これにより、クロックゲーティングを採用時でも電源変動を抑えることができる。すなわち、動作期間中（クロックゲーティングが開いた状態）にクロック周波数をコントロールするので、クロックゲーティングを採用した場合でも、電流遷移を緩やかにすることができる。よって、有効期間の始まり付近（または終わり付近）での、電流変動低減効果を向上させることができる。

次に、本実施形態の変形例について説明する。図８は、上述の本発明の実施形態に係るタイミングチャートである。図４とは、出力クロックの書き方が異なるだけである。ＣＬＫ制御信号＝０の時は、出力ＣＬＫは停止されている。ＣＬＫ制御信号＝１の時は、出力ＣＬＫは２５ＭＨｚである。ＣＬＫ制御信号＝２の時は、出力ＣＬＫは５０Ｍｈｚである。ＣＬＫ制御信号＝３の時は、出力ＣＬＫは７５ＭＨｚである。ＣＬＫ制御信号＝４の時は、出力ＣＬＫは１００ＭＨｚである。非有効期間中はＣＬＫ制御信号＝０であるが、途中にＣＬＫ制御信号＝１、２、３の段階（助走期間）を入れることで、クロックをゆっくり入れていく。

図９は、変形例１に係るタイミングチャートである。変形例１では、複数ラインにわたって、クロックをコントロールしている。図８の例では、１ライン目のリードの時に、クロック周波数を２５ＭＨｚ→５０ＭＨｚ→７５ＭＨｚ→１００ＭＨｚと上昇させていたが、図９の例では、クロック周波数の上昇が１ライン目のリード時と２ライン目のリード時にわたって行われている。また、図８の例では、１ライン目のライトとリードが重複しているが、図９の例では、どのラインもライトとリードは重複していない。なお、これらの図は例であり、本発明はこれらの図の例に限定されない。

図１０は、変形例２に係るタイミングチャートである。変形例２では、先頭ライン（１ライン目）で、いったん、通常処理する周波数よりも大きい周波数までクロック周波数を上昇させている。すなわち、「先頭ライン：２５ＭＨｚ→５０ＭＨｚ→１００ＭＨｚ（最大周波数）」→「２ライン目以降：７５ＭＨｚ（通常処理する周波数）」というコントロールをしている。すなわち、助走期間において、クロック周波数をいったん高くしてから、通常処理のクロック周波数に戻している。このようなクロック周波数のコントロールにより、先頭ライン（１ライン目）のリード期間が延びるのを防止することができる。

上述の変形例についても、有効期間（動作期間）の終了部分、すなわち「回路動作（ＯＮ）→回路停止（ＯＦＦ）」時に適用できる。図１１は、変形例２を有効期間の終了部分に適用した場合のタイミングチャートである。図１１において、イメージセンサ１（イメージャ）は１００ライン分のデータを得るものとする。すなわち、有効データが１００ラインである場合を想定している。

図１１の例では、９９ライン目のリード時に、いったん、通常処理する周波数（７５ＭＨｚ）よりも大きい周波数（１００ＭＨｚ）までクロック周波数を上昇させている。すなわち、終了処理期間において、クロック周波数をいったん高くしてから、通常処理のクロック周波数に戻している。このようなクロック周波数のコントロールにより、１００ライン目のリード期間が延びるのを防止することができる。

以上説明したように、本発明の実施形態では、クロック周波数コントロール部２４は、同期信号の有効期間の開始部分において撮像処理部２２へ入力されるクロックのクロック周波数を段階的に変化させる。クロック周波数コントロール部２４は、同期信号の有効期間の始まりの付近（少し前）からクロック周波数を段階的に変化させ、同期信号の有効期間の終わりの付近（少し後）までクロック周波数を段階的に変化させてもよい。

また、クロック周波数コントロール部２４は、有効期間の少し前から始まる助走期間において撮像処理部２２へ入力されるクロックのクロック周波数を段階的に上げ、有効期間の少し後に終了する終了処理期間においてクロック周波数を段階的に下げてもよい。

あるいは、クロック周波数コントロール部２４は、有効期間の開始直後から始まる助走期間において撮像処理部２２へ入力されるクロックのクロック周波数を段階的に上げ、有効期間の終了直前に終了する終了処理期間においてクロック周波数を段階的に下げてもよい。

以上、画像処理装置における、イメージセンサから撮像部への入力データを例に説明を行ったが、表示部から表示装置への出力データに対しても同様の技術が適用できる。図１２は、本発明の実施形態を表示部１０４から表示装置５への出力データに適用した場合の、表示部１０４の構成を示すブロック図である。表示部以外の画像処理装置全体の構成は、図１３に示す一般的な画像処理装置の構成と同様であるので、説明を省略する。

表示部１０４は、表示処理部４１と、表示インターフェース部（表示ＩＦ部）４２と、同期信号生成部４３と、クロック周波数コントロール部（ＣＬＫ周波数コントロール部）４４と、データバッファ（データＢｕｆｆ）４５とを備える。

表示処理部４１は、データを読み出して画像処理し、データバッファ４５に書き込む。表示ＩＦ部４２は、データバッファ４５に書き込まれたデータを読み出して表示用信号を生成し、表示装置５へ出力する。同期信号生成部４３は、同期信号を生成し、クロック周波数コントロール部４４および表示装置５へ出力する。

このような構成により、クロック周波数コントロール部４４は、同期信号に基づいて、表示処理部４１に入力されるクロックのクロック周波数をコントロールする。具体的には、クロック周波数コントロール部４４は、同期信号の有効期間の開始後において、前記クロック周波数を変化させる。

クロック周波数コントロール部４４は、同期信号の有効期間の開始後において、クロック周波数を段階的に上げてもよいし、クロック周波数をいったん上げた後下げてもよい。

また、クロック周波数コントロール部４４は、同期信号の有効期間の終了前においてクロック周波数を変化させてもよい。この時、クロック周波数コントロール部４４は、同期信号の有効期間の終了前においてクロック周波数を段階的に下げてもよい。

このように、本発明の実施形態を表示部１０４から表示装置５への出力データに適用した場合において、表示処理部４１と表示ＩＦ部４２の間にデータの読み出し速度を変更するために、データバッファ４５（たとえばＳＲＡＭ）を設けることを特徴とする。データバッファ４５を設けることで、表示処理部４１に入力されるクロックＣＬＫに関わらず、表示装置５は同じタイミングで表示を行うことができる。

以上、本発明の一実施形態について説明したが、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において構成要素の組み合わせを変えたり、各構成要素に種々の変更を加えたり、削除したりすることができる。

各構成要素は、それぞれの構成要素に係る機能や処理を説明するためのものである。複数の構成要素に係る機能や処理を、１つの構成（回路）が同時に実現してもよい。

各構成要素は、それぞれもしくは全体として、１個又は複数のプロセッサ、論理回路、メモリ、入出力インターフェース及びコンピュータ読み取り可能な記録媒体などからなるコンピュータで実現するようにしてもよい。その場合、各構成要素もしくは全体の機能を実現するためのプログラムを記録媒体に記録しておき、記録されたプログラムをコンピュータシステムに読み込ませ、実行することによって、上述した種々の機能や処理を実現してもよい。

この場合、例えば、プロセッサは、ＣＰＵ、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、およびＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）の少なくとも１つである。例えば、論理回路は、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）およびＦＰＧＡ（Ｆｉｅｌｄ－Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）の少なくとも１つである。

また、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器などのハードウェアを含むものであってもよい。また、「コンピュータシステム」は、ＷＷＷシステムを利用している場合であれば、ホームページ提供環境（あるいは表示環境）も含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、フラッシュメモリなどの書き込み可能な不揮発性メモリ、ＣＤ－ＲＯＭなどの可搬媒体、コンピュータシステムに内蔵されるハードディスクなどの記憶装置をいう。

さらに「コンピュータ読み取り可能な記録媒体」とは、インターネットなどのネットワークや電話回線などの通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ（例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ））のように、一定時間プログラムを保持しているものも含むものとする。

また、上記プログラムは、このプログラムを記憶装置などに格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネットなどのネットワーク（通信網）や電話回線などの通信回線（通信線）のように情報を伝送する機能を有する媒体をいう。また、上記プログラムは、前述した機能の一部を実現するためのものであってもよい。さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現するもの、いわゆる差分ファイル（差分プログラム）であってもよい。

本明細書において「前、後ろ、上、下、右、左、垂直、水平、縦、横、行および列」などの方向を示す言葉は、本発明の装置におけるこれらの方向を説明するために使用している。従って、本発明の明細書を説明するために使用されたこれらの言葉は、本発明の装置において相対的に解釈されるべきである。

本発明は、ＬＳＩを用いた回路、装置に広く適用でき、クロックゲーティングを採用した場合でも、非有効期間～有効期間の切り替わり時に、電流遷移を緩やかにすることができる。

１ イメージセンサ（撮像素子）
２、１０２ 撮像部
３ 画像処理部
４、１０４ 表示部
５ 表示装置
６ ＤＲＡＭ
７ データバス
１２ クロックゲーティング（ＣＬＫゲーティング）
２１ 撮像インターフェース部（撮像ＩＦ部）
２２ 撮像処理部
２３ 同期信号生成部
２４ クロック周波数コントロール部（ＣＬＫ周波数コントロール部）
２５ データバッファ（データＢｕｆｆ）
４１ 表示処理部
４２ 表示インターフェース部（表示ＩＦ部）
４３ 同期信号生成部
４４ クロック周波数コントロール部（ＣＬＫ周波数コントロール部）
４５ データバッファ（データＢｕｆｆ）

Claims (10)

1. 撮像素子と、
   データバッファと、
   前記撮像素子からの画像データを読み出して撮像信号を生成し、生成した前記撮像信号を前記データバッファに書き込む撮像インターフェース部と、
   前記データバッファに書き込まれた前記撮像信号を読み出して画像処理する撮像処理部と、
   前記撮像素子に同期した同期信号を生成する同期信号生成部と、
   前記同期信号に基づいて、前記撮像処理部に入力されるクロックのクロック周波数をコントロールするクロック周波数コントロール部と、
   を備え、
   前記クロック周波数コントロール部は、前記同期信号の有効期間の開始後において、前記クロック周波数を変化させる
   ことを特徴とする画像処理装置。
2. 前記クロック周波数コントロール部は、前記同期信号の有効期間の開始後において、前記クロック周波数を段階的に上げることを特徴とする、請求項１に記載の画像処理装置。
3. 前記クロック周波数コントロール部は、前記同期信号の有効期間の開始後において、前記クロック周波数をいったん上げた後、下げることを特徴とする、請求項１に記載の画像処理装置。
4. 前記クロック周波数コントロール部は、前記同期信号の前記有効期間の終了前において前記クロック周波数を変化させることを特徴とする、請求項１から３のいずれか１項に記載の画像処理装置。
5. 前記クロック周波数コントロール部は、前記同期信号の前記有効期間の終了前において前記クロック周波数を段階的に下げることを特徴とする、請求項４に記載の画像処理装置。
6. データバッファと、
   データを読み出して画像処理し、前記データバッファに書き込む表示処理部と、
   前記データバッファに書き込まれたデータを読み出して表示用信号を生成する表示インターフェース部と、
   同期信号を生成する同期信号生成部と、
   前記同期信号に基づいて、前記表示処理部に入力されるクロックのクロック周波数をコントロールするクロック周波数コントロール部と、
   を備え、
   前記クロック周波数コントロール部は、前記同期信号の有効期間の開始後において、前記クロック周波数を変化させる
   ことを特徴とする画像処理装置。
7. 前記クロック周波数コントロール部は、前記同期信号の有効期間の開始後において、前記クロック周波数を段階的に上げることを特徴とする、請求項６に記載の画像処理装置。
8. 前記クロック周波数コントロール部は、前記同期信号の有効期間の開始後において、前記クロック周波数をいったん上げた後、下げることを特徴とする、請求項６に記載の画像処理装置。
9. 前記クロック周波数コントロール部は、前記同期信号の前記有効期間の終了前において前記クロック周波数を変化させることを特徴とする、請求項６から８のいずれか１項に記載の画像処理装置。
10. 前記クロック周波数コントロール部は、前記同期信号の前記有効期間の終了前において前記クロック周波数を段階的に下げることを特徴とする、請求項９に記載の画像処理装置。

Images