JP6919072B2 - 画像処理装置 - Google Patents
画像処理装置 Download PDFInfo
- Publication number
- JP6919072B2 JP6919072B2 JP2020535364A JP2020535364A JP6919072B2 JP 6919072 B2 JP6919072 B2 JP 6919072B2 JP 2020535364 A JP2020535364 A JP 2020535364A JP 2020535364 A JP2020535364 A JP 2020535364A JP 6919072 B2 JP6919072 B2 JP 6919072B2
- Authority
- JP
- Japan
- Prior art keywords
- dummy
- sram
- circuit
- image
- image processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/80—Camera processing pipelines; Components thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/80—Camera processing pipelines; Components thereof
- H04N23/81—Camera processing pipelines; Components thereof for suppressing or minimising disturbance in the image signal generation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
- H04N23/65—Control of camera operation in relation to power supply
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Studio Devices (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Picture Signal Circuits (AREA)
Description
ここで、回路ブロックは、撮像ブロック全体を指してもよいし、撮像ブロック内の1つまたは複数の機能ブロックを指してもよい。
本発明は、間欠動作の前または後(動作開始時または停止時)に、未使用のSRAMに対して意図的なダミー動作をさせればよい。
2 撮像部(撮像ブロック、回路ブロック)
2A〜2H 機能ブロック(回路ブロック)
3 画像処理部
4 表示部
5 表示装置
6 DRAM
7 データバス
21 撮像インターフェース部(撮像IF部)
22 撮像処理部
23 SRAM
24 ノーマル制御回路
25 ダミー制御回路
26 モード切替部
27 強度切替部
41 表示処理部
42 表示インターフェース部(表示IF部)
Claims (4)
- 動作期間があらかじめ決められており、前記動作期間に応じて間欠動作を行う回路ブロックと、
複数のSRAMと、
前記回路ブロックの前記動作期間の前に、前記複数のSRAMのうち未使用のSRAMのダミー動作の強度を一定期間増加させる、または前記回路ブロックの前記動作期間の後に、前記複数のSRAMのうち未使用のSRAMのダミー動作の強度を一定期間減少させるダミー制御回路と、
を備える画像処理装置。 - 撮像素子と、
前記撮像素子からの画像データを読み出して撮像信号を生成する撮像インターフェース部と、
をさらに備え、
前記回路ブロックは、前記撮像インターフェース部からの前記撮像信号を読み出して画像処理する撮像処理部であり、
前記ダミー制御回路は、前記撮像素子の制御信号の制御エリアの前または後の水平ブランキング期間または垂直ブランキング期間において、前記SRAMのうち未使用のSRAMをダミー動作させる、請求項1に記載の画像処理装置。 - 前記SRAMをダミー動作させるタイミングを変更するモード切替部をさらに備える、請求項1に記載の画像処理装置。
- ダミーで動かすSRAMの数またはSRAMの制御信号を変えることにより、前記ダミー動作の強度を切り替える強度切替部をさらに備える、請求項1に記載の画像処理装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/029572 WO2020031254A1 (ja) | 2018-08-07 | 2018-08-07 | 画像処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020031254A1 JPWO2020031254A1 (ja) | 2021-08-02 |
JP6919072B2 true JP6919072B2 (ja) | 2021-08-11 |
Family
ID=69413311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020535364A Active JP6919072B2 (ja) | 2018-08-07 | 2018-08-07 | 画像処理装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11943545B2 (ja) |
JP (1) | JP6919072B2 (ja) |
CN (1) | CN112514360B (ja) |
WO (1) | WO2020031254A1 (ja) |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10161600A (ja) * | 1996-11-29 | 1998-06-19 | Hitachi Ltd | 液晶表示制御装置 |
JP2005339310A (ja) * | 2004-05-28 | 2005-12-08 | Renesas Technology Corp | 半導体装置 |
JP4443354B2 (ja) * | 2004-09-07 | 2010-03-31 | パナソニック株式会社 | 映像信号処理回路および撮像装置 |
JP2006352621A (ja) * | 2005-06-17 | 2006-12-28 | Konica Minolta Photo Imaging Inc | 撮像装置 |
JP5049538B2 (ja) * | 2006-09-07 | 2012-10-17 | 株式会社リコー | 半導体記憶装置 |
JP2008124527A (ja) * | 2006-11-08 | 2008-05-29 | Sony Corp | 固体撮像装置及び撮像装置 |
JP2008300948A (ja) * | 2007-05-29 | 2008-12-11 | Sharp Corp | データ処理装置 |
JP2010199880A (ja) * | 2009-02-24 | 2010-09-09 | Olympus Imaging Corp | 撮像装置 |
JP2010197842A (ja) * | 2009-02-26 | 2010-09-09 | Kawasaki Microelectronics Inc | 画素信号生成方法および装置 |
KR102217609B1 (ko) * | 2014-07-15 | 2021-02-22 | 삼성디스플레이 주식회사 | 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 |
US20190278503A1 (en) * | 2019-05-29 | 2019-09-12 | Intel Corporation | Nvram memory module with hard write throttle down |
-
2018
- 2018-08-07 CN CN201880096217.3A patent/CN112514360B/zh active Active
- 2018-08-07 JP JP2020535364A patent/JP6919072B2/ja active Active
- 2018-08-07 WO PCT/JP2018/029572 patent/WO2020031254A1/ja active Application Filing
-
2021
- 2021-02-02 US US17/164,961 patent/US11943545B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN112514360B (zh) | 2023-09-19 |
WO2020031254A1 (ja) | 2020-02-13 |
US11943545B2 (en) | 2024-03-26 |
CN112514360A (zh) | 2021-03-16 |
US20210160425A1 (en) | 2021-05-27 |
JPWO2020031254A1 (ja) | 2021-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3579461B2 (ja) | データ処理システム及びデータ処理装置 | |
US7429898B2 (en) | Clock signal generating circuit, semiconductor integrated circuit and method for controlling a frequency division ratio | |
US20070038795A1 (en) | Asynchronous bus interface and processing method thereof | |
JP3681877B2 (ja) | 半導体装置の内部クロック発生回路及び内部クロック発生方法 | |
US20070229482A1 (en) | Image data display control device | |
JP6919072B2 (ja) | 画像処理装置 | |
US10754415B2 (en) | Control apparatus that controls memory and control method thereof | |
KR20170049191A (ko) | 이미지 처리 장치 및 이미지 처리 방법 | |
WO2020017026A1 (ja) | 画像処理装置 | |
US9331697B2 (en) | Output apparatus and output system including the same | |
JP4916156B2 (ja) | 半導体集積回路装置 | |
JP7000574B2 (ja) | 画像処理装置 | |
JP2004139422A (ja) | 情報処理装置、情報記憶装置、情報処理方法、及び情報処理プログラム | |
JP5477384B2 (ja) | 半導体集積回路装置および半導体集積回路装置の制御方法、ならびに、キャッシュ装置 | |
JP5205843B2 (ja) | 演算処理装置及び演算処理プログラム | |
KR101337950B1 (ko) | 그래픽 데이터 출력 장치 및 방법 | |
JP3537786B2 (ja) | データ処理システム | |
JP5393626B2 (ja) | 情報処理装置 | |
JP2005063181A (ja) | シンクロナスdram制御装置 | |
JP3610031B2 (ja) | データ処理システム | |
JP2005182530A (ja) | メモリインターフェース装置、およびメモリインターフェース制御方法 | |
JP2005149461A (ja) | 非同期メモリを用いたデバイス及び情報処理装置 | |
JPH04105298A (ja) | 半導体メモリ集積回路 | |
JP2001243775A (ja) | 半導体集積メモリ | |
JPH04299752A (ja) | マイクロプロセッサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201218 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210706 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210721 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6919072 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |