JP6984441B2 - 基板及び電子装置 - Google Patents

基板及び電子装置 Download PDF

Info

Publication number
JP6984441B2
JP6984441B2 JP2018010914A JP2018010914A JP6984441B2 JP 6984441 B2 JP6984441 B2 JP 6984441B2 JP 2018010914 A JP2018010914 A JP 2018010914A JP 2018010914 A JP2018010914 A JP 2018010914A JP 6984441 B2 JP6984441 B2 JP 6984441B2
Authority
JP
Japan
Prior art keywords
wiring layer
region
line segment
opening
vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018010914A
Other languages
English (en)
Other versions
JP2019129261A (ja
Inventor
慎一 中本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2018010914A priority Critical patent/JP6984441B2/ja
Priority to US16/242,040 priority patent/US10362676B1/en
Publication of JP2019129261A publication Critical patent/JP2019129261A/ja
Application granted granted Critical
Publication of JP6984441B2 publication Critical patent/JP6984441B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09754—Connector integrally incorporated in the PCB or in housing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、基板及び電子装置に関する。
基板に設けられた配線層に複数のビアが接続されている場合、複数のビアのうちの特定のビアに電流が集中して流れることがある。そこで、特定のビアに電流が集中して流れることを抑制する方法が提案されている。例として、両端のビアとその隣のビアとの間の領域の配線層の電気抵抗をその他の領域よりも大きくすることで、両端のビアに電流が集中して流れることを抑制する方法が知られている（例えば、特許文献１）。また、複数のビアの中心点が電源パッドの中心点から所定領域内に含まれるようにすることで、複数のビアを流れる電流を平均化する方法が知られている（例えば、特許文献２）。
さらに、消費電力の最も大きいＬＳＩ（Large Scale Integration）を電源の近傍に配置し、電源からこのＬＳＩまでの電源パターンを最も太くすることで、回路基板での電源電圧のばらつきを小さくする方法が知られている（例えば、特許文献３）。
特開２０１０−６２５３０号公報 特開２０１５−１４６３８２号公報 特開２００２−３７４０４８号公報
両端のビアとその隣のビアとの間の領域の配線層の電気抵抗をその他の領域よりも大きくする方法では、両端のビアに電流が集中して流れることを抑制できるが、その隣のビアに電流が集中して流れ、複数のビアに電流を分散させることが難しい。
１つの側面では、複数のビアに電流を分散させることを目的とする。
１つの態様では、第１の配線層と、複数のビアを介して前記第１の配線層に接続される第２の配線層と、を有する基板において、前記第１の配線層は、前記複数のビアのうち、第１のビアが接続される第１の接続部を通るとともに前記第１の配線層の第１の短辺と平行な第１の線分と第２のビアが接続される第２の接続部を通るとともに前記第１の短辺と平行な第２の線分とにより囲まれる第１の領域における開口部を除いた面積が、前記第２の線分と第３のビアが接続される第３の接続部を通るとともに前記第１の短辺と平行な第３の線分とにより囲まれる第２の領域における開口部を除いた面積よりも大きく、前記第２の配線層は、前記複数のビアのうち、前記第１のビアが接続される第４の接続部を通るとともに前記第２の配線層の第２の短辺と平行な第４の線分と前記第２のビアが接続される第５の接続部を通るとともに前記第２の短辺と平行な第５の線分とにより囲まれる第３の領域における開口部を除いた面積が、前記第５の線分と前記第３のビアが接続される第６の接続部を通るとともに前記第２の短辺と平行な第６の線分とにより囲まれる第４の領域における開口部を除いた面積よりも小さい、基板である。
１つの態様では、第１の配線層を有する第１基板と、複数のビアを介して前記第１の配線層に接続される第２の配線層を有する第２基板と、を備える電子装置において、前記第１の配線層は、前記複数のビアのうち、第１のビアが接続される第１の接続部を通るとともに前記第１の配線層の第１の短辺と平行な第１の線分と第２のビアが接続される第２の接続部を通るとともに前記第１の短辺と平行な第２の線分とにより囲まれる第１の領域における開口部を除いた面積が、前記第２の線分と第３のビアが接続される第３の接続部を通るとともに前記第１の短辺と平行な第３の線分とにより囲まれる第２の領域における開口部を除いた面積よりも大きく、前記第２の配線層は、前記複数のビアのうち、前記第１のビアが接続される第４の接続部を通るとともに前記第２の配線層の第２の短辺と平行な第４の線分と前記第２のビアが接続される第５の接続部を通るとともに前記第２の短辺と平行な第５の線分とにより囲まれる第３の領域における開口部を除いた面積が、前記第５の線分と前記第３のビアが接続される第６の接続部を通るとともに前記第２の短辺と平行な第６の線分とにより囲まれる第４の領域における開口部を除いた面積よりも小さい、電子装置である。
１つの側面として、複数のビアに電流を分散させることができる。
図１（ａ）は、実施例１に係る基板の断面図、図１（ｂ）及び図１（ｃ）は、配線層の平面図である。 図２（ａ）は、比較例１に係る基板の断面図、図２（ｂ）及び図２（ｃ）は、配線層の平面図である。 図３（ａ）は、比較例１に係る基板のビアを流れる電流を説明するための図、図３（ｂ）は、比較例１に係る基板における電気抵抗を説明するための図である。 図４（ａ）から図４（ｃ）は、比較例１に係る基板のビアのうちの両端のビアに電流が集中して流れる理由を説明するための回路図である。 図５（ａ）は、実施例１に係る基板のビアを流れる電流を説明するための図、図５（ｂ）は、実施例１に係る基板における電気抵抗を説明するための図である。 図６（ａ）及び図６（ｂ）は、実施例１に係る基板のビアに電流が分散する理由を説明するための回路図である。 図７（ａ）及び図７（ｂ）は、配線層の他の例を示す平面図である。 図８（ａ）及び図８（ｂ）は、配線層の他の例を示す平面図である。 図９（ａ）は、実施例２に係る電子装置の断面図、図９（ｂ）及び図９（ｃ）は、配線層の平面図である。
以下、図面を参照して、本発明の実施例について説明する。
図１（ａ）は、実施例１に係る基板１００の断面図、図１（ｂ）は、配線層１１の平面図、図１（ｃ）は、配線層１２の平面図である。図１（ａ）のように、実施例１の基板１００は、複数の配線層が絶縁膜を介して積層された積層構造のプリント基板であり、絶縁膜１０と、配線層１１及び１２と、ビア１３ａ〜１３ｅ、１４、及び１５と、を備える。絶縁膜１０は、例えばエポキシ又はポリイミドなどの樹脂材料或いは酸化アルミニウムなどのセラミック材料で形成されている。配線層１１及び１２とビア１３ａ〜１３ｅ、１４、及び１５とは、例えば金又は銅などの金属で形成されている。
配線層１１は、一端側がビア１４を介して、基板１００に設けられた電力供給部３３に電気的に接続されている。電力供給部３３は、例えばＤＣ−ＤＣコンバータであるが、その他の場合でもよい。配線層１２は、一端側がビア１５を介して、基板１００に設けられた電子部品３４に電気的に接続されている。電子部品３４は、例えばＬＳＩ（Large Scale Integration）などの半導体部品であるが、その他の場合でもよい。
配線層１１の他端側と配線層１２の他端側とは、配線層１１及び１２の積層方向で絶縁膜１０を介して重なっている。すなわち、配線層１１の他端側の端１６から所定の長さの部分と配線層１２の他端側の端１７から所定の長さの部分とは、配線層１１及び１２の積層方向で絶縁膜１０を介して重なって重複領域１８となっている。配線層１１及び１２は、重複領域１８から互いに反対方向に延びている。
ビア１３ａ〜１３ｅは、重複領域１８で絶縁膜１０を貫通して配線層１１と配線層１２とを接続している。ビア１３ａ〜１３ｅは、配線層１１の配線方向に沿って配線層１１の端１６から一直線上に並び且つ配線層１２の配線方向に沿って配線層１２の端１７から一直線上に並んで設けられている。配線層１１が電力供給部３３に接続されていることから、電流は、配線層１１からビア１３ａ〜１３ｅを介して配線層１２へと流れて、配線層１２に接続された電子部品３４に供給される。ビア１３ａ〜１３ｅのうちのビア１３ａが電流の流れの最も上流側に位置し、ビア１３ｂ、１３ｃ、１３ｄ、１３ｅの順で下流側に位置している。
図１（ｂ）のように、ビア１３ａ〜１３ｅが配線層１１に接続する部分をそれぞれ接続部２１ａ〜２１ｅとする。ここで、配線層１１の短辺１９に平行な方向を第１方向、長辺２０に平行な方向を第２方向とする。配線層１１において、接続部２１ａを通って第１方向に平行な線分を線分２２ａとする。同様に、接続部２１ｂを通って第１方向に平行な線分を線分２２ｂとし、接続部２１ｃを通って第１方向に平行な線分を線分２２ｃとする。接続部２１ｄを通って第１方向に平行な線分を線分２２ｄとし、接続部２１ｅを通って第１方向に平行な線分を線分２２ｅとする。線分２２ａ〜２２ｅを、図１（ｂ）では一点鎖線で表している。なお、線分２２ａ〜２２ｅは、接続部２１ａ〜２１ｅの中心を通る場合が好ましいが、中心以外の部分を通る場合でもよい。
配線層１１において、対向する長辺２０と線分２２ａと線分２２ｂとで囲まれた領域を領域２３ａとする。同様に、対向する長辺２０と線分２２ｂと線分２２ｃとで囲まれた領域を領域２３ｂとし、対向する長辺２０と線分２２ｃと線分２２ｄとで囲まれた領域を領域２３ｃとし、対向する長辺２０と線分２２ｄと線分２２ｅとで囲まれた領域を領域２３ｄとする。
領域２３ａ〜２３ｄには、配線層１１を貫通する孔からなる開口部２４が設けられている。領域２３ａ〜２３ｄにおける開口部２４の直径は略同じである。なお、略同じとは、製造誤差程度の違いを含むものである（以下同じ）。領域２３ａ〜２３ｄにおける開口部２４の個数は、領域２３ａが最も少なく、領域２３ｂ、２３ｃ、２３ｄの順に多くなっている。すなわち、電流の流れの上流側に位置する領域２３ａで開口部２４の個数が最も少なく、電流の流れの下流側に向かうに連れて、領域２３ｂ、２３ｃ、２３ｄの順に多くなっている。領域２３ａ〜２３ｄにおいて、開口部２４は第１方向に並んで設けられている。
また、配線層１１において、領域２３ａにおける開口部２４を通って第１方向に平行な線分を線分２５ａとする。同様に、領域２３ｂにおける開口部２４を通って第１方向に平行な線分を線分２５ｂとし、領域２３ｃにおける開口部２４を通って第１方向に平行な線分を線分２５ｃとし、領域２３ｄにおける開口部２４を通って第１方向に平行な線分を線分２５ｄとする。線分２５ａ〜２５ｄを、図１（ｂ）では破線で表している。線分２５ａ〜２５ｄの開口部２４を除いた部分の長さは、線分２５ａで最も長く、線分２５ｂ、２５ｃ、２５ｄの順に短くなっている。
以上のことから、領域２３ａ〜２３ｄの開口部２４を除いた面積は、領域２３ａが最も大きく、領域２３ｂ、２３ｃ、２３ｄの順に小さくなっている。よって、領域２３ａ〜２３ｄのうち、領域２３ａの電気抵抗が最も小さく、領域２３ｂ、２３ｃ、２３ｄの順に電気抵抗が大きくなっている。すなわち、電流の流れの上流側に位置する領域２３ａから下流側に位置する領域２３ｄに向かって領域２３ａ〜２３ｄの電気抵抗が徐々に大きくなっている。
図１（ｃ）のように、ビア１３ａ〜１３ｅが配線層１２に接続する部分をそれぞれ接続部２８ａ〜２８ｅとする。ここで、配線層１２の短辺２６に平行な方向を第３方向、長辺２７に平行な方向を第４方向とする。配線層１２において、接続部２８ａを通って第３方向に平行な線分を線分２９ａとする。同様に、接続部２８ｂを通って第３方向に平行な線分を線分２９ｂとし、接続部２８ｃを通って第３方向に平行な線分を線分２９ｃとする。接続部２８ｄを通って第３方向に平行な線分を線分２９ｄとし、接続部２８ｅを通って第３方向に平行な線分を線分２９ｅとする。線分２９ａ〜２９ｅを、図１（ｃ）では一点鎖線で表している。なお、線分２９ａ〜２９ｅは、接続部２８ａ〜２８ｅの中心を通る場合が好ましいが、中心以外の部分を通る場合でもよい。
配線層１２において、対向する長辺２７と線分２９ａと線分２９ｂとで囲まれた領域を領域３０ａとする。同様に、対向する長辺２７と線分２９ｂと線分２９ｃとで囲まれた領域を領域３０ｂとし、対向する長辺２７と線分２９ｃと線分２９ｄとで囲まれた領域を領域３０ｃとし、対向する長辺２７と線分２９ｄと線分２９ｅとで囲まれた領域を領域３０ｄとする。
領域３０ａ〜３０ｄには、配線層１２を貫通する孔からなる開口部３１が設けられている。領域３０ａ〜３０ｄにおける開口部３１の直径は略同じである。領域３０ａ〜３０ｄにおける開口部３１の個数は、領域３０ａが最も多く、領域３０ｂ、３０ｃ、３０ｄの順に少なくなっている。すなわち、電流の流れの上流側に位置する領域３０ａで開口部３１の個数が最も多く、電流の流れの下流側に向かうに連れて、領域３０ｂ、３０ｃ、３０ｄの順に少なくなっている。領域３０ａ〜３０ｄにおいて、開口部３１は第３方向に並んで設けられている。
また、配線層１２において、領域３０ａにおける開口部３１を通って第３方向に平行な線分を線分３２ａとする。同様に、領域３０ｂにおける開口部３１を通って第３方向に平行な線分を線分３２ｂとし、領域３０ｃにおける開口部３１を通って第３方向に平行な線分を線分３２ｃとし、領域３０ｄにおける開口部３１を通って第３方向に平行な線分を線分３２ｄとする。線分３２ａ〜３２ｄを、図１（ｃ）では破線で表している。線分３２ａ〜３２ｄの開口部３１を除いた部分の長さは、線分３２ａで最も短く、線分３２ｂ、３２ｃ、３２ｄの順に長くなっている。
以上のことから、領域３０ａ〜３０ｄの開口部３１を除いた面積は、領域３０ａが最も小さく、領域３０ｂ、３０ｃ、３０ｄの順に大きくなっている。よって、領域３０ａ〜３０ｄのうち、領域３０ａの電気抵抗が最も大きく、領域３０ｂ、３０ｃ、３０ｄの順に電気抵抗が小さくなっている。すなわち、電流の流れの上流側に位置する領域３０ａから下流側に位置する領域３０ｄに向かって領域３０ａ〜３０ｄの電気抵抗が徐々に小さくなっている。
ここで、実施例１の基板の効果を説明するにあたり、比較例１の基板について説明する。図２（ａ）は、比較例１に係る基板５００の断面図、図２（ｂ）は、配線層１１の平面図、図２（ｃ）は、配線層１２の平面図である。図２（ａ）から図２（ｃ）のように、比較例１の基板５００では、配線層１１に開口部２４が設けられてなく、配線層１２に開口部３１が設けられていない。その他の構成は、実施例１と同じであるため説明を省略する。
図３（ａ）は、比較例１に係る基板５００のビア１３ａ〜１３ｅを流れる電流を説明するための図、図３（ｂ）は、比較例１に係る基板５００における電気抵抗を説明するための図である。図３（ａ）のように、比較例１の基板５００では、ビア１３ａ〜１３ｅのうちの両端のビア１３ａ及び１３ｅに電流が集中して流れる。言い換えると、ビア１３ａ〜１３ｅのうちの配線層１１を流れる電流の最上流側に位置するビア１３ａ及び最下流側に位置するビア１３ｅに電流が集中して流れる。これは以下の理由によるものと考えられる。
すなわち、図２（ａ）のように、電力供給部３３から供給される電流が流れる配線層１１に、ビア１３ａ〜１３ｅを介して配線層１２が接続されることで、電流の流れる経路として配線層１２が追加されることになる。配線層１２に電流を流すために、配線層１１を流れる電流の最上流側に位置するビア１３ａに電流が集中して流れるようになると考えられる。最下流側に位置するビア１３ｅでは、配線層１１がなくなることで電流の流れる経路が減少するため、ビア１３ｅに電流が集中して流れるようになると考えられる。また、別の観点によれば、ビア１３ａは、電流の経路が配線層１１の１経路から並列に接続された配線層１１及び１２の２経路に変化する変化点である。ビア１３ｅは、電流の経路が並列に接続された配線層１１及び１２の２経路から配線層１２の１経路に変化する変化点である。このような変化点では、図３（ｂ）のように、電流経路全体での電気抵抗が大きく変化する。したがって、ビア１３ａ及び１３ｅに電流が集中して流れるようになると考えられる。ビア１３ａ及び１３ｅに電流が集中して流れることで、ビア１３ａ及び１３ｅの電流密度が高くなってエレクトロマイグレーションによる破断が生じることがある。
図４（ａ）から図４（ｃ）は、比較例１に係る基板５００の両端のビア１３ａ及び１３ｅに電流が集中して流れる理由を説明するための回路図である。なお、図４（ａ）から図４（ｃ）では、説明の簡略化のために、配線層１１と配線層１２は３つのビア１３ａ、１３ｃ、及び１３ｅで接続されているとする。図４（ａ）のように、配線層１１の電気抵抗をＲ１、配線層１２の電気抵抗をＲ２、ビア１３ａ、１３ｃ、及び１３ｅの電気抵抗をＲＶとする。配線層１１を流れていた電流Ｉが、ビア１３ａの接続点で電流Ｉ１と電流Ｉ２に分かれて流れるようになるとする。ビア１３ｃを流れる電流をＩ５とする。図４（ｂ）のように、配線層１１の電気抵抗Ｒ１とビア１３ｅの電気抵抗ＲＶ、及び、配線層１２の電気抵抗Ｒ２とビア１３ａの電気抵抗ＲＶ、を合成するとブリッジ回路となる。図４（ｂ）の破線よりも左側の部分を書き換えると図４（ｃ）のようになる。
この場合、電流Ｉ１及び電流Ｉ２は数１のようになる。
Figure 0006984441
ビア１３ｃの両端の電圧Ｖ１、Ｖ２は数２のようになる。
Figure 0006984441
したがって、ビア１３ｃを流れる電流Ｉ５は数３のようになる。
Figure 0006984441
ここで、複数のビアが並列に接続されていることから、ビア１３ａ、１３ｃ、及び１３ｅの電気抵抗ＲＶは、配線層１１及び１２の電気抵抗Ｒ１及びＲ２に比べて十分に小さいとする。この場合、電流Ｉ１、Ｉ２、及びＩ５は数４のようになる。
Figure 0006984441
数４のように、電流Ｉ１及びＩ２は、電気抵抗Ｒ１と電気抵抗Ｒ２との間の比率で決まるのに対し、電流Ｉ５は、電気抵抗ＲＶと電気抵抗Ｒ１及びＲ２との間の比率で決まる。上述したように、電気抵抗ＲＶは抵抗Ｒ１及びＲ２に比べて十分に小さいことから、ビア１３ｃを流れる電流Ｉ５は、ビア１３ａを流れる電流Ｉ１よりも小さくなる。また、同様のことが、ビア１３ｅに対しても起こり、ビア１３ｃを流れる電流Ｉ５は、ビア１３ｅを流れる電流よりも小さくなる。このようなことから、配線層１１を流れる電流の最上流側のビア１３ａと最下流側のビア１３ｅとに電流が集中して流れるようになると考えられる。
なお、配線層を厚くしたり、配線層間を接続する複数のビアのうちの両端以外のビアの径を大きくしたり、配線層間を接続するビアの数を増やしたりしたとしても、両端のビアに電流が集中して流れることを抑制するのは難しい。
図５（ａ）は、実施例１に係る基板１００のビア１３ａ〜１３ｅを流れる電流を説明するための図、図５（ｂ）は、実施例１に係る基板１００における電気抵抗を説明するための図である。図５（ａ）のように、実施例１の基板１００では、ビア１３ａ〜１３ｅに電流が分散して流れ、両端のビア１３ａ及び１３ｅに電流が集中することが抑制される。これは以下の理由によるものと考えられる。
すなわち、図１（ｂ）のように、配線層１１は、領域２３ａ〜２３ｄの開口部２４を除いた面積が電流の上流側に位置する領域２３ａで最も大きく、電流の下流側に向かって、領域２３ｂ、２３ｃ、２３ｄの順に小さくなっている。したがって、電流の上流側に位置する領域２３ａの電気抵抗が最も小さく、電流の下流側に向かって、領域２３ｂ、２３ｃ、２３ｄの順に電気抵抗が大きくなっている。領域２３ａの電気抵抗がそれよりも下流側の領域２３ｂ〜２３ｄの電気抵抗よりも小さいため、配線層１１を流れる電流はビア１３ａが接続する接続部２１ａ近傍では配線層１１側に流れ易くなると考えられる。よって、ビア１３ａを流れる電流が減少し、ビア１３ｂ〜１３ｄを流れる電流を増やすことができると考えられる。領域２３ｂ、２３ｃ、２３ｄの電気抵抗が順に大きくなることで、配線層１１側に電流が徐々に流れ難くなり、ビア１３ｂ〜１３ｄに流れ込む電流が徐々に増加すると考えられる。領域２３ｄの電気抵抗が高くなることで、電流はビア１３ｄが接続する接続部２１ｄ近傍では配線層１１側を流れ難くなり、ビア１３ｅに流れ込む電流が減少すると考えられる。このような理由から、ビア１３ａ及び１３ｅに電流が集中することが抑制され、ビア１３ａ〜１３ｅに電流が分散して流れるようになると考えられる。
また、図１（ｃ）のように、配線層１２は、領域３０ａ〜３０ｄの開口部３１を除いた面積が電流の上流側に位置する領域３０ａで最も小さく、電流の下流側に向かって、領域３０ｂ、３０ｃ、３０ｄの順に大きくなっている。したがって、電流の上流側に位置する領域３０ａの電気抵抗が最も大きく、電流の下流側に向かって、領域３０ｂ、３０ｃ、３０ｄの順に電気抵抗が小さくなっている。領域３０ａの電気抵抗が高いことで、ビア１３ａに電流が流れ込み難くなると考えられる。領域３０ｂ、３０ｃ、３０ｄの順に電気抵抗が小さくなることで、ビア１３ｂ〜１３ｄを流れる電流が徐々に増えるように作用すると考えられる。したがって、配線層１２の領域３０ａ〜３０ｄの電気抵抗を順に小さくすることで、配線層１１の領域２３ａ〜２３ｄの電気抵抗を順に大きくすることとの相乗効果によって、ビア１３ａ〜１３ｅに電流が効果的に分散するようになると考えられる。
また、図５（ｂ）のように、電流の流れの上流側から下流側に向かって、配線層１１の電気抵抗が徐々に大きくなり且つ配線層１２の電気抵抗が徐々に小さくなることで、電流経路全体の抵抗の急激な変化が抑えられると考えられる。したがって、この点からも、ビア１３ａ及び１３ｅに電流が集中することが抑制され、ビア１３ａ〜１３ｅに電流が分散するようになると考えられる。
図６（ａ）及び図６（ｂ）は、実施例１に係る基板１００のビアに電流が分散する理由を説明するための回路図である。なお、図６（ａ）及び図６（ｂ）では、説明の簡略化のために、配線層１１と配線層１２は３つのビア１３ａ、１３ｃ、及び１３ｅで接続されているとする。図６（ａ）のように、配線層１１の電気抵抗は電流が流れる方向の上流側から下流側に向かって大きくなることから、配線層１１の上流側の電気抵抗をＲ１とし、下流側の電気抵抗をＲ１より大きいＲ１´とする。配線層１２の電気抵抗は電流が流れる方向の上流側から下流側に向かって小さくなることから、配線層１２の下流側の電気抵抗をＲ２とし、上流側の電気抵抗をＲ２より大きいＲ２´とする。ビア１３ａ、１３ｃ、及び１３ｅの電気抵抗をＲＶとする。ビア１３ａ、１３ｃ、及び１３ｅに電流が分散して流れる場合を想定してそれぞれの電流をＩ１とする。配線層１１の上流側は抵抗が小さく電流が流れ易いことから、配線層１１を流れていた電流Ｉがビア１３ａの接続点で電流Ｉ１と電流２Ｉ１に分かれて流れるようになるとする。同様に、配線層１２の下流側は抵抗が小さく電流が流れ易いことから、配線層１２の下流側を流れる電流を２Ｉ１とする。図６（ｂ）のように、配線層１１の電気抵抗Ｒ１´とビア１３ｅの電気抵抗ＲＶを合成し、配線層１２の電気抵抗Ｒ２´とビア１３ａの電気抵抗ＲＶを合成するとブリッジ回路となる。
この場合、ビア１３ｃの両端の電圧Ｖ３及びＶ４は数５のようになる。
Figure 0006984441
ビア１３ｅより後段での配線層１２の電圧Ｖ５は数６のようになる。
Figure 0006984441
数５及び数６から数７が求まる。
Figure 0006984441
数７から、配線層１１の下流側の抵抗Ｒ１´と配線層１２の上流側の抵抗Ｒ２´が大きくなると、ビア１３ａ及び１３ｅに電流が集中することが抑制され、ビア１３ａ、１３ｃ、及び１３ｅに電流が分散するようになると考えられる。
実施例１によれば、図１（ｂ）のように、配線層１１は、領域２３ａの開口部２４を除いた面積が領域２３ｂの開口部２４を除いた面積よりも大きくなっている。また、配線層１１は、領域２３ｂの開口部２４を除いた面積が領域２３ｃの開口部２４を除いた面積よりも大きくなっている。さらに、配線層１１は、領域２３ｃの開口部２４を除いた面積が領域２３ｄの開口部２４を除いた面積よりも大きくなっている。これにより、配線層１１の電気抵抗は電流の上流側から下流側に向かって徐々に大きくなるため、図５（ａ）で説明したように、ビア１３ａ〜１３ｅのうちの両端のビア１３ａ及び１３ｅに電流が集中して流れることを抑制できる。よって、ビア１３ａ〜１３ｅに電流を分散させることができる。
図１（ｃ）のように、配線層１２は、領域３０ａの開口部３１を除いた面積が領域３０ｂの開口部３１を除いた面積よりも小さくなっている。また、配線層１２は、領域３０ｂの開口部３１を除いた面積が領域３０ｃの開口部３１を除いた面積よりも小さくなっている。さらに、配線層１２は、領域３０ｃの開口部３１を除いた面積が領域３０ｄの開口部３１を除いた面積よりも小さくなっている。これにより、配線層１２の電気抵抗は電流の上流側から下流側に向かって徐々に小さくなるため、図５（ａ）で説明したように、配線層１１の電気抵抗を電流の上流側から下流側に向かって徐々に大きくすることとの相乗効果によって、ビア１３ａ〜１３ｅに電流を効果的に分散させることができる。
図１（ｂ）のように、領域２３ａ〜２３ｄの開口部２４の個数が、領域２３ａ、２３ｂ、２３ｃ、２３ｄの順に多くなっている。これにより、配線層１２の厚さを同じにして領域２３ａ、２３ｂ、２３ｃ、２３ｄの電気抵抗を順に大きくすることができる。なお、実施例１では、領域２３ａ〜２３ｄの開口部２４の個数が領域２３ａ、２３ｂ、２３ｃ、２３ｄの順に多くなることで領域２３ａ、２３ｂ、２３ｃ、２３ｄの開口部２４を除いた面積が順に小さくなる場合を例に示したが、これに限られる訳ではない。図７（ａ）及び図７（ｂ）は、配線層の他の例を示す平面図である。図７（ａ）のように、領域２３ａ〜２３ｄに孔からなる開口部２４ａが１つずつ設けられ、開口部２４ａの面積が領域２３ａ、２３ｂ、２３ｃ、２３ｄの順に大きくなる場合でもよい。図７（ｂ）のように、開口部２４ｂが配線層１１の長辺２０に設けられた切り欠きからなり、開口部２４ｂの面積が領域２３ａ、２３ｂ、２３ｃ、２３ｄの順に大きくなる場合でもよい。領域２３ａ〜２３ｄの開口部の面積の合計が領域２３ａ、２３ｂ、２３ｃ、２３ｄの順に大きくなることで、配線層１１の厚さを同じにして領域２３ａ、２３ｂ、２３ｃ、２３ｄの電気抵抗を順に大きくすることができる。
同様に、図１（ｃ）のように、領域３０ａ〜３０ｄの開口部３１の個数が、領域３０ａ、３０ｂ、３０ｃ、３０ｄの順に少なくなっている。これにより、配線層１２の厚さを同じにして領域３０ａ、３０ｂ、３０ｃ、３０ｄの電気抵抗を順に小さくすることができる。なお、実施例１では、領域３０ａ〜３０ｄの開口部３１の個数が領域３０ａ、３０ｂ、３０ｃ、３０ｄの順に少なくなることで領域３０ａ、３０ｂ、３０ｃ、３０ｄの開口部３１を除いた面積が順に大きくなる場合を例に示したが、これに限られる訳ではない。図８（ａ）及び図８（ｂ）は、配線層の他の例を示す平面図である。図８（ａ）のように、領域３０ａ〜３０ｄに孔からなる開口部３１ａが１つずつ設けられ、開口部３１ａの面積が領域３０ａ、３０ｂ、３０ｃ、３０ｄの順に小さくなる場合でもよい。図８（ｂ）のように、開口部３１ｂが配線層１２の長辺２７に設けられた切り欠きからなり、開口部３１ｂの面積が領域３０ａ、３０ｂ、３０ｃ、３０ｄの順に小さくなる場合でもよい。領域３０ａ〜３０ｄの開口部の面積の合計が領域３０ａ、３０ｂ、３０ｃ、３０ｄの順に小さくなることで、配線層１２の厚さを同じにして領域３０ａ、３０ｂ、３０ｃ、３０ｄの電気抵抗を順に小さくすることができる。
実施例１において、配線層１１に設けられた開口部２４〜２４ｂは、配線層１１を貫通している場合を例に示したが、配線層１１を貫通せずに配線層１１による底部を有していてもよい。しかしながら、領域２３ａ〜２３ｄにおける電気抵抗の調整を容易に行う点から、開口部２４〜２４ｂは配線層１１を貫通している場合が好ましい。同様に、配線層１２に設けられた開口部３１〜３１ｂは、配線層１２を貫通している場合を例に示したが、配線層１２を貫通せずに配線層１２による底部を有していてもよい。しかしながら、領域３０ａ〜３０ｄにおける電気抵抗の調整を容易に行う点から、開口部３１〜３１ｂは配線層１２を貫通している場合が好ましい。
なお、実施例１では、図１（ｂ）及び図１（ｃ）のように、開口部２４及び３１は、円形形状をした孔である場合を例に示したが、長方形などの矩形形状をした孔でもよいし、楕円形形状をした孔などでもよい。図７（ａ）及び図８（ａ）のように、開口部２４ａ及び３１ａは、長方形などの矩形形状をした孔である場合に限らず、楕円形形状をした孔などであってもよい。図７（ｂ）及び図８（ｂ）のように、開口部２４ｂ及び３１ｂは、長方形などの矩形形状をした切り欠きである場合に限らず、楕円形形状をした切り欠きなどであってもよい。
なお、実施例１では、配線層１１及び１２は、電力供給部３３から電源電圧が与えられ、電流が流れる電源層である場合を例に示したが、この場合に限られる訳ではない。配線層１１及び１２は、電子部品３４から接地電位が与えられ、グランドに向かって電流が流れ込むグランド層の場合でもよい。しかしながら、配線層１１及び１２が電源層である場合、配線層１１及び１２に大きな電流が流れるため、ビア１３ａ〜１３ｅのうちの両端のビア１３ａ及び１３ｅに電流が集中して流れると破断が起こり易い。したがって、配線層１１及び１２が電源層である場合に、配線層１１に開口部２４を設けることが好ましい。
図９（ａ）は、実施例２に係る電子装置２００の断面図、図９（ｂ）は、基板２１０の配線層４１の平面図、図９（ｃ）は、基板２２０の配線層７２の平面図である。図９（ａ）のように、実施例２の電子装置２００は、基板２２０が接続部材９５ａ〜９５ｅによって基板２１０に実装されている。接続部材９５ａ〜９５ｅは、例えば半田などのバンプである。基板２１０は、絶縁膜に配線層が形成されたプリント基板であり、絶縁膜４０と、配線層４１と、ビア４３ａ〜４３ｅ及び４４と、を備える。配線層４１とビア４３ａ〜４３ｅ及び４４とは、絶縁膜４０内に設けられている。配線層４１は、一端側がビア４４を介して、基板２１０に設けられた電力供給部３３に電気的に接続されている。絶縁膜４０は、例えばエポキシ又はポリイミドなどの樹脂材料或いは酸化アルミニウムなどのセラミック材料で形成されている。配線層４１とビア４３ａ〜４３ｅ及び４４とは、例えば金又は銅などの金属で形成されている。
基板２２０は、絶縁膜に配線層が形成されたプリント基板であり、絶縁膜７０と、配線層７２と、ビア７３ａ〜７３ｅ及び７５と、を備える。配線層７２とビア７３ａ〜７３ｅ及び７５とは、絶縁膜７０内に設けられている。配線層７２は、一端側がビア７５を介して、基板２２０に設けられた電子部品３４に電気的に接続されている。絶縁膜７０は、例えばエポキシ又はポリイミドなどの樹脂材料或いは酸化アルミニウムなどのセラミック材料で形成されている。配線層７２とビア７３ａ〜７３ｅ及び７５とは、例えば金又は銅などの金属で形成されている。なお、基板２２０は、プリント基板の場合に限られず、例えばトランジスタなどの半導体素子が形成された半導体基板であってもよい。
配線層４１の他端側には、端４６から所定の長さの部分にビア４３ａ〜４３ｅが配線層４１の配線方向に沿って一直線上に並んで接続されている。同様に、配線層７２の他端側には、端７７から所定の長さの部分に複数のビア７３ａ〜７３ｅが配線層７２の配線方向に沿って一直線上に並んで接続されている。ビア４３ａ〜４３ｅとビア７３ａ〜７３ｅとは、接続部材９５ａ〜９５ｅによって接続されている。これにより、基板２２０が基板２１０に実装されている。すなわち、配線層４１の端４６から所定の長さの部分と配線層７２の端７７から所定の長さの部分とは、基板２２０が基板２１０に実装された方向で重なって重複領域９６となっている。配線層４１及び７２は、重複領域９６から互いに反対方向に伸びている。接続部材９５ａ〜９５ｅは、重複領域９６に設けられ、配線層４１及び７２の配線方向に沿って一直線上に並んでいる。配線層４１が電力供給部３３に接続されていることから、電流は、配線層４１からビア４３ａ〜４３ｅ、接続部材９５ａ〜９５ｅ、及びビア７３ａ〜７３ｅを介して配線層７２へと流れて、配線層７２に接続された電子部品３４に供給される。
図９（ｂ）のように、ビア４３ａ〜４３ｅが配線層４１に接続する部分をそれぞれ接続部５１ａ〜５１ｅとする。ここで、配線層４１の短辺４９に平行な方向を第１方向、長辺５０に平行な方向を第２方向とする。配線層４１において、接続部５１ａを通って第１方向に平行な線分を線分５２ａとする。同様に、接続部５１ｂを通って第１方向に平行な線分を線分５２ｂとし、接続部５１ｃを通って第１方向に平行な線分を線分５２ｃとする。接続部５１ｄを通って第１方向に平行な線分を線分５２ｄとし、接続部５１ｅを通って第１方向に平行な線分を線分５２ｅとする。線分５２ａ〜５２ｅを、図９（ｂ）では一点鎖線で表している。なお、線分５２ａ〜５２ｅは、接続部５１ａ〜５１ｅの中心を通る場合が好ましいが、中心以外の部分を通る場合でもよい。
配線層４１において、対向する長辺５０と線分５２ａと線分５２ｂとで囲まれた領域を領域５３ａとする。同様に、対向する長辺５０と線分５２ｂと線分５２ｃとで囲まれた領域を領域５３ｂとし、対向する長辺５０と線分５２ｃと線分５２ｄとで囲まれた領域を領域５３ｃとし、対向する長辺５０と線分５２ｄと線分５２ｅとで囲まれた領域を領域５３ｄとする。
領域５３ａ〜５３ｄには、配線層４１を貫通する孔からなる開口部５４が設けられている。領域５３ａ〜５３ｄにおける開口部５４の直径は略同じである。領域５３ａ〜５３ｄにおける開口部５４の個数は、領域５３ａが最も少なく、領域５３ｂ、５３ｃ、５３ｄの順に多くなっている。すなわち、電流の流れの上流側に位置する領域５３ａで開口部５４の個数が最も少なく、電流の流れの下流側に向かうに連れて、領域５３ｂ、５３ｃ、５３ｄの順に多くなっている。したがって、領域５３ａ〜５３ｄの開口部５４を除いた面積は、領域５３ａが最も大きく、領域５３ｂ、５３ｃ、５３ｄの順に小さくなっている。よって、領域５３ａ〜５３ｄのうち、領域５３ａの電気抵抗が最も小さく、領域５３ｂ、５３ｃ、５３ｄの順に電気抵抗が大きくなっている。
図９（ｃ）のように、ビア７３ａ〜７３ｅが配線層７２に接続する部分をそれぞれ接続部８８ａ〜８８ｅとする。ここで、配線層７２の短辺８６に平行な方向を第３方向、長辺８７に平行な方向を第４方向とする。配線層７２において、接続部８８ａを通って第３方向に平行な線分を線分８９ａとする。同様に、接続部８８ｂを通って第３方向に平行な線分を線分８９ｂとし、接続部８８ｃを通って第３方向に平行な線分を線分８９ｃとする。接続部８８ｄを通って第３方向に平行な線分を線分８９ｄとし、接続部８８ｅを通って第３方向に平行な線分を線分８９ｅとする。線分８９ａ〜８９ｅを、図９（ｃ）では一点鎖線で表している。なお、線分８９ａ〜８９ｅは、接続部８８ａ〜８８ｅの中心を通る場合が好ましいが、中心以外の部分を通る場合でもよい。
配線層７２において、対向する長辺８７と線分８９ａと線分８９ｂとで囲まれた領域を領域９０ａとする。同様に、対向する長辺８７と線分８９ｂと線分８９ｃとで囲まれた領域を領域９０ｂとし、対向する長辺８７と線分８９ｃと線分８９ｄとで囲まれた領域を領域９０ｃとし、対向する長辺８７と線分８９ｄと線分８９ｅとで囲まれた領域を領域９０ｄとする。
領域９０ａ〜９０ｄには、配線層７２を貫通する孔からなる開口部９１が設けられている。領域９０ａ〜９０ｄにおける開口部９１の直径は略同じである。領域９０ａ〜９０ｄにおける開口部９１の個数は、領域９０ａが最も多く、領域９０ｂ、９０ｃ、９０ｄの順に少なくなっている。すなわち、電流の流れの上流側に位置する領域９０ａで開口部９１の個数が最も多く、電流の流れの下流側に向かうに連れて、領域９０ｂ、９０ｃ、９０ｄの順に少なくなっている。したがって、領域９０ａ〜９０ｄの開口部９１を除いた面積は、領域９０ａが最も小さく、領域９０ｂ、９０ｃ、９０ｄの順に大きくなっている。よって、領域９０ａ〜９０ｄのうち、領域９０ａの電気抵抗が最も大きく、領域９０ｂ、９０ｃ、９０ｄの順に電気抵抗が小さくなっている。
なお、開口部５４及び９１は、円形形状の孔である場合を例に示したが、長方形などの矩形形状をした孔であってもよいし、楕円形形状をした孔であってもよい。また、配線層４１は、図７（ａ）と同様に、領域５３ａ〜５３ｄに１つの開口部が設けられ、この開口部の面積が、領域５３ａ、５３ｂ、５３ｃ、５３ｄの順に大きくなる場合でもよい。図７（ｂ）と同様に、開口部が切り欠きからなる場合でもよい。配線層７２は、図８（ａ）と同様に、領域９０ａ〜９０ｄに１つの開口部が設けられ、この開口部の面積が、領域９０ａ、９０ｂ、９０ｃ、９０ｄの順に小さくなる場合でもよい。図８（ｂ）と同様に、開口部が切り欠きからなる場合でもよい。
実施例２によれば、図９（ｂ）のように、配線層４１は、領域５３ａの開口部５４を除いた面積が領域５３ｂの開口部５４を除いた面積よりも大きくなっている。また、配線層４１は、領域５３ｂの開口部５４を除いた面積が領域５３ｃの開口部５４を除いた面積よりも大きくなっている。さらに、配線層４１は、領域５３ｃの開口部５４を除いた面積が領域５３ｄの開口部５４を除いた面積よりも大きくなっている。これにより、配線層４１の電気抵抗は電流の上流側から下流側に向かって徐々に大きくなるため、実施例１と同様に、ビア４３ａ〜４３ｅのうちの両端のビア４３ａ及び４３ｅに電流が集中して流れることを抑制できる。よって、ビア４３ａ〜４３ｅに電流を分散させることができる。ビア４３ａ〜４３ｅを電流が分散して流れることから、接続部材９５ａ〜９５ｅ及びビア７３ａ〜７３ｅにも電流が分散して流れるようになる。よって、ビア４３ａ〜４３ｅ、接続部材９５ａ〜９５ｅ、及びビア７３ａ〜７３ｅにエレクトロマイグレーションによる破断が生じることを抑制できる。
図９（ｃ）のように、配線層７２は、領域９０ａの開口部９１を除いた面積が領域９０ｂの開口部９１を除いた面積よりも小さくなっている。また、配線層７２は、領域９０ｂの開口部９１を除いた面積が領域９０ｃの開口部９１を除いた面積よりも小さくなっている。さらに、配線層７２は、領域９０ｃの開口部９１を除いた面積が領域９０ｄの開口部９１を除いた面積よりも小さくなっている。これにより、配線層７２の電気抵抗は電流の上流側から下流側に向かって徐々に小さくなるため、実施例１と同様に、配線層４１の電気抵抗を電流の上流側から下流側に向かって徐々に大きくすることとの相乗効果によって、ビア４３ａ〜４３ｅに電流を効果的に分散させることができる。
図９（ａ）のように、基板２１０に電力供給部３３が設けられ、配線層４１及び７２は、電力供給部３３から電源電圧が与えられ、電流が流れる電源層であることが好ましい。配線層４１及び７２が電源層である場合、配線層４１及び７２に大きな電流が流れるため、ビア４３ａ〜４３ｅのうちの両端に位置するビア４３ａ及び４３ｅに電流が集中して流れることでエレクトロマイグレーションによる破断が起こり易い。したがって、配線層４１及び７２が電源層である場合、配線層４１に開口部５４を設けることが好ましい。なお、配線層４１及び７２は、電源層の場合に限らず、電子部品３４からグランドに向かって電流が流れるグランド層の場合でもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
なお、以上の説明に関して更に以下の付記を開示する。
（付記１）複数のビアを介して他の配線層に接続される第１の配線層を有する基板において、前記第１の配線層は、前記複数のビアのうち、第１のビアが接続される第１の接続部を通るとともに前記第１の配線層の第１の短辺と平行な第１の線分と第２のビアが接続される第２の接続部を通るとともに前記第１の短辺と平行な第２の線分とにより囲まれる第１の領域における開口部を除いた面積が、前記第２の線分と第３のビアが接続される第３の接続部を通るとともに前記第１の短辺と平行な第３の線分とにより囲まれる第２の領域における開口部を除いた面積よりも大きい、基板。
（付記２）前記基板はさらに、前記複数のビアを介して前記第１の配線層に接続される第２の配線層を有し、前記第２の配線層は、前記複数のビアのうち、前記第１のビアが接続される第４の接続部を通るとともに前記第２の配線層の第２の短辺と平行な第４の線分と前記第２のビアが接続される第５の接続部を通るとともに前記第２の短辺と平行な第５の線分とにより囲まれる第３の領域における開口部を除いた面積が、前記第５の線分と前記第３のビアが接続される第６の接続部を通るとともに前記第２の短辺と平行な第６の線分とにより囲まれる第４の領域における開口部を除いた面積よりも小さい、付記１記載の基板。
（付記３）前記第１の領域は、前記第１の配線層に電流を流す場合、前記第２の領域よりも上流側に位置するとともに、前記第３の領域は、前記第２の配線層に電流を流す場合、前記第４の領域よりも上流側に位置する、付記２記載の基板。
（付記４）前記第１の領域に位置する前記開口部の数が、前記第２の領域に位置する前記開口部の数よりも少ない、付記１〜３のいずれか一項に記載の基板。
（付記５）前記第３の領域に位置する前記開口部の数が、前記第４の領域に位置する前記開口部の数よりも多い、付記２又は３記載の基板。
（付記６）前記第１の領域に前記開口部が１つ設けられ、前記第２の領域に前記開口部が１つ設けられ、前記第１の領域に位置する前記開口部の大きさが、前記第２の領域に位置する前記開口部の大きさよりも小さい、付記１〜３のいずれか一項に記載の基板。
（付記７）前記第３の領域に前記開口部が１つ設けられ、前記第４の領域に前記開口部が１つ設けられ、前記第３の領域に位置する前記開口部の大きさが、前記第４の領域に位置する前記開口部の大きさよりも大きい、付記２又は３記載の基板。
（付記８）前記第１の領域に位置する前記開口部及び前記第２の領域に位置する前記開口部は前記第１の配線層の第１の長辺に設けられた切り欠きである、付記１〜３のいずれか一項に記載の基板。
（付記９）前記第３の領域に位置する前記開口部及び前記第４の領域に位置する前記開口部は前記第２の配線層の第２の長辺に設けられた切り欠きである、付記２又は３記載の基板。
（付記１０）前記第１の領域に位置する前記開口部の面積の合計が、前記第２の領域に位置する前記開口部の面積の合計よりも小さい、付記１〜９のいずれか一項に記載の基板。
（付記１１）前記第３の領域に位置する前記開口部の面積の合計が、前記第４の領域に位置する前記開口部の面積の合計よりも大きい、付記２、３、５、７、又は９記載の基板。
（付記１２）前記第１の配線層及び前記第２の配線層は、電力供給部から電流が供給される電源層又は前記電流が流れ込むグランド層である、付記２、３、５、７、９又は１１記載の基板。
（付記１３）前記第１の配線層は、前記第１の領域に位置する前記開口部を通るとともに前記第１の短辺と平行な第７の線分の前記第１の領域に位置する前記開口部を除いた長さが、前記第２の領域に位置する前記開口部を通るとともに前記第１の短辺と平行な第８の線分の前記第２の領域に位置する前記開口部を除いた長さよりも長い、付記１〜１２のいずれか一項に記載の基板。
（付記１４）前記複数のビアは、前記第１の配線層の端から並んで前記第１の配線層に接続されている、付記１〜１３のいずれか一項に記載の基板。
（付記１５）前記第１の領域に位置する前記開口部及び前記第２の領域に位置する前記開口部は前記第１の配線層を貫通している、付記１〜１４のいずれか一項に記載の基板。
（付記１６）前記第３の領域に位置する前記開口部及び前記第４の領域に位置する前記開口部は前記第２の配線層を貫通している、付記２、３、５、７、９、１１、又は１２記載の基板。
（付記１７）複数のビアを介して他の配線層に接続される第１の配線層を有する基板を備える電子装置において、前記第１の配線層は、前記複数のビアのうち、第１のビアが接続される第１の接続部を通るとともに前記第１の配線層の短辺と平行な第１の線分と第２のビアが接続される第２の接続部を通るとともに前記短辺と平行な第２の線分とにより囲まれる第１の領域における開口部を除いた面積が、前記第２の線分と第３のビアが接続される第３の接続部を通るとともに前記短辺と平行な第３の線分とにより囲まれる第２の領域における開口部を除いた面積よりも大きい、電子装置。
１０ 絶縁膜
１１、１２ 配線層
１３ａ〜１３ｅ、１４、１５ ビア
１８ 重複領域
１９ 短辺
２０ 長辺
２１ａ〜２１ｅ 接続部
２２ａ〜２２ｅ 線分
２３ａ〜２３ｄ 領域
２４〜２４ｂ 開口部
２５ａ〜２５ｅ 線分
２６ 短辺
２７ 長辺
２８ａ〜２８ｅ 接続部
２９ａ〜２９ｅ 線分
３０ａ〜３０ｄ 領域
３１〜３１ｂ 開口部
３２ａ〜３２ｄ 線分
３３ 電力供給部
３４ 電子部品
４０ 絶縁膜
４１ 配線層
４３ａ〜４３ｅ、４４ ビア
４９ 短辺
５０ 長辺
５１ａ〜５１ｅ 接続部
５２ａ〜５２ｅ 線分
５３ａ〜５３ｄ 領域
５４ 開口部
７０ 絶縁膜
７２ 配線層
７３ａ〜７３ｅ、７５ ビア
８６ 短辺
８７ 長辺
８８ａ〜８８ｅ 接続部
８９ａ〜８９ｅ 線分
９０ａ〜９０ｄ 領域
９５ａ〜９５ｅ 接続部材
９１ 開口部
１００ 基板
２００ 電子装置
２１０、２２０ 基板
５００ 基板

Claims (9)

  1. 第１の配線層と、複数のビアを介して前記第１の配線層に接続される第２の配線層と、を有する基板において、
    前記第１の配線層は、
    前記複数のビアのうち、第１のビアが接続される第１の接続部を通るとともに前記第１の配線層の第１の短辺と平行な第１の線分と第２のビアが接続される第２の接続部を通るとともに前記第１の短辺と平行な第２の線分とにより囲まれる第１の領域における開口部を除いた面積が、前記第２の線分と第３のビアが接続される第３の接続部を通るとともに前記第１の短辺と平行な第３の線分とにより囲まれる第２の領域における開口部を除いた面積よりも大きく、
    前記第２の配線層は、
    前記複数のビアのうち、前記第１のビアが接続される第４の接続部を通るとともに前記第２の配線層の第２の短辺と平行な第４の線分と前記第２のビアが接続される第５の接続部を通るとともに前記第２の短辺と平行な第５の線分とにより囲まれる第３の領域における開口部を除いた面積が、前記第５の線分と前記第３のビアが接続される第６の接続部を通るとともに前記第２の短辺と平行な第６の線分とにより囲まれる第４の領域における開口部を除いた面積よりも小さい、基板。
  2. 前記第１の領域は、前記第１の配線層に電流を流す場合、前記第２の領域よりも上流側に位置するとともに、前記第３の領域は、前記第２の配線層に電流を流す場合、前記第４の領域よりも上流側に位置する、請求項１記載の基板。
  3. 前記第１の領域に位置する前記開口部の数が、前記第２の領域に位置する前記開口部の数よりも少ない、請求項１または２記載の基板。
  4. 前記第３の領域に位置する前記開口部の数が、前記第４の領域に位置する前記開口部の数よりも少ない、請求項１から３のいずれか一項記載の基板。
  5. 前記第１の領域に位置する前記開口部の面積の合計が、前記第２の領域に位置する前記開口部の面積の合計よりも小さい、請求項１から４のいずれか一項記載の基板。
  6. 前記第３の領域に位置する前記開口部の面積の合計が、前記第４の領域に位置する前記開口部の面積の合計よりも大きい、請求項１から５のいずれか一項記載の基板。
  7. 前記第１の配線層及び前記第２の配線層は、電力供給部から電流が供給される電源層又は前記電流が流れ込むグランド層である、請求項１から６のいずれか一項記載の基板。
  8. 前記第１の配線層は、前記第１の領域に位置する前記開口部を通るとともに前記第１の短辺と平行な第７の線分の前記第１の領域に位置する前記開口部を除いた長さが、前記第２の領域に位置する前記開口部を通るとともに前記第１の短辺と平行な第８の線分の前記第２の領域に位置する前記開口部を除いた長さよりも長い、請求項１から７のいずれか一項記載の基板。
  9. 第１の配線層を有する第１基板と、複数のビアを介して前記第１の配線層に接続される第２の配線層を有する第２基板と、を備える電子装置において、
    前記第１の配線層は、
    前記複数のビアのうち、第１のビアが接続される第１の接続部を通るとともに前記第１の配線層の第１の短辺と平行な第１の線分と第２のビアが接続される第２の接続部を通るとともに前記第１の短辺と平行な第２の線分とにより囲まれる第１の領域における開口部を除いた面積が、前記第２の線分と第３のビアが接続される第３の接続部を通るとともに前記第１の短辺と平行な第３の線分とにより囲まれる第２の領域における開口部を除いた面積よりも大きく、
    前記第２の配線層は、
    前記複数のビアのうち、前記第１のビアが接続される第４の接続部を通るとともに前記第２の配線層の第２の短辺と平行な第４の線分と前記第２のビアが接続される第５の接続部を通るとともに前記第２の短辺と平行な第５の線分とにより囲まれる第３の領域における開口部を除いた面積が、前記第５の線分と前記第３のビアが接続される第６の接続部を通るとともに前記第２の短辺と平行な第６の線分とにより囲まれる第４の領域における開口部を除いた面積よりも小さい、電子装置。
JP2018010914A 2018-01-25 2018-01-25 基板及び電子装置 Active JP6984441B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018010914A JP6984441B2 (ja) 2018-01-25 2018-01-25 基板及び電子装置
US16/242,040 US10362676B1 (en) 2018-01-25 2019-01-08 Substrate and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018010914A JP6984441B2 (ja) 2018-01-25 2018-01-25 基板及び電子装置

Publications (2)

Publication Number Publication Date
JP2019129261A JP2019129261A (ja) 2019-08-01
JP6984441B2 true JP6984441B2 (ja) 2021-12-22

Family

ID=67299503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018010914A Active JP6984441B2 (ja) 2018-01-25 2018-01-25 基板及び電子装置

Country Status (2)

Country Link
US (1) US10362676B1 (ja)
JP (1) JP6984441B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6984442B2 (ja) * 2018-01-25 2021-12-22 富士通株式会社 基板、電子装置、及び基板の設計支援方法
IT202000029210A1 (it) * 2020-12-01 2022-06-01 St Microelectronics Srl Dispositivo a semiconduttore e corrispondente procedimento

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01100947A (ja) * 1987-10-14 1989-04-19 Oki Electric Ind Co Ltd スルーホール構造
JP2002374048A (ja) 2001-06-15 2002-12-26 Canon Inc プリント回路基板、プリントパターン設計方法およびプリント回路基板を搭載した電子機器
JP5284194B2 (ja) 2008-08-07 2013-09-11 キヤノン株式会社 プリント配線板およびプリント回路板
CN101730383B (zh) * 2008-10-23 2012-03-14 鸿富锦精密工业（深圳）有限公司 印刷电路板
JP6292908B2 (ja) 2014-02-03 2018-03-14 キヤノン株式会社 プリント回路板
JP6758888B2 (ja) * 2016-04-06 2020-09-23 株式会社アムコー・テクノロジー・ジャパン 半導体装置

Also Published As

Publication number Publication date
JP2019129261A (ja) 2019-08-01
US10362676B1 (en) 2019-07-23
US20190230792A1 (en) 2019-07-25

Similar Documents

Publication Publication Date Title
US6992376B2 (en) Electronic package having a folded package substrate
US7462941B2 (en) Power grid layout techniques on integrated circuits
JP6984441B2 (ja) 基板及び電子装置
JP4974610B2 (ja) 半導体装置及び半導体パッケージ
US9559056B2 (en) Electronic component
JP6546995B2 (ja) 半導体装置、半導体集積回路、及び負荷駆動装置
WO2012083110A2 (en) Ic device having electromigration resistant feed line structures
US10212805B2 (en) Printed circuit board and electric device
JP2023010801A (ja) 半導体装置
JP2007214397A (ja) 半導体集積回路
EP2725611A2 (en) Low inductance flex bond with low thermal resistance
US8587117B2 (en) Stacked semiconductor chips having circuit element provided with each of the semiconductor chips
US6346721B1 (en) Integrated circuit having radially varying power bus grid architecture
JP3406865B2 (ja) 接続構造
EP3065171A2 (en) Electronic device and electronic package thereof
JP2010093018A (ja) 配線基板
JP2020150192A (ja) 電子装置
US20180270952A1 (en) Module, electronic apparatus, and wiring board
JP6984442B2 (ja) 基板、電子装置、及び基板の設計支援方法
JP2000223799A (ja) 配線基板及びその製造方法
JP6871752B2 (ja) プリント回路基板及びプリント回路装置
JP2006302944A (ja) 多層プリント配線基板
US20230076558A1 (en) Circuit board and probe card
JP2009260147A (ja) 半導体集積回路装置
JP2012151269A (ja) 半導体装置、及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211108

R150 Certificate of patent or registration of utility model

Ref document number: 6984441

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150