JP3406865B2 - 接続構造 - Google Patents
接続構造Info
- Publication number
- JP3406865B2 JP3406865B2 JP20752499A JP20752499A JP3406865B2 JP 3406865 B2 JP3406865 B2 JP 3406865B2 JP 20752499 A JP20752499 A JP 20752499A JP 20752499 A JP20752499 A JP 20752499A JP 3406865 B2 JP3406865 B2 JP 3406865B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- wiring
- hole
- holes
- connection structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
り、特に、大電流が流される導電性部材構造におけるコ
ンタクト部の接続構造に関する。
を実現するためには、多層化されて高密度化された素子
間を相互に配線する技術が極めて重要である。従来よ
り、多層化され、層間絶縁膜によって電気的に隔離され
た素子間、配線間及び素子と配線間を電気的に接続する
ために、例えば、層間絶縁膜に形成したスルーホール内
に導電性材料を埋め込んで層間絶縁膜の上層と下層に形
成された素子または配線との電気的接続を取るビアホー
ル構造や、図8や図9に示すような接続構造が採用され
ている。
向に延在し、かつ、層間絶縁膜34を介して積層形成さ
れた2つの配線の接続構造の一構成例であり、下層側の
配線となる第1配線30の端部と上層側の配線となる第
2配線32の端部とをスルーホールを介して接続した構
造である。
1配線30の上層に層間絶縁膜34をCVD法に等によ
り形成した後、第1配線30の端部の層間絶縁膜34を
矩形状に取り除いてスルーホール16を形成し、図8
(C)に示すように、スルーホール16を被覆するよう
に層間絶縁膜34の上層に引出し配線32を形成するこ
とにより得られている。
20に設けられた拡散層35と引出し配線11dとの接
続構造の一構成例である。図9(A)の平面図及び図9
(B)の断面図に示すように、半導体素子を構成する拡
散層35が形成された基板20全面にCVD法等により
形成した層間絶縁膜34bに対し、拡散層35が露出す
るようにスルーホール16を設け、層間絶縁膜34bの
上層にスルーホール16を被覆する接続領域31を有す
る引出し配線32bを設けた構造である。
間との電気的接続部であり、かつ、スルーホールの底面
部分となるスルーホールコンタクト18(例えば、図
8、図9参照)には、電流が集中しやすく、従来より信
頼性の高い半導体装置を得るために、スルーホールコン
タクトにおいて電流の集中による電流密度の増大を防ぐ
ことが重要である。そのため、スルーホールコンタクト
部分に低抵抗で良好なオーミック性を有する材料を用い
たり、電流の局部集中が起きない構造とすることが重要
となっている。
たり、スルーホール寸法を大きくしてスルーホールコン
タクト面積を増大させ、電源密度を低減する工夫がなさ
れている。例えば、ECL回路(Emitter‐Coupled Log
ic回路;エミッタ結合論理回路)の場合、下層配線と上
層配線との間にスルーホールコンタクトを介して数十m
A〜数百mAの単位で電流が流れるので、配線幅及びス
ルーホール寸法をそれぞれ数十μm〜数百μm程度と比
較的大きくして許容電流密度を約1×305(A/c
m2)以下になるように工夫している。
スルーホールコンタクト構造の多層配線構造では、局部
的な電流集中を生じ、ボイドやヒロックといった、いわ
ゆるエレクトロマイグレーションが発生する問題があ
る。
下層の第1配線30と上層の第2配線32が直交するよ
うに接続された構成において、電流が第1配線30から
第2配線32へ流れる場合、スルーホールコンタクト1
8の一辺の長さをl、第2配線32の端部からスルーホ
ールコンタクト18の一辺までの距離をm、第1配線3
0の端部からスルーホールコンタクト18の一辺までの
距離をn、スルーホールコンタクト18の一角から第2
配線32の辺に向かって垂直に下ろした直線が第2配線
32の辺と交差する第1配線30上の位置をA1、A3、
前記第1配線30上の位置A1、A3の中点位置をA2、
上記3つの位置から最も近いスルーホールコンタクト1
8の一角から第1配線30の辺に向かって垂直に下ろし
た直線が第1配線30の辺と交差する第2配線32上の
位置をBとしたとき、位置A1、A2、A3のそれぞれか
ら第2配線32へ流れる電流の最短経路の長さは、以下
のように疑似的に表すことができる。
わし、|A2B|は点A2と点Bとの最短経路の長さを表
わし、|A3B|は点A3と点Bとの最短経路の長さを表
わす。
>|A2B|>|A3B|であることから、A3Bの経路
が最短経路であり、A3B経路上のスルーホールコンタ
クト18の一角に電流が集中すると考えられる。
じる頻度が高く、一定時間経過後にエレクトロマイグレ
ーションが発生して配線不良をきたす恐れが多大にあ
る。特に、図8(C)に示すように、スルーホールを含
むように設けた配線の場合では、スルーホールの側面部
を被覆する部分の配線の膜厚が薄いため、電流集中によ
りエレクトロマイグレーションの発生や発熱などによっ
て薄い部分が溶断する恐れもある。
流れに対して直交する配置のスルーホール側面部に電流
の集中が起きやすく、この場合もスルーホールの側面部
を被覆する部分の配線の膜厚は薄いために、エレクトロ
マイグレーションの発生や発熱などによって薄い部分が
溶断する恐れがある。
と配線との接続部において電流集中が起こりにくい接続
構造を提供することを目的とする。
に請求項1の発明は、絶縁膜の上層と下層に形成され且
つ異なる方向に延在するように配置された2つの導電性
部材を電気的に接続する接続構造であって、前記2つの
導電性部材の接続部近傍に、少なくとも一方の導電性部
材内を流れる電流の流れ方向に沿うように形成された複
数のスリットから構成され、前記導電性部材内を流れる
電流の一部の経路を変更して電流経路を分散させる経路
変更部が形成されると共に、前記複数のスリットが、前
記2つの導電性部材によって形成される内角位置近傍か
ら外角位置に向かうに従ってスリット間隔幅を広くする
ように並列配置されたことを特徴としている。
部によって電流の一部の経路を変更して電流経路を分散
させることで、2つの導電性部材の接続部において構造
的に電流が集中しやすい個所に電流が集中するのを防い
でいる。これにより、電流集中に起因するボイドやヒロ
ックなどのエレクトロマイグレーションや、配線の溶断
などの発生を防ぐことができる。なお、本発明で述べる
『絶縁膜の上層と下層に形成された2つの導電性部材』
は、配線だけでなく、例えば、素子と引出し配線などの
ように、電気的に接続する必要のある2つの部材全てを
含んでいる。
電流経路が集中する個所から遠ざかるように遮る絶縁部
とすることができる。なお、絶縁部を構成する絶縁性材
料としては、特に限定しないがSiO2や、空気等、種
々の周知の材料を選択できる。
合は、導電性部材にスリットを形成した構成となり、経
路変更部を形成するためのコストもかからず、比較的簡
単な工程で形成できるので好ましい。
成において、2つの導電性部材が異なる方向に延在する
配置である場合には、経路変更部を、少なくとも一方の
導電性部材内を流れる電流の流れ方向に沿うように形成
された少なくとも1つのスリットから構成し、このスリ
ットを2つの導電性部材によって形成される内角位置近
傍に設ける構成とする。
電性部材内に複数のスリットを形成する場合、2つの導
電性部材によって形成される内角位置近傍から外角位置
に向かうに従ってスリットの間隔幅を広くするように並
列配置した構成とすることで、電流の流れが集中する位
置、即ち、電流の経路が最短になる位置から遠くなるに
したがって電流が流れやすくなる。
材が同じ方向に延在する配置である場合には、経路変更
部を、上流側の導電性部材内を流れる電流の流れ方向に
対して斜めになるように形成された少なくとも1つのス
リットから構成し、前記上流側の導電性部材の接続部近
傍に設ける構成とするとよい。
導電性部材を流れる電流の一部が導電性部材の中心軸側
から導電性部材の外側に向かうように、上流側の導電性
部材の中心軸に対して線対称となるようにスリットを配
置するとよい。
は、絶縁膜の上層と下層に形成された2つの導電性部材
を電気的に接続する接続構造であって、前記2つの導電
性部材の接続部が、電流の経路が最短になる位置から遠
くなるにしたがって間隔が徐々に大きくなるように配置
された同じ大きさの複数のスルーホールから構成され、
電流の経路が最短になる位置から遠くなるにしたがって
電流が流れやすくなるように構成されたことを特徴とし
ている。
更して流れることとなるので、請求項3の発明のよう
に、電流の経路が最短になる位置は電流が流れ難く、電
流の経路が最短にならない位置では電流が流れやすい構
成とすることによって、電流経路が一部に集中すること
なく分散するため、電流集中に起因するボイドやヒロッ
クなどのエレクトロマイグレーションや、配線の溶断な
どの発生を防ぐことができる。
導電性部材の膜厚は薄くなるため、スルーホールの側面
部分を被覆する導電性部材の抵抗はその他の導電性部材
部分よりも大きくなり、スルーホールを形成した部分よ
りも形成しない部分のほうが電流が流れ易くなることか
ら、請求項3のように、接続部を電流の経路が最短にな
る位置から遠くなるにしたがって間隔が徐々に大きくな
るように配置した同じ大きさの複数のスルーホールから
構成する。
流れ難く、大きい寸法のスルーホールは電流が流れ易い
ことから、接続部を複数のスルーホールから構成し、こ
れら複数のスルーホールを電流の経路が最短になる位置
から遠くなるにしたがって寸法が大きくなるように配置
した構成としてもよい。
つの導電性部材を電気的に接続する接続構造であって、
2つの導電性部材の接続部が、上流側の導電性部材内を
流れる電流の流れ方向に対して斜めとなる側面を有する
スルーホールから構成されていてもよい。
の側面を被覆する導電性部材の膜厚はその他の部分より
も薄くなっているため、この部分を通過する電流の密度
が増大して電流集中が起きやすい。この構成では、スル
ーホールの側面が上流側の導電性部材内を流れる電流の
流れ方向に対して斜めとなるようにしているため、スル
ーホールの側面が電流の流れ方向に対して垂直となるよ
うに形成した場合よりも広い領域で電流を受けることと
なり、側面部分を電流が通過する際に電流密度が増大し
て、ボイドやヒロックなどのエレクトロマイグレーショ
ンや、配線の溶断などの発生を防ぐことができる。
2つの導電性部材を電気的に接続する接続構造であっ
て、前記2つの導電性部材の接続部が、前記下層に形成
された導電性部材の上面と側面との少なくとも2面が露
出するように形成されたスルーホールを備えていてもよ
い。
性部材とを接続するために絶縁膜に形成するスルーホー
ルが下層の導電性部材の上面部分を露出させる領域だけ
でなく、上面と側面の少なくとも2面が露出するように
形成されているため、接続面積が大きくなり、電流が接
続部を通過する際に電流集中が起こっても広い領域で電
流を受けることとなる。そのため、結果として電流密度
が増大することなく、よってボイドやヒロックなどのエ
レクトロマイグレーションや、配線の溶断などの発生を
防ぐことができる。
明の第1から第7の実施の形態について説明する。な
お、第1、第3、第6及び第7の実施の形態において
は、下層側に形成された第1配線10a〜10d(下層
の導電性部材)は点線で示し、上層側に形成された第2
配線12a〜12d(上層の導電性部材)は実線で示して
いる。また、第2、第4及び第5の実施の形態において
は、下層側に形成された素子の一部である拡散層15a
〜15c(下層の導電性部材)は点線で示し、上層側に形
成された引出し配線11a〜11c(上層の導電性部材)
は実線で示している。
は、図1に示すように、第1配線10a、層間絶縁膜1
4、第1配線10aの延在方向に対して交差する方向に
延在する第2配線12a、の順で積層形成され、2つの
配線10a、12aを電気的に隔離する層間絶縁膜14
にスルーホール16を形成して2つの配線10a、12
aを電気的に接続する接続構造において、第1配線10
aから第2配線12aに向かって流れる電流の流路を変
更するスリット17a〜17fを形成した構成である。
aの延在方向に対して交差する方向に延在する第2配線
12aとを接続すると、2つの配線10a、12aの交
差内角40側は電流集中が起きる。本第1の実施の形態
では、2つの配線10a、12aの交差内角40側から
徐々に配置間隔が広がる様に各配線に3つのスリット1
7a〜17c、17d〜17fを形成し、これらのスリ
ット17a〜17fにより電流の一部の経路を変えてい
る。
ら各配線に設けられた3つのスリット17a〜17c、
17d〜17fは幅が約5μm〜10μm程度であり、
このスリット幅は、スリットを形成する配線の幅や材
質、配線を流れる電流の大きさなどにより適宜調整でき
るものであるが、スリット幅が1μm以下であると、電
流経路を分散させる機能を果たし難くなるので好ましく
なく、また、20μm以上であると、配線内を電流が流
れ難くなるので好ましくない。
0a、12aのそれぞれにおいては3つのスリットが設
けられているが、1番目のスリット17a、17dは2
つの配線10a、12aの交差内角40側の端部から約
5μm〜8μm程度離れた位置に設けられており、2番
目のスリット17b、17eは1番目のスリット17
a、17dから約9μm〜12μm程度間隔をあけて設
けられており、3番目のスリット17c、17fは2番
目のスリット17b、17eから約20μm〜30μm
程度間隔をあけて設けられている。
(4)の式の関係を成立させるように設けられている。但
し、スリットがn本(但し、nは自然数)の場合に、(k
−1)番目(但し、kはn以下の任意の自然数)のスリッ
トとk番目のスリットとの間の長さをL(k−1,k)
と表す。
トが設けられていれば良いが、望ましくは、L(k,k
+1)を以下の(5)の式を満たす寸法とするとよい。
の寸法。) また、配線パターンの端部から1番目のスリットまでの
長さとするL(0,1)はα以上の所定の長さであり、
n番目のスリットから配線パターンのもう一方の端部ま
での長さとするL(n.n+1)も同様にα以上の所定
の長さとする。なお、L(n,n+1)<L(n−1,
n)となる場合はn番目のスリットは設けないものとす
る。
としたため、交差内角40を通過できる電流が制限され
るので電流集中が起きず、その結果、電流密度が増大し
て、ボイドやヒロックなどのエレクトロマイグレーショ
ンや、配線の溶断などの発生を防ぐことができる。
限定されるものではなく、例えば、スリット間の間隔を
同じとした複数の微小なスリットを電流集中が起きる領
域のみに設けたり、電流集中が起きる領域に設けるスリ
ットの幅が大きく、かつ、電流集中が起き難い領域に設
けるスリットの幅が小さくなるように幅を調整した複数
のスリットを設けたり、電流集中が起きる領域に1つの
スリットを設ける等の他の構成とすることができる。
は、図2に示すように、半導体素子を構成する拡散層1
5aが形成された基板(図示せず)全面に、層間絶縁膜1
4を形成し、この層間絶縁膜14に対し、下層の拡散層
15aが露出するようにスルーホール16を設けた後、
層間絶縁膜14の上層にスルーホール16を被覆するよ
うに接続領域22aを設けた引出し配線11aに、電流
の流れに方向に対して斜めになるように2つのスリット
17g、17hを形成した構成である。
が180μm、拡散層15aの幅が100μmの場合、
2つのスリット17g、17hは、それぞれ幅5μm〜
20μm程度(好ましくは、10μm程度)、長さ40μ
m〜80μm程度(好ましくは、60μm程度)の矩形状
であり、引出し配線11aの中心軸19を中心として線
対称に設けられている。なお、スリット幅が1μm以下
であると、電流経路を分散させる機能を果たし難くなる
ので好ましくなく、また、30μm以上であると、配線
内を電流が流れ難くなるので好ましくない。
端部は引出し配線11aの中心軸19から最も近くなる
ように5μm〜15μm程度(好ましくは、10μm程
度)離れた位置に設けられており、他方の端部は接続領
域22aの端部から約30μm〜50μm程度(好まし
くは、40μm程度)離れた位置に設けられている。各
スリット17g、17hは引出し配線11aの中心軸1
9に対して斜めに設けられている。
引出し配線11aの中心軸19から1μmよりも近い位
置に配置されると、中央部を流れる電流量が減りすぎて
しまい好ましくなく、また、他方の端部が接続領域22
aの端部から約2μmよりも近い位置に配置されると、
ホトリソグラフィ工程における合わせ寸法の余裕がなく
なり、場合によっては接続領域22aの端部でスリット
がきれてしまう恐れがあるため好ましくない。
1a内を流れる電流のうち一部の経路が引出し配線11
aの中心軸19から引出し配線11aの外縁に向かう方
向に変更され、スルーホール16を介して拡散層15a
と接続する接続領域22aにおいて、スルーホール16
の周囲に回り込むので、電流集中が起きない構造とな
る。すなわち、これら2つのスリット17g、17hに
より引出し配線11a内の電流の流れに対して直交する
向きのスルーホール側面部分に到達する電流が制限さ
れ、電流の経路が均一になるように分散されるので、電
流密度が増大して、ボイドやヒロックなどのエレクトロ
マイグレーションや、配線の溶断などの発生を防ぐこと
ができる。
は、図3に示すように、第1配線10b、層間絶縁膜1
4、第1配線10bの延在方向に対して交差する方向に
延在する第2配線12b、の順で積層形成され、2つの
配線10b、12bを電気的に隔離する層間絶縁膜14
に複数のスルーホール16a〜16gを設け、これら複
数のスルーホール16a〜16gを介して2つの配線1
0b、12bを電気的に接続する構成である。
に設けた複数のスルーホール16a〜16gの寸法は、
スルーホールを形成する位置に応じて決定している。す
なわち、2つの配線10b、12bの交差内角40から
離れるにしたがって形が大きくなるように各スルーホー
ル寸法を決定している。
幅が100μmの場合について説明する。2つの配線1
0b、12bの交差内角40に最も近い位置に設けられ
た第1のスルーホール16aは縦×横が約10μm×1
0μmの矩形状であって最も寸法が小さく、次に交差内
角40に近い位置に設けられ、第1のスルーホール16
aの二方を囲むように配置された第2〜第4の3つのス
ルーホール16b〜16dは縦×横が約20μm×20
μmの矩形状であって2番目に寸法が小さく、交差内角
40に最も遠い位置に設けられ、第2〜第4の3つのス
ルーホール16b〜16dを囲むように配置されたスル
ーホール16e〜16gは縦×横が約30μm×30μ
mの矩形状であって最も寸法が大きくなるように構成さ
れている。
れぞれ縦の寸法と、横の寸法が同一の四角形であるか
ら、各々対角線の交点を1つ有しており、これらスルー
ホール16a〜16gのそれぞれの対角線の交点の配置
は以下のような関係となっている。
は、第1配線10bの延在方向に沿って、スルーホール
16bの対角線の交点及びスルーホール16eの対角線
の交点と同一直線上となるように配置されると共に、第
2配線12bの延在方向に沿って、スルーホール16d
の対角線の交点とスルーホール16gの対角線の交点と
同一直線上となるように配置されている。
は、第1配線10bの延在方向に沿ってスルーホール1
6dの対角線の交点を通る直線と、第2配線12bの延
在方向に沿ってスルーホール16bの対角線の交点を通
る直線との交点に配置されている。
点は、第1配線10bの延在方向に沿ってスルーホール
16gの対角線の交点を通る直線と、第2配線12bの
延在方向に沿ってスルーホール16eの対角線の交点を
通る直線との交点に配置されている。
の間隔、スルーホール16bとスルーホール16eの間
隔、スルーホール16aとスルーホール16dの間隔、
及びスルーホール16dとスルーホール16gの間隔
は、電流集中を防ぐためそれぞれ約5〜10μmとして
いる。
の距離とするとスルーホール間を流れる電流が集中して
密度が高くなるため好ましくなく、20μm以上する
と、交差内角40側の電流集中を防ぐことができないの
で好ましくない、という理由から決定されている。
定面積当たりの抵抗が大きくなって電流が流れ難くなる
一方で、交差内角40から離れるに従って所定面積当た
りの抵抗が小さくなって電流が流れやすくなるので、電
流の経路が交差内角40近傍に集中することなく分散す
ることとなる。これにより、電流集中に起因するボイド
やヒロックなどのエレクトロマイグレーションや、配線
の溶断などの発生を防ぐことができる。
は、図4に示すように、半導体素子を構成する拡散層1
5bが形成された基板(図示せず)全面に、層間絶縁膜1
4を形成し、この層間絶縁膜14に対し、拡散層15b
が露出するように複数のスルーホール(図4中では9個
のみ図示)16h〜16pを、3個ずつ設け、これら複
数のスルーホール16h〜16pを被覆するように層間
絶縁膜14の上層に引出し配線11bの接続領域22b
を設けて拡散層15bと引出し配線11bとを電気的に
接続した構成である。
の寸法は、上記第3の実施の形態と同様にスルーホール
を形成する位置に応じて決定している。即ち、電流集中
が起こり易い個所である接続領域22bから拡散層15
bに電流が始めに流れ込む位置から離れるにしたがって
形が大きくなるように各スルーホール寸法を決定してい
る。
層15bの幅が100μmの場合について説明する。前
述した電流が始めに流れ込む位置から最も近い位置に設
けられ、かつ、互いに10μm間隔をあけて1列に配置
された第1〜第3のスルーホール16h〜16jは縦×
横が約10μm×10μmの矩形状であって最も寸法が
小さくなるように形成されている。
位置に設けられ、第1〜第3のスルーホール3つのスル
ーホール16h〜16jの後方に1列となるように設け
られた第4〜第6の3つのスルーホール16k〜16m
は縦×横が約15μm×15μmの矩形状であって2番
目に寸法が小さくなるように形成されている。
に近い位置に設けられ、第4〜第6の3つのスルーホー
ル16k〜16mの後方に1列となるように配置された
第7〜第9のスルーホール16n〜16pは縦×横が約
20μm×20μmの矩形状であって3番目に寸法が小
さくなるように構成されている。なお、図示はしていな
いが、本第4実施の形態では、拡散層15bに対応する
領域に渡って3列目以降のスルーホールの列が設けられ
ている。
ル列間距離は全て同じ距離であり、約5μm〜10μm
程度離れた位置に設けられている。なお、スルーホール
間距離は、1μm以下の距離とするとスルーホール間を
流れる電流が集中して密度が高くなるため好ましくな
く、20μm以上すると、交差内角40側の電流集中を
防ぐことができないので好ましくない、という理由から
決定されている。
域22bから拡散層15bに電流が始めに流れ込む位置
は所定面積当たりの抵抗が大きくなって電流が流れ難く
なる一方で、前記位置から離れるに従って所定面積当た
りの抵抗が小さくなって電流が流れやすくなるので、電
流の経路が前記位置近傍に集中することなく分散するこ
ととなる。これにより、電流密度が増大して、ボイドや
ヒロックなどのエレクトロマイグレーションや、配線の
溶断などの発生を防ぐことができる。
は、図5に示すように、半導体素子を構成する拡散層1
5cが形成された基板(図示せず)全面に、層間絶縁膜1
4を形成し、この層間絶縁膜14に対し、拡散層15c
が露出するように複数のスルーホール16q〜16y
(図5中では9個のみ図示)を設け、これら複数のスルー
ホール16q〜16yを被覆するように層間絶縁膜14
の上層に引出し配線11cの接続領域22cを設けて拡
散層15cと引出し配線11cとを電気的に接続した構
成である。
層15cの幅が120μmの場合について説明する。縦
×横寸法が約20μm×20μmの矩形状の複数のスル
ーホール16q〜16yを、3つずつ1列に配置して電
流集中が起こり易い個所である接続領域22cから拡散
層15cに電流が始めに流れ込む位置から離れるにした
がって列間間隔h1、h2が広がるように、即ち、h1
<h2の関係を満たすように配列した構成である。
〜16sは、前記電流が始めに流れ込む位置からの距離
が約5μm〜10μm程度の間隔をあけて設けられてお
り、かつ、互いに10μm間隔をあけて1列に配置され
ている。なお、端の2つのスルーホール16q、16s
は、拡散層15cの近い方の端部からそれぞれ約20μ
m離れた位置に設けられている。これら2つのスルーホ
ール16q、16sは、拡散層15cに近い方の端部か
らそれぞれ少なくとも10μm以上離れるように設けら
れていれば、電流が後方に流れ易くなるため電流集中を
避けることができるので好ましい。
vは、1列目の3つのスルーホール16q〜16sの後
方に3つのスルーホール16q〜16sから約10μm
〜15μm程度の間隔をあけて設けられており、かつ、
互いに10μm程度の間隔をあけて1列に配置されてい
る。なお、端の2つのスルーホール16t、16vは、
拡散層15cの近い方の端部からそれぞれ約15μm離
れた位置に設けられている。これら2つのスルーホール
16q、16sは、拡散層15cの近い方の端部からそ
れぞれ少なくとも10μm以上離れるように設けられて
いれば、前方から流れてきた電流を拡散層15cに流す
と共にさらに後方に流れるようにできるので好ましい。
w〜16yは、2列目の3つのスルーホール16t〜1
6vから約15μm〜20μm程度の間隔をあけて後方
に設けられており、かつ、互いに20μm程度の間隔を
あけて1列に配置されている。なお、端の2つのスルー
ホール16w、16yは、拡散層15cの近い方の端部
から約10μm離れた位置に設けられている。
は、拡散層15cの近い方の端部からそれぞれ少なくと
も2μmよりも近い位置に配置されると、ホトリソグラ
フィ工程における合わせ寸法の余裕がなくなり好ましく
ないので、少なくとも2μmよりも離れて設けられてい
る。
以下の(6)の式の関係を成立させるように設けられて
いる。但し、スルーホールがm列(但し、mは自然数)の場
合に、(k−1)列目(但し、kはm以下の任意の自然
数)のスルーホールとk列目の列間の長さをH(k−
1,k)と表す。 H(k−1,k)<H(k,k+1)…(6)
5cの端部位置から1列目のスリットまでの長さとする
H(0,1)はホトリソグラフィ工程における合わせ余
裕の寸法以上の所定の長さであり、m列目のスルーホー
ルから前記拡散層15cの端部位置に対向する端部位置
である拡散層15cの他方の端部位置までの長さとする
H(m,m+1)も同様にホトリソグラフィ工程におけ
る合わせ余裕の寸法以上の所定の長さとする。なお、H
(m,m+1)がホトリソグラフィ工程における合わせ
余裕の寸法より小さい場合はm番目のスルーホール列は
設けないものとする。
域22cから拡散層15cに電流が始めに流れ込む位置
は所定面積当たりの抵抗が大きくなって電流が流れ難く
なる一方で、前記位置から離れるに従って所定面積当た
りの抵抗が小さくなって電流が流れやすくなるので、電
流の経路が前記位置近傍に集中することなく分散するこ
ととなる。これにより、電流密度が増大して、ボイドや
ヒロックなどのエレクトロマイグレーションや、配線の
溶断などの発生を防ぐことができる。
領域よりもスルーホール列間の間隔が広い領域の方が所
定面積当たりの抵抗が小さくなって電流が流れやすくな
るので、上記のようにスルーホール列間間隔を調整する
ことによって、電流が集中しやすい領域は電流が流れ難
くなり、電流の集中しない領域は電流が流れ易くなるの
で電流の経路が均一になるように分散され、電流密度が
増大して、ボイドやヒロックなどのエレクトロマイグレ
ーションや、配線の溶断などの発生を防ぐことができ
る。
スルーホールの開口寸法を厳密にしなくてよいので、開
口寸法のバラツキ等を考慮する必要がなく、その分製造
効率がよいという利点もある。
施の形態で説明した各列ごとのスルーホール数及び配置
はこれに限定されるものではなく、例えば、1列目はス
ルーホールを4つ、2列目は3つ、3列目は4つ等とい
うように、スルーホールコンタクトの寸法及びスルーホ
ール寸法などに応じて適宜変更できるものである。
は、図6に示すように、端部がL字状に折れ曲がるよう
に第1配線10cを形成した後、2つの配線10c、1
2cを電気的に隔離する層間絶縁膜14を形成し、その
上に第2配線12cを第1配線10cの延在方向に対し
て交差する方向に延在し、且つ、第1配線10cのL字
状に折れ曲がった先端部の上層に端部が重なるように積
層形成した構成である。
線10c、12cを電気的に接続するスルーホール21
aが設けられており、このスルーホール21aは、側面
が第1配線10cの中心軸に対して傾いて配置された三
角柱状となるように形成されている。
所の内角42側では電流集中が起きているが、折れ曲が
り個所を通過すると電流は分散して流れるため、本第6
の実施の形態では、折れ曲がり個所の下流に第2配線1
2cとの接続部であるスルーホールを側面が第1配線1
0cの中心軸に対して傾いて配置されように設けて、折
れ曲がり個所を通過して分散して流れてくる電流を比較
的広いスルーホール21aの側面領域で受ける構成とし
ている。
む所定面積当たりの電流密度が小さくなるので、ボイド
やヒロックなどのエレクトロマイグレーションや、配線
の溶断などの発生を防ぐことができる。
例えば、平行四辺形などのように上流側の配線の中心軸
に対して傾いた一辺を有していればよく、三角形状に限
らない。
法が下層配線の設計基準に制約を受けずに大きくできる
ので、適用プロセスの自由度が増すという利点もある。
は、図7に示すように、第1配線10d、層間絶縁膜1
4、第1配線10dの延在方向に対して交差する方向に
延在する第2配線12d、の順で積層形成され、2つの
配線10d、12dを電気的に隔離する層間絶縁膜14
にスルーホール16を形成して2つの配線10d、12
dを電気的に接続する接続構造において、層間絶縁膜1
4に形成したスルーホール21bを第1配線10dの上
面と側面との両方を露出させる寸法としている。
2配線12dが延在する方向に拡大した構成とすること
により、第1配線10dと第2配線12dとの接触面積
が増大するため、所定面積当たりの電流密度が小さくな
り、この点からエレクトロマイグレーションや、配線の
溶断などの発生を防ぐことができる。それに加えて、ス
ルーホール21bの一方の側面が下層に設けられた第1
配線10dから離れた位置となるので、この側面を被覆
する第2配線12dの膜厚が薄くなってもこの薄い個所
は電流が集中する個所から遠ざかるため、この個所にお
いてエレクトロマイグレーションが発生したり溶断する
のを防止できる。
ーホール寸法が下層配線の設計基準に制約を受けずに大
きくできるので、適用プロセスの自由度が増すという利
点もある。
及び第7の実施の形態の接続構造の形成方法について、
以下に簡単に説明する。
により厚さ100nm〜200nmのSiO2膜を形成
する。つぎに、SiO2膜を形成した基板全面に厚さ1
0nm〜50nmの窒化膜を形成した後、スパッタ法に
よって基板全面に厚さ0.5μm〜1.0μmのAl膜
を形成する。
術によって下層の配線のパターニングを行なった後、エ
ッチングを行い、下層配線を形成する。その後、層間絶
縁膜となる厚さ100nm〜200nmのSiO2膜を
CVD法により基板全面に形成する。
が露出するようにスルーホールコンタクトパターンを形
成し、下層配線の少なくとも上面の一部が露出した状態
でスパッタ法によって基板全面に厚さ0.5μm〜1.
0μmのAl膜を形成する。
術によって上層の配線のパターニングを行なった後、エ
ッチングを行い、上層配線を形成する。これにより、2
つの配線の接続して形成されることなる。
形状を変えることによって、第1、第3、第6及び第7
の実施の形態の構成の接続構造が得られるので、各実施
の形態毎の説明は省略する。
接続構造の形成方法は、上記の方法において下層配線を
形成する工程の代わりに、基板に拡散層を形成する工程
とすればよいので説明は省略する。
の実施の形態で挙げた上層配線と下層配線との延在方向
及び配置に置ける接続構造に限るものではない。例え
ば、2つの配線が異なる方向に延在する配置である場合
の別の構成としては、上層配線と下層配線のうちの一方
の配線の途中に他方の配線が接続する、所謂T字状の交
差構造にも本発明は適用できる。
態においても同様に、上記で挙げた引出し配線と拡散層
との接続構造に本発明は限るものではない。例えば、引
出し配線の流れ方向に対して斜めとなる側面や、上流側
の引出し配線の中心軸に対して斜めに形成された2側面
を有する多角形状のスルーホールにより接続した構成と
することもできる。
では、スリット及びスルーホールを矩形状として説明し
たが、もちろん、本発明は、矩形状のスルーホールに限
定するものではなく、円形や楕円形などスルーホールと
しての機能を果たせる形状の全てを含んでいる。
構造的に電流が集中しやすい個所に電流が集中するのを
防げるため、電流集中に起因するボイドやヒロックなど
のエレクトロマイグレーションや、配線の溶断などの発
生を防止できる、という効果がある。
るため、部分的に電流の密度が高くならないので、電流
集中に起因するボイドやヒロックなどのエレクトロマイ
グレーションや、配線の溶断などの発生を防止できる、
という効果がある。
平面図である。
平面図である。
平面図である。
平面図である。
平面図である。
平面図である。
態を示す平面図であり、(B)は図7(A)のA−A線
断面図である。
図であり、(B)は図8(A)のB−B線断面における
第2配線形成前の状態を示す断面図であり、(C)は図
8(A)のB−B線断面における第2配線形成後の状態
を示す断面図である。
を示す平面図であり、(B)は図9(A)のC−C線断
面図である。
ーホール 17a〜17h スリット 18 スルーホールコンタクト 19 中心軸 20 基板 22a〜22d 引出し配線の接続領域 40 2つの配線の交差内角 42 折れ曲がり個所の内角 h1、h2 スルーホール形成間隔
Claims (3)
- 【請求項1】絶縁膜の上層と下層に形成され且つ異なる
方向に延在するように配置された2つの導電性部材を電
気的に接続する接続構造であって、 前記2つの導電性部材の接続部近傍に、少なくとも一方
の導電性部材内を流れる電流の流れ方向に沿うように形
成された複数のスリットから構成され、前記導電性部材
内を流れる電流の一部の経路を変更して電流経路を分散
させる経路変更部が形成されると共に、 前記複数のスリットが、前記2つの導電性部材によって
形成される内角位置近傍から外角位置に向かうに従って
スリット間隔幅を広くするように並列配置された接続構
造。 - 【請求項2】絶縁膜の上層と下層に形成され且つ同じ方
向に延在するように配置された2つの導電性部材を電気
的に接続する接続構造であって、 前記2つの導電性部材の接続部近傍に、上流側の導電性
部材内を流れる電流の流れ方向に対して斜めになるよう
に形成された少なくとも1つのスリットから構成され、
前記導電性部材内を流れる電流の一部の経路を変更して
電流経路を分散させる経路変更部が形成された接続構
造。 - 【請求項3】絶縁膜の上層と下層に形成された2つの導
電性部材を電気的に接続する接続構造であって、 前記2つの導電性部材の接続部が、電流の経路が最短に
なる位置から遠くなるにしたがって間隔が徐々に大きく
なるように配置された同じ大きさの複数のスルーホール
から構成され、電流の流れが集中する位置から遠くなる
にしたがって電流が流れやすくなるように構成された接
続構造。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20752499A JP3406865B2 (ja) | 1999-07-22 | 1999-07-22 | 接続構造 |
US09/612,462 US6433287B1 (en) | 1999-07-22 | 2000-07-07 | Connection structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20752499A JP3406865B2 (ja) | 1999-07-22 | 1999-07-22 | 接続構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001035851A JP2001035851A (ja) | 2001-02-09 |
JP3406865B2 true JP3406865B2 (ja) | 2003-05-19 |
Family
ID=16541153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20752499A Expired - Fee Related JP3406865B2 (ja) | 1999-07-22 | 1999-07-22 | 接続構造 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6433287B1 (ja) |
JP (1) | JP3406865B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100645721B1 (ko) * | 2005-05-11 | 2006-11-14 | 삼성에스디아이 주식회사 | 반도체장치 및 그 제조방법 |
JP2010199319A (ja) * | 2009-02-25 | 2010-09-09 | Kyocera Corp | 配線基板及びそれを備えた実装構造体 |
US8350161B2 (en) | 2009-01-30 | 2013-01-08 | Kycera Corporation | Circuit board and structure using the same |
JP5552261B2 (ja) * | 2009-05-12 | 2014-07-16 | パナソニック株式会社 | 半導体装置 |
JP2012190900A (ja) * | 2011-03-09 | 2012-10-04 | Sony Corp | 半導体装置及びその製造方法 |
JP6255728B2 (ja) | 2013-06-17 | 2018-01-10 | 富士通セミコンダクター株式会社 | 半導体装置、半導体装置の製造方法及び設計プログラム |
JP2016100497A (ja) * | 2014-11-25 | 2016-05-30 | 富士通株式会社 | 配線基板及び配線基板の製造方法 |
US9773632B2 (en) | 2015-09-08 | 2017-09-26 | Micron Technology, Inc. | Fuse element assemblies |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2761776B2 (ja) * | 1989-10-25 | 1998-06-04 | Ii Ai Deyuhon De Nimoasu Ando Co | 多層回路板の製造方法 |
JPH0496254A (ja) * | 1990-08-03 | 1992-03-27 | Fujitsu Ltd | 薄膜多層回路基板とその製造方法 |
JP3355817B2 (ja) | 1994-10-20 | 2002-12-09 | 株式会社デンソー | 半導体装置 |
JP2809200B2 (ja) * | 1996-06-03 | 1998-10-08 | 日本電気株式会社 | 半導体装置の製造方法 |
US6001415A (en) * | 1997-12-03 | 1999-12-14 | Advanced Micro Devices, Inc. | Via with barrier layer for impeding diffusion of conductive material from via into insulator |
-
1999
- 1999-07-22 JP JP20752499A patent/JP3406865B2/ja not_active Expired - Fee Related
-
2000
- 2000-07-07 US US09/612,462 patent/US6433287B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001035851A (ja) | 2001-02-09 |
US6433287B1 (en) | 2002-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6992376B2 (en) | Electronic package having a folded package substrate | |
JPH09162279A (ja) | 半導体集積回路装置およびその製造方法 | |
JP3406865B2 (ja) | 接続構造 | |
WO2012053130A1 (ja) | 半導体装置 | |
JP4405024B2 (ja) | 半導体装置 | |
JP4228418B2 (ja) | 半導体装置 | |
JP2006324380A (ja) | 半導体装置 | |
JPH06216254A (ja) | 自己整合垂直アンチフューズ | |
US7737547B2 (en) | Dummy buried contacts and vias for improving contact via resistance in a semiconductor device | |
JP6984441B2 (ja) | 基板及び電子装置 | |
KR19980042951A (ko) | 개선된 관통홀 구조를 갖는 반도체 장치 | |
JP5589617B2 (ja) | 薄膜コンデンサ及びその製造方法 | |
JPH10247691A (ja) | 半導体記憶装置 | |
US4975544A (en) | Connecting structure for connecting conductors in an electronic apparatus | |
WO2013099379A1 (ja) | チップ抵抗器 | |
JP2931346B2 (ja) | 半導体集積回路 | |
JP2944295B2 (ja) | 半導体集積回路装置 | |
US20230187289A1 (en) | Semiconductor device and method of forming the same | |
US20050269711A1 (en) | Semiconductor device | |
TW202301599A (zh) | 積體電路 | |
US7217975B2 (en) | Lateral type semiconductor device | |
JPH03196631A (ja) | 半導体集積回路 | |
JP3015927B2 (ja) | 半導体集積回路における配線接続方法 | |
JPH09266249A (ja) | 半導体装置 | |
JPH0945780A (ja) | 半導体集積回路装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080307 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 11 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |