JP6975759B2 - 表示装置及び表示装置の製造方法 - Google Patents

表示装置及び表示装置の製造方法 Download PDF

Info

Publication number
JP6975759B2
JP6975759B2 JP2019209226A JP2019209226A JP6975759B2 JP 6975759 B2 JP6975759 B2 JP 6975759B2 JP 2019209226 A JP2019209226 A JP 2019209226A JP 2019209226 A JP2019209226 A JP 2019209226A JP 6975759 B2 JP6975759 B2 JP 6975759B2
Authority
JP
Japan
Prior art keywords
electrode
led element
insulating layer
display device
vertical led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019209226A
Other languages
English (en)
Other versions
JP2020088392A (ja
Inventor
ハンセム カン
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2020088392A publication Critical patent/JP2020088392A/ja
Application granted granted Critical
Publication of JP6975759B2 publication Critical patent/JP6975759B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

本明細書は、表示装置及び表示装置の製造方法に関し、より詳細には、垂直型ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を用いた表示装置及び表示装置の製造方法に関する。
現在まで広く利用されている液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ；ＬＣＤ）、有機発光表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ；ＯＬＥＤ）、及び量子ドット表示装置（Ｑｕａｎｔｕｍ Ｄｏｔ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ；ＱＤ）は、その適用範囲が次第に拡大されている。
上述した表示装置は、イメージを具現するために複数の発光素子を表示装置の基板上に配置し、それぞれの発光素子を個別的に発光するようコントロールするために駆動信号または駆動電流を供給する駆動素子を発光素子と共に基板上に配置し、基板上に配置された複数の発光素子を表示しようとする情報の配列の通りに解析して基板上に表示するようにする。
液晶表示装置は、自発光方式ではないので、液晶表示装置の後面に光を発光するように配置されたバックライトユニットが必要である。液晶表示装置の後面にあるバックライトユニットは、液晶表示装置の厚さを増加させ、フレキシブルまたは円形等のような様々な形態のデザインで表示装置を具現するのに制限があり、輝度及び応答速度が低下し得る。
一方、自発光素子のある表示装置は、光源を組み込む表示装置より薄く具現され得るので、フレキシブルで折り畳むことができる表示装置を具現できる。自発光素子のある表示装置は、発光層として有機物を含む有機発光表示装置と、ＬＥＤを発光素子として使用するＬＥＤ表示装置等があり得るが、有機発光表示装置またはＬＥＤ表示装置のような自発光表示装置は、別途の光源が不要であるため、さらに薄いか、様々な形態の表示装置として活用され得る。
しかし、有機物を使用する有機発光表示装置は、水分と酸素の浸透による有機発光層と電極との間の酸化現象等、不良画素が発生しやすいので、酸素と水分の浸透を最小化するための様々な技術的構成がさらに要求される。
上述した問題点を解決するために、近年は、無機物を使用するＬＥＤを発光素子として使用する表示装置に関する研究及び開発が進行しており、このような発光表示装置は、高画質と高信頼性を有するため、次世代表示装置として脚光を浴びている。
特開２０１８−０８５３３６
ＬＥＤ素子は、半導体に電流を流すと発光する性質を用いた半導体発光素子であり、照明、ＴＶ、サイネージ（ｓｉｇｎａｇｅ）表示装置、及びタイリング（ｔｉｌｉｎｇ）表示装置等、各種の表示装置等に広く活用されている。ＬＥＤ素子は、ｎ型電極とｐ型電極、そして、その間にある活性層で構成される。ｎ型電極及びｐ型電極は、それぞれ半導体で形成される。ｎ型電極とｐ型電極に電流を流すと、ｎ型電極からの電子と、ｐ型電極からの正孔が活性層で結合して発光する。
ＬＥＤ素子は、ＧａＮのような化合物半導体で構成され、無機材料の特性上、高電流を注入できて高輝度を具現でき、熱、水分、酸素等の環境影響性が低く、高信頼性を有する。
また、ＬＥＤ素子は、内部量子効率が９０％の水準と有機発光表示装置より高いので高輝度の映像を表示することができ、消耗電力の低い表示装置を具現できる長所がある。
また、有機発光表示装置とは異なり無機物を使用するので酸素と水分の影響が僅かであり、酸素と水分の浸透を最小化するための別途の封止膜または封止基板が不要である。従って、封止膜または封止基板を配置することで発生し得るマージン領域である表示装置の非表示領域を最小化できる。
しかし、ＬＥＤ素子のような発光素子は、別途の半導体基板を使用して形成した後、駆動回路が形成されたパネルに移植する手順等が必要となり得る。上述したような長所を有するＬＥＤ表示装置を提供するためには、発光素子をパネルに移植する過程で多くの時間とエラーが発生し得るので、これを最小化できる技術が必要であり、これに関する多くの研究活動がなされている。
ＬＥＤ素子は、ｎ型電極及びｐ型電極がＬＥＤ素子の同一面に形成された水平型ＬＥＤ素子と、ｎ型電極及びｐ型電極が互いに向かい合って形成された垂直型ＬＥＤとに区分できる。
垂直型ＬＥＤ素子をパネルに移植する場合、垂直型ＬＥＤ素子の転写と同時にパネルに形成された電極との電気的接合が必要であるので、ユテクティックボンディング（ｅｕｔｅｃｔｉｃ ｂｏｎｄｉｎｇ）方法やＡＣＦ（ａｎｉｓｏｔｒｏｐｈｉｃ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ）を使用し得る。しかし、ユテクティックボンディング方法は、３００℃以上の高温工程が必要であり、温度の上昇と下降時間によって工程時間の遅滞が発生するので、大面積及び大量生産が必要な表示装置には適用されにくい。同様に、ＡＣＦも高温高圧工程が必要であるので、ユテクティックボンディング方法と類似するように大面積及び大量生産が必要な表示装置に適用されにくく、ＡＣＦは貴金属を含んでおり、コストが上昇する。
水平型ＬＥＤ素子を基板に移植する場合、水平型ＬＥＤ素子を接着部材を利用してパネルに付ける転写工程と、フォトリソグラフィ（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）を用いた電気的連結工程を分離して実施できるので、物理的接着と電気的連結が同時にできるユテクティックボンディング方法やＡＣＦを使用した工程方法より工程時間を大きく短縮できる。しかし、水平型ＬＥＤ素子は、同一発光面積の垂直型ＬＥＤ素子に比べて面積が最大２倍に大きくなるので、ＬＥＤ素子の材料費が増加することとなる。
そこで、本明細書の発明者らは、上で言及した問題点を認識し、ユテクティックボンディング方法やＡＣＦを使用せず、ＬＥＤ素子の転写と電気的連結工程を分離して大面積及び大量生産が可能であり、同じ性能の水平型ＬＥＤ素子に比べてコストが低い表示装置を発明した。
本明細書の実施例に係る解決課題は、ＬＥＤ素子をパネルに移植する工程の時間が短縮されたＬＥＤ素子を含む表示装置及び表示装置の製造方法を提供することである。
本明細書の実施例に係る解決課題は、ＬＥＤ素子をパネルに移植する過程で発生する工程コストが減少したＬＥＤ素子を含む表示装置及び表示装置の製造方法を提供することである。
本明細書の課題は、以上において言及した課題に制限されず、言及されていないまた他の課題は、下記の記載から当業者に明確に理解され得るだろう。
本明細書の一実施例に係る表示装置において、表示装置は、基板上にあるゲート電極、ドレイン電極、及びソース電極で構成されたピクセル回路と、基板に配列され、第１電極、活性層、及び第２電極の構造体が封止膜で囲まれた垂直型ＬＥＤ素子と、第１電極と連結された第１連結電極と、垂直型ＬＥＤ素子の下部側面の封止膜により露出された第２電極と連結された第２連結電極とを含む。従って、ＬＥＤ素子を基板に移植する工程時間及びコストを減らすことができる。
本明細書の一実施例に係る表示装置の製造方法において、表示装置の製造方法は、ピクセル回路が形成された基板に垂直型ＬＥＤ素子を転写するステップと、垂直型ＬＥＤ素子上に第２連結電極を形成するステップと、第２連結電極上に絶縁層を形成するステップと、絶縁層上に第１連結電極を形成するステップを含む。そして、第１連結電極は、垂直型ＬＥＤ素子の上部と接触し、第２連結電極は、垂直型ＬＥＤ素子の下部側面に接触するように形成される。従って、ＬＥＤ素子を基板に移植する工程時間及びコストを減らすことができる。
その他の実施例の具体的な事項は、詳細な説明及び図面に含まれている。
本明細書の実施例によれば、基板上に第１電極、活性層、及び第２電極の構造体が封止膜で囲まれた垂直型ＬＥＤ素子を配列して、第１電極及び第２電極は、それぞれ第１連結電極及び第２連結電極に連結され、転写工程により垂直型ＬＥＤ素子の下部側面の封止膜の一部が除去されながら露出された第２電極と第２連結電極を連結させることで、ＬＥＤ素子を基板に移植する工程時間及びコストを減らすことができる。
そして、本明細書の実施例によれば、封止膜の一部が除去されて露出された第２電極の側面は、活性層の下部に限定されることで、活性層に不要な電圧が印加されることを防止できる。
そして、本明細書の実施例によれば、第２連結電極は、垂直型ＬＥＤ素子の側面に露出された第２電極を全て囲む構造で形成することで、共通電源配線との電気的連結に有利であり得る。
そして、本明細書の実施例によれば、垂直型ＬＥＤ素子を基板に転写する方法として接着部材を使用することで、工程時間を短縮できる。
そして、本明細書の実施例によれば、ピクセル回路を覆っている保護層上に絶縁層を形成することで、平坦面を提供し、垂直型ＬＥＤ素子の位置を固定できる。
そして、本明細書の実施例によれば、第２絶縁層を、垂直型ＬＥＤ素子及び垂直型ＬＥＤ素子の隣接した領域には形成しないことで、垂直型ＬＥＤ素子をパネルに転写する過程で発生し得るアライン（ａｌｉｇｎ）許容公差を増加させられる。
そして、本明細書の実施例によれば、空気中に露出された共通電極を覆うように第２絶縁層を形成することで、共通電極が補助電極と短絡しないようにできる。
そして、本明細書の実施例によれば、各サブピクセルの発光領域下に反射層を配置することで、垂直型ＬＥＤ素子から入射する光を垂直型ＬＥＤ素子の上部側に反射させ、表示装置の光効率を増加させられる。
そして、本明細書の実施例によれば、垂直型ＬＥＤ素子の上部に対応する領域と、ピクセル回路と連結させるためのコンタクトホールに対応する領域の光透過度が異なるハーフトーンマスク（Ｈａｌｆ−ｔｏｎｅ ｍａｓｋ）を使用して第２絶縁層を形成することで、工程を単純化して工程時間を短縮できる。
以上において、解決しようとする課題、課題の解決手段、効果に記載した明細書の内容が請求項の必須な特徴を特定するものではないので、請求項の権利範囲は、明細書の内容に記載された事項によって制限されない。
本明細書の一実施例に係る表示装置を示した平面図である。 図１に示された一実施例に係る単位画素の構成を説明するための回路図である。 本明細書の一実施例に係るＬＥＤ素子が配置された表示装置を示した断面図である。 本明細書の一実施例に係るＬＥＤ素子を示した断面図である。 ＬＥＤ素子をパネルに移植する方法を示した本明細書の第１実施例に係る断面図である。 ＬＥＤ素子をパネルに移植する方法を示した本明細書の第１実施例に係る断面図である。 ＬＥＤ素子をパネルに移植する方法を示した本明細書の第１実施例に係る断面図である。 ＬＥＤ素子をパネルに移植する方法を示した本明細書の第１実施例に係る断面図である。 ＬＥＤ素子をパネルに移植する方法を示した本明細書の第１実施例に係る断面図である。 ＬＥＤ素子をパネルに移植する方法を示した本明細書の第１実施例に係る断面図である。 ＬＥＤ素子をパネルに移植する方法を示した本明細書の第１実施例に係る断面図である。 ＬＥＤ素子をパネルに移植する方法を示した本明細書の第１実施例に係る断面図である。 ＬＥＤ素子をパネルに移植する方法を示した本明細書の第１実施例に係る断面図である。 ＬＥＤ素子をパネルに移植する方法を示した本明細書の第１実施例に係る断面図である。 ＬＥＤ素子をパネルに移植する方法を示した本明細書の第２実施例に係る断面図である。 ＬＥＤ素子をパネルに移植する方法を示した本明細書の第２実施例に係る断面図である。 ＬＥＤ素子をパネルに移植する方法を示した本明細書の第２実施例に係る断面図である。 ＬＥＤ素子をパネルに移植する方法を示した本明細書の第２実施例に係る断面図である。 ＬＥＤ素子をパネルに移植する方法を示した本明細書の第２実施例に係る断面図である。
本発明の利点及び特徴、そして、それらを達成する方法は、添付の図面と共に詳細に後述されている実施例を参照すると、明確になるだろう。しかし、本発明は、以下において開示される実施例に限定されるものではなく、互いに異なる様々な形態で具現され、単に、本実施例は、本発明の開示が完全なものとなるようにし、本発明の属する技術の分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、請求項の範疇により定義されるだけである。
本発明の実施例を説明するための図面に開示された形状、大きさ、比率、角度、個数等は、例示的なものであるので、本発明は、図示された事項に限定されるものではない。明細書全体にわたって、同じ参照符号は、同じ構成要素を指す。また、本発明を説明するにあたって、関連した公知技術についての具体的な説明が本発明の要旨を不要に濁す恐れがあると判断される場合、その詳細な説明は省略する。本明細書上において言及された「含む」、「有する」、「なされる」等が使用される場合、「〜だけ」が使用されない以上、他の部分が加えられ得る。構成要素を単数で表現した場合、特に明示的な記載事項がない限り、複数を含む場合を含む。
構成要素を解釈するにあたって、別途の明示的な記載がなくても誤差範囲を含むものと解釈する。
位置関係についての説明である場合、例えば、「〜上に」、「〜上部に」、「〜下部に」、「〜隣に」等と二部分の位置関係が説明される場合、「すぐ」、「直接」、「隣接した」が使用されない以上、二部分の間に一つ以上の他の部分が位置してもよい。
時間関係についての説明である場合、例えば、「〜後に」、「〜に続いて」、「〜次に」、「〜前に」等と時間的先後関係が説明される場合、「すぐ」または「直接」が使用されない以上、連続的ではない場合も含むことができる。
本明細書の様々な実施例のそれぞれの特徴は、部分的または全体的に互いに結合または組み合わせ可能であり、技術的に多様な連動及び駆動が可能であり、各実施例が互いに対して独立して実施可能であってもよく、関連関係で共に実施してもよい。
本明細書において、表示装置の基板上に形成されるゲート駆動部及び画素駆動回路は、ｎタイプまたはｐタイプのトランジスタで具現され得る。例えば、トランジスタは、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）構造のトランジスタで具現され得る。トランジスタは、ゲート電極、ソース電極、及びドレイン電極を含む３電極素子である。ソース電極は、キャリア（ｃａｒｒｉｅｒ）をトランジスタに供給する。トランジスタ内でキャリアはソースから移動し始める。ドレイン電極は、トランジスタでキャリアが外部に出る電極である。
例えば、トランジスタでキャリアはソース電極からドレイン電極へ移動する。ｎタイプのトランジスタの場合、キャリアが電子であるため、ソース電極からドレイン電極へ移動できるように、ソース電極がドレイン電極より低い電圧を有する。ｎタイプのトランジスタで電子がソース電極からドレイン電極の方へ移動するため、電流は、逆にドレイン電極からソース電極の方へ流れる。ｐタイプのトランジスタの場合、キャリアが正孔であるため、ソース電極からドレイン電極へ正孔が移動できるように、ソース電極の電圧がドレイン電極の電圧より高い。ｐタイプのトランジスタの正孔がソース電極からドレイン電極の方へ移動するため、電流は、ソース電極からドレイン電極の方へ流れる。トランジスタのソース電極とドレイン電極は固定されたものではなく、トランジスタのソース電極とドレイン電極は印加電圧によって変更され得る。従って、ソース電極及びドレイン電極は、それぞれ第１電極及び第２電極または第２電極及び第１電極と言及され得る。
以下において、ゲートオン電圧（ｇａｔｅ ｏｎ ｖｏｌｔａｇｅ）は、トランジスタをターンオン（ｔｕｒｎ−ｏｎ）し得るゲート信号の電圧であり、ゲートオフ電圧（ｇａｔｅ ｏｆｆ ｖｏｌｔａｇｅ）は、トランジスタをターンオフ（ｔｕｒｎ−ｏｆｆ）し得る電圧である。例えば、ｐタイプのトランジスタでゲートオン電圧はロジックロー電圧（ＶＬ）であってよく、ゲートオフ電圧はロジックハイ電圧（ＶＨ）であってよい。ｎタイプのトランジスタでゲートオン電圧はロジックハイ電圧であってよく、ゲートオフ電圧はロジックロー電圧であってよい。
以下、添付の図面を参照して、本明細書の実施例に係る表示装置及び表示装置の製造方法について説明する。
図１は、本明細書の一実施例に係る表示装置を示した平面図であり、図２は、図１に示された一実施例に係る単位画素の構成を説明するための回路図である。
図１及び図２を参照すると、本明細書の一実施例に係る表示装置１００は、複数の単位ピクセルＵＰがある表示領域ＤＡと、非表示領域ＮＤＡとに区分された基板１１０を含む。
単位ピクセルＵＰは、基板１１０の前面１１０ａにある複数のサブピクセルＳＰ１、ＳＰ２、ＳＰ３で構成され得、通常、赤色（ｒｅｄ）、青色（ｂｌｕｅ）、及び緑色（ｇｒｅｅｎ）の光を発光するサブピクセルＳＰ１、ＳＰ２、ＳＰ３を含むことができるが、これに限定されず、白色（ｗｈｉｔｅ）等の光を発するサブピクセルを含むことができる。
基板１１０は、トランジスタが形成されたアレイ基板であって、プラスチック材質またはガラス材質を含む。
一例による基板１１０は、不透明または有色ポリイミド（ｐｏｌｙｉｍｉｄｅ）材質を含むことができる。この場合、基板１１０を平面状態に維持させるために、基板１１０の後面に結合されたバックプレートをさらに含むこともできる。一例によるバックプレートは、プラスチック材質、例えば、ポリエチレンテレフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ）材質を含むことができる。一例による基板１１０は、ガラス基板であってよい。例えば、ガラス材質の基板１１０は、１００μｍ以下の厚さを有する薄型ガラス基板であり、フレキシブルな特性を有し得る。
また、基板１１０は、２枚以上の基板の合着または２層以上の層に区分され得る。
非表示領域ＮＤＡは、表示領域ＤＡを除く基板１１０上の領域と定義され得、表示領域ＤＡに比べて相対的に狭い幅（または大きさ）を有し得、ベゼル領域と定義され得る。
複数の単位ピクセルＵＰそれぞれは、表示領域ＤＡに配置される。この場合、複数の単位ピクセルＵＰそれぞれは、Ｘ軸方向に沿って予め決定された第１基準ピクセルピッチ（ｐｉｘｅｌ ｐｉｔｃｈ）を有するようになり、Ｙ軸方向に沿って予め設定された第２基準ピクセルピッチを有するように表示領域ＤＡに配置される。第１基準ピクセルピッチ及び第２基準ピクセルピッチそれぞれは、Ｘ軸方向またはＹ軸方向に隣接した単位ピクセルＵＰそれぞれの中央部間の距離と定義され得る。
そして、単位ピクセルＵＰをなすサブピクセルＳＰ１、ＳＰ２、ＳＰ３間の距離もまた、第１基準ピクセルピッチ及び第２基準ピクセルピッチと類似するように第１基準サブピクセルピッチ及び第２基準サブピクセルピッチと定義され得る。
ＬＥＤ素子１５０を含む表示装置１００は、非表示領域ＮＤＡの幅がピクセルピッチまたはサブピクセルピッチより小さくてよく、ピクセルピッチまたはサブピクセルピッチと同じまたは小さな長さの非表示領域ＮＤＡを有する表示装置１００として、例えば、タイリング表示装置を具現する場合、非表示領域ＮＤＡがピクセルピッチまたはサブピクセルピッチより小さいので、ベゼル領域が実質的にないタイリング表示装置を具現できる。
ベゼル領域が実質的にないか最小化された、タイリング表示装置またはマルチスクリーン表示装置を具現するために、表示装置１００は、表示領域ＤＡ内で第１基準ピクセルピッチ、第２基準ピクセルピッチ、第１基準サブピクセルピッチ、及び第２基準サブピクセルピッチを一定に維持することもできるが、表示領域ＤＡを複数の区域と定義し、それぞれの区域内で上述したピッチの長さを互いに異にし、非表示領域ＮＤＡと隣接した区域のピクセルピッチを他の区域より広くすることで、さらにベゼル領域の大きさを相対的にピクセルピッチより小さくすることができる。この場合、互いに異なるピクセルピッチを有する表示装置１００は、画像に対する歪曲現象が発生し得るので、設定されたピクセルピッチを考慮して、隣接した区域と比較及びサンプリングする方法でイメージプロセシングをして画像に対する歪曲現象を無くしながらベゼル領域を減らすことができる。
図２を参照して、表示装置１００の単位ピクセルＵＰを構成するサブピクセルＳＰ１、ＳＰ２、ＳＰ３の構成及び駆動回路について説明する。ピクセル駆動ラインは、基板１１０の前面１１０ａ上に設けられ、複数のサブピクセルＳＰ１、ＳＰ２、ＳＰ３それぞれに必要な信号を供給する。本明細書の一実施例に係るピクセル駆動ラインは、ゲートラインＧＬ、データラインＤＬ、及び電源ラインを含む。ゲートラインＧＬは、第１ゲートラインＧＬ１、第２ゲートラインＧＬ２、及びエミッションラインＥＬを含み、電源ラインは、駆動電源ラインＤＰＬ、共通電源ラインＣＰＬ、初期化電源ラインＩＬを含む。
ゲートラインＧＬは、基板１１０の前面１１０ａ上に設けられるものであり、基板１１０の水平軸方向（ｘ−ａｘｉｓ）に沿って長く延びながら垂直軸方向（ｙ−ａｘｉｓ）に沿って一定の間隔で離隔される。
データラインＤＬは、ゲートラインＧＬと交差するように基板１１０の前面１１０ａ上に設けられたものであり、基板１１０の垂直軸方向（ｙ−ａｘｉｓ）に沿って長く延びながら水平軸方向（ｘ−ａｘｉｓ）に沿って一定の間隔で離隔される。
駆動電源ラインＤＰＬは、データラインＤＬと並ぶように基板１１０上に設けられ、データラインＤＬと共に形成され得る。そして、各駆動電源ラインＤＰＬは、外部から提供されるピクセル駆動電源を隣接したサブピクセルＳＰ１、ＳＰ２、ＳＰ３に供給する。例えば、駆動電源ラインＤＰＬは、複数の単位ピクセルＵＰ毎に一つずつ設けられ得る。この場合、単位ピクセルＵＰを構成する少なくとも３つのサブピクセルＳＰ１、ＳＰ２、ＳＰ３は、一つの駆動電源ラインＤＰＬを共有する。これによって、各サブピクセルＳＰ１、ＳＰ２、ＳＰ３の駆動のための駆動電源ラインＤＰＬの個数を減少でき、減少した駆動電源ラインＤＰＬの個数だけ各単位ピクセルＵＰの開口率を増加させるか、各単位ピクセルＵＰの大きさを減少させ得る。
共通電源ラインＣＰＬは、ゲートラインＧＬと並ぶように基板１１０上に設けられるものであり、ゲートラインＧＬと共に形成され得る。そして、共通電源ラインＣＰＬは、外部から提供される共通電源を隣接したサブピクセルＳＰ１、ＳＰ２、ＳＰ３に供給する。
各サブピクセルＳＰ１、ＳＰ２、ＳＰ３は、ゲートラインＧＬとデータラインＤＬにより定義されるサブピクセル領域に設けられる。そして、各サブピクセルＳＰ１、ＳＰ２、ＳＰ３は、実際、光が発光する最小単位の領域と定義され得る。
互いに隣接した少なくとも３つのサブピクセルＳＰ１、ＳＰ２、ＳＰ３は、カラー表示のための一つの単位ピクセルＵＰを構成できる。例えば、一つの単位ピクセルＵＰは、水平軸方向（ｘ−ａｘｉｓ）に沿って互いに隣接した赤色サブピクセルＳＰ１、緑色サブピクセルＳＰ２、及び青色サブピクセルＳＰ３を含み、輝度向上のために白色サブピクセルをさらに含むこともできる。本明細書において示されたサブピクセルの配置構造は、ストライプ形態であるが、これには限定されない。
本明細書の一実施例に係る複数のサブピクセルＳＰ１、ＳＰ２、ＳＰ３それぞれは、ピクセル回路ＰＣ及びＬＥＤ素子１５０を含む。
ピクセル回路ＰＣは、各サブピクセルＳＰ１、ＳＰ２、ＳＰ３に定義された回路領域に設けられ、隣接したゲートラインＧＬ、データラインＤＬ、及び電源ラインに連結される。ピクセル回路ＰＣは、駆動電源ラインＤＰＬを通して提供されるピクセル駆動電源を基盤に、ゲートラインＧＬを通して提供されるスキャンパルスに応答してデータラインＤＬを通して提供されるデータ信号によってＬＥＤ素子１５０に流れる電流を制御する。本明細書の一実施例に係るピクセル回路ＰＣは、第１トランジスタＴ１、第２トランジスタＴ２、第３トランジスタＴ３、第４トランジスタＴ４、第５トランジスタＴ５、駆動トランジスタＤＴ、及びキャパシタＣｓｔを含む。第１トランジスタＴ１乃至第５トランジスタＴ５、そして駆動トランジスタＤＴは、ＰＭＯＳ型薄膜トランジスタで具現され得、これを通して応答特性を確保できる。ただし、本発明の技術的思想は、これには限定されない。例えば、第１トランジスタＴ１乃至第５トランジスタＴ５、及び駆動トランジスタＤＴの中で少なくとも一つのトランジスタは、オフカレント特性の良いＮＭＯＳ型薄膜トランジスタで具現され、残りのトランジスタは、応答特性の良いＰＭＯＳ型薄膜トランジスタで具現されてもよい。
ＬＥＤ素子１５０は、サブピクセルＳＰ１、ＳＰ２、ＳＰ３それぞれに実装される。ＬＥＤ素子１５０は、該当サブピクセルのピクセル回路ＰＣと共通電源ラインＣＰＬに電気的に連結されることで、ピクセル回路ＰＣ、即ち、駆動トランジスタＤＴから共通電源ラインＣＰＬに流れる電流により発光する。本明細書の一実施例に係るＬＥＤ素子１５０は、赤色光、緑色光、青色光、及び白色光のいずれか一つの光を放出する光素子または発光ダイオードチップであってよい。ここで、発光ダイオードチップは、１〜１００μｍのスケールを有し得るが、これに限定されず、サブピクセル領域のうちピクセル回路ＰＣが占める回路領域を除く残りの発光領域の大きさより小さな大きさを有し得る。
駆動トランジスタＤＴは、駆動トランジスタＤＴのゲート−ソース間電圧によってＬＥＤ素子１５０に流れる電流を調節する駆動素子である。駆動トランジスタＤＴは、第１ノードＮ１に連結されたゲート電極、駆動電源ラインＤＰＬに連結されたソース電極、及び第２ノードＮ２に連結されたドレイン電極を含む。
第１トランジスタＴ１は、第１ノードＮ１と第２ノードＮ２との間に連結され、第１ゲート信号によってスイッチングされる。第１トランジスタＴ１のゲート電極は、第１ゲート信号が印加される第１ゲートラインＧＬ１に連結される。第１トランジスタＴ１は、ターンオン時、駆動トランジスタＤＴのソース電極とドレイン電極を連結させることでダイオードコネクション（ｄｉｏｄｅ−ｃｏｎｎｅｃｔｉｏｎ）される。この場合、第１トランジスタＴ１は、駆動トランジスタＤＴの閾値電圧因子を感知して補償する。
第２トランジスタＴ２は、データラインＤＬと第３ノードＮ３との間に連結され、第１ゲート信号によってスイッチングされる。第２トランジスタＴ２のゲート電極は、第１ゲートラインＧＬ１に連結される。第２トランジスタＴ２をターンオンしてデータ信号を第３ノードＮ３に印加する。
第３トランジスタＴ３は、第２ノードＮ２とＬＥＤ素子１５０との間に連結され、エミッションラインＥＬを通して提供されるエミッション信号によってスイッチングされる。第３トランジスタＴ３をターンオンして駆動トランジスタＤＴを通して流れる電流をＬＥＤ素子１５０に提供する。第３トランジスタＴ３は、発光閾値電圧の低いＬＥＤ素子１５０が初期化電圧により発光しないように制御する。
第４トランジスタＴ４は、第３ノードＮ３と初期化電源ラインＩＬとの間に連結され、エミッション信号によってスイッチングされる。第４トランジスタＴ４をターンオンして、初期化電源ラインＩＬを通して提供される初期化電源を第３ノードＮ３に提供して第３ノードＮ３の電圧を初期化する。
第５トランジスタＴ５は、第２ノードＮ２と初期化電源ラインＩＬとの間に連結され、第２ゲートラインＧＬ２を通して提供される第２ゲート信号によってスイッチングされる。第５トランジスタＴ５をターンオンして、初期化電源を第２ノードＮ２に提供して第２ノードＮ２の電圧を初期化する。
キャパシタＣｓｔは、第１ノードＮ１と第３ノードＮ３の重畳領域に設けられ、駆動トランジスタＤＴのゲート電極に供給されるデータ信号に対応する電圧を格納し、格納された電圧で駆動トランジスタＤＴをターンオンする。
次いで、ピクセル回路ＰＣの駆動について説明する。図２のピクセル回路ＰＣの駆動は、第１初期化区間、第２初期化区間、補償区間、維持区間、及び発光区間に区分され得る。第１初期化区間において、エミッション信号と第２ゲート信号はゲートオン電圧状態であるので、第３ノードＮ３の電圧は初期化され、ＬＥＤ素子１５０は発光状態を維持する。第２初期化区間において、エミッション信号はゲートオフ電圧に転換され、第１ゲート信号はゲートオン電圧に転換され、第２ゲート信号はゲートオン電圧を維持するので、ＬＥＤ素子１５０は発光を止めて、第３ノードＮ３にデータ信号が印加される。補償区間においては、第２ゲート信号がゲートオフ電圧に転換され、第１トランジスタＴ１がターンオンされるので駆動トランジスタＤＴがダイオードコネクションされて閾値電圧の補償過程が遂行される。維持区間においては、第１ゲート信号、第２ゲート信号、及びエミッション信号がいずれもゲートオフ電圧状態であるので、各ノードには以前の区間に印加された電圧が維持される。発光区間の間には、エミッション信号がゲートオン電圧に転換されながら駆動トランジスタＤＴから提供される駆動電流によりＬＥＤ素子１５０は発光する。この場合、初期化電圧は、駆動電源より低く、共通電源より大きな電圧であってよい。上述したピクセル回路ＰＣの駆動電流は、駆動電源の影響を受けないので、高解像度表示装置で均一な画質を具現できる。
本明細書の一実施例に係るピクセル回路ＰＣは、上述した第１トランジスタＴ１乃至第５トランジスタＴ５、駆動トランジスタＤＴ、及びキャパシタＣｓｔの構成に限定されず、別途のエミッション信号により制御される補助トランジスタ及び／又は補助キャパシタ等をさらに含むことができる。
図３は、本明細書の一実施例に係るＬＥＤ素子が配置された表示装置を示した断面図である。
図３を参照すると、本明細書の一実施例に係る表示装置１００の各サブピクセルＳＰ１、ＳＰ２、ＳＰ３は、ピクセル回路ＰＣ、保護層１１３、ＬＥＤ素子１５０、絶縁層１１５−１、１１５−２、ピクセル電極ＰＥ、及び共通電極ＣＥを含む。
図２において説明したように、ピクセル回路ＰＣは、第１トランジスタＴ１乃至第５トランジスタＴ５、駆動トランジスタＤＴ、及びキャパシタＣｓｔを含む。図３においては、このうちＬＥＤ素子１５０と連結された第３トランジスタＴ３及びＬＥＤ素子１５０を代表として示し、これについて説明する。
第３トランジスタＴ３は、ゲート電極ＧＥ、半導体層ＳＣＬ、ソース電極ＳＥ、及びドレイン電極ＤＥを含む。
ゲート電極ＧＥは、基板１１０上にゲートラインＧＬと同じ層に同じ物質で形成され、ゲート絶縁層１１２により覆われる。ゲート電極ＧＥは、シリコン（Ｓｉ）等の半導体または導電性の金属、例えば、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、及び銅（Ｃｕ）のいずれか一つであるか、二以上の合金、またはこれらの多重層であってよい。ゲート絶縁層１１２は、無機物質からなる単一層または複数の層で構成され得、シリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）等からなり得る。第３トランジスタＴ３のゲート電極は、エミッションラインＥＬから分岐または突出し得る。
半導体層ＳＣＬは、ゲート電極ＧＥと重畳されるようにゲート絶縁層１１２上に予め設定されたパターン形態で設けられる。半導体層ＳＣＬは、非晶質シリコン（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）、多結晶シリコン（ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ）、酸化物（ｏｘｉｄｅ）、及び有機物（ｏｒｇａｎｉｃ ｍａｔｅｒｉａｌ）のいずれか一つからなる半導体物質で構成され得るが、これには限定されない。
ソース電極ＳＥは、半導体層ＳＣＬの一側と重畳されるように配置され、データラインＤＬ及び駆動電源ラインＤＰＬと同じ層に同じ物質で形成され得る。
ドレイン電極ＤＥは、半導体層ＳＣＬの他側と重畳されながらソース電極ＳＥと離隔されるように配置され、ソース電極ＳＥと同じ層に同じ物質で共に形成される。
ソース電極ＳＥ及びドレイン電極ＤＥは、シリコン（Ｓｉ）等の半導体または導電性の金属、例えば、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、及び銅（Ｃｕ）のいずれか一つであるか、二以上の合金、またはこれらの多重層であってよい。
保護層１１３は、ピクセル回路ＰＣを覆うように基板１１０の前面全体に設けられる。保護層１１３は、ピクセル回路ＰＣを保護しながら平坦面を提供できる。本明細書の一実施例に係る保護層１１３は、ベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）またはフォトアクリル（ｐｈｏｔｏ ａｃｒｙｌ）のような有機物質からなり得る。保護層１１３は、場合によって、ピクセル回路ＰＣを保護する保護層と、ピクセル回路ＰＣの段差を平坦化させる平坦層を別途備えてもよい。
ＬＥＤ素子１５０は、ピクセル回路ＰＣと共通電源ラインＣＰＬに電気的に連結されることで、ピクセル回路ＰＣから共通電源ラインＣＰＬに流れる電流により発光する。本明細書の一実施例に係るＬＥＤ素子１５０は、第１電極１５１、活性層１５２、第２電極１５３、封止膜１５５、及び補助電極１５６を含む。本明細書の一実施例に係るＬＥＤ素子１５０の第１電極１５１は、ｐ型電極でアノード端子であり、第２電極１５３は、ｎ型電極でカソード端子である。ＬＥＤ素子１５０は、第１電極１５１と第２電極１５３との間に流れる電流による電子と正孔の再結合により発光する。ＬＥＤ素子１５０の具体的な説明は、図４においてする。
本明細書の一実施例に係るＬＥＤ素子１５０は、保護層１１３上に接着部材１１４が使用されて配置され得る。または、図面には示されないが、保護層１１３に凹部を設け、凹部にＬＥＤ素子１５０を配置することもできる。この場合、保護層１１３にある凹部による傾斜面は、ＬＥＤ素子１５０から放出される光を特定方向に進行させるので、発光効率を向上できる。
絶縁層１１５−１、１１５−２を、ＬＥＤ素子１５０を覆うように保護層１１３上に形成できる。絶縁層１１５−１、１１５−２を、保護層１１３の前面、ＬＥＤ素子１５０が配置された箇所と残りの前面を全て覆うことができる程度の厚さをもって保護層１１３上に形成する。絶縁層１１５−１、１１５−２は、第１絶縁層１１５−１及び第２絶縁層１１５−２を含む多層構造の平坦化層であってよい。絶縁層１１５−１、１１５−２は、保護層１１３上に平坦面を提供し、ＬＥＤ素子１５０の位置を固定する役割を果たす。
ピクセル電極ＰＥは、ＬＥＤ素子１５０の第１電極１５１を第３トランジスタＴ３のドレイン電極ＤＥに連結する。ピクセル電極ＰＥは、補助電極１５６と連結するためにコンタクトホールＣＨに延び得る。例えば、ＬＥＤ素子１５０の第１電極１５１は、第３トランジスタＴ３のソース電極ＳＥに連結されてもよい。ＬＥＤ素子１５０の第１電極１５１に連結されるピクセル電極ＰＥは、アノード電極または第１連結電極と定義され得る。ピクセル電極ＰＥは、絶縁層１１５−１、１１５−２上に設けられ、絶縁層１１５−１、１１５−２及び接着部材１１４を貫通してドレイン電極ＤＥに連結されたピクセル連結電極ＰＣＥと接触する。ピクセル連結電極ＰＣＥは、保護層１１３上に形成され、保護層１１３に形成されたコンタクトホールを通して第３トランジスタＴ３のドレイン電極ＤＥと接触する。ピクセル電極ＰＥは、表示装置１００が前面発光方式である場合、透明導電物質からなり、表示装置１００が後面発光方式である場合、光反射導電物質からなり得る。透明導電物質は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）等となり得るが、これには限定されない。光反射導電物質は、Ａｌ、Ａｇ、Ａｕ、Ｐｔ、またはＣｕ等となり得るが、これには限定されない。光反射導電物質からなるピクセル電極ＰＥは、光反射導電物質を含む単一層、または単一層が積層された多重層になされ得る。
共通電極ＣＥは、ＬＥＤ素子１５０の第２電極１５３と共通電源ラインＣＰＬを電気的に連結するものであり、カソード電極または第２連結電極と定義され得、ピクセル電極ＰＥと同じ物質からなり得る。共通電極ＣＥは、ＬＥＤ素子１５０の第２電極１５３の側面ＳＳと接触して接着部材１１４上に設けられ、共通連結電極ＣＰＥを通して共通電源ラインＣＰＬと連結される。共通電源ラインＣＰＬは、基板１１０とゲート絶縁層１１２との間に形成され、共通連結電極ＣＰＥは、保護層１１３上にあり、ピクセル連結電極ＰＣＥと同じ層に同じ物質で形成される。共通連結電極ＣＰＥは、保護層１１３及びゲート絶縁層１１２に形成されたコンタクトホールを通して共通電源ラインＣＰＬと接触し、共通電極ＣＥは、接着部材１１４に形成されたコンタクトホールを通して共通連結電極ＣＰＥと接触する。この場合、共通電源ラインＣＰＬの位置は、基板１１０とゲート絶縁層１１２との間には限定されない。共通電源ラインＣＰＬは、保護層１１３の下部で第３トランジスタＴ３のゲート電極ＧＥ、またはソース電極ＳＥ及びドレイン電極ＤＥと同じ層に同じ物質で形成され得る。従って、共通電源ラインＣＰＬは、ゲート絶縁層１１２と保護層１１３との間に形成されてもよい。
本明細書の一実施例に係る表示装置１００は、各サブピクセルの発光領域下に設けられた反射層１１１を含むことができる。反射層１１１は、ＬＥＤ素子１５０を含む発光領域と重畳されるように基板１１０上に設けられる。本明細書の一実施例に係る反射層１１１は、ピクセル連結電極ＰＣＥ及び共通連結電極ＣＰＥと同じ物質からなり、同じ層に設けられ得るが、これには限定されない。反射層１１１は、第３トランジスタＴ３を構成する電極のいずれか一つの電極と同じ物質からなり得る。反射層１１１は、ＬＥＤ素子１５０から入射する光をＬＥＤ素子１５０の上部側に反射させ、表示装置１００の光効率を増加できる。これによって、本明細書の一実施例に係る表示装置１００は、反射層１１１を含むことによって前面発光構造を有する。この場合、ピクセル電極ＰＥは、透明導電物質であり、ピクセル連結電極ＰＣＥ及び反射層１１１は、光反射導電物質であってよい。
そして、本明細書の一実施例に係る表示装置１００が後面発光方式である場合、反射層１１１は省略されるか、ＬＥＤ素子１５０の上部に配置され得る。
図４は、本明細書の一実施例に係るＬＥＤ素子を示した断面図である。
図４は、ＬＥＤ素子１５０をパネルに移植する前、成長基板２００上に形成された状態を示した図である。ＬＥＤ素子１５０は、成長基板２００上に第２電極１５３、活性層１５２、及び第１電極１５１が順次に形成されたｐ−ｎ接合構造の構造体である。
成長基板２００は、サファイア基板またはＧａＮ、ＧａＡｓ、Ｓｉをベースとする基板等を利用して、成長基板２００上に順にｎ型半導体層、活性層１５２、及びｐ型半導体層を化学的成長方法で形成する。この場合、ｎ型半導体層は、第２電極１５３であり、ｐ型半導体層は、第１電極１５１である。
ｎ型半導体層は、負の電荷を有する自由電子がキャリアとして移動して電流が生じる半導体層であって、ｎ−ＧａＮ系物質からなり得る。ｎ−ＧａＮ系物質は、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ等であってよく、ｎ型半導体層のドーピングに使用される不純物としては、Ｓｉ、Ｇｅ、Ｓｅ、Ｔｅ、Ｃ等が使用され得る。そして、場合によって、成長基板２００とｎ型半導体層との間には、ドーピングされていないＧａＮ系半導体層のようなバッファ層がさらに形成され得る。
活性層１５２は、ｎ型半導体層上に配置され、井戸層と、井戸層よりバンドギャップの高い障壁層とを有する多重量子井戸（ＭＱＷ；Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）構造を有し得る。例えば、活性層１５２は、ＩｎＧａＮ／ＧａＮ等の多重量子井戸構造を有し得る。
ｐ型半導体層は、正の電荷を有する正孔がキャリアとして移動して電流が生じる半導体層であって、ｐ−ＧａＮ系物質からなり得る。ｐ−ＧａＮ系物質は、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ等であってよく、ｐ型半導体層のドーピングに使用される不純物としては、Ｍｇ、Ｚｎ、Ｂｅ等が使用され得る。
ｐ型半導体層上には、オーミック接触（ｏｈｍｉｃ ｃｏｎｔａｃｔ）を形成するために補助電極１５６が形成される。ＬＥＤ素子１５０は、パネルに移植されながらピクセル電極ＰＥと連結されなければならないので、補助電極１５６がピクセル電極ＰＥと接触して第３トランジスタＴ３を通してデータ電圧に該当する電圧の供給を受けることができる。本明細書の一実施例に係る上部発光方式の表示装置の場合、補助電極１５６は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）等のような透明導電物質であってよいが、これには限定されない。
そして、補助電極１５６上には、ｎ型半導体層、活性層１５２、及びｐ型半導体層で構成された構造体を保護するための封止膜１５５が形成される。封止膜１５５は、ｐ型半導体層の上面と補助電極１５６及び成長基板２００の前面上に形成され、ピクセル電極ＰＥと補助電極１５６を接触させるために補助電極１５６の一部を露出させるオープン部を形成する。封止膜１５５は、ＳｉＯ２、Ｓｉ３Ｎ４、樹脂（Ｒｅｓｉｎ）の中から選択されるいずれか一つの物質で形成され得、Ｎｉ、Ｔｉ、Ｐｔ、Ｐｄ、Ｃｕ、ＣｕＷ、Ｍｏ、ＭｏＷ、Ａｇ、Ａｌの少なくとも一つの酸化物で構成されてもよい。
成長基板２００上に形成されたＬＥＤ素子１５０がパネルに移植されると、封止膜１５５のオープン部を通して補助電極１５６はピクセル電極ＰＥと連結され、ピクセル電極ＰＥを通してｐ型半導体層に正の電圧が印加され、共通電極ＣＥを通してｎ型半導体層に負の電圧が印加されて、ｎ型半導体層の電子の移動とｐ型半導体層の正孔の流れによりピクセル電極ＰＥと共通電極ＣＥとの間に電流が流れる。そして、ピクセル電極ＰＥと共通電極ＣＥとの間に流れる電流による電子と正孔の再結合により活性層１５２が発光する。
以下においては、成長基板２００上に形成されたＬＥＤ素子１５０をパネルに移植する過程を説明する。
図５ａ乃至図５ｊは、ＬＥＤ素子をパネルに移植する方法を示した本明細書の第１実施例に係る断面図である。
先に説明したように、垂直型ＬＥＤ素子は、ＬＥＤ素子の転写と同時にパネルに形成された電極との電気的接合が必要であるので、ユテクティックボンディング（ｅｕｔｅｃｔｉｃ ｂｏｎｄｉｎｇ）方法やＡＣＦ（ａｎｉｓｏｔｒｏｐｈｉｃ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ）を使用し得る。しかし、ユテクティックボンディング方法は、３００℃以上の高温工程が必要であるので、温度の上昇と下降時間により工程時間の遅滞が発生し、大面積及び大量生産が必要な表示装置には適用されにくい。ＡＣＦも高温高圧工程が必要であるので、ユテクティックボンディング方法と同様に大面積及び大量生産が必要な表示装置に適用しにくく、また、ＡＣＦは、貴金属を含んでおり、コストも上昇する。そして、水平型ＬＥＤ素子は、同一発光面積の垂直型ＬＥＤ素子に比べて面積が最大２倍まで大きくなるので、ＬＥＤ素子の材料費が増加する。従って、以下においては、垂直型ＬＥＤ素子を利用して、工程時間が短く、相対的に低いコストで形成された表示装置の製造方法について説明する。
図５ａは、ＬＥＤ素子１５０をパネルに転写させるための工程であり、ピクセル回路ＰＣ、ピクセル回路ＰＣを覆う保護層１１３、ピクセル連結電極ＰＣＥ、及び共通連結電極ＣＰＥが形成された基板１１０上にＬＥＤ素子１５０を転写するための接着部材１１４が形成される。接着部材１１４は、保護層１１３の前面全体に一定の厚さにコーティングされ、コンタクトホールＣＨ１、ＣＨ２が設けられる保護層１１３の前面にコーティングされた接着部材１１４の一部は、コンタクトホール形成工程により除去される。または、インクジェットのようなプリンティング工程を通してコンタクトホールＣＨ１、ＣＨ２が設けられる領域を除いて接着部材１１４が保護層１１３上に塗布されてもよい。
接着部材１１４上にＬＥＤ素子１５０を転写するためには、ＬＥＤ素子１５０を成長基板２００から分離する基板分離工程を実施する。基板分離工程は、レーザリフトオフ（Ｌａｓｅｒ Ｌｉｆｔ−Ｏｆｆ；ＬＬＯ）、ケミカルリフトオフ（Ｃｈｅｍｉｃａｌ Ｌｉｆｔ Ｏｆｆ；ＣＬＯ）、スタンプで圧力を加えて封止層を破壊する方法等であってよい。このような基板分離工程の進行時、ＬＥＤ素子１５０が成長基板２００から分離されながら成長基板２００と隣接した第２電極１５３を覆っている封止膜１５５の一部が成長基板２００と共に除去される。これは、第２電極１５３に対する後続的電気的連結を単純化および／または容易にする。これによって、第２電極１５３の側面ＳＳは、空気中に露出される。この場合、空気中に露出された第２電極１５３の側面ＳＳは、活性層１５２の下部に限定されることで、活性層１５２に不要な電圧を印加することを防止できる。基板分離工程で使用されるレーザ、化学物質、または物理的圧力等は、成長基板２００をＬＥＤ素子１５０から分離するための程度の強度（または量）であれば十分であるので、基板分離工程を進行しながら封止膜１５５の全部を除去できない。この場合、封止膜１５５は、第１電極１５１及び活性層１５２を完全に包み、第２電極の一部を包む構造である。
成長基板２００から分離されて第２電極１５３の側面ＳＳ及び底面を露出したＬＥＤ素子１５０は、接着部材１１４上に反射層１１１と重畳されて配置される。接着部材１１４は、ＬＥＤ素子１５０の底面と接触されながらＬＥＤ素子１５０をパネルに一次的に固定することができる。このような単純接着方式は、転写工程時間を大きく短縮できる。
以下においては、ＬＥＤ素子１５０とピクセル回路ＰＣの電気的連結工程を説明する。
図５ｂを参照すると、接着部材１１４を通してパネルに付けられたＬＥＤ素子１５０及び基板１１０の前面には共通電極ＣＥが形成される。共通電極ＣＥは、ＬＥＤ素子１５０の補助電極１５６、第２電極１５３の側面ＳＳ、コンタクトホールＣＨ１、ＣＨ２に全て接触して形成される。
図５ｃを参照すると、共通電極ＣＥは、共通電源ラインＣＰＬを通して印加される共通電源を第２電極１５３に提供するための電極であるので、ピクセル連結電極ＰＣＥの上部に形成された第１コンタクトホールＣＨ１を覆う共通電極ＣＥを除去するためのパターニング工程が遂行される。これによって、第１コンタクトホールＣＨ１に形成されたピクセル連結電極ＰＣＥは空気中に露出され、共通電極ＣＥは第２電極１５３の側面ＳＳ及び共通電源ラインＣＰＬと接触することで、第２電極１５３と共通電源ラインＣＰＬを電気的に連結する。従って、補助電極１５６とも接触している共通電極ＣＥを除去しなければならないので、次いで、補助電極１５６の上部をオープンさせるための共通電極ＣＥのパターニング工程を説明する。
共通電極ＣＥは、ＬＥＤ素子１５０の上部だけを露出させたままＬＥＤ素子１５０の側面ＳＳを全て覆う密封された構造であってもよく、共通電極ＣＥは、共通連結電極ＣＰＥとの連結のための最小限の面積で第２電極１５３の側面ＳＳを覆う構造であってもよい。本明細書の一実施例に係る共通電極ＣＥは、ＬＥＤ素子１５０の上部だけを露出させたままＬＥＤ素子１５０の側面ＳＳを全て包む構造について説明する。ＬＥＤ素子１５０を成長基板２００から分離する過程で除去される封止膜１５５は、第２電極１５３の側面ＳＳを均一な高さに露出させないこともある。従って、共通電極ＣＥがＬＥＤ素子１５０の側面ＳＳの一部だけを包む構造より全て包む構造で形成することで、共通電源ラインＣＰＬとの電気的連結に有利であり得る。
図５ｄは、第１絶縁層１１５−１が基板１１０上にパターニングされた状態を示す。第１絶縁層１１５−１は、ＬＥＤ素子１５０、共通電極ＣＥ、及び基板１１０の前面に蒸着されるステップと、フォトリソグラフィ（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）工程を通して第１コンタクトホールＣＨ１上の第１絶縁層１１５−１を除去するステップとを経て形成される。第１絶縁層１１５−１を、ＬＥＤ素子１５０の高さより低い厚さに形成し、続く工程でＬＥＤ素子１５０の上部を露出できるようにする。
次いで、図５ｅ乃至図５ｇは、ＬＥＤ素子１５０の上部を露出させるために第１絶縁層１１５−１及び共通電極ＣＥを除去するステップを示す。図５ｅを参照すると、第１絶縁層１１５−１上にＬＥＤ素子１５０及びＬＥＤ素子１５０の周りを除く領域に感光性樹脂（Ｐｈｏｔｏ Ｒｅｓｉｓｔ）ＰＲが塗布される。図５ｆを参照すると、感光性樹脂がオープンされた領域にある第１絶縁層１１５−１及び共通電極ＣＥをドライエッチ（ｄｒｙ ｅｔｃｈ）を通して一定の厚さだけを残して除去し、補助電極１５６を露出する。この場合、共通電極ＣＥの上部にある第１絶縁層１１５−１も共に除去されるので、共通電極ＣＥの一部が空気中に露出される。そして、第１絶縁層１１５−１及び共通電極ＣＥは、ＬＥＤ素子１５０の第２電極１５３を露出しない程度にのみエッチングされる。そして、図５ｇを参照すると、感光性樹脂は、ストリップ溶液により除去される。
次いで、図５ｈは、第２絶縁層１１５−２が基板１１０上にパターニングされた状態を示す。第２絶縁層１１５−２は、ＬＥＤ素子１５０及び基板１１０の前面に蒸着されるステップと、第１コンタクトホールＣＨ１及び補助電極１５６上の第２絶縁層１１５−２を除去するステップとを経て形成される。第２絶縁層１１５−２は、共通電極ＣＥが補助電極１５６と短絡しないようにするために、空気中に露出された共通電極ＣＥを覆うようにＬＥＤ素子１５０より高い厚さに形成される。そして、ＬＥＤ素子１５０の上部にある補助電極１５６及び第１コンタクトホールＣＨ１上の第２絶縁層１１５−２は、フォトリソグラフィ工程を通して除去される。
次いで、図５ｉを参照すると、ピクセル電極ＰＥは、第３トランジスタＴ３のドレイン電極ＤＥを通して印加される電圧を第１電極１５１に提供するための電極であり、ピクセル電極ＰＥは、第２絶縁層１１５−２により露出されたＬＥＤ素子１５０の上部及びピクセル連結電極ＰＣＥ上に形成された第１コンタクトホールＣＨ１を含んで基板１１０上に形成される。そして、ピクセル電極ＰＥは、補助電極１５６とピクセル連結電極ＰＣＥを電気的に連結させるための部分以外の領域に形成された部分を除去するためのパターニング工程が遂行される。これによって、隣接したサブピクセルと絶縁されたピクセル電極ＰＥを形成することができる。
次いで、図５ｊを参照すると、表示装置は、基板１１０の前面にバッファ層１１６をさらに含むことができる。バッファ層１１６は、ピクセル電極ＰＥが設けられた絶縁層１１５−１、１１５−２の全体を全て覆うように基板１１０上に設けられることで、絶縁層１１５−１、１１５−２上に平坦面を提供しながら外部衝撃からＬＥＤ素子１５０及びピクセル回路ＰＣを保護する。本明細書の一実施例によって、バッファ層１１６は、ＯＣＡ（ｏｐｔｉｃａｌ ｃｌｅａｒ ａｄｈｅｓｉｖｅ）またはＯＣＲ（ｏｐｔｉｃａｌ ｃｌｅａｒ ｒｅｓｉｎ）等になり得るが、これには限定されない。
上述した表示装置の製造方法は、垂直型ＬＥＤ素子を接着部材を利用してパネルに付ける転写工程と、フォトリソグラフィ（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）を用いた電気的連結工程を分離して実施できるので、物理的接着と電気的連結が同時にできるユテクティックボンディング方法やＡＣＦを使用した工程方法より工程時間が大きく短縮され得、水平型ＬＥＤ素子に比べて小さな面積で同等な輝度を具現できるので、コストの側面で有利である。
図６ａ乃至図６ｅは、ＬＥＤ素子をパネルに移植する方法を示した本明細書の第２実施例に係る断面図である。
図６ａ乃至図６ｅは、図５ｇの第１絶縁層１１５−１が基板１１０上に形成された状態以後のステップを説明するための図であるので、第２絶縁層１１５−２、ピクセル電極ＰＥ、及び保護層１１３を形成するステップを示す。従って、図５ａ乃至図５ｇにおいて説明された工程ステップは、本明細書の第２実施例にも同様に適用される。
図６ａは、第２絶縁層１１５−２の一部が基板１１０上に一次でパターニングされ、二次パターニングのために第２絶縁層１１５−２上に感光性樹脂が形成された状態を示す。
第２絶縁層１１５−２が一次でパターニングされるステップは、第２絶縁層１１５−２がＬＥＤ素子１５０及び基板１１０の前面に蒸着されるステップと、第１コンタクトホールＣＨ１上の第２絶縁層１１５−２を除去するステップとを含む。第２絶縁層１１５−２は、共通電極ＣＥが補助電極１５６と短絡しないようにするために、空気中に露出された共通電極ＣＥを覆うようにＬＥＤ素子１５０よりも厚く形成される。そして、第１コンタクトホールＣＨ１上の第２絶縁層１１５−２は、フォトリソグラフィ工程を通して除去される。
ＬＥＤ素子１５０の上部を露出させるための二次パターニングステップを進行するために、第２絶縁層１１５−２上に感光性樹脂ＰＲを形成する。この場合、感光性樹脂ＰＲは、ＬＥＤ素子１５０及びＬＥＤ素子１５０を囲む隣接した領域には塗布されない。感光性樹脂ＰＲを、ＬＥＤ素子１５０を含んでＬＥＤ素子１５０の隣接した領域には塗布しないことで、ＬＥＤ素子１５０をパネルに転写する過程で発生し得るアライン（ａｌｉｇｎ）許容公差を増加させられる。具体的には、ＬＥＤ素子１５０のアライン（ａｌｉｇｎ）が正確でない状態でパターニングされた第２絶縁層１１５−２をＬＥＤ素子１５０の上部、特に補助電極１５６に焦点を置いて補助電極１５６の上部が空気中に露出され得るように形成した場合、以後にピクセル電極ＰＥとコンタクトされるべき補助電極１５６が第２絶縁層１１５−２により一部が覆われるか、完全に覆われることもある。従って、パターニングされた第２絶縁層１１５−２をＬＥＤ素子１５０の上部及びＬＥＤ素子１５０の周辺部まで露出できるように感光性樹脂ＰＲを塗布する。
次いで、図６ｂを参照すると、感光性樹脂ＰＲが形成されていない領域の第２絶縁層１１５−２の一部がドライエッチを通して除去される。第２絶縁層１１５−２は、ＬＥＤ素子１５０の上部及び周辺部、即ち、補助電極１５６と封止膜１５５の一部を露出させることができる程度にのみ除去されるので、共通電極ＣＥは、第２絶縁層１１５−２による絶縁状態を維持できる。そして、図６ｃを参照すると、感光性樹脂ＰＲは、ストリップ溶液により除去される。
先の説明によれば、第２絶縁層１１５−２を形成するためには、２回のパターニングステップを経なければならないが、工程を単純化するために、ハーフトーンマスク（Ｈａｌｆ−ｔｏｎｅ ｍａｓｋ）を使用して１回のパターニングステップでの第２絶縁層１１５−２の形成もできる。第２絶縁層１１５−２をＬＥＤ素子１５０及び基板１１０の前面に蒸着後、ＬＥＤ素子１５０の上部及び第１コンタクトホールＣＨ１が露出されるようにハーフトーンマスクを使用して第２絶縁層１１５−２の露光工程を進行することで、第２絶縁層１１５−２を選択的に除去できる。この場合、ＬＥＤ素子１５０の上部に対応する領域と、第１コンタクトホールＣＨ１に対応する領域のハーフトーンマスクの光透過度は互いに異なる。具体的には、ＬＥＤ素子１５０の上部に対応する領域には、部分透過膜からなるハーフトーンマスクを使用できる。
次いで、図６ｄを参照すると、ピクセル電極ＰＥは、第３トランジスタＴ３のドレイン電極ＤＥを通して印加される電圧を第１電極１５１に提供するための電極であり、ピクセル電極ＰＥは、第２絶縁層１１５−２により露出されたＬＥＤ素子１５０の上部及びピクセル連結電極ＰＣＥ上に形成された第１コンタクトホールＣＨ１を含んで基板１１０上に形成される。そして、ピクセル電極ＰＥは、補助電極１５６とピクセル連結電極ＰＣＥを電気的に連結させるための部分以外の領域に形成された部分を除去するためのパターニング工程を進行する。これによって、隣接したサブピクセルと絶縁されたピクセル電極ＰＥを形成できる。
次いで、図６ｅを参照すると、表示装置は、基板１１０の前面にバッファ層１１６をさらに含むことができる。バッファ層１１６は、共通電極ＣＥが設けられた絶縁層１１５−１、１１５−２の全体を全て覆うように基板１１０上に設けられることで、絶縁層１１５−１、１１５−２上に平坦面を提供しながら外部衝撃からＬＥＤ素子１５０及びピクセル回路ＰＣを保護する。本明細書の一実施例によって、バッファ層１１６は、ＯＣＡ（ｏｐｔｉｃａｌ ｃｌｅａｒ ａｄｈｅｓｉｖｅ）またはＯＣＲ（ｏｐｔｉｃａｌ ｃｌｅａｒ ｒｅｓｉｎ）等になり得るが、これには限定されない。
上述した表示装置の製造方法は、垂直型ＬＥＤ素子を、接着部材を利用してパネルに付ける転写工程と、フォトリソグラフィ（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）を用いた電気的連結工程を分離して実施できるので、物理的接着と電気的連結が同時にできるユテクティックボンディング方法やＡＣＦを使用した工程方法より工程時間が大きく短縮され得、水平型ＬＥＤ素子に比べて小さな面積で同等な輝度を具現できるので、コストの側面で有利である。
本明細書の一実施例に係る表示装置において、表示装置は、基板上にあるゲート電極、ドレイン電極、及びソース電極で構成されたピクセル回路、基板に配列され、第１電極、活性層、及び第２電極の構造体が封止膜で囲まれた垂直型ＬＥＤ素子、第１電極と連結された第１連結電極、及び垂直型ＬＥＤ素子の下部側面の封止膜により露出された第２電極と連結された第２連結電極を含む。従って、ＬＥＤ素子を基板に移植する工程時間及びコストを減らすことができる。
本明細書の他の特徴によれば、第２連結電極は、第２電極の側面の露出された部分を通して前記第２電極に連結され得、第２連結電極は、第２電極の側面の露出された部分を密封するように具現され得る。
本明細書の他の特徴によれば、封止膜は、第１電極及び活性層を完全に包み、第２電極の一部を包むことができる。
本明細書の他の特徴によれば、表示装置は、基板と垂直型ＬＥＤ素子及び第２連結電極の間にある接着部材をさらに含むことができる。
本明細書の他の特徴によれば、表示装置は、ゲート電極と同じ層にある共通電源ライン、及びピクセル回路上に保護層をさらに含み、第２連結電極は、保護層及び接着部材にある少なくとも一つのコンタクトホールを通して共通電源ラインに連結され得る。
本明細書の他の特徴によれば、接着部材上で垂直型ＬＥＤ素子を囲む第１絶縁層、及び第１絶縁層上にある第２絶縁層をさらに含むことができ、第２絶縁層は、垂直型ＬＥＤ素子の上部の一部または全部を露出できる。
本明細書の他の特徴によれば、第１連結電極は、第１絶縁層、第２絶縁層、及び接着部材にある少なくとも一つのコンタクトホールを通してピクセル回路と連結され得る。
本明細書の他の特徴によれば、第２絶縁層は、第２連結電極及び第１絶縁層を覆うことができる。
本明細書の他の特徴によれば、垂直型ＬＥＤ素子は、第１電極とオーミックコンタクトする補助電極をさらに含み、封止膜は、補助電極の一部を覆うことができる。
本明細書の一実施例に係る表示装置の製造方法において、表示装置の製造方法は、ピクセル回路が形成された基板に垂直型ＬＥＤ素子を転写するステップ、垂直型ＬＥＤ素子上に第２連結電極を形成するステップ、第２連結電極上に絶縁層を形成するステップ、及び絶縁層上に第１連結電極を形成するステップを含む。そして、第１連結電極は、垂直型ＬＥＤ素子の上部と接触し、第２連結電極は、垂直型ＬＥＤ素子の下部側面に接触するように形成される。従って、ＬＥＤ素子を基板に移植する工程時間及びコストを減らすことができる。
本明細書の他の特徴によれば、絶縁層を形成するステップは、第２連結電極上に第１絶縁層を形成するステップ、第１絶縁層上に第２絶縁層を形成するステップを含むことができる。
本明細書の他の特徴によれば、第１絶縁層を形成するステップは、第１絶縁層を蒸着するステップ、第１絶縁層上に感光性樹脂をパターニングするステップ、及び垂直型ＬＥＤ素子の一部が露出されるように第１絶縁層及び第２連結電極をエッチングするステップ、感光性樹脂をストリップするステップを含むことができる。
本明細書の他の特徴によれば、第１絶縁層をエッチングするステップは、垂直型ＬＥＤ素子の下部側面に接触した第２連結電極を維持するステップを含むことができる。
本明細書の他の特徴によれば、第２絶縁層を形成するステップは、第２絶縁層が第２連結電極を完全に覆うように第２絶縁層を形成するステップであってよい。
本明細書の他の特徴によれば、表示装置の製造方法は、垂直型ＬＥＤ素子を基板上に付けるための接着部材を形成するステップをさらに含み、垂直型ＬＥＤ素子上に第１連結電極を形成するステップは、第１連結電極が接着部材及び絶縁層に形成された少なくとも一つのコンタクトホールを通してピクセル回路に含まれたトランジスタのソース電極またはドレイン電極と連結されるように第１連結電極を形成するステップを含むことができる。
本明細書の他の特徴によれば、垂直型ＬＥＤ素子の製造ステップは、基板上に第２電極を形成するステップ、第２電極上に活性層を形成するステップ、活性層上に第１電極を形成するステップ、第１電極上に補助電極を形成するステップ、及び補助電極上に封止膜を形成するステップを含み、第１連結電極は、補助電極を通して第１電極と電気的に連結され得る。
本明細書の他の特徴によれば、封止膜は、垂直型ＬＥＤ素子を成長基板から分離する過程で成長基板に隣接して垂直型ＬＥＤ素子を覆っている封止膜の一部を除去できる。
本明細書の他の特徴によれば、第２連結電極は、封止膜の一部が除去されて露出された垂直型ＬＥＤ素子の第２電極と接触するように形成され得る。
本明細書の他の特徴によれば、絶縁層を形成するステップは、絶縁層を蒸着するステップ、及びハーフトーンマスクを使用して垂直型ＬＥＤ素子の上部及び第１連結電極をピクセル回路と連結させるための少なくとも一つのコンタクトホール上の絶縁膜を除去するステップを含むことができる。
以上、添付の図面を参照して、本発明の実施例をさらに詳細に説明したが、本発明は、必ずしもこのような実施例に限定されるものではなく、本発明の技術思想を外れない範囲内で多様に変形実施され得る。従って、本発明に開示された実施例は、本発明の技術思想を限定するためのものではなく、説明するためのものであり、このような実施例によって本発明の技術思想の範囲が限定されるものではない。それゆえ、以上において記述した実施例は、全ての面で例示的なものであり、限定的ではないものと理解すべきである。本発明の保護範囲は、請求の範囲によって解釈されるべきであり、それと同等な範囲内にある全ての技術思想は、本発明の権利範囲に含まれるものと解釈されるべきである。
１００：表示装置
１１０：基板
１１１：反射層
１１２：ゲート絶縁層
１１３：保護層
１１４：接着部材
１１５−１：第１絶縁層
１１５−２：第２絶縁層
１１６：バッファ層
１５０：ＬＥＤ素子
１５１：第１電極
１５２：活性層
１５３：第２電極
１５５：封止膜
１５６：補助電極
２００：成長基板

Claims (15)

  1. 基板上にゲート電極、ドレイン電極、及びソース電極で構成されたピクセル回路と
    前記基板に配列され、第１電極、活性層、及び第２電極の構造体が封止膜で囲まれた垂直型ＬＥＤ素子と
    前記第１電極と連結された第１連結電極と、
    前記垂直型ＬＥＤ素子の下部側面の封止膜により露出された前記第２電極の側面の部分と直接連結された第２連結電極と、
    前記基板および前記垂直型ＬＥＤ素子の間にある接着部材とを含み、
    前記第２連結電極は、前記接着部材上に、前記垂直型ＬＥＤ素子と同層に形成される、表示装置。
  2. 前記第２連結電極は、前記第２電極の側面の露出した部分を密封するように具現される、請求項１に記載の表示装置。
  3. 前記封止膜は、前記第１電極及び前記活性層を完全に包み、前記第２電極の一部を包む、請求項１に記載の表示装置。
  4. 前記ゲート電極と同じ層にある共通電源ラインと、
    前記ピクセル回路上に保護層とをさらに含み、
    前記第２連結電極は、前記保護層及び前記接着部材にある少なくとも一つのコンタクトホールを通して共通電源ラインに連結される、請求項１に記載の表示装置。
  5. 前記接着部材上で前記垂直型ＬＥＤ素子を囲む第１絶縁層と
    前記第１絶縁層上にある第２絶縁層とをさらに含み、
    前記第２絶縁層は、前記垂直型ＬＥＤ素子の上部の一部または全部を露出させる、請求項４に記載の表示装置。
  6. 前記第１連結電極は、前記第１絶縁層、前記第２絶縁層、及び前記接着部材にある少なくとも一つのコンタクトホールを通して前記ピクセル回路と連結される、請求項５に記載の表示装置。
  7. 前記第２絶縁層は、前記第２連結電極及び前記第１絶縁層を覆う、請求項５に記載の表示装置。
  8. 前記垂直型ＬＥＤ素子は、前記第１電極とオーミックコンタクトする補助電極をさらに含み、
    前記封止膜は、前記補助電極の一部を覆う、請求項１に記載の表示装置。
  9. ピクセル回路が形成された基板に垂直型ＬＥＤ素子を転写するステップと、
    前記垂直型ＬＥＤ素子上に第２連結電極を形成するステップと、
    前記第２連結電極上に絶縁層を形成するステップと、
    前記絶縁層上に第１連結電極を形成するステップと、
    前記垂直型ＬＥＤ素子を前記基板上に付けるための接着部材を形成するステップとを含み、
    前記第１連結電極は、前記垂直型ＬＥＤ素子の上部と接触し、
    前記第２連結電極は、前記接着部材上に前記垂直型ＬＥＤ素子と同層に形成され、前記垂直型ＬＥＤ素子の下部側面に接触するように形成され、
    前記垂直型ＬＥＤ素子の製造ステップは、
    成長基板上に第２電極を形成するステップと、
    前記第２電極上に活性層を形成するステップと、
    前記活性層上に第１電極を形成するステップと、
    前記第１電極上に補助電極を形成するステップと、
    前記補助電極上に封止膜を形成するステップとを含み、
    前記第１連結電極は、前記補助電極を通して前記第１電極と電気的に連結され、
    前記封止膜は、前記垂直型ＬＥＤ素子を前記成長基板から分離する過程で前記成長基板に隣接して前記垂直型ＬＥＤ素子を覆っている封止膜の一部を除去し、
    前記第２連結電極は、前記封止膜の一部が除去されて露出された前記垂直型ＬＥＤ素子の第２電極と直接接触するように形成される、表示装置の製造方法。
  10. 前記絶縁層を形成するステップは、
    前記第２連結電極上に第１絶縁層を形成するステップと、
    前記第１絶縁層上に第２絶縁層を形成するステップとを含む、請求項９に記載の表示装置の製造方法。
  11. 前記第１絶縁層を形成するステップは、
    前記第１絶縁層を蒸着するステップと、
    前記第１絶縁層上に感光性樹脂をパターニングするステップと、
    前記垂直型ＬＥＤ素子の一部が露出されるように前記第１絶縁層及び前記第２連結電極をエッチングするステップと、
    前記感光性樹脂をストリップするステップとを含む、請求項１０に記載の表示装置の製造方法。
  12. 前記第１絶縁層をエッチングするステップは、
    前記垂直型ＬＥＤ素子の下部側面に接触した前記第２連結電極を維持するステップを含む、請求項１１に記載の表示装置の製造方法。
  13. 前記第２絶縁層を形成するステップは、
    前記第２絶縁層が前記第２連結電極を完全に覆うように前記第２絶縁層を形成するステップである、請求項１０に記載の表示装置の製造方法。
  14. 前記垂直型ＬＥＤ素子上に第１連結電極を形成するステップは、
    前記第１連結電極が前記接着部材及び前記絶縁層に形成された少なくとも一つのコンタクトホールを通して前記ピクセル回路に含まれたトランジスタのソース電極またはドレイン電極と連結されるように前記第１連結電極を形成するステップを含む、請求項９に記載の表示装置の製造方法。
  15. 前記絶縁層を形成するステップは、
    前記絶縁層を蒸着するステップと、
    ハーフトーンマスクを使用して前記垂直型ＬＥＤ素子の上部及び前記第１連結電極を前記ピクセル回路と連結させるための少なくとも一つのコンタクトホール上の絶縁膜を除去するステップとを含む、請求項９に記載の表示装置の製造方法。
JP2019209226A 2018-11-23 2019-11-20 表示装置及び表示装置の製造方法 Active JP6975759B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0146509 2018-11-23
KR1020180146509A KR102030323B1 (ko) 2018-11-23 2018-11-23 표시 장치 및 표시 장치의 제조 방법

Publications (2)

Publication Number Publication Date
JP2020088392A JP2020088392A (ja) 2020-06-04
JP6975759B2 true JP6975759B2 (ja) 2021-12-01

Family

ID=67988900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019209226A Active JP6975759B2 (ja) 2018-11-23 2019-11-20 表示装置及び表示装置の製造方法

Country Status (5)

Country Link
US (1) US11094867B2 (ja)
EP (1) EP3657542A1 (ja)
JP (1) JP6975759B2 (ja)
KR (1) KR102030323B1 (ja)
CN (3) CN117750819A (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599831A (zh) * 2019-02-20 2020-08-28 日亚化学工业株式会社 显示装置以及其制造方法
US11362246B2 (en) 2019-02-20 2022-06-14 Nichia Corporation Method of manufacturing display device with lateral wiring
US10944027B2 (en) * 2019-06-14 2021-03-09 X Display Company Technology Limited Pixel modules with controllers and light emitters
TW202209663A (zh) * 2020-02-14 2022-03-01 日商半導體能源研究所股份有限公司 顯示裝置以及電子裝置
TWI740484B (zh) * 2020-05-04 2021-09-21 宏碁股份有限公司 顯示裝置與其製造方法
CN111564465A (zh) * 2020-05-19 2020-08-21 深超光电（深圳）有限公司 显示面板的制备方法
JP7091598B2 (ja) * 2020-05-20 2022-06-28 日亜化学工業株式会社 発光装置の製造方法
KR20210148536A (ko) * 2020-05-29 2021-12-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
FR3111234B1 (fr) * 2020-06-03 2024-04-26 Aledia Dispositif optoélectronique pour affichage lumineux et procédé de fabrication
CN112310118A (zh) * 2020-10-16 2021-02-02 深圳市华星光电半导体显示技术有限公司 驱动电路板及其制作方法
KR20220077287A (ko) * 2020-12-01 2022-06-09 삼성디스플레이 주식회사 표시 장치
WO2022209824A1 (ja) * 2021-03-30 2022-10-06 日亜化学工業株式会社 画像表示装置の製造方法および画像表示装置
WO2022216392A1 (en) * 2021-04-07 2022-10-13 Apple Inc. Display systems having vertical light-emitting diodes
EP4376086A1 (en) * 2021-07-22 2024-05-29 LG Electronics Inc. Display device comprising semiconductor light-emitting element
CN117897817A (zh) * 2021-09-01 2024-04-16 Lg电子株式会社 包括半导体发光器件的显示装置及其制造方法
WO2023052893A1 (ja) * 2021-09-29 2023-04-06 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
KR102579242B1 (ko) * 2022-02-22 2023-09-18 한국에너지공과대학교 마이크로 led 표시 장치 및 마이크로 led 표시 장치 제조 방법
KR20230144700A (ko) * 2022-04-07 2023-10-17 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
KR100696479B1 (ko) * 2004-11-18 2007-03-19 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
JP5076282B2 (ja) 2005-04-28 2012-11-21 三菱化学株式会社 表示装置
CN101222015B (zh) 2008-01-19 2010-05-12 鹤山丽得电子实业有限公司 发光二极管、具有其的封装结构及其制造方法
JP2013037138A (ja) * 2011-08-05 2013-02-21 Panasonic Corp 自発光型表示装置
JP6164560B2 (ja) * 2012-03-22 2017-07-19 シーエルフォトニクス カンパニー，リミテッド 水平型パワーｌｅｄ素子及びその製造方法
JP2013251400A (ja) 2012-05-31 2013-12-12 Olympus Corp 半導体発光素子
US8933433B2 (en) 2012-07-30 2015-01-13 LuxVue Technology Corporation Method and structure for receiving a micro device
US8987765B2 (en) * 2013-06-17 2015-03-24 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device
CN104282678A (zh) * 2013-07-09 2015-01-14 鸿富锦精密工业（深圳）有限公司 具有光感测功能的发光显示器
JP6294670B2 (ja) 2014-01-07 2018-03-14 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
JP6519176B2 (ja) 2014-12-25 2019-05-29 大日本印刷株式会社 Ｌｅｄ素子用基板及びｌｅｄ表示装置
KR102467420B1 (ko) * 2015-08-31 2022-11-16 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
KR102417117B1 (ko) * 2015-10-22 2022-07-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102661474B1 (ko) 2016-04-11 2024-04-29 삼성디스플레이 주식회사 디스플레이 장치
CN107437551B (zh) * 2016-05-25 2020-03-24 群创光电股份有限公司 显示装置及其制造方法
KR102651097B1 (ko) 2016-10-28 2024-03-22 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
US10319880B2 (en) * 2016-12-02 2019-06-11 Innolux Corporation Display device
KR20180071743A (ko) 2016-12-20 2018-06-28 엘지디스플레이 주식회사 발광 다이오드 칩 및 이를 포함하는 발광 다이오드 디스플레이 장치
KR20180078941A (ko) * 2016-12-30 2018-07-10 (재)한국나노기술원 액티브 매트릭스 디스플레이용 led 소자 및 그의 제조방법
KR101902566B1 (ko) 2017-07-25 2018-09-28 엘지디스플레이 주식회사 발광 표시 장치 및 이의 제조 방법
KR101888857B1 (ko) 2017-11-23 2018-09-20 엘지디스플레이 주식회사 발광 소자 및 이를 이용한 표시 장치

Also Published As

Publication number Publication date
CN117769313A (zh) 2024-03-26
US20200168777A1 (en) 2020-05-28
JP2020088392A (ja) 2020-06-04
CN117750819A (zh) 2024-03-22
EP3657542A1 (en) 2020-05-27
KR102030323B1 (ko) 2019-10-10
CN111223888B (zh) 2023-12-22
US11094867B2 (en) 2021-08-17
CN111223888A (zh) 2020-06-02

Similar Documents

Publication Publication Date Title
JP6975759B2 (ja) 表示装置及び表示装置の製造方法
US10937815B2 (en) Light emitting diode display device
EP3316302B1 (en) Light emitting diode display device
KR102538424B1 (ko) 발광 소자 및 이를 이용한 표시 장치
CN108206234B (zh) 发光二极管芯片及包括该芯片的发光二极管显示设备
CN109215516B (zh) 显示装置及其制造方法
KR101888857B1 (ko) 발광 소자 및 이를 이용한 표시 장치
KR20230027132A (ko) 발광 소자 및 이를 이용한 표시 장치
US20230023304A1 (en) Light emitting diode display device
KR101895600B1 (ko) 표시 장치 및 이의 제조방법
KR20210078766A (ko) 마이크로 엘이디 표시 장치 및 이의 제조방법
TW202125810A (zh) 顯示裝置及其製造方法
CN113299677A (zh) 显示设备及用于显示设备的制造方法
KR20210082647A (ko) 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211012

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211108

R150 Certificate of patent or registration of utility model

Ref document number: 6975759

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150