CN109215516B - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN109215516B
CN109215516B CN201810687418.2A CN201810687418A CN109215516B CN 109215516 B CN109215516 B CN 109215516B CN 201810687418 A CN201810687418 A CN 201810687418A CN 109215516 B CN109215516 B CN 109215516B
Authority
CN
China
Prior art keywords
electrode
substrate
circuit board
wiring
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810687418.2A
Other languages
English (en)
Other versions
CN109215516A (zh
Inventor
李承哲
李昌昊
金汉锡
尹美罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170083773A external-priority patent/KR102495537B1/ko
Priority claimed from KR1020170171254A external-priority patent/KR101895600B1/ko
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN109215516A publication Critical patent/CN109215516A/zh
Application granted granted Critical
Publication of CN109215516B publication Critical patent/CN109215516B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0272—Details of drivers for data electrodes, the drivers communicating data to the pixels by means of a current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82103—Forming a build-up interconnect by additive methods, e.g. direct writing using laser direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/822—Applying energy for connecting
    • H01L2224/8221—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/82214—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

显示装置及其制造方法。本文中公开了边框区域减小的显示装置及其制造方法。设置在基板上的布线电极电连接到与基板接触的电路板的倾斜表面上设置的连接电极，并且连接电极与设置在电路板上的电路布线电连接。因此，不需要诸如用于将基板与电路板连接的焊盘部这样的非显示区域，使得能够减小边框区域。

Description

显示装置及其制造方法
技术领域
本公开涉及显示装置及其制造方法。更具体地，本公开涉及以下显示装置及其制造方法，在该显示装置中，能够在布线电极和电路板之间的连接结构中减小作为用于连接不同基板上的电极的非显示区域的边框区域。
背景技术
除了电视机或监视器的显示装置之外，显示装置还被广泛用作笔记本计算机、平板计算机、智能电话、便携式显示装置和便携式信息装置的显示屏。
显示装置可以分为反射型显示装置和发光型显示装置。反射型显示装置随着自然光或从外部灯具射出的光被显示装置反射而显示信息。发光显示装置在其中包括发光元件或光源，并且通过使用从发光元件或光源发射的光来显示信息。
发光元件可以使用能够发射各种波长的光的发光元件，或者可以使用发射白光或蓝光的发光元件连同能够改变所发射的光的波长的滤色器。
如上所述，为了在显示装置上显示图像，将多个发光元件设置在显示装置的基板上。为了控制每个发光元件单独发光，用于供应驱动信号或驱动电流的驱动元件与发光元件一起设置在基板上。根据待显示的信息的排列来分析设置在基板上的多个发光元件，以将所述信息显示在基板上。
换句话讲，多个像素设置在显示装置中，并且像素中的每一个都将薄膜晶体管用作作为驱动元件的开关元件。像素中的每一个与薄膜晶体管连接并且被驱动，使得显示装置在像素被单独操作时显示图像。
使用薄膜晶体管的代表性显示装置包括液晶显示装置和有机发光显示装置。在这些显示装置当中，液晶显示装置不是自发光显示装置，因此它需要设置在液晶显示装置的下方(后面)用于发光的背光单元。此背光单元使液晶显示装置的厚度增加。另外，不能够实现诸如具有此背光单元的柔性或圆形显示装置这样的具有各种形状的显示装置。此外，亮度和响应速度会降低。
另一方面，具有自发光元件的显示装置能够被制成比具有光源的显示装置薄，并且对于柔性和可折叠的显示装置是有利的。
具有自发光元件的此显示装置可以分为包含有机材料作为发光层的有机发光显示装置和使用微LED元件作为发光元件的微LED显示装置。诸如有机发光显示装置和微LED显示装置这样的此自发光显示装置不需要附加的光源，因此能够用于具有各种形状的薄型显示装置。
然而，即使使用有机材料的有机发光显示装置不需要附加的光源，也存在由于湿气和氧气而可能出现有缺陷的像素的问题。因此，另外需要用多种技术思路使氧气和湿气的渗透最小化。
针对以上提到的问题，近年来，已对使用微小尺寸的微发光二极管作为发光元件的显示装置的研究和开发取得了进展。此发光显示装置已经因为其高图像质量且高可靠性而作为下一代显示器备受关注。
LED元件是利用当电流在半导体器件中流动时发光的特性的半导体发光元件。灯具、TV、各种显示装置等广泛采用这些LED元件。LED元件由n型半导体层、p型半导体层和它们之间的有源层构成。当电流流动时，n型半导体层中的电子和p型半导体层中的空穴在有源层中复合，从而发光。
对于实现采用LED元件作为单位像素的发光元件的发光显示装置，存在几点技术要求。最初，LED元件在诸如蓝宝石或硅(Si)这样的半导体晶片基板上结晶，并且结晶后的LED元件移动到其中设置有驱动元件的基板。在这样做时，需要用于将LED元件定位在与相应像素对应的位置处的复杂转移处理。
虽然可以使用无机材料形成LED元件，但是必须使它们结晶。为了使诸如GaN这样的无机材料结晶，无机材料必须在能够诱导结晶的基板上结晶。能够高效地诱导无机材料结晶的基板是半导体基板。如上所述，无机材料必须在半导体基板上结晶。
使LED元件结晶的处理也被称为外延、外延生长或外延处理。外延处理是指在具有特定取向关系的晶体表面上生长膜。为了形成LED元件的器件结构，GaN化合物半导体必须按pn结二极管的方式堆叠在基板上。此时，每个层是通过继承下层的结晶来生长的。
晶体内部的缺陷在电子-空穴复合过程中起到非辐射中心的作用。因此，在使用光子的LED器件中，形成每个层的晶体的结晶度对器件效率的影响大。
目前，通常主要使用蓝宝石基板作为基板。最近，正在进行对基于GaN的基板的研究。
用于使构成半导体基板上的LED元件的诸如GaN这样的无机材料结晶所需的半导体基板的价格高。因此，当使用大量LED作为显示装置的发光像素而非使用LED作为用于简单灯具或背光单元的光源时，存在制造成本增加的问题。
另外，如上所述，形成在半导体基板上的LED元件需要将其转移到显示装置的基板的步骤。在这样做时，难以将LED元件与半导体基板分离。此外，更难以将分离的LED元件正确地迁移到设计位置。
在将形成在半导体基板上的LED元件转移到用于实现显示装置的基板时，可以使用各种转移方法，包括使用诸如PDMS这样的基于聚合物材料的基板的方法、使用电磁力或静电力进行转移的方法或者逐一拾取和移动的方法等。正在进行对各种转移方法的研究。
此转移处理与制造显示装置的处理的产率有关，因此对于批量制造而言，逐一转移LED元件将会是低效的。
因此，需要精确的转移处理或技术，以使用由聚合物材料制成的转移基板将多个LED元件与半导体基板分离，从而将它们定位于显示装置的基板，尤其是与驱动元件连接的焊盘电极和设置在薄膜晶体管中的电力电极。
在上述转移处理或转移处理后的后续处理期间，可能存在缺陷，例如，LED元件在它移动或转移的同时根据诸如振动或热这样的条件而发生翻转。在寻找并恢复这些缺陷方面存在许多困难。
典型的转移处理将被如下描述为LED元件的转移处理的示例：在半导体基板上形成LED元件，并且在半导体层上形成电极，使得完成个体LED元件。随后，使半导体基板和PDMS基板(下文中被称为转移基板)彼此接触，以将LED元件移动到转移基板。考虑到在像素设置在实际显示基板上时它们之间的像素节距，必须将LED元件从半导体基板转移到转移基板。因此，当转移基板具有用于接纳LED元件的突出特征等时，突出特征等必须按像素节距而彼此分隔开。
随后，将激光透过半导体基板的后表面照射到LED元件上，由此将LED元件与半导体基板分离。在照射激光的处理中，当将LED元件与半导体基板分离时，由于激光的高度能量集中，导致半导体基板的GaN材料会物理上快速地扩展，从而可能造成冲击。(这被称为主转移。)
随后，转移到转移基板上的LED元件被转移到显示装置的基板上。在基板上设置用于绝缘/保护薄膜晶体管的钝化层，然后在钝化层上设置粘合层。
当使转移基板与显示装置的基板接触以承受压力时，通过钝化层上的粘合层将转移到转移基板上的LED元件转移到显示装置的基板。
如果转移基板和LED元件之间的粘合力小于显示装置的基板和LED元件之间的粘合力，则转移基板上的LED元件可以被容易地转移到显示装置的基板。(这被称为辅转移。)
半导体基板的大小基本不同于显示装置的基板的大小，通常小于显示装置的基板的大小。由于面积和大小的这些差异，通过将显示装置的基板分成多个子区域来重复上述的主转移处理和辅转移处理，使得LED元件能够被转移到显示装置的相应像素中。
形成在半导体基板上的LED元件根据其类型可以是红色LED元件、蓝色LED元件和绿色LED元件，或者可以是白色LED元件。在使用发射不同波长的光的LED元件来实现显示装置的像素的方法中，上述的主转移处理和辅转移处理的次数会进一步增加。
LED元件由诸如GaN这样的化合物半导体构成，并且由于无机材料的性质，导致能够注入高电流，由此实现高亮度。另外，由于受到诸如热、湿气和氧气这样的环境的影响较小，导致LED元件的可靠性高。
此外，LED元件具有高于有机发光显示装置的内部量子效率的约90％的内部量子效率。因此，存在它能够显示高亮度图像并且消耗较少电力的优点。
另外，与有机发光显示装置不同，在使用无机材料时，氧气和湿气带来的影响是可忽略的。因此，不需要使湿气和氧气渗透最小化的附加的封装层或基板，并因此能够减小显示装置的作为其中设置有封装层或基板的边缘区域的非显示区域。
然而，为了将设置在显示装置上的电极与电路板连接，需要用于设置焊盘电极并建立柔性基板和焊盘电极之间的连接的区域。此非显示区域必须形成在显示装置的侧表面中的任一个中。
为了设置焊盘电极并且与电路板建立连接，可料想到将布线延伸到显示装置的后表面上。然而，在侧表面上设置布线或者将布线延伸贯穿基板中的孔时，会存在许多处理问题。
最近，已经进行了许多研究活动来实现具有通过减小非显示区域彼此连接的多个显示装置的多屏显示装置。
发明内容
如上所述，在采用LED元件的显示装置中，既不需要封装层也不需要封装基板，因此能够减小边框区域。因此，使用多个显示装置来实现模块化显示装置是有利的。然而，由于此模块化显示装置也需要连接到电路板或电路部件，因此可能难以进一步减小作为显示装置之间的边框区域的非显示区域。
本公开的一个目的是提供一种能够被用来实现包括LED元件的模块化显示装置的具有减小的边框区域的显示装置及其制造方法。
本公开的另一个目的是提供邻近的显示装置之间的边界减小的多屏显示装置。
应该注意，本公开的目的不限于上述目的，并且本领域技术人员将根据以下描述而清楚本公开的其它目的。
根据本公开的一个方面，提供了一种作为非显示区域的边框区域减小的显示装置。在基板上设置有驱动元件、发光元件和布线电极，并且用电路板覆盖布线电极的至少一部分。连接电极与布线电极连接并且延伸到电路板的上表面。电路板的一侧具有锥形形状，使得连接电极能够平滑地延伸到电路板的上表面。以这种方式，在将布线电极与电路板的上表面连接时不使用单独的非显示区域，因此能够减小边框区域。
根据本公开的另一个方面，提供了一种用于制造边框区域减小的显示装置的方法。在基板上设置驱动元件和布线电极，然后在基板上设置发光元件。电路板附接到基板，使得它覆盖布线电极的至少一部分，并且电路板的侧表面在其中布线电极的至少一部分敞开的区域中具有锥形形状。随后，提供与布线电极连接并且沿着电路板的锥形形状延伸到电路板的上表面的连接电极，由此使边框区域减小。
根据本公开的另一个方面，提供了一种模块化显示装置或多屏显示装置。由基板上的数据电极和栅极限定像素区域。在像素区域中设置至少一个驱动元件和与驱动元件连接的LED元件。
在基板上设置作为数据电极或栅极的第一电极，并且通过布线电极将第一电极与基板的后表面上的第二电极电连接。布线电极设置在基板的侧表面上，使得第一电极和第二电极彼此电连接。布线电极从基板的侧表面部分地延伸到基板的前表面和后表面，并且与第一电极和第二电极连接。
布线电极可以由多个电极构成，并且可以由包含导电材料的混合材料构成。
根据本公开的示例性实施方式，能够通过采用其结构能够提高发光元件的发光效率的发光元件来提高显示装置的发光效率。另外，通过采用发光元件，能够节省显示装置的功耗。另外，通过增加能够被接纳在半导体器件中的发光元件的数目，能够节省制造成本。
根据本公开的示例性实施方式，显示装置具有将电极与后表面连接的布线电极，能够去除设置在边框区域中的焊盘部，由此减小或去除边框区域。另外，在根据本公开的示例性实施方式的多屏显示装置中，边框区域减小，使得即使屏幕模块彼此并排连接成格子形状，多个屏幕模块也能够显示单个无缝图像。因此，能够提高大屏幕上显示的图像的质量，由此改善观众在图像中的沉浸感。
根据一个实施方式，一种显示装置包括：基板，该基板具有驱动元件、发光元件和布线电极；电路板，该电路板被设置成覆盖所述布线电极的至少一部分；以及至少一个连接电极，所述至少一个连接电极与所述布线电极连接并且延伸到所述电路板的上表面，其中，所述电路板的与延伸到所述电路板的上表面的所述连接电极的路径对应的一个侧表面具有锥形形状。
可以在所述电路板的所述侧表面上设置缓冲层。所述缓冲层可以具有锥形形状。
可以在所述电路板和所述基板之间设置反射层。
所述布线电极可以与所述至少一个连接电极电连接。
虚设电极可以从所述基板延伸到所述电路板的上表面。所述虚设电极可以设置在将所述布线电极连接到电路布线的连接电极之间，以便使由于静电放电导致的损害最小化。所述虚设电极或所述连接电极可以具有从菱形、圆形、波形和条形形状中选择的一种形状。
所述电路板可以是柔性板。所述电路板的至少一部分可以附接到所述基板。
可以在所述电路板上设置电路布线。所述布线电极可以经由所述连接电极电连接到所述电路布线。
根据另一个实施方式，一种用于制造显示装置的方法包括以下步骤：在基板上设置驱动元件、布线电极和发光元件；使具有锥形形状的侧表面的电路板与所述基板接触，以覆盖所述布线电极的至少一部分；以及将所述布线电极与所述电路板上的电路布线连接。
使具有锥形形状的侧表面的所述电路板与所述基板接触的步骤还可以包括以下步骤：使用粘合剂将所述基板和所述电路板接合，并且在所述电路板的一个侧表面上设置锥形形状的缓冲层。
将所述布线电极与所述电路板上的所述电路布线连接的步骤可以包括以下步骤：涂布导电材料以使得所述布线电极的一部分与所述电路布线连接，然后使用激光对连接电极进行构图。
根据另一个实施方式，提供了一种显示装置，该显示装置具有在基板上的第一电极和在所述基板的后表面上的第二电极，其中，使用微LED元件作为像素的发光元件，并且所述第一电极经由被实现为所述基板的侧表面上的多个精细电极的多个连接电极图案与所述第二电极连接。
所述多个精细电极中的一些可以是虚设电极。
所述第一电极可以是设置在所述基板上的选通线或数据线。
电路可以与所述基板的后表面上的所述第二电极连接。
可以在所述布线电极上设置绝缘层。
应该注意，本公开的效果不限于上述效果，并且本领域技术人员将根据以下描述而清楚本公开的其它效果。
发明内容并不是指定所附的权利要求的基本特征，因此权利要求的范围不受此限制。
附图说明
图1是根据本公开的示例性实施方式的发光元件的示意性平面图；
图2是用于例示根据图1中示出的示例性实施方式的单位像素的配置的电路图；
图3是用于例示根据本公开的示例性实施方式的发光元件的布置的截面图；
图4是用于例示根据本公开的示例性实施方式的发光元件的截面图；
图5A和图5B是用于例示根据本公开的示例性实施方式的电路板和电极之间的连接的示意图；
图6是用于例示根据本公开的示例性实施方式的连接电极的各种配置的示意图；
图7A和图7B是用于例示连接电极的电连接关系的示意性截面图；
图8A、图8B、图8C、图8D和图8E是用于例示根据本公开的示例性实施方式的制造半导体装置的方法的示意图。
图9是例示根据图1中示出的示例性实施方式的显示装置的后表面的平面图；
图10是沿着图1的线I-I’截取的截面图；
图11是用于例示根据本公开的示例性实施方式的电极之间的连接的示意图；以及
图12是例示根据本公开的示例性实施方式的使用显示装置的多屏显示装置的示意图。
具体实施方式
根据下面参照附图对示例性实施方式的描述，本公开的优点和特征以及实现它们的方法将变得清楚。然而，本公开不限于本文中公开的示例性实施方式，而是可按各种不同方式来实现。提供这些示例性实施方式，使得本公开的公开内容是彻底的，并且将本公开的范围充分传达给本领域技术人员。要注意，本公开的范围只由权利要求限定。
在附图中给出的元件的图、尺寸、比率、角度、数量仅仅是例示性的而非限制性的。在通篇说明书中，相似的参考标号表示相似的元件。另外，在描述本公开时，可省略对公知技术的描述，以便不会不必要地混淆本公开的主旨。要注意，说明书和权利要求中使用的术语“包括”、“具有”、“包含”不应该被解释为限于此后列出的含义，除非另外具体声明。在参照单数名词(例如，“一”、“一个”、“该”)时使用不定冠词或定冠词的情况下，这包括该名词的复数，除非另外具体声明。
在描述这些元件时，即使没有明确声明，也将它们解释为包括误差余量。
在描述诸如“元件A在元件B上”、“元件A在元件B上方”、“元件A在元件B下方”和“元件A在元件B旁边”这样的位置关系时，在元件A和B之间可设置另一个元件C，除非明确使用了术语“直接”或“正好”。
在描述时间关系时，诸如“之后”、“随后”、“接下来”和“之前”这样的术语不限于“正好...之后”、“正好...随后”、“正好...接下来”和“正好...之前”等，除非另外指明。
在描述诸如“信号从节点A传送到节点B”这样的信号流时，除非明确地使用术语“直接地”或“直接”，否则可经由另一个节点将信号从节点A传送到节点B。
在说明书和权利要求中，术语第一、第二、第三等用于区分类似元件，而不必用于描述顺序或时间顺序。这些术语仅仅用于将一个元件与另一个区分开。因此，如本文中使用的，在本公开的技术思路内，第一元件可以是第二元件。
本公开的各种示例性实施方式的特征可被部分或全部地组合。如本领域技术人员将清楚理解的，技术上各种交互和操作是可能的。各种示例性实施方式可被单独或组合地实践。
下文中，将参照附图来详细地描述本公开的示例性实施方式。
图1是根据本公开的示例性实施方式的发光显示装置的平面图。图2是用于例示图1中示出的根据示例性实施方式的单位像素的配置的电路图。参照图1和图2，根据本公开的示例性实施方式的发光显示装置100包括基板110，在基板110中限定了非显示区域IA和其中设置有多个单位像素UP的显示区域AA。
单位像素UP中的每一个可以包括在基板110的正面110a上的多个子像素SP1、SP2和SP3。虽然子像素SP1、SP2和SP3通常可以分别发射红光、蓝光和绿光，但是这不是限制性的。例如，子像素可以包括发射白光的子像素。
基板110可以是由玻璃或塑料材料制成的薄膜晶体管阵列基板。它可以通过将两个或更多个基板附接在一起或者通过堆叠两个或更多个层来形成。非显示区域IA可以被限定为基板110上的除了显示区域AA之外的区域，该区域可以具有相对非常小的宽度并且可以被限定为边框区域。
多个单位像素UP设置在显示区域AA中。单位像素UP在显示区域AA中被布置成使得它们沿着x轴方向具有预定的第一参考像素节距并且沿着y轴方向具有预定的第二参考像素节距。第一参考像素节距可以被限定为邻近单位像素UP的中心之间的距离。与第一参考像素节距相似，第二参考像素节距可以被限定为参考方向上的邻近单位像素UP的中心之间的距离。
类似于第一参考像素节距和第二参考像素节距，每个单位像素UP的子像素SP1、SP2和SP3之间的距离也可以被限定为第一参考子像素节距和第二参考子像素节距。
在包括LED元件150作为LED元件的发光显示装置100中，非显示区域IA的宽度可以小于上述的像素节距或子像素节距。当用发光显示装置100实现多屏显示装置时，非显示区域IA的宽度小于像素节距或子像素节距，因此能够实现基本没有边框区域的多屏显示装置。
为了实现没有或基本没有边框区域的这种多屏显示装置，在发光显示装置100的显示区域中，第一参考像素节距、第二参考像素节距、第一参考子像素节距和第二参考子像素节距可以保持恒定。另选地，通过将显示区域AA分成数个子区域使得不同的子区域具有不同的节距，并且通过使与非显示区域IA邻近的子区域的像素节距大于其它子区域的像素节距，能够使边框区域的大小小于像素节距。
然而，在具有不同像素节距的发光显示装置100中，会出现图像的失真。为了克服它，按照相比于考虑到像素节距的邻近区域对图像数据进行采样这样的方式执行图像处理。通过这样做，能够在抑制图像失真的同时减小边框区域。
然而，为了减小非显示区域IA的大小，对于用于连接到向具有LED元件150的单位像素UP供电并且发送数据信号/从单位像素UP接收数据信号的电路的焊盘区域和用于驱动IC的区域等，需要最小的面积。
将参照图2来描述发光显示装置100的单位像素UP中的每一个的子像素SP1、SP2和SP3的配置和电路结构。在基板110的前表面110a上设置像素驱动线，并且像素驱动线向多个子像素SP1、SP2和SP3中的每一个供应必要的信号。根据本公开的示例性实施方式，像素驱动线包括多条选通线GL、多条数据线DL、多条驱动电力线DPL和多条公共电力线CPL。
多条选通线GL设置在基板110的正面110a上并且沿着基板110的第一水平轴方向X延伸，同时沿着第二水平轴方向Y彼此分隔开。
多条数据线DL设置在基板110的正面110a上，使得它们与选通线GL交叉并且沿着基板110的第二水平轴方向Y延伸，同时沿着第一水平轴方向X彼此分隔开。
驱动电力线DPL设置在基板110上，使得它们与数据线DL平行并且可以与数据线DL一起形成。驱动电力线DPL中的每一条将外部源所提供的像素驱动电力提供给邻近的子像素SP。
公共电力线DPL设置在基板110上，使得它们与选通线DL平行并且可以与选通线GL一起形成。公共电力线CPL中的每一条将外部源所提供的公共电力提供给邻近的子像素SP1、SP2和SP3。
多个子像素SP1、SP2和SP3中的每一个设置在由相应的选通线GL和数据线DL限定的子像素区域中。多个子像素SP1、SP2和SP3中的每一个可以被限定为实际发射的光的最小单位区域。
彼此邻近的至少三个子像素SP1、SP2和SP3可以形成用于呈现颜色的单个单位像素UP。例如，单个单位像素UP可以包括沿着第一水平轴方向X彼此邻近的红色子像素SP1、绿色子像素SP2和蓝色子像素SP3，并且还可以包括用于提高亮度的白色子像素。
可选地，多条驱动电力线DPL中的每一条可以设置在相应的单位像素UP中。然后，单位像素UP中的每一个的至少三个子像素SP1、SP2和SP3共享一条驱动电力线DPL。结果，能够减少用于驱动子像素SP1、SP2和SP3的驱动电力线的数目，使得每个单位像素UP的开口率能够增加达减少的驱动电力线的数目，或者每个单位像素UP的大小能够减小。
根据本公开的示例性实施方式的多个子像素SP1、SP2和SP3中的每一个包括像素电路PC和LED元件150。
像素电路PC设置在子像素SP中的每一个中限定的电路区域中，并且与邻近的选通线GL、数据线DL和驱动电力线DPL连接。像素电路PC基于从驱动电力线DPL供应的像素驱动电力，响应于来自选通线GL的扫描脉冲而根据来自数据线DL的数据信号来控制流过LED元件150的电流。根据本公开的示例性实施方式，像素电路PC包括开关薄膜晶体管T1、驱动薄膜晶体管T2和电容器Cst。
开关薄膜晶体管T1可包括与选通线GL连接的栅极、与数据线DL连接的第一电极和与驱动薄膜晶体管T2的栅极N1连接的第二电极。根据电流方向，开关薄膜晶体管T1的第一电极和第二电极可以是源极和漏极，或反之亦然。开关薄膜晶体管T1响应于供应到选通线GL的扫描脉冲而导通/截止，以将供应到数据线DL的数据信号供应到驱动薄膜晶体管T2。
驱动薄膜晶体管T2因开关薄膜晶体管T1所供应的电压和/或电容器Cst的电压而导通，以控制从驱动电力线DPL流向LED元件150的电流的量。为此目的，根据本公开的示例性实施方式的驱动薄膜晶体管T2包括与驱动薄膜晶体管T1的第二电极N1连接的栅极、与驱动电力线DPL连接的漏极和与LED元件150连接的源极。驱动薄膜晶体管T2基于开关薄膜晶体管T1所供应的数据信号来控制从驱动电力线DPL流向LED元件150的数据电流，以控制LED元件150的发光。
电容器Cst设置在其中驱动薄膜晶体管T2的栅极N1和源极彼此交叠的区域中，并且存储与供应到驱动薄膜晶体管T2的栅极的数据信号对应的电压，以用所存储的电压使驱动薄膜晶体管T2导通。
可选地，像素电路PC还可以包括用于补偿驱动薄膜晶体管T2的阈值电压的变化的至少一个补偿薄膜晶体管，并且还可以包括至少一个辅助电容器。像素电路PC还可以根据薄膜晶体管和辅助电容器的数目而接收诸如初始化电压这样的补偿电力。因此，根据本公开的示例性实施方式的像素电路PC像有机发光显示装置的子像素那样通过电流驱动方式来驱动LED元件150，因此像素电路PC能够适用于本领域中已知的有机发光显示装置的像素电路。
LED元件150设置在多个子像素SP1、SP2和SP3中的每一个中。LED元件150与子像素SP的像素电路PC和公共电力线CPL电连接，使得它在电流从像素电路PC(即，驱动薄膜晶体管T2)通过其流向公共电力线CPL时发光。根据本公开的示例性实施方式的LED元件150可以是发射红光、绿光、蓝光和白光中的一种的光学元件或发光二极管芯片。发光二极管芯片可以具有但不限于1至100微米的规模。芯片的大小可以小于子像素区域中的除了像素电路PC所占据的电路区域以外的剩余发光区域的大小。
图3是例示根据本公开的示例性实施方式的发光元件的布置的截面图。下文中，将结合图1和图2参照图3进行描述。
根据本公开的示例性实施方式的显示装置的子像素SP1、SP2和SP3中的每一个包括钝化层113、LED元件150、平整层115-1和115-2、像素电极PE和公共电极CE。
尽管在图3中基板110被示出为相对薄，但是基板110可以比形成在基板110上的层结构的整体厚度厚得多。基板110可以由多个层构成，或者可以通过将多个基板附接在一起来形成。
像素电路PC包括开关薄膜晶体管T1、驱动薄膜晶体管T2和电容器C。像素电路PC与上述的像素电路相同；因此，将省略冗余的描述。下文中，将以示例的方式描述驱动薄膜晶体管T2的结构。
驱动薄膜晶体管T2包括栅极GE、半导体层SCL、源极SE和漏极DE。
栅极GE与选通线GL一起设置在基板110上。栅极GE被栅绝缘层112覆盖。栅绝缘层112可以由用无机材料(例如，硅氧化物(SiOx)和硅氮化物(SiNx))制成的单层或多层组成。
半导体层SCL以预定图案(或者按岛的方式)设置在栅绝缘层112上，使得它与栅极GE交叠。半导体层SCL可以由半导体材料制成，但不限于半导体材料，该半导体材料由非晶硅、多晶硅、氧化物和有机材料中的一种构成。
源极SE被设置成使得它与半导体层SCL的一侧交叠。源极SE与数据线DL和驱动电力线DPL一起设置。
漏极DE被设置成使得它与半导体层SCL的另一侧交叠并且与源极SE分隔开。漏极DE与源极SE一起设置，并且从邻近的驱动电力线DPL分支或伸出。
另外，像素电路PC的开关薄膜晶体管T1以与驱动薄膜晶体管T2相同的结构设置。此时，开关薄膜晶体管T1的栅极从选通线GL分支或伸出。开关薄膜晶体管T1的第一电极从数据线DL分支或伸出。开关薄膜晶体管T1的第二电极通过形成在栅绝缘层112中的通孔与驱动薄膜晶体管T2的栅极GE连接。
钝化层113形成在基板110的整个表面上方，使得它覆盖子像素SP，即，像素电路PC。钝化层113保护像素电路PC并且提供平坦的表面。钝化层113可以由诸如苯并环丁烯或感光亚克力这样的有机材料制成。优选地，钝化层113可以由用于一般处理的感光丙烯酸材料制成。
根据本公开的示例性实施方式的LED元件150可以利用粘合构件114设置在钝化层113上。另选地，LED元件150可以设置在钝化层113中形成的凹陷中。当LED元件设置在凹陷中时，钝化层113的倾斜表面可以将LED元件150所发射的光沿着特定方向引导，以提高发光效率。
LED元件150与像素电路PC和公共电力线CPL电连接，使得随着电流从像素电路PC(即，驱动薄膜晶体管T2)通过其流向公共电力线CPL，它发光。根据本公开的示例性实施方式的LED元件150包括发光层EL、第一电极(或阳极端子)E1和第二电极(或阴极端子)E2。
随着电子和空穴根据在第一电极E1和第二电极E2之间流动的电流而复合，LED元件150发光。
平整层115-1和115-2设置在钝化层113上，使得它覆盖LED元件150。具体地，平整层115-1和115-2以足够的厚度设置在钝化层113上，以覆盖钝化层113的整个表面，即，LED元件150和前表面的其余部分。
平整层115-1和115-2可以由单层组成。另选地，如附图中所示，平整层115-1和115-2可以由包括第一平整层115-1和第二平整层115-2的多层结构组成。
平整层115-1和115-2在钝化层113上方提供平坦表面。另外，平整层115-1和115-2用于固定LED元件150的位置。
像素电极PE将LED元件150的第一电极E1连接到驱动薄膜晶体管T2的漏极DE。第一电极E1可根据薄膜晶体管T2的配置而与源极SE连接。像素电极PE可以被限定为阳极。根据本公开的示例性实施方式的像素电极PE设置在与LED元件150的第一电极E1和驱动薄膜晶体管T2交叠的平整层115-1和115-2的前表面上。像素电极PE通过形成在钝化层113以及平整层115-1和115-2中的第一电路接触孔CCH1与驱动薄膜晶体管T2的漏极DE或源极电连接，并且通过形成在平整层115-1和115-2中的电极接触孔ECH与LED元件150的第一电极E1电连接。因此，LED元件150的第一电极E1通过像素电极PE与驱动薄膜晶体管T2的漏极DE或源极SE电连接。
虽然在以上描述中漏极DE与像素电极PE连接，但是如本领域技术人员期望的，源极SE也可以与像素电极PE连接。
如果显示装置是顶部发光类型，则像素电极PE可以由透明导电材料制成，而如果显示装置是底部发光类型，则像素电极PE可以由反射导电材料制成。透明导电材料可以是但不限于铟锡氧化物(ITO)、铟锌氧化物(IZO)等。反射导电材料可以是但不限于Al、Ag、Au、Pt或Cu。由反射导电材料制成的像素电极PE可以由包含反射导电材料的单层或通过将单层一个叠一个地堆叠而形成的多层组成。
公共电极CE将LED元件150的第二电极E2与公共电力线CPL电连接，并且可以被限定为阴极。公共电极CE设置在与公共电力线CPL交叠同时与LED元件150的第二电极E2交叠的平整层115-1和115-2的前表面上。公共电极CE可以由与像素电极PE相同的材料制成。
根据本公开的示例性实施方式，公共电极CE的一侧通过形成在与公共电力线CPL交叠的栅绝缘层112、钝化层113以及平整层115-1和115-2中形成的第二电路接触孔CCH2与公共电力线CPL电连接。公共电极CE的另一侧通过设置在与LED元件150的第二电极E2交叠的平整层115-1和115-2中形成的电极接触孔ECH与LED元件150的第二电极E2电连接。因此，LED元件150的第二电极E2通过公共电极CE与公共电力线CPL电连接。
根据本公开的示例性实施方式，可以通过使用沉积处理、光刻处理和蚀刻处理进行的电极构图处理来将像素电极PE和公共电极CE一起形成，沉积处理用于在包括第一电路接触孔CCH1和第二电路接触孔CCH2以及电极接触孔ECH的平整层115-1和115-2上沉积电极材料。因此，根据本公开的示例性实施方式，可以同时设置将LED元件150与像素电路PC连接的像素电极PE和公共电极CE，使得能够简化电极连接处理。此外，能够极大缩短用于将LED元件150与像素电路PC连接的处理时间，并且能够提高显示装置的产率。
在根据本公开的示例性实施方式的显示装置中，安装在子像素SP中的每一个中的LED元件150可以被粘合构件114固定。
粘合构件114主要固定子像素SP中的每一个的LED元件150。根据本公开的示例性实施方式，粘合构件114与LED元件150的底部接触。这样防止了LED元件150在安装处理期间发生错位，并且能够有助于LED元件150与用于迁移的中间基板平滑地分离，由此使迁移LED元件150的处理中的缺陷最小化。
根据本公开的示例性实施方式，粘合构件114可以通过点缀在子像素SP中的每一个上并且在发光元件的安装处理中施加的压力作用下扩展而附接在LED元件150下方。因此，LED元件150的位置能够主要被粘合构件114固定。因此，根据本公开的示例性实施方式，通过简单地将LED元件150附接到表面来执行发光元件的安装处理，使得能够极大缩短发光元件的安装过程所花费的时间。
粘合构件114被插入钝化层113以及平整层115-1和115-2之间并且插入LED元件150和钝化层113之间。根据另一个示例，粘合构件114通常以均匀厚度涂覆在钝化层113的整个表面上，但是当形成接触孔时，可以去除粘合构件114中的其中将形成接触孔的部分。因此，根据本公开的示例性实施方式，粘合构件114恰在发光元件的安装处理之前以均匀厚度涂覆在钝化层113的整个前表面上，由此缩短了用于设置粘合构件114的处理时间。
根据本公开的示例性实施方式，粘合构件114设置在钝化层113的整个前表面上方，使得该示例的平整层115-1和115-2覆盖粘合构件114。
根据本公开的另一个示例性实施方式，存在用于分开地容纳LED元件150的凹陷，LED元件150可以在凹陷内部被粘合构件114附接。然而，能够根据用于实现显示装置的处理条件来消除用于容纳上述LED元件150的凹陷。
根据本公开的示例性实施方式，发光元件的安装处理可以包括将红色发光元件安装在红色子像素SP1中的每一个中的处理、将绿色发光元件安装在绿色子像素SP2中的每一个中的处理以及将蓝色发光元件安装在蓝色子像素SP3中的每一个中的处理，并且还可以包括将白色发光元件安装在白色子像素中的每一个中的处理。
根据本公开的示例性实施方式，安装处理可以只包括将白色发光元件安装在子像素中的每一个中的处理。在这种情况下，基板110包括与每个子像素交叠的滤色器层。滤色器层只透射白光当中的具有与相应子像素对应的颜色的波长的光。
根据本公开的示例性实施方式，安装处理可以只包括将第一颜色的发光元件安装在子像素中的每一个中的处理。在这种情况下，基板110包括与每个子像素交叠的波长转换层和滤色器层。波长转换层基于从发光元件入射的第一颜色的光中的一部分来发射第二颜色的光。滤色器层只透射由第一颜色的光和第二颜色的光的混合而产生的白光当中的具有与相应子像素对应的颜色的波长的光。第一颜色可以是蓝色，并且第二颜色可以是黄色。波长转换层可以包括基于第一颜色的光来发射第二颜色的光的荧光体或量子点。
图4是用于例示根据本公开的示例性实施方式的发光元件的截面图。
根据本公开的示例性实施方式，LED元件150包括发光层EL、第一电极E1、第二电极E2和介电层PAS。发光层EL包括第一半导体层151、有源层152和第二半导体层153。随着电子和空穴根据在第一电极E1和第二电极E2之间流动的电流而复合，LED元件150发光。
第一半导体层151可以是p型半导体层，第二半导体层153可以是n型半导体层。在下面的描述中，为了便于例示，它们被称为第一半导体层151和第二半导体层153。另外，根据电连接关系，即，根据形成电连接的半导体层，第一电极E1和第二电极E2可以被称为p型电极或n型电极。然而，为了便于例示，它们可以分别被称为第一电极和第二电极。另外，在下面的描述中，第一半导体层151和第二半导体层153将分别被描述为p型半导体层和n型半导体层。相反，第一半导体层151和第二半导体层153可以分别是n型半导体层和p型半导体层。
第一半导体层151设置在有源层152上，以将空穴提供到有源层152中。根据本公开的示例性实施方式，第一半导体层153可以由p-GaN半导体材料制成。p-GaN半导体材料可以是GaN、AlGaN、InGaN或AlInGaN。可以使用Mg、Zn、Be等作为用于掺杂第二半导体层153的杂质。
第二半导体层153将电子提供到有源层152中。根据本公开的示例性实施方式，第二半导体层153可以由n-GaN半导体材料制成。n-GaN半导体材料可以是GaN、AlGaN、InGaN或AlInGaN。可以使用Si、Ge、Se、Te、C等作为用于掺杂第二半导体层153的杂质。
在第二半导体层153上设置有源层152。有源层152具有多量子阱(MQW)结构，该MQW结构具有阱层和带隙比阱层的带隙高的屏障层。根据本公开的示例性实施方式，有源层152可以具有诸如InGaN/GaN这样的多量子阱结构。
第一电极E1与第一半导体层151电连接并且与作为驱动薄膜像素的驱动晶体管T2的漏极DE或源极SE连接。第二电极E2与公共电力线CPL连接。
第一电极E1可以是p型电极，并且第二电极E2可以是n型电极。可以根据第一电极E1和第二电极E2供应电子还是空穴(即，它们是与p型半导体层还是与n型半导体层电连接)来确定第一电极E1和第二电极E2的类型。然而，在下面的描述中，为了便于例示，它们被称为第一电极E1和第二电极E2。
根据本公开的示例性实施方式的第一电极E1和第二电极E2中的每一个可以由诸如Au、W、Pt、Si、Ir、Ag、Cu、Ni、Ti或Cr这样的金属材料或者其至少一种合金制成。根据本公开的另一个示例性实施方式，第一电极E1和第二电极E2中的每一个可以由透明导电材料制成。透明导电材料可以是但不限于铟锡氧化物(ITO)或铟锌氧化物(IZO)。
介电层PAS被设置成覆盖LED元件150的外部，具有用于敞开第一电极E1和第二电极E2的至少一部分的介电层敞口区域P-Open。介电层PAS可以由诸如SiNx和SiOx这样的材料制成，并且被设置成覆盖有源层152。
介电层PAS用于防止当LED元件150的第一电极E1和第二电极E2与像素电极PE或公共电极CE电连接时元件之间不期望的电连接。
另外，第二半导体层153、有源层152和第一半导体层151可以依次堆叠在半导体基板上，以形成LED元件150。半导体基板包含诸如蓝宝石基板或硅基板这样的半导体材料。可使用该半导体基板作为用于生长第二半导体层153、有源层152和第一半导体层151中的每一个的基板，然后可以借助基板分离处理与第二半导体层153分离。基板分离处理可以是激光剥离或化学剥离处理。因此，随着从LED元件150去除用于生长的半导体基板，LED元件150可以具有相对小的厚度并且可以被容纳在每个子像素SP中。
图5A和图5B是例示根据本公开的示例性实施方式的电路板和电极之间的连接的示意图。
结合图1至图4参照图5A和图5B，显示装置100可以包括具有布线电极117的基板110和具有电路布线122的电路板120。电路板120可以与控制芯片132集成，或者还可以包括具有单独的控制芯片132的控制板130。
LED元件150和驱动薄膜晶体管T2设置在基板110上并且被电连接以经由布线电极117接收驱动信号和电流。布线电极117可以由与基板110上的像素电极PE、公共电极CE或驱动薄膜晶体管T2的电极相同的材料制成。
电路板120包括多条电路布线122和焊盘123。如图5A中所示，当具有控制芯片132的控制板130被单独设置时，焊盘123经由柔性基板131与控制板130上的控制芯片132电连接。
如图5B中所示，当控制芯片132在电路板120上时，控制芯片132可以与电路板120上的电路布线122直接连接。
电路板120与基板110接触，使得它部分地覆盖布线电极117，从而使布线电极117的一部分敞开。电路板120具有锥形形状的倾斜表面125。电路板120可以是柔性板，并且电路板120的至少一部分可以附接到基板110。
将电路布线122与布线电极117电连接的连接电极140a设置在作为电路板120的侧表面的倾斜表面125上，使得连接电极140a不断开。
显示装置还可以包括在电路板120与基板110接触的侧表面上的缓冲层121，以便减小电路板120的倾斜表面125和基板110之间的台阶差。
缓冲层121支承将布线电极117与电路布线122连接的连接电极140a，并且减小电路板和基板之间的台阶差，使得在连接电极140a中不出现裂缝。结果，能够抑制由于电极断开而导致的缺陷并且提供电连接的稳定性。
显示装置100是朝向基板110的底部发射光的底部发光类型的，并且还可以包括在电路板120和基板110之间的反射层124，以提高发光效率。
布线电极117可以是诸如数据线DL和选通线GL这样的电极，并且可以是像素之间的电极。由于布线电极117经由连接电极140a与电路板120上的电路布线122连接，因此不必用单独的焊盘区域来设置用于连接到电路板120等的焊盘，由此减小作为非显示区域的边框区域。
图6是用于例示根据本公开的示例性实施方式的连接电极的各种配置的示意图。在将连接电极140a设置在形成为锥形形状的电路板120的倾斜表面125上时，可能难以将电路布线122与布线电极117对准以将它们电连接。
也就是说，难以将基板110与电路板120对准以使得电路布线122分别与布线电极117连接，并且难以设置连接电极140a。鉴于上文，通过以精细电极图案实现连接电极140a并且将它们设置在倾斜表面125上，电路布线122和布线电极117通过至少一个连接电极140a电连接。精细电极的图案可以包括具有比布线电极117和/或电路布线122更小的宽度和彼此之间的更小的分离距离的连接电极140a。
当呈精细电极图案的连接电极140a设置在倾斜表面125上时，连接电极140a之间的至少一个电极可以是不与任何连接关联的虚设电极140b。虚设电极140b能够减小图案的连接电极140a之间的静电等带来的影响。换句话讲，虚设电极140b能够使由于将布线电极117与电路布线122连接的连接电极140a之间的静电放电而导致的损害最小化。虚设电极140b或连接电极140a可以具有从菱形、圆形、波形和条形形状中选择的一种形状。
图7A和图7B是用于例示连接电极的电连接关系的示意性截面图。
如上所述，连接电极140a设置在电路板120的一个侧表面上的倾斜表面125上，以将布线电极117与电路布线122电连接，并且还可以包括缓冲层121。
在上述配置中，包括LED元件150的各种元件设置在基板10的被电路板120覆盖的表面上，并且平整层115设置在元件上方，使得布线电极117可以设置在平整层115上，以与连接电极140a连接。为此目的，还可以在平整层115上形成接触孔，以用于与平整层115下方的诸如数据线DL这样的电极连接。
另选地，布线电极117可以设置在平整层115下方(即，与基板110邻近)的基板110上。平整层115的至少一部分被去除，并且通过将缓冲层12沿着倾斜表面125设置来覆盖所得的台阶差以及电路板120的台阶差。因此，电路板和平整层115的台阶差减小，使得能够设置连接电极140a。
如此，缓冲层121沿着连接电极140a的路径设置，使得连接电极140a延伸到电路板120的上表面。以这种方式，与基板110邻近设置的布线电极117可以通过连接电极140a与电路布线122电连接。
如上所述，为了将其上具有布线电极117的基板110与电路板120上的电路布线122连接，连接电极140a设置在电路板120的一侧的具有锥形形状的倾斜表面125上，使得不必设置用于基板110和电路板120之间的电连接的焊盘等。结果，能够提供作为非显示区域的边框区域减小的显示装置100。
图8A、图8B、图8C、图8D和图8E是用于例示根据本公开的示例性实施方式的制造半导体装置的方法的示意图。
在基板210上设置布线电极217和LED元件250。布线电极217可以是数据线、选通线或用于供电的布线，并且可以是与驱动薄膜晶体管连接的电极。LED元件250形成在半导体基板上并且被转移并设置在基板210上。
随后，在其一侧具有锥形形状的倾斜表面225的电路板220设置在基板210上，使得它覆盖布线电极217的至少一部分。
设置电路板220可以包括：通过研磨等来处理电路板220以使得其一个侧表面具有倾斜表面225；以及将电路布线222和焊盘223设置在电路板220上。
另外，设置电路板220还可以包括在基板210上设置反射层224、设置用于固定基板210和电路板220的粘合层、对电路板220进行施压以及照射热或光以将其固化和附接。
随后，涂布导电材料240'，使得它覆盖倾斜表面225和电路布线222的至少一部分，同时覆盖布线电极217的至少一部分。然后，照射激光，以将导电材料240'固化成连接电极240。去除导电材料240'的未固化的部分，以对连接电极240进行构图。
导电材料240'是含有铜(Cu)的材料。被激光照射的区域被固化并被构图。未被激光照射的区域是能够使用诸如二氯苯这样的溶液去除并且可以是含有基于Cu的纳米颗粒的溶液的材料。
涂布并构图导电材料240'还可以包括设置缓冲层221，以便减小电路板220的倾斜表面225的台阶差。缓冲层221可以由光固化树脂或非导电聚合物材料制成。
用激光照射导电材料240'以对连接电极240进行构图并且将布线电极217与电路布线222电连接可以包括相对于布线电极217和电路布线222的位置来移动并调整激光。通过调整激光的移动路径以用其照射设置在倾斜表面225上的导电材料240'，连接电极240可以被设置为倾斜平面225上的具有对角线或直线图案的电极。
随后，该方法还可以包括将带有控制芯片232的控制板230与焊盘223连接。焊盘223和控制板230可以与柔性板231连接。为此目的，该方法还可以包括使用导电球进行施压。
如上所述，电路板220上的电路布线222经由连接电极240与布线电极217连接，使得具有倾斜表面225的电路板220附接到基板110并且将连接电极240设置在倾斜表面225上以连接电极，由此提供边框区域减小的显示装置。
参照图9，显示装置100还可以包括在基板110的后表面110b上的显示驱动电路，该显示驱动电路包括多个第一焊盘部PP1、多条第一路由线RL1、多个第二焊盘部PP2、多条第二路由线RL2、数据驱动电路310、选通驱动电路330、控制板350和定时控制器370。
第一焊盘部PP1设置在基板110的后表面的第一边缘上，使得它们以规则间隔彼此分隔开。第一焊盘部PP1中的每一个包括多个第一焊盘。
第一路由线RL1与设置在基板110的前表面110a上的多条像素驱动线(更具体地，多条数据线DL的端部)电连接，并且延伸到基板110的非显示区域中的基板110的侧表面和后表面，以与第一焊盘部PP1电连接。也就是说，多条第一路由线RL1中的每一条被设置成围绕基板110的第一侧的外侧表面。其一端与基板110的非显示区域IA中的多条数据线DL连接，并且其另一端与设置在基板110的后表面110b上的相应第一焊盘部PP1的第一焊盘连接。基板110的非显示区域IA可以是图1中示出的基板110的下边缘区域。
第二焊盘部PP2设置在基板110的后表面的第二边缘上，使得它们以规则间隔彼此分隔开。第二焊盘部PP2中的每一个包括多个第二焊盘。
第二路由线RL2与设置在基板110的前表面110a上的多条像素驱动线(更具体地，多条选通线GL的端部)电连接，并且延伸到基板110的非显示区域中的基板110的侧表面和后表面，以与第二焊盘部PP2电连接。也就是说，多条第二路由线RL2中的每一条被设置成围绕基板110的第二侧的外侧表面。其一端与基板110的非显示区域IA中的多条选通线GL连接，并且其另一端与设置在基板110的后表面110b上的相应第二焊盘部PP2的第二焊盘连接。基板110的非显示区域IA可以是图1中示出的基板110的右边缘区域。
在将设置在基板110的前表面110a上的选通线GL和数据线DL经由第一路由线RL1和第二路由线RL2与基板110的后表面110b上的电极或焊盘电连接时，考虑到电极的宽度等，可能存在诸如与基板10对准的处理期间电极之间发生短路这样的问题。下面，将详细地描述与这些问题关联的技术配置。
多个数据驱动电路310中的每一个包括多个数据柔性电路膜311和多个数据驱动集成电路313。
可以经由膜附接处理将多个数据柔性电路膜311中的每一个附接到设置在基板110的后表面100b上的多个第一焊盘部PP1。
虽然未在附图中具体示出，但是当基板110由两个或更多个基板组成时，数据驱动电路310和选通驱动电路330可以被分别安装在不同的基板上，然后可以被附接到基板110。在这种情况下，它们可以直接安装在基板110的后表面110b上。另选地，它们也可以直接安装在单个基板的后表面上。下文中，将描述如图9中所示的使用柔性电路膜311和331的配置。
多个数据驱动集成电路313中的每一个独立地安装在相应数据柔性电路膜311上。多个数据驱动集成电路313中的每一个都接收定时控制器370所提供的子像素数据和数据控制信号，并且响应于数据控制信号而将子像素数据转换成用于每个子像素的模拟电压数据并将其供应到相应的数据线DL。
可选地，多个数据驱动集成电路313可以不安装在数据柔性电路膜311上，而是可以直接安装在基板110的后表面110b上，使得它们分别与多个第一焊盘部PP1连接。根据玻上芯片技术，可以经由芯片安装处理将多个数据驱动集成电路313中的每一个安装在基板110的后表面100b上。在这种情况下，可去除数据柔性电路膜311，由此简化了数据驱动电路310的配置。
多个数据驱动电路330中的每一个包括多个选通柔性电路膜331和多个选通驱动集成电路333。
可以经由膜附接处理将多个选通柔性电路膜331中的每一个附接到设置在基板110的后表面100b上的多个第二焊盘部PP2。
多个选通驱动集成电路333中的每一个独立安装在相应的选通柔性电路膜331上。多个选通驱动集成电路333中的每一个基于定时控制器370所提供的选通控制信号来产生扫描脉冲，并且按预定次序将所产生的扫描脉冲供应到选通线GL。
可选地，多个数据驱动集成电路333可以不安装在选通柔性电路膜331上，而是可以直接安装在基板110的后表面110b上，使得它们分别与多个第二焊盘部PP2连接。根据玻上芯片技术，可以经由芯片安装处理将多个选通驱动集成电路333中的每一个安装在基板110的后表面100b上。在这种情况下，可去除选通柔性电路膜331，由此简化了选通驱动电路330的配置。
控制板350与多个数据柔性电路膜311中的每一个和多个选通柔性电路膜331中的每一个连接。例如，控制板350可以通过多条第一信号传输线缆STC1与多个数据柔性电路膜311电连接，并且通过多条第二信号传输线缆STC2与多个选通柔性电路膜331电连接。控制板350支承定时控制器370并且用于在显示驱动电路的元件之间进行信号和电力的传输。
定时控制器370安装在控制板350上，并且通过设置在控制板350上的用户连接器接收显示驱动系统所提供的定时同步信号和图像数据。定时控制器370基于定时同步信号根据显示区域AA的子像素布置结构来布置图像数据以产生子像素数据，并且将所产生的子像素数据提供到对应的数据驱动集成电路313。另外，定时控制器370基于定时同步信号来产生数据控制信号和选通控制信号，以便控制多个数据驱动集成电路313中的每一个和多个选通驱动集成电路333中的每一个的驱动定时。
另外，多个数据驱动集成电路313、多个选通驱动集成电路333和定时控制器370可以被实现为信号驱动集成电路。在这种情况下，单个集成驱动集成电路安装在基板110的后表面110b上，并且多条第一路由线RL1中的每一条和多条第二路由线RL2中的每一条可以被路由到基板110的后表面110b，以与设置在单个驱动集成电路中的对应通道电连接。在这种情况下，去除多个第一焊盘部PP1、多个第二焊盘部PP2、多个数据柔性电路膜511和多个选通柔性电路膜331。
另外，在该示例中，基板110的每个角部可以被倒角以具有预定的角度或长度，或者被倒圆以具有预定曲率。因此，根据本公开的示例性实施方式，可以容易地在基板110的外侧壁的角部和外侧不断开地形成多条第一路由线RL1和多条第二路由线RL2。
图10是根据本公开的示例性实施方式的沿着图1中示出的线I-I’截取的截面图。参照图10，根据本公开的示例性实施方式的显示装置包括基板110和布线电极510。
基板110可以被限定为薄膜晶体管阵列基板。根据本公开的示例性实施方式的基板110可以包括底板、像素驱动布线和多个子像素，并且可以由附接在一起的一个或更多个基板组成。
基板110可以由玻璃或塑料材料(优选地，玻璃材料)制成。基板110包括显示区域AA和非显示区域IA(BA)。显示区域AA可以被限定为基板110的除了边缘之外的区域，并且还可以被限定为其中设置有被限定为像素电路PC的子像素的区域。非显示区域IA可以被限定为显示区域AA的外周。非显示区域IA具有相对小的宽度，并且也可以被限定为边框区域。
用于驱动像素和供电的布线(尤其是诸如数据线DL这样的驱动布线)设置在基板110的前表面110a上，以供应驱动像素必需的信号。根据本公开的示例性实施方式的像素驱动布线包括多条数据布线、多条选通布线、多条驱动电力布线和多条公共电力布线。
设置在基板110的前表面110a上的布线通过连接电极510与基板110的后表面110b连接。如上面针对图9描述的，包括定时控制器370的控制板350设置在基板110的后表面110b上，并且信号传输线缆STC经由控制板350和焊盘部PP与路由线RL连接。
路由线RL可以与焊盘部PP电连接并且与信号传输线缆STC电连接。路由线RL与布线电极510电连接。
如上所述，布线电极510被设置成使得它覆盖基板110的侧表面，并且将设置在基板110的前表面110a上的诸如数据线DL这样的电极与设置在基板110的后表面110b上的路由线RL电连接。
虽然在图中未示出，但是与布线电极510连接的焊盘部还可以设置在数据线DL的端部处，以便于数据线DL和布线电极510之间进行电连接。
布线电极510可以由诸如银(Ag)这样的高导电性材料和粘性墨水的混合物制成，或者可以是导电材料的混合物，以便减小电阻并且容易设置在基板110的侧表面上。然而，要理解的是，本公开不限于此。
可以用用于防止氧化的抗氧化层或钝化层覆盖布线电极510。抗氧化层或钝化层可以按单独胶带的方式附接在布线电极510上。
如上所述，通过使用布线电极501将与设置在基板110的前表面110a上的像素电路PC连接的诸如数据线DL这样的电极电延伸到基板110的后表面110b，不必在基板110的前表面110a上设置可以形成诸如路由线RL和抗静电电路这样的其它电气电路的元件。结果，能够显著减小非显示区域IA的宽度。
以这种方式，非显示区域IA的大小显著减小，使得能够避免用户在使用多个显示装置的多屏显示装置中看到边框区域。为了避免非显示区域IA在多屏显示装置中对于用户是可见的，非显示区域IA的宽度需要小于由多个像素组成的单位像素之间的距离的一半。上述布线电极510使得非显示区域IA的宽度能够显著减小。
根据本公开的示例性实施方式的基板110可以在前表面110a和每个侧表面之间的每个上角部处包括倾斜部分或弯曲部分。基板110的侧表面的角部可以通过倒角工艺被倒角为具有预定角度或长度，或者通过研磨处理(或基板倒圆处理)被倒圆以具有预定曲率。
因为基板110的侧表面的角部并不尖锐，而是具有倾斜或弯曲的形状，所以布线电极510能够从基板110的前表面110a的部分通过侧表面延伸到基板110的后表面110b。
可选地，基板110的一侧可以通过研磨处理(或基板倒圆处理)而具有弯曲表面，该弯曲表面具有预定曲率，例如，半圆形或半椭圆形形状的横截面。
布线电极510将数据信号供应到多条数据线DL中的每一条。虽然在附图中示出了数据线DL，但是本公开不限于此。它可以是从显示区域AA延伸的电极。
布线电极510可以延伸到基板110的后表面110b并且可以与路由线RL电连接。路由线RL经由焊盘部PP与信号传输线缆STC电连接，并最终与具有定时控制器370的控制板350连接。
在附图中，布线电极510覆盖基板110的前表面110a上的数据线DL和基板110的后表面110b上的路由线RL，以与其电连接。然而，要理解的是，布线电极510可以被数据线DL和路由线RL覆盖。
为了描述本公开的示例性实施方式，从设置在基板110的前表面110a上的数据线DL通过布线电极510到基板110的后表面110b的电连接已经在以上被作为示例进行了描述。要理解的是，显示区域AA中的其它元件也可以通过布线电极510利用上述连接与基板110的后基板110b电连接。
如此，在根据本公开的示例性实施方式的显示装置中，基板110的前表面110a上的电极可以通过布线电极510与基板110的后表面110b上的元件电连接，使得显示装置能够具有适于减小在多屏显示装置中的彼此连接的显示装置之间的边界的非显示区域IA(BA)。
图11是用于例示根据本公开的示例性实施方式的电极之间的连接的示意图。
将参照图11描述布线电极510和电极之间的上述连接。至少一条数据线DL设置在基板110的前表面110a上，并且路由线RL设置在基板110的后表面110b上。为了便于例示，数据线DL和布线RL可以分别被称为第一电极和第二电极。
多个布线电极510从基板110的前表面110a延伸到基板110的后表面110b。可以通过将粉末方式的诸如银(Ag)这样的高度导电材料与诸如墨水这样的固定溶液相混合并且将其印刷到基板110的侧表面上来设置布线电极510。
当通过印刷布线电极510将布线电极510布置在基板110的侧表面上时，布线电极510可以被印刷为具有8至10μm的宽度W'的精细电极511和512。
基板110的前表面110a和后表面110b上的多条数据线DL和路由线RL中的每一个电极的电极宽度W分别可以在50至80μm的范围内。
布线电极510可以通过将其印刷在基板110的侧表面上以使得其具有17至25μm的节距P来设置的。数据线DL和路由线RL可以通过至少一个布线电极510彼此连接。
顺带一提，布线电极510可以以宽或窄的间隔布置。根据布线电极510之间的间隔，布线电极510的精细电极511和512中的至少一个可以是与数据线DL和路由线RL都不连接的虚设电极512。
如上所述，布线电极510围绕基板110的侧表面，并且主要由诸如银(Ag)这样的高度导电材料制成。因此，可能必须将布线电极510与设置在显示装置边缘上的电极绝缘。
因此，布线电极510可以被用于表面绝缘的绝缘胶带覆盖，并且可以在布线电极510上设置导电率低的材料。如上所述，可以设置绝缘层或绝缘胶带来覆盖布线电极510，以便将布线电极510绝缘。另选地，布线电极510可以具有多层结构，在该多层结构中，导电率低的材料设置在顶部。通过这样做，能够在不附加地附接绝缘层或绝缘胶带的处理的情况下将布线电极绝缘。
如上所述，布线电极510可以被形成为印刷在基板110的侧表面上的精细电极511和512。精细电极511和512可以在基板110的侧表面上以垂直形状、弯曲形状或倾斜形状布置。设置在基板110的侧表面上的布线电极510可以被形成为各种精细电极511和512，使得根据数据线DL与路由线RL对准的精度(或者如果它们被设计成使得它们设置在不同的位置处)，将基板110的前表面110a上的数据线DL通过布线电极510与后基板110b上的路由线RL电连接。
图12是例示根据本公开的示例性实施方式的采用显示装置的多屏显示装置的示意图。
根据本公开的示例性实施方式的采用显示装置的多屏显示装置包括多个屏幕模块600-1、600-2、600-3和600-4以及外壳700。
屏幕模块600-1、600-2、600-3和600-4按N×M的矩阵布置，其中，N是等于或大于2的正整数，M是等于或大于2的正整数，以显示不同的图像或图像的子图像。多个屏幕模块600-1、600-2、600-3和600-4中的每一个包括上述显示装置；因此，将省略冗余描述。
根据本公开的示例性实施方式的采用显示装置的多个屏幕模块600-1、600-2、600-3和600-4可以经由模块连接构件在它们的侧表面上彼此附接。模块连接构件用于多个屏幕模块600-1、600-2、600-3和600-4中的两个邻近屏幕模块的侧表面之间的连接，以实现多屏显示装置。
在多个屏幕模块600-1、600-2、600-3和600-4中使用的每个模块采用根据本公开的示例性实施方式的非显示区域减小的显示装置，使得能够减小或去除由屏幕模块600-1、600-2、600-3和600-4之间的边界产生的暗区域。结果，能够在整个屏幕上显示无缝图像。
至此，已经参照附图详细地描述了本公开的示例性实施方式。然而，本公开不限于示例性实施方式，并且可在不脱离本公开的技术思路的情况下对其进行修改和变化。因此，本文中描述的示例性实施方式仅仅是例示性的，并不旨在限制本公开的范围。本发明的技术思路不受示例性实施方式的限制。因此，应该理解，上述实施方式不是限制性的，而是在所有方面都是例示性的。本发明所寻求的保护范围由所附的权利要求限定并且其所有等同物被理解为在本公开的真实范围内。

Claims (14)

1.一种显示装置，该显示装置包括：
基板，该基板具有发光元件以及用于向所述发光元件供应驱动信号和电流的布线电极；
电路板，该电路板设置在所述基板上并且覆盖所述布线电极的一部分，在所述电路板的第一表面上设置有多条电路布线；以及
多个连接电极，所述多个连接电极分别将所述基板上的所述布线电极与所述电路板的所述第一表面上的所述电路布线连接，
其中，所述电路板具有倾斜表面并且所述连接电极在所述倾斜表面上延伸到所述电路板的所述第一表面，其中，所述连接电极被实现为精细电极图案并且被设置在所述倾斜表面上，并且，所述精细电极图案包括具有比所述布线电极和所述电路布线更小的宽度和彼此之间的更小的分离距离的连接电极，并且
其中，所述电路布线和所述布线电极通过至少一个连接电极电连接。
2.根据权利要求1所述的显示装置，其中，所述电路板的所述第一表面与所述基板的表面平行。
3.根据权利要求1所述的显示装置，所述显示装置还包括：
所述基板上的缓冲层，该缓冲层在所述电路板的侧表面处并且位于所述连接电极下方，用于支承所述连接电极并且覆盖所述电路板和所述基板之间的台阶。
4.根据权利要求3所述的显示装置，其中，所述缓冲层具有锥形形状，所述锥形形状具有与所述电路板的所述倾斜表面对齐的倾斜表面，并且
其中，所述连接电极在所述基板和所述电路板的所述倾斜表面之间位于所述缓冲层的所述倾斜表面上。
5.根据权利要求1所述的显示装置，其中，在所述电路板和所述基板之间设置有反射层。
6.根据权利要求1所述的显示装置，其中，所述连接电极和/或至少一个虚设电极在所述电路板的倾斜表面上并且从所述基板延伸到所述电路板的所述第一表面。
7.根据权利要求1所述的显示装置，其中，在相邻的连接电极之间设置有至少一个虚设电极。
8.根据权利要求7所述的显示装置，其中，所述虚设电极是浮置的。
9.根据权利要求6所述的显示装置，其中，所述虚设电极和/或所述连接电极具有菱形、圆形、波形和条形形状中的至少一种形状。
10.根据权利要求1所述的显示装置，其中，所述电路板包括柔性板，并且所述电路板的至少一部分附接到所述基板。
11.根据权利要求1所述的显示装置，其中，所述布线电极包括选通线和/或数据线。
12.一种用于制造显示装置的方法，该方法包括以下步骤：
在基板上设置布线电极和发光元件；
在所述基板上设置电路板以覆盖所述布线电极的一部分，所述电路板具有上面设置有多条电路布线的第一表面、从所述第一表面向下倾斜的倾斜表面、以及在所述倾斜表面的端部处的侧表面；以及
在所述电路板的所述倾斜表面上设置连接电极，以用于分别将所述基板上的所述布线电极与所述电路板上的所述电路布线连接，其中，所述连接电极被实现为精细电极图案并且被设置在所述倾斜表面上，并且，所述精细电极图案包括具有比所述布线电极和所述电路布线更小的宽度和彼此之间的更小的分离距离的连接电极，
其中，所述电路布线和所述布线电极通过至少一个连接电极电连接。
13.根据权利要求12所述的方法，其中，在所述基板上设置所述电路板的步骤还包括以下步骤：
使用粘合剂将所述基板和所述电路板接合；以及
在所述基板上设置缓冲层，该缓冲层在所述电路板的所述侧表面处并且位于所述连接电极下方，用于支承所述连接电极并且覆盖所述电路板和所述基板之间的台阶，所述缓冲层具有锥形形状，该锥形形状具有与所述电路板的所述倾斜表面对齐的倾斜表面。
14.根据权利要求12或13所述的方法，其中，将所述布线电极与所述电路板上的所述电路布线连接的步骤还包括以下步骤：
涂布导电材料以使得所述布线电极的一部分分别与所述电路布线连接，然后使用激光对所述连接电极进行构图。
CN201810687418.2A 2017-06-30 2018-06-28 显示装置及其制造方法 Active CN109215516B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020170083773A KR102495537B1 (ko) 2017-06-30 2017-06-30 발광 표시 장치
KR10-2017-0083773 2017-06-30
KR10-2017-0171254 2017-12-13
KR1020170171254A KR101895600B1 (ko) 2017-12-13 2017-12-13 표시 장치 및 이의 제조방법

Publications (2)

Publication Number Publication Date
CN109215516A CN109215516A (zh) 2019-01-15
CN109215516B true CN109215516B (zh) 2021-12-24

Family

ID=62916399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810687418.2A Active CN109215516B (zh) 2017-06-30 2018-06-28 显示装置及其制造方法

Country Status (3)

Country Link
US (1) US10522524B2 (zh)
EP (2) EP4344389A3 (zh)
CN (1) CN109215516B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017073411A (ja) * 2015-10-05 2017-04-13 ソニー株式会社 発光装置
KR102316563B1 (ko) * 2017-05-22 2021-10-25 엘지디스플레이 주식회사 금속으로 형성된 상부 기판을 포함하는 유기 발광 표시 장치 및 이의 제조 방법
EP3588478B1 (en) * 2018-06-29 2022-03-23 GIO Optoelectronics Corp. Electronic device
KR102578423B1 (ko) * 2018-07-03 2023-09-13 엘지디스플레이 주식회사 다중패널 유기발광 표시장치
KR102517268B1 (ko) 2018-07-16 2023-04-03 삼성전자주식회사 디스플레이 패널
KR102558857B1 (ko) 2018-11-16 2023-07-25 삼성전자주식회사 디스플레이 모듈 및 이를 이용한 대형 디스플레이 장치
TWI742339B (zh) * 2019-01-28 2021-10-11 友達光電股份有限公司 顯示面板
KR20210086291A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 장치와 이를 이용한 멀티 표시 장치
KR102085160B1 (ko) * 2019-02-18 2020-04-24 이엘케이 주식회사 디스플레이 패널 및 그 제조방법
KR102182584B1 (ko) * 2019-03-20 2020-11-24 주식회사 테토스 엘이디 디스플레이 모듈
CN113614823A (zh) * 2019-03-29 2021-11-05 京瓷株式会社 显示装置
CN113906490A (zh) * 2019-06-11 2022-01-07 京瓷株式会社 发光元件基板以及显示装置
CN112185267B (zh) * 2019-06-12 2022-03-29 云谷（固安）科技有限公司 电路基板、显示面板及显示装置
CN110416242A (zh) * 2019-07-19 2019-11-05 深圳市华星光电半导体显示技术有限公司 显示面板及其制造方法
CN110544438B (zh) * 2019-09-11 2022-04-22 高创(苏州)电子有限公司 一种显示设备
JP2023518465A (ja) * 2020-03-17 2023-05-01 コーニング インコーポレイテッド 電子装置
CN112530926B (zh) * 2020-08-24 2023-04-18 錼创显示科技股份有限公司 拼接式微型发光二极管显示面板
KR20220096887A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 표시 장치와 이를 이용한 멀티 스크린 표시 장치
CN113035765B (zh) * 2021-02-22 2024-06-25 京东方科技集团股份有限公司 芯片转移方法及装置、显示基板及显示装置
US20220352442A1 (en) * 2021-04-30 2022-11-03 Samsung Display Co., Ltd. Display device and manufacturing method thereof
TWI783602B (zh) * 2021-06-29 2022-11-11 錼創顯示科技股份有限公司 微型發光二極體面板及其製造方法
KR20230126294A (ko) * 2022-02-22 2023-08-30 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR20240106307A (ko) * 2022-12-29 2024-07-08 엘지디스플레이 주식회사 표시 장치

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4802277A (en) * 1985-04-12 1989-02-07 Hughes Aircraft Company Method of making a chip carrier slotted array
JP2598030B2 (ja) * 1986-09-11 1997-04-09 株式会社東芝 液晶表示装置
TW281855B (en) * 1993-12-21 1996-07-21 Sharp Kk Panel assembly structure and panel assembling method capable of achieving a highly reliable connection of electrode terminals even when the electrode terminals have a fine pitch
US5673478A (en) * 1995-04-28 1997-10-07 Texas Instruments Incorporated Method of forming an electronic device having I/O reroute
TW380289B (en) * 1997-04-21 2000-01-21 Seiko Epson Corp Connection structure between electrodes, connection method between electrodes, semiconductor device, semiconductor installation method, liquid crystal device and electronic machine
JP3986199B2 (ja) * 1999-03-16 2007-10-03 カシオ計算機株式会社 フレキシブル配線基板
US6501663B1 (en) * 2000-02-28 2002-12-31 Hewlett Packard Company Three-dimensional interconnect system
TW521237B (en) * 2000-04-18 2003-02-21 Semiconductor Energy Lab Light emitting device
JP2002032031A (ja) * 2000-05-12 2002-01-31 Seiko Epson Corp 電気光学装置の製造方法、端子の接続方法、電気光学装置および電子機器
KR100733877B1 (ko) 2000-07-06 2007-07-02 엘지.필립스 엘시디 주식회사 가요성 인쇄회로 필름
KR100813833B1 (ko) * 2002-08-23 2008-03-17 삼성에스디아이 주식회사 전자 발광 소자와 그 제조방법
JP4047102B2 (ja) * 2002-08-23 2008-02-13 シャープ株式会社 フレキシブル基板およびそれを用いたｌｃｄモジュール
AU2002336317A1 (en) * 2002-10-28 2004-05-13 Matsushita Electric Industrial Co., Ltd. Connection structure of wiring board and connection structure of liquid crystal display panel
WO2004057920A1 (ja) * 2002-12-19 2004-07-08 Semiconductor Energy Laboratory Co., Ltd. 表示装置及び表示装置の作製方法
JP3913203B2 (ja) * 2003-08-28 2007-05-09 松下電器産業株式会社 半導体装置
JP3958306B2 (ja) * 2003-09-02 2007-08-15 シャープ株式会社 液晶表示装置
CN100524855C (zh) * 2004-03-31 2009-08-05 日亚化学工业株式会社 氮化物半导体发光元件
KR20050105571A (ko) * 2004-04-30 2005-11-04 엘지.필립스 엘시디 주식회사 액정표시장치용 컬러필터 기판의 제조 방법
JP2006303408A (ja) * 2004-09-09 2006-11-02 Seiko Epson Corp 電子装置及びその製造方法
CN100385657C (zh) * 2004-09-09 2008-04-30 精工爱普生株式会社 电子装置及其制造方法
KR20070008267A (ko) * 2005-07-13 2007-01-17 삼성전자주식회사 연성인쇄회로기판, 이를 포함하는 액정 표시 장치 및 이동통신 단말기
CN101285942B (zh) * 2007-04-13 2010-05-26 群康科技(深圳)有限公司 液晶显示器
CN102742356B (zh) * 2008-03-13 2015-12-02 株式会社日本有机雷特显示器 有机电致发光显示屏及其制造方法
JP2009271383A (ja) * 2008-05-09 2009-11-19 Funai Electric Co Ltd 液晶表示装置及び液晶表示装置の製造方法
RU2458491C1 (ru) * 2008-08-11 2012-08-10 Шарп Кабусики Кайся Гибкая подложка и структура электрической схемы
BRPI0924471A2 (pt) * 2009-04-09 2016-02-16 Sharp Kk dispositivo de visor
JP5271173B2 (ja) * 2009-06-26 2013-08-21 三菱電機株式会社 画像表示素子及びその製造方法
US20110091694A1 (en) * 2009-10-20 2011-04-21 E. I. Du Pont De Nemours And Company Method for forming fine electrode patterns
KR101060936B1 (ko) 2010-01-19 2011-08-30 삼성전기주식회사 인터커넥션 구조, 인터포저, 반도체 패키지 및 인터커넥션 구조의 제조 방법
KR101886801B1 (ko) * 2010-09-14 2018-08-10 삼성디스플레이 주식회사 터치 스크린 패널 일체형 평판표시장치
CN102985900B (zh) * 2011-02-24 2016-05-25 谱瑞科技股份有限公司 单层触摸传感器
KR101359658B1 (ko) 2011-12-21 2014-02-06 엘지디스플레이 주식회사 터치 패널 일체형 표시장치와 터치 패널 컨트롤러를 연결하는 플렉서블 회로 기판
JP6033071B2 (ja) 2011-12-23 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
JP2015057678A (ja) 2012-01-12 2015-03-26 シャープ株式会社 タッチパネルおよびタッチパネル付き表示装置
US9514673B2 (en) * 2012-11-22 2016-12-06 Lg Display Co., Ltd. Organic light emitting display device
CN103151368A (zh) * 2013-02-05 2013-06-12 京东方科技集团股份有限公司 一种阵列基板及oled显示装置
US8791474B1 (en) * 2013-03-15 2014-07-29 LuxVue Technology Corporation Light emitting diode display with redundancy scheme
US9367094B2 (en) * 2013-12-17 2016-06-14 Apple Inc. Display module and system applications
KR102431018B1 (ko) * 2014-04-11 2022-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
CN105022525B (zh) * 2014-04-28 2020-01-31 联咏科技股份有限公司 触控面板模块及其静电宣泄方法
CN104157236B (zh) * 2014-07-16 2016-05-11 京东方科技集团股份有限公司 一种移位寄存器及栅极驱动电路
KR102330882B1 (ko) * 2014-10-13 2021-11-25 삼성디스플레이 주식회사 표시 장치
KR102225848B1 (ko) 2014-11-07 2021-03-09 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
CN104992956B (zh) * 2015-05-15 2018-11-09 深圳市华星光电技术有限公司 无边框显示装置及其制作方法
KR101964934B1 (ko) * 2016-07-29 2019-04-04 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
EP4344389A2 (en) 2024-03-27
US10522524B2 (en) 2019-12-31
CN109215516A (zh) 2019-01-15
EP3422827B1 (en) 2024-04-24
US20190006335A1 (en) 2019-01-03
EP3422827A1 (en) 2019-01-02
EP4344389A3 (en) 2024-08-07

Similar Documents

Publication Publication Date Title
CN109215516B (zh) 显示装置及其制造方法
CN109904303B (zh) 发光器件以及使用该发光器件的显示装置
US11487143B2 (en) Display device, multi-screen display device using the same and method for manufacturing the same
US11398538B2 (en) Light emitting diode display device and multi-screen display device using the same
EP3316302B1 (en) Light emitting diode display device
KR101902566B1 (ko) 발광 표시 장치 및 이의 제조 방법
CN108022940A (zh) 显示装置
KR102495537B1 (ko) 발광 표시 장치
KR102527303B1 (ko) 발광 표시 장치
KR20230027132A (ko) 발광 소자 및 이를 이용한 표시 장치
KR101888857B1 (ko) 발광 소자 및 이를 이용한 표시 장치
KR101895600B1 (ko) 표시 장치 및 이의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant