JP6975081B2 - 半導体測定装置および半導体測定方法 - Google Patents

Description

本実施形態は、半導体測定装置および半導体測定方法に関する。

近年、半導体デバイスの高性能化および微細化が進んでいる。さらに、ＮＡＮＤ型ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）のように立体的な三次元メモリセルアレイを有する半導体メモリの開発も進んでいる。このような半導体デバイスは、微細化されかつ複雑化しており、その構造および材料は多様化してきている。このような半導体デバイスの発展に伴い、半導体デバイスの不純物層のプロファイル設計が重要になってきている。このため、不純物層の構造を、高精度、高分解能で測定することが求められている。例えば、不純物層のキャリア濃度を測定する手法として、ＳＳＲＭ (Scanning Spreading Resistance Microscope)がある。ＳＳＲＭは、半導体デバイスの試料の広がり抵抗を測定し、その抵抗値に基づいてキャリア濃度を検出する。しかしながら、ＳＳＲＭでは、不純物層のキャリア濃度を測定することはできるものの、不純物層の導電型およびｐｎ接合の位置を検出することはできないという問題があった。

特開２００８−００２９５２号公報

不純物層の導電型およびｐｎ接合の位置を検出することができる半導体測定装置および半導体測定方法を提供する。

本実施形態による半導体測定装置は、半導体試料に設けられた電極と、半導体試料に接触可能なプローブとを備える。駆動部は、半導体試料に対するプローブの接触位置を移動させる。電源は、プローブと電極との間に電力を印加する。測定演算部は、半導体試料の表面の複数の測定点をプローブで走査しながら、あるいは、複数の測定点にプローブを順次接触させながら、該複数の測定点のそれぞれにおいてプローブと電極との間に印加する電圧を変化させたときにプローブと電極との間の半導体試料に流れる電流を測定する。表示部は、複数の測定点のそれぞれにおいて測定された電圧と電流との関係を表示する。

第１実施形態によるプローブ顕微鏡装置の構成例を示す概略図。 プローブの一例を示す側面図およびプローブの先端部の拡大図。 プローブと試料との接触部分を示す概略断面図。 測定演算部で測定されたＩ−Ｖ特性を示すグラフ。 試料の不純物層とチャネル部との間の接合部および測定点を示す概略断面図。 測定点で得られたＩ−Ｖ特性のグラフ。 導電型測定方法の一例を示すフロー図。 第２実施形態によるプローブと試料との接触部分を示す概略断面図。 第３実施形態によるプローブと試料との接触部分を示す概略断面図。 第１閾値電流および第２閾値電流の一例を示すグラフ。 第４実施形態による導電型測定方法の一例を示すフロー図。

以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１実施形態）
図１は、第１実施形態によるプローブ顕微鏡装置１の構成例を示す概略図である。プローブ顕微鏡装置（以下、単に、装置ともいう）１は、ステージ１０と、プローブ２０と、プローブ駆動部３０と、プローブ制御部４０と、アンプ５０と、測定演算部６０と、記憶部７０と、表示部８０と、電源９０とを備えている。本実施形態による装置１は、プローブ２０を試料２の表面に接触させて、電流と電圧との特性（Ｉ−Ｖ特性）を測定し、そのＩ−Ｖ特性から試料２の導電型（ｐ型またはｎ型）、ｐｎ接合部の位置を判断可能にする半導体測定装置である。

ステージ１０は、試料２を搭載可能であり、試料２を或る位置に固定できる。試料２は、例えば、半導体基板または半導体チップからＦＩＢ（Focused Ion Beam）、イオンミリング等を用いて切り出した微細な半導体試料である。図１では、試料２の一例として、単一のＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）が示されている。この場合、試料２は、基板２０１と、不純物層２０２、２０３と、ゲート絶縁膜２０４と、ゲート電極２０５と、試料電極２０６とを備える。基板２０１は、例えば、シリコン、ＧａＮ、ＳｉＧｅ等の半導体基板でよい。基板２０１は、例えば、ｐ型半導体基板またはｐ型ウェル層でよい。不純物層２０２、２０３は、基板２０１の表面領域に設けられており、ｐ型不純物またはｎ型不純物を含む。ｐ型不純物としては、例えば、ボロン等でよい。ｎ型不純物としては、例えば、燐または砒素等でよい。不純物層２０２と不純物層２０３との間のチャネル部ＣＨ上には、ゲート絶縁膜２０４が設けられている。ゲート絶縁膜２０４上には、ゲート電極２０５が設けられている。試料２の一側面には、試料電極２０６が設けられている。試料電極２０６は、試料２を測定する際に用いられる。試料電極２０６は、例えば、銅等の導電性金属であり、試料２を切り出した後にスパッタ等を用いて試料２に堆積される。尚、プローブ２０を接触させるプローブ接触面は、試料電極２０６が設けられた側面の反対側の側面である。

プローブ２０は、例えば、ポリシリコンの表面をボロンドープトＤＬＣ（Diamond-Like Carbon）等で被覆したプローブであり、硬くかつ導電性を有する。図２（Ａ）は、プローブ２０の一例を示す側面図である。図２（Ｂ）は、図２（Ａ）の破線円Ｂで示すプローブ２０の先端部の拡大図である。プローブ２０の先端部は、例えば、数ｎｍ〜数１０ｎｍの幅を有し、非常に鋭利である。このような硬く鋭利な先端部を有することで、プローブ２０は、試料２に対して１０ｎｍ以下の領域に接触することができる。これにより、プローブ２０の分解能が向上し、ナノスケールの領域の測定が可能になる。また、分解能が高いので、装置１を用いれば、ｐｎ接合部の位置を正確に知ることができる。

また、本実施形態によるプローブ２０の少なくとも先端部は、絶縁膜２１で被覆されている。絶縁膜２１には、例えば、シリコン酸化膜、シリコン窒化膜、真性半導体材料等を用いている。真性半導体材料には、例えば、シリコン、ＳｉＣ、ノンドープトダイヤモンド、サファイヤ等を用いている。絶縁膜２１は、例えば、ＣＶＤ（Chemical Vapor Deposition）法、ＡＬＤ(Atomic Layer Deposition)法、スパッタ法、塗布等を用いて、プローブ２０の先端部に堆積される。絶縁膜２１は、例えば、約１０ｎｍ以下の膜厚を有する。

このように、プローブ２０の先端部は硬く鋭利であり、かつ、絶縁膜２１で被覆されている。よって、プローブ２０を或る程度の力で試料２に押圧すれば、絶縁膜２１がプローブ２０の先端部で除去され、プローブ２０の先端部の一部が試料２に直接あるいは電気的に接触する。一方、プローブ２０の先端部のうちプローブ２０と試料２との直接接触している部分以外の領域では、絶縁膜２１がプローブ２０と試料２との間に介在する。即ち、プローブ２０を絶縁膜２１で被覆することによって、プローブ２０の先端部は、絶縁膜２１を介して試料２に接触するが、その先端部の一部は試料２に接触する。以下、プローブ２０と試料２とが直接接触している領域を、直接接触領域と呼ぶ。プローブ２０と試料２とが絶縁膜２１を介して接触している領域を間接接触領域と呼ぶ。プローブ２０を試料２に接触させたときに直接接触領域および間接接触領域が形成されるためには、絶縁膜２１の膜厚、または、プローブ２０を試料２へ押し付ける押圧力を調節する必要がある。例えば、押圧力が比較的弱い場合には、絶縁膜２１の膜厚を薄くし、押圧力が比較的強い場合には、絶縁膜２１の膜厚を薄くする。これにより、プローブ２０の先端部が部分的に試料２に接触し、プローブ２０と試料２との間に直接接触領域および間接接触領域の両方が形成される。尚、プローブ２０の先端部を部分的に試料２に接触させる理由は、後で図３を参照して説明する。

図１を再度参照する。プローブ駆動部３０は、プローブ２０を試料２へ接触させ押圧するために、あるいは、試料２に対するプローブ２０の接触位置を移動させるためにプローブ２０を動作させる。

プローブ制御部４０は、プローブ２０を試料２の所望の位置に移動させ、所望の押圧力で試料２に押圧するように、プローブ駆動部３０を制御する。試料２の接触位置および押圧力は記憶部７０に予め格納しておけばよい。

プローブ駆動部３０およびプローブ制御部４０は、試料２の表面の複数の測定点にプローブ２０を接触させるために、試料２の表面でプローブ２０を連続的に走査させる。あるいは、プローブ駆動部３０およびプローブ制御部４０は、複数の測定点のそれぞれにプローブ２０の押し付けと引き離しを繰り返し、離散的に順次接触させてもよい。プローブ２０を試料２の表面上で連続的に走査させる場合、試料２が削ることで残渣が生じたり、測定点付近の構造が不均一になる可能性がある。また、プローブ２０が磨耗する可能性がある。従って、プローブ２０を複数の測定点に順次接触させるときには、プローブ駆動部３０およびプローブ制御部４０は、複数の測定点のそれぞれにプローブ２０を押し付けた後、測定点から離し、プローブ２０を試料２に離散的に接触させることが好ましい。

アンプ５０の２つの入力は、プローブ２０と電源９０とにそれぞれ接続されており、その出力は、測定演算部６０に接続されている。アンプ５０は、試料２に流れる電流値を増幅して測定演算部６０へ出力する。

測定演算部６０は、試料２の表面の複数の測定点に亘ってプローブ２０を走査させながら、あるいは、試料２の表面の複数の測定点にプローブ２０を順次接触させながら、各測定点においてプローブ２０と試料電極２０６との間に流れる電流を測定する。このとき、測定演算部６０は、プローブ２０と試料電極２０６との間の試料２に印加される電圧値を変化させる。電圧値を変化させるために、測定演算部６０は、電源９０の電圧値を変更することができる。これにより、測定演算部６０は、プローブ２０が試料２の或る測定点に接触しているときに、試料２に印加される電圧値を変化させながら、該試料２に流れる電流を測定することができる。

測定演算部６０は、測定点の座標と、試料２に印加された電圧値と、該測定点において測定された電流値とを互いに関連付けて記憶部７０へ格納する。また、測定演算部６０は、電圧値および電流値の関係をＩ−Ｖ特性のグラフとして表示部８０に表示させる。

測定演算部６０は、その他、装置１の構成要素を制御するように構成されている。測定演算部６０は、例えば、ＣＰＵおよびプログラムによって構成されていてもよく、ＰＬＣ（Programmable Logic Controller）等のロジック回路で構成されていてもよい。

記憶部７０は、測定演算部６０で測定された電圧値または電流値、電源９０の電圧値、プローブ２０の接触位置、プローブ２０の押圧力、その他、装置１を動作させるためのプログラム等を格納する。

表示部８０は、測定の結果得られたＩ−Ｖ特性のグラフを表示することができる。表示部８０は、プローブ２０の接触位置ごと、即ち、測定点ごとに、Ｉ−Ｖ特性のグラフを表示させてもよい。

電源９０は、試料電極２０６とアンプ５０の一方の入力との間に接続されており、プローブ２０と試料電極２０６との間に電力を印加する。電源９０は、ＤＣ電源とＡＣ電源のいずれでもよい。電源９０がＤＣ電源の場合、測定演算部６０は、試料２に印加する電圧Ｖを変化させるために電源９０の電圧を周期的に変化させる。電源９０がＡＣ電源の場合、測定演算部６０は、ＡＣ電源の電圧周波数に従って電流Ｉの測定を実行すればよい。ＡＣ電源電圧はＤＣ電源電圧よりも高い周波数で変化するので、ＡＣ電源を用いることによって、測定時間が短縮され得る。

図３は、プローブ２０と試料２との接触部分を示す概略断面図である。図３の縦軸は、試料２に対するプローブ２０の押し当て方向の距離を示す。縦軸の原点０は、プローブ２０と試料２との接触位置を示す。図３の横軸は、押し当て方向に対して垂直方向の距離を示す。横軸の原点０は、プローブ２０の先端部の中心を示す。従って、図３では、プローブ２０の先端部の半分を示しており、他方の半分については省略されている。

プローブ２０と試料２とが電気的に接続されている直接接触領域をＲｃとする。プローブ２０と試料２との間に絶縁膜２１が介在し電気的に絶縁されている間接接触領域をＲｉとする。本実施形態において、プローブ２０を試料２へ接触させたときに、プローブ２０の先端部は、図３に示すように、直接接触領域Ｒｃおよび間接接触領域Ｒｉの両方を有し、試料２に部分的に電気的に接触している。

図４は、測定演算部６０で測定されたＩ−Ｖ特性を示すグラフである。横軸は、プローブ２０と試料電極２０６との間の試料２に印加される電圧Ｖを示す。縦軸は、プローブ２０と試料電極２０６との間の試料２に流れる電流Ｉを示す。尚、電圧Ｖは、プローブ２０の電圧に対する試料電極２０６の電圧（電圧差）を示している。電流Ｉは、試料電極２０６から試料２を介してプローブ２０へ流れる電流を正電流としている。

ラインＬ０は、絶縁膜２１のないプローブを用いた測定結果を示す。ラインＬ１は、本実施形態によるプローブ２０を用いた測定結果を示す。

ここで、絶縁膜２１のないプローブを用いた場合、プローブの先端部は、絶縁膜を介することなく試料２と接触する。この接触は、オーミック性接触（Ｐｓｅｕｄｏ−ｏｈｍｉｃ ｃｏｎｔａｃｔ）である。即ち、プローブと試料２との接触領域は、ほとんど直接接触領域Ｒｃとなっている。この場合、プローブは試料２にオーミック性接触しているため、ラインＬ０で示すように、電流Ｉは、プローブと試料電極２０６との間の電圧Ｖが正電圧であっても負電圧であっても流れる。

これに対し、本実施形態によれば、図３に示すように、プローブ２０の先端部は、試料２に電気的に接触する直接接触領域Ｒｃだけでなく、絶縁膜２１を介して試料２に接触する間接接触領域Ｒｉも有する。従って、プローブ２０は、直接接触領域Ｒｃにおいてオーミック性接触しているものの、間接接触領域ＲｉにおいてはＭＩＳＦＥＴと同様な構造となっている。

本実施形態の場合、電圧Ｖを印加すると、間接接触領域Ｒｉの直下の試料２には、空乏層が生じたり、あるいは、電荷蓄積層が生じたりする。例えば、間接接触領域Ｒｉの直下の試料２がｐ型半導体である場合、試料電極２０６の電圧Ｖを正方向に大きくすると（即ち、プローブ２０の電圧を負方向に大きくすると）、間接接触領域Ｒｉの直下には、電荷蓄積層が生じる。間接接触領域Ｒｉの直下に電荷蓄積層が生じても、直接接触領域Ｒｃにおける電流Ｉの流れは阻害されないので、電流Ｉが試料電極２０６からプローブ２０へ流れる。従って、図４のラインＬ１に示すように、電圧Ｖが正方向に大きい場合、電流Ｉは大きくなっている。一方、試料電極２０６の電圧Ｖを負方向に大きくすると（即ち、プローブ２０の電圧を正方向に大きくすると）、間接接触領域Ｒｉの直下には、空乏層が生じる。空乏層は、間接接触領域Ｒｉの直下に縦軸方向Ｄ１に伸びるだけでなく、直接接触領域Ｒｃに向かって横軸方向Ｄ２にも伸びる。従って、直接接触領域Ｒｃは、空乏層によって狭くなり、電流Ｉが流れ難くなる。空乏層が直接接触領域Ｒｃ全体に広がると、電流Ｉはほとんど流れなくなる。従って、図４のラインＬ１に示すように、電圧Ｖが負方向に大きい場合、電流Ｉはほとんど流れていない。

図示しないが、例えば、間接接触領域Ｒｉの直下の試料２がｎ型半導体である場合、試料電極２０６の電圧Ｖを正方向に大きくすると（即ち、プローブ２０の電圧を負方向に大きくすると）、間接接触領域Ｒｉの直下には、空乏層が生じる。空乏層は、間接接触領域Ｒｉの直下に縦軸方向Ｄ１に伸びるだけでなく、直接接触領域Ｒｃに向かって横軸方向Ｄ２にも伸びる。空乏層が直接接触領域Ｒｃ全体に広がると、電流Ｉはほとんど流れなくなる。一方、試料電極２０６の電圧Ｖを負方向に大きくすると（即ち、プローブ２０の電圧を正方向に大きくすると）、間接接触領域Ｒｉの直下には、電荷蓄積層が形成される。間接接触領域Ｒｉの直下に電荷蓄積層が生じても、直接接触領域Ｒｃにおける電流Ｉの流れは阻害されない。従って、電圧Ｖが正方向に大きい場合、電流Ｉは大きくなる。

このように本実施形態によるプローブ２０を用いれば、電圧Ｖを一方の極性にすると電流Ｉが流れ、逆極性にすると電流Ｉがほとんど流れない、という整流特性が得られる。さらに、この整流特性の整流方向は、測定点における試料２の導電型によって変わる。本発明者は、このような整流特性を利用すれば、試料２の測定点における導電型を検出することができることを発見した。以下、導電型の検出手法を説明する。

図５は、試料２の不純物層２０２、２０３とチャネル部ＣＨとの間の接合部および測定点を示す概略断面図である。図５では、例えば、不純物層２０２、２０３はｎ型半導体であり、チャネル部ＣＨは基板２０１と同様にｐ型半導体である。即ち、ここでは、試料２は、ｎ型ＭＩＳＦＥＴである。ｐｎ接合部Ｊ１は、不純物層２０２とチャネル部ＣＨとの間にあり、ｐｎ接合部Ｊ２は、不純物層２０３とチャネル部ＣＨとの間にある。ｐｎ接合部Ｊ１とＪ２との間の距離が実行チャネル長Ｌｅｆｆとなる。

尚、実行チャネル長Ｌｅｆｆは、ＭＩＳＦＥＴの特性にとって重要なパラメータである。実行チャネル長Ｌｅｆｆを正確に測定するために、ｐｎ接合部Ｊ１、Ｊ２の位置を正確に検出することが必要となる。

図５に示す丸印Ｐ１〜Ｐ１３は各測定点における直接接触領域（プローブ２０が試料２に絶縁膜２１を介さずに接触する領域）を円形で模式的に示したものである。隣接する測定点の中心の間隔（ピッチ）は、任意に設定可能である。例えば、測定点のピッチを小さくすることで、分解能を向上させることができる。具体的には、例えば、各測定点における直接接触領域が互いにオーバーラップしない限度で、測定点のピッチをなるべく小さく設定するとよい。例えば、各測定点における直接接触領域の径をｄとしたとき、ピッチｐは、「ｐ＞ｄ」を満たしつつ、「ｐ≒ｄ」となるように設定するとよい。なお、測定点のピッチを、各測定点における直接接触領域が互いにオーバーラップするように設定しても、すなわち、「ｐ≦ｄ」となるように設定しても、測定は可能である。装置１は、測定点Ｐ１〜Ｐ１３の順番にプローブ２０を接触させて、それぞれの測定点Ｐ１〜Ｐ１３におけるＩ−Ｖ特性を測定する。

例えば、図６（Ａ）〜図６（Ｃ）は、それぞれ測定点Ｐ２、Ｐ３、Ｐ４で得られたＩ−Ｖ特性のグラフである。測定点Ｐ２は、ｎ型不純物層２０２内の測定点である。従って、図６（Ａ）に示すように、電圧Ｖが負方向に大きいとき（即ち、プローブ２０の電圧を正方向に大きくしたとき）、電流Ｉは、負方向に大きくなる。一方、電圧Ｖが正方向に大きいとき（即ち、プローブ２０の電圧を負方向に大きくしたとき）、電流Ｉはあまり流れない。オペレータは、このようなＩ−Ｖ特性を参照することによって測定点Ｐ２がｎ型不純物層２０２であることを認識することができる。

測定点Ｐ４は、ｐ型チャネル部ＣＨ内の測定点である。従って、図６（Ｃ）に示すように、電圧Ｖが負方向に大きいとき（即ち、プローブ２０の電圧を正方向に大きくしたとき）、電流Ｉはあまり流れない。一方、電圧Ｖが正方向に大きいとき（即ち、プローブ２０の電圧を負方向に大きくしたとき）、電流Ｉは、正方向に大きくなる。オペレータは、このようなＩ−Ｖ特性を参照することによって測定点Ｐ４がｐ型不純物層（基板２０１またはウェル）であることを認識することができる。

測定点Ｐ３は、ｐｎ接合部Ｊ１における測定点である。従って、図６（Ｂ）に示すように、電圧Ｖに依らず、電流Ｉは絶対値として小さい。尚、図６（Ｂ）の縦軸のスケールは、図６（Ａ）および図６（Ｃ）のそれよりも桁違いに小さいことに注意されたい。

オペレータは、測定点Ｐ２〜Ｐ４のＩ−Ｖ特性を参照することによって、測定点Ｐ２〜Ｐ４に亘って試料２の導電型がｎ型からｐ型へ切り替わること、並びに、ｐｎ接合部Ｊ１が測定点Ｐ３の位置にあることを認識することができる。

図示しないが、測定点Ｐ１０〜Ｐ１２のＩ−Ｖ特性は、それぞれ測定点Ｐ４、Ｐ３、Ｐ２のＩ−Ｖ特性に対応する。従って、ｐｎ接続部Ｊ１と同様に、オペレータは、測定点Ｐ１０〜Ｐ１２のＩ−Ｖ特性を参照することによって、測定点Ｐ１０〜Ｐ１２に亘って試料２の導電型がｐ型からｎ型へ切り替わること、並びに、ｐｎ接合部Ｊ２が測定点Ｐ１０の位置にあることを認識することができる。

図７は、導電型測定方法の一例を示すフロー図である。以下の例では、装置１は、プローブ２０を測定点Ｐ１〜Ｐ１３に離散的に接触しながら測定を実行する。勿論、装置１は、測定点Ｐ１〜Ｐ１３を通過するようにプローブ２０を試料２に接触させたまま走査してもよい。

まず、試料２がステージ１０上に載置され、プローブ駆動部３０がプローブ２０を測定点Ｐ１に接触させる（Ｓ１０）。このとき、プローブ駆動部３０は、プローブ２０の先端部が部分的に試料２に電気的に接触するように、プローブ２０を測定点Ｐ１に所定の力で押圧する。これによって、プローブ２０と試料２との間に、直接接触領域Ｒｃおよび間接接触領域Ｒｉが形成される。

次に、電源９０がプローブ２０と試料電極２０６との間の試料２に電圧を印加する（Ｓ２０）。測定演算部６０は、電圧を、例えば、−２Ｖから＋２Ｖまで変化させる。測定演算部６０は、試料２に印加する電圧を変化させながら、プローブ２０と試料電極２０６との間の試料２に流れる電流を測定する（Ｓ３０）。

次に、測定演算部６０は、測定点Ｐ１の座標と、試料２に印加された電圧値と、該測定点Ｐ１において測定された電流値とを互いに関連付けて記憶部７０へ格納する（Ｓ４０）。

次に、測定演算部６０は、測定点Ｐ２〜Ｐ１３について測定点を変更しながら同様にステップＳ１０〜Ｓ４０を実行する（Ｓ５０のＮＯ、Ｓ５５）。

試料２の全ての測定点において測定が終了すると（Ｓ５０のＹＥＳ）、測定演算部６０は、各測定点におけるＩ−Ｖ特性のグラフを表示部８０に表示させる（Ｓ６０）。表示部８０は、測定点の位置とグラフとの対応関係が理解し易いように、測定点の順番にグラフを表示させてもよい。表示部８０に表示させるグラフの形式は、特に限定しない。

オペレータは、表示部８０に表示されたグラフを参照して、各測定点における試料２の導電型を判断することができる。また、オペレータは、各測定点における試料２の導電型に基づいて、ｐｎ接合部や実行チャネル長Ｌｅｆｆを判断することができる。

このように、本実施形態によれば、装置１は、プローブ２０と試料２との間に直接接触領域Ｒｃおよび間接接触領域Ｒｉの両方を設けた状態で、試料２のＩ−Ｖ特性を測定し、そのＩ−Ｖ特性を表示する。オペレータは、このＩ−Ｖ特性を参照することによって、測定点における試料２の導電型およびｐｎ接合部Ｊ１、Ｊ２の位置を容易に判断することができる。ｐｎ接合部Ｊ１、Ｊ２の位置が判明すれば、ｐｎ接合部Ｊ１とＪ２との間の距離から実行チャネル長Ｌｅｆｆが得られる。すなわち、本実施形態において、隣接する測定点のピッチを小さく設定することで、実行チャネル長Ｌｅｆｆを、例えば、１０ｎｍ以下の高い分解能で正確に検出することができる。

（第２実施形態）
図８は、第２実施形態によるプローブ２０と試料２との接触部分を示す概略断面図である。第２実施形態では、絶縁膜２１は、試料２のプローブ接触面に設けられており、プローブ２０の先端部には設けられていない。絶縁膜２１の膜厚は、例えば、約１０ｎｍ以下である。この場合、プローブ２０を或る程度の力で試料２に押圧すれば、試料２の絶縁膜２１がプローブ２０の先端部で除去され、プローブ２０の先端部の一部が試料２に直接あるいは電気的に接触する。一方、プローブ２０の先端部の他の部分と試料２との間には、絶縁膜２１が残存する。従って、図８に示すように、プローブ２０と試料２との間には、直接接触領域Ｒｃおよび間接接触領域Ｒｉの両方が形成される。第２実施形態のその他の構成および動作は、第１実施形態の対応する構成および動作と同様でよい。従って、第２実施形態は、第１実施形態と同様の効果を得ることができる。

（第３実施形態）
図９は、第３実施形態によるプローブ２０と試料２との接触部分を示す概略断面図である。第３実施形態では、絶縁膜２１は、プローブ２０の先端部および試料２のプローブ接触面の両方に設けられている。プローブ２０の先端部に設けられた絶縁膜２１ａおよび試料２のプローブ接触面に設けられた絶縁膜２１ｂの膜圧の総和は、例えば、約１０ｎｍ以下である。この場合、プローブ２０を或る程度の力で試料２に押圧すれば、絶縁膜２１ａおよび２１ｂがプローブ２０の先端部で除去され、プローブ２０の先端部の一部が試料２に直接あるいは電気的に接触する。一方、プローブ２０の先端部の他の部分と試料２との間には、絶縁膜２１ａおよび２１ｂが残存する。従って、図９に示すように、プローブ２０と試料２との間には、直接接触領域Ｒｃおよび間接接触領域Ｒｉの両方が形成さられる。第３実施形態のその他の構成および動作は、第１実施形態の対応する構成および動作と同様でよい。従って、第３実施形態は、第１実施形態と同様の効果を得ることができる。

尚、絶縁膜２１には、例えば、シリコン酸化膜、シリコン窒化膜、真性半導体材料等の絶縁膜を用いている。しかし、絶縁膜２１に代えてまたは絶縁膜２１とともに、プローブ２０の先端部および／または試料２のプローブ接触面には、不活性層が設けられていてもよい。不活性層は、その内部に含まれる不純物が不活性化された層であり、非導電性である。従って、不活性層は、絶縁膜２１に代えて用いることができる。不活性層は、例えば、ＦＩＢ法、イオンミリング法等を用いてプローブ２０または試料２の表面結晶を破壊し、不純物を不活性化させることによって形成され得る。

（第４実施形態）
上記第１〜第３実施形態では、装置１は複数の測定点におけるＩ−Ｖ特性を表示し、オペレータがＩ−Ｖ特性を参照して、試料２の導電型、ｐｎ接合部、実行チャネル長Ｌｅｆｆを判断している。これに対し、第４実施形態による装置１は、複数の測定点におけるＩ−Ｖ特性に基づいて、試料２の導電型、ｐｎ接合部、実行チャネル長Ｌｅｆｆを自動で判断する。

導電型等を自動で判断するために、電流Ｉについて互いに極性の異なる第１閾値電流Ｉｔ１および第２閾値電流Ｉｔ２を予め記憶部７０に格納する。

図１０（Ａ）および図１０（Ｂ）は、第１閾値電流Ｉｔ１および第２閾値電流Ｉｔ２の一例を示すグラフである。図１０（Ａ）および図１０（Ｂ）のグラフは、基本的に図６（Ａ）および図６（Ｃ）のグラフに対応している。

図１０（Ａ）に示すように、第１閾値電流Ｉｔ１は、負極に設定され、例えば、−１に設定されている。試料２に電圧Ｖを印加したときに、試料２に流れる電流Ｉが第１閾値電流Ｉｔ１を下回っている場合、測定演算部６０は、その測定点における試料２の導電型をｎ型と判断する。例えば、図１０（Ａ）において、試料２に負電圧を印加したときに、電流Ｉは負極側に大きくなり、第１閾値電流Ｉｔ１を下回る。このように、電流Ｉが第１閾値電流Ｉｔ１を下回る場合、装置１は、その測定点をｎ型半導体と判断する。第１閾値電流Ｉｔ１の値は、試料２の導電型をｎ型と判断するための基準にでき、かつ、測定値の変動による誤判定を抑制できるように、適当な値に設定すればよい。あるいは、例えば、予め試料２のｎ型部分の特性を予め測定しておき、電圧値の変化に対して電流値の変化が最大となる点の電流値を、第１閾値電流Ｉｔ１として用いてもよい。

図１０（Ｂ）に示すように、第２閾値電流Ｉｔ２は、正極に設定され、例えば、＋０．０２に設定されている。試料２に電圧を印加したときに、試料２に流れる電流Ｉが第２閾値電流Ｉｔ２を超えた場合、測定演算部６０は、その測定点における試料２の導電型をｐ型と判断する。例えば、図１０（Ｂ）において、試料２に正電圧を印加したときに、電流Ｉは正極側に大きくなり第２閾値電流Ｉｔ２を超える。このように、電流Ｉが第２閾値電流Ｉｔ２を超える場合、装置１は、その測定点をｎ型半導体と判断する。第２閾値電流Ｉｔ２の値は、試料２の導電型をｐ型と判断するための基準にでき、かつ、測定値の変動による誤判定を抑制できるように、適当な値に設定すればよい。あるいは、例えば、予め試料２のｐ型部分の特性を予め測定しておき、電圧値の変化に対して電流値の変化が最大となる点の電流値を、第２閾値電流Ｉｔ２として用いてもよい。

図６（Ｂ）に示すように、試料２に電圧を印加しても、電流Ｉが絶対値として第１および第２閾値電流Ｉｔ１、Ｉｔ２を下回っている場合、測定演算部６０は、その測定点にｐｎ接合部があると判断する。これにより、装置１は、ｐｎ接合部のある測定点を自動で検出することができる。尚、図６（Ｂ）では、縦軸のスケールが小さいため、第１および第２閾値電流Ｉｔ１、Ｉｔ２は表示されない。

尚、第１および第２閾値電流Ｉｔ１、Ｉｔ２は、プローブ２０の構造、試料２の構造、絶縁膜２１の膜厚、電圧Ｖの変化幅等によって適切に調節される。

複数のｐｎ接合が検出された場合、測定演算部６０は、複数のｐｎ接合部間の距離を計算し、その距離を実行チャネル長Ｌｅｆｆとして表示部８０に表示させてもよい。複数のｐｎ接合部間の距離は、複数のｐｎ接合部のそれぞれに対応する測定値の座標から計算され得る。例えば、試料２は、１つのＭＩＳＦＥＴを有するので、図５に示すｐｎ接合部Ｊ１、Ｊ２が検出されると、ｐｎ接合部Ｊ１とｐｎ接合部Ｊ２との距離が実行チャネル長Ｌｅｆｆとなる。

表示部８０は、図１０（Ａ）および図１０（Ｂ）に示すように、Ｉ−Ｖ特性のグラフに重ねて第１および第２閾値電流Ｉｔ１、Ｉｔ２を表示してよい。これにより、オペレータは、装置１による測定点の導電型およびｐｎ接合部の判断が正しいことを容易に確認することができる。

図１１は、第４実施形態による導電型測定方法の一例を示すフロー図である。まず、第１実施形態と同様に、装置１は、ステップＳ１０〜Ｓ６０を実行し、複数の測定点におけるＩ−Ｖ特性を得る。

次に、測定演算部６０は、第１および第２閾値電流Ｉｔ１、Ｉｔ２を用いて各測定点の導電型を判断する（Ｓ７０）。例えば、上述のように、試料２に負電圧Ｖを印加したときに、試料２に流れる電流Ｉが第１閾値電流Ｉｔ１を下回っている場合（第１閾値電流Ｉｔ１よりも負側に大きい場合）、測定演算部６０は、その測定点における試料２の導電型をｎ型と判断する。一方、試料２に正電圧Ｖを印加したときに、試料２に流れる電流Ｉが第２閾値電流Ｉｔ２を超えた場合、測定演算部６０は、その測定点における試料２の導電型をｐ型と判断する。

次に、測定演算部６０は、ｐｎ接合部のある測定点を判断する（Ｓ８０）。例えば、測定演算部６０は、電流Ｉが絶対値として第１および第２閾値電流Ｉｔ１、Ｉｔ２を下回っているときに、その測定点にｐｎ接合部が存在すると判断する。あるいは、測定演算部６０は、導電型がｎ型からｐ型、あるいは、ｐ型からｎ型へ転換している測定点の間に、ｐｎ接合部が存在すると判断する。

次に、複数のｐｎ接合が検出された場合（Ｓ９０のＹＥＳ）、測定演算部６０は、測定点の座標に基づいて、複数のｐｎ接合部間の距離を計算する（Ｓ１００）。表示部８０は、Ｉ−Ｖ特性のグラフ、第１および第２閾値電流Ｉｔ１、Ｉｔ２とともに、複数のｐｎ接合部間の距離を実行チャネル長Ｌｅｆｆとして表示する（Ｓ１１０）。表示部８０は、ｐｎ接合部のある測定値に対応するＩ−Ｖ特性のグラフの大きさ、色、太さ等を他のグラフと異ならせて、目立つように表示させてもよい。表示部８０は、ｐｎ接合部のある測定値の座標を表示してもよい。

単一のｐｎ接合が検出された場合（Ｓ９０のＮＯ）、表示部８０は、ｐｎ接合部のある測定値に対応するＩ−Ｖ特性のグラフの大きさ、色、太さ等を他のグラフと異ならせて、目立つように表示させる。あるいは、表示部８０は、ｐｎ接合部のある測定値の座標を表示してもよい（Ｓ１２０）。

また、表示部８０は、ｎ型の測定点のＩ−Ｖ特性のグラフとｐ型の測定点のＩ−Ｖ特性のグラフとを区別するために、それぞれのグラフの大きさ、色、太さ等を他のグラフと異ならせてもよい。

以上のように、第４実施形態によれば、互いに極性の異なる第１および第２閾値電流Ｉｔ１、Ｉｔ２を予め設定する。測定演算部６０は、電流Ｉが負極の第１閾値電流Ｉｔ１を下回ったときに測定点の導電型をｎ型と判断し、電流Ｉが正極の第２閾値電流Ｉｔ２を超えたときに測定点の導電型をｐ型と判断する。これにより、測定演算部６０は、Ｉ−Ｖ特性に基づいて測定点の導電型を自動で判断することができる。また、測定演算部６０は、測定点の導電型からｐｎ接合部の位置および実行チャネル長Ｌｅｆｆを自動で算出することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１ プローブ顕微鏡装置、１０ ステージ、２０ プローブ、３０ プローブ駆動部、４０ プローブ制御部、５０ アンプ、６０ 測定演算部、７０ 記憶部、８０ 表示部、９０ 電源

Claims (13)

1. 半導体試料に設けられた電極と、
   前記半導体試料に接触可能なプローブと、
   前記半導体試料に対する前記プローブの接触位置を移動させる駆動部と、
   前記プローブと前記電極との間に電力を印加する電源と、
   前記半導体試料の表面の複数の測定点を前記プローブで走査しながら、あるいは、前記複数の測定点に前記プローブを順次接触させながら、該複数の測定点のそれぞれにおいて前記プローブと前記電極との間に印加する電圧を変化させたときに前記プローブと前記電極との間の前記半導体試料に流れる電流を測定する測定演算部と、
   前記複数の測定点のそれぞれにおいて測定された前記電圧と前記電流との関係を表示する表示部とを備え、
   前記プローブの少なくとも先端部は、絶縁膜で被覆されている、半導体測定装置。
2. 前記半導体試料において前記プローブの接触箇所は、絶縁膜で被覆されている、請求項１に記載の半導体測定装置。
3. 前記半導体試料において前記プローブの接触箇所の不純物は不活性化されている、請求項１に記載の半導体測定装置。
4. 前記電流の互いに極性の異なる第１閾値電流および第２閾値電流を格納する記憶部をさらに備え、
   前記表示部は、前記電圧と前記電流との関係に重ねてさらに前記第１および第２閾値電流を表示する、請求項１から請求項３のいずれか一項に記載の半導体測定装置。
5. 負極の第１閾値電流および正極の第２閾値電流を格納する記憶部をさらに備え、
   前記測定演算部は、前記電流が前記第１閾値電流を下回ったときに前記測定点の導電型を第１導電型と判断し、前記電流が前記第２閾値電流を超えたときに前記測定点の導電型を第２導電型と判断し、前記電流が絶対値として前記第１および第２閾値電流を下回っているときに前記測定点にｐｎ接合部が存在すると判断する、請求項１から請求項４のいずれか一項に記載の半導体測定装置。
6. 前記測定演算部は、複数の前記ｐｎ接合部が検出された場合、該複数のｐｎ接合部間の距離を計算し、
   前記表示部は、前記複数のｐｎ接合部間の距離を表示する、請求項５に記載の半導体測定装置。
7. 半導体試料に設けられた電極と、
   前記半導体試料に接触可能なプローブと、
   前記半導体試料に対する前記プローブの接触位置を移動させる駆動部と、
   前記プローブと前記電極との間に電力を印加する電源と、
   前記半導体試料の表面の複数の測定点を前記プローブで走査しながら、あるいは、前記複数の測定点に前記プローブを順次接触させながら、該複数の測定点のそれぞれにおいて前記プローブと前記電極との間に印加する電圧を変化させたときに前記プローブと前記電極との間の前記半導体試料に流れる電流を測定する測定演算部と、
   前記複数の測定点のそれぞれにおいて測定された前記電圧と前記電流との関係を表示する表示部とを備え、
   前記半導体試料において前記プローブの接触箇所の不純物は不活性化されている、半導体測定装置。
8. 半導体試料に設けられた電極と、
   前記半導体試料に接触可能なプローブと、
   前記半導体試料に対する前記プローブの接触位置を移動させる駆動部と、
   前記プローブと前記電極との間に電力を印加する電源と、
   前記半導体試料の表面の複数の測定点を前記プローブで走査しながら、あるいは、前記複数の測定点に前記プローブを順次接触させながら、該複数の測定点のそれぞれにおいて前記プローブと前記電極との間に印加する電圧を変化させたときに前記プローブと前記電極との間の前記半導体試料に流れる電流を測定する測定演算部と、
   前記複数の測定点のそれぞれにおいて測定された前記電圧と前記電流との関係を表示する表示部と、
   前記電流の互いに極性の異なる第１閾値電流および第２閾値電流を格納する記憶部とを備え、
   前記表示部は、前記電圧と前記電流との関係に重ねてさらに前記第１および第２閾値電流を表示する、半導体測定装置。
9. 半導体試料に設けられた電極と、
   前記半導体試料に接触可能なプローブと、
   前記半導体試料に対する前記プローブの接触位置を移動させる駆動部と、
   前記プローブと前記電極との間に電力を印加する電源と、
   前記半導体試料の表面の複数の測定点を前記プローブで走査しながら、あるいは、前記複数の測定点に前記プローブを順次接触させながら、該複数の測定点のそれぞれにおいて前記プローブと前記電極との間に印加する電圧を変化させたときに前記プローブと前記電極との間の前記半導体試料に流れる電流を測定する測定演算部と、
   前記複数の測定点のそれぞれにおいて測定された前記電圧と前記電流との関係を表示する表示部と、
   負極の第１閾値電流および正極の第２閾値電流を格納する記憶部とを備え、
   前記測定演算部は、前記電流が前記第１閾値電流を下回ったときに前記測定点の導電型を第１導電型と判断し、前記電流が前記第２閾値電流を超えたときに前記測定点の導電型を第２導電型と判断し、前記電流が絶対値として前記第１および第２閾値電流を下回っているときに前記測定点にｐｎ接合部が存在すると判断する、半導体測定装置。
10. 半導体試料に設けられた電極と、
    前記半導体試料に接触可能なプローブと、
    前記半導体試料に対する前記プローブの接触位置を移動させる駆動部と、
    前記プローブと前記電極との間に電力を印加する電源と、
    前記半導体試料の表面の複数の測定点を前記プローブで走査しながら、あるいは、前記複数の測定点に前記プローブを順次接触させながら、該複数の測定点のそれぞれにおいて前記プローブと前記電極との間に印加する電圧を変化させたときに前記プローブと前記電極との間の前記半導体試料に流れる電流を測定する測定演算部と、
    前記複数の測定点のそれぞれにおいて測定された前記電圧と前記電流との関係を表示する表示部と、
    負極の第１閾値電流および正極の第２閾値電流を格納する記憶部とを備え、
    前記測定演算部は、前記電流が前記第１閾値電流を下回ったときに前記測定点の導電型を第１導電型と判断し、前記電流が前記第２閾値電流を超えたときに前記測定点の導電型を第２導電型と判断し、前記電流が絶対値として前記第１および第２閾値電流を下回っているときに前記測定点にｐｎ接合部が存在すると判断し、
    前記測定演算部は、複数の前記ｐｎ接合部が検出された場合、該複数のｐｎ接合部間の距離を計算し、
    前記表示部は、前記複数のｐｎ接合部間の距離を表示する、半導体測定装置。
11. 前記プローブは、前記半導体試料と前記プローブとの接触領域が、前記半導体試料と前記プローブとを電気的に接触させる直接接触領域と、前記半導体試料と前記プローブとを電気的に絶縁している間接接触領域とを含むように、前記半導体試料に接触する、請求項１から請求項１０のいずれか一項に記載の半導体測定装置。
12. 半導体試料に接触可能なプローブと、前記半導体試料に対する前記プローブの接触位置を移動させる駆動部と、前記プローブと前記半導体試料に設けられた電極との間に電力を印加する電源と、前記半導体試料に流れる電流を測定する測定演算部と、前記電流の測定結果を表示する表示部と、前記電流の互いに極性の異なる第１閾値電流および第２閾値電流を格納する記憶部とを備えた半導体測定装置を用いた半導体測定方法であって、
    前記半導体試料の表面の複数の測定点を前記プローブで走査しながら、あるいは、前記複数の測定点に前記プローブを順次接触させながら、該複数の測定点のそれぞれにおいて、前記プローブと前記電極との間に印加する電圧を変化させたときに前記プローブと前記電極との間の前記半導体試料に流れる電流を測定し、
    前記複数の測定点のそれぞれにおいて測定された前記電圧と前記電流との関係に重ねてさらに前記第１および第２閾値電流を表示することを具備する半導体測定方法。
13. 前記プローブは、前記半導体試料と前記プローブとの接触領域が、前記半導体試料と前記プローブとを電気的に接触させる直接接触領域と、前記半導体試料と前記プローブとを電気的に絶縁している間接接触領域とを含むように、前記半導体試料に接触する、請求項１２に記載の半導体測定方法。

Images