JP4322958B1 - 測定装置および測定方法 - Google Patents

測定装置および測定方法 Download PDF

Info

Publication number
JP4322958B1
JP4322958B1 JP2008552633A JP2008552633A JP4322958B1 JP 4322958 B1 JP4322958 B1 JP 4322958B1 JP 2008552633 A JP2008552633 A JP 2008552633A JP 2008552633 A JP2008552633 A JP 2008552633A JP 4322958 B1 JP4322958 B1 JP 4322958B1
Authority
JP
Japan
Prior art keywords
insulating film
voltage
measuring
current
surface capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008552633A
Other languages
English (en)
Other versions
JPWO2010013292A1 (ja
Inventor
克典 牧原
誠一 宮崎
清一郎 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hiroshima University NUC
Original Assignee
Hiroshima University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hiroshima University NUC filed Critical Hiroshima University NUC
Application granted granted Critical
Publication of JP4322958B1 publication Critical patent/JP4322958B1/ja
Publication of JPWO2010013292A1 publication Critical patent/JPWO2010013292A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2617Measuring dielectric properties, e.g. constants
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

測定器(3)は、半導体基板(51)と絶縁膜(52)との界面に反転層が形成される直流電圧をその電圧レベルの変化速度を変えながら半導体基板(51)に印加し、絶縁膜(52)に流れる電流を測定する。演算器(4)は、測定器(3)が測定した電流と直流電圧との関係に基づいて、絶縁膜(52)に流れる電流と、直流電圧の変化速度との関係を示す直線を求め、その求めた直線の傾きを絶縁膜(52)の表面容量として演算する。また、演算器(4)は、その演算した表面容量と、探針(2)と絶縁膜(52)との接触面積および絶縁膜(52)の膜厚とに基づいて、絶縁膜(52)の誘電率を演算する。
【選択図】図1

Description

この発明は、容量または誘電率を測定する測定装置および測定方法に関するものである。
従来、AFM(Atomic Force Microscope)測定、STM(Scanning Tunnelling Microscope)測定、およびSNOM(Scanning Near field Optical Microscope)測定を適宜選択的に実行可能な集積型多機能SPMセンサーが知られている(特開平8−5642)。
この集積型多機能SPMセンサーは、自由端に探針を有するカンチレバー部と、このカンチレバー部の基端を支持する支持部と、カンチレバー部に設けられ、第1の電極を介して直流定電圧源に接続された第1のピエゾ抵抗層と、カンチレバー部に設けられ、第2の電極を介して直流定電圧源に接続された第2のピエゾ抵抗層と、探針を測定試料に対して走査させる際、各ピエゾ抵抗層に流れる電流値の変化を検出す第1および第2の電流計測用オペアンプと、これらのオペアンプによって検出された電流値変化に基づいて、測定試料の表面情報を算出して出力する演算回路とを備える。
しかし、従来の集積化多機能SPMセンサーは、測定試料の表面状態に応じたカンチレバー部の反り量を2つのピエゾ抵抗層に流れる電流の変化分として計測し、その計測した電流の変化分に基づいて測定試料の表面情報を算出するので、測定試料の表面容量または誘電率を測定することが困難であるという問題がある。
そこで、測定試料の表面容量または誘電率またはそれらの分布を測定可能な測定装置を提供することが望まれる。
また、測定試料の表面容量または誘電率またはそれらの分布を測定可能な測定方法を提供することが望まれる。
測定装置は、絶縁膜が半導体基板上に形成された構造からなる測定試料を用いて絶縁膜の表面容量および/または誘電率を測定する測定装置であって、測定器と、演算器とを備える。測定器は、半導体基板と前記絶縁膜との界面に反転層が形成される直流電圧を該直流電圧の電圧レベルを所望の速度で変化させながら半導体基板に印加したときの探針と絶縁膜との間に流れる電流の直流電圧依存性である電流電圧特性を測定する。演算器は、測定器によって測定された電流電圧特性に基づいて、絶縁膜に印加される電圧の変化速度である電圧変化速度と絶縁膜に流れる電流との関係を求め、その求めた関係に基づいて、絶縁膜の表面容量を演算する。
演算器は、さらに、演算した表面容量と、絶縁膜の面積と、絶縁膜の膜厚とに基づいて、絶縁膜の誘電率を求めてもよい。
測定器は、電圧変化速度を複数の電圧変化速度に変えて複数の電流電圧特性を測定する測定処理を実行してもよい。演算器は、測定された複数の電流電圧特性に基づいて、複数の飽和電流を検出し、その検出した複数の飽和電流と、複数の電圧変化速度との関係をプロットして絶縁膜に流れる電流と電圧変化速度との関係を示す直線を求め、その求めた直線の傾きを絶縁膜の表面容量として演算する演算処理を実行してもよい。
測定器は、略平板形状からなる絶縁膜の複数の位置の各々において測定処理を実行してもよい。演算器は、測定された複数の位置における複数の電流電圧特性に基づいて、複数の位置の各々に対して演算処理を実行し、複数の位置における絶縁膜の表面容量の分布を求めてもよい。
演算器は、さらに、絶縁膜の表面容量の分布と、絶縁膜の面積と、絶縁膜の膜厚とに基づいて、絶縁膜の誘電率の分布を求めてもよい。
また、測定方法は、絶縁膜が半導体基板上に形成された構造からなる測定試料を用いて絶縁膜の表面容量および/または誘電率を測定する測定方法であって、測定器が、半導体基板と絶縁膜との界面に反転層が形成される直流電圧を該直流電圧の電圧レベルを所望の速度で変化させながら半導体基板に印加したときの探針と絶縁膜との間に流れる電流の電圧依存性である電流電圧特性を測定する第1のステップと、演算器が、第1のステップにおいて測定された電流電圧特性に基づいて、絶縁膜に流れる電流の飽和電流を検出する第2のステップと、演算器が、第2のステップにおいて検出した飽和電流と、絶縁膜に印加される電圧の変化速度である電圧変化速度とに基づいて、絶縁膜に流れる電流と電圧変化速度との関係を求める第3のステップと、演算器が、第3のステップにおいて求めた関係に基づいて、絶縁膜の表面容量を演算する第4のステップとを備える。
測定方法は、演算器が、第4のステップにおいて演算した表面容量と、絶縁膜の面積と、絶縁膜の膜厚とに基づいて、絶縁膜の誘電率を演算する第5のステップをさらに備えてもよい。
測定器は、第1のステップにおいて、電圧変化速度を複数の電圧変化速度に変えて複数の電流電圧特性を測定する測定処理を実行し、演算器は、第2のステップにおいて、測定された複数の電流電圧特性に基づいて、複数の飽和電流を検出する検出処理を実行し、演算器は、第3のステップにおいて、複数の電圧変化速度と複数の電圧変化速度とをプロットし、絶縁膜に流れる電流と電圧変化速度との関係を示す直線を求める処理を実行し、演算器は、第4のステップにおいて、第3のステップにおいて求めた直線の傾きを絶縁膜の表面容量として演算する演算処理を実行してもよい。
測定器は、第1のステップにおいて、略平板形状からなる絶縁膜の複数の位置の各々に対して測定処理を実行し、演算器は、第2のステップにおいて、複数の位置の各々に対して検出処理を実行し、演算器は、第3のステップにおいて、複数の位置の各々に対して直線を求める処理を実行し、演算器は、第4のステップにおいて、複数の位置の各々に対して演算処理を実行し、絶縁膜の表面容量の分布を求めてもよい。
測定方法は、演算器が、第4のステップにおいて演算した絶縁膜の表面容量の分布と、絶縁膜の面積と、絶縁膜の膜厚とに基づいて、絶縁膜の誘電率の分布を求める第5のステップをさらに備えてもよい。
半導体基板と絶縁膜との界面に反転層が形成される直流電圧をその電圧レベルの変化速度を変えながら半導体基板に印加し、絶縁膜に流れる電流を測定する。そして、その測定した電流と直流電圧の変化速度との関係を求め、その求めた関係に基づいて、絶縁膜の表面容量を求める。また、その求めた表面容量を用いて絶縁膜の誘電率を求める。さらに、絶縁膜の複数の位置において、絶縁膜の表面容量および誘電率を求める。
したがって、測定試料の表面容量または誘電率またはそれらの分布を測定できる。
この発明の実施の形態による測定装置の構成を示す概略図である。 電流と基板電圧との関係を示す図である。 電流と基板電圧の変化速度との関係を示す図である。 表面容量および誘電率を求める方法を説明するためのフローチャートである。 図1に示す測定試料の平面図である。
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
図1は、この発明の実施の形態による測定装置の構成を示す概略図である。図1を参照して、この発明の実施の形態による測定装置10は、ステージ1と、探針2と、測定器3と、演算器4と、表示装置5とを備える。
測定試料50は、たとえば、2cmの幅、およびたとえば、2cmの長さを有する。その結果、測定試料50は、4cmの面積を有する。そして、測定試料50は、半導体基板51と、絶縁膜52と、電極53とを含む。半導体基板51は、たとえば、n型シリコン(n型Si)からなる。絶縁膜52は、たとえば、SiO膜またはSi膜からなり、半導体基板51の表面に形成される。そして、絶縁膜52は、10nmの膜厚を有する。電極53は、たとえば、アルミニウム(Al)からなり、半導体基板1の裏面に形成される。
ステージ1は、測定試料50を支持する。そして、ステージ1は、測定試料50の幅方向である方向DR1へ所定の距離ずつステップ状に移動するとともに、方向DR1に直交する方向DR2へ所定の距離ずつステップ状に移動する。
探針2は、導線を介して測定器3に接続されるとともに、測定試料50の表面に配置される。
測定器3は、直流電圧源31と、電流計32とを含む。直流電圧源31は、半導体基板51と絶縁膜52との界面に反転層が形成される直流電圧VDCをその直流電圧のレベルを所望の速度で変化させながら測定試料50の半導体基板51に印加する。電流計32は、直流電圧VDCが半導体基板51に印加されたときに探針2と絶縁膜52との間に流れる電流を測定する。
このように、測定器3は、半導体基板51と絶縁膜52との界面に反転層が形成される直流電圧VDCをその直流電圧のレベルを所望の速度で変化させながら測定試料50の半導体基板51に印加したときの探針2と絶縁膜52との間に流れる電流の電圧依存性からなる電流電圧特性を測定し、その測定した電流電圧特性を演算器4へ出力する。
演算器4は、測定器3から受けた電流電圧特性に基づいて、後述する方法によって、絶縁膜52の表面容量CSUFおよび絶縁膜52の誘電率εを演算する。また、演算器4は、測定器3から受けた電流電圧特性に基づいて、後述する方法によって、絶縁膜52の表面容量CSUFの分布および絶縁膜52の誘電率εの分布を演算する。そして、演算器4は、その演算した絶縁膜52の表面容量CSUF(または表面容量CSUFの分布)および絶縁膜52の誘電率ε(または誘電率εの分布)を表示装置5へ出力する。
表示装置5は、演算器4から受けた絶縁膜52の表面容量CSUF(または表面容量CSUFの分布)および絶縁膜52の誘電率ε(または誘電率εの分布)を表示する。
図2は、電流と基板電圧との関係を示す図である。図2において、縦軸は、探針2から絶縁膜52に流れる電流を表し、横軸は、半導体基板51に印加される基板電圧を表す。また、曲線k1〜k7は、基板電圧を0Vから3Vへ変化させるときの時間をそれぞれ15msec,30msec,50msec,100msec,200msec,500msec,1000msecとしたときの電流電圧特性を示す。すなわち、曲線k1〜k7は、それぞれ、基板電圧の変化速度を200V/s,100V/s,60V/s,30V/s,15V/s,6V/s,3V/sとしたときの電流電圧特性を示す。
図2を参照して、測定試料50の半導体基板51に直流電圧VDCを印加したとき、探針2から絶縁膜52へ流される電流は、直流電圧VDCの電圧レベルが低い領域では、直流電圧VDCに対して増加し、その後、飽和する(曲線k1〜k7参照)。
演算器4における表面容量CSUFの求め方について説明する。演算器4は、測定器3から曲線k1〜k7によって示される電流電圧特性を受けると、その受けた曲線k1〜k7に基づいて、各曲線k1〜k7における飽和電流と、基板電圧の変化速度とを求める。
すなわち、演算器4は、曲線k1に基づいて、100nAの飽和電流と、200V/sの基板電圧の変化速度とを求める。演算器4は、以下同様にして、曲線k2〜k7に基づいて、100nA,100V/s;70nA,60V/s;37nA,30V/s;18nA,15V/s;7nA,6V/s;2nA,3V/sを求める。
図3は、電流と基板電圧の変化速度との関係を示す図である。図3において、縦軸は、探針2から絶縁膜52に流れる電流を表し、横軸は、半導体基板51に印加される基板電圧の変化速度を表す。
演算器4は、上述した飽和電流と基板電圧の変化速度とをプロットし、図3に示す直線k8を得る。
絶縁膜52に蓄積される電荷をQとし、絶縁膜52に印加される電圧をVとすると、Q=CSUF×Vが成立する。この式の両辺を時間で微分すると、次式が成立する。
Figure 0004322958
式(1)の右辺のdV/dtは、半導体基板51に印加される基板電圧の変化速度を示す。
したがって、演算器4は、図3に示す直線k8を求めると、その求めた直線k8の傾きを絶縁膜52の表面容量CSUFとして演算する。
絶縁膜52の誘電率をεとすると、次式が成立する。
Figure 0004322958
したがって、演算器4は、表面容量CSUFを演算すると、その演算した表面容量CSUFと、絶縁膜52の膜厚d=10nmと、探針2と絶縁膜52との接触面積S(この接触面積は、探針2の先端部の曲率半径によって決定され、曲率半径は、たとえば、20nmである)とを式(2)に代入して絶縁膜52の誘電率εを求める。
図4は、表面容量および誘電率を求める方法を説明するためのフローチャートである。図4を参照して、一連の動作が開始されると、ステージ1を方向DR1および方向DR2へ移動し、探針2を絶縁膜52上の任意の位置に配置する(ステップS1)。
そして、測定器3は、半導体基板51と絶縁膜52との界面に反転層が形成される基板電圧Vsubの変化速度を複数の変化速度に変えながら所定範囲の基板電圧Vsubを測定試料50の半導体基板51に印加し、複数の電流電圧特性を測定する(ステップS2)。
その後、演算器4は、測定器3から複数の電流電圧特性を受け、その受けた複数の電流電圧特性から複数の飽和電流を検出する(ステップS3)。
そうすると、演算器4は、複数の飽和電流と、基板電圧Vsubの複数の変化速度とをグラフ上にプロットし、電流と基板電圧Vsubの変化速度との関係を示す直線を求める(ステップS4)。そして、演算器4は、その求めた直線の傾きを絶縁膜52の表面容量CSUFとして演算する(ステップS5)。
その後、演算器4は、その求めた表面容量CSUFと、絶縁膜52の膜厚と、絶縁膜52の面積とを式(2)に代入して絶縁膜52の誘電率εを演算する(ステップS6)。
そうすると、表示装置5は、演算器4が演算した表面容量CSUFおよび誘電率εを表示する(ステップS7)。これによって、一連の動作が終了する。
図5は、図1に示す測定試料50の平面図である。図5を参照して、この発明においては、測定試料50の絶縁膜52のポイントP11〜P1212の各々における絶縁膜52の表面容量CSUFおよび誘電率εを演算するようにしてもよい。
この場合、ステージ1を方向DR1および方向DR2へ移動させ、探針2をポイントP11へ移動させる。
そして、演算器4は、ポイントP11において、図4に示すフローチャートに従って絶縁膜52の表面容量CSUFおよび誘電率εを演算する。その後、ステージ1を方向DR1および方向DR2へ移動させ、探針2をポイントP12へ移動させる。そして、演算器4は、ポイントP12において、図4に示すフローチャートに従って絶縁膜52の表面容量CSUFおよび誘電率εを演算する。
以後、同様にして、探針2をポイントP13〜P112,P21〜P212,・・・,P121〜P1212へ順次移動させ、演算器4は、図4に示すフローチャートに従って各ポイントにおける絶縁膜52の表面容量CSUFおよび誘電率εを演算する。
そして、演算器4は、その演算した絶縁膜52の各ポイントにおける表面容量CSUFまたは絶縁膜52の誘電率εを各ポイント上にプロットし、絶縁膜52の表面容量CSUFの分布または絶縁膜52の誘電率εの分布を求める。表示装置5は、絶縁膜52の表面容量CSUFの分布または絶縁膜52の誘電率εの分布を表示する。
上述したように、測定装置10は、半導体基板51と絶縁膜52との界面に反転層が形成される直流電圧をその変化速度を変えながら半導体基板51に印加したときに絶縁膜52に流れる電流を測定し、絶縁膜52に流れる電流と直流電圧の変化速度との関係から絶縁膜52の表面容量CSUFおよび誘電率εを求める。また、測定装置10は、絶縁膜52の表面容量の分布および誘電率の分布を求める。
したがって、測定試料の表面容量および誘電率またはそれらの分布を測定できる。
また、各種のデバイスを実際に作製している途中で絶縁膜の表面容量および誘電率またはそれらの分布を測定できる。
上記においては、測定装置10は、絶縁膜52の表面容量および誘電率(または表面容量の分布および誘電率の分布)を求めると説明したが、これに限らず、測定装置10は、絶縁膜52の表面容量のみ、または絶縁膜52の誘電率のみ、または絶縁膜52の表面容量の分布のみ、または絶縁膜52の誘電率の分布のみを求めるものであってもよい。
また、上記においては、半導体基板51は、n型Siからなると説明したが、これに限らず、半導体基板51は、p型Siからなっていてもよい。この場合、測定器3の直流電圧源31は、半導体基板51と絶縁膜52との界面に反転層が形成される直流電圧VDCとして−3V〜0Vの基板電圧を半導体基板51へ印加する。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
この発明は、測定試料の表面容量または誘電率またはそれらの分布を測定可能な測定装置に適用される。また、この発明は、測定試料の表面容量または誘電率またはそれらの分布を測定可能な測定方法に適用される。

Claims (10)

  1. 絶縁膜が半導体基板上に形成された構造からなる測定試料を用いて前記絶縁膜の表面容量を測定する測定装置であって、
    前記半導体基板と前記絶縁膜との界面に反転層が形成される直流電圧を該直流電圧の電圧レベルを所望の速度で変化させながら前記半導体基板に印加したときの探針と前記絶縁膜との間に流れる電流の前記直流電圧に対する依存性である電流電圧特性を測定する測定器と、
    前記測定された電流電圧特性に基づいて、前記絶縁膜に印加される電圧の変化速度である電圧変化速度と前記絶縁膜に流れる飽和電流との関係を求め、その求めた関係に基づいて、前記絶縁膜の表面容量を演算する演算器とを備え
    前記測定器は、前記電圧変化速度を複数の電圧変化速度に変えて複数の前記電流電圧特性を測定する測定処理を実行し、
    前記演算器は、前記測定された複数の前記電流電圧特性に基づいて、複数の飽和電流を検出し、その検出した複数の飽和電流と、複数の電圧変化速度との関係をプロットして前記絶縁膜に流れる飽和電流と前記電圧変化速度との関係を示す直線を求め、その求めた直線の傾きを前記絶縁膜の表面容量として演算する演算処理を実行する、測定装置。
  2. 前記測定器は、略平板形状からなる前記絶縁膜の複数の位置の各々において前記測定処理を実行し、
    前記演算器は、前記測定された複数の位置における複数の前記電流電圧特性に基づいて、前記複数の位置の各々に対して前記演算処理を実行し、前記複数の位置における前記絶縁膜の表面容量の分布を求める、請求項1に記載の測定装置。
  3. 絶縁膜が半導体基板上に形成された構造からなる測定試料を用いて前記絶縁膜の表面容量および誘電率を測定する測定装置であって、
    前記半導体基板と前記絶縁膜との界面に反転層が形成される直流電圧を該直流電圧の電圧レベルを所望の速度で変化させながら前記半導体基板に印加したときの探針と前記絶縁膜との間に流れる電流の前記直流電圧に対する依存性である電流電圧特性を測定する測定器と、
    前記測定された電流電圧特性に基づいて、前記絶縁膜に印加される電圧の変化速度である電圧変化速度と前記絶縁膜に流れる飽和電流との関係を求め、その求めた関係に基づいて、前記絶縁膜の表面容量および誘電率を演算する演算器とを備え、
    前記測定器は、前記電圧変化速度を複数の電圧変化速度に変えて複数の前記電流電圧特性を測定する測定処理を実行し、
    前記演算器は、前記測定された複数の前記電流電圧特性に基づいて、複数の飽和電流を検出し、その検出した複数の飽和電流と、複数の電圧変化速度との関係をプロットして前記絶縁膜に流れる飽和電流と前記電圧変化速度との関係を示す直線を求め、その求めた直線の傾きを前記絶縁膜の表面容量として演算するとともに、その演算した表面容量と、前記絶縁膜の面積と、前記絶縁膜の膜厚とに基づいて、前記絶縁膜の誘電率を演算する、測定装置。
  4. 前記測定器は、略平板形状からなる前記絶縁膜の複数の位置の各々において前記測定処理を実行し、
    前記演算器は、前記測定された複数の位置における複数の前記電流電圧特性に基づいて、前記複数の位置の各々に対して前記演算処理を実行し、前記複数の位置における前記絶縁膜の表面容量の分布を求めるとともに、その求めた前記絶縁膜の表面容量の分布と、前記絶縁膜の面積と、前記絶縁膜の膜厚とに基づいて、前記絶縁膜の誘電率の分布を求める、請求項3に記載の測定装置。
  5. 前記演算器によって演算された前記絶縁膜の表面容量および前記絶縁膜の誘電率を表示する表示装置をさらに備える、請求項に記載の測定装置。
  6. 絶縁膜が半導体基板上に形成された構造からなる測定試料を用いて前記絶縁膜の表面容量を測定する測定方法であって、
    測定器が、前記半導体基板と前記絶縁膜との界面に反転層が形成される直流電圧を該直流電圧の電圧レベルを所望の速度で変化させながら前記半導体基板に印加したときの探針と前記絶縁膜との間に流れる電流の前記直流電圧に対する依存性である電流電圧特性を測定する第1のステップと、
    演算器が、前記第1のステップにおいて測定された電流電圧特性に基づいて、前記絶縁膜に流れる電流の飽和電流を検出する第2のステップと、
    前記演算器が、前記第2のステップにおいて検出した飽和電流と、前記絶縁膜に印加される電圧の変化速度である電圧変化速度とに基づいて、前記絶縁膜に流れる飽和電流と前記電圧変化速度との関係を求める第3のステップと、
    前記演算器が、前記第3のステップにおいて求めた関係に基づいて、前記絶縁膜の表面容量を演算する第4のステップとを備え
    前記測定器は、前記第1のステップにおいて、前記電圧変化速度を複数の電圧変化速度に変えて複数の前記電流電圧特性を測定する測定処理を実行し、
    前記演算器は、前記第2のステップにおいて、前記測定された複数の前記電流電圧特性に基づいて、複数の飽和電流を検出する検出処理を実行し、
    前記演算器は、前記第3のステップにおいて、前記複数の飽和電流と前記複数の電圧変化速度とをプロットし、前記絶縁膜に流れる飽和電流と前記電圧変化速度との関係を示す直線を求める処理を実行し、
    前記演算器は、前記第4のステップにおいて、前記第3のステップにおいて求めた直線の傾きを前記絶縁膜の表面容量として演算する演算処理を実行する、測定方法。
  7. 前記測定器は、前記第1のステップにおいて、略平板形状からなる前記絶縁膜の複数の位置の各々に対して前記測定処理を実行し、
    前記演算器、前記第のステップにおいて、前記複数の位置の各々に対して前記検出処理を実行し、
    前記演算器は、前記第3のステップにおいて、前記複数の位置の各々に対して前記直線を求める処理を実行し、
    前記演算器は、前記第4のステップにおいて、前記複数の位置の各々に対して前記演算処理を実行し、前記絶縁膜の表面容量の分布を求める、請求項6に記載の測定方法。
  8. 絶縁膜が半導体基板上に形成された構造からなる測定試料を用いて前記絶縁膜の表面容量および誘電率を測定する測定方法であって、
    測定器が、前記半導体基板と前記絶縁膜との界面に反転層が形成される直流電圧を該直流電圧の電圧レベルを所望の速度で変化させながら前記半導体基板に印加したときの探針と前記絶縁膜との間に流れる電流の前記直流電圧に対する依存性である電流電圧特性を測定する第1のステップと、
    演算器が、前記第1のステップにおいて測定された電流電圧特性に基づいて、前記絶縁膜に流れる電流の飽和電流を検出する第2のステップと、
    前記演算器が、前記第2のステップにおいて検出した飽和電流と、前記絶縁膜に印加される電圧の変化速度である電圧変化速度とに基づいて、前記絶縁膜に流れる飽和電流と前記電圧変化速度との関係を求める第3のステップと、
    前記演算器が、前記第3のステップにおいて求めた関係に基づいて、前記絶縁膜の表面容量および誘電率を演算する第4のステップとを備え、
    前記測定器は、前記第1のステップにおいて、前記電圧変化速度を複数の電圧変化速度に変えて複数の前記電流電圧特性を測定する測定処理を実行し、
    前記演算器は、前記第2のステップにおいて、前記測定された複数の前記電流電圧特性に基づいて、複数の飽和電流を検出する検出処理を実行し、
    前記演算器は、前記第3のステップにおいて、前記複数の飽和電流と前記複数の電圧変化速度とをプロットし、前記絶縁膜に流れる飽和電流と前記電圧変化速度との関係を示す直線を求める処理を実行し、
    前記演算器は、前記第4のステップにおいて、前記第3のステップにおいて求めた直線の傾きを前記絶縁膜の表面容量として演算するとともに、その演算した表面容量と、前記絶縁膜の面積と、前記絶縁膜の膜厚とに基づいて、前記絶縁膜の誘電率を演算する演算処理を実行する、測定方法。
  9. 前記測定器は、前記第1のステップにおいて、略平板形状からなる前記絶縁膜の複数の位置の各々に対して前記測定処理を実行し、
    前記演算器は、前記第2のステップにおいて、前記複数の位置の各々に対して前記検出処理を実行し、
    前記演算器は、前記第3のステップにおいて、前記複数の位置の各々に対して前記直線を求める処理を実行し、
    前記演算器は、前記第4のステップにおいて、前記複数の位置の各々に対して前記演算処理を実行し、前記絶縁膜の表面容量の分布および前記絶縁膜の誘電率の分布を求める、請求項8に記載の測定方法。
  10. 前記演算された前記絶縁膜の表面容量および前記絶縁膜の誘電率を表示する第5のステップをさらに備える、請求項に記載の測定方法。
JP2008552633A 2008-07-31 2008-07-31 測定装置および測定方法 Expired - Fee Related JP4322958B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/002067 WO2010013292A1 (ja) 2008-07-31 2008-07-31 測定装置および測定方法

Publications (2)

Publication Number Publication Date
JP4322958B1 true JP4322958B1 (ja) 2009-09-02
JPWO2010013292A1 JPWO2010013292A1 (ja) 2012-01-05

Family

ID=41149048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008552633A Expired - Fee Related JP4322958B1 (ja) 2008-07-31 2008-07-31 測定装置および測定方法

Country Status (3)

Country Link
US (1) US7812621B2 (ja)
JP (1) JP4322958B1 (ja)
WO (1) WO2010013292A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101531667B1 (ko) * 2014-05-30 2015-06-26 국민대학교산학협력단 게이트-드레인 및 게이트-소스의 커패시턴스-전압 특성을 이용한 저온 다결정 실리콘 박막 트랜지스터의 결정립 경계위치를 추적하는 장치 및 방법

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8484162B2 (en) 2008-06-24 2013-07-09 Commvault Systems, Inc. De-duplication systems and methods for application-specific data
US8930306B1 (en) 2009-07-08 2015-01-06 Commvault Systems, Inc. Synchronized data deduplication
US8364652B2 (en) 2010-09-30 2013-01-29 Commvault Systems, Inc. Content aligned block-based deduplication
US8572340B2 (en) 2010-09-30 2013-10-29 Commvault Systems, Inc. Systems and methods for retaining and using data block signatures in data protection operations
US9104623B2 (en) 2010-12-14 2015-08-11 Commvault Systems, Inc. Client-side repository in a networked deduplicated storage system
US9020900B2 (en) 2010-12-14 2015-04-28 Commvault Systems, Inc. Distributed deduplicated storage system
US9465049B2 (en) * 2012-04-13 2016-10-11 James B. Colvin Apparatus and method for electronic sample preparation
US20130339298A1 (en) 2012-06-13 2013-12-19 Commvault Systems, Inc. Collaborative backup in a networked storage system
GB201211894D0 (en) * 2012-07-04 2012-08-15 Sparq Wireless Solutions Pte Ltd Sensing methods and apparatus
US9633033B2 (en) 2013-01-11 2017-04-25 Commvault Systems, Inc. High availability distributed deduplicated storage system
US10380072B2 (en) 2014-03-17 2019-08-13 Commvault Systems, Inc. Managing deletions from a deduplication database
US9633056B2 (en) 2014-03-17 2017-04-25 Commvault Systems, Inc. Maintaining a deduplication database
US11249858B2 (en) 2014-08-06 2022-02-15 Commvault Systems, Inc. Point-in-time backups of a production application made accessible over fibre channel and/or ISCSI as data sources to a remote application by representing the backups as pseudo-disks operating apart from the production application and its host
US9852026B2 (en) 2014-08-06 2017-12-26 Commvault Systems, Inc. Efficient application recovery in an information management system based on a pseudo-storage-device driver
US9575673B2 (en) 2014-10-29 2017-02-21 Commvault Systems, Inc. Accessing a file system using tiered deduplication
CN104730344A (zh) * 2015-03-27 2015-06-24 西交利物浦大学 一种半导体器件瞬态电容的测试方法和系统
US10339106B2 (en) 2015-04-09 2019-07-02 Commvault Systems, Inc. Highly reusable deduplication database after disaster recovery
US20160350391A1 (en) 2015-05-26 2016-12-01 Commvault Systems, Inc. Replication using deduplicated secondary copy data
US9766825B2 (en) 2015-07-22 2017-09-19 Commvault Systems, Inc. Browse and restore for block-level backups
CN108139346B (zh) * 2015-10-15 2020-06-23 白石工业株式会社 计算颗粒分散复合材料的介电常数的方法和分散性评价方法
US10592357B2 (en) 2015-12-30 2020-03-17 Commvault Systems, Inc. Distributed file system in a distributed deduplication data storage system
US10296368B2 (en) 2016-03-09 2019-05-21 Commvault Systems, Inc. Hypervisor-independent block-level live browse for access to backed up virtual machine (VM) data and hypervisor-free file-level recovery (block-level pseudo-mount)
US10795577B2 (en) 2016-05-16 2020-10-06 Commvault Systems, Inc. De-duplication of client-side data cache for virtual disks
US10846024B2 (en) 2016-05-16 2020-11-24 Commvault Systems, Inc. Global de-duplication of virtual disks in a storage platform
US10740193B2 (en) 2017-02-27 2020-08-11 Commvault Systems, Inc. Hypervisor-independent reference copies of virtual machine payload data based on block-level pseudo-mount
US10664352B2 (en) 2017-06-14 2020-05-26 Commvault Systems, Inc. Live browsing of backed up data residing on cloned disks
JP6975081B2 (ja) * 2018-03-22 2021-12-01 キオクシア株式会社 半導体測定装置および半導体測定方法
US11010258B2 (en) 2018-11-27 2021-05-18 Commvault Systems, Inc. Generating backup copies through interoperability between components of a data storage management system and appliances for data storage and deduplication
US11698727B2 (en) 2018-12-14 2023-07-11 Commvault Systems, Inc. Performing secondary copy operations based on deduplication performance
US20200327017A1 (en) 2019-04-10 2020-10-15 Commvault Systems, Inc. Restore using deduplicated secondary copy data
US11463264B2 (en) 2019-05-08 2022-10-04 Commvault Systems, Inc. Use of data block signatures for monitoring in an information management system
US20210173811A1 (en) 2019-12-04 2021-06-10 Commvault Systems, Inc. Optimizing the restoration of deduplicated data stored in multi-node replicated file systems
CN111398370B (zh) * 2020-04-01 2021-04-06 苏州大学 微纳米尺寸图形化薄膜阵列的介电测试系统及方法
US11687424B2 (en) 2020-05-28 2023-06-27 Commvault Systems, Inc. Automated media agent state management
CN112526218B (zh) * 2020-11-19 2021-10-15 华中科技大学 一种液体相对介电常数的测量方法及系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4724266U (ja) * 1971-04-12 1972-11-18
JPH085642A (ja) 1994-06-23 1996-01-12 Olympus Optical Co Ltd 集積型多機能spmセンサー
JP3506875B2 (ja) * 1997-03-25 2004-03-15 大日本スクリーン製造株式会社 電気特性測定装置
JPH11288588A (ja) * 1998-04-02 1999-10-19 Mitsubishi Electric Corp 半導体回路装置
US6563299B1 (en) * 2000-08-30 2003-05-13 Micron Technology, Inc. Apparatus for measuring parasitic capacitance and inductance of I/O leads on an electrical component using a network analyzer
JP2003092319A (ja) * 2001-09-17 2003-03-28 Toshiba Corp 半導体素子の評価方法
US7012438B1 (en) * 2002-07-10 2006-03-14 Kla-Tencor Technologies Corp. Methods and systems for determining a property of an insulating film
US20100148813A1 (en) * 2006-07-18 2010-06-17 Multiprobe, Inc. Apparatus and method for combined micro-scale and nano-scale c-v, q-v, and i-v testing of semiconductor materials

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101531667B1 (ko) * 2014-05-30 2015-06-26 국민대학교산학협력단 게이트-드레인 및 게이트-소스의 커패시턴스-전압 특성을 이용한 저온 다결정 실리콘 박막 트랜지스터의 결정립 경계위치를 추적하는 장치 및 방법

Also Published As

Publication number Publication date
JPWO2010013292A1 (ja) 2012-01-05
WO2010013292A1 (ja) 2010-02-04
US20100176824A1 (en) 2010-07-15
US7812621B2 (en) 2010-10-12

Similar Documents

Publication Publication Date Title
JP4322958B1 (ja) 測定装置および測定方法
US5338932A (en) Method and apparatus for measuring the topography of a semiconductor device
EP2864798B1 (en) Method and apparatus of electrical property measurement using an afm operating in peak force tapping mode
JP5813966B2 (ja) 変位検出機構およびそれを用いた走査型プローブ顕微鏡
JP2009525466A (ja) 可変密度走査関連出願の相互参照本出願は、2006年1月31日に出願された米国仮特許出願60/763,659の優先権を主張し、2006年11月28日に出願された、米国特許出願11/563,822(発明の名称「可変密度走査」)に関連しその優先権を主張するものであり、引用によりその全体を本明細書に包含する。
US7041963B2 (en) Height calibration of scanning probe microscope actuators
US6489776B1 (en) Non-contact mechanical resonance method for determining the near surface carrier mobility in conductors
CN110672882B (zh) 一种利用扫描探针探测材料介电常数的方法
Esfahani et al. A monolithic approach to downscaling silicon piezoresistive sensors
US7617720B2 (en) Surface position measuring method and surface position measuring device
CN105759130B (zh) 纳米线压电系数d33的测量装置及测量方法
Xu et al. Broadband measurement of rate-dependent viscoelasticity at nanoscale using scanning probe microscope: Poly (dimethylsiloxane) example
Riedel et al. Nanoscale dielectric properties of insulating thin films: From single point measurements to quantitative images
CN108120858A (zh) 自激励自检测探针及其制作方法
CN107192856A (zh) 一种基于afm探针结构参数的横向力标定方法
Kawashima et al. Fabrication of hollow SiO2 nanoneedle array and characterization of simultaneous multi-site ion-conductance recordings for cell morphology imaging
KR100687796B1 (ko) 반도체의 불순물농도 측정장치 및 측정방법
JP6001728B2 (ja) 変位検出機構およびそれを用いた走査型プローブ顕微鏡
US8621661B2 (en) Electrical-mechanical complex sensor for nanomaterials
WO2009118164A2 (en) Nanoscale charge carrier mapping
JP3936148B2 (ja) 単一電子素子評価装置
Janus et al. Thermal nanometrology using piezoresistive SThM probes with metallic tips
JP3671597B2 (ja) 走査型プローブ顕微鏡
DiBiasio Concept synthesis and design optimization of meso-scale, multi-degree-of-freedom precision flexure motion systems with integrated strain-based sensors
JP2002014025A (ja) プローブの走査制御装置、該走査制御装置による走査型プローブ顕微鏡、及びプローブの走査制御方法、該走査制御方法による測定方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090603

R150 Certificate of patent or registration of utility model

Ref document number: 4322958

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

S201 Request for registration of exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R314201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130612

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees