JP2003092319A

JP2003092319A - 半導体素子の評価方法

Info

Publication number: JP2003092319A
Application number: JP2001282000A
Authority: JP
Inventors: Naoki Yasuda; 直樹安田; Takeshi Yamaguchi; 豪山口; Yukie Nishikawa; 幸江西川
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-09-17
Filing date: 2001-09-17
Publication date: 2003-03-28

Abstract

(57)【要約】【課題】ＭＩＳ型キャパシタの界面準位密度、酸化膜
換算膜厚などの電気特性量を高精度かつ短時間に評価す
ること。【解決手段】Ｓｉ基板の面方位、不純物濃度が変わっ
ても適用可能な基板表面容量と基板表面電位の表現式を
提案した。この表現式を用いて、極薄絶縁膜の理想Ｃ−
Ｖ特性を高精度かつ短時間に作成できる。この理想Ｃ−
Ｖ特性と、評価すべきＭＩＳキャパシタのＣ−Ｖ特性の
実測結果とを比較して、効率よく界面準密度等を評価す
ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＭＩＳ（Metal
Insulator Semiconductor）キャパシタ構造を有する半
導体素子のゲート絶縁膜やその界面の電気的評価方法に
関する。

【０００２】

【従来の技術】ＣＭＯＳ素子の微細化に伴ってゲート絶
縁膜の薄膜化が進行し、トンネル電流の抑制の観点から
誘電率の高い絶縁膜（高誘電体絶縁膜：Ｈｉｇｈ−ｋ絶
縁膜）の研究開発が進められている。これらの絶縁膜で
は構成元素の平均配位数が大きいため、ＳｉＯ₂膜に比
べて高い界面準位密度を示すであろうことが理論的・経
験的に予測されている（G. Lucovsky and J. C. Philli
ps, Mat. Res. SoＣsymp. Proc. 567, 201 (1999)参
照）。界面準位密度はリーク電流とともに、ゲート絶縁
膜の良否を決定する量であり、極薄絶縁膜における界面
準位の正確な評価は必須の技術である。

【０００３】界面準位密度の評価法には様々な方法が考
えられるが、ＭＩＳ型キャパシタの作製という簡単なプ
ロセスだけで界面準位の評価が可能なＣ−Ｖ法がｈｉｇ
ｈ−ｋ絶縁膜の研究開発で使う方法として適している。
一般に、Ｃ−Ｖ特性を用いた界面準位の評価法には、大
きく分類して次の３種類がある（E. H. Nicollian and
J. R. Brews, "MOS PhysiＣs and Technology," John W
iley & Sons, New York (1982)参照）。

【０００４】（１）高周波Ｃ−Ｖ特性と、理論Ｃ−Ｖ特
性とを比較する方法。（２）低周波Ｃ−Ｖ特性と、理論Ｃ−Ｖ特性とを比較す
る方法。（３）低周波Ｃ−Ｖ特性と、高周波Ｃ−Ｖ特性とを比較
する方法。

【０００５】極薄絶縁膜ではリーク電流が流れるた
め、”低周波Ｃ−Ｖ特性”（界面準位の容量を含んだＣ
−Ｖ特性）が正確に測定できない。したがって、上記の
３つの方法のうち、低周波Ｃ−Ｖ特性の測定を含んだ
（２），（３）の方法は、極薄ゲート絶縁膜の界面準位
の評価方法として不適当であり、（１）の高周波Ｃ−Ｖ
特性の評価方法の使用が推奨されるべきである。上記の
Ｎｉｃｏｌｌｉａｎらの文献に記載されているように、
高周波Ｃ−Ｖ特性では界面準位によってＣ−Ｖカーブが
ゲート電圧Ｖｇ方向に伸び（stretch-out）、このＶｇ
方向の電圧シフト量を基板の表面電位の関数として評価
する。その際に重要なのは、基準となる”理想Ｃ−Ｖ特
性”（すなわち、界面準位の存在しない場合のＣ−Ｖ特
性）を正確に知ることである。

【０００６】厚い絶縁膜の場合、理想Ｃ−Ｖ特性は簡単
な解析式で表すことができる（例えば、D. K. Shroder,
"Semiconductor Material and Device Characterizati
on,"Chapter 6, John Wiley & Sons, New York (1990)
参照）。しかし、ゲート絶縁膜の膜厚（実効膜厚）が２
ｎｍ程度まで薄くなると、理想Ｃ−Ｖ特性は従来知られ
ていた解析式で表現できなくなる。これは基板表面のキ
ャリア量子化の影響が極薄絶縁膜で顕著に現れるためで
ある。そこで、極薄絶縁膜の理想Ｃ−Ｖ特性を得るため
に、従来、基板キャリアの量子化の効果を取り入れた数
値シミュレーションが使われていた。

【０００７】数値シミュレーションを使う場合の問題点
は２つある。ひとつは、シミュレーションの仮定・方法
によって結果が異なることである（C. A. Richter, A.
R. Hefner, and E. M. Vogel, IEEE Electron Device L
ett. 22, 35 (2001)参照）。もうひとつは、計算時間が
かかることである。後者に関しては、例えば、手近に使
えるシミュレータ（クロック周波数４５０ＭＨｚ）でＣ
−Ｖ特性の計算を行わせたところ、ひとつのＣ−Ｖ特性
を計算するのに２０００秒以上もの時間がかかった。

【０００８】

【発明が解決しようとする課題】以上のように、従来の
技術では、極薄絶縁膜を持つＭＩＳ型キャパシタの理想
Ｃ−Ｖ特性を高精度に、かつ短時間で構成する方法がな
かった。そのため、極薄絶縁膜の界面準位等の電気特性
の評価に支障を来たしていた。

【０００９】この発明の目的は、ＭＩＳ型半導体素子の
界面準位密度、酸化膜換算膜厚などの電気特性量を高精
度かつ短時間に評価することにある。より具体的には、
そのために必要な極薄絶縁膜の理想Ｃ−Ｖ特性を高精度
かつ短時間に作成する方法を提供することにある。

【００１０】

【課題を解決するための手段】この発明は、Ｃ＝１／
｛Ｔeq／εox＋１／Ｃs｝（Ｔeq；ゲート絶縁膜のシリ
コン酸化膜換算膜厚，εox；ゲート絶縁膜の誘電率，Ｃ
s；基板表面容量）で表されるゲート容量Ｃと、Ｖｇ＝
ＥoxＴeq＋φs＋Ｖfb（Ｅox；シリコン酸化膜換算電
界，φs；基板表面電位，Ｖfb；フラットバンド電圧）
で表されるゲート電圧Ｖｇの間のＣ−Ｖ特性に基づいて
ＭＩＳ型半導体素子の評価を行う方法であって、理想的
なＭＩＳキャパシタについて測定されたＣ−Ｖ特性に基
づいて、基板表面容量Ｃsと基板表面電位φsについてフ
ラットバンド状態より蓄積状態側においてシリコン酸化
膜換算電界Ｅox依存性を考慮した量子補正項を導入した
表現式を用いて、理想Ｃ−Ｖ特性を作成し、評価すべき
ＭＩＳキャパシタのＣ−Ｖ特性を測定し、前記理想Ｃ−
Ｖ特性と前記評価すべきＭＩＳキャパシタについて測定
されたＣ−Ｖ特性とを比較して、そのＣ−Ｖ特性の相違
から評価すべきＭＩＳキャパシタのゲート絶縁膜及びそ
の界面の電気的特性を評価することを特徴とする。

【００１１】具体的にこの発明において、理想Ｃ−Ｖ特
性を作成する際に基板表面容量及び基板表面電位に導入
される量子補正項は、経験的に、酸化膜換算電界Ｅoxの
依存性を考慮して、次のように構成される。酸化膜換算
電界Ｅoxの取り方を、基板表面の蓄積状態ではＥox＜
０、空乏状態でＥox＞０とするとき、基板表面容量Ｃs
は、Ｅox＞０の空乏状態では、Ｃs＝Ｃs(cl)（古典モデ
ル項のみ）とし、Ｅox＜０の蓄積状態では、量子補正項
Ｃs(qc)を加味して、１／Ｃs＝１／Ｃs(cl)＋１／Ｃs(q
c)とする。ここで、量子補正項Ｃs(qc)は、Ｃs(qc)＝Ａ
｜Ｅox｜^1/3＋Ｆ（｜Ｅox｜）（但し、Ａは定数）、Ｆ
（ｘ）はｘ→０で発散する関数である。一方、表面電位
φsは、Ｅox＞０の空乏状態では、φs＝φs(cl)（古典
モデル項のみ）とし、Ｅox＜０の蓄積状態では、量子補
正項φs(qc)を加味して、φs＝φs(cl)＋φs(qc)とす
る。ここで、量子補正項φs(qc)は、φs(qc)＝Ｂ｜Ｅox
｜^2/3（Ｂは定数）と表される。

【００１２】上述の表現式を用いると、異なるＳｉ基板
の面方位、および幅広い基板不純物濃度（１０¹⁵−１０
¹⁸ｃｍ^-3）に対して基板表面容量と基板表面電位を高精
度に表現できる。そのため、極薄絶縁膜の理想Ｃ−Ｖ特
性を高精度に作成することができる。また、解析式を用
いているため、短時間で理想Ｃ−Ｖ特性を作成できる。
したがって、評価すべきＭＩＳゲートについて実測した
Ｃ−Ｖ特性との比較を高精度・迅速に行うことができる
ようになり、極薄ゲート絶縁膜を持つＭＩＳ型キャパシ
タの界面準位密度、酸化膜換算膜厚などの電気特性量を
高精度かつ短時間に評価できるようになる。

【００１３】

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態を説明する。［実施の形態１］この発明において、ＭＩＳ型半導体素
子の評価は、まず評価すべきＭＩＳ型半導体素子のＣ−
Ｖ特性を測定することから始まる。この測定は、既存の
ＬＣＲメータ、またはそれと同等の機能を持つ装置によ
って行うことができる。一方、界面準位等のない理想的
なＭＩＳ型半導体素子について測定されたＣ−Ｖ特性に
基づいて、量子補正を取り入れた基板表面容量および基
板表面電位の表現式を用いて理想Ｃ−Ｖ特性を作成す
る。そして、作成された理想Ｃ−Ｖ特性と測定されたＣ
−Ｖ特性を比較することによって、界面準位密度等の評
価を行う。上述した理想Ｃ−Ｖ特性を求めることがこの
発明の本質的な部分であり、以下この部分を中心として
具体的に説明する。

【００１４】この発明が対象とするＭＩＳ型半導体素子
は、ＭＩＳＦＥＴに代表されるもので、その主要部は、
図１（ａ）に示すように、シリコン基板１にゲート絶縁
膜２を介してゲート電極３が形成されたＭＩＳキャパシ
タを構成する。このＭＩＳキャパシタのＣ−Ｖ特性は、
図１（ｂ）に示すように、ゲート絶縁膜自体の容量Ｃox
とＳｉ基板表面の表面容量Ｃsの直列接続で表される。
このことを数式で表現すると、次の様になる。

【００１５】

【数１】Ｃ＝１／｛Ｔeq／εox＋１／Ｃs（Ｅox）｝Ｖg＝ＥoxＴeq＋φs（Ｅox）＋Ｖfb

【００１６】ここで、Ｔeqはゲート絶縁膜のシリコン酸
化膜（ＳｉＯ₂）換算膜厚（以下、単に酸化膜換算膜厚
という）、εoxはゲート絶縁膜の誘電率、Ｃs（Ｅox）
は基板表面のシリコン酸化膜換算電界Ｅoxの関数である
基板表面容量、φsは酸化膜換算電界Ｅoxの関数である
基板表面電位、Ｖfbはフラットバンド電圧である。酸化
膜換算電界Ｅoxとは、シリコンの誘電率をεsi、基板表
面電界をＥsiとして、Ｅox＝εsiＥs／εoxで定義され
るもので、以下、単に酸化膜換算電界という。数１に基
づけば、基板表面容量Ｃsと基板表面電位φsの酸化膜換
算電界Ｅox依存性を知ることで、任意の酸化膜換算膜厚
Ｔeqのゲート絶縁膜に対するＣ−Ｖ特性を作成できるこ
とがわかる。

【００１７】Ｃsとφsの酸化膜換算電界依存性は、基板
不純物濃度に依存する。このことは、フラットバンド状
態（Ｅox＝０）のＣsがデバイ長で決まり、デバイ長は
キャリア濃度（基板不純物濃度）に依存することから明
らかである。そこで、基板不純物濃度を変化させたＭＩ
ＳキャパシタでＣ−Ｖ特性を測定し、数１に基づいてＣ
sとφsの酸化膜電界依存性を評価した。実験に用いたＭ
ＩＳキャパシタのゲート絶縁膜は、膜厚Ｔox＝４．５ｎ
ｍのＳｉＯ₂膜（シリコン熱酸化膜）である。実測した
Ｃ−Ｖ特性（Ｃ−Ｖｇ）から、下記数２により、基板表
面容量Ｃsと表面電位φsの酸化膜電界依存性を評価し
た。

【００１８】

【数２】１／Ｃs＝１／Ｃ−Ｔox／εox φs＝Ｖg−ＥoxＴox−Ｖfb

【００１９】酸化膜換算電界Ｅoxは、フラットバンド電
圧Ｖfbを基準とした電荷密度Ｑから、下記数３により評
価した。

【００２０】

【数３】

【００２１】測定で得られたＣ−Ｖ特性を図２に示す。
また、数２，数３から評価した基板表面容量Ｃs、表面
電位φsと酸化膜換算電界Ｅoxの関係が基板不純物濃度
（Ｎsub）にどのように依存しているかを、それぞれ図
３と図４に示す。図３と図４には、それぞれ古典モデル
から計算したＣsとφsの酸化膜電界依存性も併せて示し
た。

【００２２】ｐ型シリコン基板を用いたＭＩＳキャパシ
タでは、ゲート電圧Ｖｇを正方向に大きくしたとき、基
板表面は、空乏状態からフラットバンド状態を経て、反
転層が形成される蓄積状態へと変化する。このとき、蓄
積状態から空乏状態にわたる基板表面容量Ｃsと基板表
面電位φsの酸化膜換算電界依存性の表現式に関する基
本的な考え方は次のとおりである。

【００２３】フラットバンド状態から空乏状態にかけて
（図４において、Ｅox＜０の範囲）は、古典モデルと実
験データがほぼ一致し、古典モデルでうまく表現できて
いる。これに対して、フラットバンド状態より蓄積状態
において（図４において、Ｅox＞０の範囲）は、実験デ
ータが古典モデルの値からずれている。そこで、蓄積状
態における古典モデルからのズレを補正するという形で
経験式を導入する。その際、蓄積状態で酸化膜換算電界
Ｅoxが十分に大きな領域で、基板表面容量Ｃsと基板表
面電位φsは、量子モデルが示す物理的に正しい酸化膜
電界依存性を持つ必要がある。

【００２４】基板表面容量Ｃsに関しては、反転層の場
合から類推されるように、Ｃs＝εsi／Ｚavという関係
が成り立つ。ここでＺavはＳｉ基板表面電荷の界面から
の平均距離であり、ＺavはＳｉ基板表面電界Ｅs（＝εo
xＥox／εsi）に対して−１／３乗の依存性を持つ。し
たがって、酸化膜換算電界が十分に大きい蓄積状態で
は、基板表面容量ＣsはＥox^1/3という電界依存性を持つ
べきである。

【００２５】また、表面電位φsに関しては次のように
考察される。蓄積状態で酸化膜換算電界が大きくなる
と、図４に示したように、古典モデルの表面電位φsは
ある一定値にほとんど固定されてしまう。しかし、量子
モデルではφsは増加し続ける。それは、蓄積層のキャ
リアがＳｉ基板界面からＺavの距離にあるために、古典
モデルよりもＥsＺavだけ余分の電位降下が生じるから
である。Ｚavは基板表面電界Ｅs（＝εoxＥox／εsi）
の−１／３乗に比例するので、酸化膜換算電界が大きく
なった蓄積状態では、Ｅox^2/3に比例した余分の電位降
下が発生する。

【００２６】一方、Ｃsとφsは、両方ともフラットバン
ド状態では古典モデルに収束しなければならず、両者の
量子補正はフラットバンド状態でゼロになる必要があ
る。これらのことを考慮して作成した基板表面容量Ｃs
と基板表面電位φsの経験式モデルを以下に説明する。
ここでは古典モデルとの整合性を取るために、空乏状態
でＥox＞０、蓄積状態でＥox＜０と定義している。ま
ず、基板表面容量Ｃsと基板表面電位φsの古典モデル
は、次の数４で表される。

【００２７】

【数４】Ｃs(cl)＝Ｋεsiε0｛ｅ^Uf(１−ｅ^-Us)＋ｅ^-Uf
(ｅ^Us−１)｝／２ＬDi・Ｆ(Ｕs，Ｕf) Ｆ(Ｕs，Ｕf)＝［ｅ^Uf｛ｅ^-Us＋Ｕs−１｝＋ｅ^-Uf｛ｅ
^Us−Ｕs−１｝］^1/2

【００２８】ここで、ＵsとＵfは規格化された基板表面
ポテンシャルであり、基板表面電位φs(cl)及び基板バ
ルクのフェルミ電位φfを使ってそれぞれ、Ｕs＝ｑφs
(cl)／ｋＴ、Ｕf＝ｑφf／ｋＴと定義される。基板バル
クのフェルミ電位は基板不純物濃度ＮＡとの間で、φf
＝（ｋＴ／ｑ）ｌｎ（ＮＡ／ｎｉ）の関係にある。ｎｉ
はＳｉ基板の真性キャリア密度である。また、数４の基
板表面容量Ｃs(cl)の式中、右辺の第１ファクタＫは表
面ポテンシャルの符号（｜Ｕs｜／Ｕs）を表している。
また、上の式で真性デバイ長ＬDiは次のように表され
る。

【００２９】

【数５】ＬDi＝（εsiε0ｋＴ／２ｑ²ｎi）^1/2

【００３０】これらの式を用いて、酸化膜換算電界Ｅox
は以下のように表される。

【００３１】

【数６】Ｅox＝Ｕs・ｋＴεsiTeqＦ／ｑεoxＬDi

【００３２】以上が古典解析式モデルの説明である。こ
れに対してこの発明で提案するＣsとφsの解析式は、基
板表面の空乏状態で上記の古典モデルを使い、一方、基
板表面の蓄積状態では古典モデルを修正した表現式を用
いて、図３、図４の実験結果を再現できるようにする。
即ちこの発明において、基板表面容量Ｃsと基板表面電
位φsの解析式は、ｐ型Ｓｉ（１００）基板の場合につ
いては、電界Ｅoxの単位をＶ／ｃｍで表して、下記数７
及び数８を用いる。

【００３３】

【数７】表面容量Ｃs ・Ｅox＞０（空乏領域）では、Ｃs＝Ｃs(cl) （古典モ
デル）・Ｅox＜０（蓄積領域）では、１／Ｃs＝１／Ｃs(cl)＋
１／Ｃs(qc) ここで、Ｃs(qc)（Ｆ／ｃｍ²）＝４×１０^-8｜Ｅox｜
^1/3＋３×１０^-4｜Ｅox｜^-1/3

【００３４】

【数８】表面電位φs ・Ｅox＞０（空乏領域）では、φs＝φs(cl) （古典モ
デル）・Ｅox＜０（蓄積領域）では、φs＝φs(cl)＋φs(qc) ここで、φs(qc)（ｅＶ）＝−８×１０^-6｜Ｅox｜^2/3

【００３５】これらの表現式によるＣs、φsが、ｐ型Ｓ
ｉ（１００）基板で基板濃度を変えたＭＩＳキャパシタ
のＣsとφsの実験データ（図３、図４）とどの程度合う
かを図５から図１０に示した。図５は、基板不純物濃度
Ｎｓｕｂ＝１０¹⁶／ｃｍ³の場合の基板表面容量Ｃｓと
酸化膜換算電界Ｅoxの関係である。量子補正項Ｃs(qc)
の導入により、本発明の数７による解析式モデルと実験
値とがよい一致を示している。図６は、同じく基板不純
物濃度Ｎｓｕｂ＝１０¹⁶／ｃｍ³の場合の基板表面電位
φsと酸化膜換算電界Ｅoxの関係であり、本発明の数８
による解析式モデルと実験値とがよい一致を示してい
る。

【００３６】図７及び図８は、基板不純物濃度Ｎｓｕｂ
＝１０¹⁷／ｃｍ³の場合について同様に、基板表面容量
Ｃｓ及び基板表面電位φsと酸化膜換算電界Ｅoxの関係
を示し、図９及び図１０は、基板不純物濃度Ｎｓｕｂ＝
１０¹⁸／ｃｍ³の場合について、基板表面容量Ｃｓ及び
基板表面電位φsと酸化膜換算電界Ｅoxの関係を示して
いる。以上のように、不純物濃度１０¹⁶−１０¹⁸［ｃｍ
^-3］の範囲で、この発明の経験式は実験値とよい一致を
示すことがわかる。なお、シミュレーションとの比較で
Ｎｓｕｂ＝１０¹⁵ｃｍ^-3でも本発明の表現式が有効であ
ることを確認している。

【００３７】これらの基板表面容量Ｃs、基板表面電位
φsの表現式を元にして、”理想Ｃ−Ｖ特性”は以下の
ように計算される。図１１は、理想Ｃ−Ｖ特性の計算か
ら、評価すべき試料ＭＩＳキャパシタの界面準位密度の
評価までを行う処理の流れを示している。まず、まず古
典モデルの表面電位φs(cl)をパラメータとして基板表
面容量Ｃs(cl)（古典モデル）と酸化膜換算電界Ｅox
を、それぞれ数４、数６から算出する（ステップＳ０
１）。次に各Ｅoxに対する基板表面容量Ｃsと表面電位
φsを数７，数８から算出する（ステップＳ０２）。最
後に、数１を用いてゲート絶縁膜を含めたＭＩＳキャパ
シタ全体のＣ−Ｖ特性を計算する（ステップＳ０３）。

【００３８】以上のようにして作成されるＣ−Ｖ特性
は、界面準位密度の極めて少ないシリコン熱酸化膜をゲ
ート絶縁膜として用いた参照ＭＩＳキャパシタのＣ−Ｖ
特性データに基づいていれば、高周波Ｃ−Ｖ法（Ｔｅｒ
ｍａｎ法）で界面準位密度を求めるときの基準となる”
理想Ｃ−Ｖ特性”とみなすことができる。この様にして
作成される”理想Ｃ−Ｖ特性”を用いて、評価すべきＭ
ＩＳキャパシタについて、高周波Ｃ−Ｖ法（Ｔｅｒｍａ
ｎ法）で界面準位密度を評価する手順は、以下のステッ
プＳ１１からＳ１４にまとめられる。

【００３９】ステップＳ１１：界面準位密度の評価を行
うべきＭＩＳキャパシタのゲート絶縁膜の酸化膜換算膜
厚（Ｔeq）を導出する。界面準位密度が無視できる程度
に少ない参照絶縁膜（ＳｉＯ₂）のＣ−Ｖ特性から導出
したＣs（Ｅox）、φs（Ｅox）特性をもとにして構成さ
れる”理想Ｃ−Ｖ特性”（数１）でＴeqとＶfbの値を調
整し、界面準位密度の評価を行うべきＭＩＳキャパシタ
について測定したＣ−Ｖ特性と”理想Ｃ−Ｖ特性”とで
蓄積状態の容量の飽和特性を一致させる。即ち、ゲート
電圧が十分に高い点、言い換えれば酸化膜換算電界Ｅox
が十分に大きい点での容量値を合わせる。このときのＴ
eqを、評価すべき絶縁膜の酸化膜換算膜厚として用い
る。

【００４０】ステップＳ１２：界面準位密度の評価を行
うべきＭＩＳキャパシタのＣs−Ｖｇ特性を導出する。
界面準位密度の評価を行うべきＭＩＳキャパシタの高周
波Ｃ−Ｖ特性と、ステップ（１）で決めたＴeqを用いる
と、評価すべきＭＩＳキャパシタの基板表面容量Ｃsと
ゲート電圧Ｖｇの関係（Ｃs−Ｖｇ）が得られる。ここ
で、基板表面容量Ｃsは１／Ｃs＝１／Ｃ−Ｔeq／Ｅoxと
いう関係式から求めることができる。

【００４１】ステップＳ１３：理想Ｃ−Ｖ特性のＶｇ
と、基板表面電位φsを抽出する。界面準位密度の評価
を行うべき絶縁膜の基板表面容量Ｃsの各データ点に対
応する理想Ｃ−Ｖ特性は、次のようにして求められる。
まず、評価すべき絶縁膜の各Ｃsデータ値に対応する古
典モデルの基板表面電位φs(cl)を求める。Ｃsを表現す
る数７はφs(cl)を唯一のパラメータとする関数なの
で、この計算は、２分法のアルゴリズムを用いれば簡単
に行うことができる。一旦φs(cl)がわかれば、基板表
面電位φs（量子化補正済み）と理想Ｃ−Ｖ特性のゲー
ト電圧Ｖｇ(ideal)は、数１，数８から導出することが
できる。したがって、評価すべき絶縁膜のＣ−Ｖ特性の
各測定点において（φs，Ｖｇ，Ｖｇ(ideal)）というデ
ータ・セットが得られることになる。

【００４２】ステップＳ１４：界面準位のエネルギー分
布（Ｄit）を導出する。界面準位密度のエネルギー分布
（Ｄit−Ｅ特性）は、データ・セット（φs，Ｖｇ，Ｖ
ｇ(ideal)）から、下記数９として導出することができ
る。

【００４３】

【数９】Ｄit＝（εox／ｑＴeq）・｛（ｄＶｇ／ｄφ
s）−（ｄＶｇ(ideal)／ｄφs）｝Ｅ＝ｑ（φs＋φf）

【００４４】ここで、φｆはＳｉ基板バルクのフェルミ
準位である。以上の方法に基づいて、本実施例ではＡｕ
／ＺｒＯ₂／ｐ−Ｓｉ（１００）構造のＭＩＳキャパシ
タの界面準位密度を評価した。ＺｒＯ₂膜は、希釈フッ
酸で前処理を行ったｐ型Ｓｉ基板（Ｎｓｕｂ＝１．５×
１０¹⁵ｃｍ^-3）に対してレーザー・アブレーション法で
堆積した。ＺｒＯ₂の堆積時には０．１ＴｏｒｒのＯ₂ガ
スを流した。ＺｒＯ₂の堆積後、Ａｕ電極を蒸着してＭ
ＩＳキャパシタを作製した。ＺｒＯ₂膜の堆積後にはア
ニールを行っていない。

【００４５】このＭＩＳキャパシタのＣ−Ｖ特性の実測
結果を、シリコン熱酸化膜をゲート絶縁膜とする理想Ｃ
−Ｖ特性と比較してＺｒＯ₂の酸化膜換算膜厚を求めた
ところ、Ｔeq＝０．９８ｎｍとなった（図１３参照）。
また、上記の方法でこのＭＩＳキャパシタの実測Ｖｇと
理想Ｃ−Ｖ特性のＶｇ(ideal)を求め、エネルギー・レ
ベルの関数としてプロットすると図１４のようになる。
数９に基づいて求められる界面準位密度のエネルギー分
布は、図１５のようになる。

【００４６】このように、第１の実施形態では、基板表
面容量および基板表面電位を表す高精度の解析式を用い
て極薄シリコン熱酸化膜を持つＭＩＳキャパシタの理想
Ｃ−Ｖ特性を作成し、評価すべきＭＩＳキャパシタの実
測したＣ−Ｖ特性との比較を行うので、従来のように数
値シミュレーションを行って理想Ｃ−Ｖ特性を作成する
よりも、評価・解析に要する時間を大幅に削減できる。

【００４７】以上のようなＭＩＳキャパシタの評価を行
う評価システムは、具体的には図１２のように、ＭＩＳ
キャパシタの容量を測定する容量計と、測定制御及び界
面準密度等の計算処理を行う計算機とを備えて構成され
る。

【００４８】［実施の形態２］この実施の形態では、Ａ
ｕ／ＣｅＯ₂／ｐ−Ｓｉ（１１１）構造のＭＩＳキャパ
シタで酸化膜換算膜厚Ｔeqと誘電率を評価した。先の実
施の形態とはＳｉ基板の面方位が違うので、基板表面容
量Ｃsと基板表面電位φsの表現式のパラメータは新たに
決める必要がある。いくつかの基板不純物濃度のｐ型Ｓ
ｉ（１１１）基板でＣsとφsの評価を行ったところ、こ
の発明による理想Ｃ−Ｖ特性の表現式は、Ｓｉ（１１
１）基板上の絶縁膜でも有効であることがわかった。但
し、ｐ型Ｓｉ（１１１）基板に対する基板表面容量と基
板表面電位のパラメータは、ｐ型Ｓｉ（１００）基板上
のパラメータとは少し異なり、下記数１０及び数１１の
ように表される。

【００４９】

【数１０】基板容量Ｃs ・Ｅox＞０（空乏領域）では、Ｃs＝Ｃs(cl) （古典モ
デル）・Ｅox＜０（蓄積領域）では、１／Ｃs＝１／Ｃs(cl)＋
１／Ｃs(qc) ここで、Ｃs(qc)（Ｆ／ｃｍ²）＝５．５×１０^-8｜Ｅox
｜^1/3＋３．０×１０^-4｜Ｅox｜^-1/3

【００５０】

【数１１】表面電位φs ・Ｅox＞０（空乏領域）では、φs＝φs(cl) （古典モ
デル）・Ｅox＜０（蓄積領域）では、φs＝φs(cl)＋φs(qc) ここで、φs(qc)（ｅＶ）＝−７．０×１０^-6｜Ｅox｜
^2/3

【００５１】本実施の形態の絶縁膜材料ＣｅＯ₂は、
１．５×１０¹⁵ｃｍ^-3の基板不純物濃度を持つｐ型Ｓｉ
（１１１）基板上に形成した。ＣｅＯ₂の形成には、金
属Ｃｅとオゾンを原料としたＭＢＥ（molecular beam e
pitaxy法）を用いた。アモルファス界面層の形成を避け
るため、オゾンを供給する前に０．６モノレーヤの金属
ＣｅをＳｉ基板上に蒸着し、その後でＣｅとオゾンを同
時に供給した。形成されたＣｅＯ₂の物理膜厚（実膜
厚）は５ｎｍと１０ｎｍであった。ＣｅＯ₂膜の形成
後、メタル・マスクを介してＡｕを蒸着し、Ａｕ／Ｃｅ
Ｏ₂／ｐ−Ｓｉ（１１１）構造のＭＩＳキャパシタを作
製した。フォーミングガス・アニール等の後アニールは
行わなかった。

【００５２】ＣｅＯ₂キャパシタのＣ−Ｖ特性の実測結
果、および本発明の方法による理想Ｃ−Ｖ特性を図１６
に示す。ＣｅＯ₂の酸化膜換算膜厚Ｔeqは、実測Ｃ−Ｖ
特性と理想Ｃ−Ｖ特性の比較により、それぞれ０．３８
ｎｍと０．７５ｎｍと評価された。ＣｅＯ₂の物理膜厚
Ｔphysと酸化膜換算膜厚Ｔeqから、図１７に示すよう
に、本実施の形態のＣｅＯ₂の比誘電率はε＝５２と見
積もられた。この誘電率はバルクＣｅＯ₂で報告されて
いる値（約２５）よりも大きい。その理由として、本実
施の形態のＣｅＯ₂はＳｉ基板との直接接合で形成され
ているので低誘電率の界面層が存在しないこと、また、
単結晶性が保たれた膜になっていることが挙げられる。
さらに、これらのＣｅＯ₂膜のＣ−Ｖ特性が理想Ｃ−Ｖ
特性に極めて近く、界面準位が少ないことは、図１６で
実測Ｃ−Ｖ特性と理想Ｃ−Ｖ特性がよく一致しているこ
とから明らかである。後アニール無しのＭＩＳキャパシ
タで既に良好な界面が形成されているのは、本実施の形
態のＣｅＯ₂膜がＳｉ基板との直接接合で形成されてい
ることに起因すると考えられる。

【００５３】以上のように、この実施の形態において
も、基板表面容量および基板表面電位を表す高精度の解
析式を用いて極薄絶縁膜の理想Ｃ−Ｖ特性を作成し、実
測のＣ−Ｖ特性との比較を行うため、従来のように数値
シミュレーションを行って極薄絶縁膜の理想Ｃ−Ｖ特性
を作成するよりも、評価・解析に要する時間を大幅に削
減できる。

【００５４】上述した各実施の形態における評価装置の
うち、理想Ｃ−Ｖ特性を作成する手段、および実測した
Ｃ−Ｖ特性と理想Ｃ−Ｖ特性を比較する手段は、ハード
ウェアで構成してもよいし、ソフトウェアで構成しても
よい。ソフトウェアで構成する場合は、評価装置の機能
を実現するプログラムをフロッピー（登録商標）ディス
クやＣＤ−ＲＯＭなどの記録媒体に収納し、コンピュー
タに読み込ませて実行させればよい。記録媒体は、磁気
ディスクや光ディスクなどの携帯可能なものに限定され
ず、ハードディスク装置やメモリなどの固定型の記録媒
体でもよい。

【００５５】また、上述した各実施形態の評価装置を実
現するプログラムを、インターネット等の通信回線（無
線通信を含む）を介して頒布してもよい。さらに、プロ
グラムを暗号化したり、変調をかけたり、圧縮した状態
で、インターネット等の有線回線や無線回線を介して、
あるいは記録媒体に収納して頒布してもよい。

【００５６】

【発明の効果】この発明の表現式を用いると、異なるＳ
ｉ基板の面方位、および幅広い基板不純物濃度に対して
基板表面容量と基板表面電位を高精度に表現することが
できる。そのため、極薄絶縁膜の理想Ｃ−Ｖ特性を精度
よく作成できる。また、この発明では解析式を用いてい
るため、数値シミュレーションに比べて短時間で理想Ｃ
−Ｖ特性を作成できる。したがって、実測した極薄絶縁
膜のＣ−Ｖ特性との比較を高精度・迅速に行うことがで
き、極薄ゲート絶縁膜を持つＭＩＳ型キャパシタの界面
準位密度、酸化膜換算膜厚などの電気特性量を高精度か
つ短時間に評価することができる。

【図面の簡単な説明】

【図１】ＭＯＳキャパシタ構造とその等価回路を示す図
である。

【図２】ｐ型Ｓｉ（１００）基板の不純物濃度を変えた
ＭＩＳキャパシタのＣ−Ｖ特性の実測結果を示す図であ
る。

【図３】図２から求めた基板表面容量と酸化膜電界の関
係を示す図である。

【図４】図２から求めた基板表面電位と酸化膜電界の関
係を示す図である。

【図５】本発明の基板表面容量の表現式と実測結果（図
３）を比較して示す図である。

【図６】本発明の基板表面電位の表現式と実測結果（図
４）を比較して示す図である。

【図７】本発明の基板表面容量の表現式と実測結果（図
３）を比較して示す図である。

【図８】本発明の基板表面電位の表現式と実測結果（図
４）を比較して示す図である。

【図９】本発明の基板表面容量の表現式と実測結果（図
３）を比較して示す図である。

【図１０】本発明の基板表面電位の表現式と実測結果
（図４）を比較して示す図である。

【図１１】本発明によるＭＩＳキャパシタの評価プロセ
スを示す図である。

【図１２】本発明による評価システムの構成を示す図で
ある。

【図１３】Ａｕ／ＺｒＯ₂／ｐ−Ｓｉ（１００）構造の
ＭＩＳキャパシタのＣ−Ｖ特性（実測）と理想Ｃ−Ｖ特
性を比較して示す図である。

【図１４】Ａｕ／ＺｒＯ₂／ｐ−Ｓｉ（１００）キャパ
シタのＶｇ、および理想Ｃ−Ｖ特性のＶｇと、Ｓｉ禁制
帯内エネルギー位置の関係を示す図である。

【図１５】Ａｕ／ＺｒＯ₂／ｐ−Ｓｉ（１００）構造Ｍ
ＩＳキャパシタの界面準位密度のエネルギー分布を示す
図である。

【図１６】Ａｕ／ＣｅＯ₂／ｐ−Ｓｉ（１１１）構造の
ＭＩＳキャパシタのＣ−Ｖ特性（実測）と理想Ｃ−Ｖ特
性を比較して示す図である。

【図１７】ＣｅＯ₂の物理膜厚（実膜厚）Ｔphysと酸化
膜換算膜厚Ｔeqの関係を示す図である。

【符号の説明】

１…シリコン基板、２…ゲート絶縁膜、３…ゲート電
極、Ｃｏｘ…ゲート絶縁膜容量、Ｃｓ…基板表面容量、
φｓ…基板表面電位、Ｔｅｑ…酸化膜換算膜厚。

───────────────────────────────────────────────────── フロントページの続き (72)発明者西川幸江神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内Ｆターム(参考） 4M106 AA13 AB12 BA14 CA12 DJ20 5F140 AA37 BA01 BA20 BE07

Claims

【特許請求の範囲】

【請求項１】Ｃ＝１／｛Ｔeq／εox＋１／Ｃs｝（Ｔe
q；ゲート絶縁膜のシリコン酸化膜換算膜厚，εox；ゲ
ート絶縁膜の誘電率，Ｃs；基板表面容量）で表される
ゲート容量Ｃと、Ｖｇ＝ＥoxＴeq＋φs＋Ｖfb（Ｅox；
シリコン酸化膜換算電界，φs；基板表面電位，Ｖfb；
フラットバンド電圧）で表されるゲート電圧Ｖｇの間の
Ｃ−Ｖ特性に基づいてＭＩＳ型半導体素子の評価を行う
方法であって、理想的なＭＩＳキャパシタについて測定されたＣ−Ｖ特
性に基づいて、基板表面容量Ｃsと基板表面電位φsにつ
いてフラットバンド状態より蓄積状態側においてシリコ
ン酸化膜換算電界Ｅox依存性を考慮した量子補正項を導
入した表現式を用いて、理想Ｃ−Ｖ特性を作成し、評価すべきＭＩＳキャパシタのＣ−Ｖ特性を測定し、前記理想Ｃ−Ｖ特性と前記評価すべきＭＩＳキャパシタ
について測定されたＣ−Ｖ特性とを比較して、そのＣ−
Ｖ特性の相違から評価すべきＭＩＳキャパシタのゲート
絶縁膜及びその界面の電気的特性を評価することを特徴
とするＭＩＳ型半導体素子の評価方法。
【請求項２】前記理想Ｃ−Ｖ特性の作成に際して、基板表面容量Ｃsは、空乏状態では古典モデル項Ｃs(cl)
のみで表し、蓄積状態では古典モデル項Ｃs(cl)に対し
て｜Ｅox｜の１／３乗の成分を含んだ量子補正項Ｃs(q
c)を加えて、１／Ｃs＝１／Ｃｓ(cl)＋１／Ｃs(qc)で表
し、基板表面電位φsは、空乏状態では古典モデル項φs(cl)
のみで表し、蓄積状態では古典モデル項φs(cl)に｜Ｅo
x｜の２／３乗の成分を含んだ量子補正項φs(qc)を加え
て、φs＝φs(cl)＋φs(qc)で表すことを特徴とする請
求項１記載のＭＩＳ型半導体素子の評価方法。
【請求項３】前記理想Ｃ−Ｖ特性の基板表面容量Ｃs
の表現式における量子補正項Ｃs(qc)は、Ｃs(qc)＝Ａ｜
Ｅox｜^1/3＋Ｆ（｜Ｅox｜）（但し、Ａは定数，Ｆ
（ｘ）はｘ→０で発散する関数）とし、基板表面電位φ
sの量子補正項φs(qc)は、φs(qc)＝Ｂ｜Ｅox｜^2/3（但
し、Ｂは定数）とすることを特徴とする請求項２記載の
ＭＩＳ型半導体素子の評価方法。