JP6971599B2 - インプリント装置、欠陥検査方法、パターン形成方法および物品製造方法 - Google Patents

インプリント装置、欠陥検査方法、パターン形成方法および物品製造方法 Download PDF

Info

Publication number
JP6971599B2
JP6971599B2 JP2017050288A JP2017050288A JP6971599B2 JP 6971599 B2 JP6971599 B2 JP 6971599B2 JP 2017050288 A JP2017050288 A JP 2017050288A JP 2017050288 A JP2017050288 A JP 2017050288A JP 6971599 B2 JP6971599 B2 JP 6971599B2
Authority
JP
Japan
Prior art keywords
inspection
pattern
substrate
defect
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017050288A
Other languages
English (en)
Other versions
JP2018156986A5 (ja
JP2018156986A (ja
Inventor
勉 寺尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2017050288A priority Critical patent/JP6971599B2/ja
Publication of JP2018156986A publication Critical patent/JP2018156986A/ja
Publication of JP2018156986A5 publication Critical patent/JP2018156986A5/ja
Application granted granted Critical
Publication of JP6971599B2 publication Critical patent/JP6971599B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、インプリント装置、欠陥検査方法、パターン形成方法および物品製造方法に関する。
基板の上にパターンを形成するリソグラフィ技術の1つとして、インプリント技術が注目されている。インプリント技術は、基板の上に配置されたインプリント材に型(モールド)を接触させて硬化させることによって基板の上にパターンを形成する技術である。インプリント技術では、基板と型との間に異物が存在することや、基板と型との間に気泡が存在することによって、基板の上に形成されるパターンに欠陥が発生しうる。インプリント装置から搬出された基板を欠陥検査装置で検査しなければ欠陥の発生を検出することができないシステムでは、欠陥の発生が検出されるまでに大量の基板がインプリント装置によって処理され、大量の不良品が発生しうる。
特許文献1には、モールドによって成形された樹脂(インプリント材)を撮像し、撮像によって得られた画像と予め取得された基準状態の画像とを比較することによってモールドによる成形の良否を判定するインプリント装置が記載されている。特許文献1に記載された発明によれば、インプリント装置において、モールドによる成形の良否を判定することができる。
特開2011−003616号公報
しかしながら、インプリント装置では、通常、基板の上に形成されるパターンにおける欠陥の有無について簡易な検査しか行うことができず、欠陥の検出精度が低い。そこで、通常は、インプリント装置から搬出される基板をインプリント装置の外部に配置された欠陥検査装置を使って検査することが求められる。したがって、欠陥の発生がインプリント装置の検査部では検出されず、インプリント装置の外部に配置された欠陥検査装置によって発見される場合、その発見までに大量の基板がインプリント装置によって処理され、大量の不良品が製造されうる。
本発明は、上記の課題認識を契機としてなされたものであり、インプリント装置における欠陥の検出精度の向上に有利な技術を提供することを目的とする。
本発明の1つの側面は、基板の上のインプリント材に型を接触させ硬化させることによって前記基板の上にパターンを形成するインプリント装置に係り、前記インプリント装置は、前記基板の上のインプリント材と前記型とが接触した状態を撮像する撮像部を含み、前記撮像部によって撮像された画像に基づいて前記パターンにおける欠陥を検査する検査部を備え、前記検査部は、前記検査部による検査結果と外部に配置された欠陥検査装置による前記パターンの検査結果との差が小さくなるように、前記検査部において欠陥を検査するための条件を決定し、前記検査部は、前記検査部による検査結果が前記欠陥検査装置による前記パターンの検査結果と異なる場合に前記条件を変更し、変更される前記条件は、前記パターンにおける欠陥を検査するための画像の撮像タイミングを含む。
本発明によれば、インプリント装置における欠陥の検出精度の向上に有利な技術が提供される。
本発明の一実施形態のインプリント装置の構成を模式的に示す図。 1回のパターン形成処理において撮像部によって撮像される複数の画像を例示する図。 1回のパターン形成処理において撮像部によって撮像されメモリに格納される複数の画像を例示する図。 基板の上に形成されるパターンにおける欠陥の有無についての検査方法を模式的に示す図。 インプリント装置によるパターン形成処理を例示する図。 調整モードにおける検査部による動作を例示する図。 物品製造方法を例示する図。
以下、図面を参照しながら本発明をその例示的な実施形態を通して説明する。
図1には、本発明の一実施形態のインプリント装置100の構成が模式的に示されている。インプリント装置100は、基板103の上のインプリント材Mに型102を接触させ硬化させることによって基板103の上にパターンを形成する。インプリント材としては、硬化用のエネルギーが与えられることにより硬化する硬化性組成物(未硬化状態の樹脂と呼ぶこともある)が用いられる。硬化用のエネルギーとしては、電磁波、熱等が用いられうる。電磁波は、例えば、その波長が10nm以上1mm以下の範囲から選択される光、例えば、赤外線、可視光線、紫外線などでありうる。硬化性組成物は、光の照射により、あるいは、加熱により硬化する組成物でありうる。これらのうち、光の照射により硬化する光硬化性組成物は、少なくとも重合性化合物と光重合開始剤とを含有し、必要に応じて非重合性化合物または溶剤を更に含有してもよい。非重合性化合物は、増感剤、水素供与体、内添型離型剤、界面活性剤、酸化防止剤、ポリマー成分などの群から選択される少なくとも一種である。インプリント材は、液滴状、或いは複数の液滴が繋がってできた島状又は膜状となって基板上に配置されうる。インプリント材の粘度(25℃における粘度)は、例えば、1mPa・s以上100mPa・s以下でありうる。基板の材料としては、例えば、ガラス、セラミックス、金属、半導体、樹脂等が用いられうる。必要に応じて、基板の表面に、基板とは別の材料からなる部材が設けられてもよい。基板は、例えば、シリコンウエハ、化合物半導体ウエハ、石英ガラスである。
本明細書および添付図面では、基板103の表面に平行な方向をXY平面とするXYZ座標系において方向を示す。XYZ座標系におけるX軸、Y軸、Z軸にそれぞれ平行な方向をX方向、Y方向、Z方向とし、X軸周りの回転、Y軸周りの回転、Z軸周りの回転をそれぞれθX、θY、θZとする。X軸、Y軸、Z軸に関する制御または駆動は、それぞれX軸に平行な方向、Y軸に平行な方向、Z軸に平行な方向に関する制御または駆動を意味する。また、θX軸、θY軸、θZ軸に関する制御または駆動は、それぞれX軸に平行な軸の周りの回転、Y軸に平行な軸の周りの回転、Z軸に平行な軸の周りの回転に関する制御または駆動を意味する。また、位置は、X軸、Y軸、Z軸の座標に基づいて特定されうる情報であり、姿勢は、θX軸、θY軸、θZ軸の値で特定されうる情報である。位置決めは、位置および/または姿勢を制御することを意味する。位置合わせは、基板および型の少なくとも一方の位置および/または姿勢の制御を含みうる。
インプリント装置100は、基板103を保持する基板チャック108を有し基板チャック108を駆動することによって基板103を駆動する基板駆動機構104と、型102を保持し駆動する型駆動機構101とを備えうる。基板駆動機構104および型駆動機構101は、基板103と型102との相対位置が調整されるように基板103および型102の少なくとも一方を駆動する駆動機構を構成する。該駆動機構による相対位置の調整は、基板103の上のインプリント材Mに対する型102の接触、および、硬化したインプリント材(硬化物のパターン)からの型102の分離のための駆動を含む。基板駆動機構104は、基板103を複数の軸(例えば、X軸、Y軸、θZ軸の3軸、好ましくは、X軸、Y軸、Z軸、θX軸、θY軸、θZ軸の6軸)について駆動するように構成されうる。型駆動機構101は、型102を複数の軸(例えば、Z軸、θX軸、θY軸の3軸、好ましくは、X軸、Y軸、Z軸、θX軸、θY軸、θZ軸の6軸)について駆動するように構成されうる。
インプリント装置100は、基板103の上にインプリント材Mを配置するディスペンサ(供給部)106と、基板103の上のインプリント材Mを硬化させるためのエネルギー(例えば、紫外線等の光)をインプリント材Mに供給する硬化部105とを備えうる。また、インプリント装置100は、基板103のマークと型102のマークとの相対位置を検出することによって基板103(のショット領域)と型102との相対位置を検出する軸上アライメントスコープ111を備えうる。また、インプリント装置100は、基板103のマークを検出する軸外アライメントスコープ107を備えうる。
また、インプリント装置100は、基板103の上に形成されるパターンにおける欠陥を検査する検査部120を備えうる。ここで、欠陥を検査するとは、欠陥に関する検査を行うこと、例えば、欠陥の有無、欠陥の位置、欠陥の個数、欠陥の大きさの少なくとも1つを検出することでありうる。検査部120は、基板103の上のインプリント材Mと型102とが接触した状態を撮像する撮像部121を含みうる。撮像部121は、例えば、CCDイメージセンサまたはCMOSイメージセンサを含みうる。撮像部121は、型102のパターン領域(基板103あるいはインプリント材Mに転写すべきパターンが形成された領域)および基板103の表面で反射された光によって形成される像を撮像する。この像は、型102で反射された光と基板103で反射された光との干渉によって形成される像を含みうる。
検査部120は、撮像部121によって撮像された画像に基づいて、基板103の上に形成されるパターンにおける欠陥を検査するように構成されうる。検査部120は、撮像部121による撮像のために、撮像部121の撮像視野を照明する光源110を含みうる。光源110が発生する光は、インプリント材Mを硬化させない波長を有する。
また、検査部120は、撮像部121によって撮像された画像に基づいて、基板103の上に形成されるパターンにおける欠陥を検査する処理を行うプロセッサ122を含みうる。プロセッサ122は、例えば、FPGA(Field Programmable Gate Arrayの略。)などのPLD(Programmable Logic Deviceの略。)、又は、ASIC(Application Specific Integrated Circuitの略。)、又は、GPU(Graphics Processingの略。)、又は、プログラムが組み込まれた汎用コンピュータ、又は、これらの全部または一部の組み合わせによって構成されうる。
また、検査部120は、撮像部121によって撮像された画像、および、検査部120において欠陥を検査するための検査条件の設定等を格納するためのメモリ123を含みうる。メモリの概念は、情報を揮発させることなく記憶する半導体デバイス、ディスク等が含まれうる。メモリ123には、プロセッサ122を動作させるためのプログラムが格納され、プロセッサ122は、該プログラムに従って動作するように構成されてもよい。メモリ123に含まれるプログラムには、後述の図5、6のフローチャートに示す処理を実行するためのプログラムが含まれうる。プロセッサ122は、基準画像を用いて撮像部121で撮像された画像を処理することによって、基板103の上に形成されるパターンにおける欠陥の有無について判断を行うように構成されうる。プロセッサ122は、例えば、基準画像と撮像部121で撮像された画像との差分を演算することによって、基板103の上に形成されるパターンにおける欠陥の有無について判断を行うように構成されうる。ここで、2つの画像の差分の演算(基準画像と撮像部121で撮像された画像との差分の演算)は、よく知られているように、2つの画像の同一位置の画素の値の差分を演算することを意味する。
検査部120による検査は、この実施形態では、インプリント材Mを硬化させる前におけるインプリント材Mと型102との接触状態に基づいて行われる。よって、この実施形態では、基板103の上に形成されるパターンにおける欠陥の有無についての検査部120による検査結果は、インプリント材Mを硬化させる前におけるインプリント材Mと型102との接触状態に基づく推定結果である。
検査部120は、検査部120による検査結果とインプリント装置100の外部に配置された欠陥検査装置200によるパターンの検査結果との差が小さくなるように検査部120において欠陥を検査するための検査条件を決定するように構成されうる。検査部120は、検査部120による検査結果とインプリント装置100の外部に配置された欠陥検査装置200によるパターンの検査結果との差が小さくなるようにとは、検査部120による検査精度が向上するようにという意味でありうる。検査部120による検査結果と欠陥検査装置200による検査結果との差は、例えば、欠陥の個数、欠陥の位置、欠陥の大きさとして現れうる。例えば、検査部120は、検査部120によって検出された欠陥の個数と欠陥検査装置200によって検出された欠陥の個数との差が小さくなるように検査条件を決定するように構成されうる。あるいは、検査部120は、検査部120によって検出された欠陥の位置と欠陥検査装置200によって検出された欠陥の位置との差が小さくなるように検査条件を決定するように構成されうる。あるいは、検査部120は、検査部120によって検出された欠陥の大きさと欠陥検査装置200によって検出された欠陥の大きさとの差が小さくなるように検査条件を決定するように構成されうる。
好ましくは、検査部120は、検査部120による検査結果とインプリント装置100の外部に配置された欠陥検査装置200によるパターンの検査結果とが一致するように検査部120において欠陥を検査するための検査条件を決定する。例えば、検査部120は、検査部120による検査結果がインプリント装置100の外部に配置された欠陥検査装置200によるパターンの検査結果と異なる場合に、検査部120において欠陥を検査するための検査条件を変更するように構成されうる。この条件は、例えば、基板103の上に形成されるパターンにおける欠陥を検査するための画像の撮像タイミングを含みうる。撮像タイミングの変更は、プロセッサ122が撮像部121に撮像を指令するタイミングを変更することによってなされうる。あるいは、撮像タイミングの変更は、撮像部121が複数の画像を撮像する場合には、該複数の画像のうち欠陥を検査するために使用する画像を変更することによってなされうる。あるいは、検査条件は、撮像部121による撮像を制御するためのパラメータ(例えば、画像の蓄積期間(露光時間)等)、光源110による照明を制御するためのパラメータ(例えば、照明光の強度、波長等)であってもよい。
インプリント装置100は、基板駆動機構104、型駆動機構101、硬化部105、軸上アライメントスコープ111、軸外アライメントスコープ107、ディスペンサ106、検査部120等を制御する制御部130を備えうる。制御部130は、例えば、FPGA(Field Programmable Gate Arrayの略。)などのPLD(Programmable Logic Deviceの略。)、又は、ASIC(Application Specific Integrated Circuitの略。)、又は、GPU(Graphics Processingの略。)、又は、プログラムが組み込まれた汎用コンピュータ、又は、これらの全部または一部の組み合わせによって構成されうる。検査部120のプロセッサ122の機能の全部または一部は、制御部130によって提供されてもよい。
図2には、1回のパターン形成処理において撮像部121によって撮像される複数の画像が例示されている。ここで、1回のパターン形成処理は、接触処理、硬化処理および分離処理を含みうるものであり、制御部130によって制御される。接触処理は、基板103の上のインプリント材Mに型102(のパターン領域)を接触させる処理である。接触処理は、例えば、インプリント材Mに型102のパターン領域の一部分(例えば、中央部)を接触させ、その後、インプリント材Mとパターン領域との接触領域を徐々に拡大し、最終的にインプリント材Mにパターン領域の全域を接触させる処理でありうる。インプリント材Mに型102のパターン領域の一部分を接触させる方法としては、パターン領域を基板103に向かって凸形状に変形させた状態でパターン領域をインプリント材Mに接触させる方法が有用である。その後、パターン領域を平坦に戻しながら基板103と型102との距離を小さくすることによってインプリント材Mにパターン領域の全域を接触させることができる。硬化処理は、接触処理の後に、硬化部105によってインプリント材Mに対して硬化用のエネルギーを与えてインプリント材Mを硬化させる処理である。分離処理は、硬化処理の後に、硬化したインプリント材Mと型102とを分離させる処理である。
図2(a)には、基板103の上のインプリント材Mと型102とが接触する前の状態における画像が模式的に示されている。なお、インプリント材Mは、複数のドットの配列として基板103の上に配置されうる。図2(a)における黒のドットは、インプリント材Mを示している。図2(b)には、図2(a)に示された画像の後に撮像された画像であって、型102のパターン領域の一部分(中央領域)が基板103の上のインプリント材Mと接触した状態における画像が模式的に示されている。図2(b)の画像の中央には、基板103からの反射光と型102からの反射光によって形成される干渉縞であるニュートンリングが表れている。
図2(c)には、図2(b)に示された画像の後に撮像された画像であって、基板103の上のインプリント材Mが膜状になり、膜状のインプリント材Mに型102のパターン領域の全域が接触した状態の画像が模式的に示されている。図2(c)に示される画像では、インプリント材Mのドット配列の痕跡が存在しうる。図2(d)には、図2(c)に示された画像の後に撮像された画像であって、インプリント材Mを硬化させる直前の状態における画像が模式的に示されている。図2(d)に示される状態では、型102のパターン領域におけるパターンを構成する凹部に対するインプリント材Mの充填が完了している。
図2(e)には、図2(c)に示された画像の後に撮像された画像であって、インプリント材Mを硬化させている状態における画像が模式的に示されている。この例では、インプリント材Mを硬化させるためのエネルギーとして光が使用され、そのために、図2(e)の画像は、図2(d)の画像よりも明るくなっている。図2(f)には、図2(e)に示された画像の後に撮像された画像であって、硬化したインプリント材Mから型102が分離された後の状態における画像が模式的に示されている。
図3には、1回のパターン形成処理において撮像部121によって撮像されメモリ123に格納される複数の画像IM−1〜IM−nが例示されている。複数の画像IM−1〜IM−nは、撮像の順番を示すフレーム番号と対応付けてメモリ123に格納されうる。
図4には、基板103の上に形成されるパターンにおける欠陥の検査方法(判断方法)が模式的に示されている。プロセッサ122は、基準画像401と、撮像部121によって撮像された画像402との差分を演算して差分画像403を生成し、差分画像403における閾値を越える画素の集合体を欠陥部分として判断しうる。ここで、撮像部121で撮像された複数の画像IM−1〜IM−nのうち欠陥の検査のために使用される画像として選択される画像によって欠陥の検出精度が異なりうる。換言すると、撮像部121で撮像された複数の画像IM−1〜IM−nのうち欠陥の検査のために使用される画像として選択される画像の撮像タイミングによって欠陥の検出精度が異なりうる。欠陥の検出のために最適な画像のフレーム番号(あるいは撮像タイミング)は、種々の条件、例えば、インプリント材の種類、型102のパターン領域が有するパターンの構造(例えば、密度、線幅)等に応じて異なりうる。
欠陥の検査のために使用される画像は、通常は、基板103の上のインプリント材Mに対して型102のパターン領域の全域が接触した期間(以下、全域接触期間)内に撮像された画像の中から選択されることが有利である。全域接触期間における前側の撮像タイミングほど、インプリント材Mの膜中に多数のマイクロバブルが存在しうるので、誤検出が起こりうる。ここで、誤検出とは、本来は欠陥が発生しないにも拘わらず、検査部120が欠陥を検出してしまうことを意味する。また、マイクロバブルはインプリント材Mと型102とを接触時に閉じ込められた気体であり、型102のパターン領域における凹部に対するインプリント材Mの充填が進むにつれて消滅しやすくなる。一方で、全域接触期間における後ろ側の撮像タイミングほど、マイクロバブルが消滅するので、誤検出が起こり難くなるが、逆に、パーティクルが存在しても、その周囲にインプリント材Mが充填されると、パーティクルが検出され難く、見落としが起こりうる。ここで、見落としとは、本来は欠陥が発生するにも拘わらず、検査部120が欠陥を検出できないことを意味する。誤検出および見落としを併せて検出エラーと呼ぶ。検出エラーを低減することは、検出精度を向上させることを意味する。
以下、図5および図6を参照して本発明の例示的な実施形態に係る欠陥検査方法およびパターン形成方法を説明する。図5には、インプリント装置100によるパターン形成処理が例示的に示されている。パターン形成処理は、制御部130によって制御される。工程S301では、型102が不図示の型搬送機構によって型駆動機構101に搬送され、型駆動機構101の型チャックに取り付けられる。工程S302では、基板103が不図示の基板搬送機構によって基板チャック108に搬送され、基板チャック108によって保持される。工程S303では、基板103のパターン形成対象のショット領域の上にディスペンサ106によってインプリント材Mが配置される。工程S304では、パターン形成対象のショット領域が型102の下に位置決めされるように基板103が基板駆動機構104によって駆動される。
工程S305では、検査部120による検査動作が開始される。検査動作には、撮像部121による複数回にわたる撮像によって複数の画像IM−1〜IM−nを生成しメモリ123に格納する格納工程が含まれうる。また、検査動作には、形成されるパターンにおける欠陥を、予め設定された検査条件に基づいて検査し検査結果をメモリ123に格納する検査工程が含まれる。検査条件は、例えば、複数の画像IM−1〜IM−nのうち、欠陥を検査するために使用すべき1又は複数のフレームの画像の指定を含みうる。検査工程では、例えば、複数の画像IM−1〜IM−nのうち予め検査条件として設定された1又は複数のフレーム番号の画像に基づいて欠陥を検査し検査結果がメモリ123に格納されうる。ここで、複数のフレーム番号の画像の各々に基づいて複数回にわたって欠陥を検査するために要する時間が1つのショット領域にパターンを形成するために要する時間より短い場合には、複数のフレーム番号の画像に基づいて欠陥の有無が検査されうる。
工程S306では、基板103のパターン形成対象のショット領域の上のインプリント材Mと型102とを接触させる接触処理が開始される。工程S307では、軸上アライメントスコープ111を使ってパターン形成対象のショット領域と型102とのアライメントがなされる。また、工程S307では、アライメントの間に、型102のパターン領域のパターンの凹部にインプリント材Mが充填される。工程S308では、硬化部105によって硬化のためのエネルギーがインプリント材Mに与えられ、インプリント材Mが硬化する。工程S309では、硬化したインプリント材Mから型102が分離される。これにより、基板103のパターン形成対象のショット領域の上に、硬化したインプリント材Mからなるパターンが形成される。
工程S310では、検査部120の動作が終了される。工程S311では、検査部120による検査結果が、形成されたパターンに欠陥があることを示しているかどうかが判断される。そして、検査結果が、欠陥があることを示している場合には、工程S316においてエラー処理がなされる。一方、検査結果が、欠陥がないことを示している場合には、工程S312に進む。
エラー処理は、例えば、基板103に対するパターンの形成を停止する処理、および、警告を発する処理の少なくとも一方を含みうる。あるいは、エラー処理は、検査部120による検査によって欠陥が検出されたショット領域を特定する情報を記録する処理を含みうる。ここで、複数のフレーム番号の画像の各々に基づいて複数回にわたって欠陥を検査する場合においては、欠陥が検出された回数に応じてエラー処理を異ならせてもよい。エラー処理において、基板103に対するパターンの形成を停止させない場合には、エラー処理の後に工程S313に進みうる。
工程S312では、次のショット領域(未処理のショット領域)があるかどうかが判断され、次のショット領域がある場合には工程S303に戻って、次のショット領域に対する処理がなされる。一方、パターンを形成すべき全てのショット領域に対する処理が終了した場合には、工程S313に進み、基板103が不図示の基板搬送機構によって基板チャック108から取り去られる。この基板103は、欠陥検査装置200において検査され、その検査結果が後述の工程S402においてプロセッサ122に提供されうる。
工程S314では、次の基板103があるかどうかが判断され、次の基板がある場合には工程S302に戻って、次の基板に対する処理がなされる。一方、パターンを形成すべき全ての基板103に対する処理が終了した場合には、工程S315に進み、型102が不図示の型搬送機構によって型駆動機構101の型チャックから取り去られる。
図6には、調整モード(検査条件決定モード)における検査部120による動作が例示的に示されている。調整モードでは、工程S305で開始される検査部120による検査動作における検査の条件が決定される。図6に示される調整モードでは、以後の基板103に対するパターン形成処理(より具体的には、工程S305で開始される検査部120による検査動作(検査工程))で使用すべき画像のフレーム番号(撮像タイミング)が決定される。調整モードは、例えば、ロットの先頭の少なくとも1枚の基板を調整基板として使って実施されうる。
工程S401では、プロセッサ122は、調整基板に対してなされた図5に示されるパターン形成処理(より具体的には、工程S305で開始される検査部120の動作)によってメモリ123に格納された検査結果をロードする。工程S402では、プロセッサ122は、パターン形成処理によってパターンが形成された調整基板に対して欠陥検査装置200においてなされた検査結果を取得する。
工程S403では、プロセッサ122は、工程S401でロードした検査結果と工程S402で取得した検査結果とを比較し、両者が一致しているかどうかを判断する。そして、両者が一致している場合には、工程S417において、プロセッサ122は、予め設定されたデフォルトの検査条件を維持する(即ち、予め設定されたデフォルトの検査条件を正規の検査条件として設定する)。
工程S401でロードした検査結果と工程S402で取得した検査結果とが一致しない場合、工程S404に進む。工程S404では、プロセッサ122は、検査部120による検査結果に誤検出があるかどうかを判断する。そして、誤検出があったと判断した場合には工程S405に進み、誤検出があったとは判断しなかった場合(見落としがあったと判断した場合)には工程S411に進む。
誤検出とは、前述のとおり、本来は欠陥が発生しないにも拘わらず、検査部120が欠陥を検出してしまうことを意味する。つまり、誤検出とは、欠陥検査装置200による検査では欠陥が検出されなかったが、検査部120による検査では欠陥が検出されたことを意味する。一方、工程S404において誤検出がないと判断されるということは、検査部120による見落としがあったことを意味する。見落としとは、前述のとおり、本来は欠陥が発生するにも拘わらず、検査部120が欠陥を検出できないことを意味する。つまり、見落としとは、欠陥検査装置200による検査では欠陥が検出されたが、検査部120による検査では欠陥が検出されなかったことを意味する。
誤検出があったと判断した場合に実行される工程S405では、プロセッサ122は、検査条件としての撮像タイミング(検査で使用する画像のフレーム番号)を変更可能であるかどうかを判断する。そして、変更可能であれば工程S406に進み、変更可能でなければ工程S407に進む。ここで、誤検出があった場合、検査のために使用すべき画像の撮像タイミングをより遅いタイミングにするべきである(つまり、フレーム番号をより大きいフレーム番号にするべきである)。これは、誤検出は、インプリント材Mの膜中にマイクロバブルが存在する段階で撮像された画像を使用して検査がなされたことに起因すると考えられるからである。例えば、図3に示された例において、検査で使用する画像のフレーム番号が(n−1)であれば、これよりも大きいフレーム番号の画像を使用することはできない。したがって、工程S405では、検査条件としての撮像タイミング(検査で使用する画像のフレーム番号)を変更可能ではないと判断されうる。
工程S406では、プロセッサ122は、検査で使用する画像の撮像タイミング(検査条件)を(元の撮像タイミング)より遅い撮像タイミングに変更する(つまり、検査で使用する画像のフレーム番号をより大きいフレーム番号に変更する)。ここで、元の撮像タイミングとは、工程S406が最初に実行される場合には、工程S401でロードした検査結果を発生した検査において設定されていた撮像タイミングである。一方、工程S406が既に実行されている場合には、元のタイミングとは、現時点で最新の撮像タイミングである。
工程S407では、プロセッサ122は、検査の際の画像処理の方法(検査条件)を変更する。画像処理の変更は、例えば、検査で使用する画像に対するフィルタ処理の変更を含みうる。フィルタ処理の変更は、フィルタの種類(例えば、メディアンフィルタ、スムースフィルタ)の変更、フィルタの定数の変更、および、フィルタ処理の回数の変更の少なくとも1つを含みうる。また、画像処理の変更は、画像中の背景ノイズを除去するための閾値の変更を含みうる。また、画像処理の変更は、欠陥の判定のための閾値の変更を含みうる。また、画像処理の変更は、正常な基準画像を変更することを含みうる。工程S407における画像処理の変更は、欠陥の検出の感度を低くする方向になされうる。
工程S408では、プロセッサ122は、新たな検査条件で欠陥の検査を行う。工程S408では、プロセッサ122は、例えば、メモリ123に格納された複数の画像IM−1〜IM−nのうち工程S405で変更された撮像タイミング(フレーム番号)の画像を使用して検査を行う。
工程S409では、プロセッサ122は、工程S408で行われた検査の結果に誤検出があるかどうかを判断し、誤検出がなければ、工程S410において、最新の検査条件を正規の検査条件として更新(設定)する。一方、誤検出が依然としてあれば、工程S405に戻る。
以下、工程S404において、誤検出がないと判断された場合、即ち、検査部120による見落としがあったと判断された場合の処理である工程S411〜S416について説明する。工程S411では、プロセッサ122は、検査条件としての撮像タイミング(検査で使用する画像のフレーム番号)を変更可能であるかどうかを判断する。そして、変更可能であれば工程S412に進み、変更可能でなければ工程S413に進む。ここで、検査部120による見落としがあった場合、検査のために使用すべき画像の撮像タイミングをより早いタイミングにするべきである(つまり、フレーム番号をより小さいフレーム番号にするべきである)。これは、見落としは、撮像タイミングが遅いために、パーティクルの周囲にインプリント材Mが充填されてしまい、パーティクルを検出できなかったことに起因すると考えられるからである。例えば、図3に示された例において、検査で使用する画像のフレーム番号が2であれば、これよりも小さいフレーム番号の画像を使用することはできない。したがって、工程S411では、検査条件としての撮像タイミング(検査で使用する画像のフレーム番号)を変更可能ではないと判断されうる。
工程S412では、プロセッサ122は、検査で使用する画像の撮像タイミング(検査条件)を元の撮像タイミングより早い撮像タイミングに変更する(つまり、検査で使用する画像のフレーム番号をより小さいフレーム番号に変更する)。ここで、元の撮像タイミングとは、工程S412が最初に実行される場合には、工程S401でロードした検査結果を発生させた検査において予め設定されていた撮像タイミングである。一方、工程S412が既に実行されている場合には、元の撮像タイミングとは、現時点で最新の撮像タイミングである。
工程S413では、プロセッサ122は、検査の際の画像処理の方法(検査条件)を変更する。画像処理に関しては、工程S407の説明において既に例示された。工程S413における画像処理の変更は、欠陥の検出の感度を高くする方向になされうる。
工程S414では、プロセッサ122は、新たな検査条件で欠陥を検査する。工程S414では、プロセッサ122は、例えば、メモリ123に格納された複数の画像IM−1〜IM−nのうち工程S412で変更された撮像タイミング(フレーム番号)の画像を使用して検査を行う。
工程S415では、プロセッサ122は、工程S414で行われた検査の結果に見落としがあるかどうかを判断し、見落としがなければ、工程S416において、最新の検査条件を正規の検査条件として更新(設定)する。一方、見落としが依然としてあれば、工程S411に戻る。撮像タイミングを早くして、見落としが無くなった場合、逆に早い事でマイクロバブルを欠陥だと誤検出する場合が有る。この場合にはS407の処理と同様に感度を落とす処理へ変更して欠陥のみが検出させる条件を導き出す。
以上の説明では、検査部120による検査が実行された後に図6に示される調整モードが実行される。しかし、調整基板を対象として図5に示されるパターン形成処理が実行される場合には、パターン形成処理において検査部120による検査がなされなくてもよい。この場合、工程S401では、検査部120による検査結果をロードする代わりに、デフォルトの検査条件に従って検査部120によって検査がなされうる。その後、工程S402以降の処理において、検査部120による検査結果と外部に配置された欠陥検査装置200による検査結果との差が小さくなるように、検査部120において欠陥を検査するための検査条件が決定される。
図6に示される調整モードの実行によって正規の検査条件が決定される。その後、基板103については、このようにして決定された検査条件に基づいて図5に示されるパターン形成処理が実行され、パターンが形成される。
インプリント装置100を用いて形成した硬化物のパターンは、各種物品の少なくとも一部に恒久的に、或いは各種物品を製造する際に一時的に、用いられる。物品とは、電気回路素子、光学素子、MEMS、記録素子、センサ、或いは、型等である。電気回路素子としては、DRAM、SRAM、フラッシュメモリ、MRAMのような、揮発性或いは不揮発性の半導体メモリや、LSI、CCD、イメージセンサ、FPGAのような半導体素子等が挙げられる。型としては、インプリント用のモールド等が挙げられる。
硬化物のパターンは、上記物品の少なくとも一部の構成部材として、そのまま用いられるか、或いは、レジストマスクとして一時的に用いられる。基板の加工工程においてエッチング又はイオン注入等が行われた後、レジストマスクは除去される。
次に、上記のインプリント装置100を用いて物品を製造する物品製造方法について説明する。図7(a)に示すように、絶縁体等の被加工材2zが表面に形成されたシリコンウエハ等の基板1zを用意し、続いて、インクジェット法等により、被加工材2zの表面にインプリント材3zを付与する。ここでは、複数の液滴状になったインプリント材3zが基板上に付与された様子を示している。
図7(b)に示すように、インプリント用の型4zを、その凹凸パターンが形成された側を基板上のインプリント材3zに向け、対向させる。図7(c)に示すように、インプリント材3zが付与された基板1と型4zとを接触させ、圧力を加える。インプリント材3zは型4zと被加工材2zとの隙間に充填される。この状態で硬化用のエネルギーとして光を型4zを透して照射すると、インプリント材3zは硬化する。
図7(d)に示すように、インプリント材3zを硬化させた後、型4zと基板1zを引き離すと、基板1z上にインプリント材3zの硬化物のパターンが形成される。この硬化物のパターンは、型の凹部が硬化物の凸部に、型の凹部が硬化物の凸部に対応した形状になっており、即ち、インプリント材3zに型4zの凹凸パターンが転写されたことになる。
図7(e)に示すように、硬化物のパターンを耐エッチングマスクとしてエッチングを行うと、被加工材2zの表面のうち、硬化物が無いか或いは薄く残存した部分が除去され、溝5zとなる。図7(f)に示すように、硬化物のパターンを除去すると、被加工材2zの表面に溝5zが形成された物品を得ることができる。ここでは硬化物のパターンを除去したが、加工後も除去せずに、例えば、半導体素子等に含まれる層間絶縁用の膜、つまり、物品の構成部材として利用してもよい。
100:インプリント装置、120:検査部、121:撮像部、122:プロセッサ、123:メモリ、200:欠陥検査装置

Claims (9)

  1. 基板の上のインプリント材に型を接触させ硬化させることによって前記基板の上にパターンを形成するインプリント装置であって、
    前記基板の上のインプリント材と前記型とが接触した状態を撮像する撮像部を含み、前記撮像部によって撮像された画像に基づいて前記パターンにおける欠陥を検査する検査部を備え、
    前記検査部は、前記検査部による検査結果と外部に配置された欠陥検査装置による前記パターンの検査結果との差が小さくなるように、前記検査部において欠陥を検査するための条件を決定し、
    前記検査部は、前記検査部による検査結果が前記欠陥検査装置による前記パターンの検査結果と異なる場合に前記条件を変更し、変更される前記条件は、前記パターンにおける欠陥を検査するための画像の撮像タイミングを含む、
    ことを特徴とするインプリント装置。
  2. 前記撮像部は、前記基板の上のインプリント材と前記型とが接触した状態で複数回にわたって撮像を行うことによって複数の画像を生成し、前記検査部は、前記検査部による検査結果が前記欠陥検査装置による前記パターンの検査結果と異なる場合に、前記複数の画像のうち前記検査のために使用すべき画像を変更する、
    ことを特徴とする請求項に記載のインプリント装置。
  3. 前記検査部による検査結果が前記パターンに欠陥があることを示す一方で、前記欠陥検査装置による検査結果が前記パターンに欠陥がないことを示す場合に、前記検査部は、前記複数の画像のうち前記検査のために使用すべき画像を、前記複数の画像のうち、より遅いタイミングで撮像された画像に変更する、
    ことを特徴とする請求項に記載のインプリント装置。
  4. 前記検査部による検査結果が前記パターンに欠陥がないことを示す一方で、前記欠陥検査装置による検査結果が前記パターンに欠陥があることを示す場合に、前記検査部は、前記複数の画像のうち前記検査のために使用すべき画像を、前記複数の画像のうち、より早いタイミングで撮像された画像に変更する、
    ことを特徴とする請求項2又は3に記載のインプリント装置。
  5. 変更される前記条件は、前記撮像部によって撮像された画像を処理する条件を含む、
    ことを特徴とする請求項1乃至のいずれか1項に記載のインプリント装置。
  6. 基板の上のインプリント材に型を接触させ硬化させることによって前記基板の上にパターンを形成する処理において前記パターンに生じうる欠陥を検査する欠陥検査方法であって、
    前記基板の上のインプリント材と前記型とが接触した状態を撮像した画像に基づいて前記パターンにおける欠陥を検査する検査工程と、
    前記検査工程における検査のための条件を決定する決定工程と、を含み、
    前記決定工程では、前記検査工程での検査結果と、前記検査工程で用いられた装置とは異なる欠陥検査装置による前記パターンの検査結果との差が小さくなるように前記条件を決定し、
    前記決定工程では、前記検査工程による検査結果が前記欠陥検査装置による前記パターンの検査結果と異なる場合に前記条件を変更し、変更される前記条件は、前記パターンにおける欠陥を検査するための画像の撮像タイミングを含む、
    ことを特徴とする欠陥検査方法。
  7. 基板の上にパターンを形成するパターン形成方法であって、
    前記基板の上のインプリント材に型を接触させ硬化させることによって前記基板の上に前記パターンを形成する工程と、
    前記基板の上のインプリント材と前記型とが接触した状態を撮像した画像に基づいて前記パターンにおける欠陥を検査する検査工程と、
    前記検査工程における検査のための条件を決定する決定工程と、を含み、
    前記決定工程では、前記検査工程での検査結果と、前記検査工程で用いられた装置とは異なる欠陥検査装置による前記パターンの検査結果との差が小さくなるように前記条件を決定し、
    前記決定工程では、前記検査工程による検査結果が前記欠陥検査装置による前記パターンの検査結果と異なる場合に前記条件を変更し、変更される前記条件は、前記パターンにおける欠陥を検査するための画像の撮像タイミングを含む、
    ことを特徴とするパターン形成方法。
  8. 請求項1乃至のいずれか1項に記載のインプリント装置により基板の上にパターンを形成する工程と、
    前記パターンが形成された前記基板を加工する工程と、
    を含むことを特徴とする物品製造方法。
  9. 請求項に記載のパターン形成方法により基板の上にパターンを形成する工程と、
    前記パターンが形成された前記基板を加工する工程と、
    を含むことを特徴とする物品製造方法。
JP2017050288A 2017-03-15 2017-03-15 インプリント装置、欠陥検査方法、パターン形成方法および物品製造方法 Active JP6971599B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017050288A JP6971599B2 (ja) 2017-03-15 2017-03-15 インプリント装置、欠陥検査方法、パターン形成方法および物品製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017050288A JP6971599B2 (ja) 2017-03-15 2017-03-15 インプリント装置、欠陥検査方法、パターン形成方法および物品製造方法

Publications (3)

Publication Number Publication Date
JP2018156986A JP2018156986A (ja) 2018-10-04
JP2018156986A5 JP2018156986A5 (ja) 2020-03-26
JP6971599B2 true JP6971599B2 (ja) 2021-11-24

Family

ID=63715662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017050288A Active JP6971599B2 (ja) 2017-03-15 2017-03-15 インプリント装置、欠陥検査方法、パターン形成方法および物品製造方法

Country Status (1)

Country Link
JP (1) JP6971599B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7391806B2 (ja) 2020-09-16 2023-12-05 キオクシア株式会社 インプリント装置、情報処理装置、及びインプリント方法
JP7465307B2 (ja) 2021-10-01 2024-04-10 キヤノン株式会社 シミュレーション装置、シミュレーション装置の制御方法、およびプログラム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3620470B2 (ja) * 2001-06-08 2005-02-16 三菱住友シリコン株式会社 欠陥検査方法及び欠陥検査装置
JP4118703B2 (ja) * 2002-05-23 2008-07-16 株式会社日立ハイテクノロジーズ 欠陥分類装置及び欠陥自動分類方法並びに欠陥検査方法及び処理装置
JP5556346B2 (ja) * 2010-05-11 2014-07-23 株式会社Sumco ウェーハ欠陥検査装置及びウェーハ欠陥検査方法
JP2014109436A (ja) * 2012-11-30 2014-06-12 Tokyo Electron Ltd 基板の欠陥検査方法、基板の欠陥検査装置、プログラム及びコンピュータ記憶媒体
JP6403627B2 (ja) * 2015-04-14 2018-10-10 キヤノン株式会社 インプリント装置、インプリント方法及び物品の製造方法

Also Published As

Publication number Publication date
JP2018156986A (ja) 2018-10-04

Similar Documents

Publication Publication Date Title
JP6029495B2 (ja) インプリント方法およびインプリント装置、それを用いた物品の製造方法
US11721013B2 (en) Information processing apparatus, determination method, imprint apparatus, lithography system, article manufacturing method, and non-transitory computer-readable storage medium
US9915868B2 (en) Imprint apparatus, imprint method, and article manufacturing method
US20220026800A1 (en) Imprint apparatus, imprinting method, and method of manufacturing product
TWI392578B (zh) 即時壓印程序缺陷診斷技術
US9387607B2 (en) Imprint apparatus, imprint method, and method for producing device
US9535321B2 (en) Imprint apparatus and article manufacturing method
US11188058B2 (en) Adjusting method for imprint apparatus, imprinting method, and article manufacturing method
KR102025975B1 (ko) 임프린트 장치 및 물품의 제조 방법
JP6971599B2 (ja) インプリント装置、欠陥検査方法、パターン形成方法および物品製造方法
US11061335B2 (en) Information processing apparatus, storage medium, lithography apparatus, lithography system, and article manufacturing method
JP7270417B2 (ja) インプリント装置の制御方法、インプリント装置、および物品製造方法
US20150360394A1 (en) Imprint apparatus, imprint method, method of manufacturing article, and supply apparatus
KR102543393B1 (ko) 정보 처리 장치, 저장 매체, 리소그래피 장치, 리소그래피 시스템 및 물품 제조 방법
KR102330473B1 (ko) 임프린트 장치, 임프린트 방법, 물품 제조 방법, 성형 장치 및 성형 방법
JP7494037B2 (ja) 情報処理装置、判定方法、検査装置、成形装置、および物品の製造方法
JP2020136502A (ja) 情報処理装置、プログラム、リソグラフィ装置、物品の製造方法、及び物品の製造システム
KR20190037114A (ko) 임프린트 장치, 임프린트 방법, 임프린트재의 배치 패턴의 결정 방법 및 물품의 제조 방법
JP6685715B2 (ja) 位置検出方法、プログラム、位置検出装置、リソグラフィ装置、および物品の製造方法
JP7043199B2 (ja) インプリント方法、プログラム、インプリント装置及び物品の製造方法
JP7383450B2 (ja) インプリント装置、インプリント方法及び物品の製造方法
JP7441037B2 (ja) インプリント装置、情報処理装置、インプリント方法及び物品の製造方法
JP7361831B2 (ja) 情報処理装置、成形装置、成形方法及び物品の製造方法
JP2022035214A (ja) 情報処理装置、検査装置、成形装置、検査方法、物品の製造方法、プログラム、および学習モデル作成方法。
JP2024003614A (ja) 評価装置、情報処理装置、プログラム、膜形成システム、および物品製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200214

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20210103

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211102

R151 Written notification of patent or utility model registration

Ref document number: 6971599

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151