JP6970829B2

JP6970829B2 - 磁気バイアス抑制方法、装置およびコンピュータ可読記憶媒体

Info

Publication number: JP6970829B2
Application number: JP2020536254A
Authority: JP
Inventors: 胡永輝; 孟慶元; 盧至鋒; 王俊杰
Original assignee: ZTE Corp
Current assignee: ZTE Corp
Priority date: 2017-12-27
Filing date: 2018-12-20
Publication date: 2021-11-24
Anticipated expiration: 2038-12-20
Also published as: JP2021508226A; EP3734823A1; CN109980937B; CN109980937A; EP3734823B1; EP3734823A4; WO2019128835A1

Description

本願は、２０１７年１２月２７日に中国専利局に提出された出願番号が２０１７１１４４７９９８．Ｘである中国特許出願に対して優先権を主張するものであり、該出願の全ての内容を引用により本願に援用する。

本願は、電力電子の技術分野に関し、例えば、磁気バイアス抑制方法および装置に関する。

電力電子の技術分野において、ＤＣ−ＤＣコンバータは、１種の直流電源を異なる出力特性が備えた別の直流電源に変換する回路である。実際の応用では、ＤＣ−ＤＣコンバータにおけるスイッチングトランジスタのスイッチング速度の差異、駆動信号の遅延の差異、駆動信号のパルス幅の差異等により、長時間動作すると、ＤＣ−ＤＣコンバータにおける変圧器には磁気バイアス現象が発生する。

関連技術において、回路のトポロジー構造にブロッキングコンデンサを追加することにより変圧器の磁気バイアスを解消し、ブロッキングコンデンサと変圧器の巻線とを直列接続して直流成分を遮断する。このような態様は簡単であるが、ブロッキングコンデンサの追加により、回路の複雑さが増加し、更に大電流の場合のブロッキングコンデンサの選択が非常に困難であるため、コンバータの体積もコストも向上する。

以下は、本文において詳細に説明する主題の概要である。本概要は、特許請求の範囲を制限するものではない。

本願の実施例は、ＤＣ−ＤＣコンバータの長時間動作による磁気バイアス現象を抑制するための磁気バイアス抑制方法および装置を提供する。

本願の実施例は、ＤＣ−ＤＣコンバータにおける変圧器の正方向励磁時のバス電圧Ｕ１および逆方向励磁時のバス電圧Ｕ２を取得することと、前記正方向励磁時のバス電圧Ｕ１および逆方向励磁時のバス電圧Ｕ２に基づき、前記変圧器の正逆方向励磁の電圧差分値△Ｕ１を取得することと、前記変圧器の正逆方向励磁の電圧差分値△Ｕ１に基づき、補正情報量△Ｕ３を決定することと、前記補正情報量△Ｕ３に基づき、前記変圧器の正方向励磁時の磁気バイアス補正量△ｄ１および逆方向励磁時の磁気バイアス補正量△ｄ２を決定することと、前記変圧器の正方向励磁時の磁気バイアス補正量△ｄ１と前記ＤＣ−ＤＣコンバータのループ出力のデューティ比信号量とを重畳して正方向励磁のスイッチングトランジスタに出力し、前記変圧器の逆方向励磁時の磁気バイアス補正量△ｄ２と前記ＤＣ−ＤＣコンバータのループ出力のデューティ比信号量とを重畳して逆方向励磁のスイッチングトランジスタに出力することと、を含み、前記補正情報量△Ｕ３に基づき、前記変圧器の正方向励磁時の磁気バイアス補正量△ｄ１および逆方向励磁時の磁気バイアス補正量△ｄ２を決定することは、前記補正情報量△Ｕ３が第１閾値以下であって、かつ、第２閾値よりも大きい値であると決定したことに基づき、前記逆方向励磁時の磁気バイアス補正量△ｄ２を減少させるか、前記正方向励磁時の磁気バイアス補正量△ｄ１を増加させることと、前記補正情報量△Ｕ３が負の第１閾値以上であって、かつ、負の第２閾値よりも小さい値であると決定したことに基づき、前記正方向励磁時の磁気バイアス補正量△ｄ１を減少させるか、前記逆方向励磁時の磁気バイアス補正量△ｄ２を増加させることと、前記補正情報量△Ｕ３の絶対値が第２閾値以下であると決定したことに基づき、前記正方向励磁時の磁気バイアス補正量△ｄ１および前記逆方向励磁時の磁気バイアス補正量△ｄ２を変わらないように維持することと、前記補正情報量△Ｕ３の絶対値が前記第１閾値よりも大きい値であると決定したことに基づき、前記正方向励磁時の磁気バイアス補正量△ｄ１および前記逆方向励磁時の磁気バイアス補正量△ｄ２を指定値とすることと、を含み、前記第１閾値は前記第２閾値よりも大きい、磁気バイアス抑制方法を提供する。

本願の実施例は、ＤＣ−ＤＣコンバータにおける変圧器の正方向励磁時のバス電圧Ｕ１および逆方向励磁時のバス電圧Ｕ２を取得するように構成されるバス電圧取得ユニットと、前記正方向励磁時のバス電圧Ｕ１および逆方向励磁時のバス電圧Ｕ２に基づき、前記変圧器の正逆方向励磁の電圧差分値△Ｕ１を取得し、前記変圧器の正逆方向励磁の電圧差分値△Ｕ１に基づき、補正情報量△Ｕ３を決定し、前記補正情報量△Ｕ３に基づき、前記変圧器の正方向励磁時の磁気バイアス補正量△ｄ１および逆方向励磁時の磁気バイアス補正量△ｄ２を決定するように構成される処理ユニットと、前記変圧器の正方向励磁時の磁気バイアス補正量△ｄ１と前記ＤＣ−ＤＣコンバータのループ出力のデューティ比信号量とを重畳して正方向励磁のスイッチングトランジスタに出力し、前記変圧器の逆方向励磁時の磁気バイアス補正量△ｄ２と前記ＤＣ−ＤＣコンバータのループ出力のデューティ比信号量とを重畳して逆方向励磁のスイッチングトランジスタに出力するように構成される磁気バイアス抑制ユニットと、を備え、前記処理ユニットは、前記補正情報量△Ｕ３が第１閾値以下であって、かつ、第２閾値よりも大きい値であると決定したことに基づき、前記逆方向励磁時の磁気バイアス補正量△ｄ２を減少させるか、前記正方向励磁時の磁気バイアス補正量△ｄ１を増加させ、前記補正情報量△Ｕ３が負の第１閾値以上であって、かつ、負の第２閾値よりも小さい値であると決定したことに基づき、前記正方向励磁時の磁気バイアス補正量△ｄ１を減少させるか、前記逆方向励磁時の磁気バイアス補正量△ｄ２を増加させ、前記補正情報量△Ｕ３の絶対値が第２閾値以下であると決定したことに基づき、前記正方向励磁時の磁気バイアス補正量△ｄ１および前記逆方向励磁時の磁気バイアス補正量△ｄ２を変わらないように維持し、前記補正情報量△Ｕ３の絶対値が前記第１閾値よりも大きい値であると決定したことに基づき、前記正方向励磁時の磁気バイアス補正量△ｄ１および前記逆方向励磁時の磁気バイアス補正量△ｄ２を指定値とするように構成され、前記第１閾値は前記第２閾値よりも大きい、磁気バイアス抑制装置を更に提供する。

本願の実施例は、プロセッサと、前記プロセッサが実行可能な命令を記憶するように構成されるメモリと、前記プロセッサによる制御に基づいてバス電圧のサンプリングを行うように構成されるサンプリングモジュールと、前記プロセッサによる制御に基づいてスイッチングトランジスタを励磁駆動するように構成される駆動モジュールと、を備える磁気バイアス抑制装置であって、前記プロセッサは、ＤＣ−ＤＣコンバータにおける変圧器の正方向励磁時のバス電圧Ｕ１および逆方向励磁時のバス電圧Ｕ２を取得する動作と、前記正方向励磁時のバス電圧Ｕ１および逆方向励磁時のバス電圧Ｕ２に基づき、前記変圧器の正逆方向励磁の電圧差分値△Ｕ１を取得し、前記変圧器の正逆方向励磁の電圧差分値△Ｕ１に基づき、補正情報量△Ｕ３を決定し、前記補正情報量△Ｕ３に基づき、前記変圧器の正方向励磁時の磁気バイアス補正量△ｄ１および逆方向励磁時の磁気バイアス補正量△ｄ２を決定する動作と、前記変圧器の正方向励磁時の磁気バイアス補正量△ｄ１と前記ＤＣ−ＤＣコンバータのループ出力のデューティ比信号量とを重畳して正方向励磁のスイッチングトランジスタに出力し、前記変圧器の逆方向励磁時の磁気バイアス補正量△ｄ２と前記ＤＣ−ＤＣコンバータのループ出力のデューティ比信号量とを重畳して逆方向励磁のスイッチングトランジスタに出力する動作と、を実行するように構成され、前記補正情報量△Ｕ３に基づき、前記変圧器の正方向励磁時の磁気バイアス補正量△ｄ１および逆方向励磁時の磁気バイアス補正量△ｄ２を決定することは、前記補正情報量△Ｕ３が第１閾値以下であって、かつ、第２閾値よりも大きい値であると決定したことに基づき、前記逆方向励磁時の磁気バイアス補正量△ｄ２を減少させるか、前記正方向励磁時の磁気バイアス補正量△ｄ１を増加させることと、前記補正情報量△Ｕ３が負の第１閾値以上であって、かつ、負の第２閾値よりも小さい値であると決定したことに基づき、前記正方向励磁時の磁気バイアス補正量△ｄ１を減少させるか、前記逆方向励磁時の磁気バイアス補正量△ｄ２を増加させることと、前記補正情報量△Ｕ３の絶対値が第２閾値以下であると決定したことに基づき、前記正方向励磁時の磁気バイアス補正量△ｄ１および前記逆方向励磁時の磁気バイアス補正量△ｄ２を変わらないように維持することと、前記補正情報量△Ｕ３の絶対値が前記第１閾値よりも大きい値であると決定したことに基づき、前記正方向励磁時の磁気バイアス補正量△ｄ１および前記逆方向励磁時の磁気バイアス補正量△ｄ２を指定値とすることと、を含み、前記第１閾値は前記第２閾値よりも大きい、磁気バイアス抑制装置を更に提供する。

本願の実施例は、上記磁気バイアス抑制方法を実行するためのコンピュータ実行可能命令が記憶されたコンピュータ可読記憶媒体を更に提供する。

図面および詳細な説明を読んで理解すれば、他の態様も理解できる。

図面は、本願の技術案に対する更なる理解を提供するためのものであり、明細書の一部を構成し、本願の実施例と共に本願の技術案を解釈するために用いられ、本願の技術案を限定するものではない。

関連技術における昇降圧（ＢＵＣＫ−ＢＯＯＳＴ）回路である。（ａ）〜（ｃ）は関連技術における絶縁ＢＵＣＫ−ＢＯＯＳＴ回路変圧器の励磁電流の模式図である。関連技術における別のＢＵＣＫ−ＢＯＯＳＴ回路である。本願の実施例に係る磁気バイアス抑制方法のフローチャートである。本願の実施例に係る磁気バイアス抑制装置の構造模式図である。本願の実施例に係る別の磁気バイアス抑制装置の構造模式図である。本願の適用例に係る絶縁ＢＵＣＫ−ＢＯＯＳＴ回路のバス電圧のサンプリングポイントの模式図である。本願の適用例に係る磁気バイアス抑制方法のフローチャートである。本願の適用例の絶縁ＢＵＣＫ−ＢＯＯＳＴ回路変圧器の励磁電流の模式図である。本願の適用例の絶縁ＢＵＣＫ−ＢＯＯＳＴ回路のバス電圧のサンプリングポイントの模式図である。本願の適用例の絶縁ＢＵＣＫ−ＢＯＯＳＴ回路のバス電圧のサンプリングポイントの模式図である。本願の適用例の絶縁ＢＵＣＫ−ＢＯＯＳＴ回路のバス電圧のサンプリングポイントの模式図である。本願の適用例の絶縁ＢＵＣＫ−ＢＯＯＳＴ回路のバス電圧のサンプリングポイントの模式図である。本願の適用例の絶縁ＢＯＯＳＴ回路のバス電圧のサンプリングポイントの模式図である。本願の適用例の絶縁ＢＯＯＳＴ回路のバス電圧のサンプリングポイントの模式図である。

以下、図面を参照しながら本願の実施例について詳細に説明する。なお、矛盾しない限り、本願に係る実施例と実施例における特徴は、互いに任意に組み合わせることができる。

図面のフローチャートに示されるステップは、１組のコンピュータ実行可能命令のようなコンピュータシステムで実行できる。且つ、フローチャートに論理的順序が示されているが、いくつかの場合、ここでの順序と異なる順序で示されるまたは説明されるステップを実行してもよい。

図１に示すように、図１は、関連技術における絶縁昇降圧（ＢＵＣＫ−ＢＯＯＳＴ）回路である。ここで、Ｖｉｎは入力電圧源であり、Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６はスイッチングトランジスタである。本例において、Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６は１００Ｖの金属−酸化層半導体電界効果トランジスタ（Ｍｅｔａｌ−Ｏｘｉｄｅ−ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ−ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ、ＭＯＳＦＥＴ）であり、インダクタンスＬ１は３ｕＨであり、変圧器Ｔ１のターン比は４：１であり、ＳＲ１、ＳＲ２、ＳＲ３、ＳＲ４は２５Ｖの同期整流管であり、Ｖｏｕｔは出力電圧である。実際の応用では、スイッチングトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４のスイッチング速度の差異、駆動信号の遅延の差異、駆動信号のパルス幅の差異等の原因により、長時間動作すると、図１の回路における変圧器Ｔ１には磁気バイアス現象が発生する。

例えば、スイッチングトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４のスイッチング速度の差異が５０ｎｓである場合、変圧器Ｔ１の励磁電流は図２に示すとおりである。図２から分かるように、変圧器の励磁電流は一方向に磁気バイアスする。図２（ａ）は、変圧器の磁気バイアスの全過程であり、変圧器の励磁電流は０から最大値１２Ａまで徐々に上昇する。図２（ｂ）は、変圧器の励磁電流の初期磁気バイアスの徐変過程であり、変圧器の励磁電流は０から一方向に磁気バイアスする。図２（ｃ）は、変圧器の磁気バイアスが最終的に、変圧器の励磁電流の振幅が１０〜１２Ａで揺動するように安定する図である。

図３に示すように、図３に示す回路は、図１の回路の基にブロッキングコンデンサＣ１を追加し、ブロッキングコンデンサＣ１を用いて磁気バイアスの抑制を実現する。このような態様は簡単であるが、ブロッキングコンデンサの追加により、回路の複雑さが増加し、更に大電流の場合のブロッキングコンデンサの選択が非常に困難であるため、コンバータの体積もコストも向上する。

図１に示す絶縁ＢＵＣＫ−ＢＯＯＳＴ回路は、降圧（ＢＵＣＫ）回路および絶縁昇圧（ＢＯＯＳＴ）回路で構成される。絶縁ＢＯＯＳＴ回路の一次側フルブリッジスイッチングＱ１、Ｑ２、Ｑ３、Ｑ４は、５０％を超えたデューティ比で動作し、１つの完全なフルブリッジスイッチング周期内にＱ１、Ｑ３直通およびＱ２、Ｑ４直通が存在し、この２つの直通時間においてインダクタンスＬ１はエネルギーを蓄積する。フルブリッジスイッチングＱ１、Ｑ２、Ｑ３、Ｑ４の実際のオン時間が一致しない場合、２つの直通時間は一致せず、すなわち、１つのフルブリッジスイッチング周期内のインダクタンスＬ１の２回のエネルギー蓄積時間が一致しないため、１つのフルブリッジスイッチング周期内のバス電圧は異なる。そのため、１つのフルブリッジスイッチング周期内のバス電圧が同じであれば、Ｑ１、Ｑ２、Ｑ３、Ｑ４の実際のオン時間は一致し、変圧器Ｔ１のボルト秒が一致すれば、変圧器Ｔ１には磁気バイアス現象が存在しない。

図４に示すように、本願の実施例の磁気バイアス抑制方法であり、絶縁変圧器付きのＤＣ−ＤＣコンバータに対して磁気バイアスを抑制するために用いられ、ステップ１０１、ステップ１０２およびステップ１０３を含む。

ステップ１０１において、ＤＣ−ＤＣコンバータにおける変圧器の正方向励磁時のバス電圧Ｕ１および逆方向励磁時のバス電圧Ｕ２を取得する。

ここで、同じスイッチング周期内の変圧器の正方向励磁時のバス電圧Ｕ１および逆方向励磁時のバス電圧Ｕ２をサンプリングすることにより、前記Ｕ１およびＵ２を取得することができる。

電圧検出回路は常用の電圧サンプリング回路で実現できるが、通常のバス電圧のサンプリングは、いずれも直流バス電圧に対してサンプリングを行い、サンプリング時刻に対して特に要求しない。本願の実施例に対応するバス電圧のサンプリングは、変圧器の正逆方向励磁時のバス電圧Ｕ１、Ｕ２のサンプリングであり、バス電圧は１つの周期的なパルス幅であるため、電圧のサンプリング時刻と変圧器の正逆方向励磁の時刻とを合わせ、且つ、１つのスイッチング周期内の変圧器の正逆方向励磁時のバス電圧Ｕ１、Ｕ２をそれぞれサンプリングする。

一実施形態において、前記Ｕ１およびＵ２は、正方向励磁時に、正方向励磁の駆動がオンにされると、△ｔ経た後、バス電圧をサンプリングしてＵ１と記し、逆方向励磁時に、逆方向励磁の駆動がオンにされると、△ｔ経た後、バス電圧をサンプリングしてＵ２と記すという方式により取得できる。各スイッチング周期の正逆方向励磁時に、いずれもＵ１およびＵ２をサンプリングする。ここで、正方向励磁および逆方向励磁はそれぞれスイッチング周期の半分を占めているため、正方向励磁時のバス電圧Ｕ１のサンプリング時間を正方向励磁の中間時刻に設定し、逆方向励磁時のバス電圧Ｕ２のサンプリング時間を逆方向励磁の中間時刻に設定することができ、つまり、△ｔ≒０．２５Ｔであり、ただし、Ｔはスイッチング周期である。

一実施形態において、ＤＣ−ＤＣコンバータにおける絶縁ＢＯＯＳＴ回路のフルブリッジバスのサンプリングと、前記ＤＣ−ＤＣコンバータにおける絶縁ＢＯＯＳＴ回路の一次側フルブリッジアームの中点のサンプリングと、前記ＤＣ−ＤＣコンバータにおける絶縁ＢＯＯＳＴ回路の二次側フルブリッジアームの中点のサンプリングと、前記ＤＣ−ＤＣコンバータにおける変圧器の補助コイルの２つの端点のサンプリングと、前記ＤＣ−ＤＣコンバータにおける変圧器の一次側の２つのコイルの中点のサンプリングとのうちのいずれかによって、変圧器の正方向励磁時のバス電圧Ｕ１および逆方向励磁時のバス電圧Ｕ２を取得する。

ここで、前記ＤＣ−ＤＣコンバータは、絶縁ＢＵＣＫ−ＢＯＯＳＴ回路であってもよいし、絶縁ＢＯＯＳＴ回路であってもよく、ＤＣ−ＤＣコンバータが絶縁ＢＵＣＫ−ＢＯＯＳＴ回路である場合、ＢＵＣＫ回路および絶縁ＢＯＯＳＴ回路を含む。

ステップ１０２において、前記正方向励磁時のバス電圧Ｕ１および逆方向励磁時のバス電圧Ｕ２に基づき、前記変圧器の正方向励磁時の磁気バイアス補正量△ｄ１および逆方向励磁時の磁気バイアス補正量△ｄ２を決定する。

一実施形態において、前記正方向励磁時のバス電圧Ｕ１および逆方向励磁時のバス電圧Ｕ２に基づいて変圧器の正逆方向励磁の電圧差分値△Ｕ１を取得し、ただし、△Ｕ１＝Ｕ１−Ｕ２である。前記変圧器の正逆方向励磁の電圧差分値△Ｕ１に基づき、補正情報量△Ｕ３を決定し、ここで、前記変圧器の正逆方向励磁の電圧差分値△Ｕ１に対して増幅、フィルタリングおよび振幅制限のうちの少なくとも１種の処理を行い、前記補正情報量△Ｕ３を取得することができる。

ここで、前記増幅は、△Ｕ１に１つの係数Ｋを乗算して△Ｕ２を得ることであってもよい。前記係数Ｋは、通常１以上であり、計算および測定の精度に応じて選択することができる。前記フィルタリングは、複数の△Ｕ２を平均値処理して△Ｕ３を得ることを含んでもよい。前記振幅制限処理は、△Ｕ３に対して最大値または最小値を制限することを含んでもよい。

前記補正情報量△Ｕ３に基づき、前記変圧器の正方向励磁時の磁気バイアス補正量△ｄ１および逆方向励磁時の磁気バイアス補正量△ｄ２を決定する。

ここで、前記補正情報量△Ｕ３の絶対値が前記第１閾値よりも大きい値であると決定したことに基づき、前記△ｄ１および△ｄ２を指定値とする方式と、前記補正情報量△Ｕ３の絶対値が第２閾値以下であると決定したことに基づき、前記△ｄ１および△ｄ２を変わらないように維持する方式と、前記補正情報量△Ｕ３が第１閾値以下であって、かつ、第２閾値よりも大きい値であると決定したことに基づき、前記△ｄ２を減少させるか、または前記△ｄ１を増加させる方式と、前記補正情報量△Ｕ３が負の第１閾値以上であって、かつ、負の第２閾値よりも小さい値であると決定したことに基づき、前記△ｄ１を減少させるか、または前記△ｄ２を増加させる方式を採用してもよいが、これらに限定されない。

ここで、前記第１閾値は第２閾値よりも大きい。

ここで、前記第１閾値および第２閾値は、実際の状況に応じて選択することができ、前記補正情報量△Ｕ３の絶対値が前記第１閾値よりも大きい場合、回路が異常状態にあり、合理的な調整を行うことができないと考えられ、電源異常警告情報を出力することができる。前記電源異常警告情報は、警告灯、警告音、スクリーンに警告提示枠を出力する等の少なくとも１種の方式を採用することができる。前記指定値は、予め設定されたある値、例えば、０であってもよい。

前記補正情報量△Ｕ３の絶対値が第２閾値以下である場合、磁束補正が平衡であり、調整する必要がないと考えられ、前記△ｄ１および△ｄ２を変わらないように維持する。

前記補正情報量△Ｕ３の絶対値が第２閾値よりも大きい値であって、かつ、第１閾値以下である場合、実際の状況に応じて対応して調整することができる。前記補正情報量△Ｕ３が第１閾値以下であって、かつ、第２閾値よりも大きい値であり、前記△ｄ２が０ｎｓよりも大きい値であると決定したことに基づき、前記△ｄ１を０ｎｓとし、前記△ｄ２から補正調製量を減算するようにする方式と、前記補正情報量△Ｕ３が第１閾値以下であって、かつ、第２閾値よりも大きい値であり、前記△ｄ２が０ｎｓ以下であり、且つ△ｄ１が調整最大量よりも小さい値であると決定したことに基づき、前記△ｄ１に補正調製量を加算するようにし、前記△ｄ２を０ｎｓとする方式と、前記補正情報量△Ｕ３が負の第１閾値以上であって、かつ、負の第２閾値よりも小さい値であり、前記△ｄ１が０ｎｓよりも大きい値であると決定したことに基づき、前記△ｄ１から補正調製量を減算するようにし、前記△ｄ２を０ｎｓとする方式と、前記補正情報量△Ｕ３が負の第１閾値以上であって、かつ、負の第２閾値よりも小さい値であり、前記△ｄ１が０ｎｓ以下であり、且つ△ｄ２が調整最大量よりも小さい値であると決定したことに基づき、前記△ｄ１を０ｎｓとし、前記△ｄ２に補正調製量を加算するようにする方式とを含んでもよいが、これらに限定されない。

ここで、調整最大量は磁気バイアス補正量△ｄ１、△ｄ２の最大の調整可能な値であり、実際の状況に応じて設定することができる。

また、いくつかの特別な場合がある可能性があり、例えば、△ｄ１または△ｄ２が既に調整最大量に調整されて再び調整できない場合、△ｄ１および△ｄ２を変わらないように維持し、例えば、前記補正情報量△Ｕ３が第１閾値以下であって、かつ、第２閾値よりも大きい値であると決定し、且つ、前記△ｄ２が０ｎｓに等しく、△ｄ１が調整最大量に等しい値であると決定したことに基づき、前記△ｄ１および△ｄ２を変わらないように維持する。前記補正情報量△Ｕ３が負の第１閾値以上であって、かつ、負の第２閾値よりも小さい値であると決定し、前記△ｄ１が０ｎｓに等しく、且つ△ｄ２が調整最大量に等しい値であると決定したことに基づき、前記△ｄ１および△ｄ２を変わらないように維持する。

ステップ１０３において、前記変圧器の正方向励磁時の磁気バイアス補正量△ｄ１とＤＣ−ＤＣコンバータのループ出力のデューティ比信号量とを重畳して正方向励磁のスイッチングトランジスタに出力し、前記変圧器の逆方向励磁時の磁気バイアス補正量△ｄ２とＤＣ−ＤＣコンバータのループ出力のデューティ比信号量とを重畳して逆方向励磁のスイッチングトランジスタに出力する。

本願の実施例は、変圧器の正逆方向励磁時のバス電圧および逆方向励磁時のバス電圧を取得することにより、前記変圧器の正方向励磁時の磁気バイアス補正量および逆方向励磁時の磁気バイアス補正量を取得し、更にデューティ比信号量を補正し、実現方法が簡単であり、変圧器の磁気バイアスを効果的に抑制することができる。更に、本願の実施例は、ＤＣ−ＤＣコンバータにコンデンサ等の部品を追加する必要がなく、ＤＣ−ＤＣコンバータの回路の複雑さおよび体積の向上を回避する。

なお、従来の直流バス電圧を取得する方式は、直流バス電圧の平均電圧のみを取得でき、正、負励磁に対応するスイッチングトランジスタを特異的に補正することができない一方、本願の実施例は、変圧器の正、逆方向励磁時のバス電圧を取得することを提出し、従来の直流バス電圧を取得する方式と比べ、本願の実施例により取得されるバス電圧は１つのスイッチング周期性のパルス幅であり、電圧のサンプリングポイントの選択が異なり、電圧のサンプリング時刻の選択が異なり、且つ、１つのスイッチング周期内の変圧器の正逆方向励磁時のバス電圧Ｕ１、Ｕ２をそれぞれサンプリングし、電圧瞬時値を取得し、より正確なデータを取得することができ、正、負励磁に対応するスイッチングトランジスタをそれぞれ補正する。

本願の実施例は、磁気バイアス抑制装置を提供し、該装置は、上記実施例および実施形態を実現し、既に説明した内容を省略する。以下に使用するように、「ユニット」という用語は、所定の機能を実現できるソフトウェアおよびハードウェアのうちの少なくとも１種の組み合わせである。以下の実施例に説明する装置は、ソフトウェア、ハードウェア、またはソフトウェアとハードウェアとの組み合わせの形態で実現され得る。

図５に示すように、本願の実施例の磁気バイアス抑制装置は、バス電圧取得ユニット２１と、処理ユニット２２と、磁気バイアス抑制ユニット２３とを備える。

バス電圧取得ユニット２１は、変圧器の正方向励磁時のバス電圧Ｕ１および逆方向励磁時のバス電圧Ｕ２を取得するように構成される。

処理ユニット２２は、前記正方向励磁時のバス電圧Ｕ１および逆方向励磁時のバス電圧Ｕ２に基づき、前記変圧器の正方向励磁時の磁気バイアス補正量△ｄ１および逆方向励磁時の磁気バイアス補正量△ｄ２を決定するように構成される。

磁気バイアス抑制ユニット２３は、前記変圧器の正方向励磁時の磁気バイアス補正量△ｄ１とＤＣ−ＤＣコンバータのループ出力のデューティ比信号量とを重畳して正方向励磁のスイッチングトランジスタに出力し、前記変圧器の逆方向励磁時の磁気バイアス補正量△ｄ２とＤＣ−ＤＣコンバータのループ出力のデューティ比信号量とを重畳して逆方向励磁のスイッチングトランジスタに出力するように構成される。

一実施形態において、前記バス電圧取得ユニット２１は、絶縁ＢＯＯＳＴ回路のフルブリッジバスのサンプリングと、絶縁ＢＯＯＳＴ回路の一次側フルブリッジアームの中点のサンプリングと、絶縁ＢＯＯＳＴ回路の二次側フルブリッジアームの中点のサンプリングと、変圧器の補助コイルの２つの端点のサンプリングと、変圧器の一次側の２つのコイルの中点のサンプリングとのうちのいずれかによって、変圧器の正方向励磁時のバス電圧Ｕ１および逆方向励磁時のバス電圧Ｕ２を取得するように構成される。

一実施形態において、前記処理ユニット２２は、正方向励磁時のバス電圧Ｕ１および逆方向励磁時のバス電圧Ｕ２に基づき、変圧器の正逆方向励磁の電圧差分値△Ｕ１を取得し、前記変圧器の正逆方向励磁の電圧差分値△Ｕ１に基づき、補正情報量△Ｕ３を決定し、前記補正情報量△Ｕ３に基づき、前記変圧器の正方向励磁時の磁気バイアス補正量△ｄ１および逆方向励磁時の磁気バイアス補正量△ｄ２を決定するように構成される。

一実施形態において、前記処理ユニット２２は、前記変圧器の正逆方向励磁の電圧差分値△Ｕ１に対して増幅、フィルタリングおよび振幅制限のうちの少なくとも１種の処理を行い、前記補正情報量△Ｕ３を取得するように構成される。

一実施形態において、前記処理ユニット２２は、前記補正情報量△Ｕ３が第１閾値以下であって、かつ、第２閾値よりも大きい値であると決定したことに基づき、前記△ｄ２を減少させるか、または前記△ｄ１を増加させ、前記補正情報量△Ｕ３が負の第１閾値以上であって、かつ、負の第２閾値よりも小さい値であると決定したことに基づき、前記△ｄ１を減少させるか、または前記△ｄ２を増加させ、前記補正情報量△Ｕ３の絶対値が第２閾値以下であると決定したことに基づき、前記△ｄ１および△ｄ２を変わらないように維持し、前記補正情報量△Ｕ３の絶対値が前記第１閾値よりも大きい値であると決定したことに基づき、前記△ｄ１および△ｄ２を指定値とするように構成される。

ここで、前記第１閾値は第２閾値よりも大きい。

一実施形態において、前記装置は、前記処理ユニット２２が前記補正情報量△Ｕ３の絶対値が前記第１閾値よりも大きい値であると決定した場合、電源異常警告情報を出力するように構成される出力ユニットを更に備える。

一実施形態において、前記処理ユニット２２は、前記補正情報量△Ｕ３が第１閾値以下であって、かつ、第２閾値よりも大きい値であり、前記△ｄ２が０ｎｓよりも大きい値であると決定したことに基づき、前記△ｄ１を０ｎｓとし、前記△ｄ２から補正調製量を減算するようにするように構成される。

一実施形態において、前記処理ユニット２２は、前記補正情報量△Ｕ３が第１閾値以下であって、かつ、第２閾値よりも大きい値であり、前記△ｄ２が０ｎｓ以下であり、且つ△ｄ１が調整最大量よりも小さい値であると決定したことに基づき、前記△ｄ１に補正調製量を加算するようにし、前記△ｄ２を０ｎｓとするように構成される。

一実施形態において、前記処理ユニット２２は、前記補正情報量△Ｕ３が負の第１閾値以上であって、かつ、負の第２閾値よりも小さい値であり、前記△ｄ１が０ｎｓよりも大きい値であると決定したことに基づき、前記△ｄ１から補正調製量を減算するようにし、前記△ｄ２を０ｎｓとするように構成される。

一実施形態において、前記処理ユニット２２は、前記補正情報量△Ｕ３が負の第１閾値以上であって、かつ、負の第２閾値よりも小さい値であり、前記△ｄ１が０ｎｓ以下であり、且つ△ｄ２が調整最大量よりも小さい値であると決定したことに基づき、前記△ｄ１を０ｎｓとし、前記△ｄ２に補正調製量を加算するようにするように構成される。

本願の実施例は、上記実施例および実施形態を実現するように構成される別の磁気バイアス抑制装置を更に提供し、既に説明した内容を省略する。

図６に示すように、本願の実施例に係る別の磁気バイアス抑制装置は、プロセッサ３１と、前記プロセッサが実行可能な命令を記憶するように構成されるメモリ３２と、前記プロセッサによる制御に基づいてバス電圧のサンプリングを行うように構成されるサンプリングモジュール３３と、前記プロセッサによる制御に基づいてスイッチングトランジスタを励磁駆動するように構成される駆動モジュール３４とを備える。

ここで、前記プロセッサ３１は、変圧器の正方向励磁時のバス電圧Ｕ１および逆方向励磁時のバス電圧Ｕ２を取得する動作と、前記正方向励磁時のバス電圧Ｕ１および逆方向励磁時のバス電圧Ｕ２に基づき、前記変圧器の正方向励磁時の磁気バイアス補正量△ｄ１および逆方向励磁時の磁気バイアス補正量△ｄ２を決定する動作と、前記変圧器の正方向励磁時の磁気バイアス補正量△ｄ１とＤＣ−ＤＣコンバータのループ出力のデューティ比信号量とを重畳して正方向励磁のスイッチングトランジスタに出力し、前記変圧器の逆方向励磁時の磁気バイアス補正量△ｄ２とＤＣ−ＤＣコンバータのループ出力のデューティ比信号量とを重畳して逆方向励磁のスイッチングトランジスタに出力する動作とを実行するように構成される。

一実施形態において、前記サンプリングモジュール３３は、ＤＣ−ＤＣコンバータにおける昇圧絶縁ＢＯＯＳＴ回路のフルブリッジバスのサンプリングと、ＤＣ−ＤＣコンバータにおける絶縁ＢＯＯＳＴ回路の一次側フルブリッジアームの中点のサンプリングと、ＤＣ−ＤＣコンバータにおける絶縁ＢＯＯＳＴ回路の二次側フルブリッジアームの中点のサンプリングと、ＤＣ−ＤＣコンバータにおける変圧器の補助コイルの２つの端点のサンプリングと、ＤＣ−ＤＣコンバータにおける変圧器の一次側の２つのコイルの中点のサンプリングとのうちのいずれかによって、変圧器の正方向励磁時のバス電圧Ｕ１および逆方向励磁時のバス電圧Ｕ２を取得する。

一実施形態において、前記プロセッサ３１は、正方向励磁時のバス電圧Ｕ１および逆方向励磁時のバス電圧Ｕ２に基づき、変圧器の正逆方向励磁の電圧差分値△Ｕ１を取得する動作と、前記変圧器の正逆方向励磁の電圧差分値△Ｕ１に基づき、補正情報量△Ｕ３を決定する動作と、前記補正情報量△Ｕ３に基づき、前記変圧器の正方向励磁時の磁気バイアス補正量△ｄ１および逆方向励磁時の磁気バイアス補正量△ｄ２を決定する動作とを実行するように構成される。

一実施形態において、前記プロセッサ３１は、前記変圧器の正逆方向励磁の電圧差分値△Ｕ１に対して増幅、フィルタリングおよび振幅制限のうちの少なくとも１種の処理を行い、前記補正情報量△Ｕ３を取得する動作を実行するように構成される。

一実施形態において、前記プロセッサ３１は、前記補正情報量△Ｕ３が第１閾値以下であって、かつ、第２閾値よりも大きい値であると決定したことに基づき、前記△ｄ２を減少させるか、または前記△ｄ１を増加させる動作と、前記補正情報量△Ｕ３が負の第１閾値以上であって、かつ、負の第２閾値よりも小さい値であると決定したことに基づき、前記△ｄ１を減少させるか、または前記△ｄ２を増加させる動作と、前記補正情報量△Ｕ３の絶対値が第２閾値以下であると決定したことに基づき、前記△ｄ１および△ｄ２を変わらないように維持する動作と、前記補正情報量△Ｕ３の絶対値が前記第１閾値よりも大きい値であると決定したことに基づき、前記△ｄ１および△ｄ２を指定値とする動作とを実行するように構成される。

ここで、前記第１閾値は第２閾値よりも大きい。

一実施形態において、前記磁気バイアス抑制装置は、前記プロセッサ３１が前記補正情報量△Ｕ３の絶対値が前記第１閾値よりも大きい値であると決定したことに基づき、電源異常警告情報を出力するように構成される出力モジュールを更に備える。

一実施形態において、前記プロセッサ３１は、前記補正情報量△Ｕ３が第１閾値以下であって、かつ、第２閾値よりも大きい値であり、前記△ｄ２が０ｎｓよりも大きい値であると決定したことに基づき、前記△ｄ１を０ｎｓとし、前記△ｄ２から補正調製量を減算するようにする動作を実行するように構成される。

一実施形態において、前記プロセッサ３１は、前記補正情報量△Ｕ３が第１閾値以下であって、かつ、第２閾値よりも大きい値であり、前記△ｄ２が０ｎｓ以下であり、且つ△ｄ１が調整最大量よりも小さい値であると決定したことに基づき、前記△ｄ１に補正調製量を加算するようにし、前記△ｄ２を０ｎｓとする動作を実行するように構成される。

一実施形態において、前記プロセッサ３１は、前記補正情報量△Ｕ３が負の第１閾値以上であって、かつ、負の第２閾値よりも小さい値であり、前記△ｄ１が０ｎｓよりも大きい値であると決定したことに基づき、前記△ｄ１から補正調製量を減算するようにし、前記△ｄ２を０ｎｓとする動作を実行するように構成される。

一実施形態において、前記プロセッサ３１は、前記補正情報量△Ｕ３が負の第１閾値以上であって、かつ、負の第２閾値よりも小さい値であり、前記△ｄ１が０ｎｓ以下であり、且つ△ｄ２が調整最大量よりも小さい値であると決定したことに基づき、前記△ｄ１を０ｎｓとし、前記△ｄ２に補正調製量を加算するようにする動作を実行するように構成される。

本願の実施例は、変圧器の正逆方向励磁時のバス電圧および逆方向励磁時のバス電圧を取得することにより、前記変圧器の正方向励磁時の磁気バイアス補正量および逆方向励磁時の磁気バイアス補正量を取得し、更にデューティ比信号量を補正し、実現方法が簡単であり、変圧器の磁気バイアスを効果的に抑制することができる。

以下、図１に示す絶縁ＢＵＣＫ−ＢＯＯＳＴ回路を例として詳細に説明する。

図７に示すように、磁気バイアス抑制装置は、絶縁ＢＵＣＫ−ＢＯＯＳＴ回路における絶縁ＢＯＯＳＴ回路のフルブリッジバスをサンプリングし、変圧器の正方向励磁時のバス電圧Ｕ１および逆方向励磁時のバス電圧Ｕ２を取得することにより、前記変圧器の正方向励磁時の磁気バイアス補正量△ｄ１および逆方向励磁時の磁気バイアス補正量△ｄ２を決定し、更に磁気バイアス補正量とデューティ比信号量とを重畳して変圧器の直流磁気バイアスを抑制する。例えば、スイッチングトランジスタＱ１およびＱ４が正方向励磁に対応するスイッチングトランジスタで、スイッチングトランジスタＱ２およびＱ３が逆方向励磁に対応するスイッチングトランジスタであれば、△ｄ１はＱ１およびＱ４に対して磁気バイアス補正を行うために用いられ、△ｄ２はＱ２およびＱ３に対して磁気バイアス補正を行うために用いられる。

図８に示すように、図７を参照し、本適用例の磁気バイアス抑制方法において、スイッチングトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４のスイッチング速度の差分が５０ｎｓであり、第１閾値を１６ｍＶとし、第２閾値を２ｍＶとし、補正調製量を０．２５ｎｓとし、調整最大量を５０ｎｓとし、前記方法はステップ４０１〜ステップ４２３を含む。

ステップ４０１において、各スイッチング周期内の変圧器の正方向励磁時のバス電圧Ｕ１および逆方向励磁時のバス電圧Ｕ２を取得する。

ここで、スイッチング周期がＴであり、正方向励磁時に、正方向励磁の駆動がオンにされると、△ｔ（△ｔ≒０．２５Ｔ）経た後、バス電圧をサンプリングしてＵ１と記し、逆方向励磁時に、逆方向励磁の駆動がオンにされると、△ｔ経た後、バス電圧をサンプリングしてＵ２と記す。

ステップ４０２において、変圧器の正逆方向励磁時の電圧差分値△Ｕ１を計算し、△Ｕ１＝Ｕ１−Ｕ２である。

ステップ４０３において、変圧器の正逆方向励磁時の電圧差分値△Ｕ１を増幅し、△Ｕ２＝Ｋ＊△Ｕ１を取得し、ただし、Ｋは１以上である。

ステップ４０４において、△Ｕ２をスライドフィルタリングして△Ｕ３を取得する。

ステップ４０５において、△Ｕ３の絶対値が第１閾値１６ｍＶよりも大きいか否かを判断し、△Ｕ３の絶対値が第１閾値１６ｍＶよりも大きいという判断結果に基づき、ステップ４０６を実行し、△Ｕ３の絶対値が第１閾値１６ｍＶ以下であるという判断結果に基づき、ステップ４０８を実行する。

ステップ４０６において、電源異常を判断し、磁気バイアス補正量△ｄ１、△ｄ２を０とする。

本ステップにおいて、磁気バイアス補正量△ｄ１、△ｄ２を他の指定値としてもよい。

ステップ４０７において、電源異常警告を出力し、本フローを終了する。

例えば、警告灯、警告音、スクリーンに警告提示枠を出力する等の方式を用いて警告することができる。

ステップ４０８において、△Ｕ３の絶対値が第２閾値２ｍＶよりも小さいか否かを判断し、△Ｕ３の絶対値が第２閾値２ｍＶよりも小さいという判断結果に基づき、ステップ４０９を実行し、△Ｕ３の絶対値が第２閾値２ｍＶ以上であるという判断結果に基づき、ステップ４１１を実行する。

ステップ４０９において、この時の電源動作が磁束平衡状態にあると判断し、正逆方向励磁の駆動を補正する必要がない。

ステップ４１０において、磁束平衡フラグビットをセットし、該フラグは、電源動作が磁束平衡状態にあることを示す。

ステップ４１１において、△Ｕ３が第２閾値２ｍＶ以上であるか否かを判断し、△Ｕ３が第２閾値２ｍＶ以上であるという判断結果に基づき、ステップ４１２を実行し、△Ｕ３が第２閾値２ｍＶよりも小さいという判断結果に基づき、ステップ４１８を実行する。

ステップ４１２において、△ｄ２が０ｎｓよりも大きいか否かを判断し、△ｄ２が０ｎｓよりも大きいという判断結果に基づき、ステップ４１３を実行し、△ｄ２が０ｎｓ以下であるという判断結果に基づき、ステップ４１４を実行する。

ステップ４１３において、△ｄ１を０ｎｓとし、△ｄ２から補正調製量を減算するようにし、△ｄ２＝△ｄ２−０．２５ｎｓであり、フローを終了する。

ステップ４１４において、△ｄ１が調整最大量５０ｎｓよりも小さいか否かを判断し、△ｄ１が調整最大量５０ｎｓよりも小さいという判断結果に基づき、ステップ４１５を実行し、△ｄ１が調整最大量５０ｎｓ以上であるという判断結果に基づき、ステップ４１６を実行する。

ステップ４１５において、△ｄ１に補正調製量を加算するようにし、すなわち、△ｄ１＝△ｄ１＋０．２５ｎｓとし、△ｄ２を０ｎｓとし、フローを終了する。

ステップ４１６において、△ｄ１を調整最大量５０ｎｓとし、△ｄ２を０ｎｓとし、この場合、△ｄ１は既に調整最大量に調整されて再び調整できない。

ステップ４１７において、磁束平衡機能が既に限定に達し、磁束平衡の補正を再び行わず、磁気バイアス機能飽和フラグビットをセットし、フローを終了する。

ステップ４１８において、△ｄ１が０ｎｓよりも大きいか否かを判断し、△ｄ１が０ｎｓよりも大きいという判断結果に基づき、ステップ４１９を実行し、△ｄ１が０ｎｓ以下であるという判断結果に基づき、ステップ４２０を実行する。

ステップ４１９において、△ｄ１から補正調製量を減算するようにし、すなわち、△ｄ１＝△ｄ１−０．２５ｎｓとし、△ｄ２を０ｎｓとする。

ステップ４２０において、△ｄ２が調整最大量よりも５０ｎｓ小さいか否かを判断し、△ｄ２が調整最大量よりも５０ｎｓ小さいという判断結果に基づき、ステップ４２１を実行し、△ｄ２が調整最大量５０ｎｓ以上であるという判断結果に基づき、ステップ４２２を実行する。

ステップ４２１において、△ｄ１を０ｎｓとし、△ｄ２に補正調製量を加算するようにし、すなわち、△ｄ２＝△ｄ２＋０．２５ｎｓとし、フローを終了する。

ステップ４２２において、△ｄ１を０ｎｓとし、△ｄ２を調整最大量５０ｎｓとし、この場合、△ｄ２は既に調整最大量に調整されて再び調整できない。

ステップ４２３において、磁束平衡機能が既に限界に達し、磁束平衡の補正を再び行わず、磁気バイアス機能飽和フラグビットをセットし、フローを終了する。

図９は、図７および図８を用いて磁気バイアス抑制を実現する絶縁ＢＵＣＫ−ＢＯＯＳＴ回路変圧器の励磁電流の模式図であり、図９から分かるように、変圧器の励磁電流は、０時正負振幅値に基づいて対称であり、振幅値が±１Ａであり、図２の本願を採用していない場合に変圧器の励磁電流が１０〜１２Ａの間にあることと比べ、変圧器の励磁電流は効果的に抑制される。

図７において、サンプリングポイントは絶縁ＢＯＯＳＴ回路のフルブリッジバスであり、他の実施例において、他の位置をサンプリングしてもよく、変圧器の正方向励磁時のバス電圧Ｕ１および逆方向励磁時のバス電圧Ｕ２を取得することもできる。

例えば、図１０に示すように、電圧のサンプリングポイントは絶縁ＢＯＯＳＴ回路の一次側フルブリッジアームの中点であり、この場合、２つの中点で１つのフルブリッジスイッチング周期内の変圧器の正逆方向励磁時のバス電圧Ｕ１、Ｕ２をそれぞれサンプリングすることができる。

図１１に示すように、電圧のサンプリングポイントが絶縁ＢＯＯＳＴ回路の二次側フルブリッジアームの中点であり、この場合、２つの中点で１つのフルブリッジスイッチング周期内の変圧器の正逆方向励磁時のバス電圧Ｕ１、Ｕ２をそれぞれサンプリングすることができる。

図１２に示すように、電圧のサンプリングポイントは主変圧器の補助コイルの２つの端点であってもよく、この場合、２つの端点で１つのフルブリッジスイッチング周期内の変圧器の正逆方向励磁時のバス電圧Ｕ１、Ｕ２をそれぞれサンプリングすることができる。

図１の絶縁ＢＵＣＫ−ＢＯＯＳＴ回路における絶縁ＢＯＯＳＴ回路の部分はフルブリッジトポロジーであり、他の実施例において、絶縁ＢＯＯＳＴ回路の部分はプッシュプルトポロジーであってもよく、図１３に示すように、電圧のサンプリングポイントはＬ１の後端にある変圧器の一次側の２つのコイルの中点であり、１つの周期内の変圧器の正逆方向励磁時のバス電圧Ｕ１、Ｕ２をサンプリングすることができる。

また、本願の実施例は、絶縁ＢＵＣＫ−ＢＯＯＳＴ回路に適用できるだけでなく、図１４および図１５に示すように、更に絶縁ＢＯＯＳＴ回路にも適用できる。

ここで、図１４は、本願の適用例の絶縁ＢＯＯＳＴ回路のバス電圧のサンプリングポイントの模式図であり、電圧のサンプリングポイントはＬ１の後端にあり、絶縁昇圧ＢＯＯＳＴ回路のフルブリッジバスをサンプリングし、１つのスイッチング周期内の変圧器の正逆方向励磁時のバス電圧Ｕ１、Ｕ２をサンプリングしてもよい。図１４では、メインパワー回路がＣＵＲＲＥＮＴＦＥＥＤ（電流供給）のフルブリッジ回路である。

図１５は、本願の適用例の絶縁ＢＯＯＳＴ回路のバス電圧のサンプリングポイントの模式図であり、電圧のサンプリングポイントはＬ１の後端にあり、変圧器の一次側の２つのコイルの中点をサンプリングし、１つのスイッチング周期内の変圧器の正逆方向励磁時のバス電圧Ｕ１、Ｕ２をサンプリングしてもよい。図１５では、メインパワー回路がＣＵＲＲＥＮＴＦＥＥＤのプッシュプル回路である。

なお、同一のＤＣ−ＤＣコンバータの場合、サンプリングポイントが異なるか、または回路における部品のパラメータが異なるため、本願の実施例で提出される第１閾値、第２閾値、調整最大量等のパラメータは異なる可能性がある。異なるＤＣ−ＤＣコンバータの場合、回路構造が異なるか、または部品のパラメータが異なるため、本願の実施例で提出される第１閾値、第２閾値、調整最大量等のパラメータは異なる可能性もあり、本願の実施例はこれに対して限定しない。

本実施例において、上記記憶媒体は、ＵＳＢ、読み出し専用メモリ（Ｒｅａｄ−ＯｎｌｙＭｅｍｏｒｙ、ＲＯＭ）、ランダムアクセスメモリ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ、ＲＡＭ）、リムーバブルハードディスク、磁気ディスクまたは光ディスク等の様々なプログラムコードを記憶可能な媒体を含んでもよいが、これらに限定されない。

当業者であれば、上記本願の実施例のモジュールまたはステップは、汎用の計算装置で実現でき、それらが単一の計算装置に集中してもよいし、または複数の計算装置からなるネットワークに分布されてもよいことを理解すべきである。例えば、それらは計算装置が実行可能なプログラムコードで実現できるため、それらを記憶装置に記憶して計算装置により実行することができ、且つ、いくつかの場合、ここでの順序と異なる順序で示されるまたは説明されるステップを実行してもよいし、またはそれらをそれぞれ集積回路モジュールに作製してもよいし、またはそれらのうちの複数のモジュールまたはステップを単一の集積回路モジュールに作製して実現してもよい。このように、本願の実施例は任意の特定のハードウェアとソフトウェアとの組み合わせに限定されない。

Claims

ＤＣ−ＤＣコンバータにおける変圧器の正方向励磁時のバス電圧Ｕ１および逆方向励磁時のバス電圧Ｕ２を取得することと、
前記正方向励磁時のバス電圧Ｕ１および逆方向励磁時のバス電圧Ｕ２に基づき、前記変圧器の正逆方向励磁の電圧差分値△Ｕ１を取得することと、
前記変圧器の正逆方向励磁の電圧差分値△Ｕ１に基づき、補正情報量△Ｕ３を決定することと、
前記補正情報量△Ｕ３に基づき、前記変圧器の正方向励磁時の磁気バイアス補正量△ｄ１および逆方向励磁時の磁気バイアス補正量△ｄ２を決定することと、
前記変圧器の正方向励磁時の磁気バイアス補正量△ｄ１と前記ＤＣ−ＤＣコンバータのループ出力のデューティ比信号量とを重畳して正方向励磁のスイッチングトランジスタに出力し、前記変圧器の逆方向励磁時の磁気バイアス補正量△ｄ２と前記ＤＣ−ＤＣコンバータのループ出力のデューティ比信号量とを重畳して逆方向励磁のスイッチングトランジスタに出力することと、を含み、
前記補正情報量△Ｕ３に基づき、前記変圧器の正方向励磁時の磁気バイアス補正量△ｄ１および逆方向励磁時の磁気バイアス補正量△ｄ２を決定することは、
前記補正情報量△Ｕ３が第１閾値以下であって、かつ、第２閾値よりも大きい値であると決定したことに基づき、前記逆方向励磁時の磁気バイアス補正量△ｄ２を減少させるか、前記正方向励磁時の磁気バイアス補正量△ｄ１を増加させることと、
前記補正情報量△Ｕ３が負の第１閾値以上であって、かつ、負の第２閾値よりも小さい値であると決定したことに基づき、前記正方向励磁時の磁気バイアス補正量△ｄ１を減少させるか、前記逆方向励磁時の磁気バイアス補正量△ｄ２を増加させることと、
前記補正情報量△Ｕ３の絶対値が第２閾値以下であると決定したことに基づき、前記正方向励磁時の磁気バイアス補正量△ｄ１および前記逆方向励磁時の磁気バイアス補正量△ｄ２を変わらないように維持することと、
前記補正情報量△Ｕ３の絶対値が前記第１閾値よりも大きい値であると決定したことに基づき、前記正方向励磁時の磁気バイアス補正量△ｄ１および前記逆方向励磁時の磁気バイアス補正量△ｄ２を指定値とすることと、を含み、
前記第１閾値は前記第２閾値よりも大きい、
磁気バイアス抑制方法。
ＤＣ−ＤＣコンバータにおける絶縁昇圧ＢＯＯＳＴ回路のフルブリッジバスのサンプリングと、
前記ＤＣ−ＤＣコンバータにおける絶縁ＢＯＯＳＴ回路の一次側フルブリッジアームの中点のサンプリングと、
前記ＤＣ−ＤＣコンバータにおける絶縁ＢＯＯＳＴ回路の二次側フルブリッジアームの中点のサンプリングと、
前記ＤＣ−ＤＣコンバータにおける変圧器の補助コイルの２つの端点のサンプリングと、
前記ＤＣ−ＤＣコンバータにおける変圧器の一次側の２つのコイルの中点のサンプリングとのうちのいずれかによって、前記変圧器の正方向励磁時のバス電圧Ｕ１および逆方向励磁時のバス電圧Ｕ２を取得する、
請求項１に記載の方法。
前記変圧器の正逆方向励磁の電圧差分値△Ｕ１に基づき、補正情報量△Ｕ３を決定することは、
前記変圧器の正逆方向励磁の電圧差分値△Ｕ１に対して増幅、フィルタリングおよび振幅制限のうちの少なくとも１種の処理を行い、前記補正情報量△Ｕ３を取得することを含む、
請求項１に記載の方法。
前記補正情報量△Ｕ３の絶対値が前記第１閾値よりも大きい値であると決定したことに基づき、電源異常警告情報を出力することを更に含む、
請求項１に記載の方法。
前記補正情報量△Ｕ３が第１閾値以下であって、かつ、第２閾値よりも大きい値であると決定したことに基づき、前記逆方向励磁時の磁気バイアス補正量△ｄ２を減少させることは、
前記補正情報量△Ｕ３が第１閾値以下であって、かつ、第２閾値よりも大きい値であり、前記逆方向励磁時の磁気バイアス補正量△ｄ２が０ｎｓよりも大きい値であると決定したことに基づき、前記正方向励磁時の磁気バイアス補正量△ｄ１を０ｎｓとし、前記逆方向励磁時の磁気バイアス補正量△ｄ２から補正調製量を減算するようにする、
請求項１に記載の方法。
前記補正情報量△Ｕ３が第１閾値以下であって、かつ、第２閾値よりも大きい値であると決定したことに基づき、前記正方向励磁時の磁気バイアス補正量△ｄ１を増加させることは、
前記補正情報量△Ｕ３が第１閾値以下であって、かつ、第２閾値よりも大きい値であり、前記逆方向励磁時の磁気バイアス補正量△ｄ２が０ｎｓ以下であり、且つ前記正方向励磁時の磁気バイアス補正量△ｄ１が調整最大量よりも小さい値であると決定したことに基づき、前記正方向励磁時の磁気バイアス補正量△ｄ１に補正調製量を加算するようにし、前記△ｄ２を０ｎｓとすることを含む、
請求項１に記載の方法。
前記補正情報量△Ｕ３が負の第１閾値以上であって、かつ、負の第２閾値よりも小さい値であると決定したことに基づき、前記正方向励磁時の磁気バイアス補正量△ｄ１を減少させることは、
前記補正情報量△Ｕ３が負の第１閾値以上であって、かつ、負の第２閾値よりも小さい値であり、前記正方向励磁時の磁気バイアス補正量△ｄ１が０ｎｓよりも大きい値であると決定したことに基づき、前記正方向励磁時の磁気バイアス補正量△ｄ１から補正調製量を減算するようにし、前記逆方向励磁時の磁気バイアス補正量△ｄ２を０ｎｓとすることを含む、
請求項１に記載の方法。
前記補正情報量△Ｕ３が負の第１閾値以上であって、かつ、負の第２閾値よりも小さい値であると決定したことに基づき、前記逆方向励磁時の磁気バイアス補正量△ｄ２を増加させることは、
前記補正情報量△Ｕ３が負の第１閾値以上であって、かつ、負の第２閾値よりも小さい値である場合、前記正方向励磁時の磁気バイアス補正量△ｄ１が０ｎｓ以下であり、且つ前記逆方向励磁時の磁気バイアス補正量△ｄ２が調整最大量よりも小さい値であると決定したことに基づき、前記正方向励磁時の磁気バイアス補正量△ｄ１を０ｎｓとし、前記△ｄ２の逆方向励磁時の磁気バイアス補正量に補正調製量を加算するようにすることを含む、
請求項１に記載の方法。
ＤＣ−ＤＣコンバータにおける変圧器の正方向励磁時のバス電圧Ｕ１および逆方向励磁時のバス電圧Ｕ２を取得するように構成されるバス電圧取得ユニットと、
前記正方向励磁時のバス電圧Ｕ１および逆方向励磁時のバス電圧Ｕ２に基づき、前記変圧器の正逆方向励磁の電圧差分値△Ｕ１を取得し、前記変圧器の正逆方向励磁の電圧差分値△Ｕ１に基づき、補正情報量△Ｕ３を決定し、前記補正情報量△Ｕ３に基づき、前記変圧器の正方向励磁時の磁気バイアス補正量△ｄ１および逆方向励磁時の磁気バイアス補正量△ｄ２を決定するように構成される処理ユニットと、
前記変圧器の正方向励磁時の磁気バイアス補正量△ｄ１と前記ＤＣ−ＤＣコンバータのループ出力のデューティ比信号量とを重畳して正方向励磁のスイッチングトランジスタに出力し、前記変圧器の逆方向励磁時の磁気バイアス補正量△ｄ２と前記ＤＣ−ＤＣコンバータのループ出力のデューティ比信号量とを重畳して逆方向励磁のスイッチングトランジスタに出力するように構成される磁気バイアス抑制ユニットと、を備え、
前記処理ユニットは、
前記補正情報量△Ｕ３が第１閾値以下であって、かつ、第２閾値よりも大きい値であると決定したことに基づき、前記逆方向励磁時の磁気バイアス補正量△ｄ２を減少させるか、前記正方向励磁時の磁気バイアス補正量△ｄ１を増加させ、
前記補正情報量△Ｕ３が負の第１閾値以上であって、かつ、負の第２閾値よりも小さい値であると決定したことに基づき、前記正方向励磁時の磁気バイアス補正量△ｄ１を減少させるか、前記逆方向励磁時の磁気バイアス補正量△ｄ２を増加させ、
前記補正情報量△Ｕ３の絶対値が第２閾値以下であると決定したことに基づき、前記正方向励磁時の磁気バイアス補正量△ｄ１および前記逆方向励磁時の磁気バイアス補正量△ｄ２を変わらないように維持し、
前記補正情報量△Ｕ３の絶対値が前記第１閾値よりも大きい値であると決定したことに基づき、前記正方向励磁時の磁気バイアス補正量△ｄ１および前記逆方向励磁時の磁気バイアス補正量△ｄ２を指定値とするように構成され、
前記第１閾値は前記第２閾値よりも大きい、
磁気バイアス抑制装置。
前記バス電圧取得ユニットは、
ＤＣ−ＤＣコンバータにおける絶縁昇圧ＢＯＯＳＴ回路のフルブリッジバスのサンプリングと、
前記ＤＣ−ＤＣコンバータにおける絶縁ＢＯＯＳＴ回路の一次側フルブリッジアームの中点のサンプリングと、
前記ＤＣ−ＤＣコンバータにおける絶縁ＢＯＯＳＴ回路の二次側フルブリッジアームの中点のサンプリングと、
前記ＤＣ−ＤＣコンバータにおける変圧器の補助コイルの２つの端点のサンプリングと、
前記ＤＣ−ＤＣコンバータにおける変圧器の一次側の２つのコイルの中点のサンプリングとのうちのいずれかによって、前記変圧器の正方向励磁時のバス電圧Ｕ１および逆方向励磁時のバス電圧Ｕ２を取得するように構成される、
請求項９に記載の装置。
前記処理ユニットは、
前記変圧器の正逆方向励磁の電圧差分値△Ｕ１に対して増幅、フィルタリングおよび振幅制限のうちの少なくとも１種の処理を行い、前記補正情報量△Ｕ３を取得するように構成される、
請求項９に記載の装置。
前記処理ユニットが前記補正情報量△Ｕ３の絶対値が前記第１閾値よりも大きい値であると決定したことに基づき、電源異常警告情報を出力するように構成される出力ユニットを更に備える、
請求項９に記載の装置。
プロセッサと、
前記プロセッサが実行可能な命令を記憶するように構成されるメモリと、
前記プロセッサによる制御に基づいてバス電圧のサンプリングを行うように構成されるサンプリングモジュールと、
前記プロセッサによる制御に基づいてスイッチングトランジスタを励磁駆動するように構成される駆動モジュールと、を備える磁気バイアス抑制装置であって、
前記プロセッサは、
ＤＣ−ＤＣコンバータにおける変圧器の正方向励磁時のバス電圧Ｕ１および逆方向励磁時のバス電圧Ｕ２を取得する動作と、
前記正方向励磁時のバス電圧Ｕ１および逆方向励磁時のバス電圧Ｕ２に基づき、前記変圧器の正逆方向励磁の電圧差分値△Ｕ１を取得し、前記変圧器の正逆方向励磁の電圧差分値△Ｕ１に基づき、補正情報量△Ｕ３を決定し、前記補正情報量△Ｕ３に基づき、前記変圧器の正方向励磁時の磁気バイアス補正量△ｄ１および逆方向励磁時の磁気バイアス補正量△ｄ２を決定する動作と、
前記変圧器の正方向励磁時の磁気バイアス補正量△ｄ１と前記ＤＣ−ＤＣコンバータのループ出力のデューティ比信号量とを重畳して正方向励磁のスイッチングトランジスタに出力し、前記変圧器の逆方向励磁時の磁気バイアス補正量△ｄ２と前記ＤＣ−ＤＣコンバータのループ出力のデューティ比信号量とを重畳して逆方向励磁のスイッチングトランジスタに出力する動作と、を実行するように構成され、
前記補正情報量△Ｕ３に基づき、前記変圧器の正方向励磁時の磁気バイアス補正量△ｄ１および逆方向励磁時の磁気バイアス補正量△ｄ２を決定することは、
前記補正情報量△Ｕ３が第１閾値以下であって、かつ、第２閾値よりも大きい値であると決定したことに基づき、前記逆方向励磁時の磁気バイアス補正量△ｄ２を減少させるか、前記正方向励磁時の磁気バイアス補正量△ｄ１を増加させることと、
前記補正情報量△Ｕ３が負の第１閾値以上であって、かつ、負の第２閾値よりも小さい値であると決定したことに基づき、前記正方向励磁時の磁気バイアス補正量△ｄ１を減少させるか、前記逆方向励磁時の磁気バイアス補正量△ｄ２を増加させることと、
前記補正情報量△Ｕ３の絶対値が第２閾値以下であると決定したことに基づき、前記正方向励磁時の磁気バイアス補正量△ｄ１および前記逆方向励磁時の磁気バイアス補正量△ｄ２を変わらないように維持することと、
前記補正情報量△Ｕ３の絶対値が前記第１閾値よりも大きい値であると決定したことに基づき、前記正方向励磁時の磁気バイアス補正量△ｄ１および前記逆方向励磁時の磁気バイアス補正量△ｄ２を指定値とすることと、を含み、
前記第１閾値は前記第２閾値よりも大きい、
磁気バイアス抑制装置。
請求項１〜８のいずれか１項に記載の磁気バイアス抑制方法を実行するためのコンピュータ実行可能命令が記憶された、コンピュータ可読記憶媒体。