JP6923277B2 - 高度なリソグラフィおよび自己組織化デバイス - Google Patents

高度なリソグラフィおよび自己組織化デバイス Download PDF

Info

Publication number
JP6923277B2
JP6923277B2 JP2019527458A JP2019527458A JP6923277B2 JP 6923277 B2 JP6923277 B2 JP 6923277B2 JP 2019527458 A JP2019527458 A JP 2019527458A JP 2019527458 A JP2019527458 A JP 2019527458A JP 6923277 B2 JP6923277 B2 JP 6923277B2
Authority
JP
Japan
Prior art keywords
layer
integrated circuit
line
metal
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019527458A
Other languages
English (en)
Other versions
JP2020515029A (ja
Inventor
イー． シェンカー、リチャード
イー． シェンカー、リチャード
エル． ブリストル、ロバート
エル． ブリストル、ロバート
グストレイン、フローリアン
エル． リン、ケヴィン
エル． リン、ケヴィン
エム． ブラックウェル、ジェームス
エム． ブラックウェル、ジェームス
クライサク、マリー
チャンホック、マニシュ
エー． ニフス、ポール
エー． ニフス、ポール
エイチ． ウォーレス、チャールズ
エイチ． ウォーレス、チャールズ
ダブリュー． ワード、カーティス
ダブリュー． ワード、カーティス
シヴァクマー、スワミナタン
エヌ． タン、エリオット
エヌ． タン、エリオット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2020515029A publication Critical patent/JP2020515029A/ja
Priority to JP2021122723A priority Critical patent/JP7251040B2/ja
Application granted granted Critical
Publication of JP6923277B2 publication Critical patent/JP6923277B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本開示の実施形態は、半導体デバイスおよび処理の分野に関し、特に、サブ１０ｎｍピッチのパターニングおよび自己組織化デバイスに関する。
過去数十年の間、集積回路におけるフィーチャのスケーリングは、成長を続ける半導体産業の原動力となってきた。ますます小さくなるフィーチャにスケーリングすることによって、半導体チップの限られたリアルエステート上における機能ユニットの高密度化が可能になる。例えば、トランジスタサイズを縮小すると、チップ上のメモリまたは論理デバイスの数を増やすことが可能になり、容量の大きい製品を製造するのに役立つ。しかし、ますます大容量化を推進することに問題がないわけではない。各デバイスの性能を最適化する必要性はますます重要になっている。
従来の製造プロセスおよび現在知られている製造プロセスにおけるばらつきは、それらをさらにサブ１０ｎｍの範囲に拡大する可能性を制限することがある。その結果、将来の技術ノードに必要な機能構成要素の製造は、現在の製造プロセスまたは現在の製造プロセスの代わりに新しい方法論の導入または新しい技術の統合を必要とする可能性がある。
層間誘電体（ＩＬＤ）層上に形成されたハードマスク材料層の、堆積後であるがパターニング前の、開始構造の断面図である。
ピッチ半減によるハードマスク層のパターニング後の図１Ａの構造の断面図である。
係数６のピッチ分割を含むスペーサベースの６重パターニング（ＳＢＳＰ）処理方式における断面図である。
係数９のピッチ分割を含むスペーサベースの９重パターニング（ＳＢＮＰ）処理方式における断面図である。
本開示の一実施形態による、非平面半導体デバイスを製造する方法における工程の断面図である。 本開示の一実施形態による、非平面半導体デバイスを製造する方法における工程の断面図である。 本開示の一実施形態による、非平面半導体デバイスを製造する方法における工程の断面図である。 本開示の一実施形態による、非平面半導体デバイスを製造する方法における工程の断面図である。 本開示の一実施形態による、非平面半導体デバイスを製造する方法における工程の断面図である。 本開示の一実施形態による、非平面半導体デバイスを製造する方法における工程の断面図である。 本開示の一実施形態による、非平面半導体デバイスを製造する方法における工程の断面図である。 本開示の一実施形態による、非平面半導体デバイスを製造する方法における工程の断面図である。 本開示の一実施形態による、非平面半導体デバイスを製造する方法における工程の断面図である。 本開示の一実施形態による、非平面半導体デバイスを製造する方法における工程の断面図である。 本開示の一実施形態による、非平面半導体デバイスを製造する方法における工程の断面図である。 本開示の一実施形態による、非平面半導体デバイスを製造する方法における工程の断面図である。 本開示の一実施形態による、非平面半導体デバイスを製造する方法における工程の断面図である。 本開示の一実施形態による、非平面半導体デバイスを製造する方法における工程の断面図である。
本開示の一実施形態による、複数のフィンの上側部分を露出させた後の図４Ｎの構造を示す図である。
本開示の一実施形態による、非平面半導体デバイスの断面図である。
本開示の一実施形態による、図６Ａの半導体デバイスのａ−ａ'軸線に沿った平面図である。
本開示の実施形態による、半導体層のための非常に狭いピッチの最終パターンを可能にするためのターゲット下地構造の断面図である。 本開示の実施形態による、半導体層のための非常に狭いピッチの最終パターンを可能にするためのターゲット下地構造の断面図である。
本開示の実施形態による、半導体層の非常に狭いピッチの最終パターンを可能にするためのターゲット下地構造の製造方法における工程を表す断面図である。 本開示の実施形態による、半導体層の非常に狭いピッチの最終パターンを可能にするためのターゲット下地構造の製造方法における工程を表す断面図である。 本開示の実施形態による、半導体層の非常に狭いピッチの最終パターンを可能にするためのターゲット下地構造の製造方法における工程を表す断面図である。 本開示の実施形態による、半導体層の非常に狭いピッチの最終パターンを可能にするためのターゲット下地構造の製造方法における工程を表す断面図である。 本開示の実施形態による、半導体層の非常に狭いピッチの最終パターンを可能にするためのターゲット下地構造の製造方法における工程を表す断面図である。 本開示の実施形態による、半導体層の非常に狭いピッチの最終パターンを可能にするためのターゲット下地構造の製造方法における工程を表す断面図である。 本開示の実施形態による、半導体層の非常に狭いピッチの最終パターンを可能にするためのターゲット下地構造の製造方法における工程を表す断面図である。 本開示の実施形態による、半導体層の非常に狭いピッチの最終パターンを可能にするためのターゲット下地構造の製造方法における工程を表す断面図である。
本開示の一実施形態による、ビアおよびプラグのパターニング後の例示的な構造の断面図である。 本開示の一実施形態による、ビアおよびプラグのパターニング後の例示的な構造の断面図である。
本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のためのオーバーレイマージンを増大させたピッチ分割パターニングを含む方法における工程を表す集積回路層の一部の斜視断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のためのオーバーレイマージンを増大させたピッチ分割パターニングを含む方法における工程を表す集積回路層の一部の斜視断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のためのオーバーレイマージンを増大させたピッチ分割パターニングを含む方法における工程を表す集積回路層の一部の斜視断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のためのオーバーレイマージンを増大させたピッチ分割パターニングを含む方法における工程を表す集積回路層の一部の斜視断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のためのオーバーレイマージンを増大させたピッチ分割パターニングを含む方法における工程を表す集積回路層の一部の斜視断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のためのオーバーレイマージンを増大させたピッチ分割パターニングを含む方法における工程を表す集積回路層の一部の斜視断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のためのオーバーレイマージンを増大させたピッチ分割パターニングを含む方法における工程を表す集積回路層の一部の斜視断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のためのオーバーレイマージンを増大させたピッチ分割パターニングを含む方法における工程を表す集積回路層の一部の斜視断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のためのオーバーレイマージンを増大させたピッチ分割パターニングを含む方法における工程を表す集積回路層の一部の斜視断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のためのオーバーレイマージンを増大させたピッチ分割パターニングを含む方法における工程を表す集積回路層の一部の斜視断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のためのオーバーレイマージンを増大させたピッチ分割パターニングを含む方法における工程を表す集積回路層の一部の斜視断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のためのオーバーレイマージンを増大させたピッチ分割パターニングを含む方法における工程を表す集積回路層の一部の斜視断面図である。
本開示の一実施形態による、自己整合ビアおよび金属パターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、自己整合ビアおよび金属パターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、自己整合ビアおよび金属パターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、自己整合ビアおよび金属パターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、自己整合ビアおよび金属パターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、自己整合ビアおよび金属パターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、自己整合ビアおよび金属パターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、自己整合ビアおよび金属パターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、自己整合ビアおよび金属パターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、自己整合ビアおよび金属パターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、自己整合ビアおよび金属パターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、自己整合ビアおよび金属パターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、自己整合ビアおよび金属パターニングの方法における工程を表す集積回路層の一部を示す図である。
本開示の一実施形態による、自己整合ビアおよび金属パターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、自己整合ビアおよび金属パターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、自己整合ビアおよび金属パターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、自己整合ビアおよび金属パターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、自己整合ビアおよび金属パターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、自己整合ビアおよび金属パターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、自己整合ビアおよび金属パターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、自己整合ビアおよび金属パターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、自己整合ビアおよび金属パターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、自己整合ビアおよび金属パターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、自己整合ビアおよび金属パターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、自己整合ビアおよび金属パターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、自己整合ビアおよび金属パターニングの方法における工程を表す集積回路層の一部を示す図である。
本開示の一実施形態による、トリブロックコポリマーを使用してバックエンドオブライン（ＢＥＯＬ）相互接続のための自己整合ビアまたはコンタクトを形成する方法における工程を表す斜視断面図である。 本開示の一実施形態による、トリブロックコポリマーを使用してバックエンドオブライン（ＢＥＯＬ）相互接続のための自己整合ビアまたはコンタクトを形成する方法における工程を表す斜視断面図である。 本開示の一実施形態による、トリブロックコポリマーを使用してバックエンドオブライン（ＢＥＯＬ）相互接続のための自己整合ビアまたはコンタクトを形成する方法における工程を表す斜視断面図である。
本開示の一実施形態による、トリブロックコポリマーを使用してバックエンドオブライン（ＢＥＯＬ）相互接続のための自己整合ビアまたはコンタクトを形成する方法における工程を表す斜視断面図である。
本開示の別の実施形態による、トリブロックコポリマーを使用してバックエンドオブライン（ＢＥＯＬ）相互接続のための自己整合ビアまたはコンタクトを形成する別の方法における工程を表す斜視断面図である。
本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための自己整合ビアまたはコンタクトを形成するためのトリブロックコポリマーを示す図である。
本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための自己整合ビアまたはコンタクトを形成するためのトリブロックコポリマーを使用する方法における工程を表す平面図および対応する断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための自己整合ビアまたはコンタクトを形成するためのトリブロックコポリマーを使用する方法における工程を表す平面図および対応する断面図である。
本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための自己整合ビアまたはコンタクトを形成するためのトリブロックコポリマーを使用する方法における工程を表す平面図および対応する断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための自己整合ビアまたはコンタクトを形成するためのトリブロックコポリマーを使用する方法における工程を表す平面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための自己整合ビアまたはコンタクトを形成するためのトリブロックコポリマーを使用する方法における工程を表す平面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための自己整合ビアまたはコンタクトを形成するためのトリブロックコポリマーを使用する方法における工程を表す平面図および対応する断面図である。
本開示の一実施形態による、金属ライン、ビアおよびプラグを形成した後の自己整合ビア構造の平面図および対応する断面図である。
本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。
本開示の別の実施形態による、サブトラクティブ自己整合プラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の別の実施形態による、サブトラクティブ自己整合プラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の別の実施形態による、サブトラクティブ自己整合プラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の別の実施形態による、サブトラクティブ自己整合プラグパターニングの方法における工程を表す集積回路層の一部を示す図である。
本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のための誘電体ヘルメット形成を含む方法における工程を表す集積回路層の一部の断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のための誘電体ヘルメット形成を含む方法における工程を表す集積回路層の一部の断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のための誘電体ヘルメット形成を含む方法における工程を表す集積回路層の一部の断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のための誘電体ヘルメット形成を含む方法における工程を表す集積回路層の一部の断面図である。
本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のための誘電体ヘルメット形成を含む別の方法における工程を表す集積回路層の一部の断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のための誘電体ヘルメット形成を含む別の方法における工程を表す集積回路層の一部の断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のための誘電体ヘルメット形成を含む別の方法における工程を表す集積回路層の一部の断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のための誘電体ヘルメット形成を含む別の方法における工程を表す集積回路層の一部の断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のための誘電体ヘルメット形成を含む別の方法における工程を表す集積回路層の一部の断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のための誘電体ヘルメット形成を含む別の方法における工程を表す集積回路層の一部の断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のための誘電体ヘルメット形成を含む別の方法における工程を表す集積回路層の一部の断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のための誘電体ヘルメット形成を含む別の方法における工程を表す集積回路層の一部の断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のための誘電体ヘルメット形成を含む別の方法における工程を表す集積回路層の一部の断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のための誘電体ヘルメット形成を含む別の方法における工程を表す集積回路層の一部の断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のための誘電体ヘルメット形成を含む別の方法における工程を表す集積回路層の一部の断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のための誘電体ヘルメット形成を含む別の方法における工程を表す集積回路層の一部の断面図である。
本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のための誘電体ヘルメット形成を含む別の方法における工程を表す集積回路層の一部の断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のための誘電体ヘルメット形成を含む別の方法における工程を表す集積回路層の一部の断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のための誘電体ヘルメット形成を含む別の方法における工程を表す集積回路層の一部の断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のための誘電体ヘルメット形成を含む別の方法における工程を表す集積回路層の一部の断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のための誘電体ヘルメット形成を含む別の方法における工程を表す集積回路層の一部の断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のための誘電体ヘルメット形成を含む別の方法における工程を表す集積回路層の一部の断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のための誘電体ヘルメット形成を含む別の方法における工程を表す集積回路層の一部の断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のための誘電体ヘルメット形成を含む別の方法における工程を表す集積回路層の一部の断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のための誘電体ヘルメット形成を含む別の方法における工程を表す集積回路層の一部の断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のための誘電体ヘルメット形成を含む別の方法における工程を表す集積回路層の一部の断面図である。
本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための金属ビア処理方式における工程を表す平面図および対応する斜視図と断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための金属ビア処理方式における工程を表す平面図および対応する斜視図と断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための金属ビア処理方式における工程を表す平面図および対応する斜視図と断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための金属ビア処理方式における工程を表す平面図および対応する斜視図と断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための金属ビア処理方式における工程を表す平面図および対応する斜視図と断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための金属ビア処理方式における工程を表す平面図および対応する斜視図と断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための金属ビア処理方式における工程を表す平面図および対応する斜視図と断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための金属ビア処理方式における工程を表す平面図および対応する斜視図と断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための金属ビア処理方式における工程を表す平面図および対応する斜視図と断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための金属ビア処理方式における工程を表す平面図および対応する斜視図と断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための金属ビア処理方式における工程を表す平面図および対応する斜視図と断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための金属ビア処理方式における工程を表す平面図および対応する斜視図と断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための金属ビア処理方式における工程を表す平面図および対応する斜視図と断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための金属ビア処理方式における工程を表す平面図および対応する斜視図と断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための金属ビア処理方式における工程を表す平面図および対応する斜視図と断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための金属ビア処理方式における工程を表す平面図および対応する斜視図と断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための金属ビア処理方式における工程を表す平面図および対応する斜視図と断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための金属ビア処理方式における工程を表す平面図および対応する斜視図と断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための金属ビア処理方式における工程を表す平面図および対応する斜視図と断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための金属ビア処理方式における工程を表す平面図および対応する斜視図と断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための金属ビア処理方式における工程を表す平面図および対応する斜視図と断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための金属ビア処理方式における工程を表す平面図および対応する斜視図と断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための金属ビア処理方式における工程を表す平面図および対応する斜視図と断面図である。
本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のためのグリッド自己整合金属ビア処理方式における工程を表す平面図および対応する斜視断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のためのグリッド自己整合金属ビア処理方式における工程を表す平面図および対応する斜視断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のためのグリッド自己整合金属ビア処理方式における工程を表す平面図および対応する斜視断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のためのグリッド自己整合金属ビア処理方式における工程を表す平面図および対応する斜視断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のためのグリッド自己整合金属ビア処理方式における工程を表す平面図および対応する斜視断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のためのグリッド自己整合金属ビア処理方式における工程を表す平面図および対応する斜視断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のためのグリッド自己整合金属ビア処理方式における工程を表す平面図および対応する斜視断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のためのグリッド自己整合金属ビア処理方式における工程を表す平面図および対応する斜視断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のためのグリッド自己整合金属ビア処理方式における工程を表す平面図および対応する斜視断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のためのグリッド自己整合金属ビア処理方式における工程を表す平面図および対応する斜視断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のためのグリッド自己整合金属ビア処理方式における工程を表す平面図および対応する斜視断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のためのグリッド自己整合金属ビア処理方式における工程を表す平面図および対応する斜視断面図である。
本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のためのフィーチャ端部形成のためのグレーティングベースのプラグおよびカットの製造方法における工程を表す平面図および対応する断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のためのフィーチャ端部形成のためのグレーティングベースのプラグおよびカットの製造方法における工程を表す平面図および対応する断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のためのフィーチャ端部形成のためのグレーティングベースのプラグおよびカットの製造方法における工程を表す平面図および対応する断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のためのフィーチャ端部形成のためのグレーティングベースのプラグおよびカットの製造方法における工程を表す平面図および対応する断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のためのフィーチャ端部形成のためのグレーティングベースのプラグおよびカットの製造方法における工程を表す平面図および対応する断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のためのフィーチャ端部形成のためのグレーティングベースのプラグおよびカットの製造方法における工程を表す平面図および対応する断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のためのフィーチャ端部形成のためのグレーティングベースのプラグおよびカットの製造方法における工程を表す平面図および対応する断面図である。
現在知られている半導体デバイスのメタライゼーション層の平面図のａ−ａ'軸線に沿った平面図および対応する断面図である。
現在知られている処理方式を使用して製造されたライン端部またはプラグの断面図である。
現在知られている処理方式を使用して製造されたライン端部またはプラグの別の断面図である。
本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための金属ライン端部をパターニングするためのプロセスにおける工程を表す断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための金属ライン端部をパターニングするためのプロセスにおける工程を表す断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための金属ライン端部をパターニングするためのプロセスにおける工程を表す断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための金属ライン端部をパターニングするためのプロセスにおける工程を表す断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための金属ライン端部をパターニングするためのプロセスにおける工程を表す断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための金属ライン端部をパターニングするためのプロセスにおける工程を表す断面図である。 本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための金属ライン端部をパターニングするためのプロセスにおける工程を表す断面図である。
本開示の一実施形態による、内部にシームを有する誘電体ライン端部またはプラグを含む半導体ダイのための相互接続構造のメタライゼーション層の断面図である。
本開示の一実施形態による、導電ビアに直接隣接していない誘電体ライン端部またはプラグを含む半導体ダイのための相互接続構造のメタライゼーション層の断面図である。
本開示の一実施形態による、予め形成されたビアまたはプラグ位置の自己整合等方性エッチングを含む方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、予め形成されたビアまたはプラグ位置の自己整合等方性エッチングを含む方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、予め形成されたビアまたはプラグ位置の自己整合等方性エッチングを含む方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、予め形成されたビアまたはプラグ位置の自己整合等方性エッチングを含む方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、予め形成されたビアまたはプラグ位置の自己整合等方性エッチングを含む方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、予め形成されたビアまたはプラグ位置の自己整合等方性エッチングを含む方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、予め形成されたビアまたはプラグ位置の自己整合等方性エッチングを含む方法における工程を表す集積回路層の一部を示す図である。
本開示の一実施形態による、予め形成されたビア位置の自己整合等方性エッチングを含む方法における工程を表す集積回路層の一部を示す斜視断面図である。 本開示の一実施形態による、予め形成されたビア位置の自己整合等方性エッチングを含む方法における工程を表す集積回路層の一部を示す斜視断面図である。 本開示の一実施形態による、予め形成されたビア位置の自己整合等方性エッチングを含む方法における工程を表す集積回路層の一部を示す斜視断面図である。
本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。
本開示の一実施形態による、サブトラクティブ自己整合ビアパターニング方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアパターニング方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアパターニング方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアパターニング方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアパターニング方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアパターニング方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアパターニング方法における工程を表す集積回路層の一部を示す図である。
本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における工程を表す集積回路層の一部を示す図である。
本開示の一実施形態による、多色フォトバケットを使用したサブトラクティブ自己整合ビアパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、多色フォトバケットを使用したサブトラクティブ自己整合ビアパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、多色フォトバケットを使用したサブトラクティブ自己整合ビアパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、多色フォトバケットを使用したサブトラクティブ自己整合ビアパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、多色フォトバケットを使用したサブトラクティブ自己整合ビアパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、多色フォトバケットを使用したサブトラクティブ自己整合ビアパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、多色フォトバケットを使用したサブトラクティブ自己整合ビアパターニングの方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、多色フォトバケットを使用したサブトラクティブ自己整合ビアパターニングの方法における工程を表す集積回路層の一部を示す図である。
本開示の一実施形態による、１つのフォトバケットタイプのための例示的なデュアルトーンレジストおよび別のフォトバケットタイプのための例示的なシングルトーンレジストを示す図である。
従来のバックエンドオブライン（ＢＥＯＬ）メタライゼーション層の平面図である。
本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層の平面図である。
本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における工程を表す斜視断面図である。 本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における工程を表す斜視断面図である。 本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における工程を表す斜視断面図である。 本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における工程を表す斜視断面図である。 本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における工程を表す斜視断面図である。 本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における工程を表す斜視断面図である。 本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における工程を表す斜視断面図である。 本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における工程を表す斜視断面図である。 本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における工程を表す斜視断面図である。 本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における工程を表す斜視断面図である。 本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における工程を表す斜視断面図である。
本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における工程を表す斜視断面図である。 本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における工程を表す斜視断面図である。 本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における工程を表す斜視断面図である。 本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における工程を表す斜視断面図である。 本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における工程を表す斜視断面図である。 本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における工程を表す斜視断面図である。 本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における工程を表す斜視断面図である。 本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における工程を表す斜視断面図である。 本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における工程を表す斜視断面図である。 本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における工程を表す斜視断面図である。 本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における工程を表す斜視断面図である。 本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における工程を表す斜視断面図である。 本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における工程を表す斜視断面図である。 本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における工程を表す斜視断面図である。 本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における工程を表す斜視断面図である。 本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における工程を表す斜視断面図である。 本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における工程を表す斜視断面図である。 本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における工程を表す斜視断面図である。 本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における工程を表す斜視断面図である。 本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における工程を表す斜視断面図である。
本開示の一実施形態による、２段階ベークフォトレジストを含むフォトバケットを使用してパターニングする方法における工程の断面図および対応する平面図である。 本開示の一実施形態による、２段階ベークフォトレジストを含むフォトバケットを使用してパターニングする方法における工程の断面図および対応する平面図である。 本開示の一実施形態による、２段階ベークフォトレジストを含むフォトバケットを使用してパターニングする方法における工程の断面図および対応する平面図である。
不整合露光後のフォトバケット現像後の従来のレジストフォトバケット構造の断面図である。
本開示の一実施形態による、２段階ベークフォトレジストを含むフォトバケットを使用したパターニング方法における工程の概略図である。 本開示の一実施形態による、２段階ベークフォトレジストを含むフォトバケットを使用したパターニング方法における工程の概略図である。 本開示の一実施形態による、２段階ベークフォトレジストを含むフォトバケットを使用したパターニング方法における工程の概略図である。 本開示の一実施形態による、２段階ベークフォトレジストを含むフォトバケットを使用したパターニング方法における工程の概略図である。 本開示の一実施形態による、２段階ベークフォトレジストを含むフォトバケットを使用したパターニング方法における工程の概略図である。
本開示の一実施形態による、フォトバケットを使用したパターニングの別の方法における工程の概略図である。
本開示の一実施形態による、フォトバケットを使用したパターニングの別の方法における工程の概略図である。
本開示の一実施形態による、レジストラインの１つに孔が形成された、層間誘電体（ＩＬＤ）ラインとレジストラインとの交互に配置されたパターンの斜視図である。
本開示の一実施形態による、ボトムアップ架橋を使用した誘電体による画像階調反転を含む製造プロセスにおける断面図である。 本開示の一実施形態による、ボトムアップ架橋を使用した誘電体による画像階調反転を含む製造プロセスにおける断面図である。 本開示の一実施形態による、ボトムアップ架橋を使用した誘電体による画像階調反転を含む製造プロセスにおける断面図である。 本開示の一実施形態による、ボトムアップ架橋を使用した誘電体による画像階調反転を含む製造プロセスにおける断面図である。 本開示の一実施形態による、ボトムアップ架橋を使用した誘電体による画像階調反転を含む製造プロセスにおける断面図である。 本開示の一実施形態による、ボトムアップ架橋を使用した誘電体による画像階調反転を含む製造プロセスにおける断面図である。 本開示の一実施形態による、ボトムアップ架橋を使用した誘電体による画像階調反転を含む製造プロセスにおける断面図である。 本開示の一実施形態による、ボトムアップ架橋を使用した誘電体による画像階調反転を含む製造プロセスにおける断面図である。
本開示の一実施形態による、トリシラシクロヘキサン分子を示す図である。
本開示の一実施形態による、架橋材料を形成するための２つの架橋（ＸＬ）トリシラシクロヘキサン分子を示す図である。
本開示の一実施形態による、連結トリシラシクロヘキサン構造の理想図である。
本開示の一実施形態による、斜めハードマスクを使用して自己整合ビアおよびプラグをパターニングする方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、斜めハードマスクを使用して自己整合ビアおよびプラグをパターニングする方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、斜めハードマスクを使用して自己整合ビアおよびプラグをパターニングする方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、斜めハードマスクを使用して自己整合ビアおよびプラグをパターニングする方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、斜めハードマスクを使用して自己整合ビアおよびプラグをパターニングする方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、斜めハードマスクを使用して自己整合ビアおよびプラグをパターニングする方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、斜めハードマスクを使用して自己整合ビアおよびプラグをパターニングする方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、斜めハードマスクを使用して自己整合ビアおよびプラグをパターニングする方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、斜めハードマスクを使用して自己整合ビアおよびプラグをパターニングする方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、斜めハードマスクを使用して自己整合ビアおよびプラグをパターニングする方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、斜めハードマスクを使用して自己整合ビアおよびプラグをパターニングする方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、斜めハードマスクを使用して自己整合ビアおよびプラグをパターニングする方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、斜めハードマスクを使用して自己整合ビアおよびプラグをパターニングする方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、斜めハードマスクを使用して自己整合ビアおよびプラグをパターニングする方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、斜めハードマスクを使用して自己整合ビアおよびプラグをパターニングする方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、斜めハードマスクを使用して自己整合ビアおよびプラグをパターニングする方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、斜めハードマスクを使用して自己整合ビアおよびプラグをパターニングする方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、斜めハードマスクを使用して自己整合ビアおよびプラグをパターニングする方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、斜めハードマスクを使用して自己整合ビアおよびプラグをパターニングする方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、斜めハードマスクを使用して自己整合ビアおよびプラグをパターニングする方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、斜めハードマスクを使用して自己整合ビアおよびプラグをパターニングする方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、斜めハードマスクを使用して自己整合ビアおよびプラグをパターニングする方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、斜めハードマスクを使用して自己整合ビアおよびプラグをパターニングする方法における工程を表す集積回路層の一部を示す図である。 本開示の一実施形態による、斜めハードマスクを使用して自己整合ビアおよびプラグをパターニングする方法における工程を表す集積回路層の一部を示す図である。
本開示の一実施形態による、予めパターニングされたハードマスクを使用したパターニング処理方式の工程を表す断面図および対応する上面図である。 本開示の一実施形態による、予めパターニングされたハードマスクを使用したパターニング処理方式の工程を表す断面図および対応する上面図である。 本開示の一実施形態による、予めパターニングされたハードマスクを使用したパターニング処理方式の工程を表す断面図および対応する上面図である。 本開示の一実施形態による、予めパターニングされたハードマスクを使用したパターニング処理方式の工程を表す断面図および対応する上面図である。
本開示の一実施形態による、現在の層が下地の予めパターニングされたハードマスクグリッド上にオーバーレイされるオーバーレイシナリオの上面図である。
本開示の一実施形態による、現在の層が下地の予めパターニングされたハードマスクグリッドに対して４分の１ピッチのポジティブオーバーレイを有するオーバーレイシナリオの上面図である。
本開示の一実施形態による、現在の層が下地の予めパターニングされたハードマスクグリッドに対して２分の１ピッチのポジティブオーバーレイを有するオーバーレイシナリオの上面図である。
本開示の一実施形態による、現在の層が下地の予めパターニングされたハードマスクグリッドに対して任意の値Δのポジティブオーバーレイを有するオーバーレイシナリオの上面図である。
本開示の一実施形態による、現在の層が下地の予めパターニングされたハードマスクグリッドに対して任意の値Δのポジティブオーバーレイを有するオーバーレイシナリオの上面図であり、測定可能なΔは、レジスト感度および／または描画フィーチャサイズを変更することによって必要に応じて小さくされる。
本開示の一実施形態による、図３６Ａ〜図３６Ｅに関連して上述した手法に適した例示的な計測構造を示す図である。
本開示の一実施形態による、現在の層が下地の予めパターニングされたハードマスク上にオーバーレイされるオーバーレイシナリオの上面図である。
本開示の一実施形態による、現在の層がＸ方向に下地の予めパターニングされたハードマスクグリッドに対して４分の１ピッチのポジティブオーバーレイを有するオーバーレイシナリオの上面図である。
本開示の一実施形態による、現在の層がＸ方向に下地の予めパターニングされたハードマスクグリッドに対して４分の１ピッチのネガティブオーバーレイを有するオーバーレイシナリオの上面図である。
本開示の一実施形態による、現在の層がＹ方向に下地の予めパターニングされたハードマスクグリッドに対して４分の１ピッチのポジティブオーバーレイを有するオーバーレイシナリオの上面図である。
本開示の一実施形態による、現在の層がＸ方向に下地の予めパターニングされたハードマスクグリッドに対して４分の１ピッチのポジティブオーバーレイを有し、かつＹ方向に下地の予めパターニングされたハードマスクグリッドに対して４分の１ピッチのポジティブオーバーレイを有するオーバーレイシナリオの上面図である。
本開示の一実施形態による、リソグラフィマスク構造の断面図である。
電子ビームリソグラフィ装置の電子ビームカラムの断面概略図である。
ラインがアパーチャの下でスキャンされている間に切断されるかまたはビアがターゲット位置に配置されるライン（右）に対するブランキングアパーチャアレイ（ＢＡＡ）のアパーチャ（左）を示す図である。
ラインがアパーチャの下でスキャンされている間に切断されるかまたはビアがターゲット位置に配置される２つのライン（右）に対するＢＡＡの２つの互い違いでないアパーチャ（左）を示す図である。
本開示の一実施形態による、ラインがアパーチャの下でスキャンされている間に切断されるかまたはビアがターゲット位置に配置される複数のライン（右）に対するＢＡＡの２列の互い違いのアパーチャ（左）を示す図であり、スキャン方向を矢印で示してある。
本開示の一実施形態による、互い違いのＢＡＡを使用してパターニングされたカット（水平ラインの切れ目）またはビア（塗りつぶしたボックス）を有する複数のライン（右）に対するＢＡＡの２列の互い違いのアパーチャ（左）を示す図であり、スキャン方向を矢印で示してある。
本開示の一実施形態による、図２１Ａに示すタイプの金属ラインレイアウトに基づく集積回路内のメタライゼーション層のスタックの断面図である。
本開示の一実施態様によるコンピューティングデバイスを示す図である。
本開示の１つまたは複数の実施形態を含むインターポーザを示す図である。
高度なピッチパターニングおよび自己組織化デバイス、特にサブ１０ナノメートル（ｎｍ）のデバイスおよび構造を生成するための高度なピッチパターニング技術および自己組織化デバイス製造方法が記載されている。以下の説明では、本開示の実施形態の完全な理解を提供するために、特定の集積化および材料レジームなどの多数の特定の詳細が説明される。本開示の実施形態がこれらの具体的な詳細なしで実施できることは当業者には明らかであろう。他の例では、本開示の実施形態を不必要に曖昧にしないために、集積回路設計レイアウトなどの周知のフィーチャについては詳細に説明しない。さらに、図面に示されている様々な実施形態は例示的な表現であり、必ずしも一定の縮尺で描かれているわけではないことを理解されたい。
以下の詳細な説明は、本質的に例示的なものにすぎず、主題の実施形態あるいはそのような実施形態の応用および使用を限定することを意図するものではない。本明細書で使用される場合、「例示的な」という語は、「例、事例、または例示として役立つこと」を意味する。例示として本明細書に記載された任意の実施態様は、他の実施態様よりも好ましいまたは有利であると必ずしも解釈するべきではない。さらに、前述の技術分野、背景技術、簡単な要約、または以下の詳細な説明に提示されているいかなる明示的または黙示的な理論によっても拘束されることを意図するものではない。
本明細書は、「一実施形態」または「実施形態」への言及を含む。「一実施形態では」または「実施形態では」というフレーズの出現は、必ずしも同じ実施形態を指すものではない。特定のフィーチャ、構造、または特性は、本開示と矛盾しない任意の適切な方法で組み合わせることができる。
用語。以下の段落は、（添付の特許請求の範囲を含む）本開示に見られる用語の定義および／または文脈を提供する。
「備える」この用語はオープンエンドである。添付の特許請求の範囲で使用されている場合、この用語は追加の構造またはステップを排除するものではない。
「構成される」様々なユニットまたは構成要素は、１つまたは複数のタスクを「実行するように構成される」と記載または主張することができる。そのような文脈では、「構成される」は、ユニット／構成要素が動作中にそれらの１つまたは複数のタスクを実行する構造を含むことを示すことによって構造を暗示するために使用される。したがって、指定されたユニット／構成要素が現在動作していない（例えば、オン／アクティブではない）場合でも、ユニット／構成要素はタスクを実行するように構成されていると言うことができる。ユニット／回路／構成要素が１つまたは複数のタスクを実行するように「構成されている」ことを暗示することは、そのユニット／構成要素について米国特許法第１１２条第６項を行使しないことを明示的に意図している。
「第１の」、「第２の」など。本明細書で使用される場合、これらの用語は、これらに続く名詞のラベルとして使用されており、いかなるタイプの順序付け（例えば、空間的、時間的、論理的など）も意味していない。例えば、「第１の」太陽電池への言及は、この太陽電池が順番の中で最初の太陽電池であることを必ずしも意味しない。代わりに、「第１」という用語は、この太陽電池を別の太陽電池（例えば、「第２」の太陽電池）と区別するために使用される。
「結合される」−以下の記述は、互いに「結合」している要素またはノードまたはフィーチャを指す。本明細書で使用される場合、他に明示的に述べられない限り、「結合される」は、１つの要素／ノード／フィーチャが別の要素／ノード／フィーチャに直接的または間接的に結合され（あるいは直接的または間接的に通信する）、必ずしも機械的に結合されるのではないことを意味する。
さらに、以下の記述では、参照のみを目的として特定の用語を使用することがあり、したがってそれは限定することを意図するものではない。例えば、「上側」、「下側」、「上方」、「下方」などの用語は、参照される図面中の方向を指す。「前方」、「後方」、「後部」、「側部」、「外側」、および「内側」などの用語は、一貫しているが任意の基準系内の構成要素の一部の向きおよび／または位置を表しており、これは、説明している構成要素を記述する本文および関連する図面を参照することによって明らかになる。そのような用語は、上で具体的に言及された単語、それらの派生語、および類似の意味の単語を含むことができる。
「阻害する」−本明細書で使用される場合、阻害は、低減する効果または最小にする効果を記述するために使用される。構成要素またはフィーチャが、動作、動き、または状態を抑制するものとして説明される場合、それは結果または成果または将来の状態を完全に妨げることができる。さらに、「阻害する」はまた、結果、性能、および／またはそうでなければ生じたであろう効果の低減または軽減を指すことができる。したがって、構成要素、要素、またはフィーチャが結果または状態を阻害するように言及される場合、それは結果または状態を完全に防止または排除する必要はない。
本明細書に記載の実施形態は、フロントエンドオブライン（ＦＥＯＬ）半導体処理および構造を対象とすることができる。ＦＥＯＬは、集積回路（ＩＣ）製造の第１の部分であり、そこでは、個々のデバイス（例えば、トランジスタ、キャパシタ、抵抗器など）が半導体基板または層内にパターニングされる。ＦＥＯＬは一般的に金属相互接続層の堆積までの（しかしそれは含まない）すべてをカバーする。最後のＦＥＯＬ工程の後、結果として、通常、絶縁されたトランジスタを有する（例えば、いかなる配線もない）ウェハが得られる。
本明細書に記載の実施形態は、バックエンドオブライン（ＢＥＯＬ）半導体処理および構造を対象とすることができる。ＢＥＯＬは、ＩＣ製造の第２の部分であって、そこでは、個々のデバイス（例えば、トランジスタ、キャパシタ、抵抗器など）がウェハ上の配線、例えば１つまたは複数のメタライゼーション層と相互接続される。ＢＥＯＬには、コンタクト、絶縁層（誘電体）、金属レベル、およびチップとパッケージとの間の接続用のボンディングサイトが含まれる。製造段階のＢＥＯＬ部分には、コンタクト（パッド）、相互接続配線、ビアおよび誘電体構造が形成される。最近のＩＣプロセスでは、ＢＥＯＬに１０層を超える金属層を追加することができる。以下に説明する実施形態は、ＦＥＯＬ処理および構造、ＢＥＯＬ処理および構造、あるいはＦＥＯＬとＢＥＯＬの処理および構造の両方に適用可能であり得る。特に、例示的な処理方式は、ＦＥＯＬ処理シナリオを用いて説明することができるが、そのような手法はまた、ＢＥＯＬ処理にも適用可能であり得る。同様に、例示的な処理方式はＢＥＯＬ処理シナリオを用いて説明することができるが、そのような手法はＦＥＯＬ処理にも適用可能であり得る。
ピッチ分割処理およびパターニング方式は、本明細書に記載の実施形態を可能にするように実施することができ、または本明細書に記載の実施形態の一部として含めることができる。ピッチ分割パターニングは、通常、ピッチを半分にすること、ピッチを４分の１にすることなどを指す。ピッチ分割方式は、ＦＥＯＬ処理、ＢＥＯＬ処理、またはＦＥＯＬ（デバイス）とＢＥＯＬ（メタライゼーション）処理の両方に適用可能であり得る。本明細書に記載の１つまたは複数の実施形態によれば、光学リソグラフィが最初に実施されて、一方向ライン（例えば、厳密に一方向または主に一方向のいずれか）が所定のピッチで印刷される。次に、ライン密度を上げるための技術としてピッチ分割処理が実施される。
一実施形態では、金属ライン、ＩＬＤラインまたはハードマスクラインに対する「グレーティング構造」という用語は、本明細書では、狭ピッチグレーティング構造を指すために使用される。そのような一実施形態では、狭いピッチは従来のリソグラフィによって直接達成することはできない。例えば、従来のリソグラフィに基づくパターンを最初に形成することができるが、当技術分野で知られているように、スペーサマスクパターニングの使用によってピッチを半分にすることができる。さらに、元のピッチは、２回目のスペーサマスクパターニングによって４分の１にすることができる。したがって、本明細書に記載のグレーティング状パターンは、実質的に一貫したピッチで離間し、実質的に一貫した幅を有する金属ライン、ＩＬＤラインまたはハードマスクラインを有することができる。例えば、いくつかの実施形態では、ピッチ変動は１０パーセント以内であり、幅変動は１０パーセント以内であり、いくつかの実施形態では、ピッチ変動は５パーセント以内であり、幅変動は５パーセント以内である。パターンは、ピッチを半分にする手法、またはピッチを４分の１にする手法、または他のピッチ分割の手法によって作製することができる。一実施形態では、グレーティングは必ずしも単一ピッチでなくてもよい。
第１の例では、ピッチを半分にすることにより、製造されたグレーティング構造のライン密度を２倍にすることができる。図１Ａは、層間誘電体（ＩＬＤ）層上に形成されたハードマスク材料層の、堆積後であるがパターニング前の、開始構造の断面図である。図１Ｂは、ピッチを半分にすることによるハードマスク層のパターニング後の図１Ａの構造の断面図である。
図１Ａを参照すると、開始構造１００は、層間誘電体（ＩＬＤ）層１０２上に形成されたハードマスク材料層１０４を有する。ハードマスク材料層１０４の上にパターニングされたマスク１０６が配置される。パターニングされたマスク１０６は、ハードマスク材料層１０４上に、そのフィーチャ（ライン）の側壁に沿って形成されたスペーサ１０８を有する。
図１Ｂを参照すると、ハードマスク材料層１０４はピッチを半分にする手法でパターニングされている。具体的には、パターニングされたマスク１０６を最初に除去する。結果として得られるスペーサ１０８のパターンは、マスク１０６の２倍の密度、すなわち半分のピッチまたはフィーチャを有する。図１Ｂに示すように、スペーサ１０８のパターンは、例えばエッチングプロセスによってハードマスク材料層１０４に転写され、パターニングされたハードマスク１１０を形成する。そのような一実施形態では、パターニングされたハードマスク１１０は、一方向ラインを有するグレーティングパターンで形成される。パターニングされたハードマスク１１０のグレーティングパターンは、狭ピッチグレーティング構造であり得る。例えば、狭いピッチは、従来のリソグラフィ技術により直接達成することができない場合がある。さらに、図示していないが、２回目のスペーサマスクパターニングによって元のピッチを４分の１にすることができる。したがって、図１Ｂのパターニングされたハードマスク１１０のグレーティング状パターンは、一定のピッチで離間し、互いに対して一定の幅を有するハードマスクラインを有することができる。達成される寸法は、使用されるリソグラフィ技術の限界寸法よりはるかに小さくなり得る。
したがって、フロントエンドオブライン（ＦＥＯＬ）またはバックエンドオブライン（ＢＥＯＬ）のいずれか、あるいはその両方の集積化方式では、ブランケット薄膜をリソグラフィおよびエッチング処理を使用してパターニングすることができ、これは、例えば、スペーサベースの二重パターニング（ＳＢＤＰ）もしくはピッチ半減、またはスペーサベースの四重パターニング（ＳＢＱＰ）もしくはピッチ四分割を含むことができる。他のピッチ分割手法も実施可能であることを理解されたい。
例えば、図２は、係数６のピッチ分割を含むスペーサベースの６重パターニング（ＳＢＳＰ）処理方式における断面図である。図２を参照すると、工程（ａ）では、リソグラフィ、スリムおよびエッチング処理後の犠牲パターンＸが示されている。工程（ｂ）では、堆積およびエッチングの後のスペーサＡおよびＢが示されている。工程（ｃ）では、スペーサＡの除去後の工程（ｂ）のパターンが示されている。工程（ｄ）では、スペーサＣの堆積後の工程（ｃ）のパターンが示されている。工程（ｅ）では、スペーサＣのエッチング後の工程（ｄ）のパターンが示されている。工程（ｆ）では、犠牲パターンＸの除去およびスペーサＢの除去の後のピッチ１／６のパターンが達成される。
別の例では、図３は、係数９のピッチ分割を含むスペーサベースの９重パターニング（ＳＢＮＰ）処理方式における断面図である。図３を参照すると、工程（ａ）では、リソグラフィ、スリムおよびエッチング処理後の犠牲パターンＸが示されている。工程（ｂ）では、堆積およびエッチングの後のスペーサＡおよびＢが示されている。工程（ｃ）では、スペーサＡの除去後の工程（ｂ）のパターンが示されている。工程（ｄ）では、スペーサＣおよびＤの堆積およびエッチング後の工程（ｃ）のパターンが示されている。工程（ｅ）では、スペーサＣを除去した後にピッチ／９のパターンが達成される。
いずれにせよ、一実施形態では、グリッド状レイアウトは、１９３ｎｍ液浸リソグラフィ（１９３ｉ）などの従来のリソグラフィまたは最先端のリソグラフィによって製造することができる。ピッチ分割を実施して、グリッド状レイアウト内のラインの密度をｎ倍に増加させることができる。１９３ｉリソグラフィとｎ倍のピッチ分割によるグリッド状レイアウト形成は、１９３ｉ＋Ｐ／ｎピッチ分割と呼ぶことができる。そのような一実施形態では、１９３ｎｍ液浸スケーリングは、費用効果の高いピッチ分割を用いて多くの世代に拡張することができる。
集積回路デバイスの製造において、デバイスの寸法が縮小し続けるにつれて、トライゲートトランジスタなどのマルチゲートトランジスタがより一般的になってきた。従来のプロセスでは、トライゲートトランジスタは一般に、バルクシリコン基板またはシリコンオンインシュレータ基板のいずれかに製造されている。場合によっては、バルクシリコン基板が、それらのより低いコストおよび既存の高歩留まりバルクシリコン基板インフラストラクチャとの適合性のために好ましい。
しかしながら、マルチゲートトランジスタをスケーリングしても影響がないわけではない。超小型電子回路のこれらの基本構成要素の寸法が縮小され、所与の領域に製造される基本構成要素の数が増加するにつれて、これらの構成要素を製作するために使用される半導体プロセスに対する制約は圧倒的なものになる。
一実施形態では、ハードマスクの差別化（例えば、異なるエッチング特性を有するハードマスクの形成）のために指向性自己組織化（ＤＳＡ）が実施される。いくつかの実施形態では、差別化されたハードマスクは「着色」ハードマスクとも呼ばれ、同じ色を有するハードマスクは同じまたは類似のエッチング選択性を有し、異なる色を有するハードマスクは異なるエッチング選択性を有する。実際には、「色」という用語はハードマスク材料の実際の色を指すものではないことに留意されたい。ハードマスク差別化（または着色）は、複数のグリッド状半導体フィンの中から半導体フィンをパターニングまたは選択的に除去するために使用することができる。本明細書に記載の１つまたは複数の実施形態は、エッジ配置誤差（ＥＰＥ）修正のための整合ピッチ４分の１（または他の）パターニング手法に基づくおよびそれから生じるプロセスおよび構造に関する。１つまたは複数の実施形態は、半導体フィンパターニングのための差別化または「着色」交互ハードマスク手法として説明することができる。実施形態は、ＤＳＡ、半導体材料のパターニング、ピッチ４分の１分割などのピッチ分割、差別化されたハードマスク選択性、フィンパターニングのための自己整合のうちの１つまたは複数を含むことができる。１つまたは複数の実施形態は、非平面半導体デバイスの製造に特に適している。
本開示の一実施形態によれば、狭いピッチで狭いフィーチャを切断するために許容されるエッジ配置誤差を２倍にし、切断サイズを２倍にすることが、非常に微細なフィンパターニングのために実施される。一実施形態では、すべてのフィーチャ（例えば、フィンライン）が、単一集団の限界寸法（ＣＤ）ばらつきを有する半導体基板に転写される。この手法は、典型的にはライン幅の３つの個別の集団（例えば、バックボーンまたはマンドレル、相補体およびスペーサの寸法）を有するスペーサベースのピッチ４分割に依存する最新技術の手法とは対照的である。
背景を説明するために、フィンまたはトライゲートベースの半導体デバイスにバルクシリコンを使用することが望ましいかもしれない。一実施形態では、指向性自己組織化（ＤＳＡ）を実施して、ピッチ分割および他のすべてのフィーチャの「着色」を所望のパターンで達成する。そのような一実施形態では、パターニング手法は、トライゲート遷移パターニングフローにおけるシリコンフィンのパターニングに特に適用可能である。一実施形態では、本明細書で説明される手法を実施することの利点は、（１）フィーチャ幅の単一集団を可能にすること、（２）フィーチャ切断のためのエッジ配置誤差要件を２倍にすること、（３）単一のフィーチャを切断するために必要とされる孔または開口部の寸法を２倍にする（例えば、開口部のサイズに対する制限を緩和する）こと、または（４）パターニングプロセスのコストを削減することのうち１つまたは複数を含むことができる。このプロセスから生じる構造上のアーチファクトは、一実施形態では、チップのダイを囲むガードリングにおける、あるピッチから別のピッチへの、および／または１つのグリッドから別のピッチへの遷移における限界寸法の単一集団を含む。実施形態は、エッジ配置誤差要件をスケーリングすることなく狭いピッチのラインの切断を可能にすることができる。
例示的な処理方式では、図４Ａ〜図４Ｎは、本開示の一実施形態による、非平面半導体デバイスを製造する方法における様々な工程の断面図である。
図４Ａは、その上に形成された第１のパターニングされたハードマスク４０４を有するバルク半導体基板４０２を示す。一実施形態では、バルク半導体基板４０２は、フィン４０２がエッチングされたバルク単結晶シリコン基板である。一実施形態では、バルク半導体基板４０２は、この段階でアンドープであるか、または低濃度ドーピングされている。例えば、特定の実施形態では、バルク半導体基板４０２は、約１Ｅ１７原子／ｃｍ３未満のホウ素ドーパント不純物原子の濃度を有する。
一実施形態では、第１のパターニングされたハードマスク４０４は、ピッチ４０６を有するフィーチャを含む。そのような一実施形態では、第１のパターニングされたハードマスク４０４は、基板４０２に最終的に形成される可能な数のフィンの半分を表す。すなわち、ピッチ４０６は効果的に緩和されて、形成されたフィンの最終パターンのピッチを２倍にする。一実施形態では、第１のハードマスク４０４は、リソグラフィプロセスを使用して直接パターニングされる。しかしながら、他の実施形態では、ピッチ分割、例えばピッチ半減が適用され、パターニングされたハードマスク４０４にピッチ４０６を提供するために使用される。一実施形態では、第１のガイドパターンは、従来のパターニング（リソグラフィ／エッチング）、リソグラフィのみ、スペーサベースの二重パターニング、または他のピッチ分割方法を使用して形成することができることを理解されたい。一実施形態では、ガイドパターンは、ＣＤが単一の集団（例えば、１回のエッチング）から形成されるように、２つ以上のハードマスクを使用してＤＳＡパターンから分離される。
図４Ｂは、第１のパターニングされたハードマスク４０４の間に第２のハードマスク層４０８を形成した後の図４Ａの構造を示す。一実施形態では、基板４０２および第１のパターニングされたハードマスク４０４上にブランケットハードマスク層を形成し、次いでブランケットハードマスク層を平坦化して、例えば化学機械平坦化（ＣＭＰ）によって第２のハードマスク層４０８を形成する。別の実施形態では、ＡＬＤまたはＣＶＤ技術がウェハの表面の輪郭に従い、例としてフィンカットが使用されるので、プロセスのこの時点でウェハは実質的に平坦である。
一実施形態では、第２のハードマスク層４０８は、第１のパターニングされたハードマスク４０４のエッチング特性とは異なるエッチング特性を有する。
一実施形態では、第２のハードマスク層４０８または第１のパターニングされたハードマスク４０４の一方または両方は、シリコンの窒化物の層（例えば、窒化シリコン）またはシリコンの酸化物の層、あるいはその両方、あるいはそれらの組み合わせである。他の適切な材料は、炭化シリコンなどの炭素系材料を含むことができる。別の実施形態では、ハードマスク材料は金属種を含む。例えば、ハードマスクまたは他の被覆材料は、チタンの窒化物（例えば、窒化チタン）または他の金属の層を含むことができる。酸素などの潜在的により少ない量の他の材料が、これらの層のうちの１つまたは複数に含まれてもよい。ハードマスク層は、ＣＶＤ、ＰＶＤ、または他の堆積方法によって形成されてもよい。
図４Ｃは、選択的ブラシ材料層４１０の塗布後の図４Ｂの構造を示す。選択的ブラシ材料４１０は、いくつかの実施形態では、ブラシによって塗布することができる選択的材料である。「ブラシ材料」は、ＤＳＡプロセスにおける技術用語としてしばしば使用され、選択材料４１０がブラシとして使用されることを意味しないことに留意されたい。一実施形態では、選択的ブラシ材料層４１０は、図４Ｃに示すように、第１のパターニングされたハードマスク４０４のみに接着する。しかしながら、別の実施形態では、選択的ブラシ材料は代わりに第２のハードマスク層４０８に塗布される。さらに別の実施形態では、選択的ブラシ材料層４１０は第１のパターニングされたハードマスク４０４のみに付着し、第２の異なる選択的ブラシ材料が第２のハードマスク層４０８上に形成される。
一実施形態では、選択的ブラシ材料層４１０は、−ＳＨ、−ＰＯ３Ｈ２、−ＣＯ２Ｈ、−ＮＲＨ、−ＮＲＲ'、および−Ｓｉ（ＯＲ）３からなる群から選択される頭部基を有するポリスチレンを含む分子種を含む。別の実施形態では、選択ブラシ材料層４１０は、−ＳＨ、−ＰＯ３Ｈ２、−ＣＯ２Ｈ、−ＮＲＨ、−ＮＲＲ'、および−Ｓｉ（ＯＲ）３からなる群から選択される頭部基を有するポリメタクリレートを含む分子種を含む。一実施形態では、選択的ブラシ材料層４１０は、ＤＳＡブロックコポリマー（例えば、ポリスチレンまたはポリメチルメタクリレート）の一成分に引き付けられる。選択的材料層４１０は、他の実施形態では他の適切な材料を含んでもよい。
図４Ｄは、直接自己組織化（ＤＳＡ）ブロックコポリマー４１４／４１６（Ａ／Ｂ）の塗布およびポリマー組織化プロセス後の図４Ｃの構造を示す。一実施形態では、ＤＳＡブロックコポリマーを表面にコーティングし、アニールしてポリマーを第１のポリマーブロック４１４と第２のポリマーブロック４１６（図４Ｄでは４１６Ａおよび４１６Ｂとして識別される）に分離する。一実施形態では、ポリマーブロック４１６は、アニールプロセス中に選択的ブラシ材料層４１０に優先的に付着する。ポリマーブロック４１４は第２のハードマスク層４０８に接着する。しかしながら、特定の実施形態では、組織化のピッチは、第１のパターニングされたハードマスク４０４のピッチの半分である。この場合、ポリマーブロック４１６の一部４１６Ａは第１のハードマスク４０４上の選択的ブラシ材料層４１０に付着し、ポリマーブロック４１６の一部４１６Ｂはポリマーブロック４１４の間の第２のハードマスク層４０８上に形成される。
一実施形態では、ブロックコポリマー分子４１４／４１６（Ａ／Ｂ）は、共有結合したモノマーの鎖から形成されたポリマー分子である。ジブロックコポリマーには、２つの異なる種類のモノマーがあり、これらの異なる種類のモノマーは、主に、２つの異なるブロックまたは連続するモノマーの配列内に含まれる。図示するブロックコポリマー分子は、ポリマーのブロック４１４とポリマーのブロック４１６（Ａ／Ｂ）を含む。一実施形態では、ポリマーのブロック４１４は主に共有結合モノマーＡ鎖（例えばＡ−Ａ−Ａ−Ａ−Ａ…）を含み、ポリマーのブロック４１６（Ａ／Ｂ）は主に共有結合モノマーＢ鎖（例えばＢ−Ｂ−Ｂ−Ｂ−Ｂ…）を含む。モノマーＡおよびＢは、当技術分野において公知のブロックコポリマーにおいて使用される種々の種類のモノマーのいずれかを表すことができる。例として、モノマーＡはポリスチレンを形成するためのモノマーを表すことができ、モノマーＢはポリ（メチルメタクリレート）（ＰＭＭＡ）を形成するためのモノマーを表すことができ、またはその逆であるが、本開示の範囲はそのように限定されない。他の実施形態では、３つ以上のブロックがあってもよい。さらに、他の実施形態では、各ブロックは異なる種類のモノマーを含んでもよい（例えば、各ブロックはそれ自体コポリマーであってもよい）。一実施形態では、ポリマーのブロック４１４とポリマーのブロック４１６（Ａ／Ｂ）は互いに共有結合している。ポリマーのブロック４１４およびポリマーのブロック４１６（Ａ／Ｂ）は、ほぼ等しい長さであってもよく、または１つのブロックが他のブロックよりも著しく長いものであってもよい。
典型的には、ブロックコポリマーのブロック（例えばポリマーのブロック４１４およびポリマーのブロック４１６（Ａ／Ｂ））は各々異なる化学的性質を有していてもよい。一例として、ブロックの一方は比較的より疎水性（例えば撥水性）であってもよく、他方は比較的より親水性（吸水性）であってもよい。少なくとも概念的には、ブロックのうちの一方は油に比較的類似していてもよく、他方のブロックは水に比較的類似していてもよい。親水性−疎水性の違いであろうとなかろうと、ポリマーの異なるブロック間の化学的性質のそのような違いは、ブロックコポリマー分子を自己組織化させることがある。例えば、自己組織化はポリマーブロックのミクロ相分離に基づいてもよい。概念的には、これは一般に混和性ではない油と水の相分離に類似してもよい。同様に、ポリマーブロック間の親水性の差（例えば、一方のブロックは比較的疎水性であり、他方のブロックは比較的親水性である）は、他方に対する化学的嫌悪のために異なるポリマーブロックが互いに「分離」しようとするおおよそ類似のミクロ相分離を引き起こすことができる。
しかしながら、一実施形態では、ポリマーブロックは互いに共有結合しているので、それらは巨視的規模で完全に分離することはできない。むしろ、所与の種類のポリマーブロックは、極めて小さい（例えば、ナノサイズの）領域または相において、同じ種類の他の分子のポリマーブロックと分離または集塊する傾向があり得る。領域またはミクロ相の特定のサイズおよび形状は、一般に少なくとも部分的にポリマーブロックの相対長さに依存する。一実施形態では、例として、２つのブロックコポリマーにおいて、ブロックがほぼ同じ長さである場合には、交互に配置されたポリマー４１４ラインとポリマー４１６（Ａ／Ｂ）ラインのグリッド状パターンが生成される。
一実施形態では、ポリマー４１４／ポリマー４１６（Ａ／Ｂ）のグレーティングは、例えば、ブラシまたは他のコーティングプロセスによって塗布されたブロックコポリマー材料を含む未組織化ブロックコポリマー層部分として最初に塗布される。未組織化の態様は、堆積時に、ブロックコポリマーがまだ実質的に相分離および／または自己組織化してナノ構造を形成していないシナリオを指す。この未組織化形態では、ブロックポリマー分子は比較的高度にランダム化されており、異なるポリマーブロックは比較的高度にランダムに配向され配置されている。未組織化ブロックコポリマー層部分は、様々な異なる方法で塗布することができる。一例として、ブロックコポリマーを溶媒に溶解し、次いで表面上にスピンコーティングすることができる。あるいは、未組織化ブロックコポリマーをスプレーコーティング、ディップコーティング、浸漬コーティング、またはその他の方法で表面上にコーティングするか塗布することができる。ブロックコポリマーを塗布する他の方法、ならびに同様の有機コーティングを塗布するための当技術分野において公知の他の方法を潜在的に使用することができる。次いで、未組織化層は、例えば、未組織化ブロックコポリマー層部分のミクロ相分離および／または自己組織化によって、組織化ブロックコポリマー層部分を形成すことができる。ミクロ相分離および／または自己組織化は、ブロックコポリマー分子の再配列および／または再配置を通して、特にブロックコポリマー分子の異なるポリマーブロックの再配列および／または再配置を通して起こる。
そのような一実施形態では、ミクロ相分離および／または自己組織化を開始し、加速し、質を高め、またはその他の方法で促進するために、未組織化ブロックコポリマーにアニーリング処理を施すことができる。いくつかの実施形態では、アニーリング処理は、ブロックコポリマーの温度を上昇させるように操作可能である処理を含むことができる。そのような処理の一例は、層をベーキングすること、オーブン中または熱ランプの下で層を加熱すること、層に赤外線を照射すること、あるいは他の方法で層に熱を加えること、または層の温度を上昇させることである。所望の温度上昇は、ブロックコポリマーまたは集積回路基板の他の任意の重要な材料もしくは構造を損傷することなく、ミクロ相分離および／またはブロックポリマーの自己組織化の速度を著しく加速するのに概ね十分である。一般に、加熱は、約５０℃〜約３００℃、または約７５℃〜約２５０℃の範囲であってもよいが、ブロックコポリマーまたは集積回路基板の熱劣化限界を超えない。加熱またはアニーリングは、ミクロ相分離の速度を増大させるためにおよび／またはミクロ相分離の質を向上させるために、ブロックコポリマー分子にエネルギーを与えてそれらをより移動性／可撓性にするのを助けることができる。そのようなミクロ相分離またはブロックコポリマー分子の再配列／再配置は、自己組織化をもたらして極めて小さい（例えば、ナノスケール）構造を形成すことができる。自己組織化は、表面エネルギー、分子親和性、および他の表面関連力および化学関連力の影響下で起こり得る。
いずれにせよ、いくつかの実施形態では、疎水性−親水性の違いに基づくかそうでないかにかかわらず、ブロックコポリマーの自己組織化を使用して、極めて小さい周期構造（例えば、正確に間隔を置いたナノスケール構造またはライン）を形成することができる。いくつかの実施形態では、それらは、最終的に半導体フィンラインを形成するために使用することができるナノスケールラインまたは他のナノスケール構造を形成するために使用することができる。
図４Ｅは、ジブロックコポリマーのブロックのうちの１つを除去した後の図４Ｄの構造を示す。一実施形態では、ポリマー部分４１４は、部分４１６（Ａ／Ｂ）を残すように湿式または乾式エッチングプロセスを通して選択的に除去される。残りの部分４１６（Ａ／Ｂ）のピッチは、第１のパターニングされたハードマスク４０４のピッチの約半分である。
図４Ｆは、残りのポリマー部分のパターンを下地のバルク結晶半導体基板に転写した後の図４Ｅの構造を示す。一実施形態では、残りのポリマー部分４１６（Ａ／Ｂ）のパターン、すなわちピッチを半分にしたときの第１のパターニングされたハードマスク４０４のパターンが、バルク半導体基板４０２にエッチングされる。パターニングは、第２のハードマスク層４０８をパターニングして、ポリマー部分４１６Ｂに対応する第２のパターニングされたハードマスク層４２４を形成する。第１のパターニングされたハードマスク４０４はポリマー部分４１６Ａに対応する。一実施形態では、複数のフィン４１８がバルク基板４０２内に直接形成され、これがパターニングされた基板４２０となり、したがって、ほぼ平坦な表面４２２でバルク基板４０２／４２０と連続して形成される。
図４Ｇは、残りのポリマー層および任意のブラシ層を除去した後の図４Ｆの構造を示す。一実施形態では、残りのポリマー層４１６（Ａ／Ｂ）およびブラシ層４１０を除去して、その上に「着色された」第１のパターニングされたハードマスク４０４および第２のパターニングされたハードマスク４２４が交互に配置された複数の交互に配置されたフィン４１８を残す。一実施形態では、残りのポリマー層４１６（Ａ／Ｂ）およびブラシ層４１０は、アッシングおよび洗浄プロセスを使用して除去される。結果として得られるフィンのピッチ４２６は、元の第１のパターニングされたハードマスク４０４のピッチ４０６の半分である。
図４Ｈは、複数のフィン４１８の間に層間誘電体（ＩＬＤ）層４２８を形成した後の図４Ｇの構造を示す。一実施形態では、ＩＬＤ層４２８は、浅いトレンチ分離製造プロセスで使用されるような二酸化シリコンからなる。しかしながら、炭化物または窒化物などの他の誘電体が代わりに使用されてもよい。ＩＬＤ層４２８は、化学気相成長（ＣＶＤ）または他の堆積プロセス（例えば、ＡＬＤ、ＰＥＣＶＤ、ＰＶＤ、ＨＤＰアシストＣＶＤ、低温ＣＶＤ）によって堆積させることができ、ハードマスク層４０４、４２８の最上面を露出させるために化学機械研磨（ＣＭＰ）技術によって平坦化することができる。
図４Ｉは、パターニングされたマスク４３０を形成するためにフォトレジスト材料を形成しパターニングした後の図４Ｈの構造を示す。一実施形態では、パターニングされたマスク４３０は、その中に形成された開口部４３２を有する。開口部４３２は、最終的なフィン除去のために、第１のパターニングされたハードマスク４０４を有する複数のフィン４１８のうちのターゲットの１つを露出させる。開口部４３２はカット寸法４３６を有する。一実施形態では、カット寸法４３６に対する制約が緩和され、第２のパターニングされたハードマスク４２４を有する隣接するフィンの一部を露出させることさえあり得る。一実施形態では、パターニング工程は、カットサイズがフィーチャ４１８のピッチ４２６の２倍になるように（すなわち、元のピッチ４０６になるように）「着色」またはハードマスク材料の差別化を用いて不要なフィーチャを切り取る準備をする。一実施形態では、ハードマスク材料は、２つのハードマスク材料間のプラズマまたはウェットエッチング選択性による差別化を可能にする。さらに、エッジ配置誤差（ＥＰＥ）４３４は半分のピッチである。比較すると、標準的なパターニングプロセスでは、着色なしで、カット寸法は１Ｘピッチであり、エッジ配置誤差（ＥＰＥ）は１／４ピッチである。したがって、一実施形態では、本明細書で説明されるプロセスは、エッジ配置誤差許容量を２倍にし、単一のフィーチャを切断するのに必要な孔または開口部のサイズを２倍にする。
一実施形態では、当技術分野で知られているように、パターニングされたマスク４３０はフォトレジスト層からなり、従来のリソグラフィおよび現像プロセスによってパターニングすることができる。特定の実施形態では、光源に露光されたフォトレジスト層の部分は、フォトレジスト層を現像する際に除去される。したがって、パターニングされたフォトレジスト層はポジ型フォトレジスト材料からなる。特定の実施形態では、フォトレジスト層は、例えば、２４８ｎｍレジスト、１９３ｎｍレジスト、１５７ｎｍレジスト、極紫外線（ＥＵＶ）レジスト、電子ビームレジスト、インプリント層、またはジアゾナフトキノン増感剤を含むフェノール樹脂マトリックスなどであるが、これらに限定されない、ポジ型フォトレジスト材料からなる。別の特定の実施形態では、光源に露光されたフォトレジスト層の部分は、フォトレジスト層を現像する際に保持される。したがって、フォトレジスト層はネガ型フォトレジスト材料からなる。特定の実施形態では、フォトレジスト層は、これに限定されないが、ポリ−シス−イソプレンまたはポリ−ビニル−シンナメートなどからなるネガ型フォトレジスト材料からなる。一実施形態では、１９３ｎｍ液浸リソグラフィ（１９３ｉ）、ＥＵＶおよび／または電子ビーム直接描画（ＥＢＤＷ）リソグラフィなどを使用してリソグラフィ工程が行われる。ポジ型レジストまたはネガ型レジストを使用することができる。一実施形態では、パターニングされたマスク４３０は、トポグラフィックマスキング部分、反射防止コーティング（ＡＲＣ）層、およびフォトレジスト層からなる三層マスクである。そのような特定の実施形態では、トポグラフィックマスキング部分は炭素ハードマスク（ＣＨＭ）層であり、反射防止コーティング層はシリコン含有ＡＲＣ層である。そのような一実施形態では、発色団を添加したスピンオンガラス材料を使用して反射率を抑制するのを助ける。化学的にそれらは（シロキサン）シリコン−炭素含有ポリマーである。アニールすると、それらは二酸化シリコンと炭素ポリマーの混合物を形成する。
図４Ｊは、複数のフィン４１８のうちの選択された１つをエッチングし、続いてパターニングされたマスク４３０を除去した後の図４Ｉの構造を示す。一実施形態では、このプロセスは、プロセスの「フィンカット」または「フィーチャ選択」工程と呼ばれる。一実施形態では、複数のフィン４１８のうちの１つが位置４３８で除去されて、第１の遮断パターンを有するパターニングされた複数のフィン４１８'を形成する。そのような一実施形態では、露光された第１のパターニングされたハードマスク４０４は、任意の露光された第２のパターニングされたハードマスク４２４に対して選択的であり、かつＩＬＤ層４２８に対して選択的なエッチングプロセスを用いて最初に除去される。別の実施形態では、「フィンキープ」手法が使用され、ここでフィーチャはフォトレジストの反対色調を使用して選択され、背景または保護されていないフィンが除去されている間のエッチングプロセス中に保護される。それは、リソグラフィプロセスの逆極性（例えば、ネガティブ対ポジティブの色調撮像）である。この工程ではどちらのプロセスも使用できることを理解されたい。次に、露出されたフィンは、位置４３８において、露出された第２のパターニングされたハードマスク４２４に対して選択的であり、かつＩＬＤ層４２８に対して選択的なエッチングプロセスで除去される。第１の実施形態では、フィンが位置４３８でレベル４４０まで除去され、平面４２２の上に突出部分４４６を残す。第２の実施形態では、フィンが、位置４３８で平面４２２とほぼ同一平面上のレベル４４２まで除去される。第３の実施形態では、フィンが位置４３８でレベル４４４まで除去され、平面４２２の下にリセス部４４８を残す。
図４Ｋは、パターニングされたマスク４５０を形成するためにフォトレジスト材料を形成しパターニングした後の図４Ｊの構造を示す。一実施形態では、パターニングされたマスク４５０は、その中に形成された開口部４５２を有する。開口部４５２は、最終的なフィン除去のために、第２のパターニングされたハードマスク４２４を有する複数のフィン４１８'のうちのターゲットの第２のものを露出させる。一実施形態では、パターニング工程は、カットサイズがフィーチャ４１８のピッチ４２６の２倍になるように「着色」またはハードマスク材料の差別化を用いて不要なフィーチャを切り取る準備をする。図４Ｉに関連して説明したように、本明細書で説明されるプロセスは、エッジ配置誤差許容量を２倍にし、単一のフィーチャを切断するのに必要な孔または開口部のサイズを２倍にする。一実施形態では、パターニングされたマスク４５０は、図４Ｉに関連して説明したような材料からなる。
図４Ｌは、複数のフィン４１８'のうちの選択された第２のものをエッチングした後の図４Ｋの構造を示す。一実施形態では、複数のフィン４１８'のうちの第２のものが位置４５４で除去されて、第２の遮断されたパターンを有するパターニングされた複数のフィン４１８''が形成される。そのような一実施形態では、露光された第２のパターニングされたハードマスク４２４は、任意の露光された第１のパターニングされたハードマスク４０４に対して選択的であり、かつＩＬＤ層４２８に対して選択的なエッチングプロセスを用いて最初に除去される。次に、露出されたフィンは、位置４５４において、露出された第１のパターニングされたハードマスク４０４に対して選択的であり、かつＩＬＤ層４２８に対して選択的なエッチングプロセスで除去される。第１の実施形態では、フィンが位置４５４でレベル４５６まで除去され、突出部分４４６の表面４４０より高い高さに平面４２２の上の突出部分を残す。第２の実施形態では、フィンが位置４５４でレベル４５８まで除去され、平面４２２より高く、突出部分４４６の表面４４０とほぼ同じ高さに突出部分４６４を残す。第３の実施形態では、フィンが、位置４５４で平面４２２とほぼ同一平面上のレベル４６０まで除去される。第４の実施形態では、フィンが位置４５４でレベル４６２まで除去され、平面４２２の下にリセス部４６６を残す。
図４Ｍは、パターニングされたマスク４５０を除去し、複数のフィン４１８''の上および除去されたフィンの位置４３８、４５４において層間誘電体（ＩＬＤ）層４６８を形成した後の図４Ｌの構造を示す。一実施形態では、ＩＬＤ層４６８は、浅いトレンチ分離製造プロセスで使用されるような二酸化シリコンからなる。しかしながら、炭化物または窒化物などの他の誘電体が代わりに使用されてもよい。ＩＬＤ層４６８は、化学気相成長（ＣＶＤ）または他の堆積プロセス（例えば、ＡＬＤ、ＰＥＣＶＤ、ＰＶＤ、ＨＤＰアシストＣＶＤ、低温ＣＶＤ）によって堆積させることができる。スピンオン材料は、これらの薄膜の別の一般的な選択肢である。多くの低ｋ誘電体材料をウェハ上にスピン塗布して硬化させることができる。これらは業界で一般的に使用されている。
図４Ｎは、ＩＬＤ層４６８の平坦化、ならびに第１および第２のパターニングされたハードマスク４０４、４２４の除去後の図４Ｍの構造を示す。一実施形態では、化学機械研磨（ＣＭＰ）技術を使用して、第１のパターニングされたハードマスク４０４および第２のハードマスク４２４を除去し、ＩＬＤ層４２８、４６８をリセスして平坦化されたＩＬＤ層４２８'、４６８'をそれぞれ形成し、複数のフィン４１８''の表面を露出させる。一実施形態では、平坦化されたＩＬＤ層４２８'は、平坦化されたＩＬＤ層４６８'と実質的に同じ材料からなる。別の実施形態では、平坦化されたＩＬＤ層４２８'は、平坦化されたＩＬＤ層４６８'とは異なる材料からなる。いずれの場合も、一実施形態では、ＩＬＤ層４６８'とＩＬＤ層４２８'との間に、例えば位置４３８または位置４５４でシームが形成される。一実施形態では、複数のフィン４１８''の露出表面を使用して平面半導体デバイスを形成することができることを理解されたい。
別の実施形態によれば、図５は、複数のフィン４１８''の上側部分を露出させた後の図４Ｎの構造を示す。図５を参照すると、ＩＬＤ層４６８'およびＩＬＤ層４２８'がリセスされて、フィン４１８'の突出部分４７２を露出させ、リセス高さ４７６までのリセスされたＩＬＤ層４６８''およびリセスされたＩＬＤ層４２８''を提供する。リセス高さ４７６は、上側フィン部分４７２と下側フィン部分４７４との間の位置を画定する。ＩＬＤ層４６８'およびＩＬＤ層４２８'のリセス処理は、プラズマ、蒸気または湿式エッチングプロセスによって実行されてもよい。一実施形態では、シリコンフィン４１８''に対して選択的なドライエッチングプロセスが使用され、ドライエッチングプロセスは、通常３０〜１００ｍＴｏｒｒの範囲の圧力および５０〜１０００ワットのプラズマバイアスで、限定はしないが、ＮＦ３、ＣＨＦ３、Ｃ４Ｆ８、ＨＢｒ、およびＯ２などのガスから発生したプラズマに基づく。
例示的な実施形態では、図４Ｊ、図４Ｌおよび図５を再び参照すると、半導体構造は、半導体基板４２０の実質的に平坦な表面４２２から突出する複数の半導体フィン４１８''を含む。複数の半導体フィン４１８''は、第１の高さを有する第１のフィン部分４４６を有する第１の位置４３８によって遮断されたグレーティングパターンを有する。半導体フィンのグレーティングパターンは、第２の高さを有する第２のフィン部分４６４を有する第２の位置４５４によってさらに遮断されている。一実施形態では、第２のフィン部分４５４の第２の高さは、第１のフィン部分４４６の第１の高さとは異なる。別の実施形態では、第２のフィン部分４５４の第２の高さは、第１のフィン部分４４６の第１の高さと同じである。一実施形態では、グレーティングパターンは、遮断なしに見た場合に一定のピッチ１２６を有する。
例示的な実施形態では、図４Ｊ、図４Ｌ、および図５を再び参照すると、半導体構造は、半導体基板４２０の実質的に平坦な表面４２２から突出する複数の半導体フィン４１８''を含む。複数の半導体フィン４１８''は、第１のリセス部を有する第１の位置４３８によって遮断されたグレーティングパターンを有する。一実施形態では、半導体フィンのグレーティングパターンは、第２のリセス部またはフィン部分のうちの１つを有する第２の位置４５４によってさらに遮断される。一実施形態では、グレーティングパターンは、遮断なしに見た場合に一定のピッチ４２６を有する。一実施形態では、トレンチ分離層４６８''がリセス部内およびリセス部の上に配置される。
上記の手法は、半導体フィンを超えて他の半導体形状を製造するために適用できることを理解されたい。例えば、一実施形態では、上記の手法は、半導体ナノワイヤまたは半導体ナノリボンを製造するために実施される。一実施形態では、「半導体本体」または「半導体本体（複数）」という用語は一般に、フィン、ナノワイヤ、およびナノリボンなどの幾何学的形状を指す。
上記の例示的な処理方式から得られる構造、例えば、図４Ｎおよび図５の構造は、ＰＭＯＳおよびＮＭＯＳデバイス製造などのデバイス製造を完了するための後続の処理工程のために同じまたは類似の形態で使用することができることを理解されたい。完成したデバイスの一例として、図６Ａおよび図６Ｂは、本開示の一実施形態による、非平面半導体デバイスの断面図および平面図（断面図のａ−ａ'軸線に沿ったもの）をそれぞれ示す。
図６Ａを参照すると、半導体構造またはデバイス６００は、基板６０２から分離領域６０６内に形成された非平面活性領域（例えば、突出するフィン部分６０４およびサブフィン領域６０５を含むフィン構造）を含む。ゲートライン６０８は、非平面活性領域の突出するフィン部分６０４の上ならびに分離領域６０６の一部の上に配置されている。図示するように、ゲートライン６０８はゲート電極６５０およびゲート誘電体層６５２を含む。一実施形態では、ゲートライン６０８は誘電体キャップ層６５４も含むことができる。この観点からは、ゲートコンタクト６１４、およびその上にあるゲートコンタクトビア６１６も、上にある金属相互接続６６０と共に見られ、そのすべてが層間誘電体スタックまたは層６７０内に配置されている。図６Ａの斜視図からも分かるように、一実施形態では、ゲートコンタクト６１４は、分離領域６０６上に配置されるが、非平面活性領域の上には配置されない。
図６Ａにも示されているように、一実施形態では、フィン選択リセス処理のアーチファクトが最終構造に残る。例えば、図示する実施形態では、残留突出部分６９９が残っている。他の実施形態では、上述のようにリセス部が残っていてもよい。
図６Ａにも示されるように、一実施形態では、突出するフィン部分６０４とサブフィン領域６０５との間に界面６８０が存在する。界面６８０は、ドープされたサブフィン領域６０５と軽くドープされたまたはドープされていない上側フィン部分６０４との間の遷移領域であり得る。そのような一実施形態では、各フィンは約１０ナノメートル以下の幅であり、サブフィンのドーパントは、サブフィン位置で隣接する固体ドーピング層から供給される。そのような特定の実施形態では、各フィンは１０ナノメートル幅未満である。
図６Ｂを参照すると、ゲートライン６０８は、突出したフィン部分６０４の上に配置されているように示されている。突出したフィン部分６０４のソース領域６０４Ａおよびドレイン領域６０４Ｂはこの視点から見ることができる。一実施形態では、ソース領域６０４Ａおよびドレイン領域６０４Ｂは、突出したフィン部分６０４の元の材料のドープされた部分である。別の実施形態では、突出したフィン部分６０４の材料を除去し、例えばエピタキシャル堆積によって別の半導体材料と交換する。いずれの場合も、ソース領域６０４Ａおよびドレイン領域６０４Ｂは、誘電体層６０６の高さより下、すなわちサブフィン領域６０５内へと延びることができる。本開示の一実施形態によれば、より高濃度にドープされたサブフィン領域、すなわち界面６８０の下のフィンのドープされた部分は、バルク半導体フィンのこの部分を通るソースからドレインへのリークを抑制する。
一実施形態では、半導体構造またはデバイス６００は、限定はしないが、フィンＦＥＴまたはトライゲートデバイスなどの非平面デバイスである。そのような実施形態では、対応する半導体チャネル領域は、３次元体で構成されるか、またはその中に形成される。そのような一実施形態では、ゲートライン６０８のゲート電極スタックは、３次元体の少なくとも上部表面と一対の側壁とを囲む。
基板６０２は、製造プロセスに耐えることができ、電荷が移動することができる半導体材料から構成することができる。一実施形態では、基板６０２は、活性領域６０４を形成するために、限定はしないが、リン、ヒ素、ホウ素、またはそれらの組み合わせなどの電荷キャリアをドープした結晶シリコン、シリコン／ゲルマニウム、またはゲルマニウム層からなるバルク基板である。一実施形態では、バルク基板６０２中のシリコン原子の濃度は９７％より高い。別の実施形態では、バルク基板６０２は、別個の結晶基板の上に成長したエピタキシャル層、例えばホウ素をドープしたバルクシリコン単結晶基板上に成長したシリコンエピタキシャル層からなる。バルク基板６０２は、代替として、ＩＩＩ−Ｖ族材料から構成されてもよい。一実施形態では、バルク基板６０２は、限定はしないが、窒化ガリウム、リン化ガリウム、ヒ化ガリウム、リン化インジウム、アンチモン化インジウム、ヒ化インジウムガリウム、ヒ化アルミニウムガリウム、リン化インジウムガリウム、またはそれらの組み合わせなどのＩＩＩ−Ｖ族材料からなる。一実施形態では、バルク基板６０２はＩＩＩ−Ｖ族材料からなり、電荷担体ドーパント不純物原子は、炭素、シリコン、ゲルマニウム、酸素、硫黄、セレンまたはテルルなどであるが、これらに限定されない。
分離領域６０６は、下地のバルク基板から恒久的なゲート構造の一部を最終的に電気的に分離する、または分離に寄与する、あるいは、分離フィン活性領域などの、下地のバルク基板内に形成された活性領域を分離するのに適した材料で構成することができる。例えば、一実施形態では、分離領域６０６は、限定はしないが、二酸化シリコン、酸窒化シリコン、窒化シリコン、または炭素ドープ窒化シリコンなどの誘電体材料からなる。
ゲートライン６０８は、ゲート誘電体層６５２とゲート電極層６５０とを含むゲート電極スタックから構成することができる。一実施形態では、ゲート電極スタックのゲート電極は金属ゲートからなり、ゲート誘電体層は高Ｋ材料からなる。例えば、一実施形態では、ゲート誘電体層は、限定はしないが、酸化ハフニウム、酸窒化ハフニウム、ケイ酸ハフニウム、酸化ランタン、酸化ジルコニウム、ケイ酸ジルコニウム、酸化タンタル、チタン酸バリウムストロンチウム、チタン酸バリウム、チタン酸ストロンチウム、酸化イットリウム、酸化アルミニウム、酸化鉛スカンジウムタンタル、ニオブ酸鉛亜鉛、またはそれらの組み合わせなどの材料からなる。さらに、ゲート誘電体層の一部は、基板６０２の最上部の数層から形成された自然酸化物の層を含むことができる。一実施形態では、ゲート誘電体層は、最上部の高ｋ部分と半導体材料の酸化物からなる下側部分とからなる。一実施形態では、ゲート誘電体層は、酸化ハフニウムの最上部分および二酸化シリコンまたは酸窒化シリコンの底部部分からなる。いくつかの実施態様では、ゲート誘電体の一部は、基板の表面に対して実質的に平行な底部部分と、基板の上部表面に対して実質的に垂直な２つの側壁部分と、を含む「Ｕ」字型構造である。
一実施形態では、ゲート電極は、限定はしないが、金属窒化物、金属炭化物、金属ケイ化物、金属アルミナイド、ハフニウム、ジルコニウム、チタン、タンタル、アルミニウム、ルテニウム、パラジウム、白金、コバルト、ニッケルまたは導電性金属酸化物などの金属層からなる。特定の実施形態では、ゲート電極は、金属の仕事関数設定層の上に形成された非仕事関数設定充填材料からなる。ゲート電極層は、トランジスタがＰＭＯＳトランジスタになるかＮＭＯＳトランジスタになるかに応じて、Ｐ型仕事関数金属またはＮ型仕事関数金属からなることができる。いくつかの実施態様では、ゲート電極層は、１つまたは複数の金属層が仕事関数金属層であり、少なくとも１つの金属層が導電性充填層である、２つ以上の金属層のスタックからなることができる。ＰＭＯＳトランジスタの場合、ゲート電極に使用できる金属には、ルテニウム、パラジウム、白金、コバルト、ニッケル、および導電性金属酸化物、例えば、酸化ルテニウムが含まれるが、これらに限定されるわけではない。Ｐ型金属層は、約４．９ｅＶから約５．２ｅＶの間の仕事関数を有するＰＭＯＳゲート電極の形成を可能にするであろう。ＮＭＯＳトランジスタの場合、ゲート電極に使用できる金属には、ハフニウム、ジルコニウム、チタン、タンタル、アルミニウム、これらの金属の合金、およびこれらの金属の炭化物、例えば、炭化ハフニウムカーバイド、炭化ジルコニウム、炭化チタン、炭化タンタル、および炭化アルミニウムが含まれるが、これらに限定されるわけではない。Ｎ型金属層は、約３．９ｅＶから約４．２ｅＶの間の仕事関数を有するＮＭＯＳゲート電極の形成を可能にするであろう。いくつかの実施態様では、ゲート電極は、基板の表面に実質的に平行な底部部分と、基板の上部表面に実質的に垂直な２つの側壁部と、を含む「Ｕ」字型構造から構成することができる。別の実施態様では、ゲート電極を形成する金属層の少なくとも１つは、単に基板の上部表面に対して実質的に平行で、基板の上部表面に対して実質的に垂直な側壁部分を含まない平面層であってもよい。本開示のさらなる実施態様では、ゲート電極は、Ｕ字型構造と平面の非Ｕ字型構造との組み合わせから構成されてもよい。例えば、ゲート電極は、１つまたは複数の平面のＵ字型ではない層の上に形成された１つまたは複数のＵ字型の金属層から構成されてもよい。
ゲート電極スタックに関連するスペーサは、自己整合コンタクトなどの隣接する導電性コンタクトから恒久的ゲート構造を最終的に電気的に絶縁する、または絶縁に寄与するのに適した材料で構成することができる。例えば、一実施形態では、スペーサは、限定はしないが、二酸化シリコン、酸窒化シリコン、窒化シリコン、または炭素ドープ窒化シリコンなどの誘電体材料からなる。
ゲートコンタクト６１４およびその上にあるゲートコンタクトビア６１６は、導電性材料で構成されてもよい。一実施形態では、コンタクトまたはビアのうち１つまたは複数は金属種からなる。金属種は、タングステン、ニッケル、またはコバルトなどの純金属であってもよく、あるいは金属−金属合金または金属−半導体合金（例えば、シリサイド材料など）などの合金であってもよい。
一実施形態（図示せず）では、構造６００を提供することは、非常に厳しい位置合わせ許容量を伴うリソグラフィ工程の使用を排除しながら、既存のゲートパターンに非常によく整合されたコンタクトパターンの形成を含む。そのような一実施形態では、この手法は、コンタクト開口部を生成するために（例えば、従来のドライエッチングまたはプラズマエッチングに対して）本質的に高度に選択的なウェットエッチングの使用を可能にする。一実施形態では、コンタクトパターンは、コンタクトプラグリソグラフィ工程と組み合わせて既存のゲートパターンを利用することによって形成される。そのような一実施形態では、この手法は、従来の手法で使用されているように、コンタクトパターンを生成するためにその他の場合においてはクリティカルなリソグラフィ工程を必要とすることを排除できる。一実施形態では、トレンチコンタクトグリッドは別々にパターニングされず、むしろポリ（ゲート）ラインの間に形成される。例えば、そのような一実施形態では、トレンチコンタクトグリッドは、ゲートグレーティングパターニングの後であるがゲートグレーティングカットの前に形成される。
さらに、ゲートスタック構造６０８は、置換ゲートプロセスによって製造することができる。そのような方式では、ポリシリコンまたは窒化シリコンピラー材料などのダミーゲート材料を除去し、恒久的ゲート電極材料で置き換えることができる。そのような一実施形態では、以前の処理から持ち越されるのとは対照的に、恒久的ゲート誘電体層もこのプロセスで形成される。一実施形態では、ダミーゲートはドライエッチングまたはウェットエッチングプロセスによって除去される。一実施形態では、ダミーゲートは多結晶シリコンまたはアモルファスシリコンからなり、ＳＦ６の使用を含むドライエッチングプロセスで除去される。別の実施形態では、ダミーゲートは多結晶シリコンまたはアモルファスシリコンからなり、水性ＮＨ４ＯＨまたは水酸化テトラメチルアンモニウムの使用を含むウェットエッチングプロセスで除去される。一実施形態では、ダミーゲートは窒化シリコンからなり、リン酸水溶液を含むウェットエッチングで除去される。
一実施形態では、本明細書で説明される１つまたは複数の手法は、構造６００に到達するために、ダミーおよび置換コンタクトプロセスと組み合わせた、ダミーおよび置換ゲートプロセスを本質的に企図する。そのような一実施形態では、置換ゲートプロセスの後に置換コンタクトプロセスを実行して、恒久的ゲートスタックの少なくとも一部の高温アニールを可能にする。例えば、そのような特定の実施形態では、例えばゲート誘電体層が形成された後に、恒久的ゲート構造の少なくとも一部のアニールが、摂氏約６００度を超える温度で行われる。アニールは恒久的コンタクトの形成前に行われる。
図６Ａを再び参照すると、半導体構造またはデバイス６００の配置は、ゲートコンタクトを分離領域の上に配置する。そのような配置は、レイアウトスペースの非効率的な使用と見なすことができる。しかしながら、別の実施形態では、半導体デバイスは、活性領域の上に形成されたゲート電極の部分と接触するコンタクト構造を有する。一般に、（ビアなどの）ゲートコンタクト構造をゲートの活性部分の上に、かつトレンチコンタクトビアと同じ層に形成する前に（例えば、それに加えて）、本開示の１つまたは複数の実施形態は、最初にゲート整合トレンチコンタクトプロセスを使用することを含む。そのようなプロセスは、半導体構造製造用、例えば集積回路製造用のトレンチコンタクト構造を形成するために実施することができる。一実施形態では、トレンチコンタクトパターンは、既存のゲートパターンと整合するように形成される。対照的に、従来の手法は、通常、選択的コンタクトエッチングと組み合わせて、既存のゲートパターンにリソグラフィコンタクトパターンを厳密に位置合わせする追加のリソグラフィプロセスを含む。例えば、従来のプロセスは、コンタクトフィーチャの別々のパターニングによるポリ（ゲート）グリッドのパターニングを含むことができる。
本開示の実施形態の趣旨および範囲内に入るために、上で説明されたプロセスのすべての態様が実施される必要があるわけではないことを理解されたい。例えば、一実施形態では、ゲートスタックの活性部分の上にゲートコンタクトを製造する前にダミーゲートを形成する必要はない。上述のゲートスタックは、実際には、最初に形成されたときの恒久的なゲートスタックであってもよい。また、本明細書に記載のプロセスは、１つまたは複数の半導体デバイスを製造するために使用することができる。半導体デバイスはトランジスタまたは同様のデバイスであってもよい。例えば、一実施形態では、半導体デバイスは、ロジックまたはメモリ用の金属酸化膜半導体（ＭＯＳ）トランジスタ、またはバイポーラトランジスタである。また、一実施形態では、半導体デバイスは、トライゲートデバイス、独立アクセスダブルゲートデバイス、またはＦＩＮ−ＦＥＴなどの３次元アーキテクチャを有する。１つまたは複数の実施形態は、サブ１０ナノメートル（１０ｎｍ）のテクノロジノードで半導体デバイスを製造するのに特に有用であり得る。
当然のことながら、上記の例示的なＦＥＯＬ実施形態では、一実施形態では、サブ１０ナノメートル処理は、製造方式および結果として得られる構造に直接入るように実施されることを理解されたい。他の実施形態では、ＦＥＯＬの考慮事項は、ＢＥＯＬサブ１０ナノメートルの処理要件によって推進することができる。例えば、ＦＥＯＬ層およびデバイスのための材料選択およびレイアウトは、ＢＥＯＬサブ１０ナノメートル処理に対応する必要があり得る。そのような一実施形態では、例えばＦＥＯＬ層に形成されているがＢＥＯＬ層の高密度メタライゼーションによって互いに結合されているトランジスタ構造のフリンジ容量を低減するために、材料選択およびゲートスタックアーキテクチャがＢＥＯＬ層の高密度メタライゼーションに対応するように選択される。したがって、ＦＥＯＬ構造および処理は、サブ１０ナノメートル処理によって直接影響を受ける可能性があり、またはＢＥＯＬ層のサブ１０ナノメートル処理の結果として間接的に影響を受ける可能性がある。
集積回路のバックエンドオブライン（ＢＥＯＬ）層は、ビアの上の金属ラインまたは他の相互接続をビアの下の金属ラインまたは他の相互接続に電気的に接続するために当技術分野においてビアとして知られている導電性微細電子構造を含む。ビアは通常、リソグラフィプロセスによって形成される。代表的には、フォトレジスト層を誘電体層上にスピンコートし、フォトレジスト層をパターニングされたマスクを通してパターニングされた活性放射線に露光し、次いで露光層を現像してフォトレジスト層に開口部を形成することができる。次に、フォトレジスト層の開口部をエッチングマスクとして使用することによって、ビアのための開口部を誘電体層にエッチングすることができる。この開口部はビア開口部と呼ばれる。最後に、ビア開口部は、ビアを形成するために１つまたは複数の金属もしくは他の導電材料で充填されてもよい。
過去においては、ビアのサイズおよび間隔は漸進的に減少してきており、将来ビアのサイズおよび間隔は、少なくともいくつかのタイプの集積回路（例えば、高度なマイクロプロセッサ、チップセットコンポーネント、グラフィックスチップなど）では漸進的に減少し続けると予想される。このようなリソグラフィプロセスによって、非常に小さいピッチで非常に小さいビアをパターニングする際に、いくつかの課題が生じる。そのような課題の１つは、ビアとその上にある相互接続との間のオーバーレイ、およびビアと下地のランディング相互接続との間のオーバーレイが、一般に、ビアピッチの４分の１程度の高精度に制御される必要があるということである。ビアピッチは時間の経過と共にますます小さくなるので、オーバーレイ公差は、リソグラフィ機器が追いつくことができるよりもさらに速い速度でそれらに合わせてスケーリングする傾向がある。
他のそのような課題は、ビア開口部の限界寸法が一般にリソグラフィスキャナの解像度能力よりも速くスケーリングする傾向があることである。ビア開口部の限界寸法を縮小するためのシュリンク技術が存在する。しかしながら、シュリンク量は、最小ビアピッチ、およびシュリンクプロセスが十分に光学近接効果補正（ＯＰＣ）ニュートラルであり、ライン幅粗さ（ＬＷＲ）および／または限界寸法均一性（ＣＤＵ）を著しく損なわないようにする能力によって制限される傾向がある。さらに別のそのような課題は、フォトレジストのＬＷＲおよび／またはＣＤＵ特性が、限界寸法許容量の同じ全体の割合を維持するために、ビア開口部の限界寸法が減少するにつれて一般に改善する必要があることである。しかしながら、現在、ほとんどのフォトレジストのＬＷＲおよび／またはＣＤＵ特性は、ビア開口部の限界寸法が減少しているほど急速には改善されていない。
さらなるそのような課題は、極端に小さいビアピッチが一般的に極紫外線（ＥＵＶ）リソグラフィスキャナでさえも解像能力を下回る傾向があることである。結果として、一般にいくつかの異なるリソグラフィマスクを使用することができ、それはコストを増大させる傾向がある。ある時点で、ピッチが減少し続けると、複数のマスクを使用しても、ＥＵＶスキャナを使用してこれらの非常に小さいピッチのビア開口部を印刷することができない場合がある。
上記の要因は、金属ライン間の非導電性スペース（バックエンドオブライン（ＢＥＯＬ）金属相互接続構造の金属ラインの間の、「プラグ」、「誘電体プラグ」または「金属ライン端部」と呼ばれる）の配置やスケーリング、あるいは遮断を考慮するためにも重要である。上記の要因は、定義により、２本の平行な導電ライン間などの２本の導電性金属ライン間の導電性リンカーである導電タブにも関連する。タブは通常、金属ラインと同じ層にある。したがって、金属ライン、金属ビア、導電タブ、および誘電体プラグを製造するためのバックエンドメタライゼーション製造技術の分野において改善が必要とされている。
以下に説明するいくつかの実施形態では、ビアフィーチャ（または他のＢＥＯＬフィーチャ）のパターニングおよび整合は、いくつかのレチクルおよび重要なアライメント戦略を使用して達成される。対照的に、他の実施形態では、本明細書に記載の手法は、自己整合プラグおよび／またはビアの製造を可能にする。後者の実施形態では、１つの重要なオーバーレイステップ（Ｍｘ＋１グレーティング）のみが実施される必要があるという場合があり得る。
バックエンドオブライン（ＢＥＯＬ）構造および処理に関連して以下に記載される層および材料は、通常、集積回路の下地のデバイス層などの下地の半導体基板または構造上またはその上に形成されることを理解されたい。一実施形態では、下地の半導体基板は、集積回路を製造するために使用される一般的な加工対象物を表す。半導体基板は、ウェハまたは他のシリコン片または他の半導体材料を含むことが多い。適切な半導体基板としては、単結晶シリコン、多結晶シリコンおよびシリコンオンインシュレータ（ＳＯＩ）、ならびにゲルマニウム、炭素、またはＩＩＩ−Ｖ族材料を含む基板などの他の半導体材料で形成された類似の基板が挙げられるが、これらに限定されない。半導体基板は、製造段階にもよるが、トランジスタ、集積回路などを含むことが多い。基板は、半導体材料、金属、誘電体、ドーパント、および半導体基板に通常見られる他の材料も含むことができる。さらに、図示する構造は、下地のより低いレベルの相互接続層上に製造することができる。
ＢＥＯＬメタライゼーション層のメタライゼーション層またはメタライゼーション層の一部を製造する以下の方法は、選択工程に関して詳細に説明されるが、製造のための追加のまたは中間の工程は、リソグラフィ、エッチング、薄膜堆積、平坦化（化学機械研磨（ＣＭＰ）など）、拡散、計測、犠牲層の使用、エッチング停止層の使用、平坦化停止層の使用、および／または微細電子部品の製造に関連する他の何らかの操作などの、標準的な微細電子製造プロセスを含んでもよいことを理解されたい。また、以下のプロセスフローについて説明されたプロセス工程は代替的順序で実施されてもよく、すべての工程が実行される必要があるわけではなく、および／または追加のプロセス工程が実行されてもよいことを理解されたい。
場合によっては、結果として得られる構造は、下地の金属ラインを直接中心とするビアの製造を可能にする。ビアは、例えば不完全な選択的エッチング処理のために、下地の金属ラインよりも広い、狭い、または同じ厚さであってもよい。それにもかかわらず、一実施形態では、ビアの中心は金属ラインの中心と整合（一致）している。したがって、一実施形態では、そうでなければ許容されなければならない従来のリソグラフィ／デュアルダマシンパターニングによるオフセットは、以下のプロセス方式のうちの１つまたは複数の結果として得られる構造の要因にはならない。
以下に説明される相互接続製造方式のいくつかは、多数のアライメント／露光を節約するために実施することができ、（例えば、ビア抵抗を低減することによって）電気的接触を改善するために実施することができる、あるいは、従来の手法を使用してそのようなフィーチャをパターニングするのにその他の場合においては必要とされる総処理工程および処理時間を減らすために実施することができることを理解されたい。図示したものを超えるその後のまたは追加の製造工程において、場合によっては、誘電体層を金属ラインの層から除去して金属ライン間にエアギャップを設けることができることも理解されたい。
本開示の一実施形態により、バックボーン手法が説明される。バックボーン手法は、多段階の原子層堆積（ＡＬＤ）を含むことができる。一実施形態では、狭ピッチ形成は、例えばＡＬＤ処理を使用した反復スペーサ形成によって達成される。
場面を提供するために、半導体製造のためのフィーチャのリソグラフィパターニングは、それが光学的（例えば１９３ｎｍ）、電子ビームまたはＥＵＶであるかにかかわらず、撮像ツールの解像度に限定される。マルチパスパターニング、パターンシュリンク法、およびスペーサベースのピッチ分割などの処理方法を使用して、解像度を２〜４倍、または場合によっては８倍まで拡張することができる。しかしながら、そのような方法は、元のリソグラフィ工程におけるプロセスばらつきが最終パターンにおいて同様の大きさで残るという点で制限される可能性がある。例えば、リソグラフィ工程は、±３ｎｍのばらつきを有し得る。これをピッチ分割プロセス方法と共に用いて８ｎｍの最終ピッチ（４ｎｍのフィーチャサイズ）を生成する場合、結果として生じる最終パターンは４ｎｍ±３ｎｍだけ変動する。
本明細書に記載されている１つまたは複数の実施形態は、ＢＥＯＬ層などの層のための最終の重要な小さなフィーチャのすべてまたは実質的にすべてを画定するための反復スペーサまたは薄膜堆積の使用を含む。そのようなフィーチャのばらつきは、ＡＬＤ技術と一致している＋／−１ｎｍより良い可能性がある。複数の材料を使用して、パターンの「着色」を可能にして、エッジ配置誤差に対するマージンを拡大して代替的フィーチャ（例えば、ビア、カット、プラグなど）に対処することを可能にすることができる。
図７Ａおよび図７Ｂは、本開示の実施形態による、半導体層のための非常に狭いピッチの最終パターンを可能にするためのターゲット下地構造の断面図である。
図７Ａを参照すると、ターゲット下地層７００は、基板７０８の上の転写層７０６の上のハードマスク層７０４の上にパターニング層７０２を含む。パターニング層７０２はバックボーンフィーチャ７１０を含む。バックボーンフィーチャ７１０は、比較的小さなフィーチャ（例えば、隣接するバックボーンフィーチャ７１０の間の６〜１００個のより小さいフィーチャであり、より小さいフィーチャは例えば幅４〜６ナノメートルである）の介在グループ７１２を有する比較的広いフィーチャ（例えば、６〜１２ナノメートル）である。
一実施形態では、比較的小さいフィーチャの介在グループ７１２の各々は、第１の材料タイプの小さいフィーチャ７１６と、第１の材料タイプとは異なる第２の材料タイプの小さいフィーチャ７１４と、第１の材料タイプおよび第２の材料タイプとは異なる第３の材料タイプの小さいフィーチャ７１８と、を含む。材料タイプの違いは、材料タイプ間で異なるエッチング特性または選択性を提供することができる。一実施形態では、バックボーンフィーチャ７１０の材料は、図７Ａに示すように、小さいフィーチャ７１８の第３の材料タイプの材料と同じである。別の実施形態では、バックボーンフィーチャ７１０の材料は、小さいフィーチャ７１８の第３の材料タイプの材料とは異なるが、小さいフィーチャ７１８の第３の材料タイプと同様のエッチング特性または選択性を有する。
図７Ｂを参照すると、ターゲット下地層７５０は、基板７５８の上の転写層７５６の上のハードマスク層７５４の上にパターニング層７５２を含む。パターニング層７５２はバックボーンフィーチャ７６０を含む。バックボーンフィーチャ７６０は、比較的小さなフィーチャ（例えば、隣接するバックボーンフィーチャ７６０の間の６〜１００個のより小さいフィーチャであり、より小さいフィーチャは例えば幅４〜６ナノメートルである）の介在グループ７６２を有する比較的広いフィーチャ（例えば、６〜１２ナノメートル）である。
一実施形態では、比較的小さいフィーチャの介在グループ７６２の各々は、第１の材料タイプの小さいフィーチャ７６４と、第１の材料タイプとは異なる第２の材料タイプの小さいフィーチャ７６６と、第１の材料タイプおよび第２の材料タイプとは異なる第３の材料タイプの小さいフィーチャ７６８と、を含む。材料タイプの違いは、材料タイプ間で異なるエッチング特性または選択性を提供することができる。一実施形態では、バックボーンフィーチャ７６０の材料は、図７Ｂに示すように、小さいフィーチャ７６６の第２の材料タイプの材料と同じである。別の実施形態では、バックボーンフィーチャ７６０の材料は、小さいフィーチャ７６６の第２の材料タイプの材料とは異なるが、小さいフィーチャ７６６の第３の材料タイプと同様のエッチング特性または選択性を有する。
図７Ａおよび図７Ｂの両方を参照すると、一実施形態では、構造７００または７５０は、半導体パターン（例えば金属、トランジスタなど）内のフィーチャの最終位置を最終的に画定する交互材料のいくつかの反復垂直層を含む。一実施形態では、より大きいサイズばらつきを有するので、リソグラフィで画定されたより大きい（より広い）構造を表すので時折より大きなフィーチャが存在する。一実施形態では、６〜数百の狭いフィーチャが広いフィーチャの間にある。
図８Ａ〜図８Ｈ−２は、本開示の実施形態による、半導体層の非常に狭いピッチの最終パターンを可能にするためのターゲット下地構造の製造方法における様々な工程を表す断面図である。全体として、一実施形態では、反復薄膜生成工程が採用される。例えば、コンフォーマル薄膜堆積とそれに続く異方性エッチング（例えばスペーサ形成）、選択成長、または指向性自己組織化（ＤＳＡ）が行われる。以下に記載されるようなパターニングプロセスは、半導体層のための非常に狭いピッチの最終パターンを生成するのに適したパターニングプロセスを提供するために実施することができる。一実施形態では、そのようなプロセスフローを実施することの利点は、交互に配置されたフィーチャを着色して自己整合ビア、プラグアンドカット形成を可能にする組み込み方法による狭ピッチフィーチャの改善された寸法制御を含む。
図８Ａは背の高いバックボーン形成を含むプロセス工程を示す。基板８０２の上に形成された転写層８０４の上に形成されたハードマスク層８０６の上に複数のバックボーンフィーチャ８０８が形成されている。一実施形態では、複数のバックボーンフィーチャ８０８の形成は、標準的なリソグラフィ工程（例えば、１９３ｎｍまたはＥＵＶ）の使用とそれに続くハードマスク（例えば、ＳｉＮ、ＳｉＯ２、ＳｉＣ）へのエッチング転写を含む。その後、残っているレジストおよび／または反射防止層を（例えば、アッシングまたは湿式洗浄により）除去する。
図８Ｂは、第１のスペーサ（スペーサ１）形成を含むプロセス工程を図示する。第１の材料組成の第１の組の小さいフィーチャ８１０が、複数のバックボーンフィーチャ８０８の各々の側壁に沿って形成されている。一実施形態では、第１の組の小さいフィーチャ８１０は、堆積（例えば、ＡＬＤ）およびエッチング手法を使用して形成される。別の実施形態では、第１の組の小さいフィーチャ８１０は選択成長手法を使用して形成される。
図８Ｃは、第２のスペーサ（スペーサ２）形成、第３のスペーサ（スペーサ３）形成、および第４のスペーサ（スペーサ４）形成を含むプロセス工程を示し、特定の層を１つの可能な例示的な実施形態として示している。第２の材料組成の第２の組の小さいフィーチャ８１２は、第１の組の小さいフィーチャ８１０の各々の露出した側壁に沿って形成される。第３の材料組成の第３の組の小さいフィーチャ８１４は、第２の組の小さいフィーチャ８１２の各々の露出した側壁に沿って形成される。第２の材料組成物の第４の組の小さいフィーチャ８１６は、第３の組の小さいフィーチャ８１４の各々の露出した側壁に沿って形成される。一実施形態では、堆積（例えば、ＡＬＤ）およびエッチング手法あるいは選択成長手法を使用して、第２の組の小さいフィーチャ８１２が最初に形成される。次に、別の堆積（例えば、ＡＬＤ）およびエッチング手法あるいは選択成長手法を使用して、第３の組の小さいフィーチャ８１４を形成する。次に、別の堆積（例えば、ＡＬＤ）およびエッチング方法あるいは選択成長方法を使用して、第４の組の小さいフィーチャ８１６を形成する。
図８Ｄは、継続的な層生成を含む処理工程を示す。追加のスペーサ層８１８が材料タイプの選択された順序で順次形成される。追加のスペーサ層８１８は、堆積およびエッチング手法、選択成長手法、あるいはそれらの組み合わせを使用して製造することができる。図示しているよりも多くの層を追加することができることを理解されたい。例えば、一実施形態では、この段階で追加の２０〜２００組のスペーサが形成される。スペーサの堆積は、隣接する側壁成長の併合の前に完了することができ、例えば、開口部８２０が残ったときにスペーサの形成は停止される。堆積およびエッチング手法あるいは選択成長手法が図８Ａ〜図８Ｄの選択肢として説明されているが、本明細書に記載のスペーサ形成の選択肢の代わりに、または選択肢の１つとして指向性自己組織化（ＤＳＡ）を使用することができることを理解されたい。そのような一例では、トリブロックベースのＤＳＡが使用される。トリブロックベースのＤＳＡの一例は、図１２Ａ〜図１２Ｋに関連して以下に説明される。
一実施形態では、図８Ａ〜図８Ｄをまとめて参照すると、元のリソグラフィで画定されたテンプレートフィーチャの側面上の交互材料の薄層の反復生成が行われる。そのような構造を達成するための１つの可能性のある方法は、薄膜堆積とそれに続く異方性エッチングによるものである。一実施形態では、単一のプロセスツールを使用して堆積とエッチングの両方を実行し、この手法の効率を大幅に向上させる。十分に制御された厚さの薄層を生成する他の方法は選択成長またはＤＳＡを含む。
図８Ｅは、バックボーン除去を含むプロセス工程を示す。バックボーンフィーチャ８０８は開口部８２２を残すために除去される。一実施形態では、開口部８２２は、図８Ｅに示すように、開口部８２０の幅とほぼ同じ幅を有する。一実施形態では、開口部８２０、８２２の各々は、側壁としてのスペーサ８２４、すなわち第１の材料組成のスペーサ８２４を有する。図示するように、スペーサ８２４のいくつかは、以前にラベル付けされたスペーサ８１０から再指定されたものである。一実施形態では、バックボーンフィーチャ８０８は、さらなる小さいフィーチャ生成のためにより多くのスペースを提供するために除去される。
図８Ｆは、継続的な層生成を含む処理工程を示す。開口部８２０、８２２は、継続的なスペーサ形成を用いて最終的に完全に埋められる。例示的な実施形態では、スペーサ８２６はスペーサ８２４の露出した側壁に沿って形成される。そのような一実施形態では、スペーサ８２６は第２の材料組成のものである。一実施形態では、最終的な幅広フィーチャ８２８は、最終的には、さらなるスペーサ形成が望ましくないかまたは達成不可能である段階で、開口部８２０、８２２の各々の中心に形成される。一実施形態では、最終的な幅広フィーチャ８２８の形成は、スペーサ８２６の隣接する側壁に沿って形成された材料成長の併合を含む。そのような一実施形態では、材料成長の併合により、最終的な幅広フィーチャ８２８内のほぼ中心に位置するシームを各々有する最終的な幅広フィーチャ８２８が得られる。一実施形態では、最終的な幅広フィーチャ８２８は第３の材料組成のものである。
図８Ｇは、図８Ｆの構造の平坦化を含むプロセス工程を示す。一実施形態では、平坦化は化学機械研磨（ＣＭＰ）工程を用いて行われる。一実施形態では、平坦化プロセスは、プラグ／カットおよびビアプロセス工程の前に平坦な構造を提供する。元のリソグラフィックフィーチャの下の中心に位置し（これは開口部８２２をもたらした）、それらの間の中間に間隔をあけた（開口部８２０をもたらした）位置８２８は、単一の薄膜（プラスエッチング）工程と比較して、リソグラフィ工程に関連したより大きなサイズのばらつきに対応するために、より大きなサイズを目標とすることができる。一実施形態では、図示するように、図８Ｇの構造は、図７Ａに関連して説明されたものと類似または同じである。
図８Ｈは、第１の材料組成物のすべてのフィーチャ、例えばスペーサ８１０／８２４（図８Ｇに示すように、図７Ａの構造からの第１の材料タイプの小さいフィーチャ７１６に対応する）の選択的除去を含むプロセス工程を示す。一実施形態では、第１の材料タイプの小さいフィーチャ７１６は、残りのスペーサ材料を除去しない、またはわずかに除去するだけの選択的エッチングプロセスを使用して除去される。図８Ｈに示す例示的な実施形態では、第１の材料タイプの小さいフィーチャ７１６を除去した後、第１の材料タイプのすべての小さいフィーチャ７１６を除去したときに形成された開口部に金属ラインパターニングフィーチャ８３０を形成する。いくつかの金属ラインパターニングフィーチャ８３０は、下地のビアパターニングフィーチャ８３２と関連付けられている。図示していないが、プラグパターニングフィーチャを形成するために、第１の材料タイプの小さなフィーチャ７１６のうちの選択されたものを（例えば、第１の材料タイプの小さいフィーチャ７１６のうちの選択されたものを除去しないようにするフォトリソグラフィ遮断プロセスにより）保持することができる。一実施形態では、金属ラインパターニングフィーチャ８３０、ビアパターニングフィーチャ８３２、および任意のプラグパターニングフィーチャは、下地の層の最終的なパターニングのために、ハードマスク層８０６および転写層８０４に最終的にパターニングされる。別の実施形態では、図示するように、金属ラインパターニングフィーチャ８３０、ビアパターニングフィーチャ８３２、および任意のプラグパターニングフィーチャは、実際には、図示するように層８３４内に形成された金属ライン、ビアおよびプラグを表す。図８Ｈに示すように、金属ラインパターニングフィーチャ８３０であろうと実際の金属ラインであろうと、層８３４の後続の処理中にフィーチャを保護するために、各々はその上にハードマスクキャップ層８３６を有する。図８Ｈを再び参照すると、一実施形態では、１つのスペーサタイプのみを除去することによって、プラグ、ビア、および／またはカットのパターニング工程におけるプロセスばらつきに対して追加のマージンが提供される。
図８Ｈ−１および図８Ｈ−２は、本開示の一実施形態による、ビアおよびプラグのパターニング後の例示的な構造の断面図である。
図８Ｈ−１は、図８Ｈの構造からバックボーンフィーチャ７１０のすべての材料および第３の材料タイプのすべての小さなフィーチャ７１８を選択的に除去することを含むプロセス工程を示す。一実施形態では、残りのスペーサ材料または既に交換されたスペーサ材料を除去しないか、またはごくわずかに除去するだけの選択的エッチングプロセスを使用して、第３の材料タイプのバックボーンフィーチャ７１０および小さなフィーチャ７１８を除去する。図８Ｈ−１に示す例示的な実施形態では、バックボーンフィーチャ７１０および第３の材料タイプの小さなフィーチャ７１８を除去した後、第２の金属ラインパターニングフィーチャ８３８が、バックボーンフィーチャ７１０および第３の材料タイプの小さなフィーチャ７１８を除去するときに形成された開口部の大部分または全部に形成される。一実施形態では、バックボーンフィーチャ７１０および第３の材料タイプの小さなフィーチャ７１８を除去したときに形成された残りの開口部は、（例えば、ＳｉＮまたはＳｉＯ２などの非導電性材料からなるライン端部フィーチャを提供するために）プラグ材料８５０で充填される、またはプラグ領域として保存される。第２の金属ラインパターニングフィーチャ８３８のいくつかは、下地の第２のビアパターニングフィーチャ８４０と関連付けられている。一実施形態では、第２の金属ラインパターニングフィーチャ８３８、第２のビアパターニングフィーチャ８４０、および任意のプラグパターニングフィーチャ８５０は、下地の層の最終的なパターニングのためにハードマスク層８０６および転写層８０４に最終的にパターニングされる。別の実施形態では、図示するように、第２の金属ラインパターニングフィーチャ８３８、第２のビアパターニングフィーチャ８４０、および任意のプラグパターニングフィーチャ８５０は、実際にはそれぞれ、金属ライン、ビア、およびプラグを表す。
金属ラインの第２のパターニングフィーチャ８３８か実際の金属ラインか、またはパターニングプラグフィーチャ８５０か実際のプラグフィーチャ８５０かにかかわらず、図８Ｈ−１に示すように、各々は後続の処理工程中にフィーチャを保護するためにその上にあるハードマスクキャップ層８４２を有する。一実施形態では、上にあるハードマスクキャップ層８４２は、上にあるハードマスクキャップ層８３６と比較して組成が異なる。したがって、一実施形態では、交互に配置されたフィーチャは異なるハードマスク材料を有する。このような配置は、ビアを誤った金属フィーチャに接続することを防止するために、後に形成された層からビアを、エッジ配置マージンを増加させてその後に接続することをより容易にする。
金属ライン８３０（またはパターニングフィーチャ）および第２の金属ライン８３８（またはパターニングフィーチャ）は異なる処理工程で形成されるので、金属ライン８３０および第２の金属ライン８３８の組成は異なってもよいことを理解されたい。例示的な実施形態では、図８Ｈ−２は、金属ライン８３０'が金属ライン８３８と組成が異なる例を示す。したがって、交互に配置されたフィーチャは、異なる導電材料から構成することができる。
大量生産においては、いくつかの古い形態のスペーサベースのピッチ分割技術が使用されてもよいことを理解されたい。バックボーン手法を取り巻く上記の実施形態は、スペーサベースのピッチ分割の１回または２回のパスを非常に多数の反復スペーサ形成工程に拡張するように実施することができる。１つまたは複数の実施形態は、高い製造歩留まりで半導体チップ密度をスケーリングするための手法を提供する。１つまたは複数の実施形態は、稠密な相互接続、またはトランジスタ（ＦＥＯＬ処理に適用される場合）さえも、一貫して良好に形成されたフィーチャサイズで製造するための手法を提供する。バックボーン手法を使用して製造された製品のリバースエンジニアリングは、時折広い一次元（１Ｄ）フィーチャを有する主に狭いピッチフィーチャ（例えば、サブ１０ｎｍのピッチフィーチャ）を露出させ得ることを理解されたい。断面走査電子顕微鏡（ＸＳＥＭ）は、交互に配置されたフィーチャ上に「着色された」（例えば、エッチング選択性などの特性に関して互いに異なる）ハードマスクを露出させることができる。
本開示の一実施形態によれば、ピッチ分割を適用して、ＢＥＯＬ製造方式で交互に配置された金属ラインを製造するための手法を提供する。本明細書に記載の１つまたは複数の実施形態は、ビア、カットおよびプラグのオーバーレイマージンを増加させるピッチ分割パターニングプロセスフローに関する。実施形態は、最先端のリソグラフィ装置の解像能力を超えて金属層のピッチの継続的なスケーリングを可能にすることができる。一実施形態では、金属ライン間の間隔は一定であり、ＡＬＤを使用してオングストロームレベルの精度に制御することができる。一実施形態では、プロセスフローは、「交換ＩＬＤ」フローが可能であるように設計されている。すなわち、パターンおよびメタライゼーションが完了した後にＩＬＤを堆積することができる。パターニングフローは、通常、エッチング／洗浄ステップによりＩＬＤを損傷するが、このフローでは、ＩＬＤを最後に堆積させることができ、したがってパターニング中の損傷を回避することができる。
場面を提供するために、フィーチャサイズおよびピッチがスケーリングされる際に、ビア、カットおよびプラグパターニングのエッジ配置誤差が問題となる。このような問題に対処するための最新の解決策は、スキャナのオーバーレイを改善し、限界寸法（ＣＤ）制御を改善することによってエッジ配置誤差を厳しくする試み、または超自己整合集積化手法を使用する試みを含む。対照的に、本明細書に記載の実施形態は、リソグラフィツーリングまたは超自己整合の改善を必要とせずに、エッジ配置誤差マージンの同様の改善を達成することができるプロセスの実施を含む。
本開示の一実施形態によれば、カット／プラグおよびビアパターニングのためのオーバーレイマージンの量を２倍にするために、金属ラインが２つの別々の作業シーケンスで製造される。例示的なプロセスフローの第１の部分では、ピッチ分割方法を使用して、金属ライン、プラグ、次いでビアを層間誘電体材料にパターニングする。例示的なプロセスフローの第２の部分では、トレンチ／ビア開口部が金属で充填され（例えば、デュアルダマシンメタライゼーション）、その後研磨される。次に犠牲ハードマスク層が金属ラインの間で除去される。次に、例えば原子層堆積（ＡＬＤ）を用いて金属ラインを犠牲誘電体材料で被覆する。例示的なプロセスフローの第３の部分では、トレンチの底部を露出させるために等方性スペーサエッチングが行われる。プラグパターニングフローを使用して、誘電体材料が金属ラインの端部が生じるべき位置に追加され、ビアエッチングが相補金属ライン上で完了する。第１の金属ラインからの金属は、これらの位置でのエッチングを防ぐためのエッチストップとして作用する。例示的なプロセスフローの第４の部分では、トレンチが金属で充填され、金属を露出させるために研磨される。研磨後、犠牲ハードマスク材料を除去し、任意選択で誘電体材料と交換し、次いで再度研磨してメタライゼーションプロセスを終了する。誘電体材料の堆積を調整することによって、エアギャップを挿入することもできる。さらに、実施形態は、金属の代わりに犠牲ハードマスク材料の使用を含むことができる。犠牲ハードマスクは、「第２の」メタライゼーション工程で除去して金属と置換することができる。
例示的な処理方式では、図９Ａ〜図９Ｌは、本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のためのオーバーレイマージンを増大させたピッチ分割パターニングを含む方法における様々な工程を表す集積回路層の一部の斜視断面図である。
図９Ａを参照すると、新しいメタライゼーション層を製造するための開始点として開始点構造９００が提供されている。開始点構造９００は、層間誘電体（ＩＬＤ）層９０６上に配置された犠牲層９０４上に配置されたハードマスク層９０２を含む。ＩＬＤ層は、基板の上に配置することができ、一実施形態では、下地のメタライゼーション層の上に配置される。一実施形態では、ハードマスク層９０２は、窒化シリコン（ＳｉＮ）または窒化チタンのハードマスク層である。一実施形態では、犠牲層は、多結晶シリコン層またはアモルファスシリコン層などのシリコン層である。
図９Ｂを参照すると、図９Ｂの構造のハードマスク層９０２および犠牲層９０４がパターニングされている。ハードマスク層９０２および犠牲層９０４がパターニングされて、パターニングされたハードマスク層９０８およびパターニングされた犠牲層９１０をそれぞれ形成する。パターニングされたハードマスク層９０８およびパターニングされた犠牲層９１０は、第１のライン開口部９１２およびライン端部領域９１４のパターンを含む。一実施形態では、シリコン犠牲層は、異方性プラズマエッチングプロセスを使用して微細フィーチャにパターニングするのに適している。一実施形態では、リソグラフィレジストマスク露光およびエッチングプロセスを使用して、パターニングされたハードマスク層９０８およびパターニングされた犠牲層９１０を形成し、その後にレジスト層またはスタックを除去する。一実施形態では、図９Ｂに示すように、第１のライン開口部９１２はグレーティング型パターンを有する。一実施形態では、ピッチ分割パターニング方式を使用して、第１のライン開口部９１２のパターンを形成する。適切なピッチ分割方式の例は、以下でさらに詳細に説明される。その後のライン「カット」またはプラグ保存リソグラフィプロセスを使用してライン端部領域９１４を画定することができる。
図９Ｃは、下地のビア位置パターニング後の図９Ｂの構造を示す。ビア開口部９１６をＩＬＤ層９０６の選択位置に形成して、パターニングされたＩＬＤ層９１８を形成することができる。一実施形態では、ビアは自己整合ビアプロセスを使用してパターニングされる。選択位置は、第１のライン開口部９１２によって露出されたＩＬＤ層９０６の領域内に形成される。一実施形態では、第１のライン開口部９１２を形成するために使用されるリソグラフィパターニングプロセスに続いて、別個のリソグラフィおよびエッチングプロセスが使用されてビア開口部９１６を形成する。
図９Ｄは、第１のメタライゼーションプロセス後の図９Ｃの構造を示す。一実施形態では、ビアと金属ラインが同時に充填されるデュアルダマシンメタライゼーションプロセスが使用される。相互接続ライン９２０および導電ビア９２０は、第１のライン開口部およびビア開口部９１６内に形成される。一実施形態では、相互接続ライン９２０および導電ビア９２０を設けるために金属充填プロセスが実行される。一実施形態では、金属充填プロセスは、金属堆積およびその後の化学機械平坦化（ＣＭＰ）プロセスなどの平坦化処理方式を使用して実行される。パターニングされた犠牲ハードマスク層９１０が実質的にシリコンからなる場合には、パターニングされた犠牲ハードマスク層９１０のシリサイド化を抑制するために、導電性充填層を形成する前にライナー材料を堆積させることができる。
図９Ｅは、相互接続ライン９２０を露出した後の図９Ｄの構造を示す。パターニングされたハードマスク層９０８およびパターニングされた犠牲層９１０を除去して、パターニングされたＩＬＤ層９１８内の下地の導電ビアと共に相互接続ライン９２０を露出させたままにする。ライン端部開口部９２４が現れている。ライン端部開口部９２４は、相互接続ライン９２０のグレーティングパターンに切れ目を入れる。一実施形態では、パターニングされたハードマスク層９０８およびパターニングされた犠牲層９１０は、選択的ウェットエッチングプロセスを使用して除去される。
図９Ｆは、コンフォーマルパターニング層の形成後の図９Ｅの構造を示す。スペーサ材料層９２６が、相互接続ライン９２０のグレーティングパターンの上にそれとコンフォーマルに形成される。一実施形態では、原子層堆積（ＡＬＤ）は、非常にコンフォーマルで極めて正確である（例えば、オングストロームレベルの制御）という事実のために使用される。一実施形態では、コンフォーマルなスペーサ材料層９２６の形成に関して相互接続ライン９２０の一般的なグレーティングパターンを効果的に乱すには、ライン端部開口部９２４が短すぎることを理解されたい。そのような一実施形態では、ライン端部開口部９２４は、相互接続ライン９２０の一般的なグレーティングパターンを乱すことなくスペーサ材料層９２６で充填されている。一実施形態では、スペーサ材料層９２６は化学気相成長（ＣＶＤ）または原子層堆積（ＡＬＤ）プロセスを使用して堆積される。一実施形態では、スペーサ材料層９２６は、多結晶シリコン層またはアモルファスシリコン層などのシリコン層である。このような特定の実施形態では、スペーサ材料層９２６のシリサイド化を防止するために、シリコンスペーサ材料層を形成する前に、ライナー材料が相互接続ライン９２０上に堆積される。一実施形態では、ライン端部カット（プラグ）は、それらがコンフォーマルな誘電体材料で完全に充填されるように、スペーサの厚さの２倍以下である。それらが２倍の厚さよりも大きい場合には、シームが形成され、その後の処理中に金属がラインを互いに短絡させることがあり得る。
図９Ｇは、スペーサ材料層からスペーサラインを形成した後の図９Ｆの構造を示す。一実施形態では、スペーサ９２８は、異方性プラズマエッチングプロセスを使用して相互接続ライン９２０の側壁に沿って形成される。一実施形態では、スペーサ材料層９２６がライン端部開口部９２４内に残り、相互接続ライン９２０用のライン端部プレースホルダ部分９３０を形成する。
図９Ｈは、プラグプレースホルダ層の形成後の図９Ｇの構造を示す。隣接する相互接続ライン９２０のスペーサ９２８の間にプラグプレースホルダ層９３２が形成されている。プラグプレースホルダ層９３２は、最初に第２の組の相互接続ラインが最終的に形成される位置に形成される。一実施形態では、プラグプレースホルダ層９３２は、スペーサ９２８の間にプラグプレースホルダ層９３２を閉じ込める堆積および平坦化プロセスを使用して形成される。
図９Ｉは、プラグプレースホルダ層のパターニング後の図９Ｈの構造を示す。プラグプレースホルダ層９３２は、ライン端部が最終的に形成される選択位置にプラグプレースホルダ９３４を保持するようにパターニングされる。一実施形態では、リソグラフィレジストマスク露光およびエッチングプロセスを使用してプラグプレースホルダ９３４を形成し、続いてレジスト層またはスタックを除去する。
図９Ｊは、第２のメタライゼーションプロセス後の図９Ｉの構造を示す。プラグプレースホルダ層９３２のパターニング時に形成された開口部（第２のライン開口部）に相互接続ライン９３６を形成してプラグプレースホルダ９３４を形成する。加えて、別々の処理工程は図では省略されているが、ビア開口部、そして最終的には導電ビア９３８が導電ライン９３６の下の選択位置に形成され得る。そのようなプロセスは、図９Ｊに示すように、二重パターニングされた（２つの異なるビアパターニング工程）ＩＬＤ層９４０をもたらす。
一実施形態では、相互接続ライン９３６および導電ビア９３８を設けるために金属充填プロセスが実行される。一実施形態では、金属充填プロセスは、金属堆積およびその後の化学機械平坦化（ＣＭＰ）プロセスなどの平坦化処理方式を使用して実行される。スペーサ９２８が実質的にシリコンからなる場合には、スペーサ９２８のシリサイド化を防止するために、導電性充填層を形成する前にライナー材料を堆積させることができる。
一実施形態では、相互接続ライン９３６（および対応する導電ビア９３８）は、相互接続ライン９２０（および対応する導電ビア９２２）を製造するために使用されるプロセスよりも後のプロセスで形成されるので、相互接続ライン９３６は、導電ライン９２０を製造するのに使用されるものとは異なる材料を使用して製造することができることを理解されたい。そのような一実施形態では、メタライゼーション層は、最終的には、交互に異なる第１および第２の組成の導電性相互接続を含む。
図９Ｋは、２組の相互接続ライン９２０、９３６を露出した後の図９Ｊの構造を示す。スペーサ９２８、ライン端部プレースホルダ部分９３０、およびプラグプレースホルダ９３４を除去して、パターニングされたＩＬＤ層９４０内の下地の導電ビア９２２、９３８と共に、相互接続ライン９２０、９３６をそれぞれ露出させたままにする。ライン端部開口部９４２が現れている。ライン端部開口部９４２は、相互接続ライン９２０のグレーティングパターンおよび相互接続ライン９３６のグレーティングパターンに切れ目を設ける。一実施形態では、スペーサ９２８、ライン端部プレースホルダ部分９３０、およびプラグプレースホルダ９３４は、選択的ウェットエッチングプロセスを使用して除去される。
一実施形態では、図９Ｋの構造は、エアギャップ構造を有する最終メタライゼーション構造を表す。すなわち、相互接続ライン９２０、９３６は、本明細書に記載のプロセスで最終的に露出されるので、エアギャップアーキテクチャが可能になる。別の実施形態では、相互接続ライン９２０、９３６がプロセスのこの段階で露出されるので、相互接続ラインの拡散バリア層の側壁部分を除去する機会がある。例えば、一実施形態では、そのような拡散バリア層を除去すると、相互接続ライン９２０、９３６の導電性フィーチャが物理的に薄くなる。別の実施形態では、そのような相互接続ライン９２０、９３６の抵抗は、そのような拡散バリア層の側壁部分を除去すると減少する。図９Ｋでラベル付けされているように、相互接続ライン９２０、９３６のフィーチャ側壁部分９６０は露出されているが、ラインの下の部分９６２は露出されていない。したがって、一実施形態では、相互接続ライン９２０、９３６の拡散バリア層は、相互接続ライン９２０、９３６の側壁９６０から除去されるが、相互接続ライン９２０、９３６の領域９６２からは除去されない。特定の実施形態では、そのような拡散バリア層の側壁部分の除去は、Ｔａおよび／またはＴａＮ層の除去を含む。
したがって、工程９Ａ〜９Ｋを参照すると、一実施形態では、バックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法は、基板の上に形成された犠牲材料９２８内に複数の導電ライン９２０／９３６を形成することを含む。複数の導電ライン９２０／９３６の各々は、導電性充填層の底部側壁に沿って形成されたバリア層を含む。次に犠牲材料９２８を除去する。バリア層は、導電性充填層の側壁から（例えば、位置９６０で）除去される。一実施形態では、導電性充填層の側壁からバリア層を除去することは、Ｃｕ、Ａｌ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｒｕ、Ｃｏ、Ｎｉ、Ｐｄ、Ｐｔ、Ｃｕ、Ｗ、Ａｇ、Ａｕおよびそれらの合金からなる群から選択される材料を含む導電性充填層の側壁からタンタルまたは窒化タンタル層を除去することを含む。
図９Ｌは、恒久的ＩＬＤ層を形成した後の図９Ｋの構造を示す。相互接続ライン９２０、９３６の間に層間誘電体（ＩＬＤ）層９４６／９４８が形成される。ＩＬＤ層９４６／９４８は、相互接続ライン９２０と９３６との間に部分９４６を含む。ＩＬＤ層９４６／９４８はまた、相互接続ライン９２０、９３６のライン切れ目の位置の間にライン端部（または誘電体プラグ）部分９４８を含む。
図９Ｌを再び参照すると、一実施形態では、半導体構造９９９は基板（下地のＩＬＤ層９４０が示されている）を含む。複数の交互に配置された第１の導電ラインタイプ９２０と第２の導電ラインタイプ９３６は、基板の上に配置されたバックエンドオブライン（ＢＥＯＬ）メタライゼーション層の同じ方向に沿って配置されている。一実施形態では、図９Ｋに関連して説明したように、第１の導電ラインタイプ９２０の全組成は第２の導電ラインタイプ９３６の全組成とは異なる。このような特定の実施形態では、第１の導電ラインタイプ９２０の全組成は実質的に銅からなり、第２の導電ラインタイプ９３６の全組成は実質的にＡｌ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｒｕ、Ｃｏ、Ｎｉ、Ｐｄ、Ｐｔ、Ｃｕ、Ｗ、Ａｇ、Ａｕおよびそれらの合金からなる群から選択される材料からなる、あるいはその逆である。しかしながら、別の実施形態では、第１の導電ラインタイプ９２０の全組成は、第２の導電ラインタイプ９３６の全組成と同じである。
一実施形態では、第１の導電ラインタイプ９２０のラインはあるピッチで離間し、第２の導電ラインタイプ９３６のラインは同じピッチで離間している。一実施形態では、複数の交互に配置された第１および第２の導電ラインタイプは、層間誘電体（ＩＬＤ）層９４６／９４８に配置される。しかしながら、別の実施形態では、図９Ｋに関連して説明したように、交互に配置された複数の第１および第２の導電ラインタイプ９２０／９３６のラインはエアギャップによって分離されている。
一実施形態では、交互に配置された複数の第１および第２の導電ラインタイプ９２０／９３６のラインは各々、ラインの底部および側壁に沿って配置されたバリア層を含む。しかしながら、別の実施形態では、複数の交互に配置された第１および第２の導電ラインタイプ９２０／９３６のラインは各々、図９Ｋの実施形態で説明したように、ラインの側壁９６０に沿ってではなくラインの底部９６２に沿って配置されたバリア層を含む。一実施形態では、複数の交互に配置された第１および第２の導電ラインタイプの１つまたは複数のラインは、半導体構造の下地のメタライゼーション層に接続された下地のビア９２２／９３８に接続される。一実施形態では、複数の交互に配置された第１および第２の導電ラインタイプ９２０／９３６のラインのうち１つまたは複数は、誘電体プラグ９４８によって遮断されている。
図９Ｌ（または図９Ｋのエアギャップ構造）に関連して説明したような結果として生じる構造９９９は、後に続く金属ライン／ビアおよびＩＬＤ層を形成するための下地としてその後使用されてもよい。あるいは、図９Ｌの構造９９９（または図９Ｋの構造）は、集積回路内の最終金属相互接続層を表してもよい。上記の処理工程は代替的順序で実施されてもよく、すべての工程が実行される必要はなく、および／または追加の処理工程が実行されてもよいことを理解されたい。上記の例は、金属ラインおよびプラグまたはライン端部の形成に焦点を当ててきたことも理解されたい。しかしながら、他の実施形態では、ＩＬＤ層にビア開口部を形成するために同様の手法が使用されてもよい。
本開示の１つまたは複数の実施形態に従って、自己整合ＤＳＡジブロックまたは選択成長ボトムアップ手法が説明される。本明細書に記載の１つまたは複数の実施形態は、自己整合ビアおよびプラグパターニングに関する。本明細書に記載のプロセスの自己整合態様は、以下により詳細に説明するように、指向性自己組織化（ＤＳＡ）機構に基づいてもよい。しかしながら、選択的成長メカニズムが、ＤＳＡベースの手法の代わりに、またはそれと組み合わせて使用することができることを理解されたい。一実施形態では、本明細書に記載のプロセスは、バックエンドオブラインフィーチャ製造のための自己整合メタライゼーションの実現を可能にする。より具体的には、１つまたは複数の実施形態は、導電ビアおよび非導電性スペースまたは金属間の遮断部（「プラグ」と呼ばれる）を構築するためのテンプレートとして下地の金属を用いる手法に関する。
図１０Ａ〜図１０Ｍは、本開示の一実施形態による、自己整合ビアおよび金属パターニングの方法における様々な工程を表す集積回路層の一部を示す。説明される各工程における各図において、左側に平面図が示され、右側に対応する断面図が示されている。これらの図は、本明細書では対応する断面図および平面図と呼ばれる。
図１０Ａは、本開示の一実施形態による、前層メタライゼーション構造の任意選択の平面図および対応する断面図である。平面図および対応する断面図の選択肢（ａ）を参照すると、開始構造１０００は、金属ライン１００２のパターンおよび層間誘電体（ＩＬＤ）ライン１００４を含む。開始構造１０００は、図１０Ａに示すように、一定のピッチで離間し一定の幅を有する金属ラインを用いてグレーティング状パターンにパターニングすることができる（例えば、ＤＳＡ実施形態に対して、しかし指向性選択成長実施形態に対して必ずしも必要ではない）。例えば、パターンは、ピッチを半分にするか、またはピッチを４分の１にする手法によって製造することができる。断面図に一例として示されているライン１００２'のように、ラインのうちのいくつかは、下地のビアと関連付けられてもよい。
図１０Ａを再度参照すると、代替的な選択肢（ｂ）〜（ｆ）は、金属ライン１００２および層間誘電体ライン１００４の一方または両方の表面上に追加の薄膜が形成される（例えば、堆積され、成長し、または前のパターニングプロセスから残っているアーチファクトとして残される）状況に対処する。例（ｂ）では、追加の薄膜１００６が層間誘電体ライン１００４上に配置されている。例（ｃ）では、追加の薄膜１００８が金属ライン１００２上に配置されている。例（ｄ）では、追加の薄膜１００６が層間誘電体ライン１００４上に配置され、追加の薄膜１００８が金属ライン１００２上に配置されている。さらに、金属ライン１００２および層間誘電体ライン１００４は、（ａ）では同一平面上に描かれているが、他の実施形態では、それらは同一平面上にはない。例えば、（ｅ）では、金属ライン１００２が層間誘電体ライン１００４の上方に突出している。例えば、（ｆ）では、金属ライン１００２が層間誘電体ライン１００４の下方にリセスされている。
例（ｂ）〜（ｄ）を再び参照すると、追加の層（例えば、層１００６または１００８）をハードマスク（ＨＭ）または保護層として使用することができ、あるいは後続の処理工程に関連して以下に説明する選択成長および／または自己組織化を可能にするために使用することができる。そのような追加の層はまた、ＩＬＤラインをさらなる処理から保護するために使用されてもよい。さらに、金属ラインの上に別の材料を選択的に堆積することは、同様の理由で有益であり得る。例（ｅ）および（ｆ）を再び参照すると、ＩＬＤラインまたは金属ラインのいずれかを、一方または両方の表面上に保護／ＨＭ材料の任意の組み合わせでリセスすることも可能であり得る。全体として、この段階では、選択的または指向性自己組織化プロセスのために最終的に下地の表面を準備するための多数の選択肢が存在する。
図１０Ｂは、本開示の一実施形態による、図１０Ａの構造の上に層間誘電体（ＩＬＤ）ライン１０１０を形成した後の図１０Ａの構造の平面図および対応する断面図である。平面図ならびにそれぞれ軸線ａ−ａ'およびｃ−ｃ'に沿った対応する断面図（ａ）および（ｃ）を参照すると、ＩＬＤライン１０１０は、下地のライン１００４の方向に対して垂直なグレーティング構造に形成されている。一実施形態では、ライン１０１０の材料のブランケット薄膜が化学気相成長または同様の技術によって堆積される。一実施形態では、次いで、ブランケット薄膜を、例えばスペーサベースの四重パターニング（ＳＢＱＰ）またはピッチ四分割を含むことができるリソグラフィおよびエッチング処理を使用してパターニングする。ライン１０１０のグレーティングパターンは、ＥＵＶおよび／またはＥＢＤＷリソグラフィ、指向性自己組織化などを含む多数の方法によって製造できることを理解されたい。以下により詳細に説明するように、ライン１０１０のグレーティングは下地の構造の方向と直交しているので、後続の金属層は前の金属層に対して直交方向にパターニングされる。一実施形態では、単一の１９３ｎｍリソグラフィマスクが、前の金属層１００２へのアライメント／位置合わせと共に使用される（例えば、ライン１０１０のグレーティングは、Ｘでは前層の「プラグ」パターン、Ｙでは前の金属のグレーティングパターンに整合する）。断面構造（ｂ）および（ｄ）を参照すると、ハードマスク１０１２は、誘電体ライン１０１０上に形成されるか、またはそれをパターニングした後に保持されてもよい。ハードマスク１０１２は、後続のパターニング工程中にライン１０１０を保護するために使用することができる。以下により詳細に説明するように、グレーティングパターンにおけるライン１０１０の形成は、前の金属ライン１００２および前のＩＬＤライン１００４（または１００２／１００４上の対応するハードマスク層）の領域を露出させる。露出された領域は、金属が露出されているすべての可能な将来のビアに対応する。一実施形態では、プロセスフローのこの時点で、前層の金属層（例えばライン１００２）が保護され、ラベルが付けられ、ブラシをかけられるなどする。
図１０Ｃは、本開示の一実施形態による、すべてのプラグ位置からすべての潜在的ビア位置を選択的に差別化した後の図１０Ｂの構造の平面図および対応する断面図である。平面図ならびに対応する軸線ａ−ａ'、ｂ−ｂ'、ｃ−ｃ'およびｄ−ｄ'に沿った断面図（ａ）〜（ｄ）をそれぞれ参照すると、ＩＬＤライン１０１０の形成後、表面改質層１０１４が下地のＩＬＤライン１００４の露出領域上に形成される。一実施形態では、表面改質層１０１４は誘電体層である。一実施形態では、表面改質層１０１４は選択的ボトムアップ成長手法によって形成される。そのような一実施形態では、ボトムアップ成長手法は、１つのポリマー成分を有する指向性自己組織化（ＤＳＡ）ブラシコートを含み、それは、下地のＩＬＤライン１００４上に、あるいは金属ライン１００２上（または下地の金属またはＩＬＤ材料上に堆積または成長させた犠牲層上）に優先的に集まる。
図１０Ｄは、本開示の一実施形態による、図１０Ｃの下地の金属およびＩＬＤラインの露出部分への異なるポリマー付加後の図１０Ｃの構造の平面図および対応する断面図である。平面図ならびにそれぞれ軸線ａ−ａ'、ｂ−ｂ'、ｃ−ｃ'およびｄ−ｄ'に沿った対応する断面図（ａ）〜（ｄ）を参照すると、下地の金属／ＩＬＤ１００２／１００４グレーティングの露出部分上での指向性自己組織化（ＤＳＡ）または選択成長を用いて、ＩＬＤ線１０１０間に交互のポリマーまたは交互のポリマー成分を有する介在ライン１０１６を形成する。例えば、図示するように、ポリマー１０１６Ａ（またはポリマー成分１０１６Ａ）は、図１０Ｃの層間誘電体（ＩＬＤ）ライン１００４の露出部分上またはその上方に形成され、一方、ポリマー１０１６Ｂ（またはポリマー成分１０１６Ｂ）は、図１０Ｃの金属ライン１００２の露出部分上またはその上方に形成される。ポリマー１０１６Ａは、図１０Ｃに関連して説明された表面改質層１０１４上またはその上方に形成されるが（図１０Ｄの断面図（ｂ）および（ｄ）を参照）、他の実施形態では、表面改質層１０１４を省略することができ、代わりに図１０Ｂに関連して説明した構造に交互のポリマーまたは交互のポリマー成分を直接形成することができることを理解されたい。
図１０Ｄを再び参照すると、一実施形態では、下地の構造（例えば、図１０Ａの構造１０００）の表面が準備されるか（例えば、図１０Ｂの構造または図１０Ｃの構造など）または直接使用されると、ポリスチレン−ポリメチルメタクリレート（ＰＳ−ＰＭＭＡ）などの５０−５０ジブロックコポリマーを基板上にコーティングし、アニールして自己組織化を促進し、図１０Ｄのポリマー１０１６Ａ／ポリマー１０１６Ｂの層１０１６を得る。そのような一実施形態では、適切な表面エネルギー条件で、ブロックコポリマーはＩＬＤライン１０１０の間に露出した下地の材料に基づいて分離する。例えば、特定の実施形態では、ポリスチレンは、下地の金属ライン１００２（または対応する金属ラインキャップまたはハードマスク材料）の露出部分に選択的に整合する。一方、ポリメチルメタクリレートは、ＩＬＤライン１００４（または対応する金属ラインキャップまたはハードマスク材料）の露出部分に選択的に整合する。
したがって、一実施形態では、ＩＬＤライン１０１０間に露出しているような下地の金属およびＩＬＤグリッドがブロックコポリマー（ＢＣＰ、すなわちポリマー１０１６Ａ／ポリマー１０１６Ｂ）内に再生成される。これは、ＢＣＰピッチが下地のグレーティングピッチと同程度である場合に特にそうであり得る。ポリマーグリッド（ポリマー１０１６Ａ／ポリマー１０１６Ｂ）は、一実施形態では、良好に整合したグリッドからの特定の小さなずれに対して頑強である。例えば、小さいプラグが、良好に整合したグリッドが金属を有するであろう場所に酸化物または同様の材料を効果的に配置する場合には、良好に整合したポリマー１０１６Ａ／ポリマー１０１６Ｂグリッドを依然として達成することができる。しかしながら、ＩＬＤライングレーティングは、一実施形態では、ＩＬＤバックボーンの金属破壊を伴わない理想化されたグレーティング構造であるため、そのような場合は、両方のタイプのポリマー（１０１６Ａおよび１０１６Ｂ）がＩＬＤなどの材料に露出されるが１つのタイプだけが金属に露出されるので、ＩＬＤ表面を中性にすることが必要であり得る。
一実施形態では、コーティングされたポリマー（ポリマー１０１６Ａ／ポリマー１０１６Ｂ）の厚さは、その場所に最終的に形成されるＩＬＤの最終的な厚さとほぼ同じか、それよりわずかに厚い。一実施形態では、以下により詳細に説明するように、ポリマーグリッドは、エッチレジストとしてではなく、むしろ最終的にその周囲に恒久的ＩＬＤ層を成長させるための足場として形成される。このように、ポリマー１０１６（ポリマー１０１６Ａ／ポリマー１０１６Ｂ）の厚さは、その後に形成される恒久的ＩＬＤ層の最終的な厚さを画定するために使用することができるので、重要であり得る。すなわち、一実施形態では、図１０Ｄに示すポリマーグレーティングは、最終的にほぼ同じ厚さのＩＬＤグレーティングと置き換えられる。
一実施形態では、上述のように、図１０Ｄのポリマー１０１６Ａ／ポリマー１０１６Ｂのグリッドはブロックコポリマーである。そのような一実施形態では、ブロックコポリマー分子は、共有結合したモノマーの鎖から形成されたポリマー分子である。ブロックコポリマーには、少なくとも２つの異なる種類のモノマーがあり、これらの異なる種類のモノマーは、主に異なるブロックまたは連続するモノマーの配列内に含まれる。図示するブロックコポリマー分子は、ポリマー１０１６Ａのブロックとポリマー１０１６Ｂのブロックを含む。一実施形態では、ポリマー１０１６Ａのブロックは主に共有結合したモノマーＡの鎖（例えば、Ａ−Ａ−Ａ−Ａ−Ａ…）を含み、ポリマー１０１６Ｂのブロックは、主に共有結合したモノマーＢの鎖（例えばＢ−Ｂ−Ｂ−Ｂ−Ｂ…）を含む。モノマーＡおよびＢは、当技術分野において公知のブロックコポリマーにおいて使用される種々の種類のモノマーのいずれかを表すことができる。例として、モノマーＡはポリスチレンを形成するためのモノマーを表すことができ、モノマーＢはポリ（メチルメタクリレート）（ＰＭＭＡ）を形成するためのモノマーを表すことができるが、本開示の範囲はそのように限定されない。他の実施形態では、３つ以上のブロックがあってもよい。さらに、他の実施形態では、各ブロックは異なる種類のモノマーを含んでもよい（例えば、各ブロックはそれ自体コポリマーであってもよい）。一実施形態では、ポリマー１０１６Ａのブロックとポリマー１０１６Ｂのブロックとは互いに共有結合している。ポリマー１０１６Ａのブロックとポリマー１０１６Ｂのブロックとは、ほぼ等しい長さであってもよく、または一方のブロックが他方よりも著しく長くてもよい。
典型的には、ブロックコポリマーのブロック（例えばポリマー１０１６Ａのブロックとポリマー１０１６Ｂのブロック）は各々異なる化学的性質を有してもよい。一例として、ブロックの一方は比較的より疎水性（例えば撥水性）であってもよく、他方は比較的より親水性（吸水性）であってもよい。少なくとも概念的には、ブロックのうちの一方は油に比較的類似していてもよく、他方のブロックは水に比較的類似していてもよい。親水性−疎水性の違いであろうとなかろうと、ポリマーの異なるブロック間の化学的性質のそのような違いは、ブロックコポリマー分子を自己組織化させることがある。例えば、自己組織化はポリマーブロックのミクロ相分離に基づいてもよい。概念的には、これは一般に混和性ではない油と水の相分離に類似してもよい。同様に、ポリマーブロック間の親水性の差（例えば、一方のブロックは比較的疎水性であり、他方のブロックは比較的親水性である）は、他方に対する化学的嫌悪のために異なるポリマーブロックが互いに「分離」しようとするおおよそ類似のミクロ相分離を引き起こすことができる。
しかしながら、一実施形態では、ポリマーブロックは互いに共有結合しているので、それらは巨視的規模で完全に分離することはできない。むしろ、所与の種類のポリマーブロックは、極めて小さい（例えば、ナノサイズの）領域または相において、同じ種類の他の分子のポリマーブロックと分離または集塊する傾向があり得る。領域またはミクロ相の特定のサイズおよび形状は、一般に少なくとも部分的にポリマーブロックの相対長さに依存する。一実施形態では、一例として（図１０Ｄに示すように）、２つのブロックコポリマーにおいて、ブロックがほぼ同じ長さである場合には、交互に配置されたポリマー１０１６Ａラインとポリマー１０１６Ｂラインのグリッド状パターンが生成される。別の実施形態（図示せず）では、２つのブロックコポリマーにおいて、一方のブロックが他方よりも長いが他方よりも長すぎない場合には、カラム状構造を形成することができる。カラム状構造では、ブロックコポリマー分子は、カラムの内部にミクロ相分離したそれらのより短いポリマーブロックと、カラムから離れて延在しカラムを囲むそれらのより長いポリマーブロックと、整合することができる。例えば、ポリマー１０１６Ａのブロックがポリマー１０１６Ｂのブロックよりも長いがそれほど長くはない場合であれば、多くのブロックコポリマー分子がポリマー１０１６Ａのより長いブロックを有する相によって囲まれたカラム状構造を形成するポリマー１０１６Ｂのそれらのより短いブロックと整合するカラム状構造を形成することができる。これが十分な大きさの領域で起こると、ほぼ六角形に充填されたカラム状構造の２次元アレイを形成することができる。
一実施形態では、ポリマー１０１６Ａ／ポリマー１０１６Ｂのグレーティングは、例えば、ブラシまたは他のコーティングプロセスによって塗布されたブロックコポリマー材料を含む未組織化ブロックコポリマー層部分として最初に塗布される。未組織化の態様は、堆積時に、ブロックコポリマーがまだ実質的に相分離および／または自己組織化してナノ構造を形成していないシナリオを指す。この未組織形態では、ブロックポリマー分子は比較的高度にランダム化され、異なるポリマーブロックは比較的高度にランダムに配向および配置され、これは、図１０Ｄの得られた構造に関連して説明した組織化されたブロックコポリマー層部分とは対照的である。未組織化ブロックコポリマー層部分は、様々な異なる方法で塗布することができる。一例として、ブロックコポリマーを溶媒に溶解し、次いで表面上にスピンコーティングすることができる。あるいは、未組織化ブロックコポリマーをスプレーコーティング、ディップコーティング、浸漬コーティング、またはその他の方法で表面上にコーティングするか塗布することができる。ブロックコポリマーを塗布する他の方法、ならびに同様の有機コーティングを塗布するための当技術分野において公知の他の方法を潜在的に使用することができる。次いで、未組織化層は、例えば、未組織化ブロックコポリマー層部分のミクロ相分離および／または自己組織化によって、組織化ブロックコポリマー層部分を形成すことができる。ミクロ相分離および／または自己組織化は、ブロックコポリマー分子の再配列および／または再配置を通して、特にブロックコポリマー分子の異なるポリマーブロックの再配列および／または再配置を通して起こる。
そのような一実施形態では、ミクロ相分離および／または自己組織化を開始し、加速し、質を高め、またはその他の方法で促進するために、未組織化ブロックコポリマーにアニーリング処理を施すことができる。いくつかの実施形態では、アニーリング処理は、ブロックコポリマーの温度を上昇させるように操作可能である処理を含むことができる。そのような処理の一例は、層をベーキングすること、オーブン中または熱ランプの下で層を加熱すること、層に赤外線を照射すること、あるいは他の方法で層に熱を加えること、または層の温度を上昇させることである。所望の温度上昇は、ブロックコポリマーまたは集積回路基板の他の任意の重要な材料もしくは構造を損傷することなく、ミクロ相分離および／またはブロックポリマーの自己組織化の速度を著しく加速するのに概ね十分である。一般に、加熱は、約５０℃〜約３００℃、または約７５℃〜約２５０℃の範囲であってもよいが、ブロックコポリマーまたは集積回路基板の熱劣化限界を超えない。加熱またはアニーリングは、ミクロ相分離の速度を増大させるためにおよび／またはミクロ相分離の質を向上させるために、ブロックコポリマー分子にエネルギーを与えてそれらをより移動性／可撓性にするのを助けることができる。そのようなミクロ相分離またはブロックコポリマー分子の再配列／再配置は、自己組織化をもたらして極めて小さい（例えば、ナノスケール）構造を形成すことができる。自己組織化は、表面エネルギー、分子親和性、および他の表面関連力および化学関連力の影響下で起こり得る。
いずれにせよ、いくつかの実施形態では、疎水性−親水性の違いに基づくかそうでないかにかかわらず、ブロックコポリマーの自己組織化を使用して、極めて小さい周期構造（例えば、正確に間隔を置いたナノスケール構造またはライン）を形成することができる。いくつかの実施形態では、それらは、最終的にビアおよび開口部を形成するために使用することができるナノスケールラインまたは他のナノスケール構造を形成するために使用することができる。いくつかの実施形態では、ブロックコポリマーの指向性自己組織化を使用して、以下により詳細に記載するように、相互接続と自己整合するビアを形成することができる。
図１０Ｄを再び参照すると、一実施形態では、ＤＳＡプロセスでは、下地のＩＬＤ／金属１００４／１００２表面からの方向に加えて、成長プロセスはＩＬＤライン１０１０の材料の側壁によって影響を受ける可能性がある。したがって、一実施形態では、ＤＳＡは、（ライン１０１０の側壁からの）グラフエピタキシーおよび（下地の露出表面特性からの）化学エピタキシーによって制御される。物理的にも化学的にもＤＳＡプロセスを制約することは、欠陥の観点からプロセスを大幅に助けることができる。得られるポリマー１０１６Ａ／１０１６Ｂは、より少ない自由度を有し、化学的（例えば、下地のＩＬＤもしくは金属ライン、または例えばブラシ手法によってそれになされた表面改質） および物理的（例えば、ＩＬＤライン１０１０間に形成されたトレンチから）によりすべての方向で完全に拘束される。
代替的な実施形態では、ＤＳＡ手法の代わりに選択成長プロセスが使用される。図１０Ｅは、本開示の別の実施形態による、下地の金属の露出部分およびＩＬＤラインを選択した後の図１０Ｂの構造の断面図である。図１０Ｅを参照すると、第１の材料タイプ１０９０が、下地のＩＬＤライン１００４の露出部分の上に成長している。第２の異なる材料タイプ１０９２が、下地の金属ライン１００２の露出部分の上に成長している。一実施形態では、選択成長は、図１０Ｅに示すように、第１および第２の材料の各々に対する堆積−エッチング−堆積−エッチング手法によって達成され、各々の材料の複数の層が得られる。そのような手法は、「マッシュルームトップ」形状の薄膜を形成することができる従来の選択成長技術に対して有利であり得る。マッシュルームトッピング膜の成長傾向は、交互の堆積／エッチング／堆積（堆積−エッチング−堆積−エッチング）手法によって低減することができる。別の実施形態では、金属上に選択的に膜が堆積され、続いてＩＬＤ上に選択的に（またはその逆に）異なる膜が堆積され、サンドイッチ状のスタックを形成するために多数回繰り返される。別の実施形態では、両方の材料は、下地の基板の各露出領域上に選択的に成長する反応チャンバ内で（例えば、ＣＶＤスタイルのプロセスによって）同時に成長する。
図１０Ｆは、本開示の一実施形態による、１種類のポリマーの除去後の図１０Ｄの構造の平面図および対応する断面図である。平面図ならびにそれぞれ軸線ａ−ａ'、ｂ−ｂ'、ｃ−ｃ'およびｄ−ｄ'に沿った対応する断面図（ａ）〜（ｄ）を参照すると、ポリマーまたはポリマー部分１０１６Ａは、ＩＬＤライン１００４（またはＩＬＤライン１００４上に形成されたハードマスクまたはキャップ層）を再露出するために除去されるが、ポリマーまたはポリマー部分１０１６Ｂは金属ライン１００２の上に保持される。一実施形態では、深紫外線（ＤＵＶ）フラッド露光とそれに続くウェットエッチングまたは選択的ドライエッチングを使用して、ポリマー１０１６Ａを選択的に除去する。ＩＬＤライン１００４からのポリマーの最初の除去（図示）の代わりに、金属ライン１００２からの除去を最初に行ってもよいことを理解されたい。あるいは、誘電体膜をその領域上に選択的に成長させ、混合足場を使用しない。
図１０Ｇは、本開示の一実施形態による、１種類のポリマーの除去時に開口した位置にＩＬＤ材料を形成した後の図１０Ｆの構造の平面図および対応する断面図である。平面図ならびに対応する軸線ａ−ａ'、ｂ−ｂ'、ｃ−ｃ'およびｄ−ｄ'にそれぞれ沿った断面図（ａ）〜（ｄ）を参照すると、下地のＩＬＤの露出領域ライン１００４は恒久的層間誘電体（ＩＬＤ）層１０１８で充填されている。したがって、図１０Ｇの平面図ならびに断面図（ｂ）および（ｄ）に示すように、可能なすべてのビア位置間の空きスペースはＩＬＤ層１０１８で充填され、その上にハードマスク層１０２０が配置される。ＩＬＤ層１０１８の材料はＩＬＤライン１０１０と同じ材料である必要はないことを理解されたい。一実施形態では、ＩＬＤ層１０１８は堆積および研磨プロセスによって形成される。ＩＬＤ層１０１８が付随するハードマスク層１０２０と共に形成される場合には、特別なＩＬＤ充填材料（例えば、孔／溝を充填するＩＬＤのポリマーカプセル化ナノ粒子）を使用することができる。このような場合、研磨工程は不要になり得る。
図１０Ｇを再び参照すると、一実施形態では、結果として得られる構造は均一なＩＬＤ構造（ＩＬＤライン１０１０＋ＩＬＤ層１０１８）を含み、すべての可能なプラグの位置はハードマスク１０２０で覆われ、すべての可能なビアはポリマー１０１６Ｂの領域にある。そのような一実施形態では、ＩＬＤライン１０１０およびＩＬＤ層１０１８は同じ材料からなる。別のそのような実施形態では、ＩＬＤライン１０１０およびＩＬＤ層１０１８は異なるＩＬＤ材料からなる。いずれの場合でも、特定の実施形態では、ＩＬＤライン１０１０の材料とＩＬＤ層１０１８の材料との間のシームなどの違いが最終構造において観察され得る。例示的なシーム１０９９が、例示を目的として図１０Ｇに示されている。
図１０Ｈは、本開示の一実施形態による、ビアパターニング後の図１０Ｇの構造の平面図および対応する断面図である。平面図ならびにそれぞれ軸線ａ−ａ'、ｂ−ｂ'、ｃ−ｃ'およびｄ−ｄ'に沿った対応する断面図（ａ）〜（ｄ）を参照すると、ビア位置１０２２Ａ、１０２２Ｂ、１０２２Ｃは、選択された位置においてポリマー１０１６Ｂを除去することによって開口される。一実施形態では、選択的ビア位置形成は、リソグラフィ技術を使用することによって達成される。そのような一実施形態では、ポリマー１０１６Ｂをアッシングで全体的に除去し、フォトレジストで再充填する。潜像がＩＬＤによって（例えば、ＩＬＤライン１０１０およびＩＬＤ層１０１８によって）両方向に閉じ込められるので、フォトレジストは非常に高感度であり、（レジストトーンに応じて）大きな酸拡散および積極的な脱保護もしくは架橋を有する。レジストは、ビアが特定の位置に必要かどうかに応じて「オン」または「オフ」にするためのデジタルスイッチとして機能する。理想的には、フォトレジストは、こぼれることなく、孔だけを埋めるために使用することができる。一実施形態では、ビア位置１０２２Ａ、１０２２Ｂ、１０２２Ｃは、ラインエッジまたは幅粗さ（ＬＷＲ）ならびにライン崩壊および／または反射が排除されない場合に軽減されるようにプロセスに完全に限定される。一実施形態では、低線量がＥＵＶ／ＥＢＤＷと共に使用され、ランレートを有意に増加させる。一実施形態では、ＥＢＤＷを使用することによる追加の利点は、送達する必要がある線量を下げることだけでなく、必要なアパーチャの数を大幅に減らすことによってランレートを上げることができるシングルショットタイプ／サイズのみが要求されるということである。１９３ｎｍ液浸リソグラフィが使用される場合、一実施形態では、プロセスフローは、実際にパターニングされるビアのサイズがウェハ上の実際のビアのサイズの２倍（例えば、１：１ライン／スペースパターン）になるように両方向にビア位置を制限する。あるいは、保持する必要があるビアがフォトレジストで保護され、残りの部位が除去され、後にＩＬＤで埋められるように、ビアの位置を逆トーンで選択することができる。そのような手法は、２つの別々の金属堆積ステップではなく、パターニングフローの終わりに単一の金属充填／研磨プロセスを可能にすることができる。
図１０Ｉは、本開示の一実施形態による、ビア形成後の図１０Ｈの構造の平面図および対応する断面図である。平面図ならびにそれぞれ軸線ａ−ａ'、ｂ−ｂ'、ｃ−ｃ'およびｄ−ｄ'に沿った対応する断面図（ａ）〜（ｄ）を参照すると、ビア位置１０２２Ａ、１０２２Ｂ、１０２２Ｃが金属で充填されて、ビア１０２４Ａ、１０２４Ｂ、１０２４Ｃをそれぞれ形成する。一実施形態では、ビア位置１０２２Ａ、１０２２Ｂ、１０２２Ｃが過剰の金属で充填され、その後の研磨工程が行われる。しかしながら、別の実施形態では、ビア位置１０２２Ａ、１０２２Ｂ、１０２２Ｃは金属の過剰充填なしに充填され、研磨作業は省略される。図１０Ｉに示すビア充填は、逆トーンビア選択手法ではスキップされてもよいことを理解されたい。
図１０Ｊは、本開示の一実施形態による、第２の種のポリマーを除去し、ＩＬＤ材料と置換した後の図１０Ｉの構造の平面図および対応する断面図である。平面図ならびにそれぞれ軸線ａ−ａ'、ｂ−ｂ'、ｃ−ｃ'およびｄ−ｄ'に沿った対応する断面図（ａ）〜（ｄ）を参照すると、（例えば、ビア位置が選択されていない）残りのポリマーまたはポリマー部分１０１６Ｂを除去して、金属ライン１００２を再露出させる。その後、ＩＬＤ層１０２６が、図１０Ｊに示すように、残りのポリマーまたはポリマー部分１０１６Ｂが除去された位置に形成される。
図１０Ｊを再び参照すると、一実施形態では、結果として得られる構造は、一様なＩＬＤ構造（ＩＬＤライン１０１０＋ＩＬＤ層１０１８＋ＩＬＤ層１０２６）を含み、すべての可能なプラグの位置はハードマスク１０２０で覆われる。そのような一実施形態では、ＩＬＤライン１０１０、ＩＬＤ層１０１８、およびＩＬＤ層１０２６は同じ材料からなる。別のそのような実施形態では、ＩＬＤライン１０１０、ＩＬＤ層１０１８、およびＩＬＤ層１０２６のうちの２つは同じ材料から構成され、第３のものは異なるＩＬＤ材料から構成される。さらに別のそのような実施形態では、ＩＬＤライン１０１０、ＩＬＤ層１０１８、およびＩＬＤ層１０２６のすべては、互いに異なるＩＬＤ材料からなる。いずれの場合でも、特定の実施形態では、ＩＬＤライン１０１０の材料とＩＬＤ層１０２６の材料との間のシームなどの違いが最終構造において観察され得る。例示的なシーム１０９７が、例示を目的として図１０Ｊに示されている。同様に、ＩＬＤ層１０１８の材料とＩＬＤ層１０２６の材料との間のシームなどの違いが最終構造において観察され得る。例示的なシーム１０９８が、例示を目的として図１０Ｊに示されている。
図１０Ｋは、本開示の一実施形態による、選択したプラグ位置にレジストまたはマスクをパターニングした後の図１０Ｊの構造の平面図および対応する断面図である。平面図ならびにそれぞれ軸線ａ−ａ'およびｂ−ｂ'に沿った対応する断面図（ａ）および（ｂ）を参照すると、プラグ位置１０２８Ａ、１０２８Ｂ、１０２８Ｃは、それらの位置の上にマスクまたはレジスト層を形成することによって保存される。そのような保存パターニングは、金属端部間リソグラフィパターニングと呼ばれることがあり、プラグ位置は、その後に形成される金属ラインの切れ目が必要とされる場所で決定される。プラグ位置はＩＬＤ層１０１８／ハードマスク１０２０が配置されている位置にしか存在し得ないので、プラグは前の層のＩＬＤライン１００４上に生じ得ることを理解されたい。一実施形態では、パターニングはリソグラフィ工程（例えば、ＥＵＶ、ＥＢＤＷまたは液浸１９３ｎｍ）を使用することによって達成される。一実施形態では、図１０Ｋに示すプロセスは、金属間のスペースが生じる必要がある領域が保存されるポジ型パターニングプロセスの使用を実証する。他の実施形態では、代わりに孔を開けてプロセスのトーンを逆にすることも可能であることを理解されたい。
図１０Ｌは、本開示の一実施形態による、ハードマスク除去およびＩＬＤ層のリセス後の図１０Ｋの構造の平面図および対応する断面図である。平面図ならびにそれぞれ軸線ａ−ａ'およびｂ−ｂ'に沿った対応する断面図（ａ）および（ｂ）を参照すると、ハードマスク１０２０を除去し、ＩＬＤ層１０１８およびＩＬＤ層１０２６を元の最上面の下にこれらの層をエッチングすることによって、ＩＬＤ層１０１８およびＩＬＤ層１０２６をリセスしてリセスされたＩＬＤ層１０１８'およびリセスされたＩＬＤ層１０２６'を形成する。ＩＬＤ層１０１８およびＩＬＤ層１０２６のリセス処理は、ＩＬＤライン１０１０をエッチングまたはリセスすることなく行われることを理解されたい。選択性は、（断面図（ａ）および（ｂ）に示すように）ＩＬＤライン上にハードマスク層１０１２を使用することによって達成することができる。あるいは、ＩＬＤライン１０１０がＩＬＤ層１０１８およびＩＬＤ層１０２６の材料とは異なるＩＬＤ材料からなる場合、ハードマスク１０１２がなくても選択的エッチングを使用することができる。ＩＬＤ層１０１８およびＩＬＤ層１０２６をリセスすることは、後述するように、ＩＬＤライン１０１０によって分離されるように、第２のレベルの金属ラインのための位置を提供することである。一実施形態では、リセス部の範囲または深さは、その上に形成される金属ラインの所望の最終厚さに基づいて選択される。プラグ位置１０２８Ａ、１０２８Ｂ、１０２８Ｃ内のＩＬＤ層１０１８はリセスされないことを理解されたい。
図１０Ｍは、本開示の一実施形態による、金属ラインを形成した後の図１０Ｌの構造の平面図および対応する断面図である。平面図ならびにそれぞれ軸線ａ−ａ'、ｂ−ｂ'およびｃ−ｃ'に沿った対応する断面図（ａ）、（ｂ）および（ｃ）を参照すると、金属相互接続ラインを形成するための金属は、図１０Ｌの構造の上にコンフォーマルに形成される。次いで、例えばＣＭＰによって金属を平坦化して金属ライン１０３０が設けられ、それは、リセスされたＩＬＤ層１０１８'およびリセスされたＩＬＤ層１０２６'の上の位置に限定される。金属ライン１０３０は、所定のビア位置１０２４Ａ、１０２４Ｂ、１０２４Ｃを介して下地の金属ライン１００２と結合されている（１０２４Ｂは断面図（ｃ）に示されている。説明の目的のために、これが前の図と矛盾している場合であっても、断面図（ｂ）において別のビア１０３２がプラグ１０２８Ｂに直接隣接して描かれていることに留意されたい）。金属ライン１０３０は、ＩＬＤライン１０１０によって互いに分離されており、保存されているプラグ１０２８Ａ、１０２８Ｂ、１０２８Ｃによって分断または分解されている。図１０Ｍに示すように、プラグ位置上および／またはＩＬＤライン１０１０上に残っているハードマスクは、プロセスフローのこの部分で除去することができる。金属ライン１０３０を形成するための金属（例えば、銅および関連するバリアおよびシード層）の堆積および平坦化プロセスは、標準的なバックエンドオブライン（ＢＥＯＬ）シングルまたはデュアルダマシン処理に通常使用されるものであってもよい。一実施形態では、その後の製造工程で、ＩＬＤライン１０１０を除去して、結果として生じる金属ライン１０３０の間にエアギャップを設けることができる。
続いて、図１０Ｍの構造を、後続の金属ライン／ビア層およびＩＬＤ層を形成するための下地としてその後使用することができる。あるいは、図１０Ｍの構造は、集積回路内の最終金属相互接続層を表してもよい。上記の処理工程は代替的順序で実施されてもよく、すべての工程が実行される必要はなく、および／または追加の処理工程が実行されてもよいことを理解されたい。さらに、上記のプロセスフローは指向性自己組織化（ＤＳＡ）の用途に焦点を当てていたが、代わりに選択成長プロセスをプロセスフローの１つまたは複数の位置で使用することができる。いずれにせよ、結果として得られる構造は、下地の金属ラインを直接中心とするビアの製造を可能にする。すなわち、ビアは、例えば不完全な選択的エッチング処理のために、下地の金属ラインよりも広く、またはより狭くなるか、または同じ厚さになり得る。それにもかかわらず、一実施形態では、ビアの中心は金属ラインの中心と直接整合（一致）している。したがって、一実施形態では、そうでなければ許容されなければならない従来のリソグラフィ／デュアルダマシンパターニングによるオフセットは、本明細書で説明される結果として得られる構造に対する要因ではない。
本明細書に記載の１つまたは複数の実施形態は、前の層の自己整合ビアおよびプラグのパターニングに関する。本明細書に記載のプロセスの自己整合態様は、以下により詳細に説明するように、指向性自己組織化（ＤＳＡ）機構に基づいてもよい。しかしながら、選択的成長メカニズムが、ＤＳＡベースの手法の代わりに、またはそれと組み合わせて使用することができることを理解されたい。一実施形態では、本明細書に記載のプロセスは、バックエンドオブラインフィーチャ製造のための自己整合メタライゼーションの実現を可能にする。
図１１Ａ〜図１１Ｍは、本開示の一実施形態による、自己整合ビアおよび金属パターニングの方法における様々な工程を表す集積回路層の一部を示す図である。説明される各工程における各図において、左側に平面図が示され、右側に対応する断面図が示されている。これらの図は、本明細書では対応する断面図および平面図と呼ばれる。
図１１Ａは、本開示の一実施形態による、前層メタライゼーション構造の任意選択の平面図および対応する断面図である。平面図および対応する断面図の選択肢（ａ）を参照すると、開始構造１１００は、金属ライン１１０２のパターンおよび層間誘電体（ＩＬＤ）ライン１１０４を含む。自己組織化材料が使用されている場合には、図１１Ａに示すように、開始構造１１００は、一定のピッチで離間し一定の幅を有する金属ラインを用いてグレーティング状パターンにパターニングすることができる。指向性選択成長技術が使用される場合には、その下地のパターンは単一のピッチまたは幅である必要はない。例えば、パターンは、ピッチを半分にするか、またはピッチを４分の１にする手法によって製造することができる。一例として断面図に示されているライン１１０２'などのように、ラインのうちのいくつかは下地のビアと関連付けられてもよい。
図１１Ａを再度参照すると、代替的な選択肢（ｂ）〜（ｆ）は、金属ライン１１０２および層間誘電体ライン１１０４の一方または両方の表面上に追加の薄膜が形成される（例えば、堆積され、成長し、または前のパターニングプロセスから残っているアーチファクトとして残される）状況に対処する。例（ｂ）では、追加の薄膜１１０６が層間誘電体ライン１１０４上に配置されている。例（ｃ）では、追加の薄膜１１０８が金属ライン１１０２上に配置されている。例（ｄ）では、追加の薄膜１１０６が層間誘電体ライン１１０４上に配置され、追加の薄膜１１０８が金属ライン１１０２上に配置されている。さらに、金属ライン１１０２および層間誘電体ライン１１０４は、（ａ）では同一平面上に描かれているが、他の実施形態では、それらは同一平面上にはない。例えば、（ｅ）では、金属ライン１１０２が層間誘電体ライン１１０４の上方に突出している。例（ｆ）では、金属ライン１１０２が層間誘電体ライン１１０４の下方にリセスされている。
例（ｂ）〜（ｄ）を再び参照すると、追加の層（例えば、層１１０６または１１０８）をハードマスク（ＨＭ）または保護層として使用することができ、あるいは後続の処理工程に関連して以下に説明する選択成長および／または自己組織化を可能にするために使用することができる。そのような追加の層はまた、ＩＬＤラインをさらなる処理から保護するために使用されてもよい。さらに、金属ラインの上に別の材料を選択的に堆積することは、同様の理由で有益であり得る。例（ｅ）および（ｆ）を再び参照すると、ＩＬＤラインまたは金属ラインのいずれかを、一方または両方の表面上に保護／ＨＭ材料の任意の組み合わせでリセスすることも可能であり得る。全体として、この段階では、選択的または指向性自己組織化プロセスのために最終的に下地の表面を準備するための多数の選択肢が存在する。
図１１Ｂは、本開示の一実施形態による、下地の金属／ＩＬＤグレーティング上（例えば、図１１Ａに示すような構造上）の指向性自己組織化（ＤＳＡ）成長の選択肢の平面図および対応する断面図である。平面図を参照すると、構造１１１０は、交互に配置されたポリマーまたは交互に配置されたポリマー成分を有する層を含む。例えば、図示するように、ポリマーＡ（またはポリマー成分Ａ）は、図１１Ａの層間誘電体（ＩＬＤ）ライン１１０４上またはその上方に形成され、一方、ポリマーＢ（またはポリマー成分Ｂ）は、図１１Ａの金属ライン１１０２上またはその上方に形成される。断面図を参照すると、（ａ）では、ポリマーＡ（またはポリマー成分Ａ）がＩＬＤライン１１０４上に形成され、ポリマーＢ（またはポリマー成分Ｂ）が金属ライン１１０２上に形成される。（ｂ）では、ポリマーＡ（またはポリマー成分Ａ）がＩＬＤライン１１０４上に形成された追加の薄膜１１０６上に形成され、ポリマーＢ（またはポリマー成分Ｂ）が金属ライン１１０２上に形成される。（ｃ）では、ポリマーＡ（またはポリマー成分Ａ）がＩＬＤライン１１０４上に形成され、ポリマーＢ（またはポリマー成分Ｂ）が金属ライン１１０２上に形成された追加の薄膜１１０８上に形成される。（ｄ）では、ポリマーＡ（またはポリマー成分Ａ）がＩＬＤライン１１０４上に形成された追加の薄膜１１０６上に形成され、ポリマーＢ（またはポリマー成分Ｂ）が金属ライン１１０２上に形成された追加の薄膜１１０８上に形成される。
図１１Ｂを再び参照すると、一実施形態では、下地の構造（例えば、図１１Ａの構造１１００）の表面が準備されると、ポリスチレン−ポリメチルメタクリレート（ＰＳ−ＰＭＭＡ）などの５０−５０ジブロックコポリマーが基板上にコーティングされ、アニールされて自己組織化を促進し、図１１Ｂの構造１１１０のポリマーＡ／ポリマーＢ層が得られる。そのような一実施形態では、適切な表面エネルギー条件では、ブロックコポリマーは構造１１００の下地の材料に基づいて分離する。例えば、特定の実施形態では、ポリスチレンは、下地の金属ライン１１０２（または対応する金属ラインキャップまたはハードマスク材料）に選択的に整合する。一方、ポリメチルメタクリレートはＩＬＤライン１１０４（または対応する金属ラインキャップまたはハードマスク材料）に選択的に整合する。
したがって、一実施形態では、下地の金属およびＩＬＤグリッドはブロックコポリマー（ＢＣＰ、すなわちポリマーＡ／ポリマーＢ）内に再生成される。これは、ＢＣＰピッチが下地のグレーティングピッチと同程度である場合に特にそうであり得る。ポリマーグリッド（ポリマーＡ／ポリマーＢ）は、一実施形態では、高度によく整合したグリッドからの特定の小さなずれに対して頑強である。例えば、小さいプラグが、高度によく整合したグリッドが金属を有するであろう場所に酸化物または同様の材料を効果的に配置する場合には、高度によく整合したポリマーＡ／ポリマーＢグリッドを依然として達成することができる。しかしながら、ＩＬＤライングレーティングは、一実施形態では、ＩＬＤバックボーンの金属破壊を伴わない理想化されたグレーティング構造であるため、そのような場合は、両方のタイプのポリマー（ＡおよびＢ）がＩＬＤなどの材料に露出されるが１つのタイプだけが金属に露出されるので、ＩＬＤ表面を中性にすることが必要であり得る。
一実施形態では、コーティングされたポリマー（ポリマーＡ／Ｂ）の厚さは、その場所に最終的に形成されるＩＬＤの最終的な厚さとほぼ同じか、それよりわずかに厚い。一実施形態では、以下により詳細に説明するように、ポリマーグリッドは、エッチレジストとしてではなく、むしろ最終的にその周囲に恒久的ＩＬＤ層を成長させるための足場として形成される。このように、ポリマー（Ａ／Ｂ）の厚さは、その後に形成される恒久的ＩＬＤ層の最終的な厚さを画定するために使用することができるので、重要であり得る。すなわち、一実施形態では、図１１Ｂに示すポリマーグレーティングは、最終的にほぼ同じ厚さのＩＬＤグレーティングと置き換えられる。
一実施形態では、上述のように、図２のポリマーＡ／ポリマーＢのグリッドはブロックコポリマーである。そのような一実施形態では、ブロックコポリマー分子は、図１０Ｄに関連して上述したものなどである。一実施形態では、第１の例として（図１１Ｂに示すように）、２つのブロックコポリマーにおいて、ブロックがほぼ同じ長さである場合には、交互に配置されたポリマーＡラインとポリマーＢラインのグリッド状パターンが生成される。別の実施形態では、第２の例（図示せず）として、２つのブロックコポリマーにおいて、一方のブロックが他方よりも長いが他方よりも長すぎない場合には、垂直カラム状構造を形成することができる。カラム状構造では、ブロックコポリマー分子は、カラムの内部にミクロ相分離したそれらのより短いポリマーブロックと、カラムから離れて延在しカラムを囲むそれらのより長いポリマーブロックと、整合することができる。例えば、ポリマーＡのブロックがポリマーＢのブロックよりも長いがそれほど長くはない場合であれば、多くのブロックコポリマー分子がポリマーＡのより長いブロックを有する相によって囲まれたカラム状構造を形成するポリマーＢのそれらのより短いブロックと整合するカラム状構造を形成することができる。これが十分な大きさの領域で起こると、ほぼ六角形に充填されたカラム状構造の２次元アレイを形成することができる。
一実施形態では、ポリマーＡ／ポリマーＢのグレーティングは、図１０Ｄに関連して上述したように、例えばブラシまたは他のコーティングプロセスによって塗布されたブロックコポリマー材料を含む未組織化ブロックコポリマー層部分として最初に塗布される。そのような実施形態では、図１０Ｄに関連して上述したように、ミクロ相分離および／または自己組織化を開始し、加速し、質を高め、または他の方法で促進するために、未組織化ブロックコポリマーにアニーリング処理を施す。
図１１Ｃは、本開示の一実施形態による、１種類のポリマーの除去後の図１１Ｂの構造の平面図および対応する断面図である。図１１Ｃを参照すると、ポリマーＢが除去されて金属ライン１１０２（または金属ライン１１０２上に形成されたハードマスク層またはキャップ層）が再露出され、一方、ポリマーＡがＩＬＤライン１１０４内に保持されて構造１１１２が形成される。一実施形態では、深紫外線（ＤＵＶ）フラッド露光とそれに続くウェットエッチングまたは選択的ドライエッチングを使用して、ポリマーＢを選択的に除去する。金属ライン１１０２からのポリマーの最初の除去（図示）の代わりに、ＩＬＤラインからの除去を最初に行ってもよいことを理解されたい。
図１１Ｄは、本開示の一実施形態による、金属ライン１１０２の上に犠牲材料層を形成した後の図１１Ｃの構造の平面図および対応する断面図である。平面図ならびに対応する断面図（ｂ）を参照すると、構造１１１４は、金属ライン１１０２の上方またはその上、ならびにＩＬＤライン１１０４の上方またはその上に形成されたポリマーＡラインの間に形成された犠牲Ｂ層を含む。一実施形態では、断面図（ａ）を参照すると、低温堆積は、例えばコンフォーマル層１１１６としての酸化物（例えばＴｉＯｘ）または他の犠牲材料で、ポリマーＡライン間のトレンチを充填する。次に、コンフォーマル層１１１６は、ドライエッチングまたは化学機械平坦化（ＣＭＰ）プロセスによって金属ライン１１０２の上の領域に限定される。いくつかの実施形態では、材料が最終的に恒久的ＩＬＤ材料で置き換えられるので、結果として生じる層は、本明細書では犠牲Ｂと呼ばれる。しかしながら、他の実施形態では、代わりにこの段階で恒久的ＩＬＤ材料を形成できることを理解されたい。犠牲材料が使用される場合、一実施形態では、犠牲材料は、必要な堆積特性、熱安定性、およびプロセスで使用される他の材料に対するエッチング選択性を有する。
図１１Ｅは、本開示の一実施形態による、ポリマーＡを恒久的層間誘電体（ＩＬＤ）材料で置き換えた後の図１１Ｄの構造の平面図および対応する断面図である。平面図および対応する断面図（ｃ）を参照すると、構造１１１８は、ＩＬＤライン１１０４上またはその上方および犠牲Ｂ材料ラインの間に恒久的層間誘電体（ＩＬＤ）ライン１１２０を含む。一実施形態では、断面図（ａ）に示すように、ポリマーＡラインが除去される。次に、断面図（ｂ）を参照すると、ＩＬＤ材料層１１１９が、結果として生じる構造の上にコンフォーマルに形成される。次に、コンフォーマル層１１１９は、ドライエッチングまたは化学機械平坦化（ＣＭＰ）プロセスによってＩＬＤライン１１０４の上の領域に限定される。一実施形態では、構造１１１８は、図１１Ｂのポリマー（Ａ／Ｂ）のグレーティングを、下地の金属グレーティングと同程度でかつ下地のグレーティングと整合された非常に厚い材料グレーティング（例えば恒久的ＩＬＤ１１２０および犠牲Ｂ）と効果的に置き換える。以下でさらに詳細に説明するように、２つの異なる材料を使用して、プラグおよびビアの可能な位置を最終的に画定することができる。
図１１Ｆは、本開示の一実施形態による、恒久的ＩＬＤライン上への選択的ハードマスク形成後の図１１Ｅの構造の平面図および対応する断面図である。平面図および対応する断面図（ｃ）を参照すると、構造１１２２は、恒久的層間誘電体（ＩＬＤ）ライン１１２０上に形成されたハードマスク層１１２４を含む。一実施形態では、断面図（ｃ）を参照すると、選択的成長プロセスを用いて、恒久的ＩＬＤライン１１２０の表面に限定されるようにハードマスク層１１２４を形成する。別の実施形態では、リセスされた恒久的ＩＬＤライン１１２０を有する構造上にコンフォーマル材料層１１２３が最初に形成される（断面図（ａ））。次に、コンフォーマル層１１２３に時限エッチングおよび／またはＣＭＰプロセスを施して、ハードマスク層１１２４を形成する（断面図（ｂ））。後者の場合、ＩＬＤライン１１２０は犠牲Ｂ材料に対してリセスされ、次いで非コンフォーマル（平坦化）ハードマスク１１２３が結果として生じるグレーティング上に堆積される。ハードマスクの時限エッチングまたは研磨工程が犠牲Ｂ材料から材料１１２３を選択的に除去するように、材料１１２３はリセスされたＩＬＤライン１１２０上よりも犠牲Ｂライン上でより薄い。
図１１Ｇは、本開示の一実施形態による、犠牲Ｂラインの除去および恒久的ＩＬＤライン１１２８との置換後の図１１Ｆの構造の平面図および対応する断面図である。平面図および対応する断面図（ｃ）を参照すると、構造１１２６は、図１１Ｆの犠牲Ｂラインの代わりに、すなわち金属ライン１１０２の上にそれと整合して、恒久的ＩＬＤライン１１２８を含む。一実施形態では、犠牲Ｂ材料が除去され（断面図（ａ））、例えばコンフォーマル層の堆積およびその後の時限エッチングまたはＣＭＰ処理（断面図（ｂ））によって、恒久的ＩＬＤライン１１２８（断面図（ｃ））と置き換えられる。一実施形態では、結果として得られる構造１１２６は、均一なＩＬＤ材料（恒久的ＩＬＤライン１１２０＋恒久的ＩＬＤライン１１２８）を含み、すべての可能なプラグの位置がハードマスク１１２４で覆われ、すべての可能なビアが露出した恒久的ＩＬＤライン１１２８の領域にある。そのような一実施形態では、恒久的ＩＬＤライン１１２０および恒久的ＩＬＤライン１１２８は同じ材料からなる。別のそのような実施形態では、恒久的ＩＬＤライン１１２０および恒久的ＩＬＤライン１１２８は異なるＩＬＤ材料からなる。いずれの場合も、特定の実施形態では、恒久的ＩＬＤライン１１２０の材料と恒久的ＩＬＤライン１１２８の材料との間のシームなどの違いが最終構造１１２６において観察され得る。例示的なシーム１１９９が、例示を目的として図１１Ｆに示されている。
図１１Ｈは、本開示の一実施形態による、トレンチ形成（例えば、グレーティング画定）後の図１１Ｇの構造の平面図および対応する断面図である。平面図ならびにそれぞれ軸線ａ−ａ'、ｂ−ｂ'、ｃ−ｃ'およびｄ−ｄ'に沿った対応する断面図（ａ）〜（ｄ）を参照すると、金属ラインのパターン間の領域を最終的に画定するための構造１１３０内のグレーティングは、図１１Ｇのグレーティングに垂直に、図１１Ｇの構造内にトレンチ１１３２を形成することによって画定される。一実施形態では、トレンチ１１３２は、以前の構造の犠牲グレーティングにグレーティングパターンをパターニングおよびエッチングすることによって形成される。一実施形態では、グリッドが形成され、効果的に、最終的に形成された金属ラインの間のすべてのスペースの位置をすべてのプラグおよびビアと共に同時に画定する。一実施形態では、トレンチ１１３２は、下地のＩＬＤライン１１０４および金属ライン１１０２の一部を露出させる。
図１１Ｉは、本開示の一実施形態による、図１１Ｈのトレンチ内に犠牲材料グレーティングを形成した後の図１１Ｈの構造の平面図および対応する断面図である。平面図およびそれぞれ軸線ａ−ａ'、ｂ−ｂ'、ｃ−ｃ'およびｄ−ｄ'に沿った対応する断面図（ａ）〜（ｄ）を参照すると、図１１Ｈの構造のトレンチ１１３２内に層間誘電体層または犠牲層である材料層１１３４が形成されている。一実施形態では、材料層１１３４は、恒久的ＩＬＤ材料または犠牲層（例えば、エアギャップを製造する場合には後で除去することができる）を用いたコンフォーマルな堆積およびその後の時限エッチングもしくはＣＭＰによって形成される。前者の場合、材料層１１３４は、最終的に、同じ金属層上に続いて形成された平行な金属ラインの間のＩＬＤ材料になる。後者の場合、図示するように、材料は犠牲Ｃ材料と呼ばれることがある。一実施形態では、材料層１１３４は、他のＩＬＤ材料およびハードマスク層１１２８に対して高いエッチング選択性を有する。
図１１Ｊは、本開示の一実施形態による、マスクの形成およびパターニング、ならびにそれに続くビア位置のエッチングの後の図１１Ｉの構造の平面図および対応する断面図である。平面図ならびにそれぞれ軸線ａ−ａ'およびｂ−ｂ'に沿った対応する断面図（ａ）および（ｂ）を参照すると、図１１Ｉの構造上にマスク１１３６が形成されている。マスクは、その中に形成された開口部１１３７を有するように、例えばリソグラフィプロセスによってパターニングされる。一実施形態では、開口部は、所望のビアパターニングに基づいて決定される。すなわち、この段階で、（例えば、プレースホルダとしての）可能性のあるすべてのビアおよびプラグがパターニングされており、上方または下方の最終的な金属層に対して自己整合している。ここで、ビアおよびプラグ位置のサブセットは、金属ライン位置をエッチングするための位置と同様に、保存のために選択される。一実施形態では、ＡｒＦレジスト、ＥＵＶレジスト、または電子ビームレジストを使用して、エッチングされるビアを切断または選択する、すなわち金属ライン１１０２の露出部分の位置で選択する。ハードマスク１１２４および材料層１１３４は、ビアの形状および位置を決定する実際のエッチングマスクとして機能することを理解されたい。マスク１１３６は、残りのビアがエッチングされるのを阻止するためだけに役立つ。このように、選択されたビア位置（すなわち、金属ライン１１０２の露出部分の真上の開口部１１３７の部分） の周囲の材料（例えば、ハードマスク１１２４および材料層１１３４）が、最終的なビア製造のために、金属ライン１１０２の選択された部分の上のＩＬＤライン１１２８を除去するために使用されるエッチングプロセスに対して耐性があるので、開口部１１３７サイズの許容誤差が緩和される。一実施形態では、マスク１１３６は、トポグラフィックマスキング部分１１３６Ｃ、反射防止コーティング（ＡＲＣ）層１１３６Ｂ、およびフォトレジスト層１１３６Ａからなる。そのような特定の実施形態では、トポグラフィックマスキング部分１３６Ｃは炭素ハードマスク（ＣＨＭ）層であり、反射防止コーティング層１３６ＢはシリコンＡＲＣ層である。
図１１Ｋは、本開示の一実施形態による、マスクおよびハードマスクの除去、その後のプラグのパターニングおよびエッチング後の図１１Ｊの構造の平面図および対応する断面図である。平面図ならびにそれぞれ軸線ａ−ａ'およびｂ−ｂ'に沿った対応する断面図（ａ）および（ｂ）を参照すると、図１１Ｊに示すマスク１１３６は、ビア位置パターニングの後に除去される。続いて、第２のマスク１１３８が形成され、選択されたプラグ位置を覆うようにパターニングされる。具体的には、一実施形態では、図１１Ｋに示すように、ハードマスク１１２４の一部は、プラグが最終的に形成される位置に保存される。すなわち、この段階では、ハードマスクプラグの形のすべての可能なプラグが存在する。図１１Ｋのパターニング工程は、プラグの保存のために選択された部分を除くすべてのハードマスク１１２４部分を除去するのに役立つ。パターニングは、例えば一体化誘電体層として、ＩＬＤライン１１２０、１１２８のかなりの部分を効果的に露出させる。
図１１Ｌは、本開示の一実施形態による、マスク除去および金属ライントレンチエッチング後の図１１Ｋの構造の平面図および対応する断面図である。平面図ならびにそれぞれ軸線ａ−ａ'およびｂ−ｂ'に沿った対応する断面図（ａ）および（ｂ）を参照すると、図１１Ｋに示すマスク１１３８は、ビア位置パターニングの後に除去される。続いて、ＩＬＤライン１１２０、１１２８の露出部分の部分エッチングが行われて、リセスされたＩＬＤライン１１２０'、１１２８'が形成される。リセスの範囲は、所望の金属ラインの厚さの深さを目標とした時限エッチングプロセスに基づくことができる。図１１Ｌに示すように、保存されたハードマスク１１２４部分によって保護されたＩＬＤライン１１２０の部分は、エッチングによってリセスされない。さらに、材料層１１３４（犠牲材料または恒久的ＩＬＤ材料であり得る）もまたエッチングまたはリセスされない。ビア位置が（金属ライン１１０２の露出部分で）既にエッチングされており、プラグが（ハードマスク１１２４が保存されている位置で）既にエッチングされているので、図１１Ｌに示すプロセスにリソグラフィ工程は必要ないことを理解されたい。
図１１Ｍは、本開示の一実施形態による、金属ラインの堆積および研磨後の図１１Ｌの構造の平面図および対応する断面図である。平面図ならびにそれぞれ軸線ａ−ａ'およびｂ−ｂ'に沿った対応する断面図（ａ）および（ｂ）を参照すると、金属相互接続ラインを形成するための金属は、図１１Ｌの構造の上にコンフォーマルに形成される。次に、例えばＣＭＰによって金属を平坦化して金属ライン１１４０を形成する。金属ラインは、所定のビア位置を介して下地の金属ラインと結合され、保存プラグ１１４２、１１４４によって分離される。金属（例えば、銅および関連するバリア層およびシード層）の堆積および平坦化プロセスは、標準的なＢＥＯＬデュアルダマシンプロセスのそれであってもよい。その後の製造工程で、材料層ライン１１３４を除去して、結果として生じる金属ライン１１４０の間にエアギャップを設けることができることを理解されたい。
図１１Ｍの構造は、その後に続く金属ライン／ビアおよびＩＬＤ層を形成するための下地としてその後使用することができる。あるいは、図１１Ｍの構造は、集積回路内の最終金属相互接続層を表してもよい。上記の処理工程は代替的順序で実施されてもよく、すべての工程が実行される必要はなく、および／または追加の処理工程が実行されてもよいことを理解されたい。さらに、上記のプロセスフローは指向性自己組織化（ＤＳＡ）の用途に焦点を当てていたが、代わりに選択成長プロセスをプロセスフローの１つまたは複数の位置で使用することができる。いずれにせよ、結果として得られる構造は、下地の金属ラインを直接中心とするビアの製造を可能にする。すなわち、ビアは、例えば不完全な選択的エッチング処理のために、下地の金属ラインよりも広く、またはより狭くなるか、または同じ厚さになり得る。それにもかかわらず、一実施形態では、ビアの中心は金属ラインの中心と直接整合（一致）している。したがって、一実施形態では、そうでなければ許容されなければならない従来のリソグラフィ／デュアルダマシンパターニングによるオフセットは、本明細書で説明される結果として得られる構造に対する要因ではない。
本開示の一実施形態によれば、自己整合ＤＳＡトリブロックボトムアップ手法が説明される。本明細書に記載の１つまたは複数の実施形態は、自己整合ビアまたはコンタクト用のトリブロックコポリマーに関する。より進歩したブロックコポリマーの使用および指向性自己組織化戦略によって、下地のタイトなメタル層への整合を達成することができる。本明細書に記載の実施形態は、コスト、スケーラビリティ、パターン配置誤差、および可変性を改善するために実施することができる。
一般に、本明細書に記載の１つまたは複数の実施形態は、「自己整合フォトバケット」への相分離を達成するためのトリブロックコポリマー材料の三相の使用を含み、例えば、整合フォトバケットを生成するための自己整合トリブロックコポリマーの使用が記載される。フォトバケットの製造および使用を目的とした追加の実施形態は、図１２Ａ〜図１２Ｋの本実施形態を超える実施形態で以下により詳細に説明される。しかしながら、実施形態はフォトバケットの概念に限定されず、ボトムアップおよび／または指向性自己組織化（ＤＳＡ）手法を使用して製造された予め形成されたフィーチャを有する構造への広範囲の応用を有することを理解されたい。
図１２Ａ〜図１２Ｃは、本開示の一実施形態による、トリブロックコポリマーを使用してバックエンドオブライン（ＢＥＯＬ）相互接続のための自己整合ビアまたはコンタクトを形成する方法における様々な工程を表す斜視断面図である。
図１２Ａを参照すると、半導体構造層１２００は、交互に配置された金属ライン１２０２と層間誘電体（ＩＬＤ）ライン１２０４のグレーティングパターンを有する。構造１２００は、第１の分子種１２０６を用いた第１の分子ブラシ工程（ｉ）で処理することができる。構造１２００はまた、第２の分子種１２０８を用いた第２の分子ブラシ工程（ｉｉ）で処理することができる。工程（ｉ）および（ｉｉ）の順序は逆にすることができ、あるいは実質的に同時に実行することさえできることを理解されたい。
図１２Ｂを参照すると、分子ブラシ工程は、交互に配置された金属ライン１２０２およびＩＬＤライン１２０４のための派生表面を変更または提供するために実行することができる。例えば、金属ライン１２０２の表面は、金属ライン１２０２上にＡ／Ｂ表面１２１０を有するように処理することができる。ＩＬＤライン１２０４の表面は、ＩＬＤライン１２０４上にＣ面１２１２を有するように処理することができる。
図１２Ｃを参照すると、図１２Ｂの構造は、トリブロックブロックコポリマー（トリブロックＢＣＰ）１２１４の適用、および場合によってはその後の分離処理を含む処理工程（ｉｉｉ）で処理されて分離構造１２２０を形成することができる。分離構造１２２０は、ＩＬＤライン１２０４の上に分離トリブロックＢＣＰの第１の領域１２２２を含む。分離トリブロックＢＣＰの交互に配置された第２の領域１２２４および第３の領域１２２６は、金属ライン１２０２の上にある。分離構造１２２０を形成するために、下地のパターン（グラフエピタキシーで使用されるような同一平面パターンではない）のみがトリブロックコポリマー１２１４の組織化を導くために使用されるので、トリブロックコポリマー１２１４の３つのブロックの最終的な配置は化学エピタキシーに基づく。
図１２Ａ〜図１２Ｃをまとめて参照すると、一実施形態では、バックエンドオブライン（ＢＥＯＬ）半導体構造メタライゼーション層の指向性自己組織化のための構造１２２０は、基板（図示していないが、以下で説明しており、ＩＬＤライン１２０４および金属ライン１２０２の下にあると理解される）を含む。下側メタライゼーション層は、基板の上に配置された交互に配置された金属ライン１２０２および誘電体ライン１２０４を含む。トリブロックコポリマー層１２１４が下側メタライゼーション層の上に配置されている。トリブロックコポリマー層は、下側メタライゼーション層の誘電体ライン１２０４の上に配置された第１の分離ブロック成分１２２２を含む。トリブロックコポリマー層は、下側メタライゼーション層の金属ライン１２０２の上に交互に配置された第２の分離ブロック成分１２２４および第３の分離ブロック成分１２２６を含む。
一実施形態では、トリブロックコポリマー層１２１４の第３の分離ブロック１２２６成分は感光性である。一実施形態では、トリブロックコポリマー層１２１４は、約５〜１００ナノメートルの範囲の厚さに形成される。一実施形態では、トリブロックコポリマー層１２１４は、ポリスチレンおよび他のポリビニルアレーン、ポリイソプレンおよび他のポリオレフィン、ポリメタクリレートおよび他のポリエステル、ポリジメチルシロキサン（ＰＤＭＳ）および関連するＳｉ系ポリマー、ポリフェロセニルシラン、ポリエチレンオキサイド（ＰＥＯ）および関連するポリエーテル、ならびにポリビニルピリジンのうちのいずれか３つからなる群から選択されるトリブロックコポリマー種を含む。一実施形態では、図２１Ｃに示すように（そして図１２Ｈに関連して以下に説明するように）、交互に配置された第２の分離ブロック成分１２２４および第３の分離ブロック成分１２２６は約１：１の比を有する。別の実施形態では、交互に配置された第２の分離ブロック成分１２２４と第３の分離ブロック成分１２２６は、第２の分離ブロック成分１２２４対第３の分離ブロック成分１２２６の比Ｘ：１を有し、ここでＸは１より大きく、図１２Ｉに関連して以下に説明されるように、第３の分離ブロック成分１２２６は、第２の分離ブロック成分によって囲まれるカラム状構造を有する。別の実施形態では、トリブロックコポリマー層１２１４は、所望のモルフォロジーを達成するために、Ａ、Ｂ、および／またはＣのホモポリマー、あるいはＡ−Ｂ、Ｂ−Ｃ、またはＡ−Ｃ成分のジブロックＢＣＰの混合である。
一実施形態では、構造１２２０は、下側メタライゼーション層の誘電体ライン１２０４上に配置された第１の分子ブラシ層１２１２をさらに含む。その実施形態では、第１の分離ブロック成分１２２２は第１の分子ブラシ層上に配置される。一実施形態では、構造１２２０はまた、下側メタライゼーション層の金属ライン１０２上に配置された第２の異なる分子ブラシ層１２１０も含む。第２の分子ブラシ層１２１０上に、第２の分離ブロック成分１２２４と第３の分離ブロック成分１２２６とが交互に配置されている。一実施形態では、第１の分子ブラシ層１２１２は、−ＳＨ、−ＰＯ３Ｈ２、−ＣＯ２Ｈ、−ＮＲＨ、−ＮＲＲ'、および−Ｓｉ（ＯＲ）３からなる群から選択される頭部基を有するポリスチレンを含む分子種１２０８を含み、第２の分子ブラシ層１２１０は、−ＳＨ、−ＰＯ３Ｈ２、−ＣＯ２Ｈ、−ＮＲＨ、−ＮＲＲ'、および−Ｓｉ（ＯＲ）３からなる群から選択される頭部基を有するポリメタクリレートを含む分子種１２０６を含む。
一実施形態では、下側メタライゼーション層の交互に配置された金属ライン１２０２および誘電体ライン１２０４は、一定のピッチを有するグレーティングパターンを有する。一実施形態では、トリブロックコポリマー層１２１４の第３の分離ブロック成分１２２６は、下側メタライゼーション層の上のメタライゼーション層に対するすべての可能なビア位置を画定する。一実施形態では、トリブロックコポリマー層１２１４の第３の分離ブロック成分１２２６は、極紫外線（ＥＵＶ）源または電子ビーム源に対して感光性である。
図１２Ｄは、本開示の一実施形態による、トリブロックコポリマーを使用してバックエンドオブライン（ＢＥＯＬ）相互接続のための自己整合ビアまたはコンタクトを形成する方法における工程を表す斜視断面図である。
図１２Ｄを参照すると、図１２Ｃの構造１２２０の第３の分離ブロック成分１２２６のすべての部分が除去されている。そのような一実施形態では、第３の分離ブロック成分１２２６のすべての部分の除去は、後にその下地のメタライゼーションの上に形成することができるすべての可能なビア位置を開口する。特定の設計に必要なビア位置のみを選択することを最終的に可能にするために、開口部をフォトレジスト層で充填することができる。図１２Ｄの場合、構造１２２０の第３の分離ブロック成分１２２６は、感光性であってもよいが、そうである必要はないことを理解されたいが、それは、図１２Ｃの構造１２２０の第３の分離ブロック成分１２２６のすべての部分の除去は、選択的エッチング（例えば、第１の分離ブロック成分１２２２および第２の分離ブロック成分１２２４に対して選択的）のみによって実行され得るからである。そのような一実施形態では、選択的エッチングは、選択的ドライエッチングまたは選択的ウェットエッチング、あるいはその両方を使用して実行することができる。
図１２Ｅは、本開示の別の実施形態による、トリブロックコポリマーを使用してバックエンドオブライン（ＢＥＯＬ）相互接続のための自己整合ビアまたはコンタクトを形成する別の方法における工程を表す斜視断面図である。
図１２Ｅを参照すると、図１２Ｃの構造１２２０の第３の分離ブロック成分１２２６の選択部分のみが除去されている。そのような一実施形態では、第３の分離ブロック成分１２２６の選択部分のみの除去は、特定の設計に必要な下地のメタライゼーション層の上のそれらのビア位置のみである。図１２Ｅの場合、構造１２２０の第３の分離ブロック成分１２２６は感光性であり、位置選択は局所的であるが非常に耐性のあるリソグラフィ露光を使用して実行されることを理解されたい。位置１２２６に隣接する隣接材料１２２２、１２２４は、一実施形態では、成分１２２６の除去部分のための位置を選択するために使用されるリソグラフィに対して感光性ではないので、露光は許容できると説明することができる。
図１２Ｆは、本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための自己整合ビアまたはコンタクトを形成するためのトリブロックコポリマーを示す。
図１２Ｆを参照すると、分離されたトリブロックＢＣＰ １２５０は部分１２２２、１２２４、１２２６によって軸線１２５２に沿って分割されてもよい。非対称配置などの他の分割配置も可能であり得ることを理解されたい。一実施形態では、成分１２２２、１２２４、１２２６の間にエッチング選択性があり、それは他の２つの成分に対して１つの成分について１０：１という非常に大きなエッチング選択性であり得る。一実施形態では、トリブロックＢＣＰ １２５０の使用は、パターンの忠実度を向上させ、限界寸法（ＣＤ）のばらつきを低減することができる。一実施形態では、１９３ナノメートル液浸リソグラフィ（１９３ｉ）または極紫外線リソグラフィ（ＥＵＶＬ）プロセスを補完する自己整合戦略を可能にするために分離トリブロックＢＣＰ １２５０を実施することができる。
通常、トリブロックコポリマーのブロックは各々異なる化学的性質を有してもよいことを理解されたい。一例として、ブロックのうちの１つは比較的より疎水性（例えば撥水性）であってもよく、２つのブロックは比較的より親水性（吸水性）であってもよく、またはその逆であってもよい。少なくとも概念的には、ブロックのうちの１つは油に比較的類似していてもよく、他の２つのブロックは水に比較的類似していてもよく、またはその逆であってもよい。親水性−疎水性の違いであろうとなかろうと、ポリマーの異なるブロック間の化学的性質のそのような違いは、ブロックコポリマー分子を自己組織化させることがある。例えば、自己組織化はポリマーブロックのミクロ相分離に基づいてもよい。概念的には、これは一般に混和性ではない油と水の相分離に類似してもよい。
同様に、ポリマーブロック間の親水性の差は、互いに化学的嫌悪のために異なるポリマーブロックが互いに「分離」しようとするおおよそ類似のミクロ相分離を引き起こすことができる。しかしながら、一実施形態では、ポリマーブロックは互いに共有結合しているので、それらは巨視的規模で完全に分離することはできない。むしろ、所与の種類のポリマーブロックは、極めて小さい（例えば、ナノサイズの）領域または相において、同じ種類の他の分子のポリマーブロックと分離または集塊する傾向があり得る。領域またはミクロ相の特定のサイズおよび形状は、一般に少なくとも部分的にポリマーブロックの相対長さに依存する。一実施形態では、一例として、図１２Ｃ、図１２Ｈ、および図１２Ｉは、トリブロックコポリマーのための可能なアセンブリ方式を示す。
予め形成されたビアまたはプラグ位置を開口するのに必要なパターンを比較的小さくすることができ、それによってリソグラフィプロセスのオーバーレイマージンを増加させることができることを理解されたい。パターンフィーチャは、均一サイズで作製することができ、それによって、直接描画電子ビームおよび／または光リソグラフィによる光近接効果補正（ＯＰＣ）の複雑さに対するスキャン時間を短縮することができる。パターンフィーチャを浅くすることもでき、これによりパターニング解像度を向上させることができる。続いて行われるエッチングプロセスは、等方性化学選択エッチングであってもよい。そのようなエッチングプロセスは、さもなければプロファイルおよび限界寸法に関連することを軽減し、そしてドライエッチング手法に典型的に関連する異方性の問題を軽減する。そのようなエッチングプロセスはまた、他の選択的除去手法と比較して、機器およびスループットの観点から相対的にはるかに安価である。
以下は、自己整合ビアおよび金属パターニングの方法における様々な工程を表す集積回路層の部分を説明する。特に、図１２Ｇおよび図１２Ｈは本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための自己整合ビアまたはコンタクトを形成するためのトリブロックコポリマーを使用する方法における様々な工程を表す平面図および対応する断面図である。
図１２Ｇは、本開示の一実施形態による、前の層のメタライゼーション構造の選択肢のａ−ａ'軸線に沿った平面図および対応する断面図を示す。平面図および対応する断面図の選択肢（ａ）を参照すると、開始構造１２６０は、金属ライン１２６２のパターンおよび層間誘電体（ＩＬＤ）ライン１２６４を含む。自己組織化材料が最終的に形成される場合、図１２Ｇに示すように、開始構造１２６０は、一定のピッチで離間し一定の幅を有する金属ラインを用いてグレーティング状パターンにパターニングすることができる。断面図（ａ）の場合、金属ライン１２６２および層間誘電体（ＩＬＤ）ライン１２６４のパターンは互いに平面的である。一例として断面図に示されているライン１２６２'のように、ラインのいくつかは下地のビアと関連付けられてもよい。
図１２Ｇを再度参照すると、代替的な選択肢（ｂ）〜（ｆ）は、金属ライン１２６２および層間誘電体ライン１２６４の一方または両方の表面上に追加の薄膜が形成される（例えば、堆積され、成長し、または前のパターニングプロセスから残っているアーチファクトとして残される）状況に対処する。例（ｂ）では、追加の薄膜１２６６が層間誘電体ライン１２６４上に配置されている。例（ｃ）では、追加の薄膜１２６８が金属ライン１２６２上に配置されている。例（ｄ）では、追加の薄膜１２６６が層間誘電体ライン１２６４上に配置され、追加の薄膜１２６８が金属ライン１２６２上に配置されている。さらに、金属ライン１２６２および層間誘電体ライン１２６４は、（ａ）では同一平面上に描かれているが、他の実施形態では、それらは同一平面上にはない。例えば、（ｅ）では、金属ライン１２６２が層間誘電体ライン１２６４の上方に突出している。例（ｆ）では、金属ライン１２６２が層間誘電体ライン１２６４の下方にリセスされている。
例（ｂ）〜（ｄ）を再び参照すると、追加の層（例えば、層１２６６または１２６８）をハードマスク（ＨＭ）または保護層として使用することができ、あるいは後続の処理工程に関連して以下に説明する自己組織化を可能にするために使用することができる。そのような追加の層はまた、ＩＬＤラインをさらなる処理から保護するために使用されてもよい。さらに、金属ラインの上に別の材料を選択的に堆積することは、同様の理由で有益であり得る。例（ｅ）および（ｆ）を再び参照すると、ＩＬＤラインまたは金属ラインのいずれかを、一方または両方の表面上に保護／ＨＭ材料の任意の組み合わせでリセスすることも可能であり得る。全体として、この段階では、指向性自己組織化プロセスのために最終的に下地の表面を準備するための多数の選択肢が存在する。
図１２Ｈを参照すると、トリブロックコポリマー層１２７０が図１２Ｇの構造（例えば平面図および断面構造（ａ））上に形成されている。トリブロックコポリマー層１２７０は、ＩＬＤライン１２６４の上に形成された領域１２７２を有するように、および金属ライン１２６２の上に形成された交互に配置された第２の領域１２７４および第３の領域１２７６を有するように分離される。
図１２Ｈのｂ−ｂ'軸線に沿った断面図を参照すると、第３の領域１２７６は金属ライン１２６２の上に示され、第１の領域１２７２はＩＬＤライン１２６４の上に示されている。一実施形態によれば、第１の領域１２７２とＩＬＤライン１２６４との間にも示されているのは、分子ブラシ層の残りであり得る層１２８０である。しかしながら、層１２８０が存在しなくてもよいことを理解されたい。一実施形態によれば、第３の領域１２７６は、金属ライン１２６２上に直接形成されているように示されている。しかしながら、分子ブラシ層の残りが第３の領域１２７６と金属ライン１２６２との間にあってもよいことを理解されたい。
図１２Ｈのｃ−ｃ'軸線に沿った断面図を参照すると、第２の領域１２７４は金属ライン１２６２の上に示されており、第１の領域１２７２はＩＬＤライン１２６４の上に示されている。一実施形態によれば、第１の領域１２７２とＩＬＤライン１２６４との間にも示されているのは、分子ブラシ層の残りであり得る層１２８０である。しかしながら、層１２８０が存在しなくてもよいことを理解されたい。一実施形態によれば、第２の領域１２７４と金属ライン１２６２との間にも示されているのは、分子ブラシ層の残りであり得る層１２８２である。しかしながら、層１２８２が存在しなくてもよいことを理解されたい。領域１２７６は感光性として形成されてもよく、または感光性材料によって置き換えられてもよいこともまた理解されたい。
したがって、一実施形態では、下地の金属およびＩＬＤグリッドはブロックコポリマー（ＢＣＰ）内に再生成される。これは、ＢＣＰピッチが下地のグレーティングピッチと同程度である場合に特にそうであり得る。一実施形態では、ポリマーグリッドは、そのように高度に良好に整合されたグリッドからの特定の小さなずれに対して頑強である。例えば、小さいプラグが、高度に良好に整合したグリッドが金属を有するであろう場所に酸化物または同様の材料を効果的に配置する場合には、本質的に高度に良好に整合したブロックコポリマーグリッドが依然として達成できる。
一実施形態では、再び図１２Ｈを参照すると、コーティングされたトリブロックコポリマー層１２７０の厚さは、その場所に最終的に形成されるＩＬＤの最終厚さとほぼ同じか、それよりわずかに厚い。一実施形態では、以下により詳細に説明するように、ポリマーグリッドは、エッチレジストとしてではなく、むしろ最終的にその周囲に恒久的ＩＬＤ層を成長させるための足場として形成される。このように、トリブロックコポリマー層１２７０の厚さは、その後に形成される恒久的ＩＬＤ層の最終的な厚さを画定するために使用することができるので、重要となり得る。すなわち、一実施形態では、図１２Ｈに示すポリマーグレーティングは、最終的にほぼ同じ厚さのＩＬＤ／金属ライングレーティングと置き換えられる。
一実施形態では、トリブロックコポリマー層１２７０分子は、共有結合したモノマーの鎖から形成されたポリマー分子である。トリブロックコポリマーには、３つの異なる種類のモノマーがあり、これらの異なる種類のモノマーは、主に、異なるブロックまたは連続するモノマーの配列内に含まれる。一実施形態では、トリブロックコポリマー層１２７０は、例えば、ブラシまたは他のコーティングプロセスによって塗布されたブロックコポリマー材料を含む、未組織化ブロックコポリマー層部分として最初に塗布される。未組織化の態様は、堆積時に、ブロックコポリマーがまだ実質的に相分離および／または自己組織化してナノ構造を形成していないシナリオを指す。この未組織形態では、ブロックポリマー分子は比較的高度にランダム化され、異なるポリマーブロックは比較的高度にランダムに配向および配置され、これは、図１２Ｈの得られた構造に関連して説明した組織化されたトリブロックコポリマー層１２７０とは対照的である。未組織化ブロックコポリマー層部分は、様々な異なる方法で塗布することができる。一例として、ブロックコポリマーを溶媒に溶解し、次いで表面上にスピンコーティングすることができる。あるいは、未組織化ブロックコポリマーをスプレーコーティング、ディップコーティング、浸漬コーティング、またはその他の方法で表面上にコーティングするか塗布することができる。ブロックコポリマーを塗布する他の方法、ならびに同様の有機コーティングを塗布するための当技術分野において公知の他の方法を潜在的に使用することができる。次いで、未組織化層は、例えば、未組織化ブロックコポリマー層部分のミクロ相分離および／または自己組織化によって、組織化ブロックコポリマー層部分を形成すことができる。ミクロ相分離および／または自己組織化は、ブロックコポリマー分子の再配列および／または再配置を通して、特にトリブロックコポリマー層１２７０を形成するためのブロックコポリマー分子の異なるポリマーブロックの再配列および／または再配置を通して起こる。
そのような一実施形態では、トリブロックコポリマー層１２７０を形成するためのミクロ相分離および／または自己組織化を開始し、加速し、質を高め、またはその他の方法で促進するために、未組織化ブロックコポリマーにアニーリング処理を施すことができる。いくつかの実施形態では、アニーリング処理は、ブロックコポリマーの温度を上昇させるように操作可能である処理を含むことができる。そのような処理の一例は、層をベーキングすること、オーブン中または熱ランプの下で層を加熱すること、層に赤外線を照射すること、あるいは他の方法で層に熱を加えること、または層の温度を上昇させることである。所望の温度上昇は、ブロックコポリマーまたは集積回路基板の他の任意の重要な材料もしくは構造を損傷することなく、ミクロ相分離および／またはブロックポリマーの自己組織化の速度を著しく加速するのに概ね十分である。一般に、加熱は、約５０℃〜約３００℃、または約７５℃〜約２５０℃の範囲であってもよいが、ブロックコポリマーまたは集積回路基板の熱劣化限界を超えない。加熱またはアニーリングは、ミクロ相分離の速度を増大させるためにおよび／またはミクロ相分離の質を向上させるために、ブロックコポリマー分子にエネルギーを与えてそれらをより移動性／可撓性にするのを助けることができる。そのようなミクロ相分離またはブロックコポリマー分子の再配列／再配置は、自己組織化をもたらして極めて小さい（例えば、ナノスケール）構造を形成すことができる。自己組織化は、表面張力、分子の好き嫌い、および他の表面関連および化学関連の力などの力の影響下で起こり得る。
いずれにせよ、いくつかの実施形態では、疎水性−親水性の違いに基づくかそうでないかにかかわらず、ブロックコポリマーの自己組織化を使用して、トリブロックコポリマー層１２７２０の形態で極めて小さい周期構造（例えば、正確に間隔を置いたナノスケール構造またはライン）を形成することができる。いくつかの実施形態では、それらは、最終的にビア開口部を形成するために使用することができるナノスケールラインまたは他のナノスケール構造を形成するために使用することができる。いくつかの実施形態では、ブロックコポリマーの指向性自己組織化を使用して、以下により詳細に記載するように、相互接続と自己整合するビアを形成することができる。
金属ラインの上に形成されるトリブロックコポリマー構造の２つの成分は、１：１の比率を有する必要はない（１：１の比率は図１２Ｃおよび１２Ｈに示されていた）ことを理解されたい。例えば、第３の分離ブロック成分は、第２の成分よりも少ない量で存在してもよく、第２の分離ブロック成分によって囲まれたカラム状構造を有してもよい。図１２Ｉ〜図１２Ｌは、本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための自己整合ビアまたはコンタクトを形成するためのトリブロックコポリマーを使用する方法における様々な工程を表す平面図および対応する断面図である。
図１２Ｉを参照すると、ｄ−ｄ'軸線に沿った平面図および対応する断面図は、第２の成分１２７４よりも少ない量で第３の成分１２７６を示す。第３の分離ブロック成分１２７６は、第２の分離ブロック成分１２７４によって囲まれたカラム状構造を有する。
図１２Ｊを参照すると、平面図は、最終的に上側メタライゼーション構造のためのビア位置を提供するために実行される、第３の分離ブロック成分１２７６のうちの特定のいくつか１２９２のリソグラフィ１２９０選択を示す。
図１２Ｉは未露光の感光性ＤＳＡ構造を効果的に示し、図１２Ｊは露光済みの感光性ＤＳＡ構造を示していることを理解されたい。図１２Ｈとは対照的に、図１２Ｉおよび図１２Ｊは、多くのブロックコポリマー分子が、別のポリマーのより長いブロックを有する相によって囲まれたポリマー形成カラム状構造のうちの１つのそれらのより短いブロックと整合するときに形成することができるカラム状構造の一例を示す。本開示の一実施形態によれば、ＤＳＡ構造の光活性特性は、例えば電子ビームまたはＥＵＶ露光で、１つのタイプのＤＳＡポリマー領域を効果的に「プラグ」または「カット」する能力を提供する。
図１２Ｋを参照すると、平面図が露光ゾーン内の露光／化学増幅領域１２９４を示している。選択性により、唯一の活性な改質は、第３の分離ブロック成分１２７６の露出部分の材料の改質である。図１２Ｋでは既にクリアされているように示されているが、選択領域はまだクリアされていなくてもよいことを理解されたい。
図１２Ｌを参照すると、平面図およびｅ−ｅ'軸線に沿った対応する断面図は、クリア領域１２９４を提供するためのリソグラフィ後の現像を示す。クリア領域１２９４は、最終的にはビア形成に使用することができる。
上記の図１２Ｌ（または図１２Ｃ、図１２Ｄ、図１２Ｅまたは図１２Ｈ）の得られたパターニングされたＤＳＡ構造は、最終的には足場として使用することができ、そこから恒久的な層が最終的に形成される。すなわち、ＤＳＡ材料のいずれも最終構造には存在せず、むしろ最終相互接続構造の直接製造に使用される場合があり得る。そのような一実施形態では、恒久的なＩＬＤがＤＳＡ材料の１つまたは複数の領域を置き換え、その後の処理（金属ライン製造など）が完了する。すなわち、最終的な自己整合ビアおよびプラグ形成のためにすべてのＤＳＡ成分が最終的に除去される可能性がある。他の実施形態では、ＤＳＡ材料の少なくとも一部が最終構造に残っていてもよい。
図１２Ａ〜図１２Ｃ、図１２Ｇ、図１２Ｈおよび図１２Ｉ〜図１２Ｌを再び参照すると、一実施形態では、半導体ダイ用の相互接続構造を製造する方法は、基板上に交互に配置された金属ラインおよび誘電体ラインを有する下側メタライゼーション層を形成するステップを含む。トリブロックコポリマー層が下側メタライゼーション層の上に形成される。トリブロックコポリマー層を分離して、下側メタライゼーション層の誘電体ライン上に第１の分離ブロック成分を形成し、下側メタライゼーション層の金属ライン上に交互に配置された第２および第３の分離ブロック成分を形成する。第３の分離ブロック成分は感光性である。本方法はまた、第３の分離ブロック成分の選択された位置を照射および現像して、下側メタライゼーション層の金属ライン上にビア開口部を設けるステップを含む。
一実施形態では、図１２Ｃおよび図１２Ｈに関連して説明したように、交互に配置された第２および第３の分離ブロック成分は約１：１の比を有する。別の実施形態では、交互に配置された第２および第３の分離ブロック成分は、第２の分離ブロック成分対第３の分離ブロック成分の比Ｘ：１を有し、ここでＸは１より大きい。その実施形態では、図１２Ｉに関連して説明したように、第３の分離ブロック成分は、第２の分離ブロック成分によって囲まれたカラム状構造を有する。
一実施形態では、本方法は、第３の分離ブロック成分の選択位置を照射および現像してビア開口部を設けるステップに続き、得られたパターニングされたトリブロックコポリマー層を足場として使用して、第１レベルの交互に配置された金属ラインおよび誘電体ラインの上に、それに結合され、かつそれと直交する第２レベルの交互に配置された金属ラインおよび誘電体ラインを形成するステップと、をさらに含む。一実施形態では、トリブロックコポリマー層の１つまたは複数の成分が最終構造中に保持されている。しかしながら、他の実施形態では、トリブロックコポリマー層のすべての成分は、最終生成物中にいかなる材料も保持されないという意味で最終的に犠牲的である。後者の実施形態の実施態様の例示的な実施形態は、図１３に関連して以下に記載される。
一実施形態では、本方法は、トリブロックコポリマー層を形成する前に、下側メタライゼーション層の誘電体ライン上に第１の分子ブラシ層を形成するステップと、下側メタライゼーション層の金属ライン上に第２の異なる分子ブラシ層を形成するステップと、をさらに含み、その例示的な実施形態は、図１２Ａ〜図１２Ｃに関連して上述した。一実施形態では、第３の分離ブロック成分の選択位置を照射および現像するステップは、第３の分離ブロック成分の選択位置を極紫外線（ＥＵＶ）源または電子ビーム源に露出させるステップを含む。
単に最終的に得られる最終構造の一例として提供されるだけであるが、図１３は、本開示の一実施形態による、金属ライン、ビアおよびプラグを形成した後の自己整合ビア構造の平面図および対応する断面図である。平面図ならびにそれぞれ軸線ｆ−ｆ'およびｇ−ｇ'に沿った対応する断面図（ａ）および（ｂ）を参照すると、上側レベルの金属ライン１３０２が誘電体フレームワーク内に（例えば、誘電体層１３０４上で誘電体ライン１３１４に隣接して）設けられている。金属ライン１３０２は、所定のビア位置（その一例１３０６が断面図（ａ）に示されている）を介して下地の金属ライン１２６２と結合され、プラグ（それらの例はプラグ１３０８、１３１０を含む）によって分離される。下地のライン１２６２、１２６４は、金属ライン１３０２に直交する方向に形成されるように、図１２Ｇに関連して上述した通りであってもよい。その後の製造工程では、誘電体ライン１３１４を除去して、結果として得られる金属ライン１３０２の間にエアギャップを設けることができることを理解されたい。
図１３に関連して説明したような結果として生じる構造は、その後の金属ライン／ビアおよびＩＬＤ層を形成するための下地としてその後使用することができる。あるいは、図１３の構造は、集積回路内の最終金属相互接続層を表してもよい。上記の処理工程は代替的順序で実施されてもよく、すべての工程が実行される必要はなく、および／または追加の処理工程が実行されてもよいことを理解されたい。いずれにせよ、結果として得られる構造は、下地の金属ラインを直接中心とするビアの製造を可能にする。すなわち、ビアは、例えば不完全な選択的エッチング処理のために、下地の金属ラインよりも広く、またはより狭くなるか、または同じ厚さになり得る。それにもかかわらず、一実施形態では、ビアの中心は金属ラインの中心と直接整合（一致）している。したがって、一実施形態では、そうでなければ許容されなければならない従来のリソグラフィ／デュアルダマシンパターニングによるオフセットは、本明細書で説明される結果として得られる構造に対する要因ではない。上記の例はビア／コンタクト形成に焦点を当ててきたことを理解されたい。しかしながら、他の実施形態では、金属ライン層内のライン端部終端（プラグ）用の領域を保存または形成するために同様の手法を使用することができる。
本明細書に記載のプロセスフローは、主にＤＳＡベースとして（上記のいくつかのプロセス方式のように）説明することができ、一方、他は主にエッチングベースであってもよいことを理解されたい。本開示の一実施形態によれば、深いサブトラクティブ手法がＢＥＯＬ処理のために実施される。本明細書に記載の１つまたは複数の実施形態は、自己整合ビアおよびプラグパターニングのためのサブトラクティブ手法、およびそれから生じる構造に関する。一実施形態では、本明細書に記載のプロセスは、バックエンドオブラインフィーチャ製造のための自己整合メタライゼーションの実現を可能にする。次世代のビアおよびプラグのパターニングについて予想されるオーバーレイの問題は、本明細書に記載の１つまたは複数の手法によって対処することができる。一般に、本明細書に記載の１つまたは複数の実施形態は、既にエッチングされたトレンチを使用してすべてのビアおよびプラグを予め形成するためのサブトラクティブ法の使用を含む。次に追加の工程を使用して、どのビアおよびプラグを保持するかを選択する。
図１４Ａ〜図１４Ｎは、本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における様々な工程を表す集積回路層の一部を示す。説明する各工程の各図では、３次元斜視断面図が提供される。
図１４Ａは、本開示の一実施形態による、深い金属ラインの製造後のサブトラクティブなビアおよびプラグプロセスの開始点構造１４００を示す。図１４Ａを参照すると、構造１４００は、介在する層間誘電体（ＩＬＤ）ライン１４０４を有する金属ライン１４０２を含む。ＩＬＤライン１４０４はプラグキャップ層１４０６を含む。一実施形態では、図１４Ｅに関連して以下により詳細に説明するように、プラグキャップ層１４０６は、後のプラグ形成のためのすべての可能な位置を最終的に画定するために後にパターニングされる。
一実施形態では、金属ライン１４０２によって形成されたグレーティング構造は、狭ピッチグレーティング構造である。そのような一実施形態では、狭いピッチは従来のリソグラフィによって直接達成することはできない。例えば、従来のリソグラフィに基づくパターンを最初に形成することができるが、ピッチはスペーサマスクパターニングの使用によって半分にすることができる。さらに、元のピッチは、２回目のスペーサマスクパターニングによって４分の１にすることができる。したがって、図１４Ａのグレーティング状パターンは、一定のピッチで離間し一定の幅を有する金属ラインを有することができる。パターンは、ピッチを半分にするか、またはピッチを４分の１にする手法によって製造することができる。また、ライン１４０２のうちのいくつかは、前の相互接続層に結合するために下地のビアと関連付けられてもよいことを理解されたい。
一実施形態では、金属ライン１４０２は、プラグキャップ層１４０６がその上に形成されたＩＬＤ材料（例えば、ライン１４０４のＩＬＤ材料）にトレンチをパターニングすることによって形成される。次に、トレンチを金属で充填し、必要に応じてプラグキャップ層１４０６まで平坦化する。一実施形態では、金属トレンチおよび充填プロセスは高アスペクト比のフィーチャを含む。例えば、一実施形態では、金属ラインの幅（ｗ）に対する金属ラインの高さ（ｈ）のアスペクト比は、約５〜１０の範囲内である。
図１４Ｂは、本開示の一実施形態による、金属ラインをリセス処理した後の図１４Ａの構造を示す。図１４Ｂを参照すると、金属ライン１４０２が選択的にリセスされて第１のレベルの金属ライン１４０８を提供する。リセス処理は、ＩＬＤライン１４０４およびプラグキャップ層１４０６に対して選択的に行われる。リセス処理は、ドライエッチング、ウェットエッチング、またはそれらの組み合わせによるエッチングによって行うことができる。リセス処理の程度は、バックエンドオブライン（ＢＥＯＬ）相互接続構造内の適切な導電性相互接続ラインとして使用するための第１のレベルの金属ライン１４０８の目標とする厚さ（ｔｈ）によって決定することができる。
図１４Ｃは、本開示の一実施形態による、リセスされた金属ラインのリセス領域をハードマスク充填した後の図１４Ｂの構造を示す。図１４Ｃを参照すると、ハードマスク層１４１０がリセス処理中に形成された領域に形成されて第１のレベルの金属ライン１４０８を形成する。ハードマスク層１４１０は、プラグキャップ層１４０６のレベルまでの材料堆積および化学機械平坦化（ＣＭＰ）プロセスによって、または制御されたボトムアップのみの成長プロセスによって形成されてもよい。特定の一実施形態では、ハードマスク層１４１０は炭素に富む材料からなる。
図１４Ｄは、本開示の一実施形態による、ハードマスク層の堆積およびパターニング後の図１４Ｃの構造を示す。図１４Ｄを参照すると、第２のハードマスク層１４１２がハードマスク層１４１０およびプラグキャップ層１４０６の上または上方に形成されている。そのような一実施形態では、図１４Ｄに示すように、第２のハードマスク層１４１２は、第１のレベルの金属ライン１４０８／ＩＬＤライン１４０４のグレーティングパターンと直交するグレーティングパターンで形成される。特定の一実施形態では、第２のハードマスク層１４１２は、シリコンベースの反射防止コーティング材料からなる。一実施形態では、第２のハードマスク層１４１２によって形成されたグレーティング構造は、狭ピッチグレーティング構造である。そのような一実施形態では、狭いピッチは従来のリソグラフィによって直接達成することはできない。例えば、従来のリソグラフィに基づくパターンを最初に形成することができるが、当技術分野で知られているように、スペーサマスクパターニングの使用によってピッチを半分にすることができる。さらに、元のピッチは、２回目のスペーサマスクパターニングによって４分の１にすることができる。したがって、図１４Ｄの第２のハードマスク層１４１２のグレーティング状パターンは、一定のピッチで離間し一定の幅を有するハードマスクラインを有することができる。
図１４Ｅは、本開示の一実施形態による、図１４Ｄのハードマスクのパターンを使用して画定されたトレンチ形成後の図１４Ｄの構造を示す。図１４Ｅを参照すると、ハードマスク層１４１０およびプラグキャップ層１４０６の露出領域（すなわち１４１２で保護されていない領域）がエッチングされてトレンチ１４１４が形成されている。エッチングは、第１のレベルの金属ライン１４０８およびＩＬＤライン１４０４の上部表面で止まり、したがってそれらを露出させる。
図１４Ｆは、本開示の一実施形態による、図１４Ｅのトレンチ内のＩＬＤ形成および第２のハードマスクの除去後の図１４Ｅの構造を示す。図１４Ｆを参照すると、第２のＩＬＤライン１４１６が図１４Ｅのトレンチ１４１４内に形成されている。一実施形態では、流動性ＩＬＤ材料を使用してトレンチ１４１４を充填する。一実施形態では、トレンチ１４１４が充填され、続いて充填材料が平坦化される。図１４Ｆに示すように、平坦化をさらに使用して、第２のハードマスク層１４１２を除去し、ハードマスク層１４１０およびプラグキャップ層１４０６を再露出させることができる。
図１４Ｆを再度参照すると、一実施形態では、結果として得られる構造は、均一なＩＬＤ構造（ＩＬＤライン１４０４＋ＩＬＤライン１４１６）を含む。すべての可能なプラグの位置はプラグキャップ層１４０６の残りの部分によって占められているが、すべての可能なビア位置はハードマスク層１４１０の残りの部分によって占められている。そのような一実施形態では、ＩＬＤライン１４０４およびＩＬＤライン１４１６は同じ材料からなる。別のそのような実施形態では、ＩＬＤライン１４０４およびＩＬＤライン１４１６は異なるＩＬＤ材料からなる。いずれの場合も、特定の実施形態では、ＩＬＤライン１４０４の材料とＩＬＤライン１４１６の材料との間のシームなどの違いが最終構造において観察され得る。さらに、一実施形態では、従来のシングルまたはデュアルダマシンパターニングとは対照的に、ＩＬＤライン１４０４とＩＬＤライン１４１６とが出会うところに明確なエッチング停止層はない。
図１４Ｇは、本開示の一実施形態による、すべての可能なビア位置を占めるハードマスク層の残りの部分を除去した後の図１４Ｆの構造を示す。図１４Ｇを参照すると、ハードマスク層１４１０の残りの部分が選択的に除去されてすべての可能なビア位置用の開口部１４１８が形成されている。そのような一実施形態では、ハードマスク層１４１０は実質的に炭素からなり、アッシング処理で選択的に除去される。
一般に、本明細書に記載の１つまたは複数の実施形態は、既にエッチングされたトレンチを使用してすべてのビアおよびプラグを予め形成するためのサブトラクティブ法の使用を含む。次に追加の工程を使用して、どのビアおよびプラグを保持するかを選択する。そのような工程は、「フォトバケット」を使用して説明することができるが、選択プロセスは、より従来のレジスト露光およびＩＬＤ埋め戻し手法を使用して実行することもできる。実施形態はフォトバケットの概念に限定されず、ボトムアップおよび／または指向性自己組織化（ＤＳＡ）手法を使用して製造された予め形成されたフィーチャを有する構造への広範囲の応用を有することを理解されたい。フォトバケットの製造および使用を目的とした追加の実施形態は、図１４Ａ〜図１４Ｎおよび図１５Ａ〜図１５Ｄの本実施形態を超える実施形態で以下により詳細に説明される。
図１４Ｈは、本開示の一実施形態による、すべての可能なビア位置におけるフォトバケット形成後の図１４Ｇの構造を示す。図１４Ｈを参照すると、フォトバケット１４２０は、第１のレベルの金属ライン１４０８の露出部分の上のすべての可能なビア位置に形成されている。一実施形態では、図１４Ｇの開口部１４１８は、超高速フォトレジストまたは電子ビームレジストまたは他の感光性材料で充填されている。そのような一実施形態では、開口部１４１８へのポリマーのサーマルリフローは、スピンコート塗布後に使用される。一実施形態では、高速フォトレジストは、既存のフォトレジスト材料からクエンチャを除去することによって製造される。別の実施形態では、フォトバケット１４２０はエッチバックプロセスおよび／またはリソグラフィ／シュリンク／エッチングプロセスによって形成される。材料が感光性スイッチとして機能する限り、フォトバケットに実際のフォトレジストを充填する必要はないことを理解されたい。
図１４Ｉは、本開示の一実施形態によるビア位置選択後の図１４Ｈの構造を示す。図１４Ｉを参照すると、選択されたビア位置にある図１４Ｈからのフォトバケット１４２０が除去されている。ビアが形成されるように選択されていない位置では、フォトバケット１４２０は保持されるか、恒久的ＩＬＤ材料に変換されるか、または恒久的ＩＬＤ材料と置換される。一例として、図１４Ｉは、対応するフォトバケット１４２０が除去されて第１のレベルの金属ライン１４０８のうちの１つの一部を露出させるビア位置１４２２を示す。これまでフォトバケット１４２０によって占められていた他の位置は、図１４Ｉでは領域１４２４として示されている。位置１４２４はビア形成のために選択されず、代わりに最終ＩＬＤ構造の一部を構成する。一実施形態では、フォトバケット１４２０の材料は、最終ＩＬＤ材料として位置１４２４に保持される。別の実施形態では、フォトバケット１４２０の材料は、位置１４２４で、例えば架橋によって、最終ＩＬＤ材料を形成するように改質される。さらに別の実施形態では、位置１４２４のフォトバケット１４２０の材料は最終ＩＬＤ材料に置き換えられる。
再び図１４Ｉを参照すると、ビア位置１４２２を形成するために、リソグラフィを用いて対応するフォトバケット１４２０を露光する。しかしながら、フォトバケット１４２０は非光分解性材料によって囲まれているので、リソグラフィの制約は緩和され、ミスアライメントの許容誤差が大きくなる可能性がある。さらに、一実施形態では、例えば３０ｍＪ／ｃｍ２で露光する代わりに、そのようなフォトバケットは、例えば３ｍＪ／ｃｍ２で露光してもよい。通常、これは非常に不十分なＣＤ制御および粗さをもたらすであろう。しかし、この場合、ＣＤおよび粗さ制御はフォトバケット１４２０によって規定され、それは非常によく制御および規定することができる。したがって、フォトバケット手法を使用して、次世代のリソグラフィプロセスのスループットを制限する撮像／線量のトレードオフを回避することができる。
図１４Ｉを再び参照すると、一実施形態では、結果として得られる構造は、均一なＩＬＤ構造（ＩＬＤ１４２４＋ＩＬＤライン１４０４＋ＩＬＤライン１４１６）を含む。そのような一実施形態では、ＩＬＤ１４２４、ＩＬＤライン１４０４、およびＩＬＤライン１４１６のうちの２つまたはすべてが同じ材料からなる。別のそのような実施形態では、ＩＬＤ１４２４、ＩＬＤライン１４０４、およびＩＬＤライン１４１６は、異なるＩＬＤ材料からなる。いずれの場合も、特定の実施形態では、ＩＬＤ１４２４の材料とＩＬＤライン１４０４の材料との間のシーム（例えばシーム１４９７）、および／またはＩＬＤ１４２４とＩＬＤライン１４１６との間のシーム（例えばシーム１４９８）などの違いが最終構造において観察される。
図１４Ｊは、本開示の一実施形態による、図１４Ｉの開口部内にハードマスク充填した後の図１４Ｉの構造を示す。図１４Ｊを参照すると、ハードマスク層１４２６がビア位置１４２２およびＩＬＤ位置１４２４の上に形成されている。ハードマスク層１４２６は、堆積およびそれに続く化学機械平坦化によって形成することができる。
図１４Ｋは、本開示の一実施形態による、プラグキャップ層を除去し、第２の複数のフォトバケットを形成した後の図１４Ｊの構造を示す。図１４Ｋを参照すると、プラグキャップ層１４０６が、例えば選択的エッチングプロセスによって除去される。次に、フォトバケット１４２８が、ＩＬＤライン１４０４の露出部分の上のすべての可能なプラグ位置に形成される。一実施形態では、プラグキャップ層１４０６の除去時に形成された開口部は、超高速フォトレジストまたは電子ビームレジストまたは他の感光性材料で充填される。そのような一実施形態では、スピンコート塗布後に、開口部へのポリマーのサーマルリフローが使用される。一実施形態では、高速フォトレジストは、既存のフォトレジスト材料からクエンチャを除去することによって製造される。別の実施形態では、フォトバケット１４２８はエッチバックプロセスおよび／またはリソグラフィ／シュリンク／エッチングプロセスによって形成される。材料が感光性スイッチとして機能する限り、フォトバケットに実際のフォトレジストを充填する必要はないことを理解されたい。
図１４Ｌは、本開示の一実施形態による、プラグ位置選択後の図１４Ｋの構造を示す。図１４Ｌを参照すると、選択されたプラグ位置にない図１４Ｋからのフォトバケット１４２８が除去されている。プラグが形成されるように選択された位置では、フォトバケット１４２８は保持されるか、恒久的ＩＬＤ材料に変換されるか、または恒久的ＩＬＤ材料と置換される。一例として、図１４Ｌは、対応するフォトバケット１４２８が除去されてＩＬＤライン１４０４の一部を露出させる非プラグ位置１４３０を示す。これまでフォトバケット１４２８によって占められていた他の位置は、図１４Ｌでは領域１４３２として示されている。領域１４３２はプラグ形成用に選択され、最終ＩＬＤ構造の一部を構成する。一実施形態では、対応するフォトバケット１４２８の材料は、最終ＩＬＤ材料として領域１４３２に保持される。別の実施形態では、フォトバケット１４２８の材料は、領域１４３２内で、例えば架橋することによって、最終ＩＬＤ材料を形成するように改質される。さらに別の実施形態では、領域１４３２内のフォトバケット１４２８の材料は、最終ＩＬＤ材料によって置き換えられる。いずれにせよ、領域１４３２はプラグ１４３２とも呼ばれる。
再び図１４Ｌを参照すると、開口部１４３０を形成するために、リソグラフィを用いて対応するフォトバケット１４２８を露光する。しかしながら、フォトバケット１４２８は非光分解性材料で囲まれているので、リソグラフィの制約は緩和され、ミスアライメントの許容誤差が大きくなる可能性がある。さらに、一実施形態では、例えば３０ｍＪ／ｃｍ２で露光する代わりに、そのようなフォトバケットは、例えば３ｍＪ／ｃｍ２で露光してもよい。通常、これは非常に不十分なＣＤ制御および粗さをもたらすであろう。しかし、この場合、ＣＤおよび粗さ制御はフォトバケット１４２８によって規定され、それは非常によく制御および規定することができる。したがって、フォトバケット手法を使用して、次世代のリソグラフィプロセスのスループットを制限する撮像／線量のトレードオフを回避することができる。
図１４Ｌを再び参照すると、一実施形態では、結果として得られる構造は、均一なＩＬＤ構造（プラグ１４３２＋ＩＬＤ１４２４＋ＩＬＤライン１４０４＋ＩＬＤライン１４１６）を含む。そのような一実施形態では、プラグ１４３２、ＩＬＤ１４２４、ＩＬＤライン１４０４、およびＩＬＤライン１４１６のうちの２つ以上が同じ材料からなる。別のそのような実施形態では、プラグ１４３２、ＩＬＤ１４２４、ＩＬＤライン１４０４およびＩＬＤライン１４１６は異なるＩＬＤ材料からなる。いずれの場合も、特定の実施形態では、プラグ１４３２の材料とＩＬＤライン１４０４との間のシーム（例えばシーム１４９９）および／またはプラグ１４３２とＩＬＤライン１４１６との間のシーム（例えばシーム１４９６）などの違いが最終構造において観察される。
図１４Ｍは、本開示の一実施形態による、図１４Ｌのハードマスク層を除去した後の図１４Ｌの構造を示す。図１４Ｍを参照すると、ハードマスク層１４２６が選択的に除去されて金属ラインおよびビア開口部１４３４を形成する。そのような一実施形態では、ハードマスク層１４２６は実質的に炭素からなり、アッシング処理で選択的に除去される。
図１４Ｎは、本開示の一実施形態による、金属ラインおよびビアを形成した後の図１４Ｍの構造を示す。図１４Ｎを参照すると、金属ライン１４３４およびビア（符号１４３８で示す）が図１４Ｍの開口部１４３４の金属充填の上に形成される。金属ライン１４３６は、ビア１４３８によって下地の金属ライン１４０８に結合され、プラグ１４３２によって遮断されている。一実施形態では、開口部１４３４はダマシン手法で充填され、金属は開口部を過充填するために使用され、その後平坦化されて図１４Ｎに示す構造を提供する。したがって、上記の手法で金属ラインおよびビアを形成するための金属（例えば、銅および関連するバリアおよびシード層）の堆積および平坦化プロセスは、標準的なバックエンドオブライン（ＢＥＯＬ）のシングルまたはデュアルダマシン処理に通常使用されるものであってもよい。一実施形態では、その後の製造工程で、ＩＬＤライン１４１６を除去して、結果として生じる金属ライン１４３６の間にエアギャップを設けることができる。
図１４Ｎの構造は、その後に続く金属ライン／ビアおよびＩＬＤ層を形成するための下地としてその後使用することができる。あるいは、図１４Ｎの構造は、集積回路内の最終金属相互接続層を表すことができる。上記の処理工程は代替的順序で実施されてもよく、すべての工程が実行される必要はなく、および／または追加の処理工程が実行されてもよいことを理解されたい。いずれにせよ、結果として得られる構造は、下地の金属ラインを直接中心とするビアの製造を可能にする。すなわち、ビアは、例えば不完全な選択的エッチング処理のために、下地の金属ラインよりも広く、またはより狭くなるか、または同じ厚さになり得る。それにもかかわらず、一実施形態では、ビアの中心は金属ラインの中心と直接整合（一致）している。さらに、どのプラグおよびビアを選択するために使用されるＩＬＤは、おそらく一次ＩＬＤとは非常に異なり、両方向に高度に自己整合的になる。したがって、一実施形態では、そうでなければ許容されなければならない従来のリソグラフィ／デュアルダマシンパターニングによるオフセットは、本明細書で説明される結果として得られる構造に対する要因ではない。再び図１４Ｎを参照すると、次に、サブトラクティブ法による自己整合製造がこの段階で完了することができる。同様の方法で製造された次の層は、説明されたプロセスをもう一度実行することを含むことができる。あるいは、従来のデュアルまたはシングルダマシン手法など、他の手法をこの段階で使用して追加の相互接続層を設けることができる。
上述のプロセスフローは深いトレンチエッチングの使用を含む。別の態様では、より浅い手法はプラグのみの自己整合サブトラクティブ処理方式を含む。一例として、図１５Ａ〜図１５Ｄは、本開示の別の実施形態による、サブトラクティブ自己整合プラグパターニングの方法における様々な工程を表す集積回路層の一部を示す。説明される各工程の各図では、平面図は上部に示し、対応する断面図は下部に示す。これらの図は、本明細書では対応する断面図および平面図と呼ばれる。
図１５Ａは、本開示の一実施形態による、開始プラググリッドの平面図および対応する断面図である。平面図ならびにそれぞれ軸線ａ−ａ'およびｂ−ｂ'に沿った対応する断面図（ａ）および（ｂ）を参照すると、開始プラググリッド構造１５００は、その上に配置された第１のハードマスク層１５０４を有するＩＬＤ層１５０２を含む。第２のハードマスク層１５０８が第１のハードマスク層１５０４上に配置され、グレーティング構造を有するようにパターニングされている。第３のハードマスク層１５０６が第２のハードマスク層１５０８上および第１のハードマスク層１５０４上に配置されている。さらに、開口部１５１０が、第２のハードマスク層１５０８と第３のハードマスク層１５０６とのグレーティング構造の間に残っている。
図１５Ｂは、本開示の一実施形態による、フォトバケット充填、露光、および現像後の図１５Ａの構造の平面図および対応する断面図である。平面図ならびにそれぞれ軸線ａ−ａ'およびｂ−ｂ'に沿った対応する断面図（ａ）および（ｂ）を参照すると、フォトバケット１５１２が図１５Ａの開口部１５１０に形成されている。その後、図１５Ｂに示すように、選択されたフォトバケットが露光され除去されて、選択されたプラグ位置１５１４を提供する。
図１５Ｃは、本開示の一実施形態による、プラグ形成後の図１５Ｂの構造の平面図および対応する断面図である。平面図ならびにそれぞれ軸線ａ−ａ'およびｂ−ｂ'に沿った対応する断面図（ａ）および（ｂ）を参照すると、図１５Ｂの開口部１５１４内にプラグ１５１６が形成されている。一実施形態では、プラグ１５１６はスピンオン手法および／または堆積およびエッチバック手法によって形成される。
図１５Ｄは、本開示の一実施形態による、ハードマスク層および残りのフォトバケットを除去した後の図１５Ｃの構造の平面図および対応する断面図である。平面図ならびにそれぞれ軸線ａ−ａ'およびｂ−ｂ'に沿った対応する断面図（ａ）および（ｂ）を参照すると、第３のハードマスク層１５０６が除去され、第２のハードマスク層１５０８およびプラグ１５１６が残っている。結果として得られるパターン（第２のハードマスク層１５０８およびプラグ１５１６）は、続いてＩＬＤ層１５０２の最終的なパターニングのためにハードマスク層１５０４をパターニングするために使用することができる。一実施形態では、第３のハードマスク層１５０６は実質的に炭素からなり、アッシング処理を行うことによって除去される。
したがって、図１５Ｄの構造は、続いてＩＬＤラインおよびプラグパターンを形成するための下地として使用することができる。上記の処理工程は代替的順序で実施されてもよく、すべての工程が実行される必要はなく、および／または追加の処理工程が実行されてもよいことを理解されたい。いずれにせよ、結果として生じる構造は自己整合プラグの製造を可能にする。したがって、一実施形態では、そうでなければ許容されなければならない従来のリソグラフィ／デュアルダマシンパターニングによるオフセットは、本明細書で説明される結果として得られる構造に対する要因ではない。
本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のための誘電体ヘルメットベースの手法および／またはハードマスク選択性ベースの手法、および得られる構造が説明される。本明細書に記載の１つまたは複数の実施形態は、自己整合相互接続の製造を可能にするための指向性自己組織化（ＤＳＡ）または選択成長のための誘電体ヘルメットを使用する方法に関する。実施形態は、誘電体ヘルメットの使用、指向性自己組織化、選択的堆積、自己整合、または狭いピッチでの相互接続のパターニングのうちの１つまたは複数に対処するかまたはそれらを実施することができる。実施形態は、選択的堆積による「着色」を伴う自己整合、およびその後の、例えば、１０ｎｍ以下の技術ノードに対する指向性自己組織化による改善されたビア短絡マージンを提供するように実施することができる。
場面を提供するために、短絡マージンを改善するための現在の解決策は以下を含むことができる。（１）金属リセス部を使用して交互に配置された金属トレンチを異なるハードマスクで充填する、（２）指向性自己組織化（ＤＳＡ）または選択成長のためのテンプレートとして異なる「色」の金属キャップを使用する、または（３）金属またはＩＬＤをリセスして関心のあるラインに向かってビアを「操作」する。全体的に見て、ビアの短絡マージンを改善するための典型的なプロセスフローは、金属リセス部を必要とする。しかしながら、許容可能な均一性を有する金属をリセス処理することは、多くのそのような処理方式において難題であることが分かっている。
本開示の一実施形態によれば、上記問題のうちの１つまたは複数は、相互接続の集団の半分に非コンフォーマル誘電体キャップを堆積させる方法を実施することによって対処される。非コンフォーマル誘電体キャップは、選択成長または指向性自己組織化のためのテンプレートとして使用される。そのような一実施形態では、そのような手法は任意の相互接続金属層に、そして場合によってはゲートコンタクトに適用することができる。特定の実施形態では、最先端の手法で見られるような金属リセス部の必要性は、本明細書に記載の処理方式から効果的に排除される。
本明細書に含まれる概念の概要として、図１６Ａ〜図１６Ｄは、本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のための誘電体ヘルメット形成を含む方法における様々な工程を表す集積回路層の一部の断面図である。
図１６Ａを参照すると、新しいメタライゼーション層を製造するための開始点として開始点構造１６００が設けられている。開始点構造１６００は、層間誘電体（ＩＬＤ）層１６０２上に配置されたハードマスク層１６０４を含む。後述するように、ＩＬＤ層は基板の上に配置されてもよく、一実施形態では、下地のメタライゼーション層の上に配置される。ＩＬＤ層１６０２に形成されたトレンチに対応する開口部がハードマスク層１６０４に形成される。第１の金属ライン１６０６（および場合によっては対応する導電ビア１６０７）を提供するために、トレンチのうちの交互に配置された１つが導電層で充填される。残りのトレンチは埋められず、開放トレンチ１６０８を提供する。一実施形態では、開始構造１６００は、ハードマスクおよびＩＬＤ層をパターニングし、次いで金属トレンチの集団の半分を（例えば、トレンチのうちの１つを交互に）金属化し、その集団の他の半分を開いたままにすることによって製造される。一実施形態では、ＩＬＤ内のトレンチは、ピッチ分割パターニングプロセスフローを使用してパターニングされる。以下に説明される以下の処理工程は、最初にピッチ分割を含んでも含まなくてもよいことを理解されたい。いずれの場合も、しかし特にピッチ分割も使用される場合に、実施形態は、最先端のリソグラフィ装置の解像度能力を超えて金属層のピッチの継続的なスケーリングを可能にすることができる。
図１６Ｂは、構造１６００上に非コンフォーマル誘電体キャップ層１６１０を堆積した後の図１６Ａの構造を示す。非コンフォーマル誘電体キャップ層１６１０は、ハードマスク層１６０４および金属ライン１６０６の露出表面を覆う第１の部分１６００Ａを含む。非コンフォーマル誘電体キャップ層１６１０は、第１の部分１６１０Ａと連続する第２の部分１６１０Ｂを含む。非コンフォーマル誘電体キャップ層１６１０の第２の部分１６１０Ｂは、開放トレンチ１６０８の側壁１６０８Ａおよび底部１６０８Ｂに沿って、開放トレンチ１６０８内に形成される。一実施形態では、図１６Ｂに示すように、非コンフォーマル誘電体キャップ層１６１０の第２の部分１６１０Ｂは、第１の部分１６１０Ａよりも実質的に薄い。他の実施形態では、部分１６１０Ｂは存在しないかまたは不連続である。このように、非コンフォーマル誘電体キャップ層１６１０の厚さはすべての位置で同じではないので、非コンフォーマル誘電体キャップ層１６１０の堆積は非コンフォーマル堆積であると考えられる。ＩＬＤ層１６０２の最上部分がその上に非コンフォーマル誘電体キャップ層１６１０の最も厚い部分を有し、したがって他の領域よりも保護されている程度が大きいので、結果として得られる形状は、非コンフォーマル誘電体キャップ層１６１０のヘルメット形状と呼ばれる。一実施形態では、非コンフォーマル誘電体キャップ層１６１０は、限定はしないが、窒化シリコンまたは酸窒化シリコンなどの誘電体材料である。一実施形態では、非コンフォーマル誘電体キャップ層１６１０は、プラズマ化学気相成長（ＰＥＣＶＤ）プロセスを用いて、または別の実施形態では物理気相成長（ＰＶＤ）を用いて形成される。
図１６Ｃは、ビアパターニング、メタライゼーション、および金属ラインの後半部分の平坦化後の図１６Ｂの構造を示す。一実施形態では、金属充填プロセスを実行して第２の金属ライン１６１２を設ける。しかしながら、一実施形態では、金属充填の前に、ビア位置が最初に選択されて開口される。次に、金属が充填されると、ビア１６１３が第２の金属ライン１６１２のうちの特定のものと関連付けられて形成される。そのような一実施形態では、選択トレンチ１６０８の底部の非コンフォーマル誘電体キャップ層１６１０を貫通してエッチングすることによって開放トレンチ１６０８のうちの特定の１つを延長し、次に誘電体層１６０２を貫通してそのトレンチを延長することによってビア開口部が形成される。その結果、図１６Ｃに示すように、第２の金属ライン１６１２のビア位置での非コンフォーマル誘電体キャップ層１６１０の連続性が遮断される。
一実施形態では、第２の金属ライン１６１２および導電ビア１６１３を形成するために使用される金属充填プロセスは、金属堆積およびその後の化学機械平坦化（ＣＭＰ）プロセスなどの平坦化処理方式を使用して実行される。平坦化プロセスは、図１６Ｃに示すように、非コンフォーマル誘電体キャップ層１６１０を露出させるが、除去しない。一実施形態では、第２の金属ライン１６１２（および対応する導電ビア１６１３）は、第１の金属ライン１６０６（および対応する導電ビア１６０７）を製造するために使用されるプロセスよりも後のプロセスで形成されるので、第２の金属ライン１６１２は、第１の金属ライン１６０６を製造するのに使用されるものとは異なる材料を使用して製造することができることを理解されたい。そのような一実施形態では、メタライゼーション層は、最終的には、交互に異なる第１および第２の組成の導電性相互接続を含む。しかしながら、別の実施形態では、金属ライン１６１２、１６０６は実質的に同じ材料から製造される。
一実施形態では、第１の金属ライン１６０６はあるピッチで離間し、第２の金属ライン１６１２は同じピッチで離間する。他の実施形態では、ラインは必ずしもあるピッチで離間していない。しかしながら、非コンフォーマル誘電体キャップ層１６１０または誘電体ヘルメットを含めることによって、第２の金属ライン１６１２の表面だけが露出される。結果として、そうでなければ露出されるであろう隣接する第１および第２の金属ライン間のピッチは、第２の金属ラインのピッチのみに緩和される。したがって、交互に配置された非コンフォーマル誘電体キャップ層１６１０の露出した誘電体表面および第２の金属ライン１６１２の露出表面により、第２の金属ライン１６１２のピッチで差別化された表面が得られる。
図１６Ｄは、最終的に２つの異なる交互に配置された第１および第２のハードマスク層１６１４、１６１６をそれぞれ形成するための指向性自己組織化または選択的堆積手法の後の図１６Ｃの構造を示す。一実施形態では、ハードマスク層１６１４、１６１６の材料は互いに異なるエッチング選択性を示す。第１のハードマスク層１６１４は、非コンフォーマル誘電体キャップ層１６１０の露出領域と整合される。第２のハードマスク層１６１６は、第２の金属ライン１６１２の露出領域と整合している。以下により詳細に説明するように、指向性自己組織化または選択成長は、第１および第２のハードマスク層１６１４、１６１６をそれぞれ誘電体表面および金属表面に選択的に整合させるために使用することができる。
第１の一般的な実施形態では、最終的に第１および第２のハードマスク層１６１４、１６１６を形成するために、直接自己組織化（ＤＳＡ）ブロックコポリマー堆積およびポリマー組織化プロセスが行われる。一実施形態では、ＤＳＡブロックコポリマーを表面上にコーティングし、アニールしてポリマーを第１のブロックと第２のブロックに分離する。一実施形態では、第１のポリマーブロックは、非コンフォーマル誘電体キャップ層１６１０に優先的に付着する。第２のポリマーブロックは第２の金属ライン１６１２に接着する。一実施形態では、ブロックコポリマー分子は、共有結合したモノマーの鎖から形成されたポリマー分子であり、その例は上記に記載されている。
図１６Ｄを再び参照すると、ＤＳＡプロセスの場合、第１の実施形態では、第１および第２のハードマスク層１６１４、１６１６はそれぞれ第１および第２のブロックポリマーである。しかし、第２の実施形態では、第１および第２のブロックポリマーは各々、順次、第１および第２のハードマスク層１６１４、１６１６の材料で置き換えられる。そのような一実施形態では、選択エッチングおよび堆積プロセスを使用して、第１および第２のブロックポリマーをそれぞれ第１および第２のハードマスク層１６１４、１６１６の材料で置き換える。
第２の一般的な実施形態では、最終的に第１および第２のハードマスク層１６１４、１６１６を形成するために、選択成長プロセスがＤＳＡ手法の代わりになる。そのような一実施形態では、第１のハードマスク層１６１４の材料は、下地の非コンフォーマル誘電体キャップ層１６１０の露出部分の上に成長する。第２のハードマスク層１６１６の第２の異なる材料は、下地の第２の金属ライン１６１２の露出部分の上に成長する。一実施形態では、選択的成長は、第１および第２の材料の各々についての堆積−エッチング−堆積−エッチング手法によって達成され、その結果、各々の材料の複数の層が得られる。そのような手法は、「マッシュルームトップ」形状の薄膜を形成することができる従来の選択成長技術に対して有利であり得る。マッシュルームトッピング膜の成長傾向は、交互の堆積／エッチング／堆積（堆積−エッチング−堆積−エッチング）手法によって低減することができる。別の実施形態では、金属上に選択的に膜が堆積され、続いてＩＬＤ上に選択的に（またはその逆に）異なる膜が堆積され、サンドイッチ状のスタックを形成するために多数回繰り返される。別の実施形態では、両方の材料は、下地の基板の各露出領域上に選択的に成長する反応チャンバ内で（例えば、ＣＶＤスタイルのプロセスによって）同時に成長する。
以下により詳細に説明するように、一実施形態では、図１６Ｄの結果として得られる構造は、図１６Ｄの構造上に後でビア層を製造するときにビア短絡マージンを改善することを可能にする。一実施形態では、交互に配置された「色」ハードマスクを用いて構造を製造することにより、ビアが誤った金属ラインに短絡する危険性が低減されるので、改善された短絡マージンが達成される。一実施形態では、交互に配置された色ハードマスクがその下の金属トレンチに対して自己整合されるので、自己整合が達成される。一実施形態では、金属リセス部の必要性は、プロセスばらつきを減少させることができるので、処理方式から除去される。
第１のより詳細な例示的プロセスフローでは、図１６Ｅ〜図１６Ｐは、本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のための誘電体ヘルメット形成を含む別の方法における様々な工程を表す集積回路層の一部の断面図である。
図１６Ｅを参照すると、新しいメタライゼーション層を製造するための開始点として、最初の金属パス処理の後に開始点構造１６３０が設けられている。開始点構造１６３０は、層間誘電体（ＩＬＤ）層１６３２上に配置されたハードマスク層１６３４（例えば、窒化シリコン）を含む。後述するように、ＩＬＤ層は基板の上に配置されてもよく、一実施形態では、下地のメタライゼーション層の上に配置される。第１の金属ライン１６３６（および場合によっては対応する導電ビア１６３７）がＩＬＤ層１６３２内に形成される。金属ライン１６３６の突出部分１６３６Ａは隣接する誘電体スペーサ１６３８を有する。犠牲ハードマスク層１６４０（例えば、アモルファスシリコン）は、隣接する誘電体スペーサ１６３８の間に含まれる。図示していないが、一実施形態では、金属ライン１６３６は、最初に誘電体スペーサ１６３８間の第２の犠牲ハードマスク材料を除去し、次にハードマスク層１６３４およびＩＬＤ層１６３２をエッチングしてトレンチを形成し、次にメタライゼーションプロセスで充填することによって形成される。
図１６Ｆは、包含するトレンチエッチングまでの第２のパス金属処理後の図１６Ｅの構造を示す。図１６Ｆを参照すると、犠牲ハードマスク層１６４０が除去されて、ハードマスク層１６３４が露出している。ハードマスク層１６３４の露出部分が除去されて、ＩＬＤ層１６３２にトレンチ１６４２が形成されている。
図１６Ｇは、犠牲材料充填後の図１６Ｆの構造を示す。犠牲材料１６４４がトレンチ１６４２内ならびにスペーサ１６３８および金属ライン１６３６の上に形成されている。一実施形態では、犠牲材料１６４４はスピンオンプロセスで形成され、図１６Ｇに示すように、実質的に平坦な層を残す。
図１６Ｈは、ハードマスク層１６３４を再露出し、誘電体スペーサ１６３８を除去し、そして金属ライン１６３６の突出部分１６３６Ａを除去するための平坦化プロセス後の図１６Ｇの構造を示す。さらに、平坦化プロセスは、犠牲材料１６４４を誘電体層１６３２に形成されたトレンチ１６４２に限定した。一実施形態では、平坦化プロセスは化学機械研磨（ＣＭＰ）プロセスを使用して実行される。
図１６Ｉは、犠牲材料を除去した後の図１６Ｈの構造を示す。一実施形態では、犠牲材料１６４４は、ウェットエッチングまたはドライエッチングプロセスを使用してトレンチ１６４２から除去される。
図１６Ｊは、非コンフォーマル誘電体キャップ層１６４６の堆積後の図１６Ｉの構造を示し、これは誘電体ヘルメットと呼ばれることがある。一実施形態では、非コンフォーマル誘電体キャップ層１６４６は、物理気相成長（ＰＶＤ）またはプラズマＣＶＤ（ＰＥＣＶＤ）プロセスなどの化学気相成長（ＣＶＤ）プロセスを使用して形成される。非コンフォーマル誘電体キャップ層１６４６は、非コンフォーマル誘電体キャップ層１６１０に関連して上述した通りであってもよい。
図１６Ｋは、犠牲キャップ層の堆積後の図１６Ｊの構造を示す。犠牲キャップ層１６４８が、非コンフォーマル誘電体キャップ層１６４６の上側表面に形成され、後続のエッチングまたはＣＭＰプロセス中に非コンフォーマル誘電体キャップ層１６４６を保護するように実施されてもよい。一実施形態では、犠牲キャップ層１６４８は、例えばＰＶＤまたはＣＶＤ処理によって形成された窒化チタン（ＴｉＮ）層である。
図１６Ｌは、ビアリソグラフィおよびエッチング処理後の図１６Ｋの構造を示す。選択されたトレンチ１６３８が露出され、エッチングプロセスによって位置１６５０で非コンフォーマル誘電体キャップ層１６４６を貫通し、上述のようにトレンチを延長してビア位置１６５２を提供する。
図１６Ｍは、第２の金属ライン製造後の図１６Ｌの構造を示す。一実施形態では、第２の金属ライン１６５４（および場合によっては関連する導電ビア１６５６）は、金属充填および研磨プロセスを実行することによって形成される。研磨プロセスは、犠牲キャップ層１６４８をさらに除去するＣＭＰプロセスであってもよい。
図１６Ｎは、例えば第１および第２の交互に配置されたプレースホルダ材料１６５８、１６６０を提供するための（または図１６Ｄに関連して説明した恒久的材料とすることができる）指向性自己組織化（ＤＳＡ）または選択成長後の図１６Ｍの構造を示す。
図１６Ｏは、第１および第２の交互に配置されたプレースホルダ材料１６５８、１６６０をそれぞれ恒久的な第１および第２のハードマスク層１６６２、１６６４で置き換えた後の図１６Ｎの構造を示す。図１６Ｎおよび図１６Ｏの処理は、図１６Ｄに関連して説明した通りであってもよい。
図１６Ｐは、次の層のビアパターニング後の図１６Ｏの構造を示す。第１および第２のハードマスク層１６６２、１６６４の上に上側ＩＬＤ層１６６６が形成されている。上側ＩＬＤ層１６６６には開口部１６６８が形成されている。一実施形態では、開口部１６６８は、ビアフィーチャサイズよりも広く形成されている。露出した第１および第２のハードマスク層１６６２、１６６４位置のうちの選択された１つが、例えば選択的エッチングプロセスによる選択的除去のために選択される。この場合、第１のハードマスク１６６２領域は、第２のハードマスク層１６６４の露出部分に対して選択的に除去される。次に、開口部１６６８内および第１のハードマスク１６６２領域が除去された領域内に導電ビア１６７０が形成される。導電ビア１６７０は、第１の金属ライン１６３６のうちの１つと接触する。一実施形態では、導電ビア１６７０は、隣接する第２の金属ライン１６５４のうちの１つに短絡することなく、第１の金属ライン１６３６のうちの１つに接触する。特定の実施形態では、導電ビア１６７０の一部１６７２は、図１６Ｐに示すように、下地の第２の金属ライン１６５４と接触することなく第２のハードマスク層１６６４部分上に配置される。一実施形態では、次いで、改善された短絡マージンが実現される。
一実施形態では、上記の実施形態で説明したように、ビア１６７０を製造するために第１のハードマスク１６６２領域が除去される。この場合、選択された第１のハードマスク１６６２領域の除去時に開口部を形成することは、非コンフォーマル誘電体キャップ層１６４６の最上部分を貫通してエッチングすることをさらに必要とする。しかしながら、他の実施形態では、第２のハードマスク１６６４領域がビア１６７０の製造のために除去される。この場合、そのような選択された第２のハードマスク１６６４領域の除去時に開口部を形成することにより、ビア１６７０が接続されている金属ライン１６５４を直接露出させる。
ビアエッチングの第１の手法を含む第２のより詳細な例示的プロセスフローでは、図１７Ａ〜図１７Ｊは、本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続製造のための誘電体ヘルメット形成を含む別の方法における様々な工程を表す集積回路層の一部の断面図である。
図１７Ａを参照すると、新しいメタライゼーション層を製造するための開始点として、最初の金属パス処理の後に開始点構造１７００が設けられている。開始点構造１７００は、層間誘電体（ＩＬＤ）層１７０２上に配置されたハードマスク層１７０４（例えば、窒化シリコン）を含む。後述するように、ＩＬＤ層は基板の上に配置されてもよく、一実施形態では、下地のメタライゼーション層の上に配置される。第１の金属ライン１７０６（および場合によっては対応する導電ビア１７０７）がＩＬＤ層１７０２内に形成される。金属ライン１７０６の突出部分１７０６Ａは隣接する誘電体スペーサ１７０８を有する。犠牲ハードマスク層１７１０（例えば、アモルファスシリコン）は、隣接する誘電体スペーサ１７０８の間に含まれる。図示していないが、一実施形態では、金属ライン１７０６は、最初に誘電体スペーサ１７０８間の第２の犠牲ハードマスク材料を除去し、次にハードマスク層１７０４およびＩＬＤ層１７０２をエッチングしてトレンチを形成し、次にメタライゼーションプロセスで充填することによって形成される。
図１７Ｂは、包含するトレンチエッチングおよびビア位置エッチングまでの第２のパス金属処理後の図１７Ａの構造を示す。図１７Ｂを参照すると、犠牲ハードマスク層１７１０が除去されて、ハードマスク層１７０４が露出している。ハードマスク層１７０４の露出部分が除去され、トレンチ１７１２がＩＬＤ層１７０２に形成されている。加えて、一実施形態では、図１７Ｂに示すように、ビアリソグラフィおよびエッチングプロセスを使用して、ビア位置１７２２が選択位置に形成される。
図１７Ｃは、犠牲材料を充填した後の図１７Ｂの構造を示す。犠牲材料１７１４がトレンチ１７１２内ならびにスペーサ１７０８および金属ライン１７０６の上に形成されている。一実施形態では、犠牲材料１７１４はスピンオンプロセスで形成され、図１７Ｃに示すように、実質的に平坦な層を残す。
図１７Ｄは、ハードマスク層１７０４を再露出し、誘電体スペーサ１７０８を除去し、そして金属ライン１７０６の突出部分１７０６Ａを除去するための平坦化プロセス後の図１７Ｃの構造を示す。さらに、平坦化プロセスは、犠牲材料１７１４を誘電体層１７０２に形成されたトレンチ１７１２に限定した。一実施形態では、平坦化プロセスは化学機械研磨（ＣＭＰ）プロセスを使用して実行される。
図１７Ｅは、犠牲材料１７１４を部分的に除去してリセスされた犠牲材料１７１５を設けた後の図１７Ｄの構造を示す。一実施形態では、犠牲材料１７１４は、ウェットエッチングまたはドライエッチングプロセスを使用してトレンチ１７１２内にリセスされる。リセスされた犠牲材料１７１５をこの時点で保持して、ビア位置１７２２の下地の金属層を保護することができる。
図１７Ｆは、非コンフォーマル誘電体キャップ層１７１６の堆積後の図１７Ｅの構造を示し、これは誘電体ヘルメットと呼ばれることがある。一実施形態では、非コンフォーマル誘電体キャップ層１７１６は、物理気相成長（ＰＶＤ）、選択成長プロセス、またはプラズマＣＶＤ（ＰＥＣＶＤ）プロセスなどの化学気相成長（ＣＶＤ）プロセスを使用して形成される。非コンフォーマル誘電体キャップ層１７１６は、非コンフォーマル誘電体キャップ層１７１０に関連して上述した通りであってもよい。あるいは、図１７Ｆに示すように、非コンフォーマル誘電体キャップ層１７１６は上側部分１７１６Ａのみを含み、トレンチ１７１２内に形成された非コンフォーマル誘電体キャップ層１７１６の部分は本質的にはない。
図１７Ｇは、第２の金属ライン製造後の図１７Ｆの構造を示す。一実施形態では、第２の金属ライン１７２４（および場合によっては関連する導電ビア１７２６）は、リセスされた犠牲材料１７１５の除去に続いて金属充填および研磨プロセスを実行することによって形成される。研磨プロセスはＣＭＰプロセスであってもよい。
図１７Ｈは、例えば第１および第２の交互に配置されたプレースホルダ材料１７２８および１７３０を提供するための（または図１６Ｄに関連して説明した恒久的材料とすることができる）指向性自己組織化（ＤＳＡ）または選択成長後の図１７Ｇの構造を示す。
図１７Ｉは、第１および第２の交互に配置されたプレースホルダ材料１７２８、１７３０をそれぞれ恒久的な第１および第２のハードマスク層１７３２、１７３４で置き換えた後の図１７Ｈの構造を示す。図１７Ｈおよび図１７Ｉの処理は、図１６Ｄに関連して説明した通りであってもよい。
図１７Ｊは、次の層のビアパターニング後の図１７Ｉの構造を示す。第１および第２のハードマスク層１７３２、１７３４の上に上側ＩＬＤ層１７３６が形成される。上側ＩＬＤ層１７３６には開口部１７３８が形成されている。一実施形態では、開口部１７３８は、ビアフィーチャサイズよりも広く形成されている。露出した第１および第２のハードマスク層１７３２、１７３４の位置のうちの選択された１つが、例えば選択的エッチングプロセスによる選択的除去のために選択される。この場合、第１のハードマスク１７３２領域は、第２のハードマスク層１７３４の露出部分に対して選択的に除去される。次に、開口部１７３８内および第１のハードマスク１７３２領域が除去された領域内に導電ビア１７４０が形成される。導電ビア１７４０は、第１の金属ライン１７０６のうちの１つと接触する。一実施形態では、導電ビア１７４０は、隣接する第２の金属ライン１７２４のうちの１つに短絡することなく、第１の金属ライン１７０６のうちの１つに接触する。特定の実施形態では、図１７Ｊに示すように、導電ビア１７４０の一部１７４２が、下地の第２の金属ライン１７２４と接触することなく、第２のハードマスク層１７３４部分上に配置される。一実施形態では、次いで、改善された短絡マージンが実現される。
一実施形態では、上記の実施形態で説明したように、ビア１７４０の製造のために第１のハードマスク１７３２領域が除去される。この場合、選択された第１のハードマスク１７３２領域の除去時に開口部を形成することは、非コンフォーマル誘電体キャップ層１７１６の最上部分を貫通してエッチングすることをさらに必要とする。しかしながら、他の実施形態では、ビア１７４０の製造のために第２のハードマスク１７３４領域が除去される。この場合、そのような選択された第２のハードマスク１７３４領域の除去時に開口部を形成することにより、ビア１７４０が接続されている金属ライン１７２４を直接露出させる。
再び図１６Ｐおよび図１７Ｊを参照すると、断面解析によって、金属集団の半分にわたって誘電体ヘルメットを見ることができる。さらに、異なる材料のハードマスクは、誘電体ヘルメットに対して自己整合されている。そのような構造は、改善された短絡マージンを有する１つまたは複数の導電ビア、交互に配置されたハードマスク材料、誘電性ヘルメットの存在を含むことができる。図１６Ｐまたは図１７Ｊに関連して説明したような結果として生じる構造は、その後の金属ライン／ビアおよびＩＬＤ層を形成するための下地としてその後使用することができる。あるいは、図１６Ｐまたは図１７Ｊの構造は、集積回路内の最終金属相互接続層を表してもよい。上記の処理工程は代替的順序で実施されてもよく、すべての工程が実行される必要はなく、および／または追加の処理工程が実行されてもよいことを理解されたい。
本開示の一実施形態による、ビアおよびプラグ用のパターン蓄積層について説明する。本明細書に記載の１つまたは複数の実施形態は、ビア限界寸法（ＣＤ）制御のためのプロセス方式に関する。実施形態は、ビアＣＤ制御、ビアＣＤ均一性、エッジ配置誤差（ＥＰＥ）、ビア自己整合に関する改善を含むことができる。実施形態は、ビアの半導体パターニングにおけるエッジ配置誤差（ＥＰＥ）を改善することができ、複数のビアリソグラフィパスの自己整合を可能にすることができる。一実施形態では、すべてのビアエッジは、標準的なレジストエッジの代わりにグレーティングで画定される。ビアが着地している金属と同じ方向にビアレジストの下に犠牲グレーティングが形成される。ビアは標準的なフォトレジストでパターニングされている。しかしながら、犠牲グレーティングおよび自己整合ビア（ＳＡＶ）金属グレーティング（例えば、２つの交差グレーティング）のグレーティングを通した後続のエッチングの間、すべてのビアエッジはグレーティングによって画定される。一実施形態では、ビアレジストエッジのばらつきが基板に転写されず、結果として得られるプロセス能力は、ビアＣＤのより良好な制御を可能にし、歩留まりおよびプロセス能力を改善する。
以下に説明する実施形態の場面を説明するために、現在知られている解決策は、下の金属への短絡マージンを決定するビアエッジを画定するためのレジストエッジの使用を含む。しかしながら、標準的なビアレジストパターニングは、グレーティングパターニングよりもはるかに高いエッジ配置誤差を有することが知られている。対照的に、本明細書に記載の実施形態によれば、ビアエッジを画定するために犠牲グレーティングを使用することによってビアエッジの制御が大幅に改善され、誤った金属への短絡の危険性が大幅に改善される。
本明細書に記載の実施形態によれば、エッチング後にビアエッジを画定するためにスタック内に犠牲グレーティングを有する複数のビアパターンについてのパターン蓄積フローが説明される。「ふるい」スタックは、既に存在するプラグを有するパターニングされた上側金属（Ｍ１）層間誘電体層上にハードマスクをコーティングすることによって構築される。ハードマスクは、後続の処理のためにウェハを平坦化する。次に形成された層をエッチング停止層として使用し、続いて蓄積層を形成することができる。この段階で、下地の下側金属（Ｍ０）層のピッチの２倍のピッチで、かつＭ０グレーティングと同じ方向にグレーティングを形成することができる。このグレーティングは、下の他のすべてのＭ０ラインを効果的に遮断し、最終的にビアポストエッチングの限界寸法（ＣＤ）を画定する。一実施形態では、グレーティングが下地のＭ０のピッチの２倍であるので、上にあるレジストフィーチャのエッジ配置誤差（ＥＰＥ）を可能にするために、ビア間にかなりの量のハードマスク（±２０ｎｍ）が含まれる。
次に、複数のビアマスクパターンがグレーティングを通って蓄積層に蓄積される。蓄積後、他の下側金属（Ｍ０）ラインを露出させ、既に形成されたビアを保護するために、余分なリソグラフィ工程なしにグレーティングを反転させる。グレーティング間にライナーを追加して、隣接するＭ０ライン上のビアが合流しないようにする。ビア間の間隔は、ライナーの厚さで調整することができる。
最後に、１から数個のビアマスクからのビアパターンを、反転グレーティングを介して蓄積して、描画されたすべてのビアの蓄積におけるパターニングを完了することができる。次にグレーティングを除去し、蓄積層内の蓄積ビアパターンを、上側金属（Ｍ１）ハードマスクグレーティングを通してＭ１ラインの下の層間誘電体およびその下のＭ０までエッチングする。Ｍ１グレーティングの上のスタックおよびその上にあるハードマスク層が除去される。続いて、トレンチおよびビアをメタライズし、次いで研磨する。その結果、両方向の形成されたビアの非常に良好なＣＤ制御、およびすべてのビアの互いに対する自己整合が得られる。
一態様では、次に、本明細書に記載の１つまたは複数の実施形態は、上にある導電ビアを構築するためのテンプレートとして、下地の金属グレーティング構造、または一対の直交構造を使用する手法に関する。例示的な処理方式では、図１８Ａ〜図１８Ｗは、本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための金属ビア処理方式における様々な工程を表す平面図（図の上部）および対応する斜視図（図の中央部）と断面図（図の下部）である。
図１８Ａを参照すると、新しいメタライゼーション層を製造するための開始点として開始点構造１８００が設けられている。開始点構造１８００は、交互に配置された金属ライン１８０２および誘電体ライン１８０４のアレイを含む。金属ライン１８０２は、誘電体ライン１８０４の上側表面とほぼ同一平面上にある上側表面を有する。次いで、図１８Ｂに示すように、エッチング停止層１８０６が開始構造１８００上に形成される。
図１８Ｃを参照すると、層間誘電体層１８０８が図１８Ｂの構造上に形成されている。次に、パターニングされたハードマスク１８１０を図１８Ｃの構造上に形成し、図１８Ｄに示すように、パターニングされたハードマスク１８１０のパターンを層間誘電体層１８０８に部分的に転写して、その中に金属ライン領域１８１４を有するパターニング層間誘電体層１８１２を形成する。一実施形態では、パターニングされたハードマスク１８１０は、図示するようにグレーティング型パターンを有する。特定の実施形態では、パターニングされたハードマスク１８１０は窒化チタン（ＴｉＮ）からなる。
図１８Ｅを参照すると、ハードマスク層１８１６が図１８Ｄの構造上に形成されている。一実施形態では、ハードマスク層１８１６の底面は図１８Ｄの構造のトポグラフィとコンフォーマルであり、ハードマスク層１８１６の上側表面は平坦化されている。特定の実施形態では、ハードマスク層１８１６は炭素ハードマスク（ＣＨＭ）層である。次いで、図１８Ｆに示すように、エッチング停止層１８１８を図１８Ｅの構造上に形成する。特定の実施形態では、エッチング停止層１８１８は酸化シリコン（ＳｉＯｘまたはＳｉＯ２）からなる。
図１８Ｇを参照すると、次にパターン蓄積層１８２０が図１８Ｆの構造上に形成される。一実施形態では、パターン蓄積層１８２０は、例えば、最終的なビアパターニングのために、２つ以上のパターンが最終的に蓄積する層である。特定の実施形態では、パターン蓄積層１８２０はアモルファスシリコン（ａ−Ｓｉ）からなる。次に、図１８Ｈに示すように、パターニングされたハードマスク１８２２を図１８Ｇの構造上に形成する。一実施形態では、パターニングされたハードマスク１８２２は、図示するようにグレーティング型パターンを有する。そのような一実施形態では、グレーティング型パターンは、パターニングされたハードマスク１８１０のグレーティングと直交し、金属ライン１８０２のグレーティングと平行である。しかしながら、一実施形態では、上から見た透視図から、図１８Ｈに示すように、パターニングされたハードマスク１８２２は、金属ライン１８０２（例えば金属ライン１８０２（Ａ））を１本おきにのみ露出させ、交互に配置された金属ライン１８０２（例えば金属ライン１８０２（Ｂ））を遮断する。特定の実施形態では、パターニングされたハードマスク１８２２は窒化シリコン（ＳｉＮ）からなる。
図１８Ｉを参照すると、次にハードマスク１８２４が図１８Ｈの構造上に形成されている。特定の実施形態では、ハードマスク１８２４は炭素ハードマスク（ＣＨＭ）である。次いで、図１８Ｊに示すように、ハードマスク１８２４を（例えば、単層または多層レジスト構造を使用するリソグラフィプロセスによって）パターニングし、そのパターンを、パターンハードマスク１８２２によって露光されたパターン蓄積層１８２０の一部に転写して、１回パターニングされたメモリ層１８２６を形成する。一実施形態では、パターンは、終点としてエッチング停止層１８１８を使用するエッチングプロセスによってパターン蓄積層１８２０の一部に転写される。一実施形態では、図１８Ｊにも示すように、１回パターニングされたメモリ層１８２６を形成した後に、ハードマスク１８２４が除去される。このプロセスは、いくつかの異なるマスキング工程に対して繰り返してもよいことを理解されたい。
図１８Ｋを参照すると、次に、図１８Ｊの構造のパターニングされたハードマスク１８２２の開口部をブロッキング材料層で充填することによって、ブロッキングライン１８２８が形成される。特定の実施形態では、ブロッキング材料層は流動性酸化シリコン材料である。他の実施形態では、ブロッキング材料層は、他のいくつかの適切な材料のうちのいずれかである。次に、図１８Ｌに示すように、パターニングされたハードマスク１８２２を図１８Ｋの構造から除去して、ブロッキングライン１８２８を残したままにする。
図１８Ｍを参照すると、次いで、ブロッキングライン１８２８に一致するように、絶縁スペーサ形成材料層１８３０が図１８Ｌの構造上に形成される。一実施形態では、絶縁スペーサ形成材料層１８３０は誘電体材料からなる。一実施形態では、スペーサ形成材料層１８３０は酸化シリコン（ＳｉＯｘまたはＳｉＯ２）からなる。次に、図１８Ｎに示すように、スペーサ形成材料層１８３０をパターニングしてブロッキングライン１８２８の側壁に隣接してスペーサ１８３２を形成する。一実施形態では、スペーサ形成材料層１８３０は、異方性ドライエッチングプロセスを使用してパターニングされてスペーサ１８３２を形成する。
図１８Ｏを参照すると、ブロッキングライン１８２８、スペーサ１８３２、およびスペーサ１８３２を形成した後に形成されたパターニングマスクの保護領域の集合パターンが、１回パターニングされたメモリ層１８２６に転写され、２回パターニングされたメモリ層１８３４を形成する。一実施形態では、パターンは、終点としてエッチング停止層１８１８を使用するエッチングプロセスによって、１回パターニングされたメモリ層１８２６に転写される。次いで、図１８Ｐに示すように、ブロッキングライン１８２８、スペーサ１８３２、および図１８Ｏの構造の任意の追加のマスク材料を除去して、２回パターニングされたメモリ層１８３４を露出させる。
図１８Ｑを参照すると、次に、図１８Ｐの構造の２回パターニングされたメモリ層１８３４のパターンがエッチング停止層１８１８に転写されて、パターニングされたエッチング停止層１８３６を形成し、ハードマスク層１８１６の一部を露出させる。一実施形態では、２回パターニングされたメモリ層１８３４のパターンは、ドライエッチングプロセスを使用してエッチング停止層１８１８に転写される。次に、図１８Ｒに示すように、図１８Ｑの構造の２回パターニングされたメモリ層１８３４を除去する。
図１８Ｓを参照すると、次に、図１８Ｒの構造のパターニングされたエッチング停止層１８３６のパターンがハードマスク層１８１６に転写されて、パターニングされたハードマスク層１８３８を形成する。パターニングされたハードマスク層１８３８は、パターニングされた層間誘電体層１８１２のライン領域１８１４の一部およびパターニングされたハードマスク１８１０の一部を露出させる。すなわち、パターニングされたハードマスク層１８３８はパターニングされた層間誘電体層１８１２のライン領域１８１４より広い領域を露出するが、パターニングされたハードマスク１８１０は、ライン領域１８１４の外側のパターニングされた層間誘電体層１８１２の「露出された」領域を保護する。次に、図１８Ｔに示すように、図１８Ｓの構造のパターニングされたハードマスク層１８３８のパターンをパターニングされた層間誘電体層１８１２に転写して、２回パターニングされた層間誘電体層１８４０を形成し、エッチング停止層１８０６を露出させる。しかし、一実施形態では、パターニングされたハードマスク１８１０は、図１８Ｔにも示すように、全転写パターンを抑制する。一実施形態では、パターニングされたハードマスク層１８３８のパターンは、終点としてエッチング停止層１８０６を用いるエッチングプロセスによって、パターニングされた層間誘電体層１８１２に転写される。
図１８Ｕを参照すると、図１８Ｔの構造のエッチング停止層１８０６の露出部分が除去されて、パターニングされたエッチング停止層１８４２を形成し、金属ライン１８０２用のビア位置１８４４を露出させる。次に、図１８Ｖに示すように、図１８Ｕの構造のパターニングされたエッチング停止層１８３６、パターニングされたハードマスク層１８３８、およびパターニングされたハードマスク１８１０を除去する。この除去により、２回パターニングされた層間誘電体層１８４０と、金属ライン１８０２用のビア位置１８４４と、上側金属ライン用の位置１８４６と、が露出する。一実施形態では、パターニングエッチング停止層１８３６、パターニングされたハードマスク層１８３８、およびパターニングされたハードマスク１８１０は、選択的ウェットエッチングプロセスを使用して除去される。
図１８Ｗを参照すると、図１８Ｖの構造について上側メタライゼーション層が形成されている。特に、金属ビア１８４８および金属ライン１８５０を設けるために金属充填プロセスが実行される。一実施形態では、金属充填プロセスは、金属堆積およびその後の化学機械平坦化（ＣＭＰ）プロセスなどの平坦化処理方式を使用して実行される。一実施形態では、図１８Ｗの形成された構造の表面は、図１８Ａの開始構造１８００の表面と直交しているが実質的に同じである。したがって、一実施形態では、図１８Ｂ〜図１８Ｗに関連して説明したプロセスを図１８Ｗの構造上で繰り返して、次のメタライゼーション層を形成することなどができる。
図１８Ｗに関連して説明したような結果として生じる構造は、その後の金属ライン／ビアおよびＩＬＤ層を形成するための下地としてその後使用することができる。あるいは、図１８Ｗの構造は、集積回路内の最終金属相互接続層を表すことができる。上記の処理工程は代替的順序で実施されてもよく、すべての工程が実行される必要はなく、および／または追加の処理工程が実行されてもよいことを理解されたい。上記の例はビア／コンタクト形成に焦点を当ててきたことも理解されたい。しかしながら、他の実施形態では、金属ライン層内のライン端部終端（プラグ）用の領域を保存または形成するために同様の手法を使用することができる。
本開示の一実施形態による、グリッドベースのビアおよびプラグパターニング手法について説明する。本明細書に記載の１つまたは複数の実施形態は、グリッド自己整合および超自己整合金属ビア処理方式に関する。本明細書に記載される実施形態は、金属／ビア層のための自己整合方法論を提供するために実施することができる。本明細書に記載の手法を実施することによって、ほとんどすべてのプラグおよびビアの形状が可能になる。さらに、最終ビア限界寸法（ＣＤ）を、パターニングのために実施されるリソグラフィから独立させることができる。さらに、本明細書に記載の手法は、プロセスフローの終わりがプロセスフローの始まりと同一または実質的に同一の層スタックおよびレイアウトを有するという点で「循環フロー」を提供することができる。したがって、プロセスフロー内のすべての工程が開発されると、必要なだけ多くの金属／ビア層を追加するために必要なだけプロセスフローを繰り返すことができる。１つまたは複数の実施形態では、垂直グリッド間の重なりを使用してビアと金属ラインの配置を画定する。ビアのサイズは、２つのグリッド間の重なり合う領域によって決定することができる。
以下に説明する実施形態の場面を提供するために、ビア自己整合のための現在公知の手法と比較して、本明細書に記載の手法は、利用可能なほとんどすべてのプラグおよびビア配置を提供することができる。本明細書に記載の手法は、必要な選択的エッチングを少なくすることができる。本明細書に記載の手法は、利用されるリソグラフィから独立した最終プラグおよびビアＣＤを提供することができる。一態様では、次に、本明細書に記載の１つまたは複数の実施形態は、上にある導電ビアを構築するためのテンプレートとして下地の金属グレーティング構造を使用する手法に関する。金属（プラグ）間の非導電性スペースまたは遮断部を製造するために同様の手法を実施することができることを理解されたい。
例示的な処理方式では、図１９Ａ〜図１９Ｌは、本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のためのグリッド自己整合金属ビア処理方式における様々な工程を表す平面図（図の上部）および対応する斜視断面図（図の下部）である。実際にはそうではないが、明瞭にするために、斜視断面図では異なるメタライゼーション層を分離して（上方および下方に）示していることを理解されたい。
図１９Ａを参照すると、新しいメタライゼーション層を製造するための開始点として開始点構造１９００が設けられている。開始点構造１９００は、交互に配置された金属ライン１９０２および誘電体ライン１９０４のアレイを含む。金属ライン１９０２は誘電体ライン１９０４の下にリセスされている。ハードマスク層１９０６が金属ライン１９０２の上方に配置され、誘電体ライン１９０４と交互に配置されている。一実施形態では、誘電体ライン１９０４は窒化シリコン（ＳｉＮ）からなり、ハードマスク層１９０６は炭化シリコン（ＳｉＣ）または酸化シリコン（ＳｉＯ ２）からなる。次に、図１９Ｂに示すように、次のパターニング層１９０８が開始点構造１９００の上に製造される。一実施形態では、次のパターニング層１９０８は、エッチング停止層１９１０、誘電体層１９１２、およびグレーティング構造１９１４を含む。一実施形態では、エッチング停止層１９１０は酸化シリコン（ＳｉＯ）からなり、誘電体層１９１２は窒化シリコン（ＳｉＮ）からなり、グレーティング構造１９１４は酸化シリコン（ＳｉＯ）からなる。一実施形態では、グレーティング構造１９１４は、例えばスペーサパターニングによるピッチ半減またはピッチ４分の１方式を使用して形成される。
図１９Ｃを参照すると、グレーティング構造１９１４のパターンが誘電体層１９１２に転写されて、パターニングされた誘電体層１９１６を形成する。一実施形態では、グレーティング構造１９１４のパターンは、エッチングプロセスの終点としてエッチング停止層１９１０を利用するエッチングプロセスを使用して誘電体層１９１２に転写される。次に、図１９Ｄに示すように、ブレークスルーエッチングを行ってエッチング停止層１９１０の露出部分を除去し、パターニングされたエッチング停止層１９１８を形成する。一実施形態では、ブレークスルーエッチングにより、構造１９００内に形成される可能性があるすべての可能なビア位置１９２０を露出させる。
図１９Ｅを参照すると、プラグが保存される位置に図１９Ｄの構造上にパターニングされたハードマスク１９２２を形成することによってプラグのパターニングが行われる。次に、図１９Ｆに示すように、パターニングされたハードマスク１９２２とグレーティング構造１９１４の統一パターンを構造１９００に転写して、構造１９００内に金属ラインを形成するための領域１９２４を有する構造１９００'を形成する。一実施形態では、パターニングされたハードマスク１９２２とグレーティング構造１９１４の統一パターンが、エッチングプロセスを使用して構造１９００に転写される。このようなエッチングプロセスは、層１９０４、１９０６の両方を実質的に同じレートでエッチングすることができ（またはいくつかのエッチング工程として実行することができ）、図１９Ｆにも示すように、パターニングされたハードマスク１９２２を除去するための洗浄プロセスをその後に行うことができる。
図１９Ｇを参照すると、次にビアパターニングが図１９Ｆの構造上にパターニングされたリソグラフィマスク１９２６を形成することによって行われ、パターニングされたリソグラフィマスク１９２６はビアが形成される位置を露出させる（例えば、ビア選択プロセス）。次に、図１９Ｈに示すように、パターニングされたリソグラフィマスク１９２６とグレーティング構造１９１４の統一パターンを構造１９００'に転写して、構造１９００'内に金属ビアを形成するための領域１９２８'を有する構造１９００''を形成する。一実施形態では、パターニングされたリソグラフィマスク１９２６およびグレーティング構造１９１４の統一パターンが、エッチングプロセスを使用して構造１９００'に転写される。そのようなエッチングプロセスは、層１９０４に対して選択的に層１９０６をエッチングすることができ、図１９Ｈにも示すように、パターニングされたリソグラフィマスク１９２６を除去するために洗浄プロセスをその後に行うことができる。
図１９Ｉを参照すると、図１９Ｉの構造に対して金属充填プロセスが実行されて、下地の構造１９３０が設けられる。金属充填プロセスは、構造１９３０内に金属ビア１９３２および金属ライン１９３４を形成する。金属充填プロセスはまた、図１９Ｉに示すように、グレーティング構造１９１４の間の領域を金属ライン１９３６で充填することができる。一実施形態では、金属充填プロセスは、金属堆積およびそれに続く平坦化処理方式を使用して実行される。次に、図１９Ｉの構造の厚さを薄くしてグレーティング構造１９１４を除去し、パターニングされた誘電体１９１６を露出させ、図１９Ｊに示すように金属ライン１９３６から厚さを薄くした金属ライン１９３８を設けることができる。一実施形態では、次に、化学機械平坦化（ＣＭＰ）プロセスなどの平坦化プロセスを使用して、図１９Ｉの構造の厚さを薄くすることができる。
図１９Ｋを参照すると、図１９Ｊの構造から金属ライン１９３８が除去されて、パターニングされた誘電体層１９１６およびパターニングされたエッチング停止層１９１８が残る。金属ライン１９３８は、金属ライン１９３８を除去し、材料層１９０４、１９０６の上の高さに金属が残らないようにする（すなわち、構造１９３０のプラグ領域の上に金属が残らないようにする）ことを確実にする選択的エッチングプロセスによって除去することができる。次に、図１９Ｌに示すように、ハードマスク層１９４０を図１９Ｋの構造上のパターニングされた誘電体層１９１６のラインの間に形成する。一実施形態では、ハードマスク層１９４０は、炭化シリコン（ＳｉＣ）または酸化シリコン（ＳｉＯ２）からなり、堆積および平坦化処理方式を用いて形成される。一実施形態では、ハードマスク層１９４０はハードマスク層１９０６と同じ材料からなる。一実施形態では、パターニングされた誘電体層１９１６およびハードマスク層１９４０から形成された構造の表面は、図１９Ａの開始構造１９００の表面と直交するが実質的に同じである。したがって、一実施形態では、図１９Ｂ〜図１９Ｌに関連して説明したプロセスを図１９Ｌの構造上で繰り返して、次のメタライゼーション層を形成することなどができる。
次のメタライゼーション層を形成するために図１９Ｌの構造上で繰り返される図１９Ｂ〜図１９Ｌに関連して説明したプロセスは、プロセスフローの終わりがプロセスフローの始まりと同一または実質的に同一の層スタックおよびレイアウトを有するという点で循環フローと呼ぶことができることを理解されたい。一実施形態では、追加のメタライゼーション層を形成することは、そのような循環フローを使用することを含む。しかしながら、循環または反復的フローは選択メタライゼーション層に対してのみ実施することができることもまた理解されたい。結果として生じるスタック内の他のメタライゼーション層（例えば、図１９Ｂ〜図１９Ｌの処理方式を使用して製造された層の上または下または中間の層）は、従来のデュアルダマシンまたは他の手法を使用して製造することができる。
図１９Ｌに関連して説明した符号１９３１などの結果として生じる構造は、その後の金属ライン／ビアおよびＩＬＤ層を形成するための下地としてその後使用することができる。あるいは、図１９Ｌの構造１９３１は、集積回路内の最終金属相互接続層を表すことができる。その後の製造工程では、誘電体ラインを除去して、得られる金属ライン間にエアギャップを設けることができることも理解されたい。上記の例はビア／コンタクト形成に焦点を当ててきたことを理解されたい。しかしながら、他の実施形態では、金属ライン層内のライン端部終端（プラグ）用の領域を保存または形成するために同様の手法を使用することができる。
本開示の一実施形態によれば、グレーティングベースのビアおよびプラグのパターニングが説明される。本明細書に記載の１つまたは複数の実施形態は、フィーチャ端部形成のためのグレーティングベースのプラグおよびカットに関する。実施形態は、リソグラフィパターニング、関連するライン端部ＣＤ歩留まり、およびスペーサベースのパターニングのうち１つまたは複数を含むことができる。実施形態は、１次元（１Ｄ）フィーチャの配置制御および均一性を有するプラグおよびカットを作製するための方法を使用する。ビア端部とライン端部がより制限された位置に配置されるという意味で、ライン端部（プラグ）またはビア配置に対するより良い制御の間にはトレードオフがあることを理解されたい。
本明細書に記載の実施形態の場面を提供するために、半導体製造においてより狭いピッチのフィーチャをパターニングすることを可能にするために、グレーティングおよびプラグあるいはグレーティングおよびカット手法がより多くの層に適用されている。フィーチャ寸法が縮小し続けるにつれて、カットおよびプラグをしっかりとパターニングする能力は、スケーリングおよび歩留まりを制限する可能性がある。カットおよびプラグフィーチャは、一般に、主として２次元（２Ｄ）フィーチャを用いたリソグラフィ工程によって直接画定される。そのような２Ｄフィーチャは、１次元（１Ｄ）フィーチャよりもはるかに高いばらつきおよび不均一性を有する。
以下に説明される図２０Ａ〜図２０Ｇに関して、一実施形態では、グレーティングで画定されたプラグを生成するための単純化されたパターニングプロセスの概要が提示される。犠牲１Ｄパターンは、パターニングされている層の主方向に対して垂直に生成される。次に、選択マスクを使用して、最終的に一次グレーティングの一部を切断または保持するために使用されることになる１Ｄパターンの一部を切断または保持する。したがって、一次パターン上のカット／キープの最終エッジは、１Ｄ犠牲グレーティングのエッジによって画定され、はるかに良好な制御および均一性を有する。図２０Ａ〜図２０Ｇは、本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のためのフィーチャ端部形成のためのグレーティングベースのプラグおよびカットの製造方法における様々な工程を表す平面図（上部）および対応する断面図（中央および下部）である。
図２０Ａを参照すると、開始点構造２０００が、新しいメタライゼーション層を製造するための開始点として設けられている。開始点構造２０００は、第１のハードマスク層２００４が上に形成された層間誘電体（ＩＬＤ）材料層２００２を含む。第１のハードマスク層２００４上に第２のハードマスク層２００６が形成されている。第２のハードマスク層２００６はグレーティングパターンを有し、これは主に１次元（１Ｄ）グレーティングパターンと見なすことができる。一実施形態では、第２のハードマスク２００６のグレーティングパターンは、最終的に、パターニングされる最終層の１Ｄ位置を画定するために使用されるが、まだその中にフィーチャ位置の端部がパターニングされていない。第１のハードマスク層２００４および／または第２のハードマスク層２００６は、これらに限定されないが、窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ２）、窒化チタン（ＴｉＮ）、またはシリコン（Ｓｉ）などの材料から製造することができる。一実施形態では、第１のハードマスク層２００４および第２のハードマスク層２００６は互いに異なる材料から製造される。
図２０Ｂを参照すると、第３のハードマスク層２００８が図２０Ａの構造上に形成されている。一実施形態では、第３のハードマスク層２００８はグレーティングパターンを有し、これは第２のハードマスク層２００６の１Ｄグレーティングパターンに直交する主に１次元（１Ｄ）グレーティングパターンと見なすことができる。第３のハードマスク層２００８は、これらに限定されないが、窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ２）、窒化チタン（ＴｉＮ）、またはシリコン（Ｓｉ）などの材料から製造することができる。一実施形態では、第３のハードマスク層２００８は、第１のハードマスク層２００４および第２のハードマスク層２００６の材料とは異なる材料から製造される。例えば、改善されたエッチング選択性を提供するために、上述のハードマスク層のうちのいずれか１つが実際に複数の副層を含むことができることを理解されたい。
一実施形態では、第３のハードマスク層２００８のグレーティングパターンと第２のハードマスク層２００６のグレーティングパターンとが一緒になって、金属ラインメタライゼーション層のすべての許容されるライン端部位置を画定する。そのような一実施形態では、第３のハードマスク層２００８のグレーティングパターンと第２のハードマスク層２００６のグレーティングパターンとが一緒になってグレーティングパターンのラインが重なり合う位置にライン端部位置を画定する。別のそのような実施形態では、第３のハードマスク層２００８のグレーティングパターンと第２のハードマスク層２００６のグレーティングパターンとが一緒になって、グレーティングパターンのラインの間にスペースが露出する位置にライン端部位置を画定する。
図２０Ｃを参照すると、リソグラフィパターニングマスク２０１０の領域が図２０Ｂの構造上に形成されている。リソグラフィパターニングマスク２０１０の領域は、１つまたは複数のフォトレジスト層から、またはリソグラフィパターニングマスクと同様に形成することができる。一実施形態では、リソグラフィパターニングマスク２０１０の領域は、第２のハードマスク層２００６および第３のハードマスク層２００８から形成された犠牲グレーティング上にカット／キープ領域のパターンを提供する。次に、一実施形態では、リソグラフィプロセスを使用して犠牲グレーティングの部分を選択（切断または保持）し、それが最終的に金属ラインの一次パターンの端部位置を画定する。そのような一実施形態では、犠牲グレーティングパターンをエッチングする前に、１９３ｎｍまたはＥＵＶリソグラフィが、レジストパターンの下地の層へのエッチング転写と共に使用される。一実施形態では、リソグラフィプロセスは、レジスト層の複数回露光または堆積／エッチング／堆積反復処理を含む。マスクされた領域は切断または保持位置と呼ばれることがあり、直交グレーティング重なり領域またはグレーティング間のスペースがプラグ（またはおそらくビア）位置を画定するために使用されることを理解されたい。
図２０Ｄを参照すると、図２０Ｃの構造のリソグラフィパターニングマスク２０１０の領域をマスクとして使用して、第３のハードマスク層２００８を選択的にエッチングして、パターニングされたハードマスク層２０１２を形成する。すなわち、犠牲グレーティングの一部をエッチングして、第３のハードマスク層２００８の一部をエッチングプロセスから保護するリソグラフィパターニングマスク２０１０の領域のパターンの一部を採用する。一実施形態では、エッチングプロセスで除去される第３のハードマスク層２００８の一部は、最終ターゲット設計の一部ではない。一実施形態では、図２０Ｄに示すように、リソグラフィパターニングマスク２０１０の領域を、パターニングされたハードマスク層２０１２を形成した後に除去する。
図２０Ｅを参照すると、図２０Ｄの構造の第２のハードマスク層２００６およびパターニングされたハードマスク層２０１２を形成した組み合わせパターンが、例えば選択的エッチングプロセスによって第１のハードマスク層２００４およびＩＬＤ材料層２００２に転写される。パターニングは、パターニングされたＩＬＤ層２０１４およびパターニングされたハードマスク層２０１６を形成する。
図２０Ｆを参照すると、次に、図２０Ｅの構造のパターニングされたハードマスク層２０１２および第２のハードマスク層２００６（すなわち、犠牲グレーティング）が除去される。パターニングされたハードマスク層２０１６は、図２０Ｆに示すようにこの段階で保持されてもよく、または除去されてもよい。選択的ウェットまたはドライ処理技術を用いて、パターニングされたハードマスク層２０１２および第２のハードマスク層２００６（および場合によっては、パターニングされたハードマスク層２０１６）を除去することができる。図２０Ｆの結果として得られる構造は、残りのパターニングされたハードマスク層２０１６を最初に除去するという選択肢と共に、金属充填のための開始点としてその後使用することができる。金属フィーチャとなるものの端部位置（ライン端部）は、ＩＬＤ材料層２００２に転写された１Ｄ犠牲グレーティングのエッジによって画定され、したがって、よく制御されている。
図２０Ｇを参照すると、図２０Ｆの構造上に金属充填プロセスが実行されて、開口部のパターニングされたＩＬＤ層２０１４内に金属ライン２０１８が形成される。金属ラインは、パターニングされたＩＬＤ層２０１４に形成された連続性の切れ目によって形成されたライン端部を有する。一実施形態では、金属充填プロセスは、パターニングされたＩＬＤ層２０１４上に１つまたは複数の金属層を堆積し、次いで平坦化することによって実行される。図２０Ｆおよび図２０Ｇに示すように、パターニングされたハードマスク層２０１６を金属堆積プロセス中に保持し、次いで平坦化プロセス中に除去することができる。しかしながら、他の実施形態では、パターニングされたハードマスク層２０１６は、金属充填工程の前に除去される。さらに他の実施形態では、パターニングされたハードマスク層２０１６は最終構造において保持される。図２０Ｇを再び参照すると、金属ライン２０１８は、一例として示される導電ビア２０２０などの、下地のフィーチャの上に形成されてもよいことを理解されたい。
図２０Ｇに関連して説明したような結果として生じる構造は、その後の金属ライン／ビアおよびＩＬＤ層を形成するための下地としてその後使用することができる。あるいは、図２０Ｇの構造は、集積回路内の最終金属相互接続層を表すことができる。上記の処理工程は代替的順序で実施されてもよく、すべての工程が実行される必要はなく、および／または追加の処理工程が実行されてもよいことを理解されたい。一実施形態では、そうでなければ許容されなければならない従来のリソグラフィ／デュアルダマシンパターニングによるオフセットは、本明細書で説明される結果として得られる構造に対する要因ではない。上記の例はライン端部／プラグ／カットの形成または保存に焦点を当ててきたことを理解されたい。しかし、他の実施形態では、金属ライン層の上または下にビア／コンタクトを形成するために同様の手法を使用することができる。その後の製造工程では、誘電体ラインを除去して、得られる金属ライン間にエアギャップを設けることができることも理解されたい。
図２０Ａ〜図２０Ｇを再び参照すると、一実施形態では、グレーティングにより画定されたプラグを生成するためのパターニングプロセスが説明されている。そのような実施形態の利点は、最悪の場合のプロセスばらつきの条件下で観察される端部間短絡（歩留まり不良）の可能性を低減する端部間フィーチャのより良い寸法制御を含むことができる。端部間のフィーチャの寸法制御が改善されたことで、ビアの着地とカバレッジについて、最悪の場合のプロセスばらつきの下でより多くの領域が提供される。したがって、一実施形態では、歩留まりおよび製品性能を向上させながら、層間で改善された電気的接続を達成することができる。端部間のフィーチャの改善された寸法制御は、より小さな端部間幅を可能にし、したがって、より良い製品密度（機能当たりのコスト）を達成することができる。
一実施形態では、本開示の実施形態の利点は、すべてのライン端部位置が単一のリソグラフィ工程によって画定されることである。例えば、プラグ／カットピッチが非常に小さくなると、一般的な解決策は、複合プラグ／カットパターンを生成するために追加の処理を伴うリソグラフィの複数パスを使用することである。対照的に、本明細書に記載の実施形態では、フィーチャ端部位置は複数のリソグラフィ工程の関数であり、したがって、本明細書に記載の実施形態の場合のように単一のリソグラフィ工程を用いてフィーチャ端部を画定する場合よりもばらつきが大きい。
本開示の一実施形態による、ライン端部カット手法について説明する。本明細書に記載の１つまたは複数の実施形態は、金属ライン端部をパターニングするための技術に関する。実施形態は、コンタクト製造、ダマシン処理、デュアルダマシン処理、相互接続製造、および金属ライントレンチパターニングのうち１つまたは複数の態様を含むことができる。
場面を提供するために、半導体製造の進歩したノードでは、低レベル相互接続は、ライングレーティング、ライン端部、およびビアの別々のパターニングプロセスによって作成される。複合パターンの忠実度は、ビアがラインの端部に侵入するにつれて低下し、またその逆も成り立つ。本明細書に記載の実施形態は、関連する近接規則を排除するプラグプロセスとしても知られるライン端部プロセスを提供する。実施形態は、ビアがライン端部に配置され、大きなビアがライン端部を横切って結ぶことを可能にすることができる。
さらなる場面を提供するために、図２１Ａは、従来の半導体デバイスのメタライゼーション層の平面図のａ−ａ'軸線に沿った平面図および対応する断面図である。図２１Ｂは、現在知られている処理方式を使用して製造されたライン端部またはプラグの断面図である。図２１Ｃは、現在知られている処理方式を使用して製造されたライン端部またはプラグの別の断面図である。
図２１Ａを参照すると、メタライゼーション層２１００は、誘電体層２１０４内に形成された金属ライン２１０２を含む。金属ライン２１０２は、下地のビア２１０３に結合することができる。誘電体層２１０４はライン端部またはプラグ領域２１０５を含むことができる。図２１Ｂを参照すると、誘電体層２１０４のハードマスク層２１１０をパターニングし、次いで誘電体層２１０４の露出部分をエッチングすることによって、誘電体層２１０４の従来のライン端部またはプラグ領域２１０５を製造することができる。誘電体層２１０４の露出部分は、ライントレンチ２１０６を形成するのに適した深さまでエッチングすることができ、またはビアトレンチ２１０８を形成するのに適した深さまでさらにエッチングすることができる。図２１Ｃを参照すると、ライン端部またはプラグ２１０５の対向する側壁に隣接する２つのビアが単一の大きな露光２１１６で製造されて、最終的にライントレンチ２１１２およびビアトレンチ２１１４を形成することができる。
しかしながら、再び図２１Ａ〜図２１Ｃを参照すると、忠実度の問題および／またはハードマスクの侵食の問題は、不完全なパターニングレジームにつながる可能性がある。対照的に、本明細書に記載の１つまたは複数の実施形態は、トレンチおよびビアパターニングプロセス後のライン端部誘電体（プラグ）の構成を含むプロセスフローの実施を含む。例示的な処理方式では、図２１Ｄ〜図２１Ｊは、本開示の一実施形態による、バックエンドオブライン（ＢＥＯＬ）相互接続のための金属ライン端部をパターニングするためのプロセスにおける様々な工程を表す断面図である。
図２１Ｄを参照すると、半導体ダイ用の相互接続構造のメタライゼーション層を製造する方法は、下地のメタライゼーション層２１２０の上に形成された層間誘電体（ＩＬＤ）材料層２１２６の上側部分（下側部分２１３０の上）にライントレンチ２１２８を形成するステップを含む。下地のメタライゼーション層２１２０は、誘電体層２１２４内に配置された金属ライン２１２２を含む。
図２１Ｅを参照すると、ＩＬＤ材料層２１２６の下側部分２１３０にビアトレンチ２１３２Ａ、２１３２Ｂが形成され、ＩＬＤ材料層２１２６のパターニングされた下側部分２１３０'を形成する。例示的な実施形態として、ビアトレンチ２１３２Ａは、下地のメタライゼーション層２１２０の２本の金属ライン２１２２を露出させ、一方、ビアトレンチ２１３２Ｂは、下地のメタライゼーション層２１２０の１本の金属ライン２１２２を露出させる。
図２１Ｆを参照すると、マトリックス材料などの犠牲材料２１３４が、ＩＬＤ材料層（図２１Ｆに示す部分２１３０'）の上ならびにライントレンチ２１２８およびビアトレンチ２１３２Ａ、２１３２Ｂの中に形成される。一実施形態では、図２１Ｆに示すように、パターニングされたハードマスク層２１３６が犠牲材料２１３４上に形成される。
図２１Ｇを参照すると、犠牲材料２１３４をパターニングして、図２１Ｅのビアトレンチ２１３２Ａに関連する下地のメタライゼーション層２１２０の２本の金属ライン２１２２の間の下側メタライゼーション層２１２０の一部を露出させる開口部（図２１Ｇの左側開口部）を形成する。図示する例示的な実施形態では、犠牲材料２１３４がさらにパターニングされて、図２１Ｅのビアトレンチ２１３２Ｂに隣接するＩＬＤ材料層のパターニングされた下側部分２１３０'の一部を露出させる開口部（図２１Ｇの右側開口部）を形成する。一実施形態では、犠牲材料２１３４は、エッチングプロセスによって、パターニングされたハードマスク２１３６のパターンを犠牲材料２１３４に転写することによってパターニングされる。
図２１Ｈを参照すると、犠牲材料２１３４（ここではパターニングされ充填された犠牲材料２１３４'として示されている）の開口部は誘電体材料２１３８で充填されている。一実施形態では、犠牲層２１３４の開口部は、原子層堆積（ＡＬＤ）および化学気相成長（ＣＶＤ）からなる群から選択された堆積プロセスを用いて誘電体材料２１３８で充填される。一実施形態では、犠牲材料２１３４の開口部は、第１の誘電体材料組成の誘電体材料２１３８で充填される。そのような一実施形態では、ＩＬＤ材料層２１２６は、第１の誘電体材料組成とは異なる材料からなる第２の誘電体材料を含む。しかしながら、別のそのような実施形態では、ＩＬＤ材料層２１２６は第１の誘電体材料からなる。
図２１Ｉを参照すると、充填された犠牲材料２１３４'が除去されて誘電体プラグ２１４０Ａ、２１４０Ｂが設けられる。図示する例示的な実施形態では、誘電体プラグ２１４０Ａは、下地のメタライゼーション層２１２０の２本の金属ライン２１２２の間の下側メタライゼーション層２１２０の一部に配置されている。誘電体プラグ２１４０Ａは、ビアトレンチ２１３２Ａとライントレンチ２１２８'とに隣接しており、図２１Ｉに示す場合では、本質的に対称的なビアトレンチ２１３２Ａとライントレンチ２１２８'との間にある。誘電体プラグ２１４０Ｂは、ＩＬＤ材料層２１２６のパターニングされた下側部分２１３０'の一部の上に配置されている。誘電体プラグ２１４０Ｂは、ビアトレンチ２１４２Ｂおよび対応するライントレンチ（誘電体プラグ２１４０Ｂの右側）に隣接している。一実施形態では、図２１Ｈの構造は、誘電体材料２１３８の過剰負担領域（トレンチの両側の表面の上および表面上の領域）を除去し、パターニングされたハードマスク２１３６を除去し、そして犠牲材料２１３４'およびその中の誘電体材料２１３８の部分の高さを低減するために使用される平坦化プロセスを施される。その後、犠牲材料２１３４'は、選択的ウェットまたはドライ処理エッチング技術を使用することによって除去される。
図２１Ｊを参照すると、ライントレンチ２１２８'およびビアトレンチ２１３２Ａ、２１３２Ｂは、導電性材料で充填されている。一実施形態では、ライントレンチ２１２８'およびビアトレンチ２１３２Ａ、２１３２Ｂを導電性材料で充填することにより、パターニングされた誘電体層２１３０'内に金属ライン２１４２および導電ビア２１４４を形成する。例示的な一実施形態では、プラグ２１４０Ａを参照すると、第１の金属ライン２１４２および第１の導電ビア２１４４が誘電体プラグ２１４０Ａの左側側壁に直接隣接している。第２の金属ライン２１４２および第２の導電ビア２１４４は、誘電体プラグ２１４０Ａの右側側壁に直接隣接している。プラグ２１４０Ｂを参照すると、第１の金属ライン２１４２が誘電体プラグ２１４０Ｂの右側側壁に直接隣接し、ＩＬＤ層のパターニングされた下側部分２１３０'の下地の部分が第１の導電ビア２１４４に直接隣接している。しかしながら、誘電体プラグ２１４０Ｂの左側では、金属ライン２１４２のみが誘電体プラグ２１４０Ｂに関連付けられており、関連する導電ビアは誘電体プラグ２１４０Ｂに関連付けられていない。一実施形態では、金属充填プロセスは、図２１Ｉの構造上に１つまたは複数の金属層を堆積してから平坦化することによって実行される。
再び図２１Ｊを参照すると、図を用いていくつかの異なる実施形態を示すことができる。例えば、一実施形態では、図２１Ｊの構造は最終メタライゼーション層構造を表す。別の実施形態では、誘電体プラグ２１４０Ａ、２１４０Ｂを除去してエアギャップ構造を形成する。他の実施形態では、誘電体プラグ２１４０Ａ、２１４０Ｂは他の誘電体材料で置き換えられる。別の実施形態では、誘電体プラグ２１４０Ａ、２１４０Ｂは、最終的に別の下地の層間誘電体材料層に転写される犠牲パターンであってもよい。
例示的な実施形態では、再び図２１Ｊ（および以前の処理工程）を参照すると、半導体ダイ用の相互接続構造のメタライゼーション層は、層間誘電体（ＩＬＤ）材料層２１２６のトレンチ２１２８'内に配置された金属ライン２１４２を含む。ＩＬＤ材料層２１２６は第１の誘電体材料からなる。導電ビア２１４４がＩＬＤ２１２６材料層内に配置され、金属ライン２１４２の下にあって、それに電気的に接続されている。誘電体プラグ２１４０Ａ（または２１４０Ｂ）は、金属ライン２１４２および導電ビア２１４４に直接隣接している。第２の金属ライン２１４２および導電ビア２１４４もまた、誘電体プラグ（例えば、誘電体プラグ２１４０Ａ）に直接隣接してもよい。一実施形態では、誘電体プラグ２１４０Ａ（または２１４０Ｂ）は、第１の誘電体材料とは異なる第２の誘電体材料からなる。
犠牲材料２１３４の開口部を誘電体材料で充填すると、得られる誘電体プラグのほぼ中央にある誘電体材料内にシームが形成され得ることを理解されたい。例えば、図２１Ｋは、本開示の一実施形態による、内部にシームを有する誘電体ライン端部またはプラグを含む半導体ダイのための相互接続構造のメタライゼーション層の断面図である。
図２１Ｋを参照すると、半導体ダイ用の相互接続構造のメタライゼーション層は、層間誘電体（ＩＬＤ）材料層（下側部分２１３０'を示す）のトレンチ内に配置された金属ライン２１４０を含む。導電ビア２１４４は、ＩＬＤ材料層２１３０'内に配置され、金属ライン２１４２の下にあって、それに電気的に接続されている。誘電体プラグ２１５２Ａ、２１５２Ｂは、金属ライン２１４２および導電ビア２１４４に直接隣接している。誘電体プラグ２１５２Ａ、２１５２Ｂは各々、例えば化学気相成長（ＣＶＤ）または原子層堆積（ＡＬＤ）による誘電体プラグの堆積形成に起因する、誘電体プラグのほぼ中心にシーム２１５０を含む。
ライン端部またはプラグは、誘電体プラグに直接隣接する下地のビアのない金属ラインと関連付けられてもよいことを理解されたい。例えば、図２１Ｌは、本開示の一実施形態による、導電ビアに直接隣接していない誘電体ライン端部またはプラグを含む半導体ダイのための相互接続構造のメタライゼーション層の断面図である。図２１Ｌを参照すると、誘電体プラグ２１５２は、誘電体プラグ２１５２に直接隣接して（および関連するパターニングされた誘電体層２１５４'の上に）下地のビア（ビア２１４４など）のない金属ライン２１４２と関連付けられる。
図２１Ｊ、図２１Ｋまたは図２１Ｌに関連して説明したような結果として生じる構造は、引き続く金属ライン／ビアおよびＩＬＤ層を形成するための下地としてその後使用することができる。あるいは、図２１Ｊ、図２１Ｋ、または図２１Ｌの構造は、集積回路内の最終金属相互接続層を表すことができる。一実施形態では、他の点では許容されなければならない従来のリソグラフィ／デュアルダマシンパターニングによるオフセットが、本明細書で説明される結果として生じる構造に対して緩和される。その後の製造工程では、誘電体層を除去して、得られる金属ライン間にエアギャップを設けることができることも理解されたい。
本開示の一実施形態による、予め形成されたビアおよびプラグの自己整合エッチングについて説明する。本明細書に記載の１つまたは複数の実施形態は、自己整合ビアおよびプラグパターニングに関する。本明細書に記載のプロセスの自己整合態様は、以下により詳細に説明するように、指向性自己組織化（ＤＳＡ）機構に基づいてもよい。しかしながら、選択的成長メカニズムが、ＤＳＡベースの手法の代わりに、またはそれと組み合わせて使用することができることを理解されたい。一実施形態では、本明細書に記載のプロセスは、バックエンドオブラインフィーチャ製造のための自己整合メタライゼーションの実現を可能にする。
本明細書に記載の実施形態は、予め形成されたビアまたはプラグ、あるいはその両方の自己整合等方性エッチング処理を対象とすることができる。例えば、処理方式は、半導体構造のバックエンドオブラインメタライゼーション層などのメタライゼーション層内のあらゆる可能なビアおよびプラグの事前形成を含むことができる。次にリソグラフィを使用して、特定のビアおよび／またはプラグの位置を選択して開閉する（例えば、維持／除去）。本明細書に記載された実施形態の実施は、メタライゼーションスタック内のすべての対応するビア／金属層に対してフォトバケット配置ですべてのビア／プラグを形成するためのそのようなエッチング方式の使用を含むことができる。理解されるように、ビアはプラグが形成される層とは異なる層に形成されてもよく（例えば後者はビア層間に垂直にある金属ライン層に形成される）、あるいはプラグおよびビアは同じ層に形成されてもよい。
本明細書に記載の１つまたは複数の実施形態は、オーバーレイプロセスウィンドウを最大化し、必要なパターンのサイズおよび形状を最小化し、孔またはプラグをパターニングするためのリソグラフィプロセスの効率を高めることによってパターニングに対するより効率的な手法を提供する。より具体的な実施形態では、予め形成されたビアまたはプラグ位置を開口するのに必要なパターンを比較的小さくすることができ、それによってリソグラフィプロセスのオーバーレイマージンを増加させることが可能になる。パターンフィーチャは、均一サイズで作製することができ、それによって、直接描画電子ビームおよび／または光リソグラフィによる光近接効果補正（ＯＰＣ）の複雑さに対するスキャン時間を短縮することができる。パターンフィーチャを浅くすることもでき、これによりパターニング解像度を向上させることができる。続いて行われるエッチングプロセスは、等方性化学選択エッチングであってもよい。そのようなエッチングプロセスは、さもなければプロファイルおよび限界寸法に関連することを軽減し、そしてドライエッチング手法に典型的に関連する異方性の問題を軽減する。そのようなエッチングプロセスはまた、他の選択的除去手法と比較して、機器およびスループットの観点から相対的にはるかに安価である。
例示的な一般的な処理方式として、図２２Ａ〜図２２Ｇは、本開示の一実施形態による、予め形成されたビアまたはプラグ位置の自己整合等方性エッチングを含む方法における様々な工程を表す集積回路層の一部を示す。説明される各工程における各図において、左側に平面図が示され、右側に対応する断面図が示されている。これらの図は、本明細書では対応する断面図および平面図と呼ばれる。
図２２Ａは、基板または層２２０２内の孔／トレンチ２２０４を予めパターニングした後の開始構造の平面図および対応する断面図（ａ−ａ'軸線に沿う）を示す。一実施形態では、基板または層２２０２は、層間誘電体（ＩＬＤ）材料層である。
簡潔にするために描かれていないが、孔／トレンチ２２０４は、下地の金属ラインなどの下地のフィーチャを露出することができることを理解されたい。さらに、一実施形態では、開始構造は、一定のピッチで離間し一定の幅を有する孔／トレンチ２２０４を有するグレーティング状パターンにパターニングすることができる。そのパターンは、例えば、ピッチを半分にすること、またはピッチを４分の１にすることなどの手法によって製造することができる。ビア層が製造される場合、孔／トレンチ２２０４のうちのいくつかは、下地のより低いレベルのメタライゼーションラインと関連付けられてもよい。
図２２Ｂは、犠牲または恒久的なプレースホルダ材料２２０６で孔／トレンチ２２０４を充填した後の図２２Ａの構造の平面図および対応する断面図（ｂ−ｂ'軸線に沿う）を示す。恒久的なプレースホルダ材料が使用される場合、ＩＬＤ材料が孔／トレンチ２２０４を埋めるために使用されてもよい。犠牲的なプレースホルダ材料が使用される場合には、設計の選択においてより多くの柔軟性が与えられ得る。例えば、一実施形態では、構造的に弱いポリマーまたは柔らかいフォトレジスト材料など、他の方法では最終構造内に保持するのに適していない材料を使用することができる。図２２Ｂの断面図に示すように、孔／トレンチ２２０４内に犠牲または恒久的なプレースホルダ材料２２０６のわずかなリセス部２２０８を形成することが、その後の処理を助けるために含まれてもよい。一実施形態では、犠牲または恒久的プレースホルダ材料２２０６はスピンオン誘電体材料である。
図２２Ｃは、パターニング層２２１０の形成後の図２２Ｂの構造の平面図および対応する断面図（ｃ−ｃ'軸線に沿う）を示す。一実施形態では、パターニング層２２１０は、ポジ型フォトレジスト層などの感光材料である。別の実施形態では、パターニング層２２１０は反射防止膜材料である。一実施形態では、パターニング層２２１０は、１つまたは複数の感光材料層および／もしくは１つまたは複数の反射防止コーティング材料層を含む材料層のスタックを含む。
図２２Ｄは、パターニング層２２１０をパターニングしてパターニング層２２１０に開口部２２１２を形成した後の図２２Ｃの構造の平面図および対応する断面図（ｄ−ｄ'軸線に沿う）を示す。図２２Ｄを参照すると、開口部２２１２は、犠牲または恒久的なプレースホルダ材料２２０６の下地の部分を露出させる。特に、開口部２２１２は、ビアまたはプラグが形成されるように選択された孔／トレンチ２２０４においてのみ、犠牲または恒久的プレースホルダ材料２２０６の下地の部分を露出させる。一実施形態では、パターニング層２２１０の開口部２２１２は、露出した孔／トレンチ２２０４より実質的に小さい。上で簡単に説明したように、露出した孔／トレンチ２２０４よりも比較的小さい開口部２２１２を形成することにより、ミスアライメントの問題に対する許容範囲が著しく増大する。一実施形態では、パターニング層２２１０は感光性材料であり、開口部２２１２はポジ型リソグラフィプロセスなどのリソグラフィプロセスによって形成される。
図２２Ｅは、開口部２２１２によって露出された位置で犠牲または恒久的プレースホルダ材料２２０６を除去して、再露出した孔／トレンチ２２１４を形成した後の図２２Ｄの構造の平面図および対応する断面図（ｅ−ｅ'軸線に沿う）を示す。一実施形態では、犠牲または恒久的プレースホルダ材料２２０６は等方性エッチングプロセスによって除去される。そのような一実施形態では、等方性エッチングプロセスはウェットエッチング剤の塗布を含む。ウェットエッチング剤は、開口部２２１２を通して犠牲または恒久的プレースホルダ材料２２０６にアクセスしてエッチングする。エッチングプロセスは、開口部２２１２によって露出されないが開口部２２１２を通してアクセス可能である材料をエッチングして、ビアまたはプラグ形成のための所望の位置に選択的に再露出した孔／トレンチ２２１４を形成することができるという意味で等方性である。一実施形態では、ウェットエッチングプロセスは、エッチングすることなく、またはパターニング層２２１０を実質的にエッチングすることなく、犠牲または恒久的プレースホルダ材料２２０６をエッチングする。
一実施形態では、犠牲または恒久的プレースホルダ材料２２０６はスピンオン炭素ハードマスク材料であり、エッチングプロセスはＴＭＡＨベースのエッチングプロセスである。別の実施形態では、犠牲または恒久的プレースホルダ材料２２０６はスピンオンボトム反射防止膜（ＢＡＲＣ）材料であり、エッチングプロセスはＴＭＡＨベースのエッチングプロセスである。別の実施形態では、犠牲または恒久的プレースホルダ材料２２０６はスピンオンボトムガラス材料であり、エッチングプロセスは有機溶媒、酸または塩基に基づくウェットエッチングプロセスである。別の実施形態では、犠牲または恒久的プレースホルダ材料２２０６はスピンオン金属酸化物材料であり、エッチングプロセスは市販の洗浄用化学物質に基づくウェットエッチングプロセスである。別の実施形態では、犠牲または恒久的プレースホルダ材料２２０６はＣＶＤ炭素材料であり、エッチングプロセスは酸素プラズマアッシングに基づいている。
図２２Ｆは、パターニング層２２１０の除去後の図２２Ｅの構造の平面図および対応する断面図（ｆ−ｆ'軸線に沿う）を示す。一実施形態では、パターニング層２２１０はフォトレジスト層であり、フォトレジスト層はウェット剥離またはプラズマアッシングプロセスによって除去される。パターニング層２２１０を除去すると、再露出した孔／トレンチ２２１４が完全に露出する。
図２２Ｇは、再露出した孔／トレンチ２２１４を材料層２２１６で充填し、続いて平坦化した後の図２２Ｆの構造の平面図および対応する断面図（ｇ−ｇ'軸線に沿う）を示す。一実施形態では、材料層２２１６はプラグを形成するためのものであり、恒久的ＩＬＤ材料である。別の実施形態では、材料層１１６は導電ビアを形成するためのものであり、金属充填層である。そのような一実施形態では、金属充填層は単一材料層であるか、または導電性ライナー層および充填層を含むいくつかの層から形成される。そのような金属充填層を形成するために、電気めっき、化学気相成長または物理気相成長などの任意の適切な堆積プロセスを使用することができる。一実施形態では、金属充填層は、限定はしないが、Ａｌ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｒｕ、Ｃｏ、Ｎｉ、Ｐｄ、Ｐｔ、Ｃｕ、Ｗ、Ａｇ、Ａｕ、またはこれらの合金などの導電性材料からなる。材料層１１６が堆積後に平坦化される場合、化学機械研磨プロセスを使用することができる。
一実施形態では、材料層２２１６は、導電ビアを形成するのに適した材料である。そのような一実施形態では、犠牲または恒久的プレースホルダ材料２２０６は、恒久的ＩＬＤ材料などの恒久的プレースホルダ材料である。別のそのような実施形態では、犠牲または恒久的プレースホルダ材料２２０６は、後で除去され、恒久的ＩＬＤ材料などの材料で置き換えられる犠牲プレースホルダ材料である。別の実施形態では、材料層２２１６は誘電体プラグを形成するのに適した材料である。そのような一実施形態では、犠牲または恒久的プレースホルダ材料２２０６は、後で除去または部分的に除去されて金属ラインの形成を可能にする犠牲プレースホルダ材料である。
図２２Ｇの結果として得られる構造は、その後の金属ライン／ビアおよびＩＬＤ層を形成するための下地としてその後使用することができることを理解されたい。あるいは、図２２Ｇの構造は、集積回路内の最終金属相互接続層を表すことができる。さらに、上記の例は、そうでなければパターニングに必要であり得るエッチング停止層または金属キャッピング層を図中に含まないことを理解されたい。しかしながら、明確にするために、そのような層は全体の概念に影響を及ぼさないので図には含まれていない。
別の態様では、実施形態は、ホールシュリンクプロセスと共に等方性ドライエッチングを実施するプロセスフローに関する。そのような一実施形態では、パターニング方式は、すべてのビア位置を有機ポリマーで充填した後に、マスク層にピンホールパターニングを提供する。例示的な処理方式として、図２２Ｈ〜図２２Ｊは、本開示の一実施形態による、予め形成されたビア位置の自己整合等方性エッチングを含む方法における様々な工程を表す集積回路層の一部を示す斜視断面図である。
図２２Ｈは、可能性のあるすべてのビア位置をプレースホルダ材料で充填した後の開始構造を示す。図２２Ｈを参照すると、メタライゼーション層２２５２（メタライゼーション層のＩＬＤ層など）が基板（図示せず）の上に形成され、その中に複数の金属ライン２２５４を含む。ＩＬＤ材料は、２つ以上の異なるＩＬＤ材料２２５６、２２５８であってもよく、ビアが形成される可能性がある位置を囲む。犠牲プレースホルダ材料２２６０は、すべての可能なビアが金属ライン２２５２の上に形成され得る位置を占める。薄い低温酸化物マスク層などのマスク層２２６２が下地の構造上に形成される。犠牲プレースホルダ材料２２６０は、隣接するフィーチャの上には存在せず、堆積および平坦化またはリセスプロセスによって達成することができることを理解されたい。
図２２Ｉは、マスク層２２６２をパターニングしてマスク層２２６２に開口部２２６４を形成した後の図２２Ｈの構造を示す。図２２Ｉを参照すると、開口部２２６４は犠牲プレースホルダ材料２２６０の下地の部分を露出させる。特に、開口部２２６４は、ビアが形成されるように選択された位置でのみ犠牲プレースホルダ材料２２６０の下地の部分を露出させる。一実施形態では、マスク層２２６２の開口部２２６４は、露出した犠牲プレースホルダ材料２２６０よりもかなり小さい。上で簡単に説明したように、露出した犠牲プレースホルダ材料２２６０よりも比較的小さい開口部２２６４の形成は、ミスアライメントの問題に対する許容度を著しく増大させる。このプロセスは、実際のビア位置の選択およびパターニングに関して、ビア位置を「ピンホール」のサイズに効果的に「縮小」する。一実施形態では、マスク層２２６２は、ポジ型リソグラフィプロセスなどのリソグラフィプロセスによってマスク層２２６２上に感光性材料を最初に形成してパターニングし、次にエッチングプロセスによってマスク層２２６２をパターニングすることによって開口部２２６２と共にパターニングされる。
図２２Ｊは、開口部２２６４によって露出された位置において犠牲プレースホルダ材料２２６０を除去して露出したビア位置２２６６を形成した後の図２２Ｉの構造を示す。一実施形態では、犠牲プレースホルダ材料２２６０は、等方性エッチングプロセスによってビア位置２２６６で除去される。そのような一実施形態では、犠牲プレースホルダ材料２２６０は有機ポリマーであり、等方性エッチングプロセスは等方性プラズマアッシング（酸素プラズマ）またはウェット洗浄プロセスである。
再び図２２Ｊを参照すると、後続の処理は、マスク層２２６２の除去および導電ビア材料での孔／トレンチ２２６６の充填を含むことができることを理解されたい。また、開口部２２６４によって露出されていない（すなわち、ビア位置として選択されていない）残りの犠牲プレースホルダ材料２２６０は、恒久的ＩＬＤ材料と交換することができる。結果として得られる構造は、その後に続く金属ライン／ビアおよびＩＬＤ層を形成するための下地としてその後使用することができる。あるいは、結果として生じる構造は、集積回路内の最終金属相互接続層を表すことができる。
本開示の１つまたは複数の実施形態によれば、上述のように、本明細書で説明される手法は、いわゆる「フォトバケット」を用いて構築することができ、そこではすべての可能なフィーチャ、例えばビアまたはプラグは、基板に予めパターニングされている。次に、フォトレジストがパターニングされたフィーチャに充填され、リソグラフィ工程は単にビア開口部形成のための選択ビアを選択するために使用される。フォトバケット手法は、関心のあるビアまたはプラグを選択する能力を保持しながら、より大きな限界寸法（ＣＤ）および／またはオーバーレイにおける誤差を可能にし得る。特定のフォトバケットを選択するためのリソグラフィ手法としては、１９３ｎｍ液浸リソグラフィ（ｉ１９３）、極紫外線（ＥＵＶ）、および／または電子ビーム直接描画（ＥＢＤＷ）リソグラフィが挙げられるが、これらに限定されない。
全体として、本開示の１つまたは複数の実施形態によれば、ＤＳＡ手法またはサブトラクティブ手法は感光性としてレンダリングされる。一態様では、フォトバケットは非光分解性材料によって囲まれているため、リソグラフィの制約が緩和され、ミスアライメント許容誤差が高くなり得るフォトバケットの形態が実現される。さらに、一実施形態では、例えば３０ｍＪ／ｃｍ２で露光する代わりに、そのようなフォトバケットは、例えば３ｍＪ／ｃｍ２で露光してもよい。通常、これは非常に不十分なＣＤ制御および粗さをもたらすであろう。しかし、この場合、ＣＤおよび粗さ制御はフォトバケットの幾何学的形状によって規定され、それは非常によく制御および規定することができる。したがって、そのようなフォトバケット手法を使用して、次世代のリソグラフィプロセスのスループットを制限する撮像／線量のトレードオフを回避することができる。一実施形態では、除去のために選択されていないフォトバケット材料は、最終的に半導体構造内の恒久的ＩＬＤ部分として保持される。別の実施形態では、除去のために選択されていないフォトバケット材料は、最終的に半導体構造内の恒久的ＩＬＤ部分と交換される。
一実施形態では、フォトバケットの「ＩＬＤ」組成は通常、標準のＩＬＤとは非常に異なり、一実施形態では、両方向に高度に自己整合している。より一般的には、一実施形態では、本明細書で使用されるフォトバケットという用語は、超高速フォトレジストまたは電子ビームレジスト、あるいはエッチングされた開口部に形成される他の感光性材料の使用を含む。そのような一実施形態では、スピンコート塗布後に、開口部へのポリマーのサーマルリフローが使用される。一実施形態では、高速フォトレジストは、既存のフォトレジスト材料からクエンチャを除去することによって製造される。別の実施形態では、フォトバケットはエッチバックプロセスおよび／またはリソグラフィ／シュリンク／エッチングプロセスによって形成される。材料が感光性スイッチとして機能する限り、フォトバケットに実際のフォトレジストを充填する必要はないことを理解されたい。一実施形態では、除去のために選択された対応するフォトバケットを露光するためにリソグラフィが使用される。しかしながら、フォトバケットは非光分解性材料で囲まれているので、リソグラフィの制約は緩和され、ミスアライメントの許容誤差が大きくなる可能性がある。一実施形態では、フォトバケットは、フォトバケットを露光するために極紫外線（ＥＵＶ）光で露光され、特定の実施形態では、ＥＵＶ露光は５〜１５ナノメートルの範囲内である。本明細書に記載される多くの実施形態はポリマーに基づくフォトバケット材料を含むが、他の実施形態では、ナノ粒子に基づくフォトバケット材料も同様に実施される。
本開示の一実施形態による、フォトバケット手法について説明する。本明細書に記載の１つまたは複数の実施形態は、自己整合ビアおよびプラグパターニングのためのサブトラクティブ手法、およびそれから生じる構造に関する。一実施形態では、本明細書に記載のプロセスは、バックエンドオブラインフィーチャ製造のための自己整合メタライゼーションの実現を可能にする。次世代のビアおよびプラグのパターニングについて予想されるオーバーレイの問題は、本明細書に記載の１つまたは複数の手法によって対処することができる。より具体的には、本明細書に記載の１つまたは複数の実施形態は、既にエッチングされたトレンチを使用してすべてのビアおよびプラグを予め形成するためのサブトラクティブ法の使用を含む。次に追加の工程を使用して、どのビアおよびプラグを保持するかを選択する。そのような工程は、フォトバケットを使用して説明することができるが、選択プロセスは、より従来のレジスト露光およびＩＬＤ埋め戻し手法を使用して実行することもできる。
第１の態様では、第１にビア、第２にプラグを使用する手法が使用される。一例として、図２３Ａ〜図２３Ｌは、本開示の一実施形態による、サブトラクティブ自己整合ビアおよびプラグパターニングの方法における様々な工程を表す集積回路層の一部を示す。説明する各工程の各図では、断面図および／または斜視図が示されている。これらの図は、本明細書では対応する断面図および斜視図と呼ばれる。
図２３Ａは、本開示の一実施形態による、層間誘電体（ＩＬＤ）層２３０２上に形成された第１のハードマスク材料層２３０４の堆積後であるがパターニング前の開始構造２３００の断面図である。図２３Ａを参照すると、パターニングされたマスク２３０６は、第１のハードマスク材料層２３０４上またはその上に、その側壁に沿って形成されたスペーサ２３０８を有する。
図２３Ｂは、本開示の一実施形態による、ピッチ２倍化による第１のハードマスク層のパターニング後の図２３Ａの構造を示す。図２３Ｂを参照すると、パターニングされたマスク２３０６が除去され、スペーサ２３０８の得られたパターンが、例えばエッチングプロセスによって、第１のハードマスク材料層２３０４に転写されて、第１のパターニングされたハードマスク２３１０が形成される。そのような一実施形態では、図２３Ｂに示すように、第１のパターニングされたハードマスク２３１０はグレーティングパターンで形成される。一実施形態では、第１のパターニングされたハードマスク２３１０のグレーティング構造は、狭ピッチグレーティング構造である。そのような特定の実施形態では、狭いピッチは従来のリソグラフィによって直接達成することはできない。例えば、従来のリソグラフィに基づくパターンを最初に形成することができる（マスク２３０６）が、図２３Ａおよび図２３Ｂに示すように、スペーサマスクパターニングを使用することによってピッチを半分にすることができる。さらに、図示していないが、２回目のスペーサマスクパターニングによって元のピッチを４分の１にすることができる。したがって、図２３Ｂの第１のパターニングされたハードマスク２３１０のグレーティング状パターンは、一定のピッチで離間し、一定の幅を有するハードマスクラインを有することができる。
図２３Ｃは、本開示の一実施形態による、第２のパターニングされたハードマスクの形成後の図２３Ｂの構造を示す。図２３Ｃを参照すると、第２のパターニングされたハードマスク２３１２が第１のパターニングされたハードマスク２３１０と交互に形成されている。このような一実施形態では、第２のパターニングされたハードマスク２３１２は、第２のハードマスク材料層（第１のハードマスク材料層２３０４とは異なる組成を有する）の堆積によって形成される。次に、第２のハードマスク材料層を、例えば化学機械研磨（ＣＭＰ）によって平坦化して、第２のパターニングされたハードマスク２３１２を提供する。
図２３Ｄは、本開示の一実施形態による、ハードマスクキャップ層の堆積後の図２３Ｃの構造を示す。図２３Ｄを参照すると、第１のパターニングされたハードマスク２３１０および第１のパターニングされたハードマスク２３１２の上にハードマスクキャップ層２３１４が形成されている。そのような一実施形態では、ハードマスクキャップ層２３１４の材料組成およびエッチング選択性は、第１のパターニングされたハードマスク２３１０および第１のパターニングされたハードマスク２３１２と比較して異なる。
図２３Ｅは、本開示の一実施形態による、ハードマスクキャップ層のパターニング後の図２３Ｄの構造を示す。図２３Ｅを参照すると、パターニングされたハードマスクキャップ層２３１４が第１のパターニングされたハードマスク２３１０および第１のパターニングされたハードマスク２３１２上に形成されている。そのような一実施形態では、パターニングされたハードマスクキャップ層２３１４は、図２３Ｅに示すように、第１のパターニングされたハードマスク２３１０および第１のパターニングされたハードマスク２３１２のグレーティングパターンと直交するグレーティングパターンで形成される。一実施形態では、パターニングされたハードマスクキャップ層２３１４によって形成されたグレーティング構造は、狭ピッチグレーティング構造である。そのような一実施形態では、狭いピッチは従来のリソグラフィによって直接達成することはできない。例えば、従来のリソグラフィに基づくパターンを最初に形成することができるが、ピッチはスペーサマスクパターニングの使用によって半分にすることができる。さらに、元のピッチは、２回目のスペーサマスクパターニングによって４分の１にすることができる。したがって、図２３Ｅのパターニングされたハードマスクキャップ層２３１４のグレーティング状パターンは、一定のピッチで離間し、一定の幅を有するハードマスクラインを有することができる。
図２３Ｆは、本開示の一実施形態による、第１のパターニングされたハードマスクのさらなるパターニングおよびそれに続く複数のフォトバケットの形成後の図２３Ｅの構造を示す。図２３Ｆを参照すると、パターニングされたハードマスクキャップ層２３１４をマスクとして使用し、第１のパターニングされたハードマスク２３１０をさらにパターニングして第１のパターニングされたハードマスク２３１６を形成する。このプロセスでは、第２のパターニングされたハードマスク２３１２はさらにパターニングされない。その後、パターニングされたハードマスクキャップ層２３１４が除去され、フォトバケット２３１８がＩＬＤ層２３０２の上の結果として生じる開口部に形成される。この段階におけるフォトバケット２３１８は、結果として得られるメタライゼーション層内の可能なビア位置すべてを表す。
図２３Ｇは、本開示の一実施形態による、フォトバケット露光および現像して選択されたビア位置を残し、続いてビア開口部エッチングを下地のＩＬＤに行った後の図２３Ｆの構造を示す。図２３Ｇを参照すると、選択フォトバケット２３１８が露光および除去されて、選択されたビア位置２３２０を提供する。ビア位置２３２０は、ビア開口部を下地のＩＬＤ層２３０２内に延長するために選択的プラズマエッチングプロセスなどの選択的エッチングプロセスを施されて、パターニングされたＩＬＤ層２３０２'を形成する。エッチングは、残りのフォトバケット２３１８、第１のパターニングされたハードマスク２３１６、および第２のパターニングされたハードマスク２３１２に対して選択的である。
図２３Ｈは、本開示の一実施形態による、残りのフォトバケットを除去し、続いてハードマスク材料を形成し、続いて第２の複数のフォトバケットを形成した後の図２３Ｇの構造を示す。図２３Ｈを参照すると、残りのフォトバケットが、例えば選択的エッチングプロセスによって除去される。形成されたすべての開口部（例えば、フォトバケット２３１８およびビア位置２３２０の除去時に形成された開口部）は、次いで、炭素系ハードマスク材料などのハードマスク材料２３２２で充填される。続いて、第１のパターニングされたハードマスク２３１６を、例えば選択的エッチングプロセスで除去し、得られた開口部を第２の複数のフォトバケット２３２４で充填する。この段階で、フォトバケット２３２４は、結果として得られるメタライゼーション層内のすべての可能なプラグ位置を表す。プロセスのこの段階では、第２のパターニングされたハードマスク２３１２はさらにパターニングされないことを理解されたい。
図２３Ｉは、本開示の一実施形態による、プラグ位置選択後の図２３Ｈの構造を示す。図２３Ｉを参照すると、図２３Ｈのフォトバケット２３２４は、プラグが形成されない位置２３２６から除去されている。プラグが形成されるように選択された位置では、フォトバケット２３２４は保持される。一実施形態では、プラグが形成されない位置２３２６を形成するために、対応するフォトバケット２３２４を露光するためにリソグラフィが使用される。露光されたフォトバケットはその後現像剤によって除去することができる。
図２３Ｊは、本開示の一実施形態による、ビアおよびラインの位置から最後に形成されたハードマスクを除去した後の図２３Ｉの構造を示す。図２３Ｊを参照すると、図２３Ｉに描かれたハードマスク材料２３２２が除去されている。そのような一実施形態では、ハードマスク材料２３２２は炭素系ハードマスク材料であり、プラズマアッシングプロセスで除去される。図示するように、残っているフィーチャは、パターニングされたＩＬＤ層２３０２'、プラグ形成のために保持されたフォトバケット２３２４、およびビア開口部２３２８を含む。図示していないが、一実施形態では、第２のハードマスク層２３１２もこの段階で保持されることを理解されたい。
図２３Ｋは、本開示の一実施形態による、プラグ形成フォトバケットによって保護されていない位置にパターニングされたＩＬＤ層をリセスした後の図２３Ｊの構造を示す。図２３Ｋを参照すると、フォトバケット２３２４によって保護されていないパターニングされたＩＬＤ層２３０２'の一部がリセスされて、ビア開口部２３２８に加えて、金属ライン開口部２３３０を提供する。
図２３Ｌは、本開示の一実施形態による、金属充填後の図２３Ｋの構造を示す。図２３Ｌを参照すると、メタライゼーション２３３２が開口部２３２８、２３３２内に形成されている。そのような一実施形態では、メタライゼーション２３３２は、金属充填および研磨戻しプロセスによって形成される。図２３Ｌの左側部分を参照すると、その構造は、内部に金属ラインおよびビア（まとめて符号２３３２で示す）が形成されたパターニングされたＩＬＤ層２３０２'を含む下側部分を含むものとして示されている。構造２３３４の上部領域は、残りの（プラグ位置）フォトバケット２３２４と同様に、第２のパターニングされたハードマスク２３１２を含む。一実施形態では、上部領域２３３４は、後続の製造の前に、例えばＣＭＰまたはエッチバックによって除去される。しかしながら、代替的な実施形態では、上部領域２３３４は最終構造内に保持される。
図２３Ｌの構造は、その後に続く金属ライン／ビアおよびＩＬＤ層を形成するための下地としてその後使用することができる。あるいは、図２３Ｌの構造は、集積回路内の最終金属相互接続層を表すことができる。上記の処理工程は代替的順序で実施されてもよく、すべての工程が実行される必要はなく、および／または追加の処理工程が実行されてもよいことを理解されたい。再び図２３Ｌを参照すると、サブトラクティブ法による自己整合製造がこの段階で完了することができる。同様にして製造された次の層は、全工程の開始をもう一度必要とする可能性が高い。あるいは、従来のデュアルまたはシングルダマシン手法など、他の手法をこの段階で使用して追加の相互接続層を設けることができる。
第２の態様では、第１にプラグ、第２にビアを使用する方法が使用される。一例として、図２３Ｍ〜図２３Ｓは、本開示の別の実施形態による、サブトラクティブ自己整合プラグおよびビアパターニング方法における様々な工程を表す集積回路層の一部を示す。説明される各工程の各図では、平面図は上部に示し、対応する断面図は下部に示す。これらの図は、本明細書では対応する断面図および平面図と呼ばれる。
図２３Ｍは、本開示の一実施形態による、基板２３５１の上に形成された開始直交グリッドの平面図および対応する断面図である。平面図ならびにそれぞれ軸線ａ−ａ'およびｂ−ｂ'に沿った対応する断面図（ａ）および（ｂ）を参照すると、開始グリッド構造２３５０は、上に第１のハードマスク層２３５４が配置されたグレーティングＩＬＤ層２３５２を含む。第２のハードマスク層２３５６が第１のハードマスク層２３５４上に配置され、その下地のグレーティング構造と直交するグレーティング構造を有するようにパターニングされる。さらに、開口部２３５８は、第２のハードマスク層２３５６のグレーティング構造と、ＩＬＤ層２３５２および第１のハードマスク層２３５４によって形成された下地のグレーティングと、の間に残る。
図２３Ｎは、本開示の一実施形態による、開口部の充填およびエッチバック後の図２３Ｍの構造の平面図および対応する断面図である。平面図ならびにそれぞれ軸線ａ−ａ'およびｂ−ｂ'に沿った対応する断面図（ａ）および（ｂ）を参照すると、図２３Ｍの開口部２３５８は、シリコン酸化物層などの誘電体層２３６０で充填されている。このような誘電体層２３６０は、化学気相成長（ＣＶＤ）、高密度プラズマ堆積（ＨＤＰ）、またはスピンオン誘電体などの堆積された酸化物薄膜で形成することができる。堆積されたままの材料は、図２３Ｎに示す相対的高さを達成するためにエッチバックが必要とされてもよく、上側開口部２３５８'が残る。
図２３Ｏは、本開示の一実施形態による、選択されたプラグ位置を残すためのフォトバケット充填、露光、および現像後の図２３Ｎの構造の平面図および対応する断面図である。平面図ならびにそれぞれ軸線ａ−ａ'およびｂ−ｂ'に沿った対応する断面図（ａ）および（ｂ）を参照すると、図２３Ｎの上部開口部２３５８'にフォトバケットが形成されている。その後、ほとんどのフォトバケットは露光されて除去される。しかし、選択されたフォトバケット２３６２は露光されず、したがって図２３Ｏに示すように選択されたプラグ位置を提供するために保持される。
図２３Ｐは、本開示の一実施形態による、誘電体層２３６０の一部を除去した後の図２３Ｏの構造の平面図および対応する断面図である。平面図ならびにそれぞれ軸線ａ−ａ'およびｂ−ｂ'に沿った対応する断面図（ａ）および（ｂ）を参照すると、フォトバケット２３６２によって覆われていない誘電体層２３６０の部分が除去されている。しかしながら、フォトバケット２３６２によって覆われている誘電体層２３６０の部分は、図２３Ｐの構造内に残る。一実施形態では、フォトバケット２３６２によって覆われていない誘電体層２３６０の部分は、ウェットエッチングプロセスによって除去される。
図２３Ｑは、本開示の一実施形態による、選択されたビア位置を残すためのフォトバケット充填、露光、および現像後の図２３Ｐの構造の平面図および対応する断面図である。平面図ならびにそれぞれ軸線ａ−ａ'およびｂ−ｂ'に沿った対応する断面図（ａ）および（ｂ）を参照すると、誘電体層２３６０の一部の除去時に形成された開口部にフォトバケットが形成されている。その後、図２３Ｑに示すように、選択されたフォトバケットが露光され除去されて選択されたビア位置２３６４を提供する。
図２３Ｒは、本開示の一実施形態による、下地のＩＬＤへのビア開口部エッチング後の図２３Ｑの構造の平面図および対応する断面図である。平面図ならびにそれぞれ軸線ａ−ａ'およびｂ−ｂ'に沿った対応する断面図（ａ）および（ｂ）を参照すると、図２３Ｑのビア位置２３６４は、ビア開口部２３６４を下地のＩＬＤ層２３５２内に形成される開口部２３６４'に延長するために、選択的プラズマエッチングプロセスなどの選択的エッチングプロセスが施される。
図２３Ｓは、本開示の一実施形態による、第２のハードマスク層および残りのフォトバケット材料を除去した後の図２３Ｒの構造の平面図および対応する断面図である。平面図ならびにそれぞれ軸線ａ−ａ'およびｂ−ｂ'に沿った対応する断面図（ａ）および（ｂ）を参照すると、第２のハードマスク層２３５６、ならびに残りのフォトバケット材料（すなわち、まだ露光および現像されていなかったフォトバケット材料）が除去される。除去は、他のすべての残りのフィーチャに対して選択的に実行されてもよい。そのような一実施形態では、第２のハードマスク層２３５６は炭素系ハードマスク材料であり、除去はＯ２プラズマアッシングプロセスによって行われる。再び図２３Ｓを参照すると、この段階で残っているのは、内部にビア開口部２３６４'が形成されたＩＬＤ層２３５２、およびプラグ位置のために保存された（例えば、上にあるフォトバケット材料によって保存された）誘電層２３６０の部分である。したがって、一実施形態では、図２３Ｓの構造は、プラグを形成するために誘電体層２３６０の位置を有する（その後の金属充填のための）ビア開口部と共にパターニングされたＩＬＤ層２３５２を含む。残りの開口部２３６６を金属で充填して金属ラインを形成することができる。ハードマスク２３５４を除去してもよいことを理解されたい。
したがって、金属相互接続材料で充填されると、図２３Ｓの構造は、その後に続く金属ライン／ビアおよびＩＬＤ層を形成するための下地としてその後使用することができる。あるいは、金属相互接続材料で充填されると、図２３Ｓの構造は、集積回路内の最終金属相互接続層を表すことができる。再び図２３Ｓを参照すると、サブトラクティブ法による自己整合製造がこの段階で完了することができる。同様にして製造された次の層は、全工程の開始をもう一度必要とする可能性が高い。あるいは、従来のデュアルまたはシングルダマシン手法など、他の手法をこの段階で使用して追加の相互接続層を設けることができる。
図２３Ａ〜図２３Ｌおよび図２３Ｍ〜図２３Ｓに関連して説明された手法は、下地のメタライゼーション層に整合されたビアを形成するように必ずしも実行されるわけではないことを理解されたい。したがって、いくつかの場面では、これらのプロセス方式は、任意の下地のメタライゼーション層に関して上から下への方向のブラインドシューティングを含むと見なすことができる。第３の態様では、サブトラクティブ手法は、下地のメタライゼーション層とのアライメントを提供する。一例として、図２４Ａ〜図２４Ｉは、本開示の別の実施形態による、サブトラクティブ自己整合ビアパターニング方法における様々な工程を表す集積回路層の一部を示す。説明する各工程の各図では、３次元斜視断面図が提供される。
図２４Ａは、本開示の一実施形態による、深い金属ラインの製造後のサブトラクティブなビアおよびプラグプロセスの開始点構造２４００を示す。図２４Ａを参照すると、構造２４００は、介在する層間誘電体（ＩＬＤ）ライン２４０４を有する金属ライン２４０２を含む。相互接続ライン２４０２のうちのいくつかは、前の相互接続層に結合するために下地のビアと関連付けられてもよいことを理解されたい。一実施形態では、金属ライン２４０２は、トレンチをＩＬＤ材料（例えば、ライン２４０４のＩＬＤ材料）にパターニングすることによって形成される。次にトレンチを金属で充填し、必要に応じてＩＬＤライン２４０４の最上部まで平坦化する。一実施形態では、金属トレンチおよび充填プロセスは高アスペクト比のフィーチャを含む。例えば、一実施形態では、金属ラインの幅（ｗ）に対する金属ラインの高さ（ｈ）のアスペクト比は、約５〜１０の範囲内である。
図２４Ｂは、本開示の一実施形態による、金属ラインをリセス処理した後の図２４Ａの構造を示す。図２４Ｂを参照すると、金属ライン２４０２が選択的にリセスされて第１のレベルの金属ライン２４０６を提供する。リセス処理は、ＩＬＤライン２４０４に対して選択的に行われる。リセス処理は、ドライエッチング、ウェットエッチング、またはそれらの組み合わせによるエッチングによって行うことができる。リセス処理の程度は、バックエンドオブライン（ＢＥＯＬ）相互接続構造内の適切な導電性相互接続ラインとして使用するための第１のレベルの金属ライン２４０６の目標とする厚さによって決定することができる。
図２４Ｃは、本開示の一実施形態による、層間誘電体（ＩＬＤ）層を形成した後の図２４Ｂの構造を示す。図２４Ｃを参照すると、ＩＬＤ材料層２４０８が堆積され、そして必要ならば、リセスされた金属ライン２４０６およびＩＬＤライン２４０４の上のレベルまで平坦化される。
図２４Ｄは、本開示の一実施形態による、ハードマスク層の堆積およびパターニング後の図２４Ｃの構造を示す。図２４Ｄを参照すると、ハードマスク層２４１０がＩＬＤ層２４０８上に形成されている。このような一実施形態では、ハードマスク層２４１０は、図２４Ｄに示すように、第１のレベルの金属ライン２４０６／ＩＬＤライン２４０４のグレーティングパターンと直交するグレーティングパターンで形成される。一実施形態では、ハードマスク層２４１０によって形成されたグレーティング構造は、狭ピッチグレーティング構造である。そのような一実施形態では、狭いピッチは従来のリソグラフィによって直接達成することはできない。例えば、従来のリソグラフィに基づくパターンを最初に形成することができるが、ピッチはスペーサマスクパターニングの使用によって半分にすることができる。さらに、元のピッチは、２回目のスペーサマスクパターニングによって４分の１にすることができる。したがって、図２４Ｄの第２のハードマスク層２４１０のグレーティング状パターンは、一定のピッチで離間し、一定の幅を有するハードマスクラインを有することができる。
図２４Ｅは、本開示の一実施形態による、図２４Ｄのハードマスクのパターンを使用して画定されたトレンチ形成後の図２４Ｄの構造を示す。図２４Ｅを参照すると、ＩＬＤ層２４０８の露出領域（すなわち、２４１０で保護されていない）がエッチングされて、トレンチ２４１２およびパターニングされたＩＬＤ層２４１４が形成される。エッチングは、第１のレベルの金属ライン２４０６およびＩＬＤライン２４０４の上部表面で止まり、その上部表面を露出させる。
図２４Ｆは、本開示の一実施形態による、すべての可能なビア位置におけるフォトバケット形成後の図２４Ｅの構造を示す。図２４Ｆを参照すると、フォトバケット２４１６が、リセスされた金属ライン２４０６の露出部分の上のすべての可能なビア位置に形成されている。一実施形態では、フォトバケット２４１６は、図２４Ｆに示すように、ＩＬＤライン２４０４の上部表面と実質的に同一平面上に形成される。さらに、再び図２４Ｆを参照すると、ハードマスク層２４１０をパターニングされたＩＬＤ層２４１４から除去することができる。
図２４Ｇは、本開示の一実施形態によるビア位置選択後の図２４Ｆの構造を示す。図２４Ｇを参照すると、選択されたビア位置２４１８にある図２４Ｆからのフォトバケット２４１６が除去されている。ビアが形成されるように選択されていない位置では、フォトバケット２４１６が保持される。一実施形態では、ビア位置２４１８を形成するために、リソグラフィを使用して対応するフォトバケット２４１６を露光する。露光されたフォトバケットはその後現像剤によって除去することができる。
図２４Ｈは、本開示の一実施形態による、残りのフォトバケットを恒久的ＩＬＤ材料に変換した後の図２４Ｇの構造を示す。図２４Ｈを参照すると、フォトバケット２４１６の材料は、例えばベーキング工程の際に架橋することによって、最終ＩＬＤ材料２４２０を形成するようにその位置で改質される。そのような一実施形態では、架橋はベーキング時に溶解度の切り替えをもたらす。最終的な架橋材料は誘電体間特性を有し、したがって最終的なメタライゼーション構造内に保持することができる。
再び図２４Ｈを参照すると、一実施形態では、結果として得られる構造は、メタライゼーション構造の単一平面２４５０内に最大３つの異なる誘電体材料領域（ＩＬＤライン２４０４＋ＩＬＤライン２４１４＋架橋フォトバケット２４２０）を含む。そのような一実施形態では、ＩＬＤライン２４０４、ＩＬＤライン２４１４、および架橋フォトバケット２４２０のうちの２つまたはすべてが同じ材料からなる。別のそのような実施形態では、ＩＬＤライン２４０４、ＩＬＤライン２４１４、および架橋フォトバケット２４２０はすべて異なるＩＬＤ材料からなる。いずれの場合も、特定の実施形態では、ＩＬＤライン２４０４とＩＬＤライン２４１４との材料間（例えば、シーム２４９７）および／またはＩＬＤライン２４０４と架橋フォトバケット２４２０との間（例えばシーム２４９８）および／またはＩＬＤライン２４１４と架橋フォトバケット２４２０との間（例えばシーム２４９９）の垂直方向のシームなどの違いが最終構造において観察され得る。
図２４Ｉは、本開示の一実施形態による、金属ラインおよびビアを形成した後の図２４Ｈの構造を示す。図２４Ｉを参照すると、金属ライン２４２２およびビア２４２４が図２４Ｈの開口部の金属充填時に形成される。金属ライン２４２２は、ビア２４２４によって下地の金属ライン２４０６に結合されている。一実施形態では、開口部は、図２４Ｉに示す構造を提供するためにダマシン手法またはボトムアップフィル手法で充填される。したがって、上記の手法で金属ラインおよびビアを形成するための金属（例えば、銅および関連するバリア層およびシード層）の堆積は、標準的なバックエンドオブライン（ＢＥＯＬ）処理に通常使用されるものであってもよい。一実施形態では、その後の製造工程で、ＩＬＤライン２４１４を除去して、結果として生じる金属ライン２４２４の間にエアギャップを設けることができる。
図２４Ｉの構造は、その後に続く金属ライン／ビアおよびＩＬＤ層を形成するための下地としてその後使用することができる。あるいは、図２４Ｉの構造は、集積回路内の最終金属相互接続層を表すことができる。再び図２４Ｉを参照すると、サブトラクティブ法による自己整合製造がこの段階で完了することができる。同様にして製造された次の層は、全工程の開始をもう一度必要とする可能性が高い。あるいは、従来のデュアルまたはシングルダマシン手法など、他の手法をこの段階で使用して追加の相互接続層を設けることができる。
本開示の一実施形態による、多色フォトバケットについて説明する。本明細書に記載されている１つまたは複数の実施形態は、リソグラフィピッチ限界未満でプラグおよびビアに対処するための手法として多色フォトバケットの使用に関する。本明細書に記載の１つまたは複数の実施形態は、自己整合ビアおよびプラグパターニングのためのサブトラクティブ手法、およびそれから生じる構造に関する。一実施形態では、本明細書に記載のプロセスは、バックエンドオブラインフィーチャ製造のための自己整合メタライゼーションの実現を可能にする。次世代のビアおよびプラグのパターニングについて予想されるオーバーレイの問題は、本明細書に記載の１つまたは複数の手法によって対処することができる。
例示的な実施形態では、以下に説明される手法は、いわゆるフォトバケットを使用する手法の上に成り立っており、そこでは、すべての可能なフィーチャ、例えばビアは、基板に再パターニングされる。次に、フォトレジストがパターニングされたフィーチャに充填され、リソグラフィ工程は単にビア開口部形成のための選択ビアを選択するために使用される。以下に説明する特定の実施形態では、リソグラフィ工程を使用して、複数の「多色フォトバケット」の上に比較的大きな孔を画定し、次にこれを特定の波長のフラッド露光によって開口することができる。多色フォトバケット手法は、関心のあるビアを選択する能力を保持しながら、より大きな限界寸法（ＣＤ）および／またはオーバーレイにおける誤差を可能にする。そのような一実施形態では、レジスト自体を含むためにトレンチが使用され、関心のあるビアを選択的に開口するために複数の波長のフラッド露光が使用される。
より具体的には、本明細書に記載の１つまたは複数の実施形態は、既にエッチングされたトレンチを使用してすべてのビアまたはビア開口部を予め形成するためのサブトラクティブ法の使用を含む。次に追加の工程を使用して、どのビアおよびプラグを保持するかを選択する。そのような工程は、フォトバケットを使用して説明することができるが、選択プロセスは、より従来のレジスト露光およびＩＬＤ埋め戻し手法を使用して実行することもできる。
一例では、自己整合ビア開口手法が使用されてもよい。例示的な処理方式として、図２５Ａ〜図２５Ｈは、本開示の一実施形態による、多色フォトバケットを使用したサブトラクティブ自己整合ビアパターニングの方法における様々な工程を表す集積回路層の一部を示す。説明する各工程の各図では、断面図が示されている。
図２５Ａは、本開示の一実施形態による、層間誘電体（ＩＬＤ）層２５０２上に形成された第１のハードマスク材料層２５０４の堆積後であるがパターニング前の開始構造２５００の断面図である。図２５Ａを参照すると、パターニングされたマスク２５０６は、第１のハードマスク材料層２５０４上またはその上に、その側壁に沿って形成されたスペーサ２５０８を有する。
図２５Ｂは、本開示の一実施形態による、第１のハードマスク層の初回パターニングおよびそれに続く第１のカラーフォトバケット充填後の図２５Ａの構造を示す。図２５Ｂを参照すると、エッチング中にパターニングされたマスク２５０６および対応するスペーサ２５０８を共に使用して、第１のハードマスク材料層２５０４を貫通して部分的にＩＬＤ層２５０２内にトレンチ２５１０を形成する。次に、トレンチ２５１０を第１のカラーフォトバケット２５１２で充填する。
図２５Ｃは、本開示の一実施形態による、第１のハードマスク層の２回目のパターニングおよびそれに続く第２のカラーフォトバケット充填後の図２５Ｂの構造を示す。図２５Ｃを参照すると、パターニングされたマスク２５０６が除去され、第２の複数のトレンチ２５１４が第１のハードマスク材料層２５０４を貫通して部分的にスペーサ２５０８間のＩＬＤ層２５０２内にエッチングされる。続いて、トレンチ２５１４は第２のカラーフォトバケット材料層２５１６で充填される。
再び図２５Ｃを参照すると、スペーサ２５０８のネガパターンは、例えば、トレンチ２５１０、２５１４を形成する２つのエッチングプロセスによって、第１のハードマスク材料層２５０４に転写される。そのような一実施形態では、図２５Ｃに示すように、スペーサ２５０８、したがってトレンチ２５１０、２５１４はグレーティングパターンで形成される。一実施形態では、グレーティングパターンは狭いピッチのグレーティングパターンである。そのような特定の実施形態では、狭いピッチは従来のリソグラフィによって直接達成することはできない。例えば、従来のリソグラフィに基づくパターンは、最初にマスク２５０６に限定されてもよいが、図２５Ａ〜２５Ｃに示すように、ネガスペーサマスクパターニングの使用によってピッチを半分にすることができる。さらに、図示していないが、２回目のスペーサマスクパターニングによって元のピッチを４分の１にすることができる。したがって、フォトバケット２５１２、２５１６のグレーティング状パターンは、まとめて、一定のピッチで離間し、一定の幅を有する。
図２５Ｄは、本開示の一実施形態による、第１および第２のカラーフォトバケットを互いに分離するための平坦化後の図２５Ｃの構造を示す。図２５Ｄを参照すると、第２のカラーフォトバケット材料層２５１６およびスペーサ２５０８の最上部分は、例えば化学機械研磨（ＣＭＰ）によって、第１のカラーフォトバケット２５１２の上部表面が露出するまで平坦化され、フォトバケット材料層２５１６から別々の第２のカラーフォトバケット２５１８を形成する。一実施形態では、第１のカラーフォトバケット２５１２と第２のカラーフォトバケット２５１８との組み合わせは、後に形成されるメタライゼーション構造内のすべての可能なビア位置を表す。
図２５Ｅは、本開示の一実施形態による、選択されたビア位置を残すための第１のカラーフォトバケットの露光および現像後の図２５Ｄの構造を示す。図２５Ｅを参照すると、第２のハードマスク２５２０が図２５Ｄの構造上に形成され、パターニングされている。パターニングされた第２のハードマスク２５２０は、選択された第１のカラーフォトバケット２５１２Ａを露出させる。選択されたフォトバケット２５１２Ａは、光照射され、除去（すなわち現像）されて、選択されたビア開口部２５１３Ａを提供する。ハードマスク層の形成およびパターニングに関する本明細書における説明は、一実施形態では、後でブランケットハードマスクの上にマスクを形成することを含むことを理解されたい。マスク形成は、リソグラフィ処理に適した１つまたは複数の層の使用を含むことができる。１つまたは複数のリソグラフィ層をパターニングすると、パターンは、エッチングプロセスによってハードマスク層に転写されて、パターニングされたハードマスク層が提供される。
図２５Ｅを再度参照すると、第２のハードマスク層２５２０のパターニング時に選択されたフォトバケット２５１２Ａのみを露出させることは不可能であり得る。例えば、１つまたは複数の隣接する（または近くにある）第２のカラーフォトバケット２５１８も露出され得る。これらの追加的に露出されたフォトバケットは、最終的なビア形成にとって望ましい位置ではない可能性がある。しかし、一実施形態では、露出された第２のカラーフォトバケット２５１８は、第１のカラーフォトバケット２５１２のグループをパターニングするために使用される照射の露光時には改質されない。例えば、一実施形態では、図２５Ｅに示すように、第１のカラーフォトバケット２５１２は赤色のフラッド露光２５２１の影響を受けやすく、第１のカラーフォトバケット２５１２の選択を除去するように現像することができる。その実施形態では、図２５Ｅに示すように、第２のカラーフォトバケット２５１８は、赤色のフラッド露光の影響を受けず、したがって、赤色のフラッド露光中に露出されても現像および除去することができない。一実施形態では、異なる照射感受性の隣接するフォトバケットを有することによって、より大きいパターンおよび／またはオフセット許容誤差を許容して、そうでなければ第２のハードマスク層２５２０のパターニングに関連する制約を緩和することができる。
図２５Ｆは、本開示の一実施形態による、追加の選択されたビア位置を残すための第２のカラーフォトバケットの露光および現像後の図２５Ｅの構造を示す。図２５Ｆを参照すると、第３のハードマスク２５２２が図２５Ｅの構造上に形成され、パターニングされている。図２５Ｆに示すように、第３のハードマスク２５２２はまた、選択されたビア開口部２５１３Ａを充填することができる。パターニングされた第３のハードマスク２５２２は、選択された第２のカラーフォトバケット２５１８Ａ、２５１８Ｂを露出させる。選択されたフォトバケット２５１８Ａ、２５１８Ｂは、光照射され、除去（すなわち現像）されて、それぞれ選択されたビア開口部２５１９Ａ、２５１９Ｂを提供する。
図２５Ｆを再度参照すると、第３のハードマスク層２５２２のパターニング時に選択されたフォトバケット２５１８Ａ、２５１８Ｂのみを露出させることは不可能であり得る。例えば、１つまたは複数の隣接する（または近くにある）第１のカラーフォトバケット２５１２も露出され得る。これらの追加的に露出されたフォトバケットは、最終的なビア形成にとって望ましい位置ではない可能性がある。しかし、一実施形態では、露出された第１のカラーフォトバケット２５１２は、第２のカラーフォトバケット２５１８のグループをパターニングするために使用される照射の露光時には改質されない。例えば、一実施形態では、図２５Ｆに示すように、第２のカラーフォトバケット２５１８は緑色のフラッド露光２５２３の影響を受けやすく、第２のカラーフォトバケット２５１８の選択を除去するように現像することができる。その実施形態では、図２５Ｆに示すように、第１のカラーフォトバケット２５１２は、緑色のフラッド露光の影響を受けず、したがって、緑色のフラッド露光中に露出されても現像および除去することができない。一実施形態では、異なる照射感受性の隣接するフォトバケットを有することによって、より大きいパターンおよび／またはオフセット許容誤差を許容して、そうでなければ第３のハードマスク層２５２２をパターニングすることに関する制限を緩和することができる。
図２５Ｇは、本開示の一実施形態による、第３のハードマスク層を除去し、ビア位置を形成するためにエッチングした後の図２５Ｆの構造を示す。図２５Ｇを参照すると、第３のハードマスク層２５２２が除去されている。そのような一実施形態では、第３のハードマスク層２５２２は炭素系ハードマスク層であり、アッシングプロセスによって除去される。次に、ビア開口部２５１９Ａ、２５１３Ａ、２５１９Ｂのパターンは、選択的プラズマエッチングプロセスなどの選択的エッチングプロセスを施されて、ビア開口部を下地のＩＬＤ層２５０２内にさらに深く延長し、ビア位置２５２４と共にビアパターニングされたＩＬＤ層２５０２'を形成する。エッチングは、残りのフォトバケット２５１２、２５１８およびスペーサ２５０８に対して選択的である。
図２５Ｈは、本開示の一実施形態による、金属充填前の図２５Ｇの構造を示す。図２５Ｈを参照すると、残っているすべての第１のカラーおよび第２のカラーのフォトバケット２５１２、２５１８が除去されている。残りの第１のカラーおよび第２のカラーのフォトバケット２５１２、２５１８は直接除去することができ、あるいは除去を可能にするために最初に露光および現像することができる。残りの第１のカラーおよび第２のカラーのフォトバケット２５１２、２５１８を除去すると、金属ライントレンチ２５２６が形成され、そのうちのいくつかは、パターニングされたＩＬＤ層２５０２'内のビア位置２５２４に結合される。後続のプロセスは、スペーサ２５０８およびハードマスク層２５０４の除去、ならびに金属ライントレンチ２５２６およびビア位置２５２４の金属充填を含むことができる。そのような一実施形態では、メタライゼーションは、金属充填および研磨戻しプロセスによって形成される。
図２５Ｈの構造は、金属が充填されると、続いて次の金属ライン／ビアおよびＩＬＤ層を形成するための下地としてその後使用することができる。あるいは、図２５Ｈの構造は、金属が充填されると、集積回路内の最終金属相互接続層を表すことができる。再び図２５Ｈを参照すると、サブトラクティブ法による自己整合製造がこの段階で完了することができる。同様にして製造された次の層は、全工程の開始をもう一度必要とする可能性が高い。あるいは、従来のデュアルまたはシングルダマシン手法など、他の手法をこの段階で使用して追加の相互接続層を設けることができる。
図２５Ａ〜図２５Ｈを再度参照すると、第１のカラーフォトバケット２５１２および第２のカラーフォトバケット２５１８を提供するためにいくつかの選択肢が実行可能であると考えることができる。例えば、一実施形態では、２つの異なるポジ型有機フォトレジストが使用される。そのような一実施形態では、異なる化学構造を有する材料を第１のカラーフォトバケット２５１２および第２のカラーフォトバケット２５１８に選択して、異なるコーティング、光活性化および現像プロセスを使用できるようにすることができることを理解されたい。例示的な実施形態として、従来の１９３ｎｍリソポリメタクリレートレジストシステムが第１のカラーフォトバケット２５１２に選択され、一方、従来の２４８ｎｍのポリヒドロキシスチレンフォトレジストシステムは第２のカラーフォトバケット２５１８に選択される。これら２種類の樹脂の顕著な化学的差異により、２種類の有機キャスティング溶媒を使用することができる。これは、第２のカラーフォトバケット２５１８の材料が既に存在している第１のカラーフォトバケット２５１２の材料で被覆されているために必要である。第１のカラーフォトバケット２５１２のキャスティング溶媒は限定されないが、第２のカラーフォトバケット２５１８の場合、アルコール性溶媒は依然としてＰＨＳ材料を可溶化することができるが極性の低いポリメタクリレートを可溶化することができない。
一実施形態では、第１のカラーフォトバケット２５１２の材料としてのポリメタクリレート樹脂と第２のカラーフォトバケット２５１８の材料としてのポリヒドロキシスチレン樹脂との組み合わせによって、２つの異なる露光波長を使用することができる。典型的な１９３ｎｍリソポリマーは、１９３ｎｍ吸収光感応性酸発生剤（ＰＡＧ）を有するポリメタクリレートをベースとしているが、それは、ポリマーがこの波長では強く吸収しないからである。他方、ポリヒドロキシスチレンは、１９３ｎｍを強く吸収し、そして薄膜全体にわたってＰＡＧの活性化を妨げるので、適切でない可能性がある。一実施形態では、次いで、第１のカラーフォトバケット２５１２の材料を、１９３ｎｍの光子の存在下で選択的に活性化および現像することができる。第１のカラーフォトバケット２５１２と第２のカラーフォトバケット２５１８との間のフォトスピードの違いを強調するために、１９３ｎｍでのＰＡＧ吸光度、ＰＡＧ装填量および光感応性酸強度などの要因を各々調整することができる。さらに、強力な１９３ｎｍ吸収剤を第２のカラーフォトバケット２５１８に追加する（または第２のカラーフォトバケット２５１８の上に選択的に堆積させる）ことで、薄膜のバルク内のＰＡＧ活性化を低減させることができる。露光後、特定の実施形態では、第１のカラーフォトバケット２５１２の現像は、第２のカラーフォトバケット２５１８の現像が最小となる標準のＴＭＡＨ現像剤を用いて選択的に行われる。
一実施形態では、第１のカラーフォトバケット２５１２の存在下で第２のカラーフォトバケット２５１８を選択的に除去するために、第１のカラーフォトバケット２５１２ではなく第２のカラーフォトバケット２５１８のＰＡＧのみを活性化する第２の低エネルギー波長が使用される。これは２つの方法で達成することができる。第１に、一実施形態では、異なる吸光度特性を有するＰＡＧが使用される。例えば、トリアルキルスルホニウム塩は２４８ｎｍなどの波長で非常に低い吸光度を有するのに対して、トリアリールスルホニウムは非常に高い吸光度を有する。したがって、選択性は、第２のカラーフォトバケット２５１８にトリアリールスルホニウムまたは他の２４８ｎｍ吸収ＰＡＧを使用し、第１のカラーフォトバケット２５１２にトリアルキルスルホニウムまたは他の非２４８ｎｍ吸収ＰＡＧを使用することによって達成される。あるいは、増感剤が存在しないため、第１のカラーフォトバケット２５１２において活性化が生じることなく、第２のカラーフォトバケット２５１８において選択的にエネルギーをＰＡＧに伝達する低エネルギー光子を吸収する増感剤を第２のカラーフォトバケット２５１８に組み込むことができる。
別の実施形態では、図２５Ｉは、本開示の一実施形態による、１つのフォトバケットタイプのための例示的なデュアルトーンレジストおよび別のフォトバケットタイプのための例示的なシングルトーンレジストを示す。図２５Ｉを参照すると、一実施形態では、第１のカラーフォトバケット２５１２の材料にデュアルトーンフォトレジストシステム（ＰＢ−１）が使用されている。第２のカラーフォトバケット２５１８の材料には、シングルトーン（低速）フォトレジストシステム（ＰＢ−２）が使用されている。デュアルトーンフォトレジストは、システムに含まれる光感応性塩基発生剤の活性化により、より高い線量で効果的に遮断される光応答を有することを特徴とすることができる。光生成塩基は光感応性酸を中和し、ポリマーの脱保護を防ぐ。一実施形態では、第１のカラーフォトバケット２５１２の露光中に、デュアルトーンレジスト（ＰＢ−１）は高速ポジ型システムとして動作し、シングルトーンレジスト（ＰＢ−２）は、溶解度切り替えを有効にするために十分な光子を受け取らないように線量が選択される。これにより、ＰＢ−２を除去せずにＰＢ−１をＴＭＡＨ現像剤で除去することができる。ＰＢ−１を除去せずにＰＢ−２を選択的に除去するために、より高い線量が第２の露光（すなわち、第２のカラーフォトバケット２５１８の露光）に使用される。選択された線量は、ＴＭＡＨへの溶解を可能にするためにＰＢ−２中の十分なＰＡＧを活性化することと、ＰＢＧの活性化を介してＰＢ−２をネガティブトーン反応レジームに移行させることの両方を必要とする。この方式では、同じＰＡＧをＰＢ−１およびＰＢ−２に使用することができ、同じ露光波長を露光１および２に使用することができる。ＰＢ−１は光感応性塩基発生剤（ＰＢＧ）の組み込みを必要とし得ることを理解されたい。しかしながら、いったんＰＢ−１が既に被覆されていると、ＰＢ−２の被覆を可能にするためには異なる種類のポリマーが必要となるであろう。以上のように、ＰＢ−１にポリメチルメタクリレート系レジスト、ＰＢ−２にＰＨＳ系レジストを用いることでこの要求を満たすことができた。
本開示の実施形態による、第１および第２のカラーフォトバケット２５１２、２５１８のそれぞれについて上記で指定された材料を交換することができることを理解されたい。また、上記の多色フォトバケット手法は１−Ｄと呼ぶことができる。フォトバケット材料は、エッチングに耐えなければならず、上の交差グレーティングからの洗浄を行わなければならないが、同様の手法を、交差グレーティングを使用する２−Ｄシステムに適用することができる。その結果、上述した方法におけるものに対して垂直方向に小さいビア／プラグを有する市松模様型のパターンが得られる。さらに、図２５Ａ〜図２５Ｈに関連して説明した手法は、確かにそのように実施できるが、下地のメタライゼーション層に整合されたビアを形成するものとして必ずしも実行されるわけではないことを理解されたい。他の場面では、これらのプロセス方式は、任意の下地のメタライゼーション層に関して上から下への方向のブラインドシューティングを含むと見なすことができる。
本開示の一実施形態による、導電タブ用のフォトバケットについて説明する。
例として、図２６Ａは従来のバックエンドオブライン（ＢＥＯＬ）メタライゼーション層の平面図である。図２６Ａを参照すると、従来のＢＥＯＬメタライゼーション層２６００が、層間誘電体層２６０２内に配置された導電ラインまたはルーティング２６０４と共に示されている。金属ラインは一般に互いに平行に走っていてもよく、１つまたは複数の導電ライン２６０４の連続した部分にカット、切れ目またはプラグ２６０６を含んでいてもよい。２つ以上の平行金属ラインを電気的に結合するために、上層または下層のルーティング２６０８が前または次のメタライゼーション層に含まれている。そのような上層または下層のルーティング２６０８は、導電ビア２６１２を結合する導電ライン２６１０を含むことができる。上層または下層のルーティング２６０８は、前または次のメタライゼーション層に含まれるので、上層または下層のルーティング２６０８は、メタライゼーション層を含む半導体構造の垂直方向のリアルエステートを消費する可能性があることを理解されたい。
対照的に、図２６Ｂは、本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層の平面図である。図２６Ｂを参照すると、ＢＥＯＬメタライゼーション層２６５０が、層間誘電体層２６５２内に配置された導電ラインまたはルーティング２６５４と共に示されている。金属ラインは一般に互いに平行に走っていてもよく、１つまたは複数の導電ライン２６５４の連続した部分にカット、切れ目またはプラグ２６５６を含んでいてもよい。２つ以上の平行金属ラインを電気的に結合するために、導電タブ１５８がメタライゼーション層２６５０に含まれている。導電タブ２６５８は導電ライン２６５４と同じメタライゼーション層に含まれるので、メタライゼーション層を含む半導体構造の垂直方向のリアルエステートの導電タブ２６５８の消費量を、図２６Ａの構造に対して低減できることを理解されたい。
本明細書に記載の１つまたは複数の実施形態は、ダマシンプラグおよびタブのパターニングのためのフォトバケット手法に関する。このようなパターニング方式は、双方向スペーサベースの相互接続を可能にするために実施することができる。実施は、２本の金属ラインがスペーサベースの手法を使用して製造された場合に、メタライゼーション層の２本の平行ラインを電気的に接続するのに特に適しており、そうでなければ、その手法は同じメタライゼーション層内の２本の隣接するライン間の導電接続の包含を制限する可能性がある。一般に、１つまたは複数の実施形態は、導電タブおよび非導電性スペースまたは金属（プラグ）間の遮断部を形成するためにダマシン技術を使用する手法に関する。
より具体的には、本明細書に記載の１つまたは複数の実施形態は、タブおよびプラグを形成するためのダマシン法の使用を含む。最初は、可能なすべてのタブおよびプラグの位置が最初にハードマスク層にパターニングされる。次に、追加の工程を使用して、どのタブおよびプラグの位置を保持するかを選択する。この位置は次に下地の層間誘電体層に転写される。このような工程は、フォトバケットを使って説明することができる。特定の実施形態では、ビア、プラグ、およびタブのダマシンパターニングのための方法には、フォトバケット手法および選択的ハードマスクを使用する自己整合が提供される。
本開示の一実施形態によれば、フォトバケットパターニングは、自己整合方式でプラグおよびタブを製造するために使用される。一般的な概観プロセスフローは、（１）交差グレーティングの製造、それに続く（２）プラグ画定のためのフォトバケット化およびフォトレジストを下流プロセスに耐えることができる「硬質」材料に変えること、続いて（３）充填可能な材料で埋め戻すことによりグレーティングトーンを反転し、充填可能な材料をリセスし、元の交差グレーティングを除去すること、続いて（４）「タブ」画定のためのフォトバケット化、続いて（５）パターンを下地の層間誘電体（ＩＬＤ）層へエッチング転写し、追加のハードマスク材料を研磨すること、を含むことができる。一般的なプロセスフローはビアを含まないが、一実施形態では、同じ自己整合グレーティングを使用してプラグ、ビア、およびタブの複数のパスに拡張するように本明細書に記載の手法を実施することができる。
一例として、図２７Ａ〜図２７Ｋは、本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における様々な工程を表す斜視断面図である。
図２７Ａを参照すると、交差グレーティングパターニング方式における第１の工程が、基板２７００の上に形成された層間誘電体（ＩＬＤ）層２７０２の上で行われる。最初に、ブランケットハードマスク２７０４がＩＬＤ層２７０２上に形成される。第１のグレーティングハードマスク２７０６は、ブランケットハードマスク２７０４の上に第１の方向に沿って形成される。一実施形態では、第１のグレーティングハードマスク２７０６は、図２７Ａに示すようにグレーティングパターンで形成される。一実施形態では、第１のグレーティングハードマスク２７０６のグレーティング構造は、狭ピッチグレーティング構造である。そのような特定の実施形態では、狭いピッチは従来のリソグラフィによって直接達成することはできない。例えば、従来のリソグラフィに基づくパターンを最初に形成することができるが、ピッチはスペーサマスクパターニングの使用によって半分にすることができる。さらに、元のピッチは、２回目のスペーサマスクパターニングによって４分の１にすることができる。したがって、図２７Ａの第１のグレーティングハードマスク２７０６のグレーティング状パターンは、一定のピッチで離間し、一定の幅を有するハードマスクラインを有することができる。
図２７Ｂを参照すると、交差グレーティングパターニング方式における第２の工程が、層間誘電体（ＩＬＤ）層２７０２の上で行われる。第２のグレーティングハードマスク２７０８は、ブランケットハードマスク２７０４の上に第２の方向に沿って形成される。第２の方向は第１の方向と直交している。第２のグレーティングハードマスク２７０８は、その上にハードマスク２７１０を有する。一実施形態では、第２のグレーティングハードマスク２７１０は、上にあるハードマスク２７１０を使用するパターニングプロセスで製造される。第２のグレーティングハードマスク２７０８の連続性は、第１のグレーティングハードマスク２７０６のラインによって分断されているので、第１のグレーティングハードマスク２７０６の一部は、上にあるハードマスク２７１０の下に延在する。一実施形態では、第２のグレーティングハードマスク２７０８は、第１のグレーティングハードマスク２７０６と交互に配置されて形成される。そのような一実施形態では、第２のグレーティングハードマスク２７０８は、第１のグレーティングハードマスク２７０６とは異なる組成を有する第２のハードマスク材料層の堆積によって形成される。次いで、第２のハードマスク材料層を、例えば化学機械研磨（ＣＭＰ）によって平坦化し、次いで、上にあるハードマスク２７１０を使用してパターニングして、第２のグレーティングハードマスク２７０８を提供する。第１のグレーティングハードマスク２７０６の場合と同様に、一実施形態では、第２のグレーティングハードマスク２７０８のグレーティング構造は狭ピッチグレーティング構造である。そのような特定の実施形態では、狭いピッチは従来のリソグラフィによって直接達成することはできない。例えば、従来のリソグラフィに基づくパターンを最初に形成することができるが、ピッチはスペーサマスクパターニングの使用によって半分にすることができる。さらに、元のピッチは、２回目のスペーサマスクパターニングによって４分の１にすることができる。したがって、図２７Ａの第２のグレーティングハードマスク２７０８のグレーティング状パターンは、一定のピッチで離間し、一定の幅を有するハードマスクラインを有することができる。
図２７Ｃを参照すると、プラグフォトバケットパターニング方式が第１のフォトバケットプロセスとして実行される。一実施形態では、フォトバケット２７１２は、第１のグレーティングハードマスク２７０６と第２のグレーティングハードマスク２７０８との間の露出した開口部のすべてに形成される。一実施形態では、プラグフォトバケットパターニングプロセスの前に、ビアパターニングプロセスが任意選択で行われる。ビアパターニングは直接パターニングでもよく、または別個のフォトバケットプロセスを含んでもよい。
図２７Ｄを参照すると、例えば選択したフォトバケット２７１２を他のすべてのフォトバケット２７１２を開口するために使用されるリソグラフィおよび現像プロセスにさらさないことによって、他のフォトバケット２７１２を保持しながら選択したフォトバケット２７１２を除去する。次いで、図２７Ａのブランケットハードマスク２７０４の露出部分をエッチングして、初回パターニングされたハードマスク２７１４を提供する。この段階で、保持されているフォトバケット２７１２は、最終メタライゼーション層内のプラグ位置を表す。すなわち、第１のフォトバケットプロセスにおいて、フォトバケットはプラグが形成されない位置から除去される。一実施形態では、プラグが形成されない位置を形成するために、リソグラフィを使用して対応するフォトバケットを露光する。露光されたフォトバケットはその後現像剤によって除去することができる。
図２７Ｅを参照すると、グレーティングトーン反転プロセスが実行される。一実施形態では、誘電体領域２７１６が図２７Ｄの構造のすべての露出領域に形成される。一実施形態では、誘電体領域２７１６は、誘電体層の堆積およびエッチバックによって誘電体領域２７１６を形成することによって形成される。
図２７Ｆを参照すると、上にあるハードマスク２７１０によって覆われていない第１のグレーティングハードマスク２７０６の一部が次に除去されて、上にあるハードマスク２７１０の下に残っている第１のグレーティングハードマスク２７０６の一部２７０６'のみを残す。
図２７Ｇを参照すると、タブフォトバケットパターニング方式が第２のフォトバケットプロセスとして実行される。一実施形態では、フォトバケット２７１８は、第１のグレーティングハードマスク２７０６の露出部分の除去時に形成された露出した開口部のすべてに形成される。
図２７Ｈを参照すると、例えば他のフォトバケットを開口するために使用されるリソグラフィおよび現像プロセスにフォトバケット２７１８をさらさないことによって、他のフォトバケット２７１８を保持しながら、フォトバケット２７１８のうちの選択されたものを除去する。次に、図２７Ｄ〜図２７Ｇの１回目のパターニングされたハードマスク２７１４の露出部分をエッチングして、２回目のパターニングされたハードマスク２７１５を提供する。この段階で保持されているフォトバケット２７１８は、導電タブが最終的なメタライゼーション層内に存在しない位置を表す。すなわち、第２のフォトバケットプロセスにおいて、フォトバケットは、導電タブが最終的に形成される位置から除去される。一実施形態では、導電タブが形成される位置を形成するために、リソグラフィを使用して対応するフォトバケットを露光する。露光されたフォトバケットはその後現像剤によって除去することができる。
図２７Ｉを参照すると、上にあるハードマスク２７１０、第２のグレーティングハードマスク２７０８、および誘電体領域２７１６が除去されている。続いて、上にあるハードマスク２７１０の除去時に露出された２回目のパターニングされたハードマスク２７１５の一部が除去され、３回目のパターニングされたハードマスク２７２０、第２のグレーティングハードマスク２７０８、および誘電体領域２７１６が除去される。一実施形態では、上にあるハードマスク２７１０、第２のグレーティングハードマスク２７０８、および誘電体領域２７１６を除去する前に、フォトバケット２７１２、２７１８のうちの残りのものを（例えば、ベーキングプロセスによって）最初に硬化させる。この段階で、フォトバケット２７１２のうちの１つを選択し、フォトバケット２７１８のうちの１つを選択し、そして第１のグレーティングハードマスク２７０６の保持部分２７０６'が、３回目のパターニングされたハードマスク２７２０の上に残る。一実施形態では、上にあるハードマスク２７１０、第２のグレーティングハードマスク２７０８、および誘電体領域２７１６が選択的ウェットエッチングプロセスを使用して除去され、上にあるハードマスク２７１０の除去時に露出された２回目のパターニングされたハードマスク２７１５の一部がドライエッチングプロセスを使用して除去されて、３回目のパターニングされたハードマスク２７２０を提供する。
図２７Ｊを参照すると、３回目のパターニングされたハードマスク２７２０のパターンがＩＬＤ層２７０２の上側部分に転写されてパターニングされたＩＬＤ層２７２２が形成されている。一実施形態では、次に、３回目のパターニングされたハードマスク２７２０のプラグアンドタブパターンをＩＬＤ層２７０２に転写して、パターニングされたＩＬＤ層２７２２を形成する。一実施形態では、パターンをＩＬＤ層２７０２に転写するためにエッチングプロセスが使用される。そのような一実施形態では、選択されたフォトバケット２７１２、選択されたフォトバケット２７１８、および３回目のパターニングされたハードマスク２７２０の上に残っている第１のグレーティングハードマスク２７０６の保持部分２７０６'は、パターニングされたＩＬＤ層２７２２を形成するために使用されるエッチング中に除去または消費される。別の実施形態では、選択されたフォトバケット２７１２、選択されたフォトバケット２７１８、および３回目のパターニングされたハードマスク２７２０の上に残っている第１のグレーティングハードマスク２７０６の保持部分２７０６'は、パターニングされたＩＬＤ層２７２２を形成するために用いられるエッチングの前または後に除去される。
図２７Ｋを参照すると、パターニングされたＩＬＤ層２７３２の形成に続いて、導電ライン２７２４が形成される。一実施形態では、導電ライン２７２４は、金属充填および研磨戻しプロセスを使用して形成される。導電ライン２７２４の形成中に、２本の金属ライン２７２４を結合する導電タブ２７２８も形成される。したがって、一実施形態では、導電ライン２７２４間の導電結合（タブ２７２８）は、同じＩＬＤ層２７２２内で、かつ導電ライン２７２４と同じ平面内で、導電ライン２７２４と同時に形成される。さらに、プラグ２７２６は、図２７Ｋに示すように、１つまたは複数の導電ライン２７２４内の切れ目または遮断部として形成されてもよい。そのような一実施形態では、プラグ２７２６は、パターン転写中に保存されてパターニングされたＩＬＤ層２７２２を形成するＩＬＤ層２７０２の領域である。一実施形態では、図２７Ｋに示すように、３回目のパターニングされたハードマスク２７２０が除去される。そのような一実施形態では、例えばポストメタライゼーション化学機械平坦化（ＣＭＰ）プロセスを使用して、導電ライン２７２４およびタブ２７２８を形成した後に、３回目のパターニングされたハードマスク２７２０を除去する。
再び図２７Ｋを参照すると、一実施形態では、半導体構造のバックエンドオブライン（ＢＥＯＬ）メタライゼーション層は、基板２７００の上に配置された層間誘電体（ＩＬＤ）層２７２２を含む。ＩＬＤ層２７２２内に、第１の方向に沿って複数の導電ライン２７２４が配置されている。導電タブ２７２８がＩＬＤ層２７２２内に配置されている。導電タブは、第１の方向と直交する第２の方向に沿って複数の導電ライン２７２４のうちの２つを結合する。
図２７Ｋに描かれているようなそのような配置は、従来のリソグラフィ処理によっては、小さなピッチ、小さな幅、またはその両方で達成することができない可能性がある。また、自己整合は従来のプロセスでは達成できない可能性がある。さらに、図２７Ｋに示すような配置は、ピッチ分割方式が最終的に導電ライン２７２４のためのパターンを提供するために使用される場合には、他の方法では達成できない可能性がある。
一実施形態では、導電タブ２７２８は、図２７Ｋに示すように、複数の導電性ラインのうちの２つと連続しているが、隣接していない。一実施形態では、導電タブ２７２８は、図２７Ｋに示すように、２つの複数の導電ライン２７２４と同一平面上にある。一実施形態では、ＢＥＯＬメタライゼーション層は、図２７Ｋに示すように、複数の導電ライン２７２４のうちの１つの端部に配置された誘電体プラグ２７２６をさらに含む。一実施形態では、図２７Ｋに示すように、誘電体プラグ２７２６はＩＬＤ層と連続しているが、隣接していない。一実施形態では、図示していないが、ＢＥＯＬメタライゼーション層は、複数の導電ライン２７２４のうちの１つの下に配置されて、かつそれに電気的に結合された導電ビアをさらに含む。
続いて、図２７Ｋの構造を、それに続く金属ライン／ビアおよびＩＬＤ層を形成するための下地としてその後使用することができる。あるいは、図２７Ｋの構造は、集積回路内の最終金属相互接続層を表すことができる。再び図２７Ｋを参照すると、ダマシンフォトバケット手法によるそのような自己整合製造は、次のメタライゼーション層を製造するために継続することができる。あるいは、従来のデュアルまたはシングルダマシン手法など、他の手法をこの段階で使用して追加の相互接続層を設けることができる。図示していないが、１つまたは複数の導電ライン２７２４が、追加のフォトバケット工程を使用して形成することができる下地の導電ビアに結合されてもよいことも理解されたい。一実施形態では、上述の２次元手法の代替として、１次元グレーティング手法をプラグおよびタブ（および場合によってはビア）パターニングのために実施することもできる。そのような１次元手法は一方向だけの制限を提供する。そのように、ピッチは一方向に「厳しく」、一方向に「緩く」することができる。
本明細書に記載の１つまたは複数の実施形態は、サブトラクティブなプラグおよびタブのパターニングのためのフォトバケット手法に関する。このようなパターニング方式は、双方向スペーサベースの相互接続を可能にするために実施することができる。実施は、２本の金属ラインがスペーサベースの手法を使用して製造された場合に、メタライゼーション層の２本の平行ラインを電気的に接続するのに特に適しており、そうでなければ、その手法は同じメタライゼーション層内の２本の隣接するライン間の導電接続の包含を制限する可能性がある。一般に、１つまたは複数の実施形態は、導電タブおよび非導電性スペースまたは金属（プラグ）間の遮断部を形成するためにサブトラクティブ技術を使用する手法に関する。
本明細書に記載の１つまたは複数の実施形態は、フォトバケット手法および選択的ハードマスクを使用して、自己整合を用いてビア、カット、および／またはタブをサブトラクティブにパターニングするための手法を提供する。実施形態は、サブトラクティブにパターニングされた自己整合相互接続部、プラグ、およびビアのためのいわゆるテキスタイルパターニング手法の使用を含むことができる。テキスタイル手法は、各ハードマスク材料の間でエッチング選択性を有するハードマスクのテキスタイルパターンの実施を含むことができる。本明細書に記載の特定の実施形態では、相互接続部、カット、およびビアをサブトラクティブにパターニングするために、テキスタイル処理方式が実施される。
本明細書に記載の１つまたは複数の実施形態の概要として、一般的な概要プロセスフローは以下のプロセスシーケンスを含むことができる。（１）互いにエッチング選択性のある４つの「カラー」ハードマスクを用いたテキスタイルプロセスフローを用いた製造、（２）ビアのフォトバケット化のための第１のハードマスクタイプの除去、（３）第１のハードマスク材料の埋め戻し、（４）カット（またはプラグ）のフォトバケット化のための第２のハードマスクタイプの除去、（５）第２のマスク材料の埋め戻し、（６）導電タブのフォトバケット化のための第３のハードマスクタイプの除去、（７）カットおよびタブのためのサブトラクティブ金属エッチング、および（８）ハードマスクの除去およびそれに続く恒久的なＩＬＤ材料を用いた埋め戻しおよび研磨戻し。
図２８Ａ〜図２８Ｔは、本開示の一実施形態による、メタライゼーション層の金属ラインを結合する導電タブを有するバックエンドオブライン（ＢＥＯＬ）メタライゼーション層を製造する方法における様々な工程を表す斜視断面図である。
図２８Ａを参照すると、基板（図示せず）の上に形成された金属層２８００の上に形成されたブランケットハードマスク層２８０２の上にグレーティングパターニング方式が実行される。第１のグレーティングハードマスク２８０４は、ブランケットハードマスク２８０２の上に第１の方向に沿って形成される。第２のグレーティングハードマスク２８０６が第１の方向に沿って第１のグレーティングハードマスク２８０４と交互に形成されている。一実施形態では、第１のグレーティングハードマスク２８０４は、第２のグレーティングハードマスク２８０６の材料とは異なるエッチング選択性を有する材料から形成される。
一実施形態では、図２８Ａに示すように、第１および第２のグレーティングハードマスク２８０４、２８０６は、グレーティングパターンで形成される。一実施形態では、第１および第２のグレーティングハードマスク２８０４、２８０６のグレーティング構造は、狭ピッチグレーティング構造である。そのような特定の実施形態では、狭いピッチは従来のリソグラフィによって直接達成することはできない。例えば、従来のリソグラフィに基づくパターンを最初に形成することができるが、ピッチはスペーサマスクパターニングの使用によって半分にすることができる。さらに、元のピッチは、２回目のスペーサマスクパターニングによって４分の１にすることができる。したがって、図２８Ａの第１および第２のグレーティングハードマスク２８０４、２８０６のグレーティング状パターンは、一定のピッチで離間し、一定の幅を有するハードマスクラインを有することができる。
図２８Ｂを参照すると、犠牲交差グレーティングパターニングプロセスが行われる。上にあるハードマスク２８０８は、第１の方向に直交する、すなわち第１および第２のグレーティングハードマスク２８０４、２８０６に直交する第２の方向に沿ってグレーティングパターンで形成される。
一実施形態では、上にあるハードマスク２８０８は、狭ピッチグレーティング構造で形成される。そのような特定の実施形態では、狭いピッチは従来のリソグラフィによって直接達成することはできない。例えば、従来のリソグラフィに基づくパターンを最初に形成することができるが、ピッチはスペーサマスクパターニングの使用によって半分にすることができる。さらに、元のピッチは、２回目のスペーサマスクパターニングによって４分の１にすることができる。したがって、図２８Ｂの上にあるハードマスク２８０８のグレーティング状パターンは、一定のピッチで離間し、一定の幅を有するハードマスクラインを有することができる。
図２８Ｃを参照すると、テキスタイルパターン形成が行われる。上にあるハードマスク２８０８のグレーティング間に露出された第１のハードマスク２８０４の領域は選択的にエッチングされ、第３のハードマスク２８１０の領域と置き換えられる。上にあるハードマスク２８０８のグレーティング間に露出された第２のハードマスク２８０６の領域は選択的にエッチングされ、第４のハードマスク２８１２の領域と置き換えられる。一実施形態では、第３のハードマスク２８１０は、第１のハードマスク２８０４および第２のハードマスク２８０６の材料とは異なるエッチング選択性を有する材料から形成される。さらなる実施形態では、第４のハードマスク２８１２は、第１のハードマスク２８０４、第２のハードマスク２８０６、および第３のハードマスク２８１０の材料とは異なるエッチング選択性を有する材料から形成される。
図２８Ｄを参照すると、上にあるハードマスク２８０８が除去されている。一実施形態では、上にあるハードマスク２８０８は、第１のハードマスク２８０４、第２のハードマスク２８０６、第３のハードマスク２８１０、および第４のハードマスク２８１２に対して選択的なエッチング、アッシングまたは洗浄プロセスを用いて除去されて、図２８Ｄに示すようにテキスタイルパターンが残る。
図２８Ｅ〜図２８Ｈは、ビアパターニングプロセスに関連する。図２８Ｅを参照すると、第３のハードマスク２８１０が、第１のハードマスク２８０４に対して選択的に、第２のハードマスク２８０６に対して選択的に、かつ第４のハードマスク２８１２に対して選択的に除去され、ブランケットハードマスク２８０２の一部を露出させる開口部２８１４を提供する。一実施形態では、第３のハードマスク２８１０は、選択エッチングまたは洗浄プロセスを使用して、第１のハードマスク２８０４に対して選択的に、第２のハードマスク２８０６に対して選択的に、かつ第４のハードマスク２８１２に対して選択的に除去される。
図２８Ｆを参照すると、第１のフォトバケットプロセスとしてビアフォトバケットパターニング方式が実行される。一実施形態では、フォトバケットは、図２８Ｅの露出された開口部２８１４のすべてに形成される。例えば、他のすべての第１のフォトバケットを開口するために使用されるリソグラフィおよび現像プロセスにフォトバケット２８１６をさらさないことによって、他のフォトバケット２８１６を保持しながら（図示する特定の例では、１つが除去されている間に３つのフォトバケットが保持される）、フォトバケットのうちの選択されたものを除去して開口部２８１４を再露出させる。
図２８Ｇを参照すると、次に、ブランケットハードマスク２８０２の露出部分がエッチングされて、初回パターニングされたハードマスク２８２０が提供される。さらに、金属層２８００を、開口部を通してエッチングして、初回パターニングされた金属層２８２２にエッチングトレンチ２８１８を設ける。初回パターニングされた金属層２８２２は、導電ビア２８２４を含む。サブトラクティブ金属エッチングに続いて、残りのフォトバケット２８１６が除去されて、関連する開口部２８１４が再露出される。
図２８Ｈを参照すると、トレンチ２８１８および開口部２８１４がハードマスク材料で埋め戻される。一実施形態では、第３のハードマスク２８１０の材料と類似または同一の材料を図２８Ｇの構造上に形成し、平坦化またはエッチバックして深いハードマスク領域２８２６と浅いハードマスク領域２８２８とを設ける。一実施形態では、深いハードマスク領域２８２６および浅いハードマスク領域２８２８は、第３の材料タイプ（例えば、第３のハードマスク２８１０の材料タイプ）である。
図２８Ｉ〜図２８Ｌは、金属ラインのカットまたはプラグの形成パターニングプロセスに関連する。図２８Ｉを参照すると、第１のハードマスク２８０４は、第２のハードマスク２８０６に対して選択的に、第３の材料タイプの深いハードマスク領域２８２６および浅いハードマスク領域２８２８に対して選択的に、かつ第４のハードマスク２８１２に対して選択的に除去され、１回目のパターニングされたハードマスク２８２０の一部を露出させる開口部２８３０を提供する。一実施形態では、第１のハードマスク２８０４は、選択エッチングまたは洗浄プロセスを用いて、第２のハードマスク２８０６に対して選択的に、第３の材料タイプの深いハードマスク領域２８２６および浅いハードマスク領域２８２８に対して選択的に、かつ第４のハードマスク２８１２に対して選択的に除去される。
図２８Ｊを参照すると、第２のフォトバケットプロセスとして、カットまたはプラグのフォトバケットパターニング方式が実行される。一実施形態では、フォトバケットは、図２８Ｉの露出された開口部２８３０のすべてに形成される。例えば、他のすべての第２のフォトバケットを開口するために使用されるリソグラフィおよび現像プロセスにフォトバケット２８３２をさらさないことによって、他のフォトバケット２８３２を保持しながら（図示する特定の例では、１つが除去されている間に３つのフォトバケットが保持される）、フォトバケットのうちの選択されたものを除去して開口部２８３０を再露出させる。除去されたフォトバケットは、この段階で、カットまたはプラグが最終的なメタライゼーション層に入る位置を表す。すなわち、第２のフォトバケットプロセスでは、フォトバケットは、プラグまたはカットが最終的に形成される位置から除去される。
図２８Ｋを参照すると、１回目のパターニングされたハードマスク２８２０の露出部分が次にエッチングされて、トレンチ２８３６が内部に形成された２回目のパターニングされたハードマスク２８３４を提供する。エッチングに続いて、残りのフォトバケット２８３２は除去されて関連する開口部２８３０を再び露出させる。
図２８Ｌを参照すると、トレンチ２８３４および開口部２８３０がハードマスク材料で埋め戻される。一実施形態では、第１のハードマスク２８０４の材料と類似または同一の材料が図２８Ｋの構造上に形成され、平坦化またはエッチバックされて深いハードマスク領域２８３８および浅いハードマスク領域２８４０が設けられる。一実施形態では、深いハードマスク領域２８３８および浅いハードマスク領域２８４０は、第１の材料タイプ（例えば、第１のハードマスク２８０４の材料タイプ）のものである。
図２８Ｍを参照すると、第４のハードマスク２８１２が、第１の材料タイプの深いハードマスク領域２８３８および浅いハードマスク領域２８４０に対して選択的に、第２のハードマスク２８０６に対して選択的に、かつ第３の材料タイプの深いハードマスク領域２８２６および浅いハードマスク領域２８２８に対して選択的に除去される。一実施形態では、第４のハードマスク２８１２は、選択的エッチングまたは洗浄プロセスを使用して、第１の材料タイプの深いハードマスク領域２８３８および浅いハードマスク領域２８４０に対して選択的に、第２のハードマスク２８０６に対して選択的に、かつ第３の材料タイプの深いハードマスク領域２８２６および浅いハードマスク領域２８２８に対して選択的に除去される。深いエッチングプロセスは、得られた開口部を通して、かつ２回目のパターニングされたハードマスク２８３４を全体的に通して実行されて、３回目のパターニングされたハードマスク２８４２を形成し、そして１回目のパターニングされたハードマスク２８２２を全体的に通して実行されて、２回目のパターニングされた金属層２８４４を形成する。図示していないが、この段階で、第２のカットまたはプラグのパターニングプロセスが実行されてもよい。
図２８Ｎを参照すると、図２８Ｍに関連して形成された深い開口部がハードマスク材料で埋め戻される。一実施形態では、第４のハードマスク２８１２の材料と類似または同じ材料を図２８Ｍの構造上に形成し、平坦化またはエッチバックして深いハードマスク領域２８４６を提供する。一実施形態では、深いハードマスク領域２８４６は第４の材料タイプ（例えば、第４のハードマスク２８１２の材料タイプ）のものである。任意選択の実施形態では、以下で説明される図２８Ｓの符号２８９９に関連して示されるように、ＩＬＤ層（ｌｏｗ−ｋ誘電体層など）が最初に充填され、２回目のパターニングされた金属層２８４４のレベルまでエッチバックされる。次に、第４のタイプのハードマスク材料（すなわち、２８４６の浅いバージョン）がＩＬＤ層上に形成される。
図２８Ｏ〜図２８Ｒは、導電タブ形成パターニングプロセスに関連する。図２８Ｏを参照すると、第２のハードマスク２８０６は、第１の材料タイプの深いハードマスク領域２８３８および浅いハードマスク領域２８４０に対して選択的に、第３の材料タイプの深いハードマスク領域２８２６および浅いハードマスク領域２８２８に対して選択的に、かつ第４の材料タイプの深いハードマスク領域２８４６に対して選択的に除去されて、３回目のパターニングされたハードマスク２８４２の一部を露出させる開口部２８４８を提供する。一実施形態では、第２のハードマスク２８０６は、選択的エッチングまたは洗浄プロセスを用いて、第１の材料タイプの深いハードマスク領域２８３８および浅いハードマスク領域２８４０に対して選択的に、第３の材料タイプの深いハードマスク領域２８２６および浅いハードマスク領域２８２８に対して選択的に、かつ第４の材料タイプの深いハードマスク領域２８４６に対して選択的に除去される。
図２８Ｐを参照すると、第３のフォトバケットパターニングプロセスとして、導電タブフォトバケットパターニング方式が実行される。一実施形態では、フォトバケットは、図２８Ｏの露出された開口部２８４８のすべてに形成される。例えば、他のすべての第３のフォトバケットを開口するために使用されるリソグラフィおよび現像プロセスにフォトバケット２８５０をさらさないことによって、他のフォトバケット２８５０を保持しながら、フォトバケットのうちの選択されたものを除去して、開口部２８４８を再露出させる（図示する特定の場合では、１つのフォトバケット２８５０が保持され、３つが除去される）。除去されたフォトバケットは、この段階で、導電タブが最終メタライゼーション層に形成されない位置を表す。すなわち、第３のフォトバケットプロセスにおいて、フォトバケット２８５０は、導電タブが最終的に形成される位置に保持される。
図２８Ｑを参照すると、次に、３回目のパターニングされたハードマスク２８４２の露出部分を、開口部２８４８を通してエッチングして、トレンチ２８５４が内部に形成された４回目のパターニングされたハードマスク２８５２を提供する。エッチングに続いて、残っているフォトバケット２８５０が除去される。
図２８Ｒを参照すると、第１の材料タイプの深いハードマスク領域２８３８および浅いハードマスク領域２８４０が、第３の材料タイプの深いハードマスク領域２８２６および浅いハードマスク領域２８２８に対して選択的に、かつ第４の材料タイプの深いハードマスク領域２８４６に対して選択的に除去されて、４回目のパターニングされたハードマスク２８５２の一部をさらに露出させる。一実施形態では、第１の材料タイプの深いハードマスク領域２８３８および浅いハードマスク領域２８４０は、選択的エッチングまたは洗浄プロセスを使用して、第３の材料タイプの深いハードマスク領域２８２６および浅いハードマスク領域２８２８に対して選択的に、かつ第４の材料タイプの深いハードマスク領域２８４６に対して選択的に除去される。
図２８Ｓを参照すると、得られた開口部を通して、かつ２回目のパターニングされた金属層２８４４を全体的に通して深いエッチングプロセスが行われて、３回目のパターニングされた金属層２８５６が形成される。この段階で、任意選択の実施形態で上述したように、ＩＬＤ層２８９９が図２８Ｎに関連する工程で形成される場合、そのようなＩＬＤ層２８９９の一部が図２８Ｓの構造に見える。
図２８Ｔの（ａ）を参照すると、一実施形態では、図２８Ｓの残りのハードマスク部分２８２８、２８４６、２８５２のハードマスク除去が行われ、続いてその構造が平坦化される。一実施形態では、深いハードマスク領域２８２６の高さが低減されるが、その領域は、ビアキャップ２８５８およびＩＬＤ２８６０を形成するためにすべて一緒に除去されるわけではない。さらに、プラグ領域２８６２が形成される。一実施形態では、ＩＬＤ２８９９は図２８Ｎに関連して形成され、そのような一実施形態ではプラグ領域２８６２はＩＬＤ２８９９とは異なる材料を含む。別の実施形態では、ＩＬＤ２８９９は、図２８Ｎに関連して形成されず、ＩＬＤ２８６０およびプラグ２８６２の全部分が、例えばＩＬＤ埋め戻しプロセスを使用して、同時に同じ材料で形成される。一実施形態では、その構造のメタライゼーション部分は、図２８Ｔの（ａ）に示すように、金属ライン２８６４、導電ビア２８２４（ビアキャップ２８５８をその上に有する）、および導電タブ２８６６を含む。
図２８Ｔの（ａ）を参照すると、一実施形態では、ＩＬＤ埋め戻し２８６１が図２８Ｓの構造上に形成されている。そのような一実施形態では、ＩＬＤ膜が堆積され、次いでエッチバックされて図２８Ｔの（ｂ）の構造がもたらされる。一実施形態では、図２８Ｓのハードマスクを所定の位置に残したまま、次のメタライゼーション層のテンプレート形成を実行することができる。すなわち、置き去りハードマスクを有するトポグラフィを使用して、次の層のパターニングプロセスをテンプレート化することができる。
いずれの場合も、図２８Ｔの（ａ）または（ｂ）にかかわらず、本明細書に記載の実施形態は、半導体構造内の最終メタライゼーション層の導電ビア２８２４の上に置き去りハードマスク材料（２８５８または２８２６）を含む。さらに、再び図２８Ａ〜図２８Ｔを参照すると、カット、ビア、およびタブのパターニングの順序は交換可能であり得ることを理解されたい。また、例示的なプロセスフローは、１回のカット、１回のビア、および１回のタブのパスを示しているが、各タイプのパターニングについて複数回のパスを実行することができる。
再び図２８Ｔの（ａ）を参照すると、一実施形態では、半導体構造用のバックエンドオブライン（ＢＥＯＬ）メタライゼーション層は、層間誘電体（ＩＬＤ）層２８６０を含む。複数の導電ライン２８６４が第１の方向に沿ってＩＬＤ層２８６０内に配置されている。導電タブ２８６６は、第１の方向と直交する第２の方向に沿って複数の導電ライン２８６４のうちの２つを結合する。
図２８Ｔに描かれているようなそのような配置は、従来のリソグラフィ処理によっては、小さなピッチ、小さな幅、またはその両方で達成することができない可能性がある。また、自己整合は従来の処理方式では達成できない可能性がある。さらに、図２８Ｔに示すような配置は、ピッチ分割方式が最終的に導電ライン２８６４のためのパターンを提供するために使用される場合には、他の方法では達成できない可能性がある。
一実施形態では、導電タブ２８６６は、複数の導電ライン２８６４のうちの２つと連続しているが、隣接していない。一実施形態では、導電タブ２８６６は、複数の導電ライン２８６６のうちの２つと同一平面上にある。一実施形態では、ＢＥＯＬメタライゼーション層は、複数の導電ライン２８６６のうちの１つの端部に配置された誘電体材料２８６２のプラグをさらに含む。一実施形態では、ＢＥＯＬメタライゼーション層はさらに導電ビアを含む。
続いて、図２８Ｔの構造を、それに続く金属ライン／ビアおよびＩＬＤ層を形成するための下地としてその後使用することができる。あるいは、図２８Ｔの構造は、集積回路内の最終金属相互接続層を表すことができる。再び図２８Ｔを参照すると、サブトラクティブフォトバケット手法によるそのような自己整合製造は、次のメタライゼーション層を製造するために継続することができる。あるいは、従来のデュアルまたはシングルダマシン手法など、他の手法をこの段階で使用して追加の相互接続層を設けることができる。
本開示の一実施形態による、露光ミスアライメントの許容範囲に対するレジスト調整について説明する。レジスト調整は、内部クエンチ、グラフト層クエンチ、または最上層クエンチのうちの１つまたは複数を含むことができる。本明細書に記載の１つまたは複数の実施形態は、放出可能なクエンチャを有する二段ベークフォトレジストに関する。用途は、極紫外線（ＥＵＶ）リソグラフィ、一般的なリソグラフィ用途、オーバーレイ問題に対する解決策、および一般的なフォトレジスト技術のうちの１つまたは複数に向けることができる。一実施形態では、フォトバケットベースの手法の性能を向上させるのに適した材料が説明される。そのような手法では、レジスト材料は予めパターニングされたハードマスクに限定される。次いで、高解像度リソグラフィツール、例えばＥＵＶリソグラフィツールを使用して、フォトバケットのうちの選択されたものを除去する。所与のフォトバケットにわたってレジスト材料の応答の均一性を改善するために特定の実施形態を実施することができる。
場面を提供するために、フォトバケット手法における１つの目標は、露光されたフォトバケットにわたってＥＵＶ放出酸を最初に拡散させて、選択されたバケットにわたってレジスト応答の均一性を改善することである。過去の手法では、これは、酸がこれらの酸から引き起こされる溶解度交換反応を回避するのに十分低い温度でフォトバケットにわたって拡散することを可能にする特別な材料の使用によって達成されてきた。しかしながら、他のレジスト成分、すなわちクエンチャの作用は、そのような利点が十分に実現されることを妨げる可能性がある。特に、クエンチャは、酸が所与のフォトバケットにわたって拡散または広がることができる前に酸を中和することができる。本明細書に記載の１つまたは複数の実施形態によれば、そのような問題に対処するために、標準的なクエンチャは、紫外線（ＵＶ）露光などによって放出することができるクエンチャと置き換えられ、早すぎる酸中和を回避する能力を提供する。
より具体的には、本明細書に記載の１つまたは複数の実施形態によれば、ＥＵＶ露光の効果が所与のフォトバケットにわたって効果的に平均化される「２段階ＰＥＢ」を効果的に提供するようにＵＶ放出クエンチャを含むフォトバケットレジスト材料が実施される。そのような実施形態は、「デジタル」バケット応答を可能にすることができ、その場合、フォトバケット全体が一掃されるかまたは一掃されない。特定の実施形態では、そのような応答は、空間像がフォトバケットグリッドに完全には整合しないエッジ配置誤差に対してより寛容である。
本明細書に含まれる概念のうちの１つまたは複数を例示するために、図２９Ａ〜図２９Ｃは、本開示の一実施形態による、２段階ベークフォトレジストを含むフォトバケットを使用してパターニングする方法における様々な工程の断面図および対応する平面図である。
図２９Ａを参照すると、予めパターニングされたハードマスク２９０４が基板２９０２の上に配置されている。予めパターニングされたハードマスク２９０４は、二段階ベークフォトレジスト２９０６で充填された開口部を有する。二段階ベークフォトレジスト２９０６は、例えば可能性のあるビア位置のグリッドを提供するために、予めパターニングされたハードマスク２９０４の開口部に限定される。
図２９Ｂを参照すると、フォトバケットのうちの選択されたものがリソグラフィツールの露光２９０７にさらされる。二段階ベークフォトレジスト２９０６は、どのビアを開口するかを選択するために、リソグラフィツール、例えばＥＵＶリソグラフィツールで露光される。一実施形態では、リソグラフィツールと予めパターニングされたハードマスク２９０４グリッドとの間のアライメントは不完全であり、その結果、ターゲットバケット内の露光の非対称性および／または隣接バケット内の部分露光が生じる。平面図に見られるように、露光２９０７は変位した空間画像２９０８である。
図２９Ｃを参照すると、図２９Ｂの露光は、選択されていないフォトバケットのアライメント不良および部分的な露光を伴う可能性があるが、選択されたフォトバケットのみが開口部２９２０を形成するためにクリアされ、選択されていないフォトバケットは閉じたフォトバケット２９１２として残る。一実施形態では、二段階ベークフォトレジスト２９０６の選択領域の露光２９０７に続いて、選択されたフォトバケットのみを確実に最終的に開口するために使用されるプロセスでは、すべての二段階ベークフォトレジスト２９０６が最初に酸拡散のためにベーキングされる。次いで、酸中和のために紫外線（ＵＶ）クエンチ放出が行われる。次いで、以下により詳細に記載されるように、溶解度切り替えのために第２のベーキングが行われる。特定の実施形態では、第１のベーキング工程から放出された光感応性酸はフォトバケット全体に拡散する。ＵＶフラッド露光によりクエンチャが放出され、その後最終的な溶解度切り替えベーキングが行われる。このプロセスは、図３０Ａ〜図３０Ｅに関連して以下に詳述される。
結果として、より大きな露光を受ける選択された位置は、現像後に開口したフォトバケット位置２９２０を提供するために最終的にクリアされる。露光されないか、またはアライメント不良の場合で部分的に露光されるがより少ない程度である非選択位置は、現像後に閉じたフォトバケット位置２９１２として残る。
従来のフォトレジストが用いられる対照的なシナリオを例示するために、図２９Ｄは、ミスアライメント露光後のフォトバケット現像後の従来のレジストフォトバケット構造の断面図である。フォトバケット領域２９５４は、いくらかの残留フォトレジスト２９５２が残っている状態で、部分的にのみクリアされた符号２９５０として示されている。フォトバケット２９５４が選択されたフォトバケットである場合、ミスアライメント露光２９０７はフォトバケットを部分的にクリアするだけであり、それはそのような位置での導電性構造のその後の低品質の製造につながる可能性がある。フォトバケット２９５４が選択されていないフォトバケットである場合、何らかの望ましくない開口部２９５０が発生し、それにより、望ましくない位置に導電性構造が続いて形成される可能性がある。
より詳細なプロセスの説明において、図３０Ａ〜図３０Ｅは、本開示の一実施形態による、二段階ベークフォトレジストを含むフォトバケットを使用したパターニング方法における様々な工程の概略図である。
図３０Ａを参照すると、第１のフォトバケット３００２および第２のフォトバケット３００４は各々、酸脱保護性フォトレジスト材料、光感応性酸発生（ＰＡＧ）成分３０１０、および光感応性塩基発生成分３０１２を含む光分解性組成物を含む。選択されたフォトバケット３００２および選択されていないフォトバケット３００４に対して、ミスアライメントしたＥＵＶまたは電子ビーム露光３００６が行われ、これは、選択されたフォトバケット３００２を強く露光し、選択されていないフォトバケット３００４を部分的に露光するが、より少ない程度である。特定の実施形態では、光感応性塩基発生成分３０１２はＵＶ放出クエンチャである。
図３０Ｂを参照すると、第１のベーキングが行われる。一実施形態では、第１のベーキングは、溶解度の切り替えを引き起こすには低すぎる温度で行われる。そのような一実施形態では、ベーキングは、それぞれフォトバケット３００２、３００４の拡散材料３０２０、３０２２をもたらす拡散専用ベーキングである。
図３０Ｃを参照すると、クエンチャ３０１４が放出されて、それぞれフォトバケット３００２、３００４用の材料３０２４、３０２６を形成する。一実施形態では、クエンチャ３０１４はＵＶ放出クエンチャである。このような特定の実施形態では、ＵＶ放出クエンチャはＵＶフラッド露光、例えば３６５ｎｍ露光によって放出される。一実施形態では、フォトバケット３００２、３００４はどちらも同じ程度でフラッド露光にさらされる。
図３０Ｄを参照すると、第２のベーキングが行われて、それぞれフォトバケット３００２、３００４の材料３０２８、３０３０が提供される。一実施形態では、第２のベーキングは溶解度切り替えを生成し、ここで亜臨界酸濃度がクエンチされる。このように、局所的な酸濃度は本質的にない。すなわち、意図しない部分的にのみ露光されたフォトバケットの一部の脱保護は起こらない。
図３０Ｅを参照すると、フォトバケット３００２、３００４が現像プロセスを受ける。選択されたフォトバケット３００２は現像時にクリアされ、クリアされたフォトバケット３０３２を提供する。選択されていないフォトバケット３００４は現像時にクリアされず、ブロックされたフォトバケット３０３４のままである。このようにして、ミスアライメント露光が生じても、デジタルフォトバケットの応答（開くか閉じるかだけであり、部分的に開くことがない）が実現される。
二段階ベークフォトレジストを達成するためにすべての実施形態が単一の組成を必要とするわけではないことを理解されたい。第１の代替例では、図３０A−１は、本開示の一実施形態による、フォトバケットを使用したパターニングの別の方法における工程の概略図である。図３０A−１を参照すると、第１のフォトバケット３００２'および第２のフォトバケット３００４'は各々、第１のフォトバケット３００２'および第２のフォトバケット３００４'の底部および側壁に沿ってグラフト化光感応性塩基発生成分３０５０を含む。グラフト化光感応性塩基発生成分３０５０内に光分解性組成物が形成される。光分解性組成物は、酸脱保護性フォトレジスト材料および光感応性酸発生（ＰＡＧ）成分３０１０'を含む。次に、露光３００６'および多段階現像プロセスを上記の手法と同様に実行することができる。
第２の代替例では、図３０A−２は、本開示の一実施形態による、フォトバケットを使用したパターニングの別の方法における工程の概略図である。図３０A−２を参照すると、第１のフォトバケット３００２''および第２のフォトバケット３００４''は各々、酸脱保護性フォトレジスト材料、光感応性酸発生（ＰＡＧ）成分３０１０''を含む光分解性組成物を含む。第１のベーキングを実行した後、第１のフォトバケット３００２''および第２のフォトバケット３００４''上に塩基発生成分を含む層３０６０が形成される。次に、フォトバケット３００２''、３００４''を紫外線（ＵＶ）で露光する。この場合、塩基成分は、光感応性塩基発生剤を介して導入する必要はなく、むしろ後の工程で、例えば塩基層の蒸着または塩基性雰囲気ＮＭＰへの暴露により堆積させることができる。
上述のフォトレジスト組成物および手法の適用は、すべての可能なビア（またはプラグ）位置をカバーする規則的な構造を作り出し、続いて所望のフィーチャのみを選択的にパターニングすることにより、実施することができる。さらなる材料の詳細を提供するために、一実施形態では、再び図３０Ａ〜図３０Ｅを参照すると、フォトバケット３００２、３００４は、光分解性組成物を含む。光分解性組成物は、ある波長で実質的な透明性を有する酸脱保護性フォトレジスト材料を含む。光分解性組成物はまた、その波長で実質的な透明性を有する光感応性酸発生（ＰＡＧ）成分を含む。光分解性組成物は、その波長で実質的な吸収性を有する塩基発生成分を含む。別の実施形態では、酸脱保護性フォトレジスト材料はその波長で実質的に透明ではない。
一実施形態では、塩基発生成分は、光感応性塩基発生成分、電子塩基発生成分、化学的塩基発生成分、および紫外線塩基発生成分からなる群から選択されるものである。一実施形態では、塩基発生成分は超音波処理塩基発生成分である。一実施形態では、塩基発生成分は紫外線吸収性である。一実施形態では、塩基発生成分は低エネルギーＵＶ発色団を含む。そのような特定の実施形態では、低エネルギーＵＶ発色団は、アントラセニルカルバメート、ナフタレニルカルバメート、２−ニトロフェニルカルバメート、アリールカルバメート、クマリン、フェニルグリオキシル酸、置換アセトフェノンおよびベンゾフェノンからなる群から選択される。一実施形態では、低エネルギーＵＶ発色団は光放出アミンである。一実施形態では、塩基発生成分は、Ｎ，Ｎ−ジシクロヘキシル−２−ニトロフェニルカルバメート、Ｎ，Ｎ−二置換カルバメートおよび一置換カルバメートからなる群から選択される材料を含む。
一実施形態では、ＰＡＧ成分は、トリエチル、トリメチルおよび他のトリアルキルスルホネートからなる群から選択される材料を含み、ここで、スルホネート群は、トリフルオロメチルスルホネート、ノナンフルオロブタンスルホネート、およびｐ−トリルスルホネート、または有機基に結合した−ＳＯ３スルホン酸アニオンを含む他の例からなる群から選択される。一実施形態では、酸脱保護性フォトレジスト材料は、ポリマー、分子ガラス、カルボシランおよび金属酸化物からなる群から選択される酸脱保護性材料である。一実施形態では、金属酸化物が使用され、放出塩基は必要とされない。一実施形態では、酸脱保護性フォトレジスト材料は、ポリヒドロキシスチレン、ポリメタクリレート、ポリヒドロキシスチレンの低分子量分子ガラスバージョン、またはカルボン酸への酸触媒脱保護に敏感なエステル官能基を含むポリメタクリレート、カルボシラン、および酸触媒脱保護または架橋に敏感な官能基を有する金属酸化物からなる群から選択される材料を含む。
一実施形態では、波長は約３６５ｎｍである。一実施形態では、酸脱保護性フォトレジスト材料は、約１３．５ナノメートルの波長で実質的に吸収性である。一実施形態では、酸脱保護性フォトレジスト材料は、約５〜１５０ｋｅＶの範囲のエネルギーで実質的に吸収性である。一実施形態では、塩基発生成分に対するＰＡＧ成分のモル比は少なくとも５０：１である。
図３０Ａ〜図３０Ｅ、図３０A−１、および図３０A−２を再度参照すると、本開示の一実施形態によれば、半導体処理のためのフォトバケットを選択する方法は、第２のフォトバケット３００４に隣接する第１のフォトバケット３００２を有する構造を提供するステップを含む。その構造は、極紫外線（ＥＵＶ）または電子ビーム放射３００６で露光され、第１のフォトバケット３００２は、第２のフォトバケット３００４よりも大きな程度でＥＵＶまたは電子ビーム放射３００６で露光される。その構造をＥＵＶまたは電子ビーム放射３００６で露光した後、図３０Ｂに関連して説明したように、第１および第２のフォトバケットの第１のベーキングが行われる。図３０Ｃに関連して説明したように、第１のベーキングを行った後、その構造を紫外線（ＵＶ）で露光し、第１のフォトバケットは、第２のフォトバケットとほぼ同程度に紫外線で露光される。構造をＵＶ放射で露光した後、図３０Ｄに関連して説明したように、第１および第２のフォトバケットの第２のベーキングが行われる。第２のベーキングを行った後、その構造が現像される。現像は、図３０Ｅに関連して説明したように、第１のフォトバケットを開き、第２のフォトバケットを閉じたままにする。
一実施形態では、構造を極紫外線（ＥＵＶ）または電子ビーム放射で露光することは、約１３．５ナノメートルの波長を有するエネルギーで構造を露光することを含む。別の実施形態では、構造を極紫外線（ＥＵＶ）または電子ビーム放射で露光することは、構造を５〜１５０ｋｅＶの範囲のエネルギーで露光することを含む。一実施形態では、構造を紫外線で露光することは、構造を約３６５ナノメートルの波長を有するエネルギーで露光することを含む。一実施形態では、第１のベーキングは、約５０〜１２０℃の範囲の温度で約０．５〜５分の範囲の期間にわたって行われる。一実施形態では、第２のベーキングは、約１００〜１８０℃の範囲の温度で約０．５〜５分の範囲の期間にわたって行われる。
一実施形態では、具体的に図３０Ａを参照すると、第１および第２のフォトバケットは各々、酸脱保護性フォトレジスト材料、光感応性酸発生（ＰＡＧ）成分、および光感応性塩基発生成分を含む光分解性組成物を含む。そのような一実施形態では、構造を極紫外線（ＥＵＶ）または電子ビーム放射で露光することは、ＰＡＧ成分を活性化することを含む。第１のベーキングは、ＰＡＧ成分を活性化することにより形成された酸を第１および第２のフォトバケット全体に拡散させる。構造を紫外線で露光することは、光感応性塩基発生成分を活性化することを含む。第２のベーキングは、第２のフォトバケット中に形成された酸の総量を、光感応性塩基発生成分から発生した塩基でクエンチするが、第１のフォトバケット中に形成された総量の酸をクエンチしない。
別の実施形態では、特に図３０A−１を参照すると、第１および第２のフォトバケットは各々、第１および第２のフォトバケットの底部および側壁に沿ったグラフト化光感応性塩基発生成分およびグラフト化光感応性塩基発生成分内に形成される光分解性組成物を含む。光分解性組成物は、酸脱保護性フォトレジスト材料および光感応性酸発生（ＰＡＧ）成分を含む。そのような一実施形態では、構造を極紫外線（ＥＵＶ）または電子ビーム放射で露光することは、ＰＡＧ成分を活性化することを含む。第１のベーキングは、ＰＡＧ成分を活性化することにより形成された酸を第１および第２のフォトバケット全体に拡散させる。構造を紫外線で露光することは、グラフト化光感応性塩基発生成分を活性化することを含む。第２のベーキングは、第２のフォトバケット中に形成された酸の総量を、光感応性塩基発生成分から発生した塩基でクエンチするが、第１のフォトバケット中に形成された総量の酸をクエンチしない。
別の実施形態では、具体的に図３０A−２を参照すると、第１および第２のフォトバケットは各々、酸脱保護可能フォトレジスト材料および光感応性酸発生（ＰＡＧ）成分を含む光分解性組成物を含む。本方法は、第１のベーキングを実行した後で、構造を紫外線（ＵＶ）放射で露光する前に、第１および第２のフォトバケット上に塩基発生成分を含む層を形成するステップをさらに含む。そのような一実施形態では、構造を極紫外線（ＥＵＶ）または電子ビーム放射で露光することは、ＰＡＧ成分を活性化することを含む。第１のベーキングは、ＰＡＧ成分を活性化することにより形成された酸を第１および第２のフォトバケット全体に拡散させる。構造を紫外線で露光することは、塩基発生成分を活性化することを含む。第２のベーキングは、第２のフォトバケット中に形成された酸の総量を、塩基発生成分から発生した塩基でクエンチするが、第１のフォトバケット中に形成された総量の酸をクエンチしない。
上記の場合のいずれにおいても、一実施形態では、構造を現像することは、ポジ型現像の場合、標準の水性ＴＭＡＨ現像剤（例えば、０．１Ｍ〜１Ｍの濃度範囲）あるいは、水酸化テトラアルキルアンモニウムをベースとした他の水性またはアルコール性現像液に３０〜１２０秒間浸漬もしくはコーティングし、続いてＤＩ水でリンスすることを含む。別の実施形態では、ネガ型現像の場合、構造を現像することは、シクロヘキサノン、２−ヘプタノン、プロピレングリコールメチルエチルアセテートまたは他のものなどの有機溶媒で浸漬またはコーティングし、続いてヘキサン、ヘプタン、シクロヘキサンなどの別の有機溶媒でリンスすることを含む。
例示的な実施形態では、上述の手法は、いわゆるフォトバケットを使用する手法に基づいており、すべての可能なフィーチャ、例えばビアは、基板に予めパターニングされている。次に、フォトレジストがパターニングされたフィーチャに充填され、リソグラフィ工程は単にビア開口部形成のための選択ビアを選択するために使用される。特定の実施形態では、リソグラフィ工程を使用して、上述のように、２段階ベークフォトレジストを含む複数のフォトバケットの上に比較的大きな孔を画定する。２段階ベークフォトレジストフォトバケット手法は、関心のあるビアを選択する能力を保持しながら、より大きい限界寸法（ＣＤ）および／またはオーバーレイにおける誤差を可能にする。
本開示の一実施形態による、例えばフォトバケット用のレジストの画像トーン反転について説明する。本明細書に記載の１つまたは複数の実施形態は、パターンの反転（例えば、孔のポストへの反転）を可能にするための特殊な特性を有する材料の種類、ならびに関連する処理手法およびそれから生じる構造に関する。ある種類の材料は、ある種類の軟質材料、例えばフォトレジスト様材料であってもよい。一般的な方法として、レジスト様材料を予めパターニングされたハードマスクに堆積する。次いで、レジスト様材料を高解像度リソグラフィツール、例えば極紫外線（ＥＵＶ）処理ツールを用いて選択することができる。一方、レジスト様材料は、その代わりに、最終的に製造された構造内に恒久的に残るように、例えば金属ライン間に切れ目を形成する層間誘電体（ＩＬＤ）材料または構造（「プラグ」）として残すことができる。次世代のプラグのパターニングに予想されるオーバーレイ（エッジ配置）の問題は、本明細書に記載の１つまたは複数の手法によって対処することができる。
より具体的には、本明細書に記載の１つまたは複数の実施形態は、フォトレジスト層パターンを破壊することなくパターニングされたフォトレジスト層内の孔（「バケット」）を埋めることを可能にする特定の特性を有するスピンオン誘電体（例えばＩＬＤ）の使用に関する。第１に、スピンオン誘電体材料は、フォトレジストと誘電体材料とを溶解しないかまたは混合しない溶媒中に導入される。孔の良好な充填性が要求されることを理解されたい。スピンオン誘電体膜の初期架橋（または硬化）は、フォトレジストとスピンオン誘電体が混ざり合い、パターン情報を失うことのない条件下で達成される。パターンが反転されると、バケット内の材料は、ベーキング／硬化によって、ｋ値、モジュラス、エッチング選択性などの所望の特性を有する誘電体に変換される。そのような材料に限定されないが、１，３，５−トリシラシクロヘキサンビルディングブロックに基づくスピンオン誘電体材料は、上記の基準を満たすために実施することができる。そのような材料（または他のシリコンベースの誘電体）の溶解性の喪失を伴う架橋は、酸、塩基またはルイス酸触媒プロセスを使用することによって、熱的にまたはより低い温度で開始することができる。一実施形態では、そのような低温触媒は、本明細書に記載の方法の実施にとって重要である。
一実施形態では、本明細書に記載の手法は、ネガ型パターンを生成するために（例えばポジ型材料から得られる）最良の撮像性能を得ることを含み、最終薄膜は求められる材料特性を有する。最終的な材料特性は、高性能の低ｋ誘電体／ＩＬＤ材料の特性と類似している可能性がある。対照的に、誘電体膜の直接パターニングのための最新技術の選択肢は制限されており、将来のスケールダウンされた技術世代のために製造可能であるために必要なリソグラフィ性能を示すとは思われない。
本明細書に記載の実施形態によれば、図３１および図３２Ａ〜図３２Ｈに関連して以下でさらに詳細に説明するように、ＩＬＤ材料に予めパターニングされたトレンチが化学増幅型フォトレジストで充填される。高解像度リソグラフィ（例えば、ＥＵＶ）を使用して、トレンチ内の選択された孔が従来のポジ型処理によって露光され除去される。この段階で、空孔は予備触媒層で処理される。そのような一実施形態では、予備触媒層は自己組織化単層（ＳＡＭ）含有付着触媒層である。次いで、得られた装飾された孔は、付随する過剰負担と共に誘電体前駆体で充填される。孔内の触媒の局在化（または近接）は、孔内のみでの選択的架橋および誘電体の硬化をもたらす。過剰負担およびフォトレジストが除去され、続いて（必要ならば）誘電体の最終硬化およびメタライゼーションプロセスが続く。
本開示の一実施形態によれば、本明細書に記載されている手法の重要なフィーチャは、様々な厚さの過剰負担と共に様々なパターン密度に対応することを含む。一実施形態では、架橋は孔の中または近傍でのみ起こり、そして最終的に平坦化によって（例えば化学機械研磨によって）除去される過剰負担があるので、そのような適応が可能になる。一実施形態では、孔の中の誘電体材料の選択的架橋は、過剰負担の領域でも同じ効果をもたらすことなく行われる。特定の実施形態では、ポジ型リソグラフィパターニングおよび現像に続いて、親水性Ｓｉ−ＯＨ終端表面が孔内に露出され、どこでもフォトレジストが除去されている。親水性表面は、フォトレジストコーティングの前に存在してもよく、または例えば水酸化テトラメチルアンモニウム（ＴＭＡＨ）現像またはその後のリンスの間に形成されてもよい。露光および現像されていないフォトレジストは、特徴的な穏やかにまたは強く疎水性の性質を維持し、したがって、パターニングプロセスは、親水性および疎水性領域を効果的に作り出すことを理解されたい。
一実施形態では、露出した親水性表面は、誘電体材料を架橋するのに必要な触媒または予備触媒のいずれかを担持する表面グラフト剤で官能化されている。その後の誘電体のコーティングは、上述したように、また以下でより詳細に説明するように、過剰負担で孔を埋めることにつながる。例えば低温ベーキングによる予備触媒の活性化および制御された拡散の際に、誘電体材料は、過剰負担で、すなわち孔の直上で生じる架橋を最小限にして孔内で選択的に架橋される。次に、過剰負担の誘電体材料をキャスティング溶媒または他の溶媒への溶解を使用して除去することができる。当然のことながら、除去プロセスはフォトレジストも除去することができ、またはフォトレジストは別の溶媒を用いてまたはアッシングプロセスによって除去することができる。一実施形態では、トーンを反転して、誘電体材料を、メタライゼーションまたは他の処理の前に比較的高い温度でベーキング／硬化することができる。
本明細書に記載の１つまたは複数の実施形態によれば、触媒または予備触媒を孔に取り付けるためのいくつかの手法がある。いくつかの誘電体材料については、強いブレンステッド酸が必要とされる。他の場合には、強いルイス酸を使用することができる。本明細書での説明を容易にするために、「酸」という用語は両方のシナリオを指すのに使用される。一実施形態では、触媒または予備触媒の直接吸着が用いられる。このシナリオでは、触媒は親水性表面上にコーティングされ、そしてＨ結合または他の静電相互作用を介して強く保持される。その後の誘電体材料のコーティングは、熱または他の活性化が所望の架橋化学を開始するところの、孔内に局在する酸および誘電体前駆体をもたらす。例示的な実施形態では、Ｓｉ−ＯＨに富む表面と強いルイス酸Ｂ（Ｃ６Ｆ５）３との反応により、Ｓｉ−Ｏ−Ｂ（Ｃ６Ｆ５）３Ｈ＋が形成される。この結果として生じるルイス酸は、非触媒プロセスよりも比較的低い温度でヒドロシラン前駆体分子の架橋を触媒するために使用される。一実施形態では、使用される大きなサイズの触媒は、過剰負担領域への拡散を最小限に抑える。
別の実施形態では、手法は、クロロ−、アルコキシ−、およびアミノシランなどのシラン化学物質、またはシロキサン、塩化シリル、アルケン、アルキン、アミン、ホスフィン、チオール、ホスホン酸またはカルボン酸を含み得る他の表面グラフト基を介した触媒または予備触媒の共有結合を含む。このシナリオでは、触媒または予備触媒はグラフト剤に共有結合している。例えば、オニウム塩に基づく周知の酸発生剤（例えば、光または熱の）は、シロキサン（例えば、［（ＭｅＯ）３Ｓｉ−ＣＨ２ ＣＨ２ ＣＨ２ＳＲ２］ ［Ｘ］、ここで、Ｒ＝アルキルまたはアリール基、Ｘ＝トリフレート、ノナフレート、Ｈ−Ｂ（Ｃ６Ｆ５）３、ＢＦ４などの弱配位アニオン）に付着され得る。触媒または予備触媒は、関心のあるＩＬＤに選択的に付着させるか、または熱、ドライエッチング、またはウェットエッチングプロセスを使用してレジストから選択的に除去することができる。さらに別の実施形態では、触媒または予備触媒は、同様の技術を用いてフォトレジストコーティングの前に導入される。このシナリオでは、効果的であるためには、グラフトされた材料はリソグラフィを妨害してはならず、その後の処理に耐えなければならない。
本明細書に記載の概念を実証するための例示的な媒体として、図３１は、本開示の一実施形態による、１つのレジストラインに孔が形成された、層間誘電体（ＩＬＤ）ラインとレジストラインの交互に配置されたパターンの斜視図である。図３１を参照すると、パターン３１００は、交互に配置されたＩＬＤライン３１０２とレジストライン３１０４を含む。例えば、従来のリソグラフィによって、レジストライン３１０４のうちの１つに孔３１０６が形成される。以下に説明するように、図３２Ａ〜図３２Ｈに関連して、パターン３１００などのパターンはトーン反転を施されることができる。
例示的なプロセスフローでは、図３２Ａ〜図３２Ｈは、本開示の一実施形態による、ボトムアップ架橋を使用した誘電体による画像階調反転を含む製造プロセスにおける断面図である。
図３２Ａは、ＩＬＤ材料３２０２内のトレンチ３２０４の予めパターニング後の開始構造の断面図である。トレンチ３２０４のうちの選択されたものは化学増幅型フォトレジスト３２０６で充填され、他のものは未充填トレンチ（または図３１に示すように未充填トレンチ部分）を提供するように処理されている。例えば、一実施形態では、高解像度リソグラフィ（例えば、極紫外線（ＥＵＶ）リソグラフィ）を使用して、トレンチ３２０４内の選択された孔が従来のポジ型処理により露光され除去される。
簡単にするために描かれていないが、領域３２０８において、充填されていないトレンチ（または充填されたトレンチ内に形成された孔）が、下地の金属ラインなどの下地のフィーチャを露出させ得ることを理解されたい。さらに、一実施形態では、開始構造は、一定のピッチで離間し、一定の幅を有するトレンチを有するグレーティング状パターンにパターニングすることができる。例えば、パターンは、ピッチを半分にするか、またはピッチを４分の１にする手法によって製造することができる。いくつかのトレンチは、下地のビアまたはより低いレベルのメタライゼーションラインと関連付けることができる。
図３２Ｂは、一実施形態では自己組織化単分子層（ＳＡＭ）含有触媒材料である予備触媒層３２１０で空のトレンチまたは孔を処理した後の図３２Ａの構造の断面図である。そのような一実施形態では、図示するように、予備触媒層３２１０はＩＬＤ３２０２の露出部分上に形成されるが、レジスト３２０６の露出部分または領域３２０８などの任意の露出金属上には形成されない。一実施形態では、予備触媒層３２１０は、図３２Ａの構造を気相中の予備触媒形成分子、または溶媒に溶解した分子にさらすことによって形成される。一実施形態では、予備触媒層は、上述のように直接吸着によって形成された触媒または予備触媒の層である。別の実施形態では、予備触媒層３２１０は、共有結合によって形成された触媒または予備触媒の層である。
図３２Ｃは、得られた装飾孔を誘電体材料３２１２で充填した後の図３２Ｂの構造の断面図である。誘電体材料３２１２は、トレンチを充填するかまたは孔を開けられた部分３２１２Ａと、トレンチまたは孔の上の部分３２１２Ｂと、を有する。部分３２１２Ｂは、本明細書では過剰負担と呼ばれる。一実施形態では、誘電体材料３２１２はスピンオン誘電体材料である。
一実施形態では、誘電体材料３２１２は、触媒が水、テトラエトキシオルトシリケート（ＴＥＯＳ）、ヘキサエトキシトリシラシクロヘキサン、または類似の多官能性架橋剤などの架橋剤とのＳｉ−Ｈ結合の反応を媒介するヒドロシラン前駆体分子に基づく材料の種類から選択される。そのような一実施形態では、誘電体材料３２１２はトリシラシクロヘキサンを含み、これは後にＯ基によって一緒に結合することができる。他の実施形態では、アルコキシシラン系誘電体前駆体またはシルセスキオキサン（ＳＳＱ）が誘電体材料３２１２に使用される。
図３２Ｄは、誘電体材料３２１２の一部３２１２Ａの架橋後の図３２Ｃの構造の断面図である。一実施形態では、充填されていないトレンチまたは孔内の触媒（例えば、予備触媒層３２１０）の局在化（または近接）により、選択的架橋が生じて架橋領域３２１４が形成され、孔内の誘電体材料３２１２のみの部分３２１２Ａが硬化する。すなわち、一実施形態では、誘電体材料３２１２の一部３２１２Ｂは架橋されていない。一実施形態では、領域３２１４を形成するために使用される架橋は、熱硬化プロセスによって、すなわち加熱によって行われる。
一実施形態では、誘電体材料３２１２はトリシラシクロヘキサンを含み、領域３２１４を形成するのに使用される架橋は、トリシラシクロヘキサンをＯ基によって互いに結合することを含む。図３３Ａを参照すると、トリシラシクロヘキサン３３００が示されている。図３３Ｂを参照すると、２つの架橋（ＸＬ）トリシラシクロヘキサン分子３３００が架橋材料３３２０を形成する。図３３Ｃは、連結トリシラシクロヘキサン構造３３４０の理想的な図である。構造３３４０はオリゴマーの複雑な混合物を表すのに使用されるが、共通点はＨ−キャップトリシラシクロヘキサン環であることを理解されたい。
図３２Ｅは、誘電体材料３２１２の過剰負担領域３２１２Ｂを除去した後の図３２Ｄの構造の断面図である。図３２Ｆは、架橋領域３２１４に対して選択的なレジスト３２０６の除去後の図３２Ｅの構造の断面図である。一実施形態では、図示するように、レジスト３２０６は、誘電体材料３２１２の過剰負担領域３２１２Ｂを除去するのに使用される処理工程（例えば、第１のウェット化学現像工程など）とは異なる後続の処理工程（例えば、第２のウェット化学現像工程など）で除去される。しかしながら、別の実施形態では、レジスト３２０６は、誘電体材料３２１２の過剰負担領域３２１２Ｂを除去するのに使用されたのと同じ処理工程（例えば、ウェット化学現像工程）で除去される。一実施形態では、残りの架橋領域３２１４は追加の硬化プロセス（例えば、架橋硬化プロセスに続く追加の加熱）を施される。一実施形態では、追加の硬化は、レジスト３２０６および過剰負担領域３２１２Ｂを除去した後に行われる。
図３２Ｇは、金属充填層３２１６を形成した後の図３２Ｆの構造の断面図である。金属充填層３２１６は、図３２Ｆからの開口トレンチ（または孔）内に、そして過剰負担領域内に形成することができる。金属充填層は、単一材料層でもよく、または導電性ライナー層および充填層を含むいくつかの層から形成されてもよい。電気めっき、化学気相成長または物理気相成長などの任意の適切な堆積プロセスを使用して金属充填層３２１６を形成することができる。一実施形態では、金属充填層３２１６は、これらに限定されないが、Ａｌ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｒｕ、Ｃｏ、Ｎｉ、Ｐｄ、Ｐｔ、Ｃｕ、Ｗ、Ａｇ、Ａｕまたはそれらの合金などの導電材料からなる。
図３２Ｈは、金属充填層を平坦化して金属フィーチャ３２１８（例えば、金属ラインまたはビア）を形成した後の図３２Ｇの構造の断面図である。一実施形態では、金属フィーチャ３２１８を形成するための金属充填層３２１６の平坦化は、化学機械研磨プロセスを使用して行われる。例示的な結果として生じる構造が図３２Ｈに示されており、そこでは金属フィーチャ３２１８はＩＬＤ材料３２０２内の架橋（誘電）領域３２１４と交互に配置されている。
図３２Ｈの結果として得られる構造は、その後の金属ライン／ビアおよびＩＬＤ層を形成するための下地としてその後使用することができることを理解されたい。あるいは、図３２Ｈの構造は、集積回路内の最終金属相互接続層を表すことができる。さらに、上記の例は、そうでなければパターニングに必要であり得るエッチング停止層または金属キャッピング層を図中に含まないことを理解されたい。しかしながら、明確にするために、そのような層は全体的なボトムアップ充填の概念に影響を及ぼさないので図には含まれていない。
再び図３２Ａ〜図３２Ｈを参照すると、そのようなパターニング方式は、すべての可能性のある位置を覆う規則的な構造を作成し、続いて所望のフィーチャのみを選択的にパターニングすることを含む統合パターニング手法として実施することができる。交差ライン領域３２１４は、（例えばプラグとしての）金属ラインの端部間のＩＬＤとして最終構造内に残ることができる材料を表す。
本開示の一実施形態による、対角マスクパターニングについて説明する。本明細書に記載の１つまたは複数の実施形態は、特に半導体集積回路用のバックエンドオブライン（ＢＥＯＬ）フィーチャの製造において、オーバーレイを改善するための対角ハードマスクパターニングに関する。対角ハードマスクに基づくパターニングの用途は、１９３ｎｍ液浸リソグラフィ、極紫外線（ＥＵＶ）リソグラフィ、相互接続製造、オーバーレイ改善、オーバーレイバジェット、プラグパターニング、ビアパターニングによる実施を含むが、これらに限定されない。実施形態は、ＢＥＯＬ構造の自己整合製造に特に有用であり得る。
一実施形態では、本明細書に記載の手法は、既存の手法と比較してビアおよびプラグのオーバーレイマージンの増加を許容する統合方式を含む。そのような一実施形態では、すべての可能性のあるビアおよびプラグが予めパターニングされ、レジストで充填されて複数のフォトバケットを形成する。続いて、特定の実施形態では、実際の、最終的な、ビアおよびプラグ製造のためのビアおよびプラグ位置のうちのいくつかを選択するために、ＥＵＶまたは１９３ｎｍリソグラフィが使用される。一実施形態では、対角ラインパターニングは、最近接距離を増加させるために使用され、その結果、オーバーレイバジェットにおいて２の平方根の係数だけ増加する。より具体的には、本明細書に記載の１つまたは複数の実施形態は、既にエッチングされたトレンチを使用してすべてのビアおよびプラグを予め形成するためのサブトラクティブ法の使用を含む。次に追加の工程を使用して、どのビアおよびプラグを保持するかを選択する。そのような工程は、フォトバケットを使用して説明されているが、選択プロセスは、より従来のレジスト露光およびＩＬＤ埋め戻し手法を使用して実行することもできる。
一態様では、対角ハードマスク手法を実施することができる。一例として、図３４Ａ〜図３４Ｘは、本開示の一実施形態による、斜めハードマスクを使用して自己整合ビアおよびプラグをパターニングする方法における様々な工程を表す集積回路層の一部を示す図である。説明する各工程の各図では、断面図および／または平面図および／または斜視図が示されている。これらの図は、本明細書では対応する断面図、平面図および斜視図と呼ばれる。
図３４Ａは、本開示の一実施形態による、層間誘電体（ＩＬＤ）層３４０２上に形成された第１のハードマスク材料層３４０４の堆積後であるがパターニング前の開始構造３４００の断面図である。図３４Ａを参照すると、パターニングされたマスク３４０６は、第１のハードマスク材料層３４０４上またはその上に、その側壁に沿って形成されたスペーサ３４０８を有する。
図３４Ｂは、本開示の一実施形態による、ピッチ２倍化による第１のハードマスク層のパターニング後の図３４Ａの構造の断面図である。図３４Ｂを参照すると、パターニングされたマスク３４０６が除去され、スペーサ３４０８の得られたパターンが、例えばエッチングプロセスによって第１のハードマスク材料層３４０４に転写されて、第１のパターニングされたハードマスク３４１０が形成される。そのような一実施形態では、図３４Ｂに示すように、第１のパターニングされたハードマスク３４１０はグレーティングパターンで形成される。一実施形態では、第１のパターニングされたハードマスク３４１０のグレーティング構造は、狭ピッチグレーティング構造である。そのような特定の実施形態では、狭いピッチは従来のリソグラフィによって直接達成することはできない。例えば、従来のリソグラフィに基づくパターンを最初に形成することができる（マスク３４０６）が、図３４Ａおよび３４Ｂに示すように、スペーサマスクパターニングを使用することによってピッチを半分にすることができる。さらに、図示していないが、２回目のスペーサマスクパターニングによって元のピッチを４分の１にすることができる。したがって、図３４Ｂの第１のパターニングされたハードマスク３４１０のグレーティング状パターンは、一定のピッチで離間し、一定の幅を有するハードマスクラインを有することができる。
図３４Ｃは、本開示の一実施形態による、第２のパターニングされたハードマスクの形成後の図３４Ｂの構造の断面図である。図３４Ｃを参照すると、第２のパターニングされたハードマスク３４１２が第１のパターニングされたハードマスク３４１０と交互に形成されている。このような一実施形態では、第２のパターニングされたハードマスク３４１２は、第２のハードマスク材料層（例えば、第１のハードマスク材料層３４０４とは異なる組成を有する）の堆積によって形成される。次に、第２のハードマスク材料層を、例えば化学機械研磨（ＣＭＰ）によって平坦化して、第２のパターニングされたハードマスク３４１２を提供する。
図３４Ｄは、本開示の一実施形態による、ハードマスクキャップ層（第３のハードマスク層）の堆積後の図３４Ｃの構造の断面図である。図３４Ｄを参照すると、ハードマスクキャップ層３４１４が、第１のパターニングされたハードマスク３４１０および第１のパターニングされたハードマスク３４１２の上に形成されている。そのような一実施形態では、ハードマスクキャップ層３４１４の材料組成およびエッチング選択性は、第１のパターニングされたハードマスク３４１０および第１のパターニングされたハードマスク３４１２と比較して異なる。
図３４Ｅは、本開示の一実施形態による、ハードマスクキャップ層のパターニング後の図３４Ｄの構造の斜視図である。図３４Ｅを参照すると、パターニングされたハードマスクキャップ層３４１４が第１のパターニングされたハードマスク３４１０および第１のパターニングされたハードマスク３４１２上に形成されている。そのような一実施形態では、パターニングされたハードマスクキャップ層３４１４は、図３４Ｅに示すように、第１のパターニングされたハードマスク３４１０および第１のパターニングされたハードマスク３４１２のグレーティングパターンと直交するグレーティングパターンで形成される。一実施形態では、パターニングされたハードマスクキャップ層３４１４によって形成されたグレーティング構造は、狭ピッチグレーティング構造である。そのような一実施形態では、狭いピッチは従来のリソグラフィによって直接達成することはできない。例えば、従来のリソグラフィに基づくパターンを最初に形成することができるが、ピッチはスペーサマスクパターニングの使用によって半分にすることができる。さらに、元のピッチは、２回目のスペーサマスクパターニングによって４分の１にすることができる。したがって、図３４Ｅのパターニングされたハードマスクキャップ層３４１４のグレーティング状パターンは、一定のピッチで離間し、一定の幅を有するハードマスクラインを有することができる。ハードマスク層（またはハードマスクキャップ層３４１４などのハードマスクキャップ層）の形成およびパターニングに関する本明細書での説明は、一実施形態では、ブランケットハードマスクまたはハードマスクキャップ層の上のマスク形成を含むことを理解されたい。マスク形成は、リソグラフィ処理に適した１つまたは複数の層の使用を含むことができる。１つまたは複数のリソグラフィ層をパターニングすると、そのパターンは、エッチングプロセスによってハードマスクまたはハードマスクキャップ層に転写され、パターニングされたハードマスクまたはハードマスクキャップ層が提供される。
図３４Ｆは、本開示の一実施形態による、第１のパターニングされたハードマスクのさらなるパターニング後の図３４Ｅの構造の斜視図および対応する平面図である。図３４Ｆを参照すると、パターニングされたハードマスクキャップ層３４１４をマスクとして使用して、第１のパターニングされたハードマスク３４１０をさらにパターニングして第１のパターニングされたハードマスク３４１６を形成する。このプロセスでは、第２のパターニングされたハードマスク３４１２はさらにパターニングされない。一実施形態では、第１のパターニングされたハードマスク３４１０は、図３４Ｆに示すようにＩＬＤ層３４０２の領域を露出させるのに十分な深さまでパターニングされる。
図３４Ｇは、本開示の一実施形態による、ハードマスクキャップ層を除去し、第４のハードマスク層を形成した後の図３４Ｆの構造の平面図である。図３４Ｇを参照すると、ハードマスクキャップ層（第３のハードマスク層）３４１４が、例えばウェットエッチングプロセス、ドライエッチングプロセス、またはＣＭＰプロセスによって除去される。一実施形態では、堆積およびＣＭＰプロセスによって、得られた構造上に第４のハードマスク層３４１８が形成される。そのような一実施形態では、第４のハードマスク層３４１８は、第２のパターニングされたハードマスク層３４１２および第１のパターニングされたハードマスク層３４１６の材料とは異なる材料層の堆積によって形成される。
図３４Ｈは、本開示の一実施形態による、第１の対角ハードマスク層の堆積およびパターニング後の図３４Ｇの構造の平面図である。図３４Ｈを参照すると、第１の対角ハードマスク層３４２０が、図３４Ｇの第４のハードマスク層３４１８、第２のパターニングされたハードマスク層３４１２、および第１のパターニングされたハードマスク層３４１６の配置上に形成されている。一実施形態では、第１の対角ハードマスク層３４２０は、第４のハードマスク層３４１８の交互に配置されたラインを覆うために、例えば第２のパターンハードマスク層３４１２のグレーティング構造に対して４５度で、本質的にまたは高度に対称であるパターンを有する。一実施形態では、第１の対角ハードマスク層３４２０の対角パターンは、最小限界寸法（ＣＤ）で、すなわちピッチ半減またはピッチ４分の１を使用せずに印刷される。第４のハードマスク層３４１８の隣接する行のある領域が露出したままである限り、個々のラインは最小ＣＤよりさらに大きく印刷されてもよいことを理解されたい。とにかく、図３４Ｈの第１の対角ハードマスク層３４２０のグレーティング状パターンは、一定のピッチで離間し、一定の幅を有するハードマスクラインを有することができる。（第１の対角ハードマスク層３４２０などの）対角ハードマスク層の形成およびパターニングに関する本明細書での説明は、一実施形態では、ブランケットハードマスク層の上のマスク形成を含むことを理解されたい。マスク形成は、リソグラフィ処理に適した１つまたは複数の層の使用を含むことができる。１つまたは複数のリソグラフィ層をパターニングすると、パターンはエッチングプロセスによってハードマスク層に転写されて、対角的にパターニングされたハードマスク層が提供される。特定の実施形態では、第１の対角ハードマスク層は炭素系ハードマスク層である。
図３４Ｉは、本開示の一実施形態による、第４のハードマスク層の露出領域を除去した後の図３４Ｈの構造の平面図である。図３４Ｉを参照すると、第１の対角ハードマスク層３４２０をマスクとして使用して、第４のハードマスク層３４１８の露出領域が除去される。そのような一実施形態では、任意の部分的露出が第４のハードマスク材料の部分的露出ブロックの完全除去をもたらすように、第４のハードマスク層３４１８の露出領域は、等方性エッチングプロセス（例えば、ウェットエッチングプロセスまたは非異方性プラズマエッチングプロセス）によって除去される。一実施形態では、第４のハードマスク層３４１８が除去された領域は、図３４Ｉに示すように、ＩＬＤ層３４０２の一部を露出させる。
図３４Ｊは、本開示の一実施形態による、第１の対角ハードマスク層を除去した後の図３４Ｉの構造の平面図である。図３４Ｊを参照すると、第１の対角ハードマスク層３４２０が除去されて、第１のパターニングされたハードマスク層３４１６および第２のパターニングされたハードマスク層３４１２が露出される。第１の対角ハードマスク層３４２０によって等方性エッチングから保護された第４のハードマスク層３４１８の一部もまた露出される。したがって、図３４Ｊの結果として得られるグリッド状パターンの交互に配置された各行に沿って、または交互に配置された各列の下に、第４のハードマスク層３４１８の領域が下地のＩＬＤ層３４０２の露出領域と交互に配置される。すなわち、結果は、ＩＬＤ層３４０２領域および第４のハードマスク層領域３４１８の市松模様パターンである。そのため、２の平方根の係数による増加は、最近接距離３４２２（方向ｂの距離として示される）において達成される。特定の実施形態では、第１の対角ハードマスク層３４２０は炭素系ハードマスク材料であり、プラズマアッシングプロセスで除去される。
図３４Ｋは、本開示の一実施形態による、第１の複数のフォトバケット形成後の図３４Ｊの構造の平面図である。図３４Ｋを参照すると、ＩＬＤ層３４０２のどの部分も露出しないように、第１の複数のフォトバケット３４２４がＩＬＤ層３４０２の上の開口部に形成される。この段階で、フォトバケット３４２４は、結果として得られるメタライゼーション層内の可能なすべてのビア位置の前半を表す。
図３４Ｌは、本開示の一実施形態による、フォトバケット露光および現像して選択されたビア位置を残し、続いてビア開口部エッチングを下地のＩＬＤに行った後の図３４Ｋの構造の平面図および対応する断面図（ａ−ａ'軸線に沿う）である。図３４Ｌを参照すると、選択フォトバケット３４２４が露光および除去されて選択されたビア位置３４２６を提供する。ビア位置３４２６は、選択的プラズマエッチングプロセスなどの選択的エッチングプロセスを施されて、ビア開口部を下地のＩＬＤ層３４０２内に延長し、パターニングされたＩＬＤ層３４０２'を形成する。エッチングは、残りの未露光のフォトバケット３４２４に対して選択的であり、第１のパターニングされたハードマスク層３４１６に対して選択的であり、第２のパターニングされたハードマスク層３４１２に対して選択的であり、かつ第４のハードマスク層３４１８に対して選択的である。
図３４Ｍは、本開示の一実施形態による、残りのフォトバケットを除去し、続いて第５のハードマスク材料を形成した後の図３４Ｌの構造の平面図および対応する断面図（ｂ−ｂ'軸線に沿う）である。図３４Ｍを参照すると、第１の複数のフォトバケット３４２４の残りの部分は、例えば選択的エッチングまたはアッシングプロセスによって除去される。露出されたすべての開口部（例えば、ビア位置３４２６と共にフォトバケット３４２４の除去時に形成された開口部）は、次いで、ハードマスク材料３４２８、例えば炭素系ハードマスク材料で充填される。
図３４Ｎは、本開示の一実施形態による、第４のハードマスク層の残りの領域を除去した後の図３４Ｍの構造の平面図および対応する断面図（ｃ−ｃ'軸線に沿う）である。図３４Ｎを参照すると、第４のハードマスク層３４１８の残りのすべての領域が、例えば選択的エッチングまたはアッシングプロセスによって除去される。一実施形態では、残りの第４のハードマスク層３４１８が除去された領域は、図３４Ｎに示すように、パターニングされたＩＬＤ層３４０２'の一部を露出させる。
図３４Ｏは、本開示の一実施形態による、第２の複数のフォトバケット形成後の図３４Ｎの構造の平面図および対応する断面図（ｄ−ｄ'軸線に沿う）である。図３４Ｏを参照すると、パターニングされたＩＬＤ層３４０２'のどの部分も露出しないように、第２の複数のフォトバケット３４３０が、パターニングされたＩＬＤ層３４０２'の上の開口部に形成される。この段階で、フォトバケット３４３０は、結果として得られるメタライゼーション層内のすべての可能なビア位置の後半を表す。
図３４Ｐは、本開示の一実施形態による、フォトバケット露光および現像して選択されたビア位置を残し、続いてビア開口部エッチングを下地のＩＬＤに行った後の図３４Ｏの構造の平面図および対応する断面図（ｅ−ｅ'軸線に沿う）である。図３４Ｐを参照すると、選択フォトバケット３４３０が露光および除去されて、選択されたビア位置３４３２を提供する。ビア位置３４３２は、選択的プラズマエッチングプロセスなどの選択的エッチングプロセスを施されて、ビア開口部を下地のパターニングされたＩＬＤ層３４０２'内に延長し、さらなるパターニングされたＩＬＤ層３４０２''を形成する。エッチングは、残りの未露光のフォトバケット３４３０に対して選択的であり、第１のパターニングされたハードマスク層３４１６に対して選択的であり、第２のパターニングされたハードマスク層３４１２に対して選択的であり、かつハードマスク材料３４２８に対して選択的である。
図３４Ｑは、本開示の一実施形態による、第５のハードマスク材料の除去、トレンチエッチング、およびそれに続く犠牲層形成後の図３４Ｐの構造の平面図および対応する断面図（ｆ−ｆ'軸線に沿う）である。図３４Ｑを参照すると、ハードマスク材料層３４２８が除去され、可能性のあるビア位置の元の前半および後半のすべてが露出している。次に、パターニングされたＩＬＤ層３４０２''をパターニングして、ビア開口部３４３２、３４２６を含むＩＬＤ層３４０２''を、ビア開口部が形成されていなかったトレンチ３４３６と共に形成する。以下に説明するように、トレンチ３４３６は最終的に金属ライン製造に使用される。トレンチエッチングが完了すると、すべての開口部（ビア開口部３４２６、３４３２およびトレンチ３４３６を含む）は犠牲材料３４３４で充填される。一実施形態では、ハードマスク材料層３４２８は炭素系ハードマスク材料であり、プラズマアッシングプロセスで除去される。一実施形態では、犠牲材料３４３４は、犠牲光吸収材料（ＳＬＡＭ）などの流動性有機または無機材料である。犠牲材料３４３４は、図３４Ｑに示すように、第１のパターニングされたハードマスク３４１６および第２のパターニングされたハードマスク３４１２のレベルまで形成されるか、またはそのレベルに平坦化される。
図３４Ｒは、本開示の一実施形態による、第２の対角ハードマスク層の堆積およびパターニング後の図３４Ｑの構造の平面図である。図３４Ｒを参照すると、図３４Ｑの犠牲材料３４３４、第２のパターニングされたハードマスク層３４１２、および第１のパターニングされたハードマスク層３４１６の配置上に、第２の対角ハードマスク層３４３８が形成されている。一実施形態では、第２の対角ハードマスク層３４３８は、第１のパターニングされたハードマスク層３４１６の交互に配置されたラインを覆うために、例えば第２のパターンハードマスク層３４１２のグレーティング構造に対して４５度で、本質的にまたは高度に対称であるパターンを有する。一実施形態では、第２の対角ハードマスク層３４３８の対角パターンは、最小限界寸法（ＣＤ）で、すなわちピッチ半減またはピッチ４分の１を使用せずに印刷される。第１のパターニングされたハードマスク層３４１６の隣接する行のある領域が露出したままである限り、個々のラインは最小ＣＤよりさらに大きく印刷されてもよいことを理解されたい。とにかく、図３４Ｒの第２の対角ハードマスク層３４３８のグレーティング状パターンは、一定のピッチで離間し、一定の幅を有するハードマスクラインを有することができる。（第２の対角ハードマスク層３４３８などの）対角ハードマスク層の形成およびパターニングに関する本明細書での説明は、一実施形態では、ブランケットハードマスク層の上のマスク形成を含むことを理解されたい。マスク形成は、リソグラフィ処理に適した１つまたは複数の層の使用を含むことができる。１つまたは複数のリソグラフィ層をパターニングすると、パターンはエッチングプロセスによってハードマスク層に転写されて、対角的にパターニングされたハードマスク層が提供される。特定の実施形態では、第２の対角ハードマスク層３４３８は炭素系ハードマスク層である。
図３４Ｓは、本開示の一実施形態による、第１のパターニングされたハードマスク層の露出領域の除去、第２の対角ハードマスク層の除去、およびその後の第３の複数のフォトバケット形成後の図３４Ｒの構造の平面図および対応する断面図（ｇ−ｇ'軸線に沿う）である。図３４Ｓを参照すると、第２の対角ハードマスク層３４３８をマスクとして使用して、第１のパターニングされたハードマスク層３４１６の露出領域が除去される。このような一実施形態では、第１のパターニングされたハードマスク層３４１６の露出領域は、任意の部分的露出が第１のパターニングされたハードマスク層３４１６の部分的露出ブロックの完全な除去をもたらすように、等方性エッチングプロセス（例えば、ウェットエッチングプロセスまたは非異方性プラズマエッチングプロセス）によって除去される。図３４Ｓを再度参照すると、第２の対角ハードマスク層３４３８が除去されて、犠牲材料３４３４および第２のパターニングされたハードマスク層３４１２が露出している。また、第２の対角ハードマスク層３４３８によって等方性エッチングから保護された第１のパターニングされたハードマスク層３４１６の一部も露出されている。特定の実施形態では、第２の対角ハードマスク層３４３８は炭素系ハードマスク材料であり、プラズマアッシングプロセスで除去される。図３４Ｓを再度参照すると、パターニングされたＩＬＤ層３４０２'''のどの部分も露出されないように、第３の複数のフォトバケット３４４０が、パターニングされたＩＬＤ層３４０２'''の上の得られた開口部に形成される。この段階で、フォトバケット３４４０は、結果として得られるメタライゼーション層内のすべての可能なプラグ位置の前半を表す。したがって、図３４Ｓのグリッド状パターンの交互に配置された各行に沿って、または交互に配置された各列の下に、第１のパターニングされたハードマスク層３４１６の領域がフォトバケット３４４０と交互に配置される。すなわち、結果は、フォトバケット３４４０領域および第１のパターニングされたハードマスク層３４１６領域の市松模様のパターンである。そのため、２の平方根の係数による増加は、最近接距離３４４２（方向ｂの距離として示される）において達成される。
図３４Ｔは、本開示の一実施形態による、プラグ位置選択およびトレンチエッチング後の図３４Ｓの構造の平面図および対応する断面図（ｈ−ｈ'軸線に沿う）である。図３４Ｔを参照すると、図３４Ｓからのフォトバケット３４４０が、プラグが形成されない位置３４４２から除去されている。プラグが形成されるように選択された位置では、フォトバケット３４４０は保持される。一実施形態では、プラグが形成されない位置３４４２を形成するために、リソグラフィを使用して対応するフォトバケット３４４０を露光する。露光されたフォトバケットはその後現像剤によって除去することができる。次に、パターニングされたＩＬＤ層３４０２'''をパターニングして、位置３４４２に形成されたトレンチ３４４４を含むＩＬＤ層３４０２''''を形成する。以下に説明するように、トレンチ３４４４は最終的に金属ライン製造に使用される。
図３４Ｕは、本開示の一実施形態による、残りの第３のフォトバケットを除去し、続いてハードマスクを形成した後の図３４Ｔの構造の平面図および対応する断面図（ｉ−ｉ'軸線に沿う）である。図３４Ｕを参照すると、残りのすべてのフォトバケット３４４０が、例えばアッシングプロセスによって除去されている。残っているすべてのフォトバケット３４４０を除去すると、すべての開口部（トレンチ３４４４を含む）がハードマスク材料層３４４６で充填される。一実施形態では、ハードマスク材料層３４４６は、炭素系ハードマスク材料である。
図３４Ｖは、本開示の一実施形態による、第１のパターニングされたハードマスクの除去および第４の複数のフォトバケット形成後の図３４Ｖの構造の平面図および対応する断面図（ｊ−ｊ'軸線に沿う）である。図３４Ｖを参照すると、第１のパターニングされたハードマスク層３４１６が除去され（例えば、選択的ドライまたはウェットエッチングプロセスによって）、パターニングされたＩＬＤ層３４０２''''のどの部分も露出されないように、第４の複数のフォトバケット３４４８がパターニングＩＬＤ層３４０２''''の上の得られた開口部に形成される。この段階におけるフォトバケット３４４８は、結果として得られるメタライゼーション層内のすべての可能なプラグ位置の後半を表す。
図３４Ｗは、本開示の一実施形態による、プラグ位置の選択およびトレンチエッチング後の図３４Ｖの構造の平面図および対応する断面図（ｋ−ｋ'軸線に沿う）である。図３４Ｗを参照すると、図３４Ｖのフォトバケット３４４８が、プラグが形成されないであろう位置３４５０から除去されている。プラグが形成されるように選択された位置では、フォトバケット３４４８は保持される。一実施形態では、プラグが形成されない位置３４５０を形成するために、リソグラフィを使用して対応するフォトバケット３４４８を露光する。露光されたフォトバケットはその後現像剤によって除去することができる。次に、パターニングされたＩＬＤ層３４０２''''をパターニングして、位置３４５０に形成されたトレンチ３４５２を含むＩＬＤ層３４０２''''を形成する。以下に説明するように、トレンチ３４５２は最終的に金属ライン製造に使用される。
図３４Ｘは、本開示の一実施形態による、残った第４のフォトバケット、ハードマスク材料層および犠牲材料の除去、ならびにその後の金属充填後の図３４Ｗの構造の平面図ならびに対応する第１の断面図（ｌ−ｌ'軸線に沿う）および第２の断面図（ｍ−ｍ'軸線に沿う）である。図３４Ｘを参照すると、残った第４のフォトバケット３４４８、ハードマスク材料層３４４６および犠牲材料３４３４が除去されている。そのような一実施形態では、ハードマスク材料層３４４６は炭素系ハードマスク材料であり、ハードマスク材料層３４４６と残った第４のフォトバケット３４４８の両方はプラズマアッシングプロセスで除去される。一実施形態では、犠牲材料３４３４は異なるエッチングプロセスで除去される。図３４Ｘの平面図を参照すると、メタライゼーション３４５４は、交互に配置され、第２のパターニングされたハードマスク層３４１２と同一平面上に形成される。図３４Ｘの平面図のｌ−ｌ'軸線に沿った第１の断面図を参照すると、メタライゼーション３４５４は、パターニングされた層間誘電体層３４０２'''''に形成されたトレンチ３４５２、３４５４を充填している（すなわち、図３４Ｗのｋ−ｋ'軸線に沿った断面図に対応するように）。図３４Ｘの平面図のｍ−ｍ'軸線に沿った第２の断面図を参照すると、メタライゼーション３４５４はまた、パターニングされた層間誘電体層３４０２'''''に形成されたトレンチ３４３６およびビア開口部３４３２、３４２６を充填している（すなわち、図３４Ｑのｆ−ｆ'軸線に沿った断面図に対応するように）。したがって、メタライゼーション３４５４を使用して、ＢＥＯＬメタライゼーション構造などのメタライゼーション構造のために、層間誘電体層に複数の導電ラインおよび導電ビアを形成する。
一実施形態では、メタライゼーション３４５４は、金属充填および研磨戻しプロセスによって形成される。そのような一実施形態では、第２のパターニングされたハードマスク層３４１２は、研磨戻しプロセス中に厚さが減少する。そのような特定の実施形態では、厚さは減少するが、図３４Ｘに示すように、第２のパターニングされたハードマスク３４１２の一部が保持される。したがって、パターニングされた層間誘電体層３４０２'''''に形成された導電ラインでも導電ビアでもない金属フィーチャ３４５６は、図３４Ｘにも示すように、第２のパターニングされたハードマスク層と交互に、かつパターニングされた層間誘電体層３４０２'''''上またはその上（しかしその中ではない）に残る。代替的な特定の実施形態（図示せず）では、第２のパターニングされたハードマスク３４１２は研磨戻し中に完全に除去される。したがって、導電ラインでも導電ビアでもない金属フィーチャ３４５６は、最終構造には保持されない。いずれの場合も、図３４Ｘについて説明した構造は、後に続く金属ライン／ビアおよびＩＬＤ層を形成するための下地としてその後使用することができる。あるいは、図３４Ｘの構造は、集積回路内の最終金属相互接続層を表すことができる。
上記の処理工程は代替的順序で実施されてもよく、すべての工程が実行される必要はなく、および／または追加の処理工程が実行されてもよいことを理解されたい。再び図３４Ｘを参照すると、対角ハードマスクを使用することによるメタライゼーション層の製造はこの段階で完了することができる。同様にして製造された次の層は、全工程の開始をもう一度必要とする可能性が高い。あるいは、従来のデュアルまたはシングルダマシン手法など、他の手法をこの段階で使用して追加の相互接続層を設けることができる。
一実施形態では、本明細書を通して使用されるように、層間誘電体（ＩＬＤ）材料は、誘電体または絶縁材料の層からなるかまたはそれを含む。適切な誘電体材料の例は、シリコン酸化物（例えば、二酸化シリコン（ＳｉＯ２））、ドープされたシリコン酸化物、フッ化シリコン酸化物、炭素ドープされたシリコン酸化物、当該技術分野で公知の様々な低ｋ誘電体材料、およびそれらの組み合わせを含む。層間誘電体材料は、例えば化学気相成長（ＣＶＤ）、物理気相成長（ＰＶＤ）、または他の堆積方法などの従来技術によって形成することができる。
一実施形態では、本明細書全体を通して使用されるように、金属ラインまたは相互接続ライン材料（およびビア材料）は、１つまたは複数の金属もしくは他の導電性構造からなる。一般的な例は、銅ラインおよび構造の使用であって、それは銅と周囲のＩＬＤ材料との間にバリア層を含んでも含まなくてもよい。本明細書で使用される場合、金属という用語は、合金、スタック、および複数の金属の他の組み合わせを含む。例えば、金属相互接続ラインは、バリア層（例えば、Ｔａ、ＴａＮ、Ｔｉ、またはＴｉＮのうち１つまたは複数を含む層）、異なる金属のスタック、または合金などを含むことができる。したがって、相互接続ラインは単一材料層でもよく、あるいは導電性ライナー層および充填層を含むいくつかの層から形成されてもよい。電気めっき、化学気相成長または物理気相成長などの任意の適切な堆積プロセスを使用して相互接続ラインを形成することができる。一実施形態では、相互接続ラインは、これらに限定されないが、Ｃｕ、Ａｌ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｒｕ、Ｃｏ、Ｎｉ、Ｐｄ、Ｐｔ、Ｗ、Ａｇ、Ａｕまたはこれらの合金などの導電材料からなる。相互接続ラインは、当技術分野ではトレース、ワイヤ、ライン、金属、または単に相互接続とも呼ばれることがある。
一実施形態では、本明細書を通して同様に使用されるように、ハードマスク材料は、層間誘電体材料とは異なる誘電体材料からなる。一実施形態では、互いに異なる、またその下地の誘電体層および金属層に対して異なる成長またはエッチング選択性を提供するために、異なるハードマスク材料を異なる領域で使用することができる。いくつかの実施形態では、ハードマスク層は、シリコン窒化物層（例えば、窒化シリコン）もしくはシリコン酸化物層、またはその両方、あるいはそれらの組み合わせを含む。他の適切な材料は炭素系材料を含んでもよい。別の実施形態では、ハードマスク材料は金属種を含む。例えば、ハードマスクまたは他の上にある材料は、チタンまたは別の金属の窒化物（例えば、窒化チタン）の層を含んでもよい。酸素などの潜在的により少ない量の他の材料が、これらの層のうちの１つまたは複数に含まれてもよい。あるいは、特定の実施態様に応じて、当技術分野で公知の他のハードマスク層を使用してもよい。ハードマスク層は、ＣＶＤ、ＰＶＤ、または他の堆積方法によって形成されてもよい。
一実施形態では、本明細書全体を通して使用されるように、リソグラフィ工程は、１９３ｎｍ液浸リソグラフィ（ｉ１９３）、ＥＵＶおよび／またはＥＢＤＷリソグラフィなどを使用して行われる。ポジ型レジストまたはネガ型レジストを使用することができる。一実施形態では、リソグラフィマスクは、トポグラフィックマスキング部分、反射防止コーティング（ＡＲＣ）層、およびフォトレジスト層からなる三層マスクである。そのような特定の実施形態では、トポグラフィックマスキング部分は炭素ハードマスク（ＣＨＭ）層であり、反射防止コーティング層はシリコンＡＲＣ層である。
本明細書に記載の実施形態による、フォトバケットのための光学的およびＳＥＭ測定学について説明する。リソグラフィパターンを画定するための予めパターニングされたハードマスクの使用は、そのようなパターニングの露光に対する応答がデジタル（２値）であり、フィーチャサイズが量子化されるので、オーバーレイ測定を困難にする可能性がある。したがって、下地のマスクパターンのサイズは、オーバーレイの測定可能な最小単位となり、これは有効なプロセス制御には大きすぎる。以下に説明する手法は、下地の予めパターニングされたハードマスクサイズよりはるかに小さいオーバーレイ測定を可能にするだけでなく、オーバーレイシフトの信号応答の何倍も増幅された信号応答を提供し、非常に正確なオーバーレイ測定を可能にする。
本明細書で説明する概念の構造的枠組みを提供するために、図３５Ａ〜図３５Ｄは、本開示の一実施形態による、予めパターニングされたハードマスクを使用したパターニング処理方式の様々な工程を表す断面図および対応する上面図である。
図３５Ａを参照すると、第１の予めパターニングされたハードマスク３５０２および第２の予めパターニングされたハードマスク３５０４が下地の層３５０６の上に形成されている。すべての可能なビアまたはプラグ位置は、予めパターニングされたハードマスク３５０２および第２の予めパターニングされたハードマスク３５０４の開口部３５０８として露出されている。
図３５Ｂを参照すると、複数のフォトレジスト層部分３５１０が図３５Ａの開口部３５０８に形成されている。
図３５Ｃを参照すると、複数のフォトレジスト層部分３５１０のうちの選択されたもの３５１２がリソグラフィ露光３５１４によって露光される。リソグラフィ露光３５１４によって露光された複数のフォトレジスト層部分３５１０のうちの選択されたもの３５１２は、最終的に開口または選択されることになるビアまたはプラグ位置を表すことができる。
しかし、本開示の一実施形態によれば、リソグラフィ露光３５１４は、図３５ＣのＸ方向にオーバーレイ誤差を有する。例えば、断面図の左側の露光されたフォトレジスト層３５１２は、フォトレジストの一部がリソグラフィ露光３５１４によって露光されない程度まで右にシフトされている。上から見たすべての露光されたフォトレジスト層３５１２は、フォトレジストの一部がリソグラフィ露光３５１４によって露光されない程度まで右にシフトされている。さらに、シフトは、図３５Ｃに示すように、隣接する位置を部分的に露出させるのに十分なほど大きくなり得る。
図３５Ｄを参照すると、選択位置３５１２は、露光されたフォトレジストが除去されて開口部３５１６が設けられる。開口部３５１６は、半導体構造の特定の層に応じて、その後のビアまたはプラグの製造に使用することができる。
しかしながら、オーバーレイ誤差のために位置３５１２の不十分な露光が実行される場合、いくつかの開口部３５１６は壊滅的に完全に開口されないことがある。一般に、露光３５１４は、開口部３５１６を設けるために、複数のフォトレジスト層部分３５１０のうちの選択されたもの３５１２を完全に除去するために、臨界数の電子または光子を提供しなければならない。ある程度のオーバーレイ誤差は許容され得るが、実質的なオーバーレイ誤差は許容されないことがあり得る。さらに、以下により詳細に説明するように、すべての開口部３５１６が完全に開口されている場合であっても、次の層の製造を成功させるには開口部３５１６の少なくともある程度に基づくオーバーレイ測定が必要となる。
本明細書に記載の１つまたは複数の実施形態は、下地の層に関するオーバーレイ情報を抽出するために層上にマルチピッチグレーティング構造を使用することを含む手法に関する。本明細書に記載の実施形態は、光学的測定ツールを使用することによって、予めパターニングされたハードマスク（例えばビアまたはプラグ）の最上部にパターニングされた層と下地の予めパターニングされたハードマスク層（例えばフォトバケット）との間のオーバーレイ測定に関連する問題を解決するために実施することができる。一実施形態では、グレーティングは、下地の予めパターニングされたグレーティングとは異なるが下地のグレーティングのうちの１つに平行な２つ以上のピッチでパターニングされる。ハードマスクパターンに対する現在の層のオーバーレイのシフトは、オーバーレイと共に移動し、オーバーレイ誤差に比例する光信号をもたらす。比較すると、光学的オーバーレイは通常、実際のフィーチャを含み、したがってアナログ応答を提供する。ここでは、動きはアナログの動きではなく量子化される。すなわち、応答は、それがステップに基づいているという点でデジタル（例えば、デジタル化され拡大された動き）である。一実施形態では、「フリンジ」パターンが測定される。
以下に説明する図３６Ａ〜図３６Ｅは、オーバーレイの変化に応答するフォトバケットを使用した光信号の生成を説明している。従来の光学的測定ツールは比較的大きなターゲット（例えば、２０〜３０ミクロン）を測定することを理解されたい。本明細書に記載の実施形態では、検査ツールの解像限界を下回り、フォトバケットの概念を利用して従来のオーバーレイ測定アルゴリズムで検出／測定することができる移動するエッジを作成するライン／スペースのアレイから構造が生成される。測定ツールによって見られる最終パターンは、オーバーレイと共に移動するサブ解像度パターンからの光の回折および散乱による測定可能な光学的エッジを示す。図３６Ｆは、図３６Ａ〜図３６Ｅに関連して使用するための可能な光学的測定マークを示す。
図３６Ａは、本開示の一実施形態による、現在の層が下地の予めパターニングされたハードマスクグリッド上にオーバーレイされるオーバーレイシナリオの上面図である。
図３６Ａを参照すると、下地の層は、第１の予めパターニングされたハードマスク３６０２および第２の予めパターニングされたハードマスク３６０４を含む。複数のフォトレジスト層部分３６１０および複数の開口部３６１６（露光および現像済み）は、第１の予めパターニングされたハードマスク３６０２および第２の予めパターニングされたハードマスク３６０４構造の間にある。現在の層は、オーバーレイ画像３６５０Ａによって表される。オーバーレイ画像３６５０Ａは、ゼロのオーバーレイシフトおよびＰ／４のピッチデルタを有する。例示的な実施形態として、現在の層のオーバーレイ画像３６５０Ａのピッチは、２５％大きく（上半分の領域３６５２Ａに）、そして２５％小さく（下半分の領域３６５４Ａに）示されている。図３６Ａに示すように、広い未露光フィーチャ３６５６Ａ、３６５８Ａが現在の層に含まれる。
図３６Ｂは、本開示の一実施形態による、現在の層が下地の予めパターニングされたハードマスクグリッドに対して４分の１ピッチのポジティブオーバーレイを有するオーバーレイシナリオの上面図である。
図３６Ｂを参照すると、下地の層は、第１の予めパターニングされたハードマスク３６０２および第２の予めパターニングされたハードマスク３６０４を含む。複数のフォトレジスト層部分３６１０および複数の開口部３６１６（露光および現像済み）は、第１の予めパターニングされたハードマスク３６０２および第２の予めパターニングされたハードマスク３６０４構造の間にある。現在の層は、オーバーレイ画像３６５０Ｂによって表される。オーバーレイ画像３６５０Ｂは、Ｐ／４のポジティブ（＋ｖｅ）オーバーレイシフトを有する。広い未露光フィーチャ３６５６Ｂ、３６５８Ｂが現在の層に含まれ、図３６Ｂに示すように広い未露光フィーチャ３６５６Ｂ、３６５８Ｂの移動を伴う。
図３６Ｃは、本開示の一実施形態による、現在の層が下地の予めパターニングされたハードマスクグリッドに対して２分の１ピッチのポジティブオーバーレイを有するオーバーレイシナリオの上面図である。
図３６Ｃを参照すると、下地の層は、第１の予めパターニングされたハードマスク３６０２および第２の予めパターニングされたハードマスク３６０４を含む。複数のフォトレジスト層部分３６１０および複数の開口部３６１６（露光および現像済み）は、第１の予めパターニングされたハードマスク３６０２および第２の予めパターニングされたハードマスク３６０４構造の間にある。現在の層は、オーバーレイ画像３６５０Ｃによって表される。オーバーレイ画像３６５０Ｃは、Ｐ／２のポジティブ（＋ｖｅ）オーバーレイシフトを有する。広い未露光フィーチャ３６５６Ｃ、３６５８Ｃが現在の層に含まれ、図３６Ｃに示すように広い未露光フィーチャ３６５６Ｃ、３６５８Ｃの移動を伴う。
図３６Ｄは、本開示の一実施形態による、現在の層が下地の予めパターニングされたハードマスクグリッドに対して任意の値Δのポジティブオーバーレイを有するオーバーレイシナリオの上面図である。
図３６Ｄを参照すると、下地の層は、第１の予めパターニングされたハードマスク３６０２および第２の予めパターニングされたハードマスク３６０４を含む。複数のフォトレジスト層部分３６１０および複数の開口部３６１６（露光および現像済み）は、第１の予めパターニングされたハードマスク３６０２および第２の予めパターニングされたハードマスク３６０４構造の間にある。現在の層は、オーバーレイ画像３６５０Ｄによって表される。オーバーレイ画像３６５０Ｄは、ゼロのオーバーレイシフトおよびＰ＋Δのピッチデルタを有する。図３６Ｄに示すように、広い未露光フィーチャ３６５６Ｄ、３６５８Ｄが現在の層に含まれる。
図３６Ｅは、本開示の一実施形態による、現在の層が下地の予めパターニングされたハードマスクグリッドに対して任意の値Δのポジティブオーバーレイを有するオーバーレイシナリオの上面図であり、測定可能なΔは、レジスト感度および／または描画フィーチャサイズを変更することによって必要に応じて小さくされる。
図３６Ｅを参照すると、下地の層は、第１の予めパターニングされたハードマスク３６０２および第２の予めパターニングされたハードマスク３６０４を含む。複数のフォトレジスト層部分３６１０および複数の開口部３６１６（露光および現像済み）は、第１の予めパターニングされたハードマスク３６０２および第２の予めパターニングされたハードマスク３６０４構造の間にある。現在の層は、オーバーレイ画像３６５０Ｅによって表される。オーバーレイ画像３６５０Ｅは、＋ΔのオーバーレイシフトおよびＰ＋Δのピッチデルタを有する。広い未露光フィーチャ３６５６Ｅ、３６５８Ｅが現在の層に含まれており、図３６Ｅに示すように広い未露光フィーチャ３６５６Ｅ、３６５８Ｅの移動がある。一実施形態では、Δの小さなオーバーレイシフトに対して、測定された信号はＰのオーダーまで増幅され、Δは必要に応じて小さくすることができる。
図３６Ｆは、本開示の一実施形態による、図３６Ａ〜図３６Ｅに関連して上述した手法に適した例示的な計測構造を示す。図３６Ｆを参照すると、計測構造３６９７は、層１のフィーチャ３６９８（例えば、下地の層）と層２のフィーチャ３６９９（例えば、現在の層）の両方を含む。一実施形態では、図３６Ｆに示すように、フィーチャの各々の幅は約２０〜３０ミクロンである。そのような構造は、例えば、スクライブライン内またはドロップインセル内のダイ上に含まれてもよい。一実施形態では、完成したダイは、狭いフィーチャの集合内のビアまたはプラグのアレイによって形成された広いフィーチャのビート周波数を有する領域を含むことができる。任意の方向に２つの異なるビート周波数が存在することは、オーバーレイを測定するための上記の技術の使用を意味することができる。上記の手法は、この技術を使用するビアまたはプラグのパターニング層ごとにフォトバケット内のオーバーレイの正確な測定を可能にすることができる。実施形態は、現在の技術のオーバーレイ測定ツールを使用しながら、将来の世代の技術の精度を高めることができる。
本明細書に記載の１つまたは複数の実施形態は、限界寸法走査型電子顕微鏡（ＣＤＳＥＭ）技術を使用して予めパターニングされたハードマスク（例えば、フォトバケット）上のオーバーレイを測定することを含む手法に関する。本明細書に記載の実施形態は、走査型電子顕微鏡（例えば、ＣＤＳＥＭ）を使用することによって、予めパターニングされたハードマスク層（例えば、フォトバケット層）の最上部にパターニングされたビアおよび／またはプラグ層と下地の予めパターニングされたハードマスク層との間のオーバーレイ測定に関する問題を解決するために実施することができる。一実施形態では、ビアまたはプラグ位置は、下地の予めパターニングされたハードマスクピッチとはわずかに異なるピッチでパターニングされる。オーバーレイの不一致のため、クリアされるフォトバケットの位置はオーバーレイの不一致の量に依存する。
図３７Ａは、本開示の一実施形態による、現在の層が下地の予めパターニングされたハードマスク上にオーバーレイされるオーバーレイシナリオの上面図である。
図３７Ａを参照すると、下地の層は、第１の予めパターニングされたハードマスク３７０２および第２の予めパターニングされたハードマスク３７０４を含む。複数のフォトレジスト層部分３７１０および複数の開口部３７１６（露光および現像済み）は、第１の予めパターニングされたハードマスク３７０２および第２の予めパターニングされたハードマスク３７０４構造の間にある。現在の層は、オーバーレイ画像３７５０Ａによって表される。オーバーレイ画像３７５０Ａは、ＸにおいてゼロのオーバーレイシフトおよびＹにおいてゼロのオーバーレイシフトを有する。現在の層のオーバーレイ画像３７５０Ａのピッチは、例示的な実施形態として下地の層に対して２５％大きい、すなわちピッチ＋Δでパターニングされ、ここでΔ＝Ｐ／４である。領域３７６０Ａは、ゼロオーバーレイシフト（ＰＢ０，０）での「フォトバケットクラスタ」の位置を強調する。
図３７Ｂは、本開示の一実施形態による、現在の層がＸ方向に下地の予めパターニングされたハードマスクグリッドに対して４分の１ピッチのポジティブオーバーレイシフトを有するオーバーレイシナリオの上面図である。
図３７Ｂを参照すると、下地の層は、第１の予めパターニングされたハードマスク３７０２および第２の予めパターニングされたハードマスク３７０４を含む。複数のフォトレジスト層部分３７１０および複数の開口部３７１６（露光および現像済み）は、第１の予めパターニングされたハードマスク３７０２および第２の予めパターニングされたハードマスク３７０４構造の間にある。現在の層は、オーバーレイ画像３７５０Ｂによって表される。オーバーレイ画像３７５０Ｂは、ＸにおいてＰＸ／４のオーバーレイシフトおよびＹにおいてゼロのオーバーレイシフトを有する。現在の層のオーバーレイ画像３７５０Ｂのピッチは、例示的な実施形態として下地の層に対して２５％大きい、すなわちピッチ＋Δでパターニングされ、ここでΔ＝Ｐ／４である。領域３７６０Ｂは、ＰＢ０，０に対するフォトバケットクラスタについてＸ＝−２ＰＸおよびＹ＝０の位置を強調している。領域３７６０Ｂおよび対応する開いた／閉じた垂直な列は、ピッチの２倍に等しい量だけ左に移動する。露出したフォトバケット密度が領域内の他の列とは異なるという事実のために、開いた／閉じた列は他の列とは異なるコントラストを有することを理解されたい。
図３７Ｃは、本開示の一実施形態による、現在の層がＸ方向に下地の予めパターニングされたハードマスクグリッドに対して４分の１ピッチのネガティブオーバーレイを有するオーバーレイシナリオの上面図である。
図３７Ｃを参照すると、下地の層は、第１の予めパターニングされたハードマスク３７０２および第２の予めパターニングされたハードマスク３７０４を含む。複数のフォトレジスト層部分３７１０および複数の開口部３７１６（露光および現像済み）は、第１の予めパターニングされたハードマスク３７０２および第２の予めパターニングされたハードマスク３７０４構造の間にある。現在の層は、オーバーレイ画像３７５０Ｃによって表される。オーバーレイ画像３７５０Ｃは、Ｘにおいて−ＰＸ／４のオーバーレイシフトおよびＹにおいてゼロのオーバーレイシフトを有する。現在の層のオーバーレイ画像３７５０Ｃのピッチは、例示的な実施形態として下地の層に対して２５％大きい、すなわちピッチ＋Δでパターニングされ、ここでΔ＝Ｐ／４である。領域３７６０Ｃは、ＰＢ０，０に対するフォトバケットクラスタについてＸ＝＋２ＰＸおよびＹ＝０の位置を強調している。領域３７６０Ｃおよび対応する開いた／閉じた垂直な列は、ピッチの２倍に等しい量だけ右に移動する。
図３７Ｄは、本開示の一実施形態による、現在の層がＹ方向に下地の予めパターニングされたハードマスクグリッドに対して４分の１ピッチのポジティブオーバーレイを有するオーバーレイシナリオの上面図である。
図３７Ｄを参照すると、下地の層は、第１の予めパターニングされたハードマスク３７０２および第２の予めパターニングされたハードマスク３７０４を含む。複数のフォトレジスト層部分３７１０および複数の開口部３７１６（露光および現像済み）は、第１の予めパターニングされたハードマスク３７０２および第２の予めパターニングされたハードマスク３７０４構造の間にある。現在の層は、オーバーレイ画像３７５０Ｄによって表される。オーバーレイ画像３７５０Ｄは、ＸにおいてゼロのオーバーレイシフトおよびＹにおいてＰＹ／４のオーバーレイシフトを有する。現在の層のオーバーレイ画像３７５０Ｄのピッチは、例示的な実施形態として下地の層に対して２５％大きい、すなわちピッチ＋Δでパターニングされ、ここでΔ＝Ｐ／４である。領域３７６０Ｄは、ＰＢ０，０に対するフォトバケットクラスタについてＸ＝０およびＹ＝−２ＰＹの位置を強調している。領域３７６０Ｄおよび対応する開いた／閉じた水平な列は、ピッチの２倍に等しい量だけ下に移動する。
図３７Ｅは、本開示の一実施形態による、現在の層がＸ方向に下地の予めパターニングされたハードマスクグリッドに対して４分の１ピッチのポジティブオーバーレイを有し、かつＹ方向に下地の予めパターニングされたハードマスクグリッドに対して４分の１ピッチのポジティブオーバーレイを有するオーバーレイシナリオの上面図である。
図３７Ｅを参照すると、下地の層は、第１の予めパターニングされたハードマスク３７０２および第２の予めパターニングされたハードマスク３７０４を含む。複数のフォトレジスト層部分３７１０および複数の開口部３７１６（露光および現像済み）は、第１の予めパターニングされたハードマスク３７０２および第２の予めパターニングされたハードマスク３７０４構造の間にある。現在の層は、オーバーレイ画像３７５０Ｅによって表される。オーバーレイ画像３７５０Ｅは、ＸにおいてＰＸ／４のオーバーレイシフトおよびＹにおいてＰＹ／４のオーバーレイシフトを有する。現在の層のオーバーレイ画像３７５０Ｅのピッチは、例示的な実施形態として下地の層に対して２５％大きい、すなわちピッチ＋Δでパターニングされ、ここでΔ＝Ｐ／４である。領域３７６０Ｅは、ＰＢ０，０に対するフォトバケットクラスタについてＸ＝−２ＰＸおよびＹ＝−２ＰＹの位置を強調している。領域３７６０Ｅおよび対応する開いた／閉じた水平な列は、ピッチの２倍に等しい量だけ下に移動する。加えて、領域３７６０Ｅおよび対応する開いた／閉じた垂直な列は、ピッチの２倍に等しい量だけ左に移動する。
再び図３７Ａ〜３７Ｅを参照すると、半導体チップの断面解析は、本明細書に記載の１つまたは複数の実施形態の適用を示すように、複数のグリッド状ビアおよびプラグのうちのビアおよび／またはプラグの垂直および水平アレイを含むアライメントマークを露出させ得ることを理解されたい。そのような構造は、例えば、スクライブライン内にまたはドロップインセル内のダイ上に含まれてもよい。そのような手法を適用することにより、ＣＤＳＥＭ測定法と共に使用することを意図したあらゆるビアおよび／またはプラグのパターニング層についてのフォトバケット内のオーバーレイの正確な測定を可能にすることができる。従来のオーバーレイ技術はこのスタイルのパターニングではうまくいかない可能性があることも理解されたい。
本開示の一実施形態による、極紫外線リソグラフィ（ＥＵＶ）などのリソグラフィ用の高解像度位相シフトマスク（ＰＳＭ）製造のための新しい構造について説明する。このようなＰＳＭマスクは、一般的な（直接）リソグラフィまたは相補的リソグラフィに使用することができる。
フォトリソグラフィは、フォトレジストの層にパターンを形成するために製造工程において一般的に使用されている。フォトリソグラフィプロセスでは、フォトレジスト層は、エッチングされる下地の層の上に堆積される。通常、下地の層は半導体層であるが、任意のタイプのハードマスクまたは誘電体材料であってもよい。フォトレジスト層は次にフォトマスクまたはレチクルを通して選択的に放射線に露光される。次いで、フォトレジストが現像され、「ポジ型」フォトレジストの場合には、放射線に露光されたフォトレジスト部分が除去される。
ウェハをパターニングするために使用されるフォトマスクまたはレチクルは、一般に「ステッパ」または「スキャナ」として知られるフォトリソグラフィ露光ツール内に配置される。ステッパまたはスキャナ装置では、フォトマスクまたはレチクルは放射源とウェハとの間に配置される。フォトマスクまたはレチクルは通常、石英基板上に配置されたパターニングされたクロム（吸収体層）から形成される。放射線は、クロムが存在しない位置で、フォトマスクまたはレチクルの石英部分を実質的に減衰せずに通過する。対照的に、放射線はマスクのクロム部分を通過しない。マスクに入射する放射線は、石英部分を完全に通過するかまたはクロム部分によって完全に遮断されるかのいずれかであるため、この種のマスクはバイナリマスクと呼ばれる。放射線がマスクを選択的に通過した後、マスクの像を一連のレンズを通してフォトレジストに投影することによってマスク上のパターンがフォトレジストに転写される。
フォトマスクまたはレチクル上のフィーチャが互いに近づくにつれて、マスク上のフィーチャのサイズが光源の波長に匹敵する場合に回折効果が現れ始める。回折はフォトレジスト上に投影された像をぼやけさせ、解像度の劣化をもたらす。
回折パターンがフォトレジストの所望のパターニングを妨げるのを防止する最新技術の一方法は、シフターとして知られる透明層でフォトマスクまたはレチクルの選択された開口部を覆うことである。シフターは、一組の露光光線のうちの１つを別の隣接する組に対して位相をシフトさせ、それが回折による干渉パターンを無効にする。この手法は位相シフトマスク（ＰＳＭ）手法と呼ばれる。それにもかかわらず、欠陥を減少させ、マスク製造におけるスループットを増加させる代替的なマスク製造方式は、リソグラフィプロセス開発の重要な中心的領域である。
本開示の１つまたは複数の実施形態は、リソグラフィマスクを製造する方法、および結果として得られるリソグラフィマスクに関する。場面を説明するために、半導体産業によって定められた積極的なデバイススケーリング目標を満たすための要求は、リソグラフィマスクがより大きな忠実度でより小さなフィーチャをパターニングする能力を利用する。しかしながら、ますます小さなフィーチャをパターニングするための手法は、マスク製造にとって非常に困難な課題を提示している。これに関して、今日広く使用されているリソグラフィマスクは、フィーチャをパターニングするために位相シフトマスク（ＰＳＭ）技術の概念に依存している。しかしながら、ますます小さなパターンを作成しながら欠陥を減らすことは、マスク製造における最大の障害の１つである。位相シフトマスクの使用はいくつかの欠点を有する可能性がある。第１に、位相シフトマスクの設計はかなりのリソースを必要とする比較的複雑な手順である。第２に、位相シフトマスクの性質上、位相シフトマスクに欠陥があるか否かを確認することは困難である。位相シフトマスクにおけるこのような欠陥は、マスク自体を製造するために採用されている現在の統合方式から生じる。従来の位相シフトマスクは、厚い光吸収材料をパターニングし、次いで位相シフトを助ける二次層にパターンを転写するために、厄介でやや欠陥が生じやすい手法を採用している。問題を複雑にするために、吸収体層は２回プラズマエッチングされ、その結果、負荷効果、反応性イオンエッチラグ、帯電および再現可能な効果などのプラズマエッチングの望ましくない効果がマスク製造における欠陥をもたらす。
欠陥のないリソグラフィマスクを製造するための材料の革新および新規の集積技術は、デバイスのスケーリングを可能にするための最優先事項であり続けている。したがって、位相シフトマスク技術の完全な利点を活用するために、（ｉ）高い忠実度でシフター層をパターニングすること、および（ｉｉ）製造の最終段階の間に１回だけ吸収体をパターニングすることを用いる新規な統合方式が必要であり得る。さらに、そのような製造方式はまた、材料の選択における柔軟性、製造中の基板損傷の低減、およびマスク製造におけるスループットの向上などの他の利点も提供することができる。
図３８は、本開示の一実施形態による、リソグラフィマスク構造３８０１の断面図である。リソグラフィマスク３８０１は、ダイ内領域３８１０、フレーム領域３８２０、およびダイ−フレーム界面領域３８３０を含む。ダイ−フレーム界面領域３８３０は、ダイ内領域３８１０とフレーム領域３８２０との隣接部分を含む。ダイ内領域３８１０は、基板３８００上に直接配置されたパターニングされたシフター層３８０６を含み、パターニングされたシフター層は側壁を有するフィーチャを有する。フレーム領域３８２０は、ダイ内領域３８１０を囲み、基板３８００上に直接配置されたパターニングされた吸収体層３８０２を含む。
ダイ−フレーム界面領域３８３０は、基板３８００上に配置され、二重層スタック３８４０を含む。二重層スタック３８４０は、下側のパターニングされたシフター層３８０６上に配置された上側層３８０４を含む。二重層スタック３８４０の上側層３８０４は、フレーム領域３８２０のパターニングされた吸収体層３８０２と同じ材料からなる。
一実施形態では、パターニングされたシフター層３８０６のフィーチャの最上面３８０８は、ダイ−フレーム界面領域のフィーチャの最上面３８１２とは異なり、かつフレーム領域内のフィーチャの最上面３８１４とも異なる高さを有する。さらに、一実施形態では、ダイ−フレーム界面領域のフィーチャの最上面３８１２の高さは、フレーム領域のフィーチャの最上面３８１４の高さとは異なる。位相シフター層３８０６の典型的な厚さは４０〜１００ｎｍの範囲であり、一方、吸収層の典型的な厚さは３０〜１００ｎｍの範囲である。一実施形態では、フレーム領域３８２０内の吸収体層３８０２の厚さは５０ｎｍであり、ダイ−フレーム界面領域３８３０内のシフター層３８０６上に配置された吸収体層３８０４の合計厚さは１２０ｎｍであり、フレーム領域内の吸収体の厚さは７０ｎｍである。一実施形態では、基板３８００は石英であり、パターニングされたシフター層は、限定はしないが、モリブデンシリサイド、モリブデンシリコンオキシナイトライド、モリブデンシリコンナイトライド、シリコンオキシナイトライド、またはシリコンナイトライドなどの材料を含み、吸収体材料はクロムである。
本開示の一実施形態による、相補型電子ビームリソグラフィについて説明する。本明細書に記載の１つまたは複数の実施形態は、相補型電子ビームリソグラフィ（ＣＥＢＬ）を含むかまたはそれに適したリソグラフィ手法およびツーリングに関し、それにはそのような手法およびツーリングを実行する際の半導体処理の考慮事項が含まれる。
相補型リリソグラフィは、手を携えて働く２つのリソグラフィ技術の強みを活かして、大量生産（ＨＶＭ）において２０ｎｍハーフピッチ以下のロジックデバイスの重要な層をパターニングするコストを削減する。相補型リソグラフィを実施するための最も費用対効果の高い方法は、光リソグラフィと電子ビームリソグラフィ（ＥＢＬ）を組み合わせることである。集積回路（ＩＣ）の設計をウェハに転写するプロセスには、次のことが必要である。すなわち、一方向のライン（厳密に一方向または主に一方向）を所定のピッチで印刷する光リソグラフィ、ライン密度を高めるピッチ分割技術、およびラインを「カット」するＥＢＬである。ＥＢＬは他の重要な層、特にコンタクトおよびビアホールのパターニングにも使用される。他の層をパターニングするために光リソグラフィを単独で使用することができる。光リソグラフィを補完するために使用される場合、ＥＢＬはＣＥＢＬまたは相補型ＥＢＬと呼ばれる。ＣＥＢＬはラインと孔を切断することを目的とする。すべての層をパターニングしようとしないことで、ＣＥＢＬは先進的な（より小さな）テクノロジノード（例えば、７ｎｍまたは５ｎｍテクノロジノードなど１０ｎｍ以下）における業界のパターニングニーズを満たす上で相補的ではあるが重要な役割を果たす。ＣＥＢＬはまた、現在の光リソグラフィ技術、ツールおよびインフラストラクチャの使用を拡張する。
本明細書に開示する実施形態は、多種多様な異なる種類の集積回路および／またはマイクロ電子デバイスを製造するために使用することができる。そのような集積回路の例には、限定はしないが、プロセッサ、チップセット構成要素、グラフィックプロセッサ、デジタル信号プロセッサ、マイクロコントローラなどが含まれる。他の実施形態では、半導体メモリを製造することができる。さらに、集積回路または他のマイクロ電子デバイスは、当技術分野で公知の多種多様な電子デバイスに使用することができる。例えば、コンピュータシステム（例えば、デスクトップ、ラップトップ、サーバ）、携帯電話、パーソナルエレクトロニクスなどにおいて。集積回路は、システム内のバスおよび他の構成要素と結合することができる。例えば、プロセッサは、１つまたは複数のバスによってメモリ、チップセットなどに結合することができる。プロセッサ、メモリ、およびチップセットの各々は、本明細書に開示されている手法を使用して可能性をもって製造することができる。
上述のように、電子ビーム（ｅビーム）リソグラフィは、集積回路製造のためのフィーチャの所望のスケーリングを達成するために標準的なリソグラフィ技術を補完するために実施することができる。電子ビームリソグラフィツールを使用して、電子ビームリソグラフィを実施することができる。例示的な実施形態では、図３９は電子ビームリソグラフィ装置の電子ビームカラムの断面概略図である。
図３９を参照すると、電子ビームカラム３９００は電子ビーム３９０４を提供するための電子源３９０２を含む。電子ビーム３９０４は、制限アパーチャ３９０６を通過し、続いて高アスペクト比の照明光学系３９０８を通過する。出射ビーム３９１０は、次にスリット３９１２を通過し、例えば磁気であってもよい、スリムレンズ３９１４によって制御することができる。最終的に、ビーム３９０４は成形アパーチャ３９１６（これは１次元（１−Ｄ）成形アパーチャであってもよい）を通過し、次にブランカアパーチャアレイ（ＢＡＡ）３９１８を通過する。ＢＡＡ３９１８は、シリコンの薄いスライスに形成された開口部などの、その中に複数の物理的アパーチャを含む。所与の時間にＢＡＡ３９１８の一部のみが電子ビームにさらされる場合があり得る。代替的に、または併せて、ＢＡＡ３９１８を通過する電子ビーム３９０４の一部３９２０のみが最終アパーチャ３９２２（例えば、ビーム部分３９２１は遮断されているように示されている）、および場合によってはステージフィードバック偏向器３９２４を通過することができる。
再び図３９を参照すると、結果として生じる電子ビーム３９２６は、ＩＣ製造に使用されるシリコンウェハなどのウェハ３９３０の表面上にスポット３９２８として最終的に衝突する。具体的には、結果として生じる電子ビームは、ウェハ上のフォトレジスト層に衝突することができるが、実施形態はそのように限定されない。ステージスキャン３９３２は、図３９に示す矢印３９３４の方向に沿ってビーム３９２６に対してウェハ３９３０を動かす。電子ビームツールは、全体として、図３９に示すタイプの多数のカラム３９００を含むことができる。また、電子ビームツールは関連するベースコンピュータを有してもよく、各カラムはさらに対応するカラムコンピュータを有してもよい。
一実施形態では、ブランカアパーチャアレイ（ＢＡＡ）の開口部またはアパーチャについて以下で言及する場合、ウェハ／ダイがウェハの移動またはスキャン方向に沿ってその下を移動するにつれて、ＢＡＡの開口部またはアパーチャの全部または一部を（例えばビーム偏向によって）開または「閉」に切り替えることができる。一実施形態では、ＢＡＡは、各開口部がサンプルに電子ビームを通過させるか、またはビームを例えばファラデーカップまたはブランキングアパーチャ内に偏向させるかに関して独立に制御することができる。そのようなＢＡＡを含む電子ビームカラムまたは装置は、全体のビーム有効範囲をＢＡＡの一部分だけに偏向させるように構築され、次いでＢＡＡの個々の開口部は電子ビームを通過させる（「オン」）または通過させない（「オフ」）ように電気的に構成される。例えば、偏向されていない電子はウェハを通過してレジスト層を露光する一方、偏向された電子はファラデーカップまたはブランキングアパーチャに捕捉される。「開口部」または「開口部の高さ」への言及は、物理的な開口部が最終的にＢＡＡから生成されたスポットサイズ（例えば、ナノメートルスケール）よりも実質的に大きい（例えば、ミクロンスケール）ので、ＢＡＡの物理的開口部ではなく受け取るウェハに衝突するスポットサイズを指すことを理解されたい。したがって、本明細書でＢＡＡのピッチまたはＢＡＡの開口部のカラムが金属ラインのピッチに「対応する」と言われる場合には、そのような説明は実際にはＢＡＡから生成される衝突スポットのピッチと切断されるラインのピッチとの間の関係を指す。以下に提供される例として、ＢＡＡ４３１０から生成されるスポットは、（ＢＡＡ開口部の両方のカラムが共に考えられる場合には）ライン４３００のピッチと同じピッチを有する。一方、ＢＡＡ４３１０の互い違いのアレイの１カラムのみから生成されるスポットは、ライン４３００のピッチの２倍のピッチを有する。
一実施形態では、最小ビームピッチも可能にしながら、電子ビーム装置のスループットを解決するために、互い違いのビームアパーチャアレイが実施される。互い違いでない場合、エッジ配置誤差（ＥＰＥ）を考慮することは、単一スタック内に垂直にスタックする可能性がないので、ワイヤ幅の２倍である最小ピッチを切断することができないことを意味する。例えば、図４０は、ラインがアパーチャ４０００の下の矢印４００４の方向に沿ってスキャンされている間に切断されるか、またはビアがターゲット位置に配置されるライン４００２に対するＢＡＡのアパーチャ４０００を示す。図４０を参照すると、切断されるまたはビアが配置される所与のライン４００２について、カッター開口部（アパーチャ）のＥＰＥ４００６は、ラインのピッチであるＢＡＡグリッド内に長方形の開口部をもたらす。
図４１は、アパーチャ４１００、４１０２の下の矢印４１０８の方向に沿ってスキャンされている間に切断されるかまたはビアがターゲット位置に配置される２つのライン４１０４、４１０６に対するＢＡＡの２つの互い違いでないアパーチャ４１００、４１０２をそれぞれ示す。図４１を参照すると、図４０の長方形の開口部４０００が他のそのような長方形の開口部（例えば、ここでは符号４１００、４１０２で示す）と共に垂直の単一のカラムに配置される場合、切断されるラインの許容ピッチは、２ｘＥＰＥ４１１０と、ＢＡＡ開口部４１００と４１０２との間の距離要件４１１２と、１本のワイヤ４１０４または４１０６の幅と、の和によって制限される。結果として生じる間隔４１１４は、図４１の右端の矢印で示されている。そのような線形アレイは、ワイヤのピッチを、ワイヤの幅の３〜４倍よりも実質的に大きくなるように厳しく制限する可能性があり、これは受け入れられない可能性がある。別のおそらく受け入れられない代替案は、わずかにオフセットされたワイヤ位置で２回（またはそれ以上）のパスで狭いピッチのワイヤを切断することであろう。この手法では、電子ビーム装置のスループットが大幅に制限される可能性がある。
図４１とは対照的に、図４２は、本開示の一実施形態による、ライン４２０８がアパーチャ４２０６の下の方向４２１０に沿ってスキャンされる間に、切断されるかまたはビアがターゲット位置に配置される複数のライン４２０８に対する、ＢＡＡ４２００の互い違いのアパーチャ４２０６の２つのカラム４２０２、４２０４を示し、スキャン方向を矢印で示してある。図４１を参照すると、互い違いのＢＡＡ４２００は、図示するように空間的に互い違いである２つの線形アレイ４２０２、４２０４を含む。２つの互い違いのアレイ４２０２、４２０４は、交互に配置されたライン４２０８を切断する（またはビアを配置する）。一実施形態では、ライン４２０８は、ワイヤ幅の２倍で狭いグリッド上に配置されている。本開示を通して使用されるように、互い違いのアレイという用語は、一方向（例えば垂直方向）に互い違いになっており、直交方向（例えば水平方向）にスキャンして見た場合に重なりがないか、またはある程度重なり合う開口部４２０６の互い違いを指すことができる。後者の場合、効果的な重なりはミスアライメントの許容範囲を提供する。
簡単にするために、スタガードアレイを本明細書では２つの垂直カラムとして示すが、単一の「カラム」の開口部またはアパーチャは垂直方向にカラム状である必要はないことを理解されたい。例えば、一実施形態では、第１のアレイが集合的に垂直方向のピッチを有し、第１のアレイからスキャン方向に互い違いに配列された第２のアレイが集合的に垂直方向のピッチを有する限り、互い違いのアレイが達成される。したがって、本明細書における垂直カラムへの言及または描写は、実際には、開口部またはアパーチャの単一のカラムであると特定されない限り、１つまたは複数のカラムから構成することができる。一実施形態では、開口部の「カラム」が開口部の単一のカラムではない場合、「カラム」内のいかなるオフセットもストローブタイミングで補償することができる。一実施形態では、重要な点は、ＢＡＡの互い違いのアレイの開口部またはアパーチャが、第１の方向に特定のピッチで置かれているが、第１の方向にカットとビアとの間の隙間がなくカットまたはビアを配置できるように第２の方向にオフセットされていることである。
したがって、１つまたは複数の実施形態は、ＥＰＥ技術のニーズを満たすことができないインライン構成とは対照的に、ＥＰＥカットを満たすことおよび／またはビア要件を満たすことを可能にするためように開口部が互い違いに配置される互い違いビームアパーチャアレイに関する。対照的に、互い違いではない場合、エッジ配置誤差（ＥＰＥ）の問題は、単一スタックで垂直にスタックする可能性がないので、ワイヤ幅の２倍である最小ピッチを切断することができないことを意味する。代わりに、一実施形態では、互い違いのＢＡＡを使用することで、各ワイヤ位置を個々に電子ビームで書き込むよりも４０００倍高速にすることができる。さらに、互い違いのアレイは、ワイヤピッチをワイヤ幅の２倍にすることを可能にする。特定の実施形態では、アレイは、２つのカラムにわたって４０９６個の互い違いの開口部を有するので、切断位置およびビア位置の各々についてＥＰＥを作成することができる。本明細書で企図されるように、互い違いのアレイは、互い違いの開口部の２つ以上のカラムを含むことができることを理解されたい。
一実施形態では、互い違いのアレイを使用すると、電子ビームをウェハに通過させるかもしくはウェハに導くための、またはファラデーカップもしくはブランキングアパーチャに導くための１つまたは２つの電極を含むＢＡＡのアパーチャの周りに金属を含むためのスペースが残る。すなわち、各開口部は、電子ビームを通過または偏向させるために電極によって別々に制御することができる。一実施形態では、ＢＡＡは４０９６個の開口部を有し、電子ビーム装置は４０９６個の開口部のアレイ全体を覆い、各開口部は電気的に制御される。太い黒い矢印で示すように、開口部の下でウェハをスイープすることでスループットの向上が可能になる。
特定の実施形態では、互い違いのＢＡＡは、２列の互い違いのＢＡＡ開口部を有する。そのようなアレイは、狭ピッチのワイヤを可能にし、ワイヤピッチはワイヤ幅の２倍であってもよい。さらに、すべてのワイヤを１回のパスで切断することができ（または１回のパスでビアを作成することができ）、それによって電子ビーム装置のスループットが可能になる。図４３Ａは、本開示の一実施形態による、互い違いのＢＡＡを使用してパターニングされたカット（水平ラインの切れ目）またはビア（塗りつぶしたボックス）を有する複数のライン（右）に対するＢＡＡの２列の互い違いのアパーチャ（左）を示す図であり、スキャン方向を矢印で示してある。
図４３Ａを参照すると、単一の互い違いのアレイから得られるラインは、図示するように、ラインが単一ピッチであり、カットおよびビアがパターニングされているものであり得る。特に、図４３Ａは、複数のライン４３００、またはラインが存在しない開放ライン位置４３０２を示す。ビア４３０４およびカット４３０６はライン４３００に沿って形成されてもよい。ライン４３００は、スキャン方向４３１２を有するＢＡＡ４３１０に対して示されている。したがって、図４３Ａは、単一の互い違いのアレイによって生成された典型的なパターンと見なすことができる。点線は、パターニングされたラインのカットが生じるところを示す（フルラインまたはライン部分を削除するための全カットを含む）。ビア位置４３０４は、ワイヤ４３００の最上部に配置されるパターニングビアである。
上述のように互い違いのビームアパーチャアレイ（スタガードＢＡＡ）を含む電子ビームカラムはまた、図３９に関連して説明したものに加えて他のフィーチャを含んでもよいことを理解されたい。例えば、一実施形態では、サンプルステージを９０度回転させて（例えば、Ｘスキャン方向とＹスキャン方向との間で回転させて）、互いに直交して印刷することができる交互に配置されたメタライゼーション層を収容することができる。別の実施形態では、電子ビームツールは、ステージ上にウェハをロードする前にウェハを９０度回転させることができる。
図４３Ｂは、本開示の一実施形態による、図４３Ａに示すタイプの金属ラインレイアウトに基づく集積回路内のメタライゼーション層４３５２のスタック４３５０の断面図である。図４３Ｂを参照すると、例示的な実施形態では、相互接続スタック４３５０の金属断面は、下側の８つの整合金属層４３５４、４３５６、４３５８、４３６０、４３６２、４３６４、４３６６、４３６８の単一のＢＡＡアレイから導出される。上側の太くて幅広の金属ライン４３７０、４３７２は単一のＢＡＡでは形成されない。ビア位置４３７４は、下側の８つの整合金属層４３５４、４３５６、４３５８、４３６０、４３６２、４３６４、４３６６、４３６８を接続するものとして示されている。
全体として、一実施形態では、本明細書に記載の相補型リソグラフィは、１９３ｎｍ液浸リソグラフィ（１９３ｉ）などの従来のまたは最先端のリソグラフィによってグリッド状レイアウトを最初に製造することを含む。ピッチ分割を実施して、グリッド状レイアウト内のラインの密度をｎ倍に増加させることができる。１９３ｉリソグラフィとｎ倍のピッチ分割によるグリッド状レイアウト形成は、１９３ｉ＋Ｐ／ｎピッチ分割と呼ぶことができる。ピッチ分割グリッド状レイアウトのパターニングは、電子ビーム直接書き込み（ＥＢＤＷ）「カット」を用いてパターニングすることができる。そのような一実施形態では、１９３ｎｍ液浸スケーリングは、費用効果の高いピッチ分割を用いて多くの世代に拡張することができる。一実施形態では、相補的ＥＢＬを用いてグレーティングの連続性を破り、ビアをパターニングする。別の実施形態では、相補的ＥＵＶを用いてグレーティングの連続性を破り、ビアをパターニングする。
図４４は、本開示の一実施態様によるコンピューティングデバイス４４００を示す。コンピューティングデバイス４４００はボード４４０２を収容する。ボード４４０２は、限定はしないが、プロセッサ４４０４および少なくとも１つの通信チップ４４０６を含む、いくつかの構成要素を含むことができる。プロセッサ４４０４は物理的かつ電気的にボード４４０２に結合されている。いくつかの実施態様では、少なくとも１つの通信チップ４４０６もまたボード４４０２に物理的かつ電気的に結合されている。さらなる実施態様では、通信チップ４４０６はプロセッサ４４０４の一部である。
その用途に応じて、コンピューティングデバイス４４００は、ボード４４０２に物理的かつ電気的に結合されてもされなくてもよい他の構成要素を含んでもよい。これらの他の構成要素は、限定はしないが、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、グラフィックプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、パワーアンプ、全地球測位システム（ＧＰＳ）装置、コンパス、加速度計、ジャイロスコープ、スピーカ、カメラ、および大容量記憶装置（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）など）を含む。
通信チップ４４０６は、コンピューティングデバイス４４００との間のデータ転送のための無線通信を可能にする。「無線」という用語およびその派生語は、非固体媒体を通して変調された電磁放射を使用することによってデータを通信することができる回路、デバイス、システム、方法、技術、通信チャネルなどを記載するために使用することができる。この用語は関連する装置がワイヤを含まないことを意味しないが、いくつかの実施形態ではワイヤを含まなくてもよい。通信チップ４４０６は、限定はしないが、Ｗｉ−Ｆｉ（ＩＥＥＥ ８０２．１１ファミリ）、ＷｉＭＡＸ（ＩＥＥＥ ８０２．１６ファミリ）、ＩＥＥＥ ８０２．２０、ロングタームエボリューション（ＬＴＥ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、ブルートゥース（登録商標）、それらの派生物、ならびに３Ｇ、４Ｇ、５Ｇ、およびそれ以降として指定される任意の他の無線プロトコルを含む、いくつかの無線規格またはプロトコルのいずれかを実装することができる。コンピューティングデバイス４４００は、複数の通信チップ４４０６を含んでもよい。例えば、第１の通信チップ４４０６は、Ｗｉ−Ｆｉおよびブルートゥース（登録商標）などの短距離無線通信専用であってもよく、第２の通信チップ４４０６は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、Ｅｖ−ＤＯなどの長距離無線通信専用であってもよい。
コンピューティングデバイス４４００のプロセッサ４４０４は、プロセッサ４４０４内にパッケージされた集積回路ダイを含む。本開示の実施形態のいくつかの実施態様では、プロセッサの集積回路ダイは、本開示の実施態様に従って構築されたＭＯＳ−ＦＥＴトランジスタなどの１つまたは複数のデバイスを含む。「プロセッサ」という用語は、レジスタおよび／またはメモリからの電子データを処理して、その電子データをレジスタおよび／またはメモリに格納することができる他の電子データに変換する任意のデバイスまたはデバイスの一部を指すことができる。
通信チップ４４０６はまた、通信チップ４４０６内にパッケージされた集積回路ダイも含む。本開示の別の実施態様によれば、通信チップの集積回路ダイは本開示の実施態様に従って構築される。
さらなる実施態様では、コンピューティングデバイス４４００内に収容された別の構成要素は、本開示の実施形態の実施態様に従って構築された集積回路ダイを含んでもよい。
様々な実施形態では、コンピューティングデバイス４４００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテイメント制御ユニット、デジタルカメラ、携帯音楽プレーヤ、またはデジタルビデオレコーダであってもよい。さらなる実施態様では、コンピューティングデバイス４４００は、データを処理する他の任意の電子デバイスであってもよい。
図４５は、本開示の１つまたは複数の実施形態を含むインターポーザ４５００を示す。インターポーザ４５００は、第１の基板４５０２を第２の基板４５０４に橋渡しするために使用される介在基板である。第１の基板４５０２は、例えば、集積回路ダイであってもよい。第２の基板４５０４は、例えば、メモリモジュール、コンピュータのマザーボード、または他の集積回路ダイであってもよい。一般に、インターポーザ４５００の目的は、接続をより広いピッチに広げること、または接続を異なる接続に再ルーティングすることである。例えば、インターポーザ４５００は、集積回路ダイをボールグリッドアレイ（ＢＧＡ）５０６に結合してもよく、ボールグリッドアレイ（ＢＧＡ）５０６はその後第２の基板４５０４に結合されてもよい。いくつかの実施形態では、第１および第２の基板４５０２／４５０４は、インターポーザ４５００の両側に取り付けられている。他の実施形態では、第１および第２の基板４５０２／４５０４はインターポーザ４５００の同じ側に取り付けられている。そして、さらなる実施形態では、３つ以上の基板がインターポーザ４５００によって相互接続されている。
インターポーザ４５００は、エポキシ樹脂、ガラス繊維強化エポキシ樹脂、セラミック材料、またはポリイミドなどのポリマー材料で形成することができる。さらなる実施態様では、インターポーザは、シリコン、ゲルマニウム、ならびに他のＩＩＩ−Ｖ族およびＩＶ族材料などの、半導体基板で使用するための上記の同じ材料を含み得る代替的な剛性または可撓性材料から形成することができる。
インターポーザは、スルーシリコンビア（ＴＳＶ）４５１２を含むが、これに限定されない、金属相互接続４５０８およびビア４５１０を含むことができる。インターポーザ４５００はさらに、受動デバイスと能動デバイスの両方を含む埋込みデバイス４５１４を含むことができる。そのようなデバイスは、キャパシタ、減結合キャパシタ、抵抗器、インダクタ、ヒューズ、ダイオード、変圧器、センサ、および静電放電（ＥＳＤ）デバイスを含むが、これらに限定されない。高周波（ＲＦ）デバイス、電力増幅器、電力管理デバイス、アンテナ、アレイ、センサ、およびＭＥＭＳデバイスなどのより複雑なデバイスもインターポーザ４５００上に形成することができる。本開示の実施形態によれば、本明細書に開示されている装置またはプロセスは、インターポーザ４５００の製造で使用されてもよい。
したがって、本開示の実施形態は、サブ１０ｎｍのピッチのパターニングおよび自己組織化デバイスを含む。
例示的な実施形態１：集積回路構造は、半導体基板の表面から突出し、部分的本体部分によって遮断されたグレーティングパターンを有する複数の半導体本体を含む。トレンチ分離層は、複数の半導体本体の間にあって複数の半導体本体の下側部分に隣接するが、複数の半導体本体の上側部分には隣接せず、部分的本体部分の上にある。１つまたは複数のゲート電極スタックは、上部表面上にあり、かつ複数の半導体本体の上側部分の側壁に横方向に隣接し、かつトレンチ分離層の一部上にある。バックエンドオブライン（ＢＥＯＬ）メタライゼーション層は、１つまたは複数のゲート電極スタックの上方にあり、同じ方向に沿って交互に複数配置された第１および第２の導電ラインタイプを含み、第１の導電ラインタイプの全組成は第２の導電ラインタイプの全組成とは異なる。
例示的な実施形態２：第１の導電ラインタイプのラインは、あるピッチで離間しており、第２の導電ラインタイプのラインは、ピッチで離間している、例示的な実施形態１に記載の集積回路構造。
例示的な実施形態３：交互に複数配置された第１および第２の導電ラインタイプは、層間誘電体（ＩＬＤ）層内にある、例示的な実施形態１または２に記載の集積回路構造。
例示的な実施形態４：交互に複数配置された第１および第２の導電ラインタイプのラインは、エアギャップによって分離されている、例示的な実施形態１または２に記載の集積回路構造。
例示的な実施形態５：第１の導電ラインタイプの全組成は実質的に銅を含み、第２の導電ラインタイプの全組成は、実質的に、Ａｌ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｒｕ、Ｃｏ、Ｎｉ、Ｐｄ、Ｐｔ、Ｃｕ、Ｗ、Ａｇ、Ａｕおよびそれらの合金からなる群から選択される材料を含む、例示的な実施形態１、２、３または４に記載の集積回路構造。
例示的な実施形態６：交互に複数配置された第１および第２の導電ラインタイプのラインの各ラインは、ラインの底部および側壁に沿ってバリア層を備える、例示的な実施形態１、２、３、４または５に記載の集積回路構造。
例示的な実施形態７：交互に複数配置された第１および第２の導電ラインタイプのラインの各ラインは、各ラインの側壁に沿ってではなく、各ラインの底部に沿ってバリア層を含む、例示的な実施形態１、２、３、４または５に記載の集積回路構造。
例示的な実施形態８：交互に複数配置された第１および第２の導電ラインタイプのラインのうち１つまたは複数は、下地のメタライゼーション層に接続された下地のビアに接続され、下地のメタライゼーション層は、１つまたは複数のゲート電極スタックとＢＥＯＬメタライゼーション層との間にあり、交互に複数配置された第１および第２の導電ラインタイプのラインのうち１つまたは複数は、誘電体プラグによって遮断されている、例示的な実施形態１、２、３、４、５、６または７に記載の集積回路構造。
例示的な実施形態９：グレーティングパターンは一定のピッチを有する、例示的な実施形態１、２、３、４、５、６、７または８に記載の集積回路構造。
例示的な実施形態１０：１つまたは複数のゲート電極スタックの両側にあるソース領域またはドレイン領域をさらに含み、ソース領域またはドレイン領域は、複数の半導体本体の上側部分に隣接し、半導体本体の半導体材料とは異なる半導体材料を含む、例示的な実施形態１、２、３、４、５、６、７、８または９に記載の集積回路構造。
例示的な実施形態１１：１つまたは複数のゲート電極スタックの両側にあるソース領域またはドレイン領域をさらに含み、ソース領域またはドレイン領域は、複数の半導体本体の上側部分内にある、例示的な実施形態１、２、３、４、５、６、７、８または９に記載の集積回路構造。
例示的な実施形態１２：１つまたは複数のゲート電極スタックの各々は、高ｋゲート誘電体層および金属ゲート電極を含む、例示的な実施形態１、２、３、４、５、６、７、８、９、１０または１１に記載の集積回路構造。
例示的な実施形態１３：第１の導電ラインタイプは、第２の導電ラインタイプの上側表面の金属組成とは異なる金属組成の上側表面を有する、例示的な実施形態１、２、３、４、５、６、７、８、９、１０、１１または１２に記載の集積回路構造。
例示的な実施形態１４：集積回路構造は、半導体基板の表面から突出し、部分的本体部分によって遮断されたグレーティングパターンを有する複数の半導体本体を含む。トレンチ分離層は、複数の半導体本体の間にあって複数の半導体本体の下側部分に隣接するが、複数の半導体本体の上側部分には隣接せず、部分的本体部分の上にある。１つまたは複数のゲート電極スタックは、上部表面上にあり、かつ複数の半導体本体の上側部分の側壁に横方向に隣接し、かつトレンチ分離層の一部上にある。バックエンドオブライン（ＢＥＯＬ）メタライゼーション層は、１つまたは複数のゲート電極スタックの上方にあり、同じ方向に沿って交互に複数配置された第１および第２の導電ラインタイプを含み、交互に複数配置された第１および第２の導電ラインタイプのラインの各ラインは、各ラインの側壁に沿ってではなく、各ラインの底部に沿ってバリア層を含む。
例示的な実施形態１５：第１の導電ラインタイプのラインは、あるピッチで離間しており、第２の導電ラインタイプのラインは、ピッチで離間している、例示的な実施形態１４に記載の集積回路構造。
例示的な実施形態１６：交互に複数配置された第１および第２の導電ラインタイプは、層間誘電体（ＩＬＤ）層内にある、例示的な実施形態１４または１５に記載の集積回路構造。
例示的な実施形態１７：交互に複数配置された第１および第２の導電ラインタイプのラインは、エアギャップによって分離されている、例示的な実施形態１４または１５に記載の集積回路構造。
例示的な実施形態１８：第１の導電ラインタイプの全組成は、第２の導電ラインタイプの全組成と同じである、例示的な実施形態１４、１５、１６または１７に記載の集積回路構造。
例示的な実施形態１９：第１の導電ラインタイプの全組成は実質的に銅を含み、第２の導電ラインタイプの全組成は、実質的に、Ａｌ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｒｕ、Ｃｏ、Ｎｉ、Ｐｄ、Ｐｔ、Ｃｕ、Ｗ、Ａｇ、Ａｕおよびそれらの合金からなる群から選択される材料を含む、例示的な実施形態１４、１５、１６または１７に記載の集積回路構造。
例示的な実施形態２０：交互に複数配置された第１および第２の導電ラインタイプのラインのうち１つまたは複数は、下地のメタライゼーション層に接続された下地のビアに接続され、下地のメタライゼーション層は、１つまたは複数のゲート電極スタックとＢＥＯＬメタライゼーション層との間にあり、交互に複数配置された第１および第２の導電ラインタイプのラインのうち１つまたは複数は、誘電体プラグによって遮断されている、例示的な実施形態１４、１５、１６、１７、１８または１９に記載の集積回路構造。
例示的な実施形態２１：グレーティングパターンは一定のピッチを有する、例示的な実施形態１４、１５、１６、１７、１８、１９または２０に記載の集積回路構造。
例示的な実施形態２２：１つまたは複数のゲート電極スタックの両側にあるソース領域またはドレイン領域をさらに含み、ソース領域またはドレイン領域は、複数の半導体本体の上側部分に隣接し、半導体本体の半導体材料とは異なる半導体材料を含む、例示的な実施形態１４、１５、１６、１７、１８、１９、２０、または２１に記載の集積回路構造。
例示的な実施形態２３：１つまたは複数のゲート電極スタックの両側にあるソース領域またはドレイン領域をさらに含み、ソース領域またはドレイン領域は、複数の半導体本体の上側部分内にある、例示的な実施形態１４、１５、１６、１７、１８、１９、２０、または２１に記載の集積回路構造。
例示的な実施形態２４：１つまたは複数のゲート電極スタックの各々は、高ｋゲート誘電体層および金属ゲート電極を含む、例示的な実施形態１４、１５、１６、１７、１８、１９、２０、２１、２２または２３に記載の集積回路構造。
例示的な実施形態２５：集積回路構造は、半導体基板の表面から突出し、部分的本体部分によって遮断された第１のグレーティングパターンを有する複数の半導体本体を含む。トレンチ分離層は、複数の半導体本体の間にあって複数の半導体本体の下側部分に隣接するが、複数の半導体本体の上側部分には隣接せず、部分的本体部分の上にある。１つまたは複数のゲート電極スタックは、上部表面上にあり、かつ複数の半導体本体の上側部分の側壁に横方向に隣接し、かつトレンチ分離層の一部上にある。第１のバックエンドオブライン（ＢＥＯＬ）メタライゼーション層は、１つまたは複数のゲート電極スタックの上方にあり、第１の方向に交互に配置された金属ラインおよび誘電体ラインの第２のグレーティングを含む。第２のＢＥＯＬメタライゼーション層は、第１のＢＥＯＬメタライゼーション層の上方にあり、第２の方向に交互に配置された金属ラインおよび誘電体ラインの第３のグレーティングを含む。第２の方向は第１の方向と直交している。第２のＢＥＯＬメタライゼーション層の第３のグレーティングの各金属ラインは、第１のＢＥＯＬメタライゼーション層の交互に配置された金属ラインおよび誘電体ラインに対応する第１の誘電体材料および第２の誘電体材料の交互に配置された別個の領域を含む誘電体層上にある。第２のＢＥＯＬメタライゼーション層の第３のグレーティングの各誘電体ラインは、第１の誘電体材料および第２の誘電体材料の交互に配置された別個の領域とは別の第３の誘電体材料の連続領域を含む。
例示的な実施形態２６：第２のＢＥＯＬメタライゼーション層の金属ラインは、第１のＢＥＯＬメタライゼーション層の金属ラインの中心と直接整合され、かつ第２のＢＥＯＬメタライゼーション層の金属ラインの中心と直接整合された中心を有するビアによって、第１のＢＥＯＬメタライゼーション層の金属ラインに電気的に結合されている、例示的な実施形態２５に記載の集積回路構造。
例示的な実施形態２７：第２のＢＥＯＬメタライゼーション層の金属ラインは、第１のＢＥＯＬメタライゼーション層の誘電体ラインの中心と直接整合された中心を有するプラグによって分断されている、例示的な実施形態２５または２６に記載の集積回路構造。
例示的な実施形態２８：第１の誘電体材料、第２の誘電体材料、および第３の誘電体材料のいずれも同じ材料ではない、例示的な実施形態２５、２６、または２７に記載の集積回路構造。
例示的な実施形態２９：第１の誘電材料、第２の誘電材料、および第３の誘電材料のうち２つのみが同じ材料である、例示的な実施形態２５、２６、または２７に記載の集積回路構造。
例示的な実施形態３０：第１の誘電体材料および第２の誘電体材料の交互に配置された別個の領域はシームによって分離されており、第３の誘電体材料の連続領域は、シームによって第１の誘電体材料および第２の誘電体材料の交互に配置された別個の領域から分離されている、例示的な実施形態２５、２６、２７、２８または２９に記載の集積回路構造。
例示的な実施形態３１：第１の誘電体材料、第２の誘電体材料、および第３の誘電体材料のすべてが同じ材料である、例示的な実施形態２５、２６、２７または３０に記載の集積回路構造。
例示的な実施形態３２：第１のグレーティングパターンは一定のピッチを有する、例示的な実施形態２５、２６、２７、２８、２９、３０または３１に記載の集積回路構造。
例示的な実施形態３３：１つまたは複数のゲート電極スタックの両側にあるソース領域またはドレイン領域をさらに含み、ソース領域またはドレイン領域は、複数の半導体本体の上側部分に隣接し、半導体本体の半導体材料とは異なる半導体材料を含む、例示的な実施形態２５、２６、２７、２８、２９、３０、３１または３２に記載の集積回路構造。
例示的な実施形態３４：１つまたは複数のゲート電極スタックの両側にあるソース領域またはドレイン領域をさらに含み、ソース領域またはドレイン領域は、複数の半導体本体の上側部分内にある、例示的な実施形態２５、２６、２７、２８、２９、３０、３１または３２に記載の集積回路構造。
例示的な実施形態３５：１つまたは複数のゲート電極スタックの各々は、高ｋゲート誘電体層および金属ゲート電極を含む、例示的な実施形態２５、２６、２７、２８、２９、３０、３１、３２、３３または３４に記載の集積回路構造。
例示的な実施形態３６：エッチング停止層または追加の誘電体層が、第１のＢＥＯＬメタライゼーション層と第２のＢＥＯＬメタライゼーション層とを分離する、例示的な実施形態２５、２６、２７、２８、２９、３０、３１、３２、３３、３４または３５に記載の集積回路構造。
例示的な実施形態３７：集積回路構造を製造する方法は、基板の上方に複数のバックボーンフィーチャを形成するステップと、複数のバックボーンフィーチャの各々の側壁に沿って第１の組のスペーサを形成するステップであって、第１の組のスペーサは、複数のバックボーンフィーチャの材料組成とは異なる第１の材料組成を有する、ステップと、第１の組のスペーサの各々の側壁に沿って第２の組のスペーサを形成するステップであって、第２の組のスペーサは、第１の材料組成とは異なり、かつ複数のバックボーンフィーチャの材料組成とは異なる第２の材料組成を有する、ステップと、第２の組のスペーサの各々の側壁に沿って第３の組のスペーサを形成するステップであって、第３の組のスペーサは、第１の材料組成とは異なり、かつ第２の材料組成とは異なり、かつ複数のバックボーンフィーチャの材料組成とは異なる第３の材料組成を有する、ステップと、第３の組のスペーサの各々の側壁に沿って、第２の材料組成を有する第４の組のスペーサを形成するステップと、第４の組のスペーサの各々の側壁に横方向に隣接して、第１の材料組成を有する第５の組のスペーサを形成するステップと、第５の組のスペーサを形成した後に、複数のバックボーンフィーチャを除去するステップと、複数のバックボーンフィーチャを除去した後、第１の組のスペーサの各々の側壁に沿って、かつ第５の組のスペーサの各々の側壁に沿って、第２の材料組成を有する第６のスペーサセットを形成するステップと、第６の組のスペーサの隣接するスペーサ対の間の各開口部に最終フィーチャを形成するステップと、ターゲット下地層を形成するために、第１の組のスペーサ、第２の組のスペーサ、第３の組のスペーサ、第４の組のスペーサ、第５の組のスペーサ、第６の組のスペーサ、および最終フィーチャを平坦化するステップと、半導体構造のメタライゼーション層を形成するために、ターゲット下地層を使用するステップと、を含む。
例示的な実施形態３８：複数のバックボーンフィーチャを形成するステップは、標準的なリソグラフィ工程を使用するステップを含む、例示的な実施形態３７に記載の方法。
例示的な実施形態３９：複数のバックボーンフィーチャを形成するステップは、窒化シリコン、酸化シリコン、および炭化シリコンからなる群から選択される材料を含む複数のフィーチャを形成するステップを含む、例示的な実施形態３７または３８に記載の方法。
例示的な実施形態４０：第１の組のスペーサを形成するステップは、原子層堆積（ＡＬＤ）プロセスを使用して、複数のバックボーンフィーチャとコンフォーマルに第１の組のスペーサの材料を堆積させるステップと、複数のバックボーンフィーチャの各々の側壁に沿って第１の組のスペーサを形成するために、第１の組のスペーサの材料を異方性エッチングするステップと、を含む、例示的な実施形態３７、３８または３９に記載の方法。
例示的な実施形態４１：第１の組のスペーサを形成するステップは、複数のバックボーンフィーチャの各々の側壁に沿って第１の組のスペーサの材料を選択的に成長させるステップを含む、例示的な実施形態３７、３８または３９に記載の方法。
例示的な実施形態４２：各最終フィーチャは、第１の組のスペーサ、第２の組のスペーサ、第３の組のスペーサ、第４の組のスペーサ、第５の組のスペーサ、および第６の組のスペーサの各スペーサの横幅より大きい横幅を有する、例示的な実施形態３７、３８、３９、４０または４１に記載の方法。
例示的な実施形態４３：各最終フィーチャは、第６の組のスペーサの隣接するスペーサ対に沿って形成された材料成長の併合によって形成される、例示的な実施形態３７、３８、３９、４０、４１または４２に記載の方法。
例示的な実施形態４４：各最終フィーチャは第３の材料組成を含む、例示的な実施形態３７、３８、３９、４０、４１、４２または４３に記載の方法。
例示的な実施形態４５：半導体構造のメタライゼーション層を形成するためにターゲット下地層を使用するステップは、第１の複数のトレンチを形成するために第１の材料組成のすべての部分を除去するステップと、第１の複数のトレンチ内に第１の複数の導電ラインを形成するステップと、を含む、例示的な実施形態３７、３８、３９、４０、４１、４２、４３または４４に記載の方法。
例示的な実施形態４６：半導体構造のメタライゼーション層を形成するためにターゲット下地層を使用するステップは、第２の複数のトレンチを形成するために第３の材料組成のすべての部分を除去するステップと、第２の複数のトレンチ内に第２の複数の導電ラインを形成するステップと、をさらに含む、例示的な実施形態４５に記載の方法。
例示的な実施形態４７：第１の複数の導電ラインと第２の複数の導電ラインとは同じ組成である、例示的な実施形態４６に記載の方法。
例示的な実施形態４８：第１の複数の導電ラインと第２の複数の導電ラインとは異なる組成である、例示的な実施形態４６に記載の方法。
例示的な実施形態４９：第５の組のスペーサを形成するステップと第６の組のスペーサとを形成するステップの間に、かつ複数のバックボーンフィーチャを除去するステップの前に、追加の２０〜２００組のスペーサを形成するステップをさらに含む、例示的な実施形態３７、３８、３９、４０、４１、４２、４３、４４、４５、４６、４７または４８に記載の方法。
例示的な実施形態５０：集積回路構造を製造するためのターゲット構造は、基板の上方のハードマスク層の上方の、第１の材料組成を有する第１の組のスペーサを含む。第２の組のスペーサは、第１の組のスペーサの各々の外側側壁に沿って、第１の材料組成とは異なる第２の材料組成を有する。第３の組のスペーサは、第２の組のスペーサの各々の側壁に沿って、第１の材料組成とは異なり、かつ第２の材料組成とは異なる第３の材料組成を有する。第４の組のスペーサは、第３の組のスペーサの各々の側壁に沿って、第２の材料組成を有する。第５の組のスペーサは、第４の組のスペーサの各々の側壁に横方向に隣接し、第１の材料組成を有する。第６の組のスペーサは、第１の組のスペーサの各々の内側側壁に沿って、かつ第５の組のスペーサの各々の側壁に沿って、第２の材料組成を有する。最終フィーチャは、第６の組のスペーサの隣接するスペーサ対の間の各開口部内にある。
例示的な実施形態５１：第１の組のスペーサ、第２の組のスペーサ、第３の組のスペーサ、第４の組のスペーサ、第５の組のスペーサ、第６の組のスペーサ、および最終フィーチャは、互いに実質的に同一平面上にある、例示的な実施形態５０に記載のターゲット構造。
例示的な実施形態５２：各最終フィーチャは、第１の組のスペーサ、第２の組のスペーサ、第３の組のスペーサ、第４の組のスペーサ、第５の組のスペーサ、および第６の組のスペーサの各スペーサの横幅より大きい横幅を有する、例示的な実施形態５０または５１に記載のターゲット構造。
例示的な実施形態５３：各最終フィーチャの横幅は６〜１２ナノメートルの範囲内である、例示的な実施形態５２に記載のターゲット構造。
例示的な実施形態５４：各最終フィーチャは、最終フィーチャ内のほぼ中心にシームを有する、例示的な実施形態５０、５１、５２または５３に記載のターゲット構造。
例示的な実施形態５５：各最終フィーチャは第３の材料組成を含む、例示的な実施形態５０、５１、５２、５３または５４に記載のターゲット構造。

Claims (36)

  1. 集積回路構造であって、
    半導体基板の表面から突出し、部分的本体部分によって遮断されたグレーティングパターンを有する複数の半導体本体と、
    前記複数の半導体本体の間にあって前記複数の半導体本体の下側部分に隣接するが、前記複数の半導体本体の上側部分には隣接しないトレンチ分離層であって、前記部分的本体部分の上にあるトレンチ分離層と、
    上部表面上にあり、かつ前記複数の半導体本体の前記上側部分の側壁に横方向に隣接し、かつ前記トレンチ分離層の一部上にある１つまたは複数のゲート電極スタックと、
    前記１つまたは複数のゲート電極スタックの上方にあり、同じ方向に沿って交互に複数配置された第１および第２の導電ラインタイプを含み、前記第１の導電ラインタイプの全組成は前記第２の導電ラインタイプの全組成とは異なる、バックエンドオブラインメタライゼーション層（ＢＥＯＬメタライゼーション層）と、
    を備える集積回路構造。
  2. 前記第１の導電ラインタイプのラインは、あるピッチで離間しており、前記第２の導電ラインタイプのラインは、前記ピッチで離間している、請求項１に記載の集積回路構造。
  3. 前記交互に複数配置された第１および第２の導電ラインタイプは、層間誘電体（ＩＬＤ）層内にある、請求項１または２に記載の集積回路構造。
  4. 前記交互に複数配置された第１および第２の導電ラインタイプのラインは、エアギャップによって分離されている、請求項１から３のいずれか一項に記載の集積回路構造。
  5. 前記第１の導電ラインタイプの前記全組成は銅を含み、前記第２の導電ラインタイプの前記全組成は、Ａｌ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｒｕ、Ｃｏ、Ｎｉ、Ｐｄ、Ｐｔ、Ｃｕ、Ｗ、Ａｇ、Ａｕおよびそれらの合金からなる群から選択される材料を含む、請求項１から４のいずれか一項に記載の集積回路構造。
  6. 前記交互に複数配置された第１および第２の導電ラインタイプのラインの各ラインは、前記各ラインの底部および側壁に沿ってバリア層を備える、請求項１から５のいずれか一項に記載の集積回路構造。
  7. 前記交互に複数配置された第１および第２の導電ラインタイプのラインの各ラインは、前記各ラインの側壁に沿ってではなく、前記各ラインの底部に沿ってバリア層を備える、請求項１から６のいずれか一項に記載の集積回路構造。
  8. 前記交互に複数配置された第１および第２の導電ラインタイプのラインのうち１つまたは複数は、下地のメタライゼーション層に接続された下地のビアに接続され、前記下地のメタライゼーション層は、前記１つまたは複数のゲート電極スタックと前記ＢＥＯＬメタライゼーション層との間にあり、前記交互に複数配置された第１および第２の導電ラインタイプのラインのうち１つまたは複数は、誘電体プラグによって遮断されている、請求項１から７のいずれか一項に記載の集積回路構造。
  9. 前記グレーティングパターンは一定のピッチを有する、請求項１から８のいずれか一項に記載の集積回路構造。
  10. 前記１つまたは複数のゲート電極スタックの両側にあるソース領域またはドレイン領域をさらに備え、前記ソース領域または前記ドレイン領域は、前記複数の半導体本体の前記上側部分に隣接し、前記複数の半導体本体の半導体材料とは異なる前記半導体材料を含む、請求項１から９のいずれか一項に記載の集積回路構造。
  11. 前記１つまたは複数のゲート電極スタックの両側にあるソース領域またはドレイン領域をさらに備え、前記ソース領域または前記ドレイン領域は、前記複数の半導体本体の前記上側部分内にある、請求項１から１０のいずれか一項に記載の集積回路構造。
  12. 前記１つまたは複数のゲート電極スタックの各々は、高ｋゲート誘電体層および金属ゲート電極を備える、請求項１から１１のいずれか一項に記載の集積回路構造。
  13. 前記第１の導電ラインタイプは、前記第２の導電ラインタイプの上側表面の金属組成とは異なる金属組成の上側表面を有する、請求項１から１２のいずれか一項に記載の集積回路構造。
  14. 集積回路構造であって、
    半導体基板の表面から突出し、部分的本体部分によって遮断されたグレーティングパターンを有する複数の半導体本体と、
    前記複数の半導体本体の間にあって前記複数の半導体本体の下側部分に隣接するが、前記複数の半導体本体の上側部分には隣接しないトレンチ分離層であって、前記部分的本体部分の上にあるトレンチ分離層と、
    上部表面上にあり、かつ前記複数の半導体本体の前記上側部分の側壁に横方向に隣接し、かつ前記トレンチ分離層の一部上にある１つまたは複数のゲート電極スタックと、
    前記１つまたは複数のゲート電極スタックの上方にあり、同じ方向に沿って交互に複数配置された第１および第２の導電ラインタイプを含むバックエンドオブラインメタライゼーション層（ＢＥＯＬメタライゼーション層）であって、前記交互に複数配置された第１および第２の導電ラインタイプのラインの各ラインは、前記各ラインの側壁に沿ってではなく、前記各ラインの底部に沿ってバリア層を備える、バックエンドオブラインメタライゼーション層（ＢＥＯＬメタライゼーション層）と、
    を備える集積回路構造。
  15. 前記第１の導電ラインタイプのラインは、あるピッチで離間しており、前記第２の導電ラインタイプのラインは、前記ピッチで離間している、請求項１４に記載の集積回路構造。
  16. 前記交互に複数配置された第１および第２の導電ラインタイプは、層間誘電体（ＩＬＤ）層内にある、請求項１４または１５に記載の集積回路構造。
  17. 前記交互に複数配置された第１および第２の導電ラインタイプのラインは、エアギャップによって分離されている、請求項１４から１６のいずれか一項に記載の集積回路構造。
  18. 前記第１の導電ラインタイプの全組成は、前記第２の導電ラインタイプの全組成と同じである、請求項１４から１７のいずれか一項に記載の集積回路構造。
  19. 前記第１の導電ラインタイプの全組成は銅を含み、前記第２の導電ラインタイプの全組成は、Ａｌ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｒｕ、Ｃｏ、Ｎｉ、Ｐｄ、Ｐｔ、Ｃｕ、Ｗ、Ａｇ、Ａｕおよびそれらの合金からなる群から選択される材料を含む、請求項１４から１８のいずれか一項に記載の集積回路構造。
  20. 前記交互に複数配置された第１および第２の導電ラインタイプのラインのうち１つまたは複数は、下地のメタライゼーション層に接続された下地のビアに接続され、前記下地のメタライゼーション層は、前記１つまたは複数のゲート電極スタックと前記ＢＥＯＬメタライゼーション層との間にあり、前記交互に複数配置された第１および第２の導電ラインタイプのラインのうち１つまたは複数は、誘電体プラグによって遮断されている、請求項１４から１９のいずれか一項に記載の集積回路構造。
  21. 前記グレーティングパターンは一定のピッチを有する、請求項１４から２０のいずれか一項に記載の集積回路構造。
  22. 前記１つまたは複数のゲート電極スタックの両側にあるソース領域またはドレイン領域をさらに備え、前記ソース領域または前記ドレイン領域は、前記複数の半導体本体の前記上側部分に隣接し、前記複数の半導体本体の半導体材料とは異なる前記半導体材料を含む、請求項１４から２１のいずれか一項に記載の集積回路構造。
  23. 前記１つまたは複数のゲート電極スタックの両側にあるソース領域またはドレイン領域をさらに備え、前記ソース領域または前記ドレイン領域は、前記複数の半導体本体の前記上側部分内にある、請求項１４から２２のいずれか一項に記載の集積回路構造。
  24. 前記１つまたは複数のゲート電極スタックの各々は、高ｋゲート誘電体層および金属ゲート電極を備える、請求項１４から２３のいずれか一項に記載の集積回路構造。
  25. 集積回路構造であって、
    半導体基板の表面から突出し、部分的本体部分によって遮断された第１のグレーティングパターンを有する複数の半導体本体と、
    前記複数の半導体本体の間にあって前記複数の半導体本体の下側部分に隣接するが、前記複数の半導体本体の上側部分には隣接しないトレンチ分離層であって、前記部分的本体部分の上にあるトレンチ分離層と、
    上部表面上にあり、かつ前記複数の半導体本体の前記上側部分の側壁に横方向に隣接し、かつ前記トレンチ分離層の一部上にある１つまたは複数のゲート電極スタックと、
    １つまたは複数のゲート電極スタックの上方にあり、第１の方向に交互に配置された金属ラインおよび誘電体ラインの第２のグレーティングを備える第１のバックエンドオブラインメタライゼーション層（第１のＢＥＯＬメタライゼーション層）と、
    前記第１のＢＥＯＬメタライゼーション層の上方にあり、前記第１の方向と直交する第２の方向に交互に配置された金属ラインおよび誘電体ラインの第３のグレーティングを備える第２のＢＥＯＬメタライゼーション層と、を備え、前記第２のＢＥＯＬメタライゼーション層の前記第３のグレーティングの各金属ラインは、前記第１のＢＥＯＬメタライゼーション層の前記交互に配置された金属ラインおよび誘電体ラインに対応する第１の誘電体材料および第２の誘電体材料の交互に配置された別個の領域を備える誘電体層上にあり、前記第２のＢＥＯＬメタライゼーション層の前記第３のグレーティングの各誘電体ラインは、前記第１の誘電体材料および前記第２の誘電体材料の前記交互に配置された別個の領域とは別の第３の誘電体材料の連続領域を備える、集積回路構造。
  26. 前記第２のＢＥＯＬメタライゼーション層の金属ラインは、前記第１のＢＥＯＬメタライゼーション層の金属ラインの中心と直接整合され、かつ前記第２のＢＥＯＬメタライゼーション層の前記金属ラインの中心と直接整合された中心を有するビアによって、前記第１のＢＥＯＬメタライゼーション層の前記金属ラインに電気的に結合されている、請求項２５に記載の集積回路構造。
  27. 前記第２のＢＥＯＬメタライゼーション層の金属ラインは、前記第１のＢＥＯＬメタライゼーション層の誘電体ラインの中心と直接整合された中心を有するプラグによって分断されている、請求項２５または２６に記載の集積回路構造。
  28. 前記第１の誘電体材料、前記第２の誘電体材料、および前記第３の誘電体材料のいずれも同じ材料ではない、請求項２５から２７のいずれか一項に記載の集積回路構造。
  29. 前記第１の誘電体材料、前記第２の誘電体材料、および前記第３の誘電体材料のうち２つのみが同じ材料である、請求項２５から２８のいずれか一項に記載の集積回路構造。
  30. 前記第１の誘電体材料および前記第２の誘電体材料の前記交互に配置された別個の領域はシームによって分離されており、前記第３の誘電体材料の前記連続領域は、シームによって前記第１の誘電体材料および前記第２の誘電体材料の前記交互に配置された別個の領域から分離されている、請求項２５から２９のいずれか一項に記載の集積回路構造。
  31. 前記第１の誘電体材料、前記第２の誘電体材料、および前記第３の誘電体材料のすべてが同じ材料である、請求項２５から３０のいずれか一項に記載の集積回路構造。
  32. 前記第１のグレーティングパターンは一定のピッチを有する、請求項２５から３１のいずれか一項に記載の集積回路構造。
  33. 前記１つまたは複数のゲート電極スタックの両側にあるソース領域またはドレイン領域をさらに備え、前記ソース領域または前記ドレイン領域は、前記複数の半導体本体の前記上側部分に隣接し、前記複数の半導体本体の半導体材料とは異なる前記半導体材料を含む、請求項２５から３２のいずれか一項に記載の集積回路構造。
  34. 前記１つまたは複数のゲート電極スタックの両側にあるソース領域またはドレイン領域をさらに備え、前記ソース領域または前記ドレイン領域は、前記複数の半導体本体の前記上側部分内にある、請求項２５から３３のいずれか一項に記載の集積回路構造。
  35. 前記１つまたは複数のゲート電極スタックの各々は、高ｋゲート誘電体層および金属ゲート電極を備える、請求項２５から３４のいずれか一項に記載の集積回路構造。
  36. エッチング停止層または追加の誘電体層が、前記第１のＢＥＯＬメタライゼーション層と前記第２のＢＥＯＬメタライゼーション層とを分離する、請求項２５から３５のいずれか一項に記載の集積回路構造。
JP2019527458A 2016-12-23 2016-12-23 高度なリソグラフィおよび自己組織化デバイス Active JP6923277B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021122723A JP7251040B2 (ja) 2016-12-23 2021-07-27 高度なリソグラフィおよび自己組織化デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2016/068586 WO2018118092A1 (en) 2016-12-23 2016-12-23 Advanced lithography and self-assembled devices

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021122723A Division JP7251040B2 (ja) 2016-12-23 2021-07-27 高度なリソグラフィおよび自己組織化デバイス

Publications (2)

Publication Number Publication Date
JP2020515029A JP2020515029A (ja) 2020-05-21
JP6923277B2 true JP6923277B2 (ja) 2021-08-25

Family

ID=62627078

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019527458A Active JP6923277B2 (ja) 2016-12-23 2016-12-23 高度なリソグラフィおよび自己組織化デバイス
JP2021122723A Active JP7251040B2 (ja) 2016-12-23 2021-07-27 高度なリソグラフィおよび自己組織化デバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021122723A Active JP7251040B2 (ja) 2016-12-23 2021-07-27 高度なリソグラフィおよび自己組織化デバイス

Country Status (7)

Country Link
US (4) US10892223B2 (ja)
JP (2) JP6923277B2 (ja)
KR (1) KR20190090372A (ja)
CN (2) CN110337715B (ja)
BR (1) BR112019010217A2 (ja)
DE (1) DE112016007542T5 (ja)
WO (1) WO2018118092A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180242465A1 (en) * 2017-02-23 2018-08-23 Lawrence Livermore National Security, Llc Fabrication of metal nanowire meshes over large areas by shear-alignment of block copolymers
FI128376B (en) * 2017-06-02 2020-04-15 Dispelix Oy Process for the preparation of a diffractive grating with varying efficiency and a diffraction grating
WO2019190463A1 (en) * 2018-03-26 2019-10-03 Intel Corporation Multifunctional molecules for selective polymer formation on conductive surfaces and structures resulting therefrom
US11158507B2 (en) * 2018-06-22 2021-10-26 Applied Materials, Inc. In-situ high power implant to relieve stress of a thin film
KR20220086697A (ko) 2018-06-29 2022-06-23 일루미나, 인코포레이티드 플로우 셀
US11335598B2 (en) * 2018-06-29 2022-05-17 Intel Corporation Grating replication using helmets and topographically-selective deposition
US10790195B2 (en) 2018-07-31 2020-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Elongated pattern and formation thereof
US11398415B2 (en) * 2018-09-19 2022-07-26 Intel Corporation Stacked through-silicon vias for multi-device packages
US11004791B2 (en) 2019-04-12 2021-05-11 Advanced Micro Devices, Inc. Semiconductor chip with stacked conductor lines and air gaps
US11270935B2 (en) * 2019-07-18 2022-03-08 International Business Machines Corporation Metallization layer formation process
US11062943B2 (en) * 2019-08-09 2021-07-13 International Business Machines Corporation Top via interconnects with wrap around liner
US20210090991A1 (en) * 2019-09-24 2021-03-25 Intel Corporation Integrated circuit structures having linerless self-forming barriers
US11094590B1 (en) 2020-03-09 2021-08-17 International Business Machines Corporation Structurally stable self-aligned subtractive vias
CN113644048B (zh) * 2020-04-27 2023-12-22 联华电子股份有限公司 半导体元件及其制造方法
TWI828985B (zh) * 2020-06-10 2024-01-11 美商應用材料股份有限公司 完全自對準減法蝕刻
EP3922596A1 (en) * 2020-06-12 2021-12-15 Imec VZW A method for processing a semiconductor device with two closely spaced gates
US11569166B2 (en) * 2020-08-31 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
EP4044219A3 (en) * 2020-12-21 2022-08-31 INTEL Corporation Via opening rectification using lamellar triblock copolymer, polymer nanocomposite, or mixed epitaxy
US11901286B2 (en) * 2021-01-28 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Diagonal via pattern and method
US11482454B2 (en) 2021-02-17 2022-10-25 Tokyo Electron Limited Methods for forming self-aligned contacts using spin-on silicon carbide

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172387B1 (en) * 1998-05-04 2001-01-09 Micron Technology, Inc. Semiconductor interconnection structure and method
US6974729B2 (en) 2002-07-16 2005-12-13 Interuniversitair Microelektronica Centrum (Imec) Integrated semiconductor fin device and a method for manufacturing such device
US7488650B2 (en) 2005-02-18 2009-02-10 Infineon Technologies Ag Method of forming trench-gate electrode for FinFET device
JP5147330B2 (ja) * 2006-08-25 2013-02-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20090200683A1 (en) * 2008-02-13 2009-08-13 International Business Machines Corporation Interconnect structures with partially self aligned vias and methods to produce same
US8283653B2 (en) * 2009-12-23 2012-10-09 Intel Corporation Non-planar germanium quantum well devices
US8362572B2 (en) 2010-02-09 2013-01-29 Taiwan Semiconductor Manufacturing Co., Ltd. Lower parasitic capacitance FinFET
CN103534600A (zh) 2011-03-29 2014-01-22 大陆-特韦斯贸易合伙股份公司及两合公司 用于测量电动车辆中供电电压的设备
US8614144B2 (en) * 2011-06-10 2013-12-24 Kabushiki Kaisha Toshiba Method for fabrication of interconnect structure with improved alignment for semiconductor devices
US8561003B2 (en) * 2011-07-29 2013-10-15 Synopsys, Inc. N-channel and P-channel finFET cell architecture with inter-block insulator
KR20230057484A (ko) 2011-12-22 2023-04-28 인텔 코포레이션 반도체 구조
US9153440B2 (en) * 2012-03-23 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a semiconductor device
US20130256425A1 (en) 2012-03-27 2013-10-03 Alfonso M. Misuraca, SR. Self cleaning eductor
US9461143B2 (en) 2012-09-19 2016-10-04 Intel Corporation Gate contact structure over active gate and method to fabricate same
US9054215B2 (en) * 2012-12-18 2015-06-09 Intel Corporation Patterning of vertical nanowire transistor channel and gate with directed self assembly
JP5802233B2 (ja) * 2013-03-27 2015-10-28 株式会社東芝 パターン形成方法
EP3796371A3 (en) 2013-09-27 2021-10-06 INTEL Corporation Self-aligned via and plug patterning for back end of line (beol) interconnects
SG11201601323XA (en) 2013-09-27 2016-03-30 Intel Corp Previous layer self-aligned via and plug patterning for back end of line (beol) interconnects
WO2015047318A1 (en) 2013-09-27 2015-04-02 Intel Corporation Subtractive self-aligned via and plug patterning for back end of line (beol) interconnects
US9041217B1 (en) * 2013-12-18 2015-05-26 Intel Corporation Self-aligned via patterning with multi-colored photobuckets for back end of line (BEOL) interconnects
US9236342B2 (en) * 2013-12-18 2016-01-12 Intel Corporation Self-aligned via and plug patterning with photobuckets for back end of line (BEOL) interconnects
US9831306B2 (en) * 2013-12-19 2017-11-28 Intel Corporation Self-aligned gate edge and local interconnect and method to fabricate same
US9209077B2 (en) 2013-12-20 2015-12-08 Intel Corporation Diagonal hardmasks for improved overlay in fabricating back end of line (BEOL) interconnects
KR102195230B1 (ko) * 2014-06-03 2020-12-24 삼성전자주식회사 정전기 보호 소자
WO2015191102A1 (en) 2014-06-13 2015-12-17 Intel Corporation Unidirectional metal on layer with ebeam
WO2015191106A1 (en) 2014-06-13 2015-12-17 Intel Corporation Ebeam non-universal cutter
US9548201B2 (en) * 2014-06-20 2017-01-17 Applied Materials, Inc. Self-aligned multiple spacer patterning schemes for advanced nanometer technology
CN105322013B (zh) * 2014-07-17 2020-04-07 联华电子股份有限公司 半导体元件及其形成方法
KR102326376B1 (ko) * 2014-11-28 2021-11-17 삼성전자주식회사 키 패턴들의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
CN106298519A (zh) * 2015-05-15 2017-01-04 联华电子股份有限公司 形成半导体结构的方法
EP3311404A4 (en) 2015-06-22 2019-02-20 INTEL Corporation INVERSION OF PICTURE SHADES WITH DIELECTRIC USING ASCENDING RETICULATION FOR INTERCONNECTIONS OF FINAL MANUFACTURING UNITS (BEOL)
WO2017044106A1 (en) 2015-09-10 2017-03-16 Intel Corporation Self-aligned isotropic etch of pre-formed vias and plugs for back end of line (beol) interconnects
CN108352304B (zh) * 2015-09-24 2022-03-08 东京毅力科创株式会社 形成用于亚分辨率衬底图案化的刻蚀掩模的方法
TWI675406B (zh) 2015-10-07 2019-10-21 聯華電子股份有限公司 半導體元件及其製作方法
US10522402B2 (en) 2015-12-16 2019-12-31 Intel Corporation Grid self-aligned metal via processing schemes for back end of line (BEOL) interconnects and structures resulting therefrom
WO2017111923A1 (en) 2015-12-21 2017-06-29 Intel Corporation Approaches for measuring overlay, dose or focus on pre-patterned hardmask structures using scanning electron microscopy (sem)
WO2017111925A1 (en) 2015-12-21 2017-06-29 Intel Corporation Multi-pitch or variable pitch grating structures for overlay, dose or focus information extraction
WO2017111924A1 (en) 2015-12-21 2017-06-29 Intel Corporation Grating based plugs and cuts for feature end formation for back end of line (beol) interconnects and structures resulting therefrom
US10950501B2 (en) 2015-12-21 2021-03-16 Intel Corporation Triblock copolymers for self-aligning vias or contacts
US10319625B2 (en) 2015-12-22 2019-06-11 Intel Corporation Metal via processing schemes with via critical dimension (CD) control for back end of line (BEOL) interconnects and the resulting structures
WO2017111868A1 (en) 2015-12-23 2017-06-29 Intel Corporation Approaches for patterning metal line ends for back end of line (beol) interconnects
WO2017111770A1 (en) 2015-12-23 2017-06-29 Intel Corporation Transistor with dual-gate spacer
WO2017171717A1 (en) 2016-03-28 2017-10-05 Intel Corporation Aligned pitch-quartered patterning for lithography edge placement error advanced rectification
WO2017171715A1 (en) 2016-03-28 2017-10-05 Intel Corporation Pitch division patterning approaches with increased overlay margin for back end of line (beol) interconnect fabrication and structures resulting therefrom
WO2017171796A1 (en) 2016-03-31 2017-10-05 Intel Corporation Aperture size modulation to enhance ebeam patterning resolution
JP6714801B2 (ja) 2016-03-31 2020-07-01 インテル・コーポレーション 高分解能のフォトマスク又はレチクル及びその製造方法
WO2017176282A1 (en) 2016-04-08 2017-10-12 Intel Corporation Two-stage bake photoresist with releasable quencher
US10804141B2 (en) 2016-05-27 2020-10-13 Intel Corporation Damascene plug and tab patterning with photobuckets for back end of line (BEOL) spacer-based interconnects
US10867853B2 (en) 2016-05-27 2020-12-15 Intel Corporation Subtractive plug and tab patterning with photobuckets for back end of line (BEOL) spacer-based interconnects
US11011463B2 (en) 2016-07-01 2021-05-18 Intel Corporation Dielectric helmet-based approaches for back end of line (BEOL) interconnect fabrication and structures resulting therefrom
CN109983564B (zh) * 2016-11-16 2023-05-02 东京毅力科创株式会社 亚分辨率衬底图案化的方法

Also Published As

Publication number Publication date
CN110337715A (zh) 2019-10-15
US10892223B2 (en) 2021-01-12
US20240071917A1 (en) 2024-02-29
CN110337715B (zh) 2023-08-25
DE112016007542T5 (de) 2019-09-12
US20200066629A1 (en) 2020-02-27
BR112019010217A2 (pt) 2019-08-27
US11373950B2 (en) 2022-06-28
JP7251040B2 (ja) 2023-04-04
JP2020515029A (ja) 2020-05-21
US20220262722A1 (en) 2022-08-18
US20210082800A1 (en) 2021-03-18
US11854787B2 (en) 2023-12-26
WO2018118092A1 (en) 2018-06-28
CN117219572A (zh) 2023-12-12
KR20190090372A (ko) 2019-08-01
JP2021170670A (ja) 2021-10-28

Similar Documents

Publication Publication Date Title
JP6923277B2 (ja) 高度なリソグラフィおよび自己組織化デバイス
TWI540621B (zh) 用於後段製程(beol)互連之前層自對準通孔及插塞圖案化
CN110060972B (zh) 用于后段(beol)互连的自对准过孔及插塞图案化
US9625815B2 (en) Exposure activated chemically amplified directed self-assembly (DSA) for back end of line (BEOL) pattern cutting and plugging
KR20160137972A (ko) 광 지원형 금속 원자층 퇴적(ald) 및 화학 기상 퇴적(cvd)을 위한 전구체 및 프로세스 설계
TW201708232A (zh) 用於沉積第二或第三列過渡金屬薄膜之固有選擇性前驅物
TWI705482B (zh) 用於後段製程（ｂｅｏｌ）互連的預形成通孔和插塞的自對準等向蝕刻
US10892184B2 (en) Photobucket floor colors with selective grafting
EP3238234A1 (en) Photodefinable alignment layer for chemical assisted patterning
JP5333978B2 (ja) パターンを形成する方法
TWI766949B (zh) 先進微影及自聚合裝置
TWI806638B (zh) 先進微影及自聚合裝置
US20220130719A1 (en) Differential hardmasks for modulation of electrobucket sensitivity
TW202411153A (zh) 先進微影及自聚合裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210629

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210727

R150 Certificate of patent or registration of utility model

Ref document number: 6923277

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150