JP6920316B2 - レーザ装置およびレーザアニール装置 - Google Patents
レーザ装置およびレーザアニール装置 Download PDFInfo
- Publication number
- JP6920316B2 JP6920316B2 JP2018537746A JP2018537746A JP6920316B2 JP 6920316 B2 JP6920316 B2 JP 6920316B2 JP 2018537746 A JP2018537746 A JP 2018537746A JP 2018537746 A JP2018537746 A JP 2018537746A JP 6920316 B2 JP6920316 B2 JP 6920316B2
- Authority
- JP
- Japan
- Prior art keywords
- ops
- optical path
- laser
- path length
- delayed optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005224 laser annealing Methods 0.000 title claims description 45
- 230000003287 optical effect Effects 0.000 claims description 344
- 230000003111 delayed effect Effects 0.000 claims description 286
- 238000000137 annealing Methods 0.000 claims description 21
- 239000010409 thin film Substances 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 12
- 230000001174 ascending effect Effects 0.000 claims description 5
- 238000004364 calculation method Methods 0.000 description 36
- 230000000052 comparative effect Effects 0.000 description 25
- 101100456571 Mus musculus Med12 gene Proteins 0.000 description 23
- 229910021417 amorphous silicon Inorganic materials 0.000 description 22
- 230000000694 effects Effects 0.000 description 22
- 238000000034 method Methods 0.000 description 21
- 238000012546 transfer Methods 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 239000013078 crystal Substances 0.000 description 14
- 239000010408 film Substances 0.000 description 13
- 239000000758 substrate Substances 0.000 description 13
- 230000007423 decrease Effects 0.000 description 8
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 239000002245 particle Substances 0.000 description 6
- 230000002238 attenuated effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 238000007711 solidification Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- -1 Polyethylene terephthalate Polymers 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 230000003685 thermal hair damage Effects 0.000 description 2
- 229910004261 CaF 2 Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005345 coagulation Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67115—Apparatus for thermal treatment mainly by radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
- B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
- B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
- B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/352—Working by laser beam, e.g. welding, cutting or boring for surface treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mechanical Engineering (AREA)
- Plasma & Fusion (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- High Energy & Nuclear Physics (AREA)
- Electromagnetism (AREA)
- Recrystallisation Techniques (AREA)
- Lasers (AREA)
Description
曲げが可能なフレキシブルディスプレイやフレキシブルコンピュータに対する要求が高まりつつある。そのため、PET(Polyethylene terephthalate)などのプラスティック基板上に高品質な半導体薄膜を形成する技術の確立が求められている。
成するためには、これらの基板に熱損傷を与えることなく半導体薄膜の結晶化を行う必要がある。ディスプレイに用いられるガラス基板では400℃、集積回路では400℃、プラスティック基板であるPETでは200℃以下のプロセス温度が求められている。
ΔT75%×c≦L(1)≦ΔT25%×c・・・・・式(A)
ここで、ΔTa%は、レーザ発振器から出力され、OPS装置に入射するパルスレーザ光の入力波形において、光強度がピーク値に対してa%の値を示す位置の時間全幅であり、cは光速である。
1.概要
2.比較例に係るレーザアニール装置
2.1 レーザアニール装置の構成
2.2 レーザアニール装置の動作
2.3 レーザ装置の詳細
2.3.1 光学パルスストレッチャ(OPS:Optical Pulse Stretcher)を有するレーザ装置の構成
2.3.2 OPSの詳細
2.4 課題
3.第1実施形態のレーザ装置およびこれを用いるレーザアニール装置
3.1 構成
3.2 OPS装置の作用
3.3 OPS装置の効果
3.4 XeFエキシマレーザの実施例
3.5 その他
4.第2実施形態のレーザ装置およびこれを用いるレーザアニール装置
4.1 構成
4.2 OPS装置の作用
4.3 効果
4.4 XeFエキシマレーザの実施例1
4.5 XeFエキシマレーザの実施例2
4.6 変形例(第1〜第n個のOPSで構成されるOPS装置)
4.7 その他
5.第3実施形態のレーザ装置およびこれを用いるレーザアニール装置
5.1 構成
5.2 動作
5.3 XeFエキシマレーザ、MOPA方式、1段構成のOPS装置の実施例
5.3.1 構成
5.3.2 作用
5.3.3 効果
5.4 放電タイミング遅延時間DSDT、パルスエネルギ、TISパルス時間幅ΔTTISの関係
5.5 MOPA方式とOPS装置の組合せによるパルス時間幅の変動抑制
5.5.1 MOPA方式とOPS装置の組合せにおける出力波形
5.5.2 TISパルス時間幅ΔTTISの変動抑制の効果
5.5.3 その他
6.各種条件の好ましい範囲
6.1 遅延光路長L(1)のより好ましい範囲
6.2 ビームスプリッタの反射率RBの好ましい範囲
6.3 遅延光路長L(1)の好ましい範囲
6.4 その他
本開示は、半導体薄膜の結晶化のために、半導体薄膜にパルスレーザ光を照射してアニールするレーザアニール装置に用いられる、レーザアニール用レーザ装置に関する。
2.1 レーザアニール装置の構成
図1は、比較例に係るレーザアニール装置の構成を概略的に示す。レーザアニール装置は、レーザ装置3と、アニール装置4とを備えている。レーザ装置3とアニール装置4は光路管(図示せず)によって接続されている。
アニールを行う場合には、まず、被照射物31がXYZステージ28にセットされる。アニール制御部32は、XYZステージ28を制御して、被照射物31のX軸方向とY軸方向の位置を調整することにより、転写光学系18の結像位置に被照射物31を移動する。
2.3.1 光学パルスストレッチャ(OPS:Optical Pulse Stretcher)を有するレーザ装置の構成
図2は、レーザ装置3の具体的構成を示す。レーザ装置3は、レーザ発振器であるマスターオシレータMOと、OPS41と、パルスエネルギ計測部63と、シャッタ64と、レーザ制御部66とを含んでいる。
図3に示すように、マスターオシレータMOから出力されたパルスレーザ光PLは、OPS41内のビームスプリッタ42に入射する。ビームスプリッタ42に入射したパルスレーザ光PLのうち一部は、ビームスプリッタ42を透過し、遅延光路を周回していない0周回光PS0としてOPS41から出力される。
レーザアニールによってアモルファスシリコン膜を結晶化して生成される多結晶シリコン膜は、多数の結晶により構成されるが、各結晶の粒径が大きいことが好ましい。これは、例えば、多結晶シリコン膜をTFTのチャネルに用いる場合において、各結晶の粒径が大きい程、チャネル内における結晶間の界面の数が小さくなり、界面で生じるキャリアの散乱が減少するためである。すなわち、多結晶シリコン膜の各結晶の粒径が大きい程、キャリア移動度が高く、TFTのスイッチング特性が向上する。
Imr=I12min/I1max×100・・・式(2)
光強度I1maxは、図4に示すように、出力波形OPSにおいて、1つ目のピークにおける光強度のピーク値である最大値であり、光強度I12minは、1つ目と2つ目のピーク間の谷間の光強度の最小値である。すなわち、光強度比Imrは、1つ目のピークの光強度に対する、1つ目と2つ目のピーク間の谷間の光強度の割合を示す。
3.1 構成
図5は、第1実施形態に係るレーザアニール装置の構成を概略的に示す。第1実施形態のレーザアニール装置は、図1を参照しながら説明した比較例のレーザアニール装置のレーザ装置3に代えて、レーザ装置3Aを備えている。第1実施形態のレーザ装置3Aと、比較例に係るレーザ装置3との相違点は、OPS41に代えて、OPS41Aが設けられている点である。OPS41Aは、請求項における第1のOPSに相当する。第1実施形態のレーザ装置3Aにおいては、1つのOPS41AによってOPS装置が構成される。他の構成は、レーザ装置3と同様であるので、同一の構成については同一の符号を付して説明を省略し、以下、相違点を中心に説明する。
ΔT75%×c≦L(1)≦ΔT25%×c・・・・・式(3)
ここで、ΔTa%は、マスターオシレータMO(レーザ発振器に相当)から出力され、OPS41A(第1のOPSを有するOPS装置に相当)に入射するパルスレーザ光のパルス時間幅である。ΔTa%は、TISパルス時間幅ΔTTISと同様に、パルスレーザ光のパルス時間幅を表す指標の1つであるが、TISパルス時間幅ΔTTISと異なり、次のように定義される。
図7に示すグラフは、OPS41Aの遅延光路長L(1)=ΔT75%×cとした場合のストレッチ後の出力波形OPSを示す。図7に示すとおり、遅延光路長L(1)=ΔT75%×cとすると、OPS41Aから出力される各周回光PSの時間差がパルス全幅ΔT75%となる。光速c=0.3m/nsとして計算する。パルス全幅ΔT75%=6.8nsの場合は、遅延光路長L(1)=2.04mである。
以上で説明したとおり、第1のOPSおよびOPS装置に相当するOPS41Aの遅延光路長L(1)を、ΔT75%×c≦L(1)≦ΔT25%×c(上記式(3))の範囲とすることで、光強度の落ち込みを抑制できる。すなわち、光強度比Imrを高くしながら、パルス時間幅を伸ばすことができる。この結果、パルスレーザ光の照射中において、溶融状態のアモルファスシリコンの再凝固が抑制されて、多結晶シリコンの結晶の粒径を大きくする効果が得られる。
図11は、マスターオシレータMOのレーザ媒質としてXeFを使用したXeFエキシマレーザに係る実施例のグラフを示す。本実施例において、マスターオシレータMOから出力され、OPS41Aに入射するパルスレーザ光の入力波形は、図11に示す入力波形X−ORGである。図11において、各出力波形X−OPSは、図10に示した各出力波形OPSと同様に、入力波形X−ORGのパルス全幅に基づいてOPS41Aの遅延光路長L(1)を設定して、計算した出力波形である。
第1実施形態のレーザアニール装置において、OPS41Aによって構成されるOPS装置が、マスターオシレータMOとパルスエネルギ計測部63の間に配置されている例で説明したが、OPS装置は他の位置に配置されてもよい。例えば、OPS装置は、レーザ装置3に配置されていなくてもよく、レーザ装置3とアニール装置4の間のパルスレーザ光の光路上に配置してもよい。また、OPS装置は、例えば、アニール装置4のスリット16(図1参照)の前段位置など、アニール装置4の内部に配置されてもよい。
4.1 構成
図12は、第2実施形態に係るレーザアニール装置の構成を概略的に示す。第2実施形態のレーザアニール装置は、図5に示す第1実施形態のレーザアニール装置のレーザ装置3Aに代えて、レーザ装置3Bを備えている。第2実施形態のレーザ装置3Bと、第1実施形態に係るレーザ装置3Aとの相違点は、OPS装置に含まれるOPS41Aの数であり、第2実施形態のレーザ装置3Bは、OPS41Aが複数設けられている。第2実施形態のレーザ装置3BのOPS装置は、第1のOPS41A1、第2のOPS41A2および第3のOPS41A3を含み、3つのOPS41AでOPS装置が構成される。他の構成は、第1実施形態のレーザ装置3Aと同様であるので、同一の構成については同一の符号を付して説明を省略し、以下、相違点を中心に説明する。
L(k)=2×L(k−1)・・・・式(4)
ここで、k=2以上n以下である。nは2以上の整数である。
図13は、第1〜第3の3段のOPS41A1〜41A3を使用した場合の出力波形OPSの推移を示す。図13において、第1のOPS41A1の遅延光路長L(1)は、入力波形ORGのパルス全幅ΔT75%×cに設定されている。そのため、第1のOPS41A1に入力波形ORGが入射すると、遅延光路を経由せずに出力する0周回光PS0に続いて、ΔT75%の間隔を開けて、1周回光PS1、2周回光PS2・・・とパルス光が出力される。これらの周回光PSが合成されて、入力波形ORGの出力波形OPS1となる。
以上説明したとおり、図15A〜図15Cに示すように、各出力波形OPS123は、図4に示した比較例の出力波形OPSよりも、光強度比Imrを高くしながら、パルス時間幅を伸ばすことができる。
図16A〜図16Cは、マスターオシレータMOのレーザ媒質としてXeFを使用したXeFエキシマレーザに係る実施例1のグラフを示す。本実施例1において、マスターオシレータMOから出力され、第1のOPS41Aに入射するパルスレーザ光の入力波形は、図11と同様の入力波形X−ORGである。
図17に示すXeFエキシマレーザの実施例2は、遅延光路長L(1)、L(2)、L(3)の設定が、XeFエキシマレーザの実施例1と異なる。その他のレーザアニール装置の構成は同様である。
図19に示すOPS装置141のように、複数段構成のOPS装置を使用する場合は、OPSの数は3つに限らず、2つ以上の第1〜第n個のOPSで構成されていればよい。本例において、OPS装置141は、第1のOPS41A1、第2のOPS41A2、・・・第kのOPS41Ak、・・・および第nのOPS41Anのn個のOPSで構成される。
複数段構成のOPS装置を使用する場合において、上記例では、第1〜第n個のOPS41Aは、レーザ発振器であるマスターオシレータMO側から、遅延光路長Lが短い順番で配置されている。しかし、複数のOPS41Aは、遅延光路長Lが短い順番で配置しなくてもよい。例えば、遅延光路長Lが長い順番で配置してもよいし、第2のOPS41A2、第1のOPS41A1、第3のOPS41A3のように、遅延光路長Lの順番とは無関係に配置してもよい。複数のOPS41Aがどのような順番で配置されていても、パルス時間幅を伸ばす効果や光強度比Imrを改善する効果は、同じである。
5.1 構成
図20は、第3実施形態に係るレーザアニール装置の構成を概略的に示す。第3実施形態のレーザアニール装置は、図12に示す第2実施形態のレーザアニール装置のレーザ装置3Bに代えて、レーザ装置3Cを備えている。第3実施形態のレーザ装置3Cと、第2実施形態に係るレーザ装置3Bとの相違点は、レーザ装置3Cは、レーザ発振器であるマスターオシレータMOに加えて、増幅器PAを有している点である。このようなレーザ装置3Cは、MOPA方式とも呼ばれる。レーザ装置3CのOPS装置141は、レーザ装置3Bと同様の3段構成のOPS装置である。他の構成は、第2実施形態のレーザ装置3Bと同様であるので、同一の構成については同一の符号を付して説明を省略し、以下、相違点を中心に説明する。
レーザ制御部66は、アニール装置4から発光トリガ信号を受信すると、マスターオシレータMOから出力されたパルスレーザ光が増幅器PAで増幅されるように、マスターオシレータMOと増幅器PAのそれぞれのスイッチ74aをオンするタイミングを制御する。レーザ制御部66は、マスターオシレータMOおよび増幅器PAのそれぞれのレーザチャンバ71の放電タイミングを各放電センサ81からの検出信号に基づいて検出する。
5.3.1 構成
図21は、MOPA方式のレーザ装置3Cにおいて、レーザ媒質としてXeFを使用するXeFエキシマレーザの実施例を示す。本例において、OPS装置141は、第1のOPS41A1のみで構成される1段構成のOPS装置である。
レーザ装置3Cにおいて、OPS装置141に入射するパルスレーザ光の入力波形MP−ORGは、増幅器PAで増幅されたパルスレーザ光の出力波形である。後述するようにMOPA方式においては、放電タイミング遅延時間DSDTの変動に応じてTISパルス時間幅ΔTTISが変動する。本例は、放電タイミング遅延時間DSDT=15nsの場合の入力波形MP−ORGに基づいて計算した出力波形MP−OPSを示す。本例の入力波形MP−ORGにおいて、TISパルス時間幅ΔTTIS=24.6nsである。
図21において、TISパルス時間幅ΔTTISは、入力波形MP−ORGにおいてΔTTIS=24.6ns、ΔT25%の出力波形MP−OPSにおいてΔTTIS=61.4ns、ΔT50%の出力波形MP−OPSにおいてΔTTIS=51.2ns、ΔT75%の出力波形MP−OPSにおいてΔTTIS=38.3nsである。一方、図21において、ΔT25%の出力波形MP−OPSは、各出力波形X−OPSの中で1つ目と2つ目のピーク間の光強度の落ち込みが最大となる。このΔT25%の出力波形MP−OPSにおいても、図4に係る比較例と比較して、ピーク間の光強度の落ち込みは抑制されている。ΔT25%の出力波形MP−OPSの光強度比Imrは約38%以上であり、図4に係る比較例と比較して、光強度比Imrが改善している。
図22Aのグラフは、MOPA形式のレーザ装置3Cにおいて、放電タイミング遅延時間DSDTとパルスエネルギの関係を示す。図22Bのグラフは、MOPA形式のレーザ装置3Cにおいて、放電タイミング遅延時間DSDTとTISパルス時間幅ΔTTISの関係を示す。TISパルス時間幅ΔTTISは、マスターオシレータMOから出力された後、増幅器PAで増幅されたパルスレーザ光の出力波形のTISパルス時間幅ΔTTISである。
5.5.1 MOPA方式とOPS装置の組合せにおける出力波形
図23A〜図23Cは、MOPA方式のレーザ装置3Cにおいて、放電タイミング遅延時間DSDTが変動した場合のOPS装置141からの出力波形の変化を示す。本例は、レーザ媒質としてXeFを使用するXeFエキシマレーザの実施例である。
(1)OPS装置の段数:1段構成
(2)遅延光路長L(1)=3.5m
(3)TISパルス時間幅ΔTTIS=45.8ns
ここで、DSDT=10nsの場合の入力波形MP−ORGのパルス全幅ΔT25%=16.4ns、パルス全幅ΔT50%=12ns、パルス全幅ΔT75%=7.6nsである。ΔT25%×c=4.92m、ΔT75%×c=2.28mである。したがって、遅延光路長L(1)の設定値3.5mは、ΔT75%×c≦L(1)≦ΔT25%×cの条件を満たす。
(1)OPS装置の段数:2段構成
(2)遅延光路長L(1)=3.5m
遅延光路長L(2)=2×L(1)=2×2.5m=7m
(3)TISパルス時間幅ΔTTIS=89.0ns
(1)OPS装置の段数:3段構成
(2)遅延光路長L(1)=3.5m
遅延光路長L(2)=2×L(1)=2×3.5m=7m
遅延光路長L(3)=2×L(2)=2×7m=14m
(3)TISパルス時間幅ΔTTIS=166.8ns
(1)OPS装置の段数:1段構成
(2)遅延光路長L(1)=3.5m
(3)TISパルス時間幅ΔTTIS=46.8ns
ここで、DSDT=15nsの場合の入力波形MP−ORGのパルス全幅ΔT25%=19.8ns、パルス全幅ΔT50%=13.7ns、パルス全幅ΔT75%=8nsである。ΔT25%×c=19.8ns×0.3m/ns=5.95m、ΔT75%×c=8ns×0.3m/ns=2.40mである。したがって、遅延光路長L(1)の設定値3.5mは、ΔT75%×c≦L(1)≦ΔT25%×cの条件を満たす。
(1)OPS装置の段数:2段構成
(2)遅延光路長L(1)=3.5m
遅延光路長L(2)=2×L(1)=2×2.5m=7m
(3)TISパルス時間幅ΔTTIS=89.5ns
(1)OPS装置の段数:3段構成
(2)遅延光路長L(1)=3.5m
遅延光路長L(2)=2×L(1)=2×3.5m=7m
遅延光路長L(3)=2×L(2)=2×7m=14m
(3)TISパルス時間幅ΔTTIS=166.6ns
(1)OPS装置の段数:1段構成
(2)遅延光路長L(1)=3.5m
(3)TISパルス時間幅ΔTTIS=48.3ns
ここで、DSDT=20nsの場合の入力波形MP−ORGのパルス全幅ΔT25%=24.4ns、パルス全幅ΔT50%=18.4ns、パルス全幅ΔT75%=10.8nsである。ΔT25%×c=7.32m、ΔT75%×c=3.24mである。したがって、遅延光路長L(1)の設定値3.5mは、ΔT75%×c≦L(1)≦ΔT25%×cの条件を満たす。
(1)OPS装置の段数:2段構成
(2)遅延光路長L(1)=3.5m
遅延光路長L(2)=2×L(1)=2×2.5m=7m
(3)TISパルス時間幅ΔTTIS=90.7ns
(1)OPS装置の段数:3段構成
(2)遅延光路長L(1)=3.5m
遅延光路長L(2)=2×L(1)=2×3.5m=7m
遅延光路長L(3)=2×L(2)=2×7m=14m
(3)TISパルス時間幅ΔTTIS=167.8ns
図22Bに示したように、MOPA方式の場合、放電タイミング遅延時間DSDTが10ns〜20nの間で変動すると、増幅器PAから出力されるパルスレーザ光の出力波形のTISパルス時間幅ΔTTISは、22.1ns〜28.1nsの範囲で変動する。増幅器PAから出力されるパルスレーザ光の出力波形は、図23A〜図23Cにおける、OPS装置141に対する入力波形MP−ORGに相当する。すなわち、OPS装置141に入射前の入力波形MP−ORGは、放電タイミング遅延時間DSDTの変動に応じてTISパルス時間幅ΔTTISも、約6nsの範囲で変動する。
図23A〜図23Cのすべての出力波形MP−OPSにおいて、光強度比Imrは50%以上である。このため、MOPA方式とOPS装置を組み合わせた本例においても、光強度比Imrを改善しつつ、パルス時間幅を伸ばすことができる。これにより、多結晶シリコンの粒径を大きくする効果も期待できる。
6.1 遅延光路長L(1)のより好ましい範囲
図25は、第3実施形態に示すレーザ装置3Cのレーザ媒質としてKrFを使用した、MOPA方式のKrFエキシマレーザの実施例を示す。図25は、入力波形KrMP−ORGに基づいて計算した出力波形KrMP−OPSを示す。第1のOPSの遅延光路長L(1)は、ΔT75%×c≦L(1)≦ΔT25%×c(式(3))の範囲で設定される。
図25において、入力波形KrMP−ORGの条件は次のとおりである。
(1)放電タイミング遅延時間DSDT=20ns
(2)TISパルス時間幅ΔTTIS=29.3ns
(3)パルス全幅ΔT25%=21.6ns
パルス全幅ΔT50%=12.4ns
パルス全幅ΔT75%=5.2ns
(1)OPS装置の段数:1段構成
(2)遅延光路長L(1)=ΔT25%×c=21.6ns×0.3m/ns=6.48m
(3)TISパルス時間幅ΔTTIS=67.4ns
(1)OPS装置の段数:1段構成
(2)遅延光路長L(1)=ΔT50%×c=12.4ns×0.3m/ns=3.72m
(3)TISパルス時間幅ΔTTIS=51.8ns
(1)OPS装置の段数:1段構成
(2)遅延光路長L(1)=ΔT75%×c=5.2ns×0.3m/ns=1.54m
(3)TISパルス時間幅ΔTTIS=38.4ns
ΔT65%×c≦L(1)≦ΔT40%×c・・・・式(5)
遅延光路長L(1)が、式(5)の条件を満たす範囲にあれば、50%以上の光強度比を維持しながら、パルス時間幅を伸ばすことができる。このため、遅延光路長L(1)は、上記式(3)の条件を満たす範囲であることに加えて、式(5)の条件を満たす範囲であることがさらに好ましい。
図27Aに示すグラフは、MOPA方式のKrFエキシマレーザを例に、ビームスプリッタの反射率を変化させた場合の出力波形KrMP−OPSの変化を示す。図27Aに示す入力波形KrMP−ORGは、KrFエキシマレーザに係る実機で計測したデータに基づく波形である。入力波形KrMP−ORGは、放電タイミング遅延時間DSDT=20nsの場合の入力波形であり、TISパルス時間幅ΔTTIS=29.3nsである。
(1)OPS装置の段数:1段構成
(2)遅延光路長L(1)=入力波形KrMP−ORGのパルス全幅ΔT50%×C=12.4ns×0.3m/ns=3.72m
(3)ビームスプリッタの反射率RB
出力波形KrMP−OPS50%の反射率RB=50%
出力波形KrMP−OPS60%の反射率RB=60%
出力波形KrMP−OPS70%の反射率RB=70%
40%≦RB≦65%・・・式(6)
図28〜図30は、MOPA方式のKrFエキシマレーザを例に、遅延光路長LおよびOPS装置の段数を変化させた場合の出力波形KrMP−OPSを示す。図28〜図30に示す入力波形KrMP−ORGは、図27Aに示した入力波形KrMP−ORGと同様に、放電タイミング遅延時間DSDT=20nsの場合の入力波形であり、TISパルス時間幅ΔTTIS=29.3nsである。
A1:ΔT25%の出力波形KrMP−OPS1
(1)OPS装置の段数:1段構成
(2)遅延光路長L(1)=ΔT25%×c=19.8ns×0.3m/ns=6.48m
(3)TISパルス時間幅ΔTTIS=67.4ns
A2:ΔT25%の出力波形KrMP−OPS12、係数=1.8
(1)OPS装置の段数:2段構成
(2)遅延光路長L(1)=ΔT25%×c=6.48m
遅延光路長L(2)=1.8×L(1)=1.8×6.48m=11.66m
(3)TISパルス時間幅ΔTTIS=135.6ns
A3:ΔT25%の出力波形KrMP−OPS123、係数=1.8
(1)OPS装置の段数:3段構成
(2)遅延光路長L(1)=ΔT25%×c=6.48m
遅延光路長L(2)=1.8×L(1)=11.66m
遅延光路長L(3)=1.8×L(2)=1.8×11.66m=21m
(3)TISパルス時間幅ΔTTIS=252.8ns
B1:ΔT25%の出力波形KrMP−OPS1
(1)OPS装置の段数:1段構成
(2)遅延光路長L(1)=ΔT25%×c=6.48m
(3)TISパルス時間幅ΔTTIS=67.4ns
B2:ΔT25%の出力波形KrMP−OPS12、係数=2.0
(1)OPS装置の段数:2段構成
(2)遅延光路長L(1)=ΔT25%×c=6.48m
遅延光路長L(2)=2.0×L(1)=2.0×6.48m=12.96m
(3)TISパルス時間幅ΔTTIS=138.3ns
B3:ΔT25%の出力波形KrMP−OPS123、係数=2.0
(1)OPS装置の段数:3段構成
(2)遅延光路長L(1)=ΔT25%×c=6.48m
遅延光路長L(2)=2.0×L(1)=12.96m
遅延光路長L(3)=2.0×L(2)=2.0×12.96m=25.92m
(3)TISパルス時間幅ΔTTIS=265.7ns
C1:ΔT25%の出力波形KrMP−OPS1
(1)OPS装置の段数:1段構成
(2)遅延光路長L(1)=ΔT25%×c=6.48m
(3)TISパルス時間幅ΔTTIS=67.4ns
C2:ΔT25%の出力波形KrMP−OPS12、係数=2.2
(1)OPS装置の段数:2段構成
(2)遅延光路長L(1)=ΔT25%×c=6.48m
遅延光路長L(2)=2.2×L(1)=2.2×6.48m=14.26m
(3)TISパルス時間幅ΔTTIS=147ns
C3:ΔT25%の出力波形KrMP−OPS123、係数=2.2
(1)OPS装置の段数:3段構成
(2)遅延光路長L(1)=ΔT25%×c=6.48m
遅延光路長L(2)=2.2×L(1)=14.26m
遅延光路長L(3)=2.2×L(2)=2.2×14.26m=31.26m
(3)TISパルス時間幅ΔTTIS=313.6ns
A1:ΔT50%の出力波形KrMP−OPS1
(1)OPS装置の段数:1段構成
(2)遅延光路長L(1)=ΔT50%×c=12.4ns×0.3m/ns=3.72m
(3)TISパルス時間幅ΔTTIS=51.8ns
A2:ΔT50%の出力波形KrMP−OPS12、係数=1.8
(1)OPS装置の段数:2段構成
(2)遅延光路長L(1)=ΔT50%×c=3.72m
遅延光路長L(2)=1.8×L(1)=1.8×3.72m=6.7m
(3)TISパルス時間幅ΔTTIS=90.1ns
A3:ΔT50%の出力波形KrMP−OPS123、係数=1.8
(1)OPS装置の段数:3段構成
(2)遅延光路長L(1)=ΔT50%×c=3.72m
遅延光路長L(2)=1.8×L(1)=6.7m
遅延光路長L(3)=1.8×L(2)=1.8×6.7m=12m
(3)TISパルス時間幅ΔTTIS=158.6ns
B1:ΔT50%の出力波形KrMP−OPS1
(1)OPS装置の段数:1段構成
(2)遅延光路長L(1)=ΔT50%×c=3.72m
(3)TISパルス時間幅ΔTTIS=51.8ns
B2:ΔT50%の出力波形KrMP−OPS12、係数=2.0
(1)OPS装置の段数:2段構成
(2)遅延光路長L(1)=ΔT50%×c=3.72m
遅延光路長L(2)=2.0×L(1)=2.0×3.72m=7.44m
(3)TISパルス時間幅ΔTTIS=93.8ns
B3:ΔT50%の出力波形KrMP−OPS123、係数=2.0
(1)OPS装置の段数:3段構成
(2)遅延光路長L(1)=ΔT50%×c=3.72m
遅延光路長L(2)=2.0×L(1)=7.44m
遅延光路長L(3)=2.0×L(2)=2.0×7.44m=14.88m
(3)TISパルス時間幅ΔTTIS=176.5ns
C1:ΔT50%の出力波形KrMP−OPS1
(1)OPS装置の段数:1段構成
(2)遅延光路長L(1)=ΔT50%×c=3.72m
(3)TISパルス時間幅ΔTTIS=51.8ns
C2:ΔT50%の出力波形KrMP−OPS12、係数=2.2
(1)OPS装置の段数:2段構成
(2)遅延光路長L(1)=ΔT50%×c=3.72m
遅延光路長L(2)=2.2×L(1)=2.2×3.72m=8.18m
(3)TISパルス時間幅ΔTTIS=99.7ns
C3:ΔT50%の出力波形KrMP−OPS123、係数=2.2
(1)OPS装置の段数:3段構成
(2)遅延光路長L(1)=ΔT50%×c=3.72m
遅延光路長L(2)=2.2×L(1)=8.18m
遅延光路長L(3)=2.2×L(2)=2.2×8.18=18m
(3)TISパルス時間幅ΔTTIS=205.4ns
A1:ΔT75%の出力波形KrMP−OPS1
(1)OPS装置の段数:1段構成
(2)遅延光路長L(1)=ΔT75%×c=5.2ns×0.3m/ns=1.54m
(3)TISパルス時間幅ΔTTIS=38.4ns
A2:ΔT75%の出力波形KrMP−OPS12、係数=1.8
(1)OPS装置の段数:2段構成
(2)遅延光路長L(1)=ΔT75%×c=1.54m
遅延光路長L(2)=1.8×L(1)=1.8×1.54m=2.77m
(3)TISパルス時間幅ΔTTIS=51.8ns
A3:ΔT75%の出力波形KrMP−OPS123、係数=1.8
(1)OPS装置の段数:3段構成
(2)遅延光路長L(1)=ΔT75%×c=1.54m
遅延光路長L(2)=1.8×L(1)=2.77m
遅延光路長L(3)=1.8×L(2)=1.8×2.77m=4.99m
(3)TISパルス時間幅ΔTTIS=77.2ns
B1:ΔT75%の出力波形KrMP−OPS1
(1)OPS装置の段数:1段構成
(2)遅延光路長L(1)=ΔT75%×c=1.54m
(3)TISパルス時間幅ΔTTIS=38.4ns
B2:ΔT75%の出力波形KrMP−OPS12、係数=2.0
(1)OPS装置の段数:2段構成
(2)遅延光路長L(1)=ΔT50%×c=1.54m
遅延光路長L(2)=2.0×L(1)=2.0×1.54m=3.08m
(3)TISパルス時間幅ΔTTIS=53.9ns
B3:ΔT75%の出力波形KrMP−OPS123、係数=2.0
(1)OPS装置の段数:3段構成
(2)遅延光路長L(1)=ΔT75%×c=1.54m
遅延光路長L(2)=2.0×L(1)=3.08m
遅延光路長L(3)=2.0×L(2)=2.0×3.08m=6.16m
(3)TISパルス時間幅ΔTTIS=87.7ns
C1:ΔT75%の出力波形KrMP−OPS1
(1)OPS装置の段数:1段構成
(2)遅延光路長L(1)=ΔT75%×c=1.54m
(3)TISパルス時間幅ΔTTIS=38.4ns
C2:ΔT75%の出力波形KrMP−OPS12、係数=2.2
(1)OPS装置の段数:2段構成
(2)遅延光路長L(1)=ΔT75%×c=1.54m
遅延光路長L(2)=2.2×L(1)=2.2×1.54m=3.39m
(3)TISパルス時間幅ΔTTIS=56.1ns
C3:ΔT75%の出力波形KrMP−OPS123、係数=2.2
(1)OPS装置の段数:3段構成
(2)遅延光路長L(1)=ΔT75%×c=1.54m
遅延光路長L(2)=2.2×L(1)=3.39m
遅延光路長L(3)=2.2×L(2)=2.2×3.39=7.45m
(3)TISパルス時間幅ΔTTIS=98.4ns
OPS装置が第1のOPSに加えて直列に配置された第2〜第nのOPSを含む場合において、
第kのOPSの遅延光路長L(k)は、以下の式(7)に示す条件を満たす。
1.8×L(k−1)≦L(k)≦2.2×L(k−1)・・・・式(7)
ここで、k=2以上n以下である。
図32は、遅延光路長L(1)、L(2)、L(3)を、式(4)の条件を満たすように設定した、MOPA方式のKrFエキシマレーザの実施例である。KrMP−ORGは、放電タイミング遅延時間DSDT=15nsの場合の波形である。
Claims (16)
- レーザアニールに用いられるレーザ装置は、以下を備える:
A.パルスレーザ光を出力するレーザ発振器;
B.前記レーザ発振器から出力された前記パルスレーザ光の光路上に配置され、入射した前記パルスレーザ光の一部を透過して、他の一部を、遅延光路を周回させて出力することにより、前記パルスレーザ光のパルス時間幅をストレッチする第1のOPSを含むOPS装置であって、前記第1のOPSの前記遅延光路の長さである遅延光路長L(1)が、以下の式(B)の範囲にあるOPS装置。
ΔT 65% ×c≦L(1)≦ΔT 40% ×c・・・・・式(B)
ここで、ΔTa%は、前記レーザ発振器から出力され、前記OPS装置に入射するパルスレーザ光の入力波形において、光強度がピーク値に対してa%の値を示す位置の時間全幅であり、cは光速である。 - 請求項1に記載のレーザ装置であって、
前記OPS装置は、前記第1のOPSに加えて、前記第1のOPSに直列に配置された第2から第nのOPSを含み、
第kのOPSの遅延光路長L(k)は、以下の式(C)に示す条件を満たす。
1.8×L(k−1)≦L(k)≦2.2×L(k−1)・・・・式(C)
ここで、k=2以上n以下である。 - 請求項2に記載のレーザ装置であって、
前記遅延光路長L(k)は、以下の式(D)に示す条件を満たす。
L(k)=2×L(k−1)・・・・式(D) - 請求項1に記載のレーザ装置であって、
前記第1のOPSは、前記パルスレーザ光の一部を透過して、他の一部を前記遅延光路に向けて反射するビームスプリッタを含んでおり、前記ビームスプリッタの反射率は、40%以上65%以下の範囲内である。 - 請求項2に記載のレーザ装置であって、
前記第1から第nのOPSは、前記レーザ発振器側から、前記遅延光路長が短い順番で配置されている。 - 請求項1に記載のレーザ装置であって、以下をさらに含む:
C.前記レーザ発振器と前記OPS装置との間の光路上に配置される増幅器。 - 請求項6に記載のレーザ装置であって、
前記OPS装置は、前記第1のOPSに加えて、前記第1のOPSに直列に配置された第2から第nのOPSを含み、
第kのOPSの遅延光路長L(k)は、以下の式(C)に示す条件を満たす。
1.8×L(k−1)≦L(k)≦2.2×L(k−1)・・・・式(C)
ここで、k=2以上n以下である。 - 請求項7に記載のレーザ装置であって、
前記遅延光路長L(k)は、以下の式(D)に示す条件を満たす。
L(k)=2×L(k−1)・・・・式(D) - 前記請求項6に記載のレーザ装置であって、
前記第1のOPSは、前記パルスレーザ光の一部を透過して、他の一部を前記遅延光路に向けて反射するビームスプリッタを含んでおり、前記ビームスプリッタの反射率は、40%以上65%以下の範囲内である。 - 請求項7に記載のレーザ装置であって、
前記第1から第nのOPSは、前記レーザ発振器側から、前記遅延光路長Lが短い順番で配置されている。 - レーザアニール装置は、以下を備える:
A.パルスレーザ光を出力するレーザ発振器を含むレーザ装置;
B.前記レーザ発振器から出力された前記パルスレーザ光の光路上に配置され、入射した前記パルスレーザ光の一部を透過して、他の一部を、遅延光路を周回させて出力することにより、前記パルスレーザ光のパルス時間幅をストレッチする第1のOPSを含むOPS装置であって、前記第1のOPSの前記遅延光路の長さである遅延光路長L(1)が、以下の式(B)の範囲にあるOPS装置;及び
C.前記OPS装置によりストレッチされた前記パルスレーザ光を用いて半導体薄膜をアニールするアニール装置。
ΔT 65% ×c≦L(1)≦ΔT 40% ×c・・・・・式(B)
ここで、ΔTa%は、前記レーザ発振器から出力され、前記OPS装置に入射するパルスレーザ光の入力波形において、光強度がピーク値に対してa%の値を示す位置の時間全幅であり、cは光速である。 - 請求項11に記載のレーザアニール装置であって、
前記OPS装置は、前記第1のOPSに加えて、前記第1のOPSに直列に配置された第2から第nのOPSを含み、
第kのOPSの遅延光路長L(k)は、以下の式(C)に示す条件を満たす。
1.8×L(k−1)≦L(k)≦2.2×L(k−1)・・・・式(C)
ここで、k=2以上n以下である。 - 請求項12に記載のレーザアニール装置であって、
前記遅延光路長L(k)は、以下の式(D)に示す条件を満たす。
L(k)=2×L(k−1)・・・・式(D) - 請求項11に記載のレーザアニール装置であって、
前記第1のOPSは、前記パルスレーザ光の一部を透過して、他の一部を前記遅延光路に向けて反射するビームスプリッタを含んでおり、前記ビームスプリッタの反射率は、40%以上65%以下の範囲内である。 - 請求項12に記載のレーザアニール装置であって、
前記第1から第nのOPSは、前記レーザ発振器側から、前記遅延光路長が短い順番で配置されている。 - 請求項11に記載のレーザアニール装置であって、以下をさらに含む:
D.前記レーザ発振器と前記OPS装置との間の光路上に配置される増幅器。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2016/076103 WO2018047220A1 (ja) | 2016-09-06 | 2016-09-06 | レーザ装置およびレーザアニール装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018047220A1 JPWO2018047220A1 (ja) | 2019-06-27 |
JP6920316B2 true JP6920316B2 (ja) | 2021-08-18 |
Family
ID=61561972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018537746A Active JP6920316B2 (ja) | 2016-09-06 | 2016-09-06 | レーザ装置およびレーザアニール装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20190157120A1 (ja) |
JP (1) | JP6920316B2 (ja) |
CN (1) | CN109564857B (ja) |
WO (1) | WO2018047220A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9498845B2 (en) * | 2007-11-08 | 2016-11-22 | Applied Materials, Inc. | Pulse train annealing method and apparatus |
JP7482225B2 (ja) * | 2020-05-27 | 2024-05-13 | ギガフォトン株式会社 | レーザ装置及び電子デバイスの製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI295380B (en) * | 2005-05-26 | 2008-04-01 | Cymer Inc | Systems and methods for implementing an interaction between a laser shaped as a line beam and a film deposited on a substrate |
US7888620B2 (en) * | 2006-07-31 | 2011-02-15 | Electro Scientific Industries, Inc. | Reducing coherent crosstalk in dual-beam laser processing system |
JP5214662B2 (ja) * | 2010-04-29 | 2013-06-19 | 株式会社日本製鋼所 | 多結晶シリコン薄膜の製造方法 |
US20120260847A1 (en) * | 2011-04-12 | 2012-10-18 | Coherent Gmbh | Amorphous silicon crystallization using combined beams from multiple oscillators |
US8569187B2 (en) * | 2011-06-24 | 2013-10-29 | Applied Materials, Inc. | Thermal processing apparatus |
JP6167358B2 (ja) * | 2012-03-30 | 2017-07-26 | 株式会社ブイ・テクノロジー | レーザアニール装置及びレーザアニール方法 |
JP6270820B2 (ja) * | 2013-03-27 | 2018-01-31 | 国立大学法人九州大学 | レーザアニール装置 |
CN105206517A (zh) * | 2014-06-24 | 2015-12-30 | 上海微电子装备有限公司 | 一种脉宽展宽激光退火装置 |
-
2016
- 2016-09-06 CN CN201680088082.7A patent/CN109564857B/zh active Active
- 2016-09-06 WO PCT/JP2016/076103 patent/WO2018047220A1/ja active Application Filing
- 2016-09-06 JP JP2018537746A patent/JP6920316B2/ja active Active
-
2019
- 2019-01-29 US US16/261,338 patent/US20190157120A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20190157120A1 (en) | 2019-05-23 |
JPWO2018047220A1 (ja) | 2019-06-27 |
CN109564857B (zh) | 2023-05-16 |
WO2018047220A1 (ja) | 2018-03-15 |
CN109564857A (zh) | 2019-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10651049B2 (en) | Laser annealing device | |
KR100709651B1 (ko) | 반도체 박막의 제조 방법 및 반도체 박막 제조 장치 | |
US7063999B2 (en) | Thin film processing method and thin film processing apparatus including controlling the cooling rate to control the crystal sizes | |
KR102163606B1 (ko) | 레이저 어닐링 장치 | |
KR100713750B1 (ko) | 반도체 박막의 제조 방법 및 제조 장치 | |
JP2001127003A (ja) | レーザ照射装置 | |
US20180019141A1 (en) | Laser system and laser annealing apparatus | |
US7223644B2 (en) | Method and apparatus for producing polycrystalline silicon film and method of manufacturing semiconductor device and thin-film transistor | |
JP6920316B2 (ja) | レーザ装置およびレーザアニール装置 | |
JP5678333B2 (ja) | レーザアニール方法及び装置 | |
JP2001326190A (ja) | 薄膜処理方法及び薄膜処理装置 | |
JP5214662B2 (ja) | 多結晶シリコン薄膜の製造方法 | |
WO2021240682A1 (ja) | レーザ装置、パルス幅伸長装置及び電子デバイスの製造方法 | |
JP3289681B2 (ja) | 半導体薄膜の形成方法、パルスレーザ照射装置、および半導体装置 | |
JP2002217103A (ja) | レーザアニール方法 | |
JP4425758B2 (ja) | 注入同期型レーザ装置及び注入同期型レーザ装置のスペクトル線幅調整方法 | |
JP2002158186A (ja) | レーザアニール方法およびその装置 | |
US20150048062A1 (en) | Dynamic optical valve for mitigating non-uniform heating in laser processing | |
KR101764876B1 (ko) | 폴리실리콘 증착 방법 및 이를 위한 증착 장치 | |
KR101764877B1 (ko) | 폴리실리콘 증착 방법 및 이를 위한 증착 장치 | |
JP5068975B2 (ja) | レーザアニール技術、半導体膜、半導体装置、及び電気光学装置 | |
WO2020179056A1 (ja) | 半導体結晶薄膜の製造方法、及びレーザアニールシステム | |
JPH1012950A (ja) | パルスガスレーザ発振装置、レーザアニール装置、半導体装置の製造方法、及び半導体装置 | |
JPH09213651A (ja) | 半導体薄膜の製造装置および半導体薄膜の製造方法 | |
JP2006135192A (ja) | 半導体デバイスの製造方法と製造装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200911 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210629 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210726 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6920316 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |