JP6920316B2 - レーザ装置およびレーザアニール装置 - Google Patents

レーザ装置およびレーザアニール装置 Download PDF

Info

Publication number
JP6920316B2
JP6920316B2 JP2018537746A JP2018537746A JP6920316B2 JP 6920316 B2 JP6920316 B2 JP 6920316B2 JP 2018537746 A JP2018537746 A JP 2018537746A JP 2018537746 A JP2018537746 A JP 2018537746A JP 6920316 B2 JP6920316 B2 JP 6920316B2
Authority
JP
Japan
Prior art keywords
ops
optical path
laser
path length
delayed optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018537746A
Other languages
English (en)
Other versions
JPWO2018047220A1 (ja
Inventor
田中 智史
智史 田中
若林 理
理 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gigaphoton Inc
Original Assignee
Gigaphoton Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gigaphoton Inc filed Critical Gigaphoton Inc
Publication of JPWO2018047220A1 publication Critical patent/JPWO2018047220A1/ja
Application granted granted Critical
Publication of JP6920316B2 publication Critical patent/JP6920316B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67115Apparatus for thermal treatment mainly by radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/352Working by laser beam, e.g. welding, cutting or boring for surface treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Lasers (AREA)

Description

本開示は、レーザ装置およびレーザアニール装置に関する。
ガラス基板を用いたフラットパネルディスプレイの駆動素子には薄膜トランジス(TFT:Thin Film Transistor)が用いられている。高精細ディスプレイの実現には、駆動力の高いTFTの作製が必要となる。TFTのチャネル材である半導体薄膜には、多結晶シリコンやIGZO(Indium gallium zinc oxide)などが用いられている。多結晶シリコンやIGZOは、アモルファスシリコンよりもキャリア移動度が高く、トランジスタのオン/オフ特性に優れている。
また、半導体薄膜は、より高機能なデバイスを実現する3D−ICへの適用も期待されている。3D−ICは、集積回路デバイスの最上層にセンサや増幅回路、CMOS回路などの能動素子を形成することにより実現される。そのため、より高品質な半導体薄膜を製造する技術が求められている。
さらに、情報端末機器の多様化にともない、小型・軽量で消費電力が少なく自由に折り
曲げが可能なフレキシブルディスプレイやフレキシブルコンピュータに対する要求が高まりつつある。そのため、PET(Polyethylene terephthalate)などのプラスティック基板上に高品質な半導体薄膜を形成する技術の確立が求められている。
ガラス基板上、集積回路上、あるいはプラスティック基板上に高品質な半導体薄膜を形
成するためには、これらの基板に熱損傷を与えることなく半導体薄膜の結晶化を行う必要がある。ディスプレイに用いられるガラス基板では400℃、集積回路では400℃、プラスティック基板であるPETでは200℃以下のプロセス温度が求められている。
半導体薄膜の下地基板に熱損傷を与えることなく結晶化を行う技術としてレーザアニール法が用いられている。この方法では、熱拡散による基板への損傷を抑制するため、上層の半導体薄膜で吸収されるパルス紫外レーザ光が用いられる。
半導体薄膜がシリコンである場合には、波長351nmのXeFエキシマレーザ、波長308nmのXeClエキシマレーザ、波長248nmのKrFエキシマレーザなどが用いられる。これら紫外領域のガスレーザは、固体レーザと比較してレーザ光の干渉性が低く、レーザ光照射面でのエネルギ均一性に優れ、高いパルスエネルギで広い領域を均一にアニールできるという特徴を有する。
WO2014/156818号 特表2008−546188号公報 米国特許公開2012/0260847号公報
概要
本開示の1つの観点に係るレーザアニールに用いられるレーザ装置は、A.パルスレーザ光を出力するレーザ発振器、およびOPS装置を備える。OPS装置は、レーザ発振器から出力されたパルスレーザ光の光路上に配置され、入射した前記パルスレーザ光の一部を透過して、他の一部を、遅延光路を周回させて出力することにより、パルスレーザ光のパルス時間幅をストレッチする第1のOPSを含むOPS装置であって、第1のOPSの前記遅延光路の長さである遅延光路長L(1)が、以下の式(A)の範囲にある。
ΔT75%×c≦L(1)≦ΔT25%×c・・・・・式(A)
ここで、ΔTa%は、レーザ発振器から出力され、OPS装置に入射するパルスレーザ光の入力波形において、光強度がピーク値に対してa%の値を示す位置の時間全幅であり、cは光速である。
本開示のいくつかの実施形態を、単なる例として、添付の図面を参照して以下に説明する。
図1は、比較例に係るレーザアニール装置の構成を概略的に示す。 図2は、比較例のレーザ装置の構成を概略的に示す。 図3は、OPSの作用の説明図である。 図4は、比較例に係るOPS装置への入力波形とOPS装置からの出力波形である。 図5は、第1実施形態に係るレーザ装置の構成を示す。 図6は、パルス全幅の説明図である。 図7は、遅延光路長L(1)がΔT75%×cの場合のパルスレーザ光を示す。 図8は、遅延光路長L(2)がΔT50%×cの場合のパルスレーザ光を示す。 図9は、遅延光路長L(3)がΔT25%×cの場合のパルスレーザ光を示す。 図10は、ガウシアン波形の入力波形と出力波形である。 図11は、XeFエキシマレーザの入力波形と出力波形である。 図12は、第2実施形態に係る3段構成のOPS装置を有するレーザ装置を概略的に示す。 図13は、3段構成のOPS装置の作用の説明図である。 図14は、3段構成のOPS装置の出力波形である。 図15Aは、L(1)がΔT75%×cの出力波形である。 図15Bは、L(1)がΔT50%×cの出力波形である。 図15Cは、L(1)がΔT25%×cの出力波形である。 図16Aは、XeFエキシマレーザにおける、L(1)がΔT75%×cの出力波形である。 図16Bは、XeFエキシマレーザにおける、L(1)がΔT50%×cの出力波形である。 図16Cは、XeFエキシマレーザにおける、L(1)がΔT25%×cの出力波形である。 図17は、XeFエキシマレーザにおける、L(1)が3.5mの出力波形である。 図18は、OPS装置の段数とTISパルス時間幅の関係を示すグラフである。 図19は、複数段のOPS装置の構成図である。 図20は、第3実施形態に係るMOPA方式のレーザ装置を概略的に示す。 図21は、第3実施形態の1つの実施例の出力波形である。 図22Aは、放電タイミング遅延時間DSDTとパルスエネルギの関係を示すグラフである。 図22Bは、放電タイミング遅延時間DSDTとTISパルス時間幅の関係を示すグラフである。 図23Aは、第3実施形態において、放電タイミング遅延時間DSDT=10nsの場合の出力波形である。 図23Bは、第3実施形態において、放電タイミング遅延時間DSDT=15nsの場合の出力波形である。 図23Cは、第3実施形態において、放電タイミング遅延時間DSDT=20nsの場合の出力波形である。 図24は、図22Bとは別の、放電タイミング遅延時間DSDTとTISパルス時間幅の関係を示すグラフである。 図25は、KrFエキシマレーザの実施例の出力波形である。 図26は、遅延光路長L(1)と光強度比Imrの関係を示すグラフである。 図27Aは、ビームスプリッタの反射率RBを変化させた場合の出力波形である。 図27Bは、反射率RBと光強度等の関係を示すグラフである。 図27Cは、反射率RBとTISパルス時間幅の関係を示すグラフである。 図28Aは、L(1)=ΔT25%×c、L(k)=1.8×L(k−1)の条件で遅延光路長を設定した場合の出力波形である。 図28Bは、L(1)=ΔT25%×c、L(k)=2.0×L(k−1)の条件で遅延光路長を設定した場合の出力波形である。 図28Cは、L(1)=ΔT25%×c、L(k)=2.2×L(k−1)の条件で遅延光路長を設定した場合の出力波形である。 図29Aは、L(1)=ΔT50%×c、L(k)=1.8×L(k−1)の条件で遅延光路長を設定した場合の出力波形である。 図29Bは、L(1)=ΔT50%×c、L(k)=2.0×L(k−1)の条件で遅延光路長を設定した場合の出力波形である。 図29Cは、L(1)=ΔT50%×c、L(k)=2.2×L(k−1)の条件で遅延光路長を設定した場合の出力波形である。 図30Aは、L(1)=ΔT75%×c、L(k)=1.8×L(k−1)の条件で遅延光路長を設定した場合の出力波形である。 図30Bは、L(1)=ΔT75%×c、L(k)=2.0×L(k−1)の条件で遅延光路長を設定した場合の出力波形である。 図30Cは、L(1)=ΔT75%×c、L(k)=2.2×L(k−1)の条件で遅延光路長を設定した場合の出力波形である。 図29〜図30の出力波形における、OPS装置の段数とTISパルス時間幅の関係を示すグラフである。 図32は、MOPA方式のKrFエキシマレーザの出力波形である。
実施形態
<内容>
1.概要
2.比較例に係るレーザアニール装置
2.1 レーザアニール装置の構成
2.2 レーザアニール装置の動作
2.3 レーザ装置の詳細
2.3.1 光学パルスストレッチャ(OPS:Optical Pulse Stretcher)を有するレーザ装置の構成
2.3.2 OPSの詳細
2.4 課題
3.第1実施形態のレーザ装置およびこれを用いるレーザアニール装置
3.1 構成
3.2 OPS装置の作用
3.3 OPS装置の効果
3.4 XeFエキシマレーザの実施例
3.5 その他
4.第2実施形態のレーザ装置およびこれを用いるレーザアニール装置
4.1 構成
4.2 OPS装置の作用
4.3 効果
4.4 XeFエキシマレーザの実施例1
4.5 XeFエキシマレーザの実施例2
4.6 変形例(第1〜第n個のOPSで構成されるOPS装置)
4.7 その他
5.第3実施形態のレーザ装置およびこれを用いるレーザアニール装置
5.1 構成
5.2 動作
5.3 XeFエキシマレーザ、MOPA方式、1段構成のOPS装置の実施例
5.3.1 構成
5.3.2 作用
5.3.3 効果
5.4 放電タイミング遅延時間DSDT、パルスエネルギ、TISパルス時間幅ΔTTISの関係
5.5 MOPA方式とOPS装置の組合せによるパルス時間幅の変動抑制
5.5.1 MOPA方式とOPS装置の組合せにおける出力波形
5.5.2 TISパルス時間幅ΔTTISの変動抑制の効果
5.5.3 その他
6.各種条件の好ましい範囲
6.1 遅延光路長L(1)のより好ましい範囲
6.2 ビームスプリッタの反射率RBの好ましい範囲
6.3 遅延光路長L(1)の好ましい範囲
6.4 その他
以下、本開示の実施形態について、図面を参照しながら詳しく説明する。以下に説明される実施形態は、本開示のいくつかの例を示すものであって、本開示の内容を限定するものではない。また、各実施形態で説明される構成および動作の全てが本開示の構成および動作として必須であるとは限らない。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。
1.概要
本開示は、半導体薄膜の結晶化のために、半導体薄膜にパルスレーザ光を照射してアニールするレーザアニール装置に用いられる、レーザアニール用レーザ装置に関する。
2.比較例に係るレーザアニール装置
2.1 レーザアニール装置の構成
図1は、比較例に係るレーザアニール装置の構成を概略的に示す。レーザアニール装置は、レーザ装置3と、アニール装置4とを備えている。レーザ装置3とアニール装置4は光路管(図示せず)によって接続されている。
レーザ装置3は、パルス発振によるパルスレーザ光を出力するレーザ装置であり、ArF、KrF、XeClまたはXeFをレーザ媒質とするエキシマパルスレーザ装置である。ArFエキシマパルスレーザ装置の場合、パルスレーザ光の中心波長は約193.4nmである。KrFエキシマパルスレーザ装置の場合、パルスレーザ光の中心波長は約248.4nmである。XeClエキシマパルスレーザ装置の場合、パルスレーザ光の中心波長は約308nmである。XeFエキシマパルスレーザ装置の場合、パルスレーザ光の中心波長は約351nmである。
アニール装置4は、スリット16と、高反射ミラー17と、転写光学系18と、テーブル27と、XYZステージ28と、アニール制御部32とを含んでいる。
スリット16は、パルスレーザ光のビーム断面のうちの光強度分布が均一な領域が通過するように配置されている。高反射ミラー17は、レーザ装置3から入力されたパルスレーザ光を転写光学系18に向けて反射する。転写光学系18は、被照射物31の表面に、スリット16の転写像を結像させる光学系である。転写光学系38は、1枚の凸レンズで構成されていてもよいし、1つ又は複数の凸レンズと1つ又は複数の凹レンズとを含む光学系であってもよい。
テーブル27は、被照射物31を支持する。被照射物31は、パルスレーザ光が照射されてアニールが行われる対象であり、本例では、TFT基板を製造するための中間生産物である。XYZステージ28は、テーブル27を支持している。XYZステージ28は、X軸方向、Y軸方向、Z軸方向に移動可能であり、テーブル27の位置を調整することにより、被照射物31の位置を調整可能である。XYZステージ28は、被照射物31の表面に対して、転写光学系18による転写像が結像するように被照射物31の位置を調整する。
アニール制御部32は、レーザ装置3に対して、目標パルスエネルギEtのデータと発光トリガ信号を送信して、被照射物31に照射するパルスレーザ光のパルスエネルギや照射タイミングを制御する。また、アニール制御部32は、XYZステージ28を制御する。
被照射物31は、例えば、ガラス基板と、ガラス基板上に形成されたアモルファスシリコン膜とを含んでいる。アモルファスシリコン膜は、アモルファスシリコン(a−Si)の薄膜であり、アニールが行われる対象である。
2.2 レーザアニール装置の動作
アニールを行う場合には、まず、被照射物31がXYZステージ28にセットされる。アニール制御部32は、XYZステージ28を制御して、被照射物31のX軸方向とY軸方向の位置を調整することにより、転写光学系18の結像位置に被照射物31を移動する。
次に、アニール制御部32は、目標パルスエネルギEtのデータをレーザ装置3に送信する。アニール制御部32は、所定の繰り返し周波数で、予め設定されたパルス数に応じた数の発光トリガ信号を送信する。
レーザ装置3は、受信した目標パルスエネルギEtおよび発光トリガ信号に基づいて、パルスレーザ光を出力する。レーザ装置3が出力したパルスレーザ光は、アニール装置4に入力される。アニール装置4において、パルスレーザ光は、スリット16を透過して、高反射ミラー17で反射して転写光学系18に入射する。
転写光学系18は、スリット16の転写像を被照射物31の表面に転写する。これにより、被照射物31表面のアモルファスシリコン膜に対して、パルスレーザ光が照射される。アモルファスシリコン膜に対してパルスレーザ光が照射されると、アモルファスシリコン膜は融点以上の温度に上昇して溶融する。アモルファスシリコン膜は、溶融後、再び固化する過程で結晶化する。これにより、アモルファスシリコン膜が、多結晶シリコン膜に改質される。
2.3 レーザ装置の詳細
2.3.1 光学パルスストレッチャ(OPS:Optical Pulse Stretcher)を有するレーザ装置の構成
図2は、レーザ装置3の具体的構成を示す。レーザ装置3は、レーザ発振器であるマスターオシレータMOと、OPS41と、パルスエネルギ計測部63と、シャッタ64と、レーザ制御部66とを含んでいる。
マスターオシレータMOは、レーザチャンバ71と、一対の電極72aおよび72bと、充電器73と、パルスパワーモジュール(PPM)74とを含んでいる。マスターオシレータMOは、さらに、高反射ミラー76と、出力結合ミラー77とを含んでいる。図2においては、レーザ光の進行方向及び放電方向に略垂直な方向からみたレーザチャンバ71の内部構成が示されている。
レーザチャンバ71は、上述のレーザ媒質が封入されるチャンバである。一対の電極72aおよび72bは、レーザ媒質を放電により励起するための電極として、レーザチャンバ71内に配置されている。レーザチャンバ71には開口が形成され、この開口を電気絶縁部78が塞いでいる。電極72aは電気絶縁部78に支持され、電極72bはリターンプレート71dに支持されている。このリターンプレート71dは図示しない配線でレーザチャンバ71の内面と接続されている。電気絶縁部78には、導電部78aが埋め込まれている。導電部78aは、パルスパワーモジュール74から供給される高電圧を電極72aに印加する。
充電器73は、パルスパワーモジュール74の中の図示しない充電コンデンサに所定の電圧で充電する直流電源装置である。パルスパワーモジュール74は、例えば、レーザ制御部66によって制御されるスイッチ74aを含んでいる。スイッチ74aがOFFからONになると、パルスパワーモジュール74は、充電器73に保持されていた電気エネルギからパルス状の高電圧を生成し、この高電圧を一対の電極72aおよび72b間に印加する。
一対の電極72aおよび72b間に高電圧が印加されると、一対の電極72aおよび72b間が絶縁破壊され、放電が起こる。この放電のエネルギにより、レーザチャンバ71内のレーザ媒質が励起されて高エネルギ準位に移行する。励起されたレーザ媒質が、その後低エネルギ準位に移行するとき、そのエネルギ準位差に応じた光を放出する。
レーザチャンバ71の両端にはウインドウ71aおよび71bが設けられている。レーザチャンバ71内で発生した光は、ウインドウ71aおよび71bを介してレーザチャンバ71の外部に出射する。
高反射ミラー76は、レーザチャンバ71のウインドウ71aから出射された光を高い反射率で反射してレーザチャンバ71に戻す。出力結合ミラー77は、レーザチャンバ71のウインドウ71bから出力される光のうちの一部を透過させて出力し、他の一部を反射させてレーザチャンバ71内に戻す。
従って、高反射ミラー76と出力結合ミラー77とで、光共振器が構成される。レーザチャンバ71から出射した光は、高反射ミラー76と出力結合ミラー77との間で往復し、電極72aと電極72bとの間のレーザゲイン空間を通過する度に増幅される。増幅された光の一部が、出力結合ミラー77を介して、パルスレーザ光として出力される。
OPS41は、OPS装置を構成する。OPS装置は、マスターオシレータMOから出力されるパルスレーザ光の一部を透過させ、他の一部を、遅延光路を周回させて出力することにより、パルスレーザ光のパルス時間幅をストレッチする。本例のOPS装置は、1個のOPS41で構成される。OPS41は、マスターオシレータMOの後段に配置されている。OPS41は、ビームスプリッタ42と、第1〜第4の凹面ミラー51〜54とを含んでいる。
ビームスプリッタ42は、部分反射ミラーであり、例えば、パルスレーザ光を高透過するCaF2基板にパルスレーザ光が部分反射する膜をコートして形成される。ビームスプリッタ42は、マスターオシレータMOから出力されるパルスレーザ光の光路上に配置されている。ビームスプリッタ42は、入射したパルスレーザ光の一部を透過させ、他の一部を反射させる。
第1〜第4の凹面ミラー51〜54は、パルスレーザ光のパルス時間幅をストレッチするための遅延光路を構成している。第1〜第4の凹面ミラー51〜54は、全て同じ曲率半径rの鏡面を有する。第1および第2の凹面ミラー51,52は、ビームスプリッタ42で反射された光が、第1の凹面ミラー51で反射され、第2の凹面ミラー52に入射するように配置されている。第3および第4の凹面ミラー53,54は、第2の凹面ミラー52で反射された光が、第3の凹面ミラー53で反射され、さらに第4の凹面ミラー54で反射され、再びビームスプリッタ42に入射するように配置されている。
ビームスプリッタ42と第1の凹面ミラー51との間の距離、および第4の凹面ミラー54とビームスプリッタ42との間の距離は、それぞれ曲率半径rの半分、すなわち、r/2である。また、第1の凹面ミラー51と第2の凹面ミラー52との間の距離、第2の凹面ミラー52と第3の凹面ミラー53との間の距離、および第3の凹面ミラー53と第4の凹面ミラー54との間の距離は、それぞれ曲率半径rと同じである。
第1〜第4の凹面ミラー51〜54は、全て同じ焦点距離Fを有する。焦点距離Fは、曲率半径rの半分、すなわち、F=r/2である。したがって、第1〜第4の凹面ミラー51〜54により構成される遅延光路の長さである遅延光路長Lは、焦点距離Fの8倍である。すなわち、OPS41は、L=8Fの関係を有する。
遅延光路を周回せずにOPS41から出力されるパルスレーザ光と、遅延光路を周回した後に出力されるパルスレーザ光との間には、第1〜第4の凹面ミラー51〜54によって形成される遅延光路長Lに応じた時間差が生じる。これにより、OPS41は、パルスレーザ光のパルス時間幅を伸張する。
パルスエネルギ計測部63は、OPS41を通過したパルスレーザ光の光路に配置されている。パルスエネルギ計測部63は、例えば、ビームスプリッタ63aと、集光光学系63bと、光センサ63cとを含んでいる。
ビームスプリッタ63aは、OPS41を通過したパルスレーザ光を高い透過率でシャッタ64に向けて透過させるとともに、パルスレーザ光の一部を集光光学系63bに向けて反射する。集光光学系63bは、ビームスプリッタ63aによって反射された光を光センサ63cの受光面に集光する。光センサ63cは、受光面に集光されたパルスレーザ光のパルスエネルギを検出し、検出されたパルスエネルギのデータをレーザ制御部66に出力する。
レーザ制御部66は、アニール制御部32との間で各種信号を送受信する。例えば、レーザ制御部66は、アニール制御部32から、発光トリガ信号、目標パルスエネルギEtのデータ等を受信する。また、レーザ制御部66は、充電器73に対して充電電圧の設定信号を送信したり、パルスパワーモジュール74に対してスイッチON又はOFFの指令信号を送信したりする。
レーザ制御部66は、パルスエネルギ計測部63からパルスエネルギのデータを受信する。レーザ制御部66は、このパルスエネルギのデータを参照して充電器73の充電電圧を制御する。充電器73の充電電圧を制御することにより、パルスレーザ光のパルスエネルギが制御される。さらに、レーザ制御部66は、発光トリガ信号に対して所定の一定の時間で放電させるように、設定された充電電圧値に応じて、発光トリガ信号のタイミングを補正する。
シャッタ64は、パルスエネルギ計測部63のビームスプリッタ63aを透過したパルスレーザ光の光路に配置されている。レーザ制御部66は、レーザ発振の開始後、パルスエネルギ計測部63から受信するパルスエネルギと目標パルスエネルギEtとの差が許容範囲内となるまでの間は、シャッタ64を閉じるように制御する。レーザ制御部66は、パルスエネルギ計測部63から受信するパルスエネルギと目標パルスエネルギEtとの差が許容範囲内となったら、シャッタ64を開くように制御する。レーザ制御部66は、シャッタ64の開閉信号と同期して、パルスレーザ光の発光トリガ信号の受け付けが可能となったことを表す信号を、アニール制御部32に送信する。
2.3.2 OPSの詳細
図3に示すように、マスターオシレータMOから出力されたパルスレーザ光PLは、OPS41内のビームスプリッタ42に入射する。ビームスプリッタ42に入射したパルスレーザ光PLのうち一部は、ビームスプリッタ42を透過し、遅延光路を周回していない0周回光PS0としてOPS41から出力される。
ビームスプリッタ42に入射したパルスレーザ光PLのうち、ビームスプリッタ42により反射された反射光は、遅延光路に進入し、第1の凹面ミラー51と第2の凹面ミラー52とにより反射される。ビームスプリッタ42における反射光の光像は、第1および第2の凹面ミラー51,12bにより、等倍の第1の転写像として結像される。そして、第3の凹面ミラー53と第4の凹面ミラー54とによって、等倍の第2の転写像が、ビームスプリッタ42の位置に結像する。
第2の転写像としてビームスプリッタ42に入射した光の一部は、ビームスプリッタ42により反射され、遅延光路を1回周回した1周回光PS1としてOPS41から出力される。この1周回光PS1は、0周回光PS0から遅延時間DTだけ遅れて出力される。このDTは、DT=L/cと表される。ここで、cは光速である。
第2の転写像としてビームスプリッタ42に入射した光のうち、ビームスプリッタ42を透過した透過光は、再び遅延光路に進入し、第1〜第4の凹面ミラー51〜12dにより反射されて、再びビームスプリッタ42に入射する。ビームスプリッタ42により反射された反射光は、遅延光路を2回周回した2周回光PS2としてOPS41から出力される。この2周回光PS2は、1周回光PS1から遅延時間DTだけ遅れて出力される。
この後、光の遅延光路の周回が繰り返されることにより、OPS41からは、3周回光PS3、4周回光PS4、・・・と、順にパルス光が出力される。また、OPS41から出力されるパルス光は、ビームスプリッタ42の透過または反射を繰り返す度に減衰するため、遅延光路の周回数が多くなるほど光強度が低下する。
図3に示すように、パルスレーザ光PLがOPS41に入射した結果、パルスレーザ光PLは、時間差を有する複数のパルス光PS0,PS1,PS2,・・・に分解されて出力される。OPS41から出射するパルスレーザ光PTは、パルスレーザ光PLがOPS41により分解されてなる複数の周回光PSi(i=0,1,2,・・・)が合成されたものである。ここで、iは遅延光路の周回数を表す。
上記説明から明らかなとおり、OPS41の遅延光路長Lとは、パルスレーザ光がOPS41に入射した場合に、OPS41から分解されて順次出力される1つのパルス光(周回光PS)とその次に出力されるパルス光(周回光PS)との光路長の差である。
図4は、マスターオシレータMOから出力されOPS41に入射するパルスレーザ光PLの入力波形と、OPS41によってパルス時間幅がストレッチされた後のパルスレーザ光PTの出力波形とを示すグラフである。グラフの縦軸は光強度[a.u.]であり、横軸は時間[ns]である。光強度[a.u.]は、元波形のピーク値を1として規格化した値である。図4において、波線で示すグラフがパルスレーザ光PLの入力波形ORGであり、ストレッチ前の元波形である。入力波形ORGは、実機で計測した元波形のデータをプロットしたものである。対して、実線で示すグラフは、入力波形ORGに基づいてシミュレーションを行ったパルスレーザ光の出力波形OPSである。出力波形OPSのシミュレーションにおいて、比較例に係るOPS41の条件は、遅延光路長L=14mであり、ビームスプリッタ42の反射率R=60%である。
入力波形ORGのTISパルス時間幅ΔTTISが約19.0nsであるのに対して、ストレッチ後の出力波形OPSは、TISパルス時間幅ΔTTISが約55.0nsに伸びている。
ここで、TISパルス時間幅ΔTTISは、パルス時間幅ΔTを表す1つの指標であり、下式(1)によって定義される。ここで、tは時間である。I(t)は、時間tにおける光強度である。パルス時間幅の指標としてTISパルス時間幅ΔTTISを用いることにより、1つのピークを有する入力波形ORGと、複数のピークを有するストレッチ後の出力波形OPSとのパルス時間幅を比較することができる。
Figure 0006920316
2.4 課題
レーザアニールによってアモルファスシリコン膜を結晶化して生成される多結晶シリコン膜は、多数の結晶により構成されるが、各結晶の粒径が大きいことが好ましい。これは、例えば、多結晶シリコン膜をTFTのチャネルに用いる場合において、各結晶の粒径が大きい程、チャネル内における結晶間の界面の数が小さくなり、界面で生じるキャリアの散乱が減少するためである。すなわち、多結晶シリコン膜の各結晶の粒径が大きい程、キャリア移動度が高く、TFTのスイッチング特性が向上する。
このように、多結晶シリコンの結晶の粒径を大きくするには、レーザアニールの際のアモルファスシリコンの溶融状態が持続する時間を長くして、アモルファスシリコンの固化時間を長くすることが効果的であることが知られている。そのためには、アモルファスシリコンに照射されるパルスレーザ光のパルス時間幅を伸ばす必要がある。
また、図4の出力波形OPSに示したように、OPS41によってパルス時間幅をストレッチすると、ストレッチ後のパルスレーザ光の出力波形は複数の周回光PSを合成した波形となるため、光強度のピークが複数生じる場合が多い。この場合には、単純に出力波形のパルス時間幅を伸ばすだけでなく、出力波形において1つ目のピークと2つ目のピークの光強度の落ち込みが少ない方が結晶の粒径を大きくする効果が高いことが実験により検証されている。この理由は、出力波形において、1つ目のピークと2つ目のピークの谷間において光強度の落ち込みが大きいと、谷間の区間において溶融状態のアモルファスシリコンが放熱により冷却され、パルスレーザ光の照射中において再凝固する可能性があるためと考えられる。
また、出力波形において、3つ目以降のピークが生じる場合があるが、3つ目以降のピークは、2つ目までのピークに対して光強度の減衰が大きいため、ピーク後の光強度の落ち込みの程度は比較的小さくなる。そのため、再凝固を抑制して結晶の粒径を大きくする効果を得るためには、1つ目と2つ目のピーク間の谷間の光強度の落ち込みをできるだけ抑えることが重要となる。
ここで、出力波形において、再凝固の原因となる光強度の落ち込みの程度を表す指標として、光強度比Imrを次の式(2)によって定義する。
Imr=I12min/I1max×100・・・式(2)
光強度I1maxは、図4に示すように、出力波形OPSにおいて、1つ目のピークにおける光強度のピーク値である最大値であり、光強度I12minは、1つ目と2つ目のピーク間の谷間の光強度の最小値である。すなわち、光強度比Imrは、1つ目のピークの光強度に対する、1つ目と2つ目のピーク間の谷間の光強度の割合を示す。
図4に示す出力波形OPSにおいては、1つ目と2つ目のピーク間の間隔が広く、谷間の光強度I12minはほぼ0である。したがって、出力波形OPSの光強度比Imrは0%となる。
このように、レーザアニールにおいて、パルスレーザ光のパルス時間幅を伸ばしても、光強度比Imrが小さいと、溶融状態のアモルファスシリコンの再凝固が生じて、多結晶シリコンの結晶の粒径が大きくなりにくいという課題があった。
3.第1実施形態のレーザ装置およびこれを用いるレーザアニール装置
3.1 構成
図5は、第1実施形態に係るレーザアニール装置の構成を概略的に示す。第1実施形態のレーザアニール装置は、図1を参照しながら説明した比較例のレーザアニール装置のレーザ装置3に代えて、レーザ装置3Aを備えている。第1実施形態のレーザ装置3Aと、比較例に係るレーザ装置3との相違点は、OPS41に代えて、OPS41Aが設けられている点である。OPS41Aは、請求項における第1のOPSに相当する。第1実施形態のレーザ装置3Aにおいては、1つのOPS41AによってOPS装置が構成される。他の構成は、レーザ装置3と同様であるので、同一の構成については同一の符号を付して説明を省略し、以下、相違点を中心に説明する。
OPS41Aは、OPS41と同様に、ビームスプリッタ42と、第1〜第4の凹面ミラー51A〜54Aで構成されるが、OPS41よりも遅延光路長Lが短い。具体的には、OPS41Aの第1〜第4の凹面ミラー51A〜54Aの焦点距離Fは、比較例に係るOPS41の第1〜第4の凹面ミラー51〜54の焦点距離Fよりも短い。上述のとおり、遅延光路が第1〜第4の4枚の凹面ミラー51A〜54Aで構成される場合、遅延光路長L=8Fである。OPS41Aは、OPS41よりも、第1〜第4の凹面ミラー51A〜54Aの焦点距離Fが短く、かつ、各凹面ミラー51A〜54Aの配置間隔も焦点距離Fに応じた間隔になっているため、OPS41よりも遅延光路長Lが短い。
OPS41Aは第1のOPSに相当するため、OPS41Aの遅延光路長LをL(1)とすると、遅延光路長L(1)は、次式(3)に示す範囲に設定されている。
ΔT75%×c≦L(1)≦ΔT25%×c・・・・・式(3)
ここで、ΔTa%は、マスターオシレータMO(レーザ発振器に相当)から出力され、OPS41A(第1のOPSを有するOPS装置に相当)に入射するパルスレーザ光のパルス時間幅である。ΔTa%は、TISパルス時間幅ΔTTISと同様に、パルスレーザ光のパルス時間幅を表す指標の1つであるが、TISパルス時間幅ΔTTISと異なり、次のように定義される。
図4において示したとおり、マスターオシレータMOから出力され、OPS41Aに入射するパルスレーザ光の入力波形ORGは、1つのピークを有する。ΔTa%は、図6に示すように、入力波形ORGにおいて、それぞれ、光強度がピーク値に対してa%の値を示す位置の時間全幅である。式(3)において、cは光速である。特に、ΔT50%は、入力波形ORGにおいて、光強度がピーク値に対して50%の値を示す位置の時間全幅であり、いわゆる半値全幅(FWHM:Full Width at Half Maxim)である。以下、ΔTa%を、TISパルス時間幅ΔTTISと区別するため、パルス全幅と呼ぶ。
図6に示す入力波形ORGは、マスターオシレータMOが出力されるパルス波形がガウシアン波形であると仮定して算出したものである。本例の入力波形ORGのパルス時間幅の具体的な値を例示すると次のとおりである。半値全幅であるパルス全幅ΔT50%は10.6nsである。パルス全幅ΔT75%およびΔT25%は、それぞれ、パルス全幅ΔT75%=6.8ns、パルス全幅ΔT25%=15nsである。また、TISパルス時間幅ΔTTIS=16nsである。
3.2 OPS装置の作用
図7に示すグラフは、OPS41Aの遅延光路長L(1)=ΔT75%×cとした場合のストレッチ後の出力波形OPSを示す。図7に示すとおり、遅延光路長L(1)=ΔT75%×cとすると、OPS41Aから出力される各周回光PSの時間差がパルス全幅ΔT75%となる。光速c=0.3m/nsとして計算する。パルス全幅ΔT75%=6.8nsの場合は、遅延光路長L(1)=2.04mである。
ビームスプリッタ42の反射率は約60%に設定されている。そのため、0周回光PS0はビームスプリッタ42を透過して出力されるため、光強度のピーク値は、元波形のピーク値を1とすると、0.4(約40%)に減衰する。1周回光PS1は、ビームスプリッタ42で1回反射して遅延光路に進入し、もう1回反射して出力されるので、光強度のピーク値は、0.6×0.6=0.36(約36%)に減衰する。同様に、2周回光PS2の光強度のピーク値は、0.6×0.4×0.6=0.144(約14.4%)に減衰し、3周回光PS2の光強度のピーク値は、0.6×0.4×0.4×0.6=0.0576(約5.76%)に減衰する。
図8に示すグラフは、OPS41Aの遅延光路長L(1)=ΔT50%×cとした場合のストレッチ後の出力波形OPSを示す。図9に示すグラフは、OPS41Aの遅延光路長L(1)=ΔT25%×cとした場合のストレッチ後の出力波形OPSを示す。図8に示すとおり、遅延光路長L(1)=ΔT50%×cとすると、OPS41Aから出力される各周回光PSの時間差がパルス全幅ΔT50%となる。図9に示すとおり、遅延光路長L(1)=ΔT25%×cとすると、OPS41Aから出力される各周回光PSの時間差がパルス全幅ΔT25%となる。各周回光PSの光強度は、図7のグラフと同様である。
パルス全幅ΔT50%=10.6nsの場合は、遅延光路長L(1)=ΔT50%×c=10.6ns×0.3m/ns=3.18mであり、パルス全幅ΔT25%=15nsの場合は、遅延光路長L(1)=ΔT50%×c=15ns×0.3m/ns=4.5mである。
図7〜図9において、ΔT75%の出力波形OPS、ΔT50%の出力波形OPSおよびΔT25%の出力波形OPSは、各周回光PSを分割した状態の波形で示される。図10において、ΔT75%の出力波形OPS、ΔT50%の出力波形OPSおよびΔT25%の出力波形OPSは、各周回光PSを合成した状態の波形で示される。図10において、入力波形ORGは太い波線で示し、ΔT75%の出力波形OPSは太い実線で示し、ΔT50%の出力波形OPSは細い波線で示し、ΔT25%の出力波形OPSは細い実線で示す。
図10の各出力波形OPSに基づいてTISパルス時間幅ΔTTISを計算すると、ΔT75%の出力波形OPSの場合は、ΔTTIS=26.5nsとなり、ΔT50%の出力波形OPSの場合は、ΔTTIS=36.0nsとなり、ΔT25%の出力波形OPSの場合は、ΔTTIS=45.3nsとなる。入力波形ORGはΔTTIS=16nsであるため、OPS41Aを用いることにより、各出力波形OPSはパルス時間幅が伸びている。
TISパルス時間幅ΔTTISについて各出力波形OPSを比較すると、ΔT25%の出力波形OPSのTISパルス時間幅ΔTTISが45.3nsで最大となり、ΔT75%の出力波形OPSのTISパルス時間幅ΔTTISが26.5nsで最小となる。
ΔT25%の出力波形OPSは、3つの出力波形の中で最長の遅延光路長L(1)に設定された場合の波形である。そのため、ΔT25%の出力波形OPSにおいては、各周回光PSの時間差が最大となるため、他の出力波形OPSよりもTISパルス時間幅ΔTTISが伸びる。その反面、各周回光PSの時間差が大きいため、他の出力波形OPSと比較して、ピーク間の谷間が生じやすい。
対して、ΔT75%の出力波形OPSは、最短の遅延光路長L(1)に設定された場合の出力波形である。そのため、各周回光PSの時間差が最小となる。ΔT75%の出力波形OPSは、ΔT25%の出力波形OPSと反対に、他の出力波形よりも、ピーク間の谷間は生じにくいが、TISパルス時間幅ΔTTISは最小となる。延光路長(1)が中間の長さのΔT50%の出力波形OPSのTISパルス時間幅ΔTTISは、36.0nsで中間の値となる。
また、光強度比Imrについて各出力波形OPSを比較すると、次のことがわかる。まず、遅延光路長L(1)が最小の条件となる、ΔT75%の出力波形OPSでは、ピークが1つとなるため、ピーク間の谷間が無い。そのため、1つ目のピークの光強度の最大値であるI1maxと谷間の光強度の最小値であるI12minが一致し、ΔT75%の出力波形OPSの光強度比Imr(=I12min/I1max、上記式(2)参照)は100%となる。遅延光路長L(1)が中間の条件となる、ΔT50%の出力波形OPSについても、ピーク間の谷間は僅かであるため、ΔT50%の出力波形OPSの光強度比Imrも約90%以上の値を示す。
これに対して、遅延光路長L(1)が最大の条件となる、ΔT25%の出力波形OPSは、1つ目のピークと2つ目のピークが明確に存在している。しかし、図4に示した比較例と比較して、ピーク間の谷間の光強度の落ち込みが少ない。具体的には、ΔT25%の出力波形OPSの光強度比Imrは、約47.6%である。
図10に示すように、第1実施形態に係る各出力波形OPSのTISパルス時間幅ΔTTISは、入力波形ORGよりも伸びているが、図4に示した比較例に係る出力波形OPSのTISパルス時間幅ΔTTISである55nsよりも短い。しかし、第1実施形態に係る各出力波形OPSの光強度比Imrは、図4に示した比較例と比べて高い。
3.3 OPS装置の効果
以上で説明したとおり、第1のOPSおよびOPS装置に相当するOPS41Aの遅延光路長L(1)を、ΔT75%×c≦L(1)≦ΔT25%×c(上記式(3))の範囲とすることで、光強度の落ち込みを抑制できる。すなわち、光強度比Imrを高くしながら、パルス時間幅を伸ばすことができる。この結果、パルスレーザ光の照射中において、溶融状態のアモルファスシリコンの再凝固が抑制されて、多結晶シリコンの結晶の粒径を大きくする効果が得られる。
3.4 XeFエキシマレーザの実施例
図11は、マスターオシレータMOのレーザ媒質としてXeFを使用したXeFエキシマレーザに係る実施例のグラフを示す。本実施例において、マスターオシレータMOから出力され、OPS41Aに入射するパルスレーザ光の入力波形は、図11に示す入力波形X−ORGである。図11において、各出力波形X−OPSは、図10に示した各出力波形OPSと同様に、入力波形X−ORGのパルス全幅に基づいてOPS41Aの遅延光路長L(1)を設定して、計算した出力波形である。
図11において細い実線で示されるΔT25%の出力波形X−OPSは、入力波形X−ORGのパルス全幅ΔT25%に応じた遅延光路長L(1)=ΔT25%×cとした場合の出力波形である。入力波形X−ORGにおいて、パルス全幅ΔT25%=14.2nsであるので、遅延光路長L(1)は、L(1)=ΔT25%×c=14.2ns×0.3m/ns=4.26mである。
図11において細い波線で示されるΔT50%の出力波形X−OPSは、入力波形X−ORGのパルス全幅ΔT50%に応じた遅延光路長L(1)=ΔT50%×cとした場合の出力波形である。入力波形X−ORGにおいて、パルス全幅ΔT50%=9.7nsであるので、遅延光路長L(1)は、L(1)=ΔT50%×c=9.7ns×0.3m/ns=2.91mである。
図11において太い実線で示されるΔT75%の出力波形X−OPSは、入力波形X−ORGのパルス全幅ΔT75%に応じた遅延光路長L(1)=ΔT75%×cとした場合の出力波形である。入力波形X−ORGにおいて、パルス全幅ΔT75%=4.4nsであるので、遅延光路長L(1)は、L(1)=ΔT75%×c=4.4ns×0.3m/ns=1.32mである。
TISパルス時間幅ΔTTISは、入力波形X−ORGにおいてΔTTIS=19nsである。ΔT25%の出力波形X−OPSにおいてΔTTIS=45.6nsである。ΔT50%の出力波形X−OPSにおいてΔTTIS=37.8nsであり、ΔT75%の出力波形X−OPSにおいてΔTTIS=25.7nsである。一方、図11において、ΔT25%の出力波形X−OPSは、各出力波形X−OPSの中で1つ目と2つ目のピーク間の光強度の落ち込みが最大となる。このΔT25%の出力波形X−OPSにおいても、図4に係る比較例と比較して、ピーク間の光強度の落ち込みは抑制されている。具体的には、ΔT25%の出力波形X−OPSの光強度比Imrは約42.6%であり、図4に係る比較例と比較して、光強度比Imrが高い。
このように、XeFエキシマレーザの実施例においても、OPS41Aの遅延光路長L(1)を、ΔT75%×c≦L(1)≦ΔT25%×c(上記式(3))の範囲とすることで、光強度比Imrを高くしながら、パルス時間幅を伸ばすことできる。この結果、パルスレーザ光の照射中において、溶融状態のアモルファスシリコンの再凝固が抑制されて、多結晶シリコンの結晶の粒径を大きくする効果が得られる。
3.5 その他
第1実施形態のレーザアニール装置において、OPS41Aによって構成されるOPS装置が、マスターオシレータMOとパルスエネルギ計測部63の間に配置されている例で説明したが、OPS装置は他の位置に配置されてもよい。例えば、OPS装置は、レーザ装置3に配置されていなくてもよく、レーザ装置3とアニール装置4の間のパルスレーザ光の光路上に配置してもよい。また、OPS装置は、例えば、アニール装置4のスリット16(図1参照)の前段位置など、アニール装置4の内部に配置されてもよい。
4.第2実施形態のレーザ装置およびこれを用いるレーザアニール装置
4.1 構成
図12は、第2実施形態に係るレーザアニール装置の構成を概略的に示す。第2実施形態のレーザアニール装置は、図5に示す第1実施形態のレーザアニール装置のレーザ装置3Aに代えて、レーザ装置3Bを備えている。第2実施形態のレーザ装置3Bと、第1実施形態に係るレーザ装置3Aとの相違点は、OPS装置に含まれるOPS41Aの数であり、第2実施形態のレーザ装置3Bは、OPS41Aが複数設けられている。第2実施形態のレーザ装置3BのOPS装置は、第1のOPS41A1、第2のOPS41A2および第3のOPS41A3を含み、3つのOPS41AでOPS装置が構成される。他の構成は、第1実施形態のレーザ装置3Aと同様であるので、同一の構成については同一の符号を付して説明を省略し、以下、相違点を中心に説明する。
第1〜第3のOPS41A1、41A2、41A3は、パルスレーザ光の光路上に直列に配置されている。第1のOPS41A1は、ビームスプリッタ42と、第1〜第4の凹面ミラー51A1〜54A1で構成される。第2のOPS41A2は、ビームスプリッタ42と、第1〜第4の凹面ミラー51A2〜54A2で構成される。第2のOPS41A2は、ビームスプリッタ42と、第1〜第4の凹面ミラー51A3〜54A3で構成される。第1のOPS41A1の遅延光路長L(1)、第2のOPS41A2の遅延光路長L(2)および第3のOPS41A3の遅延光路長L(3)の中で、遅延光路長L(1)が最も短く、遅延光路長L(3)が最長である。すなわち、遅延光路長L(1)<遅延光路長L(2)<遅延光路長L(3)という関係を満たす。
遅延光路長L(1)の範囲は、第1実施形態のOPS41Aと同様であり、ΔT75%×c≦L(1)≦ΔT25%×c(上記式(3))の範囲に設定されている。遅延光路長L(2)および遅延光路長L(3)は、遅延光路長L(1)を基準に設定される。遅延光路長L(2)は遅延光路長L(1)の2倍、すなわち、遅延光路長L(2)=2×L(1)に設定される。遅延光路長L(3)は、遅延光路長L(2)を基準にして、遅延光路長L(2)の2倍、すなわち、遅延光路長L(3)=2×L(2)に設定される。
このように、第1のOPS41A1に加えて、第2〜第nのOPS41Anを含むn個のOPSでOPS装置を構成する場合において、第kのOPS41Akの遅延光路長L(k)は、下式(4)に示す条件を満たすように設定されることが好ましい。
L(k)=2×L(k−1)・・・・式(4)
ここで、k=2以上n以下である。nは2以上の整数である。
第1のOPS41A1の遅延光路長L(1)は、第1〜第4の凹面ミラー51A1〜54A1の焦点距離Fおよび焦点距離Fに応じた配置間隔の選択により設定される。第2のOPS41A2の遅延光路長L(2)は、第1〜第4の凹面ミラー51A2〜54A2の焦点距離Fおよび焦点距離Fに応じた配置間隔の選択により設定される。第3のOPS41A3の遅延光路長L(3)は、第1〜第4の凹面ミラー51A3〜54A3の焦点距離Fおよび焦点距離Fに応じた配置間隔の選択により設定される。
4.2 OPS装置の作用
図13は、第1〜第3の3段のOPS41A1〜41A3を使用した場合の出力波形OPSの推移を示す。図13において、第1のOPS41A1の遅延光路長L(1)は、入力波形ORGのパルス全幅ΔT75%×cに設定されている。そのため、第1のOPS41A1に入力波形ORGが入射すると、遅延光路を経由せずに出力する0周回光PS0に続いて、ΔT75%の間隔を開けて、1周回光PS1、2周回光PS2・・・とパルス光が出力される。これらの周回光PSが合成されて、入力波形ORGの出力波形OPS1となる。
次に、出力波形OPS1に含まれる、0周回光PS0が第2のOPS41A2に入射すると、これがさらに0周回光PS0、1周回光PS1、2周回光PS1・・・に分解されて、出力波形OPS2として出力される。ただし、第2のOPS41A2の遅延光路長L(2)=2×L(1)であるため、第2のOPS41から出力される周回光PSの時間差は、2×ΔT75%となる。
図13において、出力波形OPS2は、入力波形ORGの出力波形OPS1に含まれる周回光PSのうち、0周回光PS0の入力に対する出力波形である。煩雑化を避けるため、図13において図示は省略するが、当然ながら、入力波形ORGの出力波形OPS1に含まれる1周回光PS1、2周回光PS2・・・も第2のOPS41A2に順次入力される。これらに対する、1周回光PS1の出力波形OPS2、2周回光PS2の出力波形OPS2・・・も第2のOPS41A2から出力される。
次に、出力波形OPS2に含まれる、0周回光PS0が第3のOPS41A3に入射すると、これがさらに0周回光PS0、1周回光PS1、2周回光PS2・・・に分解されて、出力波形OPS3として出力される。ただし、第3のOPS41A3の遅延光路長L(3)=2×L(2)=4×L(1)であるため、第3のOPS41から出力される周回光PSの時間差は、4×ΔT75%となる。
また、図13に示す出力波形OPS3は、出力波形OPS2に含まれる周回光PSのうち、0周回光PS0の入力に対する出力波形である。図示は省略するが、第2のOPS41A2と同様に、出力波形OPS2に含まれる1周回光PS1、2周回光PS2・・・も第3のOPS41A3に順次入力される。これらに対する、1周回光PS1の出力波形OPS3、2周回光PS2の出力波形OPS3・・・も第3のOPS41A3から出力される。
このような0周回光PS0の出力波形OPS3、1周回光PS1の出力波形OPS3、2周回光PS2の出力波形OPS3・・・を合成した波形が、第1〜第3のOPS41A1〜41A3で構成されるOPS装置から出力される出力波形となる。この出力波形は、図14に示すΔT75%の出力波形OPS123となる。
図15A〜図15Cに示すグラフは、図12に示す第2実施形態のレーザアニール装置において、ガウシアン波形と仮定した入力波形ORGと、この入力波形ORGに基づいて計算された、遅延光路長L(1)とOPS41Aの数を変化させた場合の出力波形OPSを示す。
図15Aに示すグラフは、第1のOPS41A1の遅延光路長L(1)=ΔT75%×cとした場合の出力波形OPSである。入力波形ORGにおいて、パルス全幅ΔT75%=6.8nsであるので、遅延光路長L(1)は、L(1)=ΔT75%×c=6.8ns×0.3m/ns=2.04mに設定される。第2のOPS41A2の遅延光路長L(2)は、L(2)=2×L(1)=2×2.04m=4.08mに設定される。第3のOPS41A3の遅延光路長L(3)は、L(3)=4×L(1)=4×2.04m=8.16mに設定される。
図15Bに示すグラフは、遅延光路長L(1)=ΔT50%×cとした場合の出力波形OPSである。入力波形ORGにおいて、パルス全幅ΔT50%=10.6nsであるので、遅延光路長L(1)は、L(1)=ΔT50%×c=10.6ns×0.3m/ns=3.18mに設定される。第2のOPS41A2の遅延光路長L(2)は、L(2)=2×L(1)=2×3.18m=6.36mに設定される。第3のOPS41A3の遅延光路長L(3)は、L(3)=2×L(2)=4×6.36m=12.72mに設定される。
図15Cに示すグラフは、遅延光路長L(1)=ΔT25%×cとした場合の出力波形OPSである。入力波形ORGにおいて、パルス全幅ΔT25%=15nsであるので、遅延光路長L(1)は、L(1)=ΔT25%×c=15ns×0.3m/ns=4.5mに設定される。第2のOPS41A2の遅延光路長L(2)は、L(2)=2×L(1)=2×4.5m=9.0mに設定される。第3のOPS41A3の遅延光路長L(3)は、L(3)=2×L(2)=4×9.0m=18mに設定される。
図15A〜図15Cにおいて、太い波線で示す入力波形ORGは共通であり、入力波形ORGのTISパルス時間幅ΔTTIS=16nsである。
図15Aに示すグラフにおいて、太い実線で示す出力波形OPS1は、第1実施形態と同様に、第1のOPS41A1を1つだけ有する1段構成のOPS装置の出力波形である。細い波線で示す出力波形OPS12は、第1のOPS41A1と第2のOPS41A2を直列に配置した2段構成のOPS装置の出力波形である。細い実線で示す出力波形OPS123は、図12に示すように、第1〜第3のOPS41A1〜41A3を直列に配置した3段で構成されるOPS装置の出力波形であり、図14に示す出力波形と同じである。
図15Aに示すΔT75%の場合の各出力波形OPSにおいて、TISパルス時間幅ΔTTISは、1段構成のOPS装置の出力波形OPS1においてΔTTIS=27.2nsである。2段構成のOPS装置の出力波形OPS12においては、ΔTTIS=52.5nsである。3段構成のOPS装置の出力波形OPS123においては、ΔTTIS=103.8nsである。いずれの出力波形OPSのパルス時間幅も、入力波形ORGのTISパルス時間幅ΔTTISである16nsよりも長い。また、ΔT75%の場合の各出力波形OPS1、OPS12、OPS123において、1つ目と2つ目のピーク間の光強度の落ち込みがほとんど無いため、図4に示した比較例よりも、光強度比Imrは高い。
図15Bに示すΔT50%の場合の各出力波形OPSにおいて、図15Aと同様に、太い実線で示す出力波形OPS1は、第1のOPS41A1のみの1段構成のOPS装置の出力波形である。細い波線で示す出力波形OPS12は、第1のOPS41A1および第2のOPS41A2の2段構成のOPS装置の出力波形である。細い実線で示す出力波形OPS123は、第1〜第3のOPS41A1〜41A3の3段構成のOPS装置の出力波形である。
図15Bに示すΔT50%の場合の各出力波形OPSにおいて、TISパルス時間幅ΔTTISは、出力波形OPS1においてΔTTIS=36.2nsである。出力波形OPS12においてΔTTIS=77.3nsであり、出力波形OPS123においてΔTTIS=155.9nsとなる。いずれの出力波形OPSのパルス時間幅も、入力波形ORGのTISパルス時間幅ΔTTISである16nsよりも長い。また、ΔT50%の場合の各出力波形OPS1、OPS12、OPS123において、1つ目と2つ目のピーク間の光強度の落ち込みは、図4に示した比較例の出力波形OPSと比較して抑制されており、光強度比Imrは高くなっている。
図15Cに示すΔT25%の場合の各出力波形OPSにおいて、図15A、Bと同様に、太い実線で示す出力波形OPS1は、1段構成のOPS装置の出力波形である。細い波線で示す出力波形OPS12は、2段構成のOPS装置の出力波形である。細い実線で示す出力波形OPS123は、3段構成のOPS装置の出力波形である。
図15Cに示すΔT25%の場合の各出力波形OPSにおいて、TISパルス時間幅ΔTTISは、出力波形OPS1においてΔTTIS=45.3nsである。出力波形OPS12においてΔTTIS=101.6nsであり、出力波形OPS123においてΔTTIS=209.7nsとなる。いずれの出力波形OPSのパルス時間幅も、入力波形ORGのTISパルス時間幅ΔTTISである16nsよりも長い。また、ΔT25%の場合の各出力波形OPS1、OPS12、OPS123において、1つ目と2つ目のピーク間の光強度の落ち込みは、図4に示した比較例の出力波形OPSと比較して抑制されており、光強度比Imrは高くなっている。
4.3 効果
以上説明したとおり、図15A〜図15Cに示すように、各出力波形OPS123は、図4に示した比較例の出力波形OPSよりも、光強度比Imrを高くしながら、パルス時間幅を伸ばすことができる。
また、第1実施形態に係るOPS装置は、第1のOPSに相当する1つのOPS41Aで構成される1段構成のOPS装置である。これに対して、第2実施形態に係るOPS装置は、第1のOPS41A1に加えて、第2および第3のOPS41A2、41A3を含む3段構成のOPS装置である。第2実施形態に係るOPS装置は、こうした3段構成のOPS41A1〜41A3で構成されているため、第1実施形態と比較して、さらに、光強度比Imrを高くしながら、パルス時間幅を伸ばすことができる。
また、図15A〜図15Cのグラフを比較すると、次のことがわかる。OPS装置を複数段のOPS41Aで構成する場合において、第1のOPS41A1の遅延光路長L(1)が短いほど、光強度の落ち込みは抑制される。遅延光路長L(1)は、図15Aのパルス全幅ΔT75%の場合が最短となる。しかし、その一方で、TISパルス時間幅ΔTTISは短くなる。また、図15A〜図15Cの各出力波形OPS1、OPS12、OPS123に示すとおり、OPS41Aの数が増えるほど、光強度の落ち込みは抑制され、TISパルス時間幅ΔTTISも長くなる。ただし、OPS41Aの数が増えるほど、光強度は減衰する。
第1〜第3のOPS41A1〜41A3の各遅延光路長L(1)〜L(3)は、L(1)、L(2)=2×L(1)、L(3)=2×L(2)となっており、L(k)=2×L(k−1)(上記式(4))の条件を満たすように設定されている。遅延光路長L(k)を本例のように設定することで、比較的少ないOPSの数で、光強度比Imrを高くしながら、パルス時間幅を伸ばすことができる。OPSの数の増加も抑制されるため、光強度の減衰も抑制される。
第1のOPS41A1の遅延光路長L(1)やOPS41Aの数は、マスターオシレータMOが出力する入力波形ORGの光強度、アニール装置4において必要なパルスレーザ光の光強度やパルス時間幅等を考慮して適宜選択される。
4.4 XeFエキシマレーザの実施例1
図16A〜図16Cは、マスターオシレータMOのレーザ媒質としてXeFを使用したXeFエキシマレーザに係る実施例1のグラフを示す。本実施例1において、マスターオシレータMOから出力され、第1のOPS41Aに入射するパルスレーザ光の入力波形は、図11と同様の入力波形X−ORGである。
図16A〜図16Cのグラフにおいて、図15A〜図15Cのグラフと異なる点は、入力波形ORGが、レーザ媒質としてXeFを使用した実機で測定した入力波形X−ORGに変更されている点である。入力波形X−ORGとしたことにより、当然ながら、図16A〜図16Cの出力波形X−OPS1、X−OPS12、X−OPS123は、図15A〜図15Cの出力波形から変化している。図16A〜図16Cは、それ以外のグラフの線種や条件等の組合せは、図15A〜図15Cと同様である。
図16Aに示すグラフは、第1のOPS41A1の遅延光路長L(1)=ΔT75%×cとした場合の出力波形X−OPSである。入力波形X−ORGにおいて、パルス全幅ΔT75%=4.4nsであるので、遅延光路長L(1)は、L(1)=ΔT75%×c=4.4ns×0.3m/ns=1.32mに設定される。第2のOPS41A2の遅延光路長L(2)は、L(2)=2×L(1)=2×1.32m=2.64mに設定される。第3のOPS41A3の遅延光路長L(3)は、L(3)=2×L(2)=2×2.64m=5.28mに設定される。
図16Bに示すグラフは、遅延光路長L(1)=ΔT50%×cとした場合の出力波形X−OPSである。入力波形X−ORGにおいて、パルス全幅ΔT50%=9.7nsであるので、遅延光路長L(1)は、L(1)=ΔT50%×c=9.7ns×0.3m/ns=2.91mに設定される。第2のOPS41A2の遅延光路長L(2)は、L(2)=2×L(1)=2×2.91m=5.82mに設定される。第3のOPS41A3の遅延光路長L(3)は、L(3)=2×L(2)=2×5.82m=11.64mに設定される。
図16Cに示すグラフは、遅延光路長L(1)=ΔT25%×cとした場合の出力波形OPSである。入力波形ORGにおいて、パルス全幅ΔT25%=14.2nsであるので、遅延光路長L(1)は、L(1)=ΔT25%×c=14.2ns×0.3m/ns=4.26mに設定される。第2のOPS41A2の遅延光路長L(2)は、L(2)=2×L(1)=2×4.26m=8.52mに設定される。第3のOPS41A3の遅延光路長L(3)は、L(3)=2×L(2)=2×8.52m=17.04mに設定される。
図16A〜図16Cにおいて、入力波形X−ORGのTISパルス時間幅ΔTTIS=19nsである。
図16Aに示すΔT75%の場合の各出力波形において、図15Aと同様に、太い実線で示す出力波形X−OPS1は、第1のOPS41A1のみの1段構成のOPS装置の出力波形である。細い波線で示す出力波形X−OPS12は、第1のOPS41A1および第2のOPS41A2の2段構成のOPS装置の出力波形である。細い実線で示す出力波形X−OPS123は、第1〜第3のOPS41A1〜41A3の3段構成のOPS置の出力波形である。
図16Aに示すΔT75%の場合の各出力波形において、TISパルス時間幅ΔTTISは、出力波形X−OPS1においてΔTTIS=26.4nsである。出力波形X−OPS12においてΔTTIS=41.2nsであり、出力波形OPS123においてΔTTIS=72.4nsである。いずれの出力波形OPSのパルス時間幅も、入力波形X−ORGのTISパルス時間幅ΔTTISである19nsよりも長い。また、ΔT75%の場合の各出力波形X−OPS1、X−OPS12、X−OPS123において、1つ目と2つ目のピーク間の光強度の落ち込みがほとんど無いため、図4に示した比較例よりも、光強度比Imrは改善されている。
図16Bに示すΔT50%の場合の各出力波形において、図15Bと同様に、太い実線で示す出力波形X−OPS1は、1段構成のOPS装置の出力波形である。細い波線で示す出力波形X−OPS12は、2段構成のOPS装置の出力波形である。細い実線で示す出力波形X−OPS123は、3段構成のOPS装置の出力波形である。
図16Bに示すΔT50%の場合の各出力波形において、TISパルス時間幅ΔTTISは、出力波形X−OPS1においてΔTTIS=38.4nsである。出力波形X−OPS12においてΔTTIS=73.9nsであり、出力波形X−OPS123においてΔTTIS=145.6nsである。いずれの出力波形X−OPSのパルス時間幅も、入力波形X−ORGのTISパルス時間幅ΔTTISである19nsよりも長い。また、ΔT50%の場合の各出力波形X−OPS1、X−OPS12、X−OPS123において、1つ目と2つ目のピーク間の光強度の落ち込みは、図4に示した比較例の出力波形OPSおよび図11に示した第1実施形態の出力波形X−OPSと比較して抑制されており、光強度比Imrは改善されている。
図16Cに示すΔT25%の場合の各出力波形において、図15Cと同様に、太い実線で示す出力波形X−OPS1は、1段構成のOPS装置の出力波形である。細い波線で示す出力波形X−OPS12は、2段構成のOPS装置の出力波形である。細い実線で示す出力波形X−OPS123は、3段構成のOPS装置の出力波形である。
図16Cに示すΔT25%の場合の各出力波形において、TISパルス時間幅ΔTTISは、出力波形X−OPS1においてΔTTIS=46.3nsである。出力波形X−OPS12においてΔTTIS=98nsであり、出力波形X−OPS123においてΔTTIS=198.8nsである。いずれの出力波形X−OPSのパルス時間幅も、入力波形X−ORGのTISパルス時間幅ΔTTISである19nsよりも長い。また、ΔT25%の場合の各出力波形X−OPS1、X−OPS12、X−OPS123において、1つ目と2つ目のピーク間の光強度の落ち込みは、図4に示した比較例の出力波形OPSおよび図11に示した第1実施形態の出力波形X−OPSと比較して抑制されており、光強度比Imrは改善されている。
図16A〜図16Cに示したXeFエキシマレーザの実施例1においても、図15A〜図15Cの実施形態と同様の効果(上記4.3参照)が得られる。
4.5 XeFエキシマレーザの実施例2
図17に示すXeFエキシマレーザの実施例2は、遅延光路長L(1)、L(2)、L(3)の設定が、XeFエキシマレーザの実施例1と異なる。その他のレーザアニール装置の構成は同様である。
本実施例2において、第1のOPS41A1の遅延光路長L(1)は、L(1)=3。5mに設定されている。第2のOPS41A2の遅延光路長L(2)は、L(2)=2×L(1)=2×3.5m=7mに、第3のOPS41A3の遅延光路長L(3)は、L(3)=2×L(2)=2×7m=14mに、それぞれ設定されている。こうした遅延光路長Lの設定値は、遅延光路を構成する第1〜第4の凹面ミラー51A〜54Aとして、比較的入手しやすい凹面ミラーの焦点距離Fに合わせて、遅延光路を構成した場合の値である。
図16A〜16Cに示した実施例1の遅延光路長L(1)は、入力波形X−ORGのパルス全幅ΔT25%を使用した場合は、ΔT25%×c=14.2ns×0.3m/ns=4.26mであり、パルス全幅ΔT50%を使用した場合は、ΔT50%×c=9.7ns×0.3m/ns=2.91mである。本実施例2の遅延光路長L(1)=3.5mという設定値は、入力波形X−ORGのパルス全幅ΔT25%を使用した場合とパルス全幅ΔT50%を使用した場合の間の値である。
図17に示すL(1)=3.5mの場合のグラフおいて、太い実線で示す出力波形X−OPS1は、第1のOPS41A1のみの1段構成のOPS装置の出力波形である。細い波線で示す出力波形X−OPS12は、第1のOPS41A1および第2のOPS41A2の2段構成のOPS装置の出力波形である。細い実線で示す出力波形X−OPS123は、第1〜第3のOPS41A1〜41A3の3段構成のOPS置の出力波形である。
図17に示すL(1)=3.5mの場合のグラフおいて、TISパルス時間幅ΔTTISは、出力波形X−OPS1においてΔTTIS=42.1nsである。出力波形X−OPS12においてΔTTIS=85.4nsであり、出力波形X−OPS123においてΔTTIS=170.8nsである。いずれの出力波形X−OPSのパルス時間幅も、入力波形X−ORGのTISパルス時間幅ΔTTISである19nsよりも長い。また、L(1)=3.5mの場合の各出力波形X−OPS1、X−OPS12、X−OPS123において、1つ目と2つ目のピーク間の光強度の落ち込みは、図4に示した比較例の出力波形OPSおよび図11に示した第1実施形態の出力波形X−OPSと比較して抑制されており、光強度比Imrは改善されている。より具体的には、実施例2の光強度比Imrは約50%以上である。
図18に示すグラフは、横軸にOPSの段数を、縦軸にTISパルス時間幅ΔTTISをとったグラフであり、OPSの段数に応じたTISパルス時間幅ΔTTISの変化を示す。太い波線で示すグラフGΔT25%は、図16Cに示したΔT25%の場合の各出力波形X−OPS1、X−OPS12、X−OPS123のそれぞれのTISパルス時間幅ΔTTISである、46.3ns、98ns、198.8nsをプロットしたものである。太い実線で示すグラフG3.5mは、図17に示した本実施例の各出力波形X−OPS1、X−OPS12、X−OPS123のそれぞれのTISパルス時間幅ΔTTISである、42.1ns、85.4ns、170.8nsをプロットしたものである。
細い波線で示すグラフGΔT50%は、図16Bに示したΔT50%の場合の各出力波形X−OPS1、X−OPS12、X−OPS123のそれぞれのTISパルス時間幅ΔTTISである、38.4ns、73.9ns、145.6nsをプロットしたものである。細い実線で示すグラフGΔT75%は、図16Cに示したΔT75%の場合の各出力波形X−OPS1、X−OPS12、X−OPS123のそれぞれのTISパルス時間幅ΔTTISである、26.4ns、41.2ns、72.4nsをプロットしたものである。
図18に示す各グラフGから明らかなように、第1のOPS41A1の遅延光路長L(1)が長いほど、また、OPSの段数が多いほど、TISパルス時間幅ΔTTISを長くすることができる。図18に示す各グラフGの比較により、グラフG3.5mに示される本実施例2の特性が、グラフGΔT50%に示される、図16Bの出力波形X−OPSの特性と、グラフGΔT25%に示される、図16Cの出力波形X−OPSの特性の間に位置することが明瞭に把握することができる。また、本実施例2においても、図15A〜図15Cの実施形態と同様の効果(上記4.3参照)が得られる。
4.6 変形例(第1〜第n個のOPSで構成されるOPS装置)
図19に示すOPS装置141のように、複数段構成のOPS装置を使用する場合は、OPSの数は3つに限らず、2つ以上の第1〜第n個のOPSで構成されていればよい。本例において、OPS装置141は、第1のOPS41A1、第2のOPS41A2、・・・第kのOPS41Ak、・・・および第nのOPS41Anのn個のOPSで構成される。
図19のOPS装置141において、第1のOPS41A1の遅延光路長L(1)は、図12に示した3段構成のOPS装置と同様に、ΔT75%×c≦L(1)≦ΔT25%×c(上記式(C))の範囲に設定される。また、上記3段構成のOPS装置の各例において示したとおり、第1のOPS41A1に加えて、第2〜第nのOPS41Anのn個のOPSでOPS装置を構成する場合には、第kのOPS41Akの遅延光路長L(k)は、L(k)=2×L(k−1)(上記式(4))の条件を満たすように設定することが好ましい。ここで、k=2以上n以下であり、nは2以上の整数である。追加するOPS41Aの遅延光路長Lを長くすることで、第1のOPS41A1と同じ遅延光路長L(1)のOPS41Aを追加する場合と比較して、パルス時間幅を伸ばす効果が大きい。
4.7 その他
複数段構成のOPS装置を使用する場合において、上記例では、第1〜第n個のOPS41Aは、レーザ発振器であるマスターオシレータMO側から、遅延光路長Lが短い順番で配置されている。しかし、複数のOPS41Aは、遅延光路長Lが短い順番で配置しなくてもよい。例えば、遅延光路長Lが長い順番で配置してもよいし、第2のOPS41A2、第1のOPS41A1、第3のOPS41A3のように、遅延光路長Lの順番とは無関係に配置してもよい。複数のOPS41Aがどのような順番で配置されていても、パルス時間幅を伸ばす効果や光強度比Imrを改善する効果は、同じである。
ただし、メインテナンス性の観点からは、マスターオシレータMO側から、遅延光路長Lが短い順番で配置されていることが好ましい。というのも、マスターオシレータMO側に近いOPS41Aほど、光強度が高いパルスレーザ光が入射するため、その分、ビームスプリッタ42や各凹面ミラー51A〜54Aなどの光学素子の劣化が早いと考えられる。そして、遅延光路長Lが短いほど、OPS41Aのサイズは小さく、交換がしやすい。逆に遅延光路長Lが長いほど、OPS41Aのサイズが大きくなり、交換がしにくい。そのため、マスターオシレータMO側から、遅延光路長Lが短い順番でOPS41Aを配置することで、遅延光路長Lが長くサイズの大きなOPS41Aの耐用期間を相対的に延ばすことができる。これにより、サイズが大きく交換がしにくいOPS41Aの交換回数を相対的に減らすことができる。
また、第1のOPS41Aに加えて、第2〜第nの複数のOPS41Aを追加する場合には、上記実施形態のように、第1のOPS41Aの遅延光路長L(1)よりも長い遅延光路長Lを有するOPS41Aを追加することが好ましい。L(1)よりも短い遅延光路長を有するOPS41Aを設けた場合、光強度の落ち込みを減らす効果は期待できる。しかし、L(1)よりも長い遅延光路長LのOPSを設ける場合と比べて、パルス時間幅を伸長する効果は得にくい。OPS41Aの数が増えるほど、光強度が減衰する。できるだけ少ない数のOPSで高い効果を得るために、OPSを追加する場合は、L(1)よりも遅延光路長Lが長いOPSを追加することが好ましい。
5.第3実施形態のレーザ装置およびこれを用いるレーザアニール装置
5.1 構成
図20は、第3実施形態に係るレーザアニール装置の構成を概略的に示す。第3実施形態のレーザアニール装置は、図12に示す第2実施形態のレーザアニール装置のレーザ装置3Bに代えて、レーザ装置3Cを備えている。第3実施形態のレーザ装置3Cと、第2実施形態に係るレーザ装置3Bとの相違点は、レーザ装置3Cは、レーザ発振器であるマスターオシレータMOに加えて、増幅器PAを有している点である。このようなレーザ装置3Cは、MOPA方式とも呼ばれる。レーザ装置3CのOPS装置141は、レーザ装置3Bと同様の3段構成のOPS装置である。他の構成は、第2実施形態のレーザ装置3Bと同様であるので、同一の構成については同一の符号を付して説明を省略し、以下、相違点を中心に説明する。
増幅器PAは、マスターオシレータMOの出力結合ミラー77から出力されたパルスレーザ光の光路に配置されている。増幅器PAは、マスターオシレータMOと同様に、レーザチャンバ71と、一対の電極72aおよび72bと、充電器73と、パルスパワーモジュール(PPM)74と、を含んでいる。これらの構成は、マスターオシレータMOに含まれているものと同様である。増幅器PAは、マスターオシレータMOと異なり、高反射ミラー76および出力結合ミラー77を含まない。増幅器PAのウインドウ71aに入射したパルスレーザ光は、電極72aと電極72bとの間のレーザゲイン空間を1回通過して、ウインドウ71bから出力される。マスターオシレータMOから出力されたパルスレーザ光は、増幅器PAで増幅された後、OPS装置141に入射する。
マスターオシレータMOおよび増幅器PAは、それぞれ、レーザチャンバ71に設けられたウインドウ71eと、放電センサ81とを有している。ウインドウ71eは、レーザチャンバ71内の放電光を放電センサ81に向けて出力する。各放電センサ81は、放電光を受光してレーザチャンバ71内で放電が生じたことを検出し、検出信号をレーザ制御部66に送信する。
5.2 動作
レーザ制御部66は、アニール装置4から発光トリガ信号を受信すると、マスターオシレータMOから出力されたパルスレーザ光が増幅器PAで増幅されるように、マスターオシレータMOと増幅器PAのそれぞれのスイッチ74aをオンするタイミングを制御する。レーザ制御部66は、マスターオシレータMOおよび増幅器PAのそれぞれのレーザチャンバ71の放電タイミングを各放電センサ81からの検出信号に基づいて検出する。
ここで、マスターオシレータMOの放電タイミングと増幅器PAの放電タイミングの時間差を放電タイミング遅延時間DSDTと定義する。レーザ制御部66は、放電センサ81によって計測した放電タイミング遅延時間DSDTが所定の値に近づくように、マスターオシレータMOおよび増幅器PAの各スイッチ74aのオンのタイミングを制御する。
これにより、マスターオシレータMOから出力されたパルスレーザ光が増幅器PA内の電極72aおよび72b間を通過するのと同期して、増幅器PA内で放電が生成され、レーザガスが生じて、パルスレーザ光が増幅される。増幅されたパルスレーザ光は、増幅器PAから出力し、OPS装置141に入射する。パルスレーザ光は、OPS装置141においてパルス時間幅がストレッチされる。
5.3 XeFエキシマレーザ、MOPA方式、1段構成のOPS装置の実施例
5.3.1 構成
図21は、MOPA方式のレーザ装置3Cにおいて、レーザ媒質としてXeFを使用するXeFエキシマレーザの実施例を示す。本例において、OPS装置141は、第1のOPS41A1のみで構成される1段構成のOPS装置である。
5.3.2 作用
レーザ装置3Cにおいて、OPS装置141に入射するパルスレーザ光の入力波形MP−ORGは、増幅器PAで増幅されたパルスレーザ光の出力波形である。後述するようにMOPA方式においては、放電タイミング遅延時間DSDTの変動に応じてTISパルス時間幅ΔTTISが変動する。本例は、放電タイミング遅延時間DSDT=15nsの場合の入力波形MP−ORGに基づいて計算した出力波形MP−OPSを示す。本例の入力波形MP−ORGにおいて、TISパルス時間幅ΔTTIS=24.6nsである。
図21において細い実線で示される出力波形MP−OPSは、入力波形MP−ORGのパルス全幅ΔT25%に応じた遅延光路長L(1)=ΔT25%×cとした場合の出力波形である。入力波形MP−ORGにおいて、パルス全幅ΔT25%=19.8nsであるので、遅延光路長L(1)は、L(1)=ΔT25%×c=19.8ns×0.3m/ns=5.95mとなる。ここで、L(1)の計算過程において小数点第3位を端数処理している。
図21において細い波線で示される出力波形MP−OPSは、入力波形MP−ORGのパルス全幅ΔT50%に応じた遅延光路長L(1)=ΔT50%×cとした場合の出力波形である。入力波形MP−ORGにおいて、パルス全幅ΔT50%=13.7nsであるので、遅延光路長L(1)は、L(1)=ΔT50%×c=13.7ns×0.3m/ns=4.11mとなる。
図21において太い実線で示される出力波形MP−OPSは、入力波形MP−ORGのパルス全幅ΔT75%に応じた遅延光路長L(1)=ΔT75%×cとした場合の出力波形である。入力波形MP−ORGにおいて、パルス全幅ΔT75%=8nsであるので、遅延光路長L(1)は、L(1)=ΔT75%×c=8ns×0.3m/ns=2.40mとなる。
5.3.3 効果
図21において、TISパルス時間幅ΔTTISは、入力波形MP−ORGにおいてΔTTIS=24.6ns、ΔT25%の出力波形MP−OPSにおいてΔTTIS=61.4ns、ΔT50%の出力波形MP−OPSにおいてΔTTIS=51.2ns、ΔT75%の出力波形MP−OPSにおいてΔTTIS=38.3nsである。一方、図21において、ΔT25%の出力波形MP−OPSは、各出力波形X−OPSの中で1つ目と2つ目のピーク間の光強度の落ち込みが最大となる。このΔT25%の出力波形MP−OPSにおいても、図4に係る比較例と比較して、ピーク間の光強度の落ち込みは抑制されている。ΔT25%の出力波形MP−OPSの光強度比Imrは約38%以上であり、図4に係る比較例と比較して、光強度比Imrが改善している。
このように、MOPA方式のXeFエキシマレーザの実施例においても、第1のOPS41A1の遅延光路長L(1)を、ΔT75%×c≦L(1)≦ΔT25%×c(上記式(3))の範囲とすることで、光強度比Imrを改善しながら、パルス時間幅を伸ばすことできる。この結果、パルスレーザ光の照射中のアモルファスシリコンの再凝固を抑制して、アモルファスシリコンの溶融状態を長く維持できる。これにより、多結晶シリコンの結晶の粒径が大きくなり得る。
また、MOPA方式においては、増幅器PAを有することで、マスターオシレータMOのみの場合と比べて、パルスレーザ光が増幅されるため、パルスレーザ光のパルスエネルギが高くなる。パルスレーザ光のパルスエネルギが高くなる分、レーザアニールにおいて、パルスレーザ光の照射中に溶融されたアモルファスシリコンが再凝固するのをさらに抑制することができる。これにより、多結晶シリコンの結晶の粒径を大きくする効果がより向上する。
5.4 放電タイミング遅延時間DSDT、パルスエネルギ、TISパルス時間幅ΔTTISの関係
図22Aのグラフは、MOPA形式のレーザ装置3Cにおいて、放電タイミング遅延時間DSDTとパルスエネルギの関係を示す。図22Bのグラフは、MOPA形式のレーザ装置3Cにおいて、放電タイミング遅延時間DSDTとTISパルス時間幅ΔTTISの関係を示す。TISパルス時間幅ΔTTISは、マスターオシレータMOから出力された後、増幅器PAで増幅されたパルスレーザ光の出力波形のTISパルス時間幅ΔTTISである。
図22Aに示すように、パルスエネルギが最大となる放電タイミング遅延時間DSDTは、15nsであり、パルスエネルギの変動が許容できる放電タイミング遅延時間DSDTの範囲は10ns〜20nsである。一方、図22Bに示すように、放電タイミング遅延時間DSDTが10ns〜20nsの範囲では、増幅器PAで増幅されたパルスレーザ光の出力波形のTISパルス時間幅ΔTTISは、22.1ns〜28.1nsの範囲で変動し得る。
5.5 MOPA方式とOPS装置の組合せによるパルス時間幅の変動抑制
5.5.1 MOPA方式とOPS装置の組合せにおける出力波形
図23A〜図23Cは、MOPA方式のレーザ装置3Cにおいて、放電タイミング遅延時間DSDTが変動した場合のOPS装置141からの出力波形の変化を示す。本例は、レーザ媒質としてXeFを使用するXeFエキシマレーザの実施例である。
図23Aは、放電タイミング遅延時間DSDT=10nsの場合の入力波形MP−ORGに基づいて計算した出力波形MP−OPSを示す。DSDT=10nsの場合の入力波形MP−ORGにおいて、TISパルス時間幅ΔTTIS=22.1nsである。
図23Aにおいて、太い実線で示す出力波形MP−OPS1の条件および計算結果は次のとおりである。
(1)OPS装置の段数:1段構成
(2)遅延光路長L(1)=3.5m
(3)TISパルス時間幅ΔTTIS=45.8ns
ここで、DSDT=10nsの場合の入力波形MP−ORGのパルス全幅ΔT25%=16.4ns、パルス全幅ΔT50%=12ns、パルス全幅ΔT75%=7.6nsである。ΔT25%×c=4.92m、ΔT75%×c=2.28mである。したがって、遅延光路長L(1)の設定値3.5mは、ΔT75%×c≦L(1)≦ΔT25%×cの条件を満たす。
図23Aにおいて、細い波線で示す出力波形MP−OPS12の条件および計算結果は次のとおりである。
(1)OPS装置の段数:2段構成
(2)遅延光路長L(1)=3.5m
遅延光路長L(2)=2×L(1)=2×2.5m=7m
(3)TISパルス時間幅ΔTTIS=89.0ns
図23Aにおいて、細い実線で示す出力波形MP−OPS123の条件および計算結果は次のとおりである。
(1)OPS装置の段数:3段構成
(2)遅延光路長L(1)=3.5m
遅延光路長L(2)=2×L(1)=2×3.5m=7m
遅延光路長L(3)=2×L(2)=2×7m=14m
(3)TISパルス時間幅ΔTTIS=166.8ns
図23Bは、放電タイミング遅延時間DSDT=15nsの場合の入力波形MP−ORGに基づいて計算した出力波形MP−OPSを示す。DSDT=15nsの場合の入力波形MP−ORGにおいて、TISパルス時間幅ΔTTIS=24.6nsである。
図23Bにおいて、太い実線で示す出力波形MP−OPS1の条件および計算結果は次のとおりである。
(1)OPS装置の段数:1段構成
(2)遅延光路長L(1)=3.5m
(3)TISパルス時間幅ΔTTIS=46.8ns
ここで、DSDT=15nsの場合の入力波形MP−ORGのパルス全幅ΔT25%=19.8ns、パルス全幅ΔT50%=13.7ns、パルス全幅ΔT75%=8nsである。ΔT25%×c=19.8ns×0.3m/ns=5.95m、ΔT75%×c=8ns×0.3m/ns=2.40mである。したがって、遅延光路長L(1)の設定値3.5mは、ΔT75%×c≦L(1)≦ΔT25%×cの条件を満たす。
図23Bにおいて、細い波線で示す出力波形MP−OPS12の条件および計算結果は次のとおりである。
(1)OPS装置の段数:2段構成
(2)遅延光路長L(1)=3.5m
遅延光路長L(2)=2×L(1)=2×2.5m=7m
(3)TISパルス時間幅ΔTTIS=89.5ns
図23Bにおいて、細い実線で示す出力波形MP−OPS123の条件および計算結果は次のとおりである。
(1)OPS装置の段数:3段構成
(2)遅延光路長L(1)=3.5m
遅延光路長L(2)=2×L(1)=2×3.5m=7m
遅延光路長L(3)=2×L(2)=2×7m=14m
(3)TISパルス時間幅ΔTTIS=166.6ns
図23Cは、放電タイミング遅延時間DSDT=20nsの場合の入力波形MP−ORGに基づいて計算した出力波形MP−OPSを示す。DSDT=20nsの場合の入力波形MP−ORGにおいて、TISパルス時間幅ΔTTIS=28.1nsである。
図23Cにおいて、太い実線で示す出力波形MP−OPS1の条件および計算結果は次のとおりである。
(1)OPS装置の段数:1段構成
(2)遅延光路長L(1)=3.5m
(3)TISパルス時間幅ΔTTIS=48.3ns
ここで、DSDT=20nsの場合の入力波形MP−ORGのパルス全幅ΔT25%=24.4ns、パルス全幅ΔT50%=18.4ns、パルス全幅ΔT75%=10.8nsである。ΔT25%×c=7.32m、ΔT75%×c=3.24mである。したがって、遅延光路長L(1)の設定値3.5mは、ΔT75%×c≦L(1)≦ΔT25%×cの条件を満たす。
図23Cにおいて、細い波線で示す出力波形MP−OPS12の条件および計算結果は次のとおりである。
(1)OPS装置の段数:2段構成
(2)遅延光路長L(1)=3.5m
遅延光路長L(2)=2×L(1)=2×2.5m=7m
(3)TISパルス時間幅ΔTTIS=90.7ns
図23Cにおいて、細い実線で示す出力波形MP−OPS123の条件および計算結果は次のとおりである。
(1)OPS装置の段数:3段構成
(2)遅延光路長L(1)=3.5m
遅延光路長L(2)=2×L(1)=2×3.5m=7m
遅延光路長L(3)=2×L(2)=2×7m=14m
(3)TISパルス時間幅ΔTTIS=167.8ns
5.5.2 TISパルス時間幅ΔTTISの変動抑制の効果
図22Bに示したように、MOPA方式の場合、放電タイミング遅延時間DSDTが10ns〜20nの間で変動すると、増幅器PAから出力されるパルスレーザ光の出力波形のTISパルス時間幅ΔTTISは、22.1ns〜28.1nsの範囲で変動する。増幅器PAから出力されるパルスレーザ光の出力波形は、図23A〜図23Cにおける、OPS装置141に対する入力波形MP−ORGに相当する。すなわち、OPS装置141に入射前の入力波形MP−ORGは、放電タイミング遅延時間DSDTの変動に応じてTISパルス時間幅ΔTTISも、約6nsの範囲で変動する。
図24は、図23A〜図23Cの各出力波形MP−OPSのTISパルス時間幅ΔTTISに基づいて、放電タイミング遅延時間DSDTと、1段構成、2段構成および3段構成の各OPS装置を使用した場合のTISパルス時間幅ΔTTISとの関係を示したものである。図24において、菱形マークでプロットしたMP−ORGのグラフTISは、入力波形MP−ORGのTISパルス時間幅ΔTTISの22.1ns〜28.1nsの範囲の変動を示したものである。
図24において、MP−OPS1のグラフTISは1段構成のOPS装置を使用した場合のTISパルス時間幅ΔTTISの変動を示す。1段構成のOPS装置を使用した場合において、TISパルス時間幅ΔTTISは、45.8ns〜48.3nsの範囲で変動する。しかし、TISパルス時間幅ΔTTISの変動幅は約2.5nsであり、変動幅が約6nsのMP−ORGのグラフTISと比較して、放電タイミング遅延時間DSDTの変動に起因する、TISパルス時間幅ΔTTISの変動が抑制される。
図24において、MP−OPS12のグラフTISは2段構成のOPS装置を使用した場合のTISパルス時間幅ΔTTISの変動を示す。2段構成のOPS装置を使用した場合において、TISパルス時間幅ΔTTISは、89.0ns〜90.7nsの範囲で変動する。TISパルス時間幅ΔTTISの変動幅は約1.7nsであり、変動幅が約6nsのMP−ORGのグラフTISと比較して、放電タイミング遅延時間DSDTの変動に起因する、TISパルス時間幅ΔTTISの変動が抑制される。
図24において、MP−OPS123のグラフTISは3段構成のOPS装置を使用した場合のTISパルス時間幅ΔTTISの変動を示す。3段構成のOPS装置を使用した場合において、TISパルス時間幅ΔTTISは、166.8ns〜167.8nsの範囲で変動する。TISパルス時間幅ΔTTISの変動幅は約1nsであり、変動幅が約6nsのMP−ORGのグラフTISと比較して、放電タイミング遅延時間DSDTの変動に起因する、TISパルス時間幅ΔTTISの変動が抑制される。
このように放電タイミング遅延時間DSDTの変動に起因するTISパルス時間幅ΔTTISの変動が抑制されるので、MOPA方式において放電タイミング遅延時間DSDTが変動した場合でも、多結晶シリコンの結晶の粒径の変動を抑制することができる。
5.5.3 その他
図23A〜図23Cのすべての出力波形MP−OPSにおいて、光強度比Imrは50%以上である。このため、MOPA方式とOPS装置を組み合わせた本例においても、光強度比Imrを改善しつつ、パルス時間幅を伸ばすことができる。これにより、多結晶シリコンの粒径を大きくする効果も期待できる。
6.各種条件の好ましい範囲
6.1 遅延光路長L(1)のより好ましい範囲
図25は、第3実施形態に示すレーザ装置3Cのレーザ媒質としてKrFを使用した、MOPA方式のKrFエキシマレーザの実施例を示す。図25は、入力波形KrMP−ORGに基づいて計算した出力波形KrMP−OPSを示す。第1のOPSの遅延光路長L(1)は、ΔT75%×c≦L(1)≦ΔT25%×c(式(3))の範囲で設定される。
図25において、入力波形KrMP−ORGの条件は次のとおりである。
(1)放電タイミング遅延時間DSDT=20ns
(2)TISパルス時間幅ΔTTIS=29.3ns
(3)パルス全幅ΔT25%=21.6ns
パルス全幅ΔT50%=12.4ns
パルス全幅ΔT75%=5.2ns
図25において、ΔT25%の場合の出力波形KrMP−OPSの算出条件及び計算結果は次のとおりである。
(1)OPS装置の段数:1段構成
(2)遅延光路長L(1)=ΔT25%×c=21.6ns×0.3m/ns=6.48m
(3)TISパルス時間幅ΔTTIS=67.4ns
図25において、ΔT50%の場合の出力波形KrMP−OPSの算出条件及び計算結果は次のとおりである。
(1)OPS装置の段数:1段構成
(2)遅延光路長L(1)=ΔT50%×c=12.4ns×0.3m/ns=3.72m
(3)TISパルス時間幅ΔTTIS=51.8ns
図25において、ΔT75%の場合の出力波形KrMP−OPSの算出条件及び計算結果は次のとおりである。
(1)OPS装置の段数:1段構成
(2)遅延光路長L(1)=ΔT75%×c=5.2ns×0.3m/ns=1.54m
(3)TISパルス時間幅ΔTTIS=38.4ns
図25に示す、すべての出力波形KrMP−OPSにおいて、光強度比Imrは約36%以上となった。TISパルス時間幅ΔTTISは、ΔT75%の出力波形KrMP−OPSにおいて38.4ns、ΔT50%の出力波形KrMP−OPSにおいて51.8ns、ΔT25%の出力波形KrMP−OPSにおいて67.4nsとなる。各出力波形KrMP−OPSは、入力波形KrMP−ORGの29.3nsに対してパルス時間幅が長い。このように、光強度比Imrを改善しつつ、パルス時間幅を伸ばすことができる。パルスレーザ光の照射中において溶融状態のアモルファスシリコンの再凝固が抑制されて、多結晶シリコンの粒径を大きくする効果が期待できる。
図26は、遅延光路長L(1)と光強度比Imrの関係を示すグラフである。図26に示すグラフは、図25に示す入力波形Kr−ORGのパルス全幅に応じた遅延光路長L(1)を変化させた場合において、各遅延光路長L(1)に応じた出力波形Kr−OPSの光強度比Imrをプロットしたものである。
図26に示すグラフにおいて、光強度比Imrが50%以上100%未満の遅延光路長L(1)の範囲は、2m<L(1)≦4.5mとなる。遅延光路長L(1)がこの範囲であれば、50%以上の光強度比Imrを確保しつつ、TISパルス時間幅ΔTTISを伸ばすことができる。
図3に示したとおり、OPSにおいて、各周回光PSは、遅延光路長Lに応じた遅延時間DTだけ遅延しながら順次出力される。上述のとおり、遅延光路長Lと遅延時間DTの関係は、DT=L/cである。そうすると、2m<L(1)≦4.5mの範囲に応じた遅延時間DTの範囲は、2m/c<DT≦4.5m/cであり、6.67ns<DT≦15nsとなる。
この範囲を、図25に示す入力波形KrMP−OPSのパルス全幅に換算して、遅延光路長L(1)の範囲を求めると、下式(5)になる。
ΔT65%×c≦L(1)≦ΔT40%×c・・・・式(5)
遅延光路長L(1)が、式(5)の条件を満たす範囲にあれば、50%以上の光強度比を維持しながら、パルス時間幅を伸ばすことができる。このため、遅延光路長L(1)は、上記式(3)の条件を満たす範囲であることに加えて、式(5)の条件を満たす範囲であることがさらに好ましい。
6.2 ビームスプリッタの反射率RBの好ましい範囲
図27Aに示すグラフは、MOPA方式のKrFエキシマレーザを例に、ビームスプリッタの反射率を変化させた場合の出力波形KrMP−OPSの変化を示す。図27Aに示す入力波形KrMP−ORGは、KrFエキシマレーザに係る実機で計測したデータに基づく波形である。入力波形KrMP−ORGは、放電タイミング遅延時間DSDT=20nsの場合の入力波形であり、TISパルス時間幅ΔTTIS=29.3nsである。
出力波形KrMP−OPSは、入力波形KrMP−ORGに基づいて算出した波形である。各出力波形KrMP−OPSの算出条件および計算結果は次のとおりである。
(1)OPS装置の段数:1段構成
(2)遅延光路長L(1)=入力波形KrMP−ORGのパルス全幅ΔT50%×C=12.4ns×0.3m/ns=3.72m
(3)ビームスプリッタの反射率RB
出力波形KrMP−OPS50%の反射率RB=50%
出力波形KrMP−OPS60%の反射率RB=60%
出力波形KrMP−OPS70%の反射率RB=70%
図27Bは、図27Aの出力波形KrMP−OPSに基づいて算出した、反射率RBと、光強度の最大値および光強度比との関係を示すグラフである。図27Cは、図27Aの出力波形KrMP−OPSに基づいて算出した、反射率RBと、TISパルス時間幅ΔTTISとの関係を示すグラフである。
図27Aに示すように、各出力波形KrMP−OPSは、反射率RBが高いほど、出力波形KrMP−OPSの1つ目のピーク値が低下し、反対に2つ目のピーク値が上昇する。1つ目と2つ目のピーク間の谷間の光強度は、反射率RBが高いほど低下する。
図27Bに示すように、反射率RBの変化に応じた、各出力波形KrMP−OPSの光強度最大値の変化を示すグラフは、下に凸な曲線となり、反射率RB=55%が極小値となる。図27Aおよび図27Bに示すように、反射率RBが55%より低い場合は、1つ目のピークが最大値となり、反射率RBが55%より高い場合は、2つ目のピークが最大値となる。
一方、図27Bに示すように、出力波形KrMP−OPSは、反射率RBが30%〜70%の範囲では、反射率RBが変化しても、光強度比Imrは殆ど変化しない。また、図27Cに示すように、TISパルス時間幅ΔTTISと反射率RBとの関係を示すグラフは、上に凸な曲線となり、TISパルス時間幅ΔTTISが最大となる反射率RBは約55%である。
反射率RB=40%〜65%の範囲では、TISパルス時間幅ΔTTISが50ns以上となっている。また、反射率40%〜65%の範囲では、図27Bに示すように、光強度比Imrは約57%以上を維持している。出力波形Kr−OPSの最大値も0.5前後で推移している。図27Cに示すように、TISパルス時間幅ΔTTISは55ns以上を維持しており、大きな変化はない。
したがって、ビームスプリッタ42の反射率RBは、下式(6)の範囲であることが好ましい。
40%≦RB≦65%・・・式(6)
6.3 遅延光路長L(1)の好ましい範囲
図28〜図30は、MOPA方式のKrFエキシマレーザを例に、遅延光路長LおよびOPS装置の段数を変化させた場合の出力波形KrMP−OPSを示す。図28〜図30に示す入力波形KrMP−ORGは、図27Aに示した入力波形KrMP−ORGと同様に、放電タイミング遅延時間DSDT=20nsの場合の入力波形であり、TISパルス時間幅ΔTTIS=29.3nsである。
図28A〜図28Cは、第1のOPS41A1の遅延光路長L(1)をパルス全幅ΔT25%×cに設定した場合の出力波形KrMP−OPSである。図28A〜図28Cにおいて、第2および第3のOPS41A2、41A3の遅延光路長L(2)、L(3)を設定する際の基準となる前段の遅延光路長L(k−1)に対して、掛ける係数を変化させている。図28Aのグラフの係数は1.8、図28Bのグラフの係数は2.0、図28Cのグラフの係数は2.2である。
図28Aにおける、ΔT25%の各出力波形KrMP−OPSの算出条件および計算結果は、次のとおりである。
A1:ΔT25%の出力波形KrMP−OPS1
(1)OPS装置の段数:1段構成
(2)遅延光路長L(1)=ΔT25%×c=19.8ns×0.3m/ns=6.48m
(3)TISパルス時間幅ΔTTIS=67.4ns
A2:ΔT25%の出力波形KrMP−OPS12、係数=1.8
(1)OPS装置の段数:2段構成
(2)遅延光路長L(1)=ΔT25%×c=6.48m
遅延光路長L(2)=1.8×L(1)=1.8×6.48m=11.66m
(3)TISパルス時間幅ΔTTIS=135.6ns
A3:ΔT25%の出力波形KrMP−OPS123、係数=1.8
(1)OPS装置の段数:3段構成
(2)遅延光路長L(1)=ΔT25%×c=6.48m
遅延光路長L(2)=1.8×L(1)=11.66m
遅延光路長L(3)=1.8×L(2)=1.8×11.66m=21m
(3)TISパルス時間幅ΔTTIS=252.8ns
図28Bにおける、ΔT25%の各出力波形KrMP−OPSの算出条件および計算結果は、次のとおりである。
B1:ΔT25%の出力波形KrMP−OPS1
(1)OPS装置の段数:1段構成
(2)遅延光路長L(1)=ΔT25%×c=6.48m
(3)TISパルス時間幅ΔTTIS=67.4ns
B2:ΔT25%の出力波形KrMP−OPS12、係数=2.0
(1)OPS装置の段数:2段構成
(2)遅延光路長L(1)=ΔT25%×c=6.48m
遅延光路長L(2)=2.0×L(1)=2.0×6.48m=12.96m
(3)TISパルス時間幅ΔTTIS=138.3ns
B3:ΔT25%の出力波形KrMP−OPS123、係数=2.0
(1)OPS装置の段数:3段構成
(2)遅延光路長L(1)=ΔT25%×c=6.48m
遅延光路長L(2)=2.0×L(1)=12.96m
遅延光路長L(3)=2.0×L(2)=2.0×12.96m=25.92m
(3)TISパルス時間幅ΔTTIS=265.7ns
図28Cにおける、ΔT25%の各出力波形KrMP−OPSの算出条件および計算結果は、次のとおりである。
C1:ΔT25%の出力波形KrMP−OPS1
(1)OPS装置の段数:1段構成
(2)遅延光路長L(1)=ΔT25%×c=6.48m
(3)TISパルス時間幅ΔTTIS=67.4ns
C2:ΔT25%の出力波形KrMP−OPS12、係数=2.2
(1)OPS装置の段数:2段構成
(2)遅延光路長L(1)=ΔT25%×c=6.48m
遅延光路長L(2)=2.2×L(1)=2.2×6.48m=14.26m
(3)TISパルス時間幅ΔTTIS=147ns
C3:ΔT25%の出力波形KrMP−OPS123、係数=2.2
(1)OPS装置の段数:3段構成
(2)遅延光路長L(1)=ΔT25%×c=6.48m
遅延光路長L(2)=2.2×L(1)=14.26m
遅延光路長L(3)=2.2×L(2)=2.2×14.26m=31.26m
(3)TISパルス時間幅ΔTTIS=313.6ns
図28A〜図28Cに示す遅延光路長L(1)、L(2)、L(3)の範囲であれば、1段〜3段構成のOPS装置のいずれを使用しても、光強度の落ち込みを抑制して比較的高い値で光強度比Imrを維持することができる。また、図28の例において、L(1)、L(2)=1.8×L(1)、L(3)=1.8×L(2)の条件で、3段構成のOPS装置を用いれば、TISパルス時間幅ΔTTISを252.8nsまで伸ばすことができる。また、L(1)、L(2)=2.2×L(1)、L(3)=2.2×L(2)の条件では、3段構成のOPS装置を用いれば、TISパルス時間幅ΔTTISを313.6nsまで伸ばすことができる。
図29A〜図29Cは、第1のOPS41A1の遅延光路長L(1)をパルス全幅ΔT50%×cに設定した場合の出力波形KrMP−OPSである。図28A〜図28Cと同様に、図29Aのグラフの係数は1.8、図29Bのグラフの係数は2.0、図29Cのグラフの係数は2.2である。
図29Aにおける、ΔT50%の各出力波形KrMP−OPSの算出条件および計算結果は、次のとおりである。
A1:ΔT50%の出力波形KrMP−OPS1
(1)OPS装置の段数:1段構成
(2)遅延光路長L(1)=ΔT50%×c=12.4ns×0.3m/ns=3.72m
(3)TISパルス時間幅ΔTTIS=51.8ns
A2:ΔT50%の出力波形KrMP−OPS12、係数=1.8
(1)OPS装置の段数:2段構成
(2)遅延光路長L(1)=ΔT50%×c=3.72m
遅延光路長L(2)=1.8×L(1)=1.8×3.72m=6.7m
(3)TISパルス時間幅ΔTTIS=90.1ns
A3:ΔT50%の出力波形KrMP−OPS123、係数=1.8
(1)OPS装置の段数:3段構成
(2)遅延光路長L(1)=ΔT50%×c=3.72m
遅延光路長L(2)=1.8×L(1)=6.7m
遅延光路長L(3)=1.8×L(2)=1.8×6.7m=12m
(3)TISパルス時間幅ΔTTIS=158.6ns
図29Bにおける、ΔT50%の各出力波形KrMP−OPSの算出条件および計算結果は、次のとおりである。
B1:ΔT50%の出力波形KrMP−OPS1
(1)OPS装置の段数:1段構成
(2)遅延光路長L(1)=ΔT50%×c=3.72m
(3)TISパルス時間幅ΔTTIS=51.8ns
B2:ΔT50%の出力波形KrMP−OPS12、係数=2.0
(1)OPS装置の段数:2段構成
(2)遅延光路長L(1)=ΔT50%×c=3.72m
遅延光路長L(2)=2.0×L(1)=2.0×3.72m=7.44m
(3)TISパルス時間幅ΔTTIS=93.8ns
B3:ΔT50%の出力波形KrMP−OPS123、係数=2.0
(1)OPS装置の段数:3段構成
(2)遅延光路長L(1)=ΔT50%×c=3.72m
遅延光路長L(2)=2.0×L(1)=7.44m
遅延光路長L(3)=2.0×L(2)=2.0×7.44m=14.88m
(3)TISパルス時間幅ΔTTIS=176.5ns
図29Cにおける、ΔT50%の各出力波形KrMP−OPSの算出条件および計算結果は、次のとおりである。
C1:ΔT50%の出力波形KrMP−OPS1
(1)OPS装置の段数:1段構成
(2)遅延光路長L(1)=ΔT50%×c=3.72m
(3)TISパルス時間幅ΔTTIS=51.8ns
C2:ΔT50%の出力波形KrMP−OPS12、係数=2.2
(1)OPS装置の段数:2段構成
(2)遅延光路長L(1)=ΔT50%×c=3.72m
遅延光路長L(2)=2.2×L(1)=2.2×3.72m=8.18m
(3)TISパルス時間幅ΔTTIS=99.7ns
C3:ΔT50%の出力波形KrMP−OPS123、係数=2.2
(1)OPS装置の段数:3段構成
(2)遅延光路長L(1)=ΔT50%×c=3.72m
遅延光路長L(2)=2.2×L(1)=8.18m
遅延光路長L(3)=2.2×L(2)=2.2×8.18=18m
(3)TISパルス時間幅ΔTTIS=205.4ns
図29A〜図29Cに示す遅延光路長L(1)、L(2)、L(3)の範囲であれば、1段〜3段構成のOPS装置のいずれを使用しても、光強度の落ち込みを抑制して比較的高い値で光強度比Imrを維持することができる。また、図29の例において、L(1)、L(2)=1.8×L(1)、L(3)=1.8×L(2)の条件で、3段構成のOPS装置を用いれば、TISパルス時間幅ΔTTISを158.6nsまで伸ばすことができる。また、L(1)、L(2)=2.2×L(1)、L(3)=2.2×L(2)の条件では、3段構成のOPS装置を用いれば、TISパルス時間幅ΔTTISを205.4nsまで伸ばすことができる。
図30A〜図30Cは、第1のOPS41A1の遅延光路長L(1)をパルス全幅ΔT75%×cに設定した場合の出力波形KrMP−OPSである。図28A〜図28Cと同様に、図30Aのグラフの係数は1.8、図30Bのグラフの係数は2.0、図30Cのグラフの係数は2.2である。
図30Aにおける、ΔT75%の各出力波形KrMP−OPSの算出条件および計算結果は、次のとおりである。
A1:ΔT75%の出力波形KrMP−OPS1
(1)OPS装置の段数:1段構成
(2)遅延光路長L(1)=ΔT75%×c=5.2ns×0.3m/ns=1.54m
(3)TISパルス時間幅ΔTTIS=38.4ns
A2:ΔT75%の出力波形KrMP−OPS12、係数=1.8
(1)OPS装置の段数:2段構成
(2)遅延光路長L(1)=ΔT75%×c=1.54m
遅延光路長L(2)=1.8×L(1)=1.8×1.54m=2.77m
(3)TISパルス時間幅ΔTTIS=51.8ns
A3:ΔT75%の出力波形KrMP−OPS123、係数=1.8
(1)OPS装置の段数:3段構成
(2)遅延光路長L(1)=ΔT75%×c=1.54m
遅延光路長L(2)=1.8×L(1)=2.77m
遅延光路長L(3)=1.8×L(2)=1.8×2.77m=4.99m
(3)TISパルス時間幅ΔTTIS=77.2ns
図30Bにおける、ΔT75%の各出力波形KrMP−OPSの算出条件および計算結果は、次のとおりである。
B1:ΔT75%の出力波形KrMP−OPS1
(1)OPS装置の段数:1段構成
(2)遅延光路長L(1)=ΔT75%×c=1.54m
(3)TISパルス時間幅ΔTTIS=38.4ns
B2:ΔT75%の出力波形KrMP−OPS12、係数=2.0
(1)OPS装置の段数:2段構成
(2)遅延光路長L(1)=ΔT50%×c=1.54m
遅延光路長L(2)=2.0×L(1)=2.0×1.54m=3.08m
(3)TISパルス時間幅ΔTTIS=53.9ns
B3:ΔT75%の出力波形KrMP−OPS123、係数=2.0
(1)OPS装置の段数:3段構成
(2)遅延光路長L(1)=ΔT75%×c=1.54m
遅延光路長L(2)=2.0×L(1)=3.08m
遅延光路長L(3)=2.0×L(2)=2.0×3.08m=6.16m
(3)TISパルス時間幅ΔTTIS=87.7ns
図30Cにおける、ΔT75%の各出力波形KrMP−OPSの算出条件および計算結果は、次のとおりである。
C1:ΔT75%の出力波形KrMP−OPS1
(1)OPS装置の段数:1段構成
(2)遅延光路長L(1)=ΔT75%×c=1.54m
(3)TISパルス時間幅ΔTTIS=38.4ns
C2:ΔT75%の出力波形KrMP−OPS12、係数=2.2
(1)OPS装置の段数:2段構成
(2)遅延光路長L(1)=ΔT75%×c=1.54m
遅延光路長L(2)=2.2×L(1)=2.2×1.54m=3.39m
(3)TISパルス時間幅ΔTTIS=56.1ns
C3:ΔT75%の出力波形KrMP−OPS123、係数=2.2
(1)OPS装置の段数:3段構成
(2)遅延光路長L(1)=ΔT75%×c=1.54m
遅延光路長L(2)=2.2×L(1)=3.39m
遅延光路長L(3)=2.2×L(2)=2.2×3.39=7.45m
(3)TISパルス時間幅ΔTTIS=98.4ns
図30A〜図30Cに示す遅延光路長L(1)、L(2)、L(3)の範囲であれば、1段〜3段構成のOPS装置のいずれを使用しても、光強度の落ち込みを抑制して比較的高い値で光強度比Imrを維持することができる。また、図30の例において、L(1)、L(2)=1.8×L(1)、L(3)=1.8×L(2)の条件で、3段構成のOPS装置を用いれば、TISパルス時間幅ΔTTISを77.2nsまで伸ばすことができる。また、L(1)、L(2)=2.2×L(1)、L(3)=2.2×L(2)の条件では、3段構成のOPS装置を用いれば、TISパルス時間幅ΔTTISを98.4nsまで伸ばすことができる。
図31は、図28〜図30に示した例のOPS装置の各態様とTISパルス時間幅ΔTTISとの関係を示す。ここで、OPS装置の各態様とは、OPS装置の段数や遅延光路長L等である。遅延光路長L(1)がΔT75%×c≦L(1)≦ΔT25%×cの範囲に設定されている場合において、グラフKrMP−OPS1で示される1段構成のOPS装置では、TISパルス時間幅ΔTTISは、38.4ns〜67.4nsの範囲でストレッチされる。同様に、グラフKrMP−OPS12で示される2段構成のOPS装置では、TISパルス時間幅ΔTTISは、51.8ns〜147nsの範囲でストレッチされる。同様に、グラフKrMP−OPS123で示される3段構成のOPS装置では、TISパルス時間幅ΔTTISは、77.2ns〜313.6nsの範囲でストレッチされる。
図29〜図31で示した遅延光路長L(1)、L(2)、L(3)の範囲であれば、光強度の落ち込みを抑制して、比較的高い光強度比Imrを維持しつつ、TISパルス時間幅ΔTTISを伸ばすことができる。図29〜図31で示した遅延光路長L(1)、L(2)、L(3)の条件は、下式(7)で示される。
OPS装置が第1のOPSに加えて直列に配置された第2〜第nのOPSを含む場合において、
第kのOPSの遅延光路長L(k)は、以下の式(7)に示す条件を満たす。
1.8×L(k−1)≦L(k)≦2.2×L(k−1)・・・・式(7)
ここで、k=2以上n以下である。
式(7)のように遅延光路長Lを設定することで、光強度の落ち込みを抑制して比較的高い光強度比Imrを確保しつつ、TISパルス時間幅ΔTTISを伸ばすことができる。ただし、上記式(4)で示したとおり、L(k)=2×L(k−1)の条件を満たすように遅延光路長Lを設定することがより好ましい。というのも、遅延光路長L(k)が、基準となる遅延光路長L(1)の整数倍で規定した方が、設計や凹面ミラーの調達のしやすさなどの点でメリットが期待できるからである。
6.4 その他
図32は、遅延光路長L(1)、L(2)、L(3)を、式(4)の条件を満たすように設定した、MOPA方式のKrFエキシマレーザの実施例である。KrMP−ORGは、放電タイミング遅延時間DSDT=15nsの場合の波形である。
入力波形KrMP−ORGにおいて、ΔT75%=5.2ns、ΔT25%=19.8nsであるので、ΔT75%×c=1.54m、ΔT25%×c=6.48mとなる。したがって、L(1)=3.5mという設定値は、ΔT75%×c≦L(1)≦ΔT25%×c(式(3))の条件を満たす。
L(2)およびL(3)は、L(2)=2×L(1)=2×3.5m=7m、L(3)=2×L(2)=2×7m=14mに設定されており、式(4)のL(k)=2×L(k−1)の条件を満たしている。
図32に示すように、1段構成のOPS装置を使用した出力波形KrMP−ORG1、2段構成のOPS装置を使用した出力波形KrMP−ORG12、3段構成のOPS装置を使用した出力波形KrMP−ORG123のいずれも、図4に係る比較例と比べて、1つ目と2つ目のピーク間の光強度の落ち込みが抑制されている。光強度比Imrは50%以上である。3段構成のOPS装置を使用した場合には、出力波形KrMP−ORG123に示すように、TISパルス時間幅ΔTTISを、入力波形Kr−ORGの29.3nsから168.6nsまで伸ばすことができる。これにより、比較的高い光強度比Imrを維持しながら、TISパルス時間幅ΔTTISを伸ばすことができる。
上記の説明は、制限ではなく単なる例示を意図したものである。従って、添付の特許請求の範囲を逸脱することなく本開示の各実施形態に変更を加えることができることは、当業者には明らかであろう。
本明細書および添付の特許請求の範囲全体で使用される用語は、「限定的でない」用語と解釈されるべきである。例えば、「含む」又は「含まれる」という用語は、「含まれるものとして記載されたものに限定されない」と解釈されるべきである。「有する」という用語は、「有するものとして記載されたものに限定されない」と解釈されるべきである。また、本明細書および添付の特許請求の範囲に記載される修飾句「1つの」は、「少なくとも1つ」又は「1又はそれ以上」を意味すると解釈されるべきである。

Claims (16)

  1. レーザアニールに用いられるレーザ装置は、以下を備える:
    A.パルスレーザ光を出力するレーザ発振器;
    B.前記レーザ発振器から出力された前記パルスレーザ光の光路上に配置され、入射した前記パルスレーザ光の一部を透過して、他の一部を、遅延光路を周回させて出力することにより、前記パルスレーザ光のパルス時間幅をストレッチする第1のOPSを含むOPS装置であって、前記第1のOPSの前記遅延光路の長さである遅延光路長L(1)が、以下の式()の範囲にあるOPS装置。
    ΔT 65% ×c≦L(1)≦ΔT 40% ×c・・・・・式(B)
    ここで、ΔTa%は、前記レーザ発振器から出力され、前記OPS装置に入射するパルスレーザ光の入力波形において、光強度がピーク値に対してa%の値を示す位置の時間全幅であり、cは光速である。
  2. 請求項1に記載のレーザ装置であって、
    前記OPS装置は、前記第1のOPSに加えて、前記第1のOPSに直列に配置された第2から第nのOPSを含み、
    第kのOPSの遅延光路長L(k)は、以下の式(C)に示す条件を満たす。
    1.8×L(k−1)≦L(k)≦2.2×(k−1)・・・・式(C)
    ここで、k=2以上n以下である。
  3. 請求項に記載のレーザ装置であって、
    前記遅延光路長L(k)は、以下の式(D)に示す条件を満たす。
    L(k)=2×L(k−1)・・・・式(D)
  4. 請求項1に記載のレーザ装置であって、
    前記第1のOPSは、前記パルスレーザ光の一部を透過して、他の一部を前記遅延光路に向けて反射するビームスプリッタを含んでおり、前記ビームスプリッタの反射率は、40%以上65%以下の範囲内である。
  5. 請求項に記載のレーザ装置であって、
    前記第1から第nのOPSは、前記レーザ発振器側から、前記遅延光路長が短い順番で配置されている。
  6. 請求項1に記載のレーザ装置であって、以下をさらに含む:
    C.前記レーザ発振器と前記OPS装置との間の光路上に配置される増幅器。
  7. 請求項に記載のレーザ装置であって、
    前記OPS装置は、前記第1のOPSに加えて、前記第1のOPSに直列に配置された第2から第nのOPSを含み、
    第kのOPSの遅延光路長L(k)は、以下の式(C)に示す条件を満たす。
    1.8×L(k−1)≦L(k)≦2.2×(k−1)・・・・式(C)
    ここで、k=2以上n以下である。
  8. 請求項に記載のレーザ装置であって、
    前記遅延光路長L(k)は、以下の式(D)に示す条件を満たす。
    L(k)=2×L(k−1)・・・・式(D)
  9. 前記請求項に記載のレーザ装置であって、
    前記第1のOPSは、前記パルスレーザ光の一部を透過して、他の一部を前記遅延光路に向けて反射するビームスプリッタを含んでおり、前記ビームスプリッタの反射率は、40%以上65%以下の範囲内である。
  10. 請求項に記載のレーザ装置であって、
    前記第1から第nのOPSは、前記レーザ発振器側から、前記遅延光路長Lが短い順番で配置されている。
  11. レーザアニール装置は、以下を備える:
    A.パルスレーザ光を出力するレーザ発振器を含むレーザ装置;
    B.前記レーザ発振器から出力された前記パルスレーザ光の光路上に配置され、入射した前記パルスレーザ光の一部を透過して、他の一部を、遅延光路を周回させて出力することにより、前記パルスレーザ光のパルス時間幅をストレッチする第1のOPSを含むOPS装置であって、前記第1のOPSの前記遅延光路の長さである遅延光路長L(1)が、以下の式()の範囲にあるOPS装置;及び
    C.前記OPS装置によりストレッチされた前記パルスレーザ光を用いて半導体薄膜をアニールするアニール装置。
    ΔT 65% ×c≦L(1)≦ΔT 40% ×c・・・・・式(B)
    ここで、ΔTa%は、前記レーザ発振器から出力され、前記OPS装置に入射するパルスレーザ光の入力波形において、光強度がピーク値に対してa%の値を示す位置の時間全幅であり、cは光速である。
  12. 請求項11に記載のレーザアニール装置であって、
    前記OPS装置は、前記第1のOPSに加えて、前記第1のOPSに直列に配置された第2から第nのOPSを含み、
    第kのOPSの遅延光路長L(k)は、以下の式(C)に示す条件を満たす。
    1.8×L(k−1)≦L(k)≦2.2×(k−1)・・・・式(C)
    ここで、k=2以上n以下である。
  13. 請求項12に記載のレーザアニール装置であって、
    前記遅延光路長L(k)は、以下の式(D)に示す条件を満たす。
    L(k)=2×L(k−1)・・・・式(D)
  14. 請求項11に記載のレーザアニール装置であって、
    前記第1のOPSは、前記パルスレーザ光の一部を透過して、他の一部を前記遅延光路に向けて反射するビームスプリッタを含んでおり、前記ビームスプリッタの反射率は、40%以上65%以下の範囲内である。
  15. 請求項12に記載のレーザアニール装置であって、
    前記第1から第nのOPSは、前記レーザ発振器側から、前記遅延光路長が短い順番で配置されている。
  16. 請求項11に記載のレーザアニール装置であって、以下をさらに含む:
    D.前記レーザ発振器と前記OPS装置との間の光路上に配置される増幅器。
JP2018537746A 2016-09-06 2016-09-06 レーザ装置およびレーザアニール装置 Active JP6920316B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/076103 WO2018047220A1 (ja) 2016-09-06 2016-09-06 レーザ装置およびレーザアニール装置

Publications (2)

Publication Number Publication Date
JPWO2018047220A1 JPWO2018047220A1 (ja) 2019-06-27
JP6920316B2 true JP6920316B2 (ja) 2021-08-18

Family

ID=61561972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018537746A Active JP6920316B2 (ja) 2016-09-06 2016-09-06 レーザ装置およびレーザアニール装置

Country Status (4)

Country Link
US (1) US20190157120A1 (ja)
JP (1) JP6920316B2 (ja)
CN (1) CN109564857B (ja)
WO (1) WO2018047220A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9498845B2 (en) * 2007-11-08 2016-11-22 Applied Materials, Inc. Pulse train annealing method and apparatus
JP7482225B2 (ja) * 2020-05-27 2024-05-13 ギガフォトン株式会社 レーザ装置及び電子デバイスの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI295380B (en) * 2005-05-26 2008-04-01 Cymer Inc Systems and methods for implementing an interaction between a laser shaped as a line beam and a film deposited on a substrate
US7888620B2 (en) * 2006-07-31 2011-02-15 Electro Scientific Industries, Inc. Reducing coherent crosstalk in dual-beam laser processing system
JP5214662B2 (ja) * 2010-04-29 2013-06-19 株式会社日本製鋼所 多結晶シリコン薄膜の製造方法
US20120260847A1 (en) * 2011-04-12 2012-10-18 Coherent Gmbh Amorphous silicon crystallization using combined beams from multiple oscillators
US8569187B2 (en) * 2011-06-24 2013-10-29 Applied Materials, Inc. Thermal processing apparatus
JP6167358B2 (ja) * 2012-03-30 2017-07-26 株式会社ブイ・テクノロジー レーザアニール装置及びレーザアニール方法
JP6270820B2 (ja) * 2013-03-27 2018-01-31 国立大学法人九州大学 レーザアニール装置
CN105206517A (zh) * 2014-06-24 2015-12-30 上海微电子装备有限公司 一种脉宽展宽激光退火装置

Also Published As

Publication number Publication date
US20190157120A1 (en) 2019-05-23
JPWO2018047220A1 (ja) 2019-06-27
CN109564857B (zh) 2023-05-16
WO2018047220A1 (ja) 2018-03-15
CN109564857A (zh) 2019-04-02

Similar Documents

Publication Publication Date Title
US10651049B2 (en) Laser annealing device
KR100709651B1 (ko) 반도체 박막의 제조 방법 및 반도체 박막 제조 장치
US7063999B2 (en) Thin film processing method and thin film processing apparatus including controlling the cooling rate to control the crystal sizes
KR102163606B1 (ko) 레이저 어닐링 장치
KR100713750B1 (ko) 반도체 박막의 제조 방법 및 제조 장치
JP2001127003A (ja) レーザ照射装置
US20180019141A1 (en) Laser system and laser annealing apparatus
US7223644B2 (en) Method and apparatus for producing polycrystalline silicon film and method of manufacturing semiconductor device and thin-film transistor
JP6920316B2 (ja) レーザ装置およびレーザアニール装置
JP5678333B2 (ja) レーザアニール方法及び装置
JP2001326190A (ja) 薄膜処理方法及び薄膜処理装置
JP5214662B2 (ja) 多結晶シリコン薄膜の製造方法
WO2021240682A1 (ja) レーザ装置、パルス幅伸長装置及び電子デバイスの製造方法
JP3289681B2 (ja) 半導体薄膜の形成方法、パルスレーザ照射装置、および半導体装置
JP2002217103A (ja) レーザアニール方法
JP4425758B2 (ja) 注入同期型レーザ装置及び注入同期型レーザ装置のスペクトル線幅調整方法
JP2002158186A (ja) レーザアニール方法およびその装置
US20150048062A1 (en) Dynamic optical valve for mitigating non-uniform heating in laser processing
KR101764876B1 (ko) 폴리실리콘 증착 방법 및 이를 위한 증착 장치
KR101764877B1 (ko) 폴리실리콘 증착 방법 및 이를 위한 증착 장치
JP5068975B2 (ja) レーザアニール技術、半導体膜、半導体装置、及び電気光学装置
WO2020179056A1 (ja) 半導体結晶薄膜の製造方法、及びレーザアニールシステム
JPH1012950A (ja) パルスガスレーザ発振装置、レーザアニール装置、半導体装置の製造方法、及び半導体装置
JPH09213651A (ja) 半導体薄膜の製造装置および半導体薄膜の製造方法
JP2006135192A (ja) 半導体デバイスの製造方法と製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200911

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210629

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210726

R150 Certificate of patent or registration of utility model

Ref document number: 6920316

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250