JP6880671B2 - ダイナミックバーンイン装置及びそのための制御装置 - Google Patents

Description

本発明は、ダイナミックバーンイン装置及びそのための制御装置に関する。

製造された電子デバイスのスクリーニングテストを行うために、テスト対象の電子デバイス（テスト対象デバイス）を高温環境にさらし、電子デバイスにテスト信号を印加して実際に動作させるダイナミックバーンインが行われている。

特許文献１は、バーンインを含むスクリーニングテストを行う装置を開示している。

スクリーニングテストにかかる時間を短縮するために、複数のテスト対象デバイスに対して同時にダイナミックバーンインを行うことが求められる。

従来のダイナミックバーンイン装置は、複数のテスト対象デバイスに対して、共通の振幅及び共通の周波数を有するテスト信号を印加する。従来のダイナミックバーンイン装置は、個別のテスト対象デバイスに対して異なる振幅及び／又は異なる周波数のテスト信号を印加できないので、テスト対象デバイスがデバイスごとに異なる共振周波数を有する場合（ＭＥＭＳデバイスなど）には不適である。

一方、個別のテスト対象デバイスに対して異なる振幅及び／又は異なる周波数のテスト信号を印加するために、デバイスごとにファンクションジェネレータを設けると、ダイナミックバーンイン装置のサイズ及びコストが大幅に増大する。

本発明の目的は、複数のテスト対象デバイスのための互いに異なるテスト信号を簡単かつ安価な構成で発生することができる、新規なダイナミックバーンイン装置を提供することにある。

本発明の一態様によれば、
複数のテスト対象デバイスのための複数のテスト信号を生成するダイナミックバーンイン装置のための制御装置であって、
ＤＤＳ（Direct Digital Synthesizer）方式でそれぞれ動作し、前記複数のテスト信号を独立に生成する複数の信号生成回路と、
前記複数の信号生成回路に前記複数のテスト信号のパラメータをそれぞれ設定する制御回路とを備える。

本発明の一態様に係るダイナミックバーンイン装置のための制御装置によれば、複数のテスト対象デバイスのための互いに異なるテスト信号を簡単かつ安価な構成で発生することができる。

実施形態に係るダイナミックバーンイン装置の構成を示すブロック図である。 図１の信号生成回路１２−１の構成を示すブロック図である。 図２のＤＤＳ回路２１−１〜２１−３の構成を示す回路図である。 図２の増幅回路２２−１の構成を示す回路図である。 図２の増幅回路２２−２の構成を示す回路図である。 図１の制御装置１の実装例を示す図である。

以下の図面を参照して、本発明の実施形態に係るダイナミックバーンイン装置について詳細に解説する。

実施形態では、テスト対象デバイスが２軸ＭＥＭＳミラーである場合について説明する。

図１は、実施形態に係るダイナミックバーンイン装置の構成を示すブロック図である。
図１のダイナミックバーンイン装置は、制御装置１、外部制御装置２、直流電源３、ケーブル４、及びチャンバ装置５を備える。

制御装置１は、詳細後述するように、複数のテスト対象デバイスのための複数のテスト信号を生成する。

外部制御装置２は、ユーザ操作に応じて、制御装置１の動作を制御する。外部制御装置２は、例えば、ユーザ操作に応じて、生成する複数のテスト信号のパラメータ（振幅及び周波数など）を制御装置１に設定して制御装置１を動作させる命令を含むソフトウェアを格納している。外部制御装置２は、例えばパーソナルコンピュータであり、例えばＵＳＢにより制御装置１に接続される。

直流電源３は、１００Ｖの商用電源から、制御装置１を動作させるための１つ又は複数の直流電圧（例えば、４８Ｖ、２４Ｖ、±１５Ｖ、及び５Ｖ）を発生して制御装置１に供給する。

チャンバ装置５は、複数のテスト対象デバイスを収容し、テスト対象デバイスを高温環境にさらしながら、制御装置１から供給されたテスト信号をテスト対象デバイスに印加する。チャンバ装置５は、ケーブル４によって制御装置１に接続される。

制御装置１は、制御回路１１、信号生成回路１２−１〜１２−Ｎ、出力インターフェース（Ｉ／Ｆ）１３、基準電圧源１４、オフセット設定回路１５、定電流回路１６、温度センサ１７、マルチプレクサ（ＭＵＸ）１８、及びＡ／Ｄ変換器１９を備える。

制御回路１１は、外部制御装置１の制御下で、制御装置１の全体の動作を制御する。制御回路１１は、例えば、ＦＰＧＡ（Field Programmable Gate Array）により構成される。

信号生成回路１２−１〜１２−Ｎは、ＤＤＳ（Direct Digital Synthesizer）方式でそれぞれ動作し、制御装置１の制御下で、複数のテスト信号を独立に生成する。制御装置１は、信号生成回路１２−１〜１２−Ｎに複数のテスト信号のパラメータをそれぞれ設定する。各テスト信号のパラメータは、例えば、各テスト信号の振幅及び周波数を含む。信号生成回路１２−１〜１２−Ｎは、さらに、生成したテスト信号の電流値を検出する電流検出回路をそれぞれ含み、検出された電流値をマルチプレクサ１８に送る。信号生成回路１２−１〜１２−Ｎの電流検出回路は、例えば、各テスト信号の電流のピーク値、平均値、及びＲＭＳ値（root mean square）を検出する。

基準電圧源１４は、複数のテスト信号を生成するための複数の基準電圧を生成して信号生成回路１２−１〜１２−Ｎにそれぞれ供給する。

オフセット設定回路１５は、所定のオフセット電圧を信号生成回路１２−１〜１２−Ｎにそれぞれ設定する。

定電流回路１６は、制御回路１１の制御下で、チャンバ装置５に供給するための一定の電流を発生する。定電流回路１６は、さらに、チャンバ装置５の常時駆動電流をモニタリングしてもよい。

温度センサ１７は、制御装置１の温度を測定し、測定された温度をマルチプレクサ１８に送る。温度センサ１７は、定電流回路１６に一体化されていてもよい。

マルチプレクサ１８は、信号生成回路１２−１〜１２−Ｎから送られた各テスト信号の電流値と、温度センサ１７から送られた制御装置１の温度とを、Ａ／Ｄ変換器１９を介して制御回路１１に送る。

出力インターフェース１３は、ケーブル４を介してチャンバ装置５に接続され、信号生成回路１２−１〜１２−Ｎによって生成された複数のテスト信号をチャンバ装置５に送り、また、定電流回路１６によって生成された電流をチャンバ装置５に送る。

制御回路１１は、信号生成回路１２−１〜１２−Ｎの電流検出回路によってそれぞれ検出された電流値に基づいて、複数のテスト対象デバイスの状態を判定する。また、制御回路１１は、制御装置１の温度に基づいて、定電流回路１６に定電流を発生させる。

図２は、図１の信号生成回路１２−１の構成を示すブロック図である。信号生成回路１２−１は、ＤＤＳ回路２１−１〜２１−３及び増幅回路２２−１〜２２−３を備える。２軸ＭＥＭＳミラーである各テスト対象デバイスには、主走査方向（主軸）のための１つの制御信号と、副走査方向（副軸）のための２つの制御信号とがそれぞれ印加される。従って、信号生成回路１２−１は、主走査方向のための１つのテスト信号Ｆｏｒｃｅ＿ＭＤ＿１と、副走査方向のための２つのテスト信号Ｆｏｒｃｅ＿ＳＤＡ＿１，Ｆｏｒｃｅ＿ＳＤＢ＿１とを生成する。

ＤＤＳ回路２１−１は、制御回路１１から６個の入力信号を受け、制御回路１１に１つの出力信号を送る（これらをまとめて、信号ＤＤＳ＿ＩＮ＿ＭＤ＿１として示す）。ＤＤＳ回路２１−１は、さらに、基準電圧源１４から基準電圧Ｒｅｆ＿ＤＤＳ＿ＭＤ＿１を受ける。これにより、ＤＤＳ回路２１−１は、ＤＤＳ方式で動作し、所定の波形、振幅、及び周波数を有する信号ＤＤＳ＿ＭＤ＿１を出力する。増幅回路２２−１は、信号ＤＤＳ＿ＭＤ＿１を増幅してテスト信号Ｆｏｒｃｅ＿ＭＤ＿１を出力し、また、テスト信号Ｆｏｒｃｅ＿ＭＤ＿１に関連付けられた信号Ｇｕａｒｄ＿ＭＤ＿１を出力する。増幅回路２２−１は、さらに、生成したテスト信号Ｆｏｒｃｅ＿ＭＤ＿１の電流値を示す信号Ｍｅａｓ＿ＭＤ＿１を出力する。

ＤＤＳ回路２１−２は、制御回路１１から６個の入力信号を受け、制御回路１１に１つの出力信号を送る（これらをまとめて、信号ＤＤＳ＿ＩＮ＿ＳＤＡ＿１として示す）。ＤＤＳ回路２１−２は、さらに、基準電圧源１４から基準電圧Ｒｅｆ＿ＤＤＳ＿ＳＤＡ＿１を受ける。これにより、ＤＤＳ回路２１−２は、ＤＤＳ方式で動作し、所定の波形、振幅、及び周波数を有する信号ＤＤＳ＿ＳＤＡ＿１を出力する。オフセット設定回路１５からの信号Ｏｆｆｓｅｔ＿ＳＤＡ＿１が増幅回路２２−１に入力される。増幅回路２２−２は、信号Ｏｆｆｓｅｔ＿ＳＤＡ＿１に基づいて信号ＤＤＳ＿ＳＤＡ＿１を増幅してテスト信号Ｆｏｒｃｅ＿ＳＤＡ＿１を出力し、また、テスト信号Ｆｏｒｃｅ＿ＳＤＡ＿１に関連付けられた信号Ｇｕａｒｄ＿ＳＤＡ＿１を出力する。増幅回路２２−２は、さらに、生成したテスト信号Ｆｏｒｃｅ＿ＳＤＡ＿１の電流値を示す信号Ｍｅａｓ＿ＳＤＡ＿１を出力する。

ＤＤＳ回路２１−３は、制御回路１１から６個の入力信号を受け、制御回路１１に１つの出力信号を送る（これらをまとめて、信号ＤＤＳ＿ＩＮ＿ＳＤＢ＿１として示す）。ＤＤＳ回路２１−３は、さらに、基準電圧源１４から基準電圧Ｒｅｆ＿ＤＤＳ＿ＳＤＢ＿１を受ける。これにより、ＤＤＳ回路２１−３は、ＤＤＳ方式で動作し、所定の波形、振幅、及び周波数を有する信号ＤＤＳ＿ＳＤＢ＿１を出力する。オフセット設定回路１５からの信号Ｏｆｆｓｅｔ＿ＳＤＢ＿１が増幅回路２２−１に入力される。増幅回路２２−３は、信号Ｏｆｆｓｅｔ＿ＳＤＢ＿１に基づいて信号ＤＤＳ＿ＳＤＢ＿１を増幅してテスト信号Ｆｏｒｃｅ＿ＳＤＢ＿１を出力し、また、テスト信号Ｆｏｒｃｅ＿ＳＤＢ＿１に関連付けられた信号Ｇｕａｒｄ＿ＳＤＢ＿１を出力する。増幅回路２２−３は、さらに、生成したテスト信号Ｆｏｒｃｅ＿ＳＤＢ＿１の電流値を示す信号Ｍｅａｓ＿ＳＤＢ＿１を出力する。

図３は、図２のＤＤＳ回路２１−１〜２１−３の構成を示す回路図である。各ＤＤＳ回路２１−１〜２１−３は、Ｄ／Ａ変換器３１，３３、オペアンプ３２，３４、及びキャパシタＣ３１，Ｃ３２を備える。制御回路１１から６個の信号ＤＤＳ＿ＳＤＩＮ、ＤＤＳ＿ＳＹＮＣ、ＤＤＳ＿ＳＣＬＫ、ＬＥＶ＿ＳＤＩＮ、ＬＥＶ＿ＳＹＮＣ、ＬＥＶ＿ＳＣＬＫが入力され、制御回路１１に１つの信号ＬＥＶ＿ＳＤＯが出力される。Ｄ／Ａ変換器３１は、信号ＤＤＳ＿ＳＤＩＮ、ＤＤＳ＿ＳＹＮＣ、ＤＤＳ＿ＳＣＬＫに基づいて所望の波形及び周波数を有する信号を生成する。Ｄ／Ａ変換器３３は、Ｄ／Ａ変換器３１によって生成された信号を、信号ＬＥＶ＿ＳＤＩＮ、ＬＥＶ＿ＳＹＮＣ、ＬＥＶ＿ＳＣＬＫに基づいて所望の振幅まで増幅する。Ｄ／Ａ変換器３３の増幅率は、例えば、テスト対象デバイスの振角感度に応じて設定されてもよい。図３の信号Ｒｅｆ＿ＤＤＳは、図２のＲｅｆ＿ＤＤＳ＿ＭＤ＿１、Ｒｅｆ＿ＤＤＳ＿ＳＤＡ＿１、及びＲｅｆ＿ＤＤＳ＿ＳＤＢ＿１のいずれかを示す。図３の信号ＤＤＳ＿ｏｕｔは、図２のＦｏｒｃｅ＿ＭＤ＿１、Ｆｏｒｃｅ＿ＳＤＡ＿１、及びＦｏｒｃｅ＿ＳＤＢ＿１のいずれかを示す。このように、２個のＤ／Ａ変換器３１，３３を用いることにより、任意の波形を有する信号を生成することができる。

図４は、図２の増幅回路２２−１の構成を示す回路図である。増幅回路２２−１は、オペアンプ４１，４２、計装アンプ４３、リレー４４，４５、接続素子４６、キャパシタＣ４１、及び抵抗Ｒ４１〜Ｒ４７を備える。抵抗Ｒ４２は電流検出抵抗であり、計装アンプ４３は、抵抗Ｒ４２の両端の電位差を測定して増幅することにより、テスト信号Ｆｏｒｃｅ＿ＭＤ＿１の電流値を示す信号Ｍｅａｓ＿ＭＤ＿１を生成する。

図５は、図２の増幅回路２２−２の構成を示す回路図である。増幅回路２２−２は、オペアンプ５１，５２、計装アンプ５３、リレー５４，５５、接続素子５６、キャパシタＣ５１〜Ｃ５３、定電流ダイオードＤ５１，Ｄ５２、ダイオードＤ５３，Ｄ５４、及び抵抗Ｒ５１〜Ｒ６１を備える。抵抗Ｒ５３は電流検出抵抗であり、計装アンプ５３は、抵抗Ｒ５３の両端の電位差を測定して増幅することにより、テスト信号Ｆｏｒｃｅ＿ＳＤＡ＿１の電流値を示す信号Ｍｅａｓ＿ＳＤＡ＿１を生成する。

図２の増幅回路２２−３もまた、図５の増幅回路２２−２と同様に構成される。

他の信号生成回路１２−２〜１２−Ｎもまた、図２の信号生成回路１２−１と同様に構成される。

本実施形態に係るダイナミックバーンイン装置のための制御装置１によれば、複数のテスト対象デバイスのための互いに異なるテスト信号を簡単かつ安価な構成で発生することができる。

一般に、２軸ＭＥＭＳミラーなどのＭＥＭＳデバイスは、その共振周波数点で動作させる必要があり、この点で、ＭＥＭＳデバイスは通常の半導体デバイス（集積回路など）とは異なる。ＭＥＭＳデバイスの共振周波数及び振角感度の値は、デバイスごとに異なる。従来は、複数のＭＥＭＳデバイスを異なる条件で同時に動作させることができる装置がなかった。複数のＭＥＭＳデバイスを同時に動作させるためには複数のファンクションジェネレータが必要となるので、必然的にシステム全体の規模が大きくなり、チャンバ装置との接続も困難となる。

一方、本実施形態に係るダイナミックバーンイン装置は、複数のテスト信号を生成するために、ファンクションジェネレータではなく、ＦＰＧＡから構成される制御回路１１と、ＤＤＳ方式で動作する信号生成回路１２−１〜１２−Ｎとを用いている。これにより、互いに異なる振幅及び互いに異なる周波数を有していてもよい複数のテスト信号を簡単かつ安価な構成で発生することができる。

また、各信号生成回路１２−１〜１２−Ｎに電流検出回路を設けたことにより、テスト対象デバイスに流れる電流を常にモニタリングすることが可能となり、ダイナミックバーンインを行っているときテスト対象デバイスの異常を素早く検出することができる。

結果的に、ダイナミックバーンインを含むスクリーニングテスト工程のトータルのコスト（スクリーニングテストのための設備のコスト、作業効率のコスト）を低減することが見込まれる。

図６は、図１の制御装置１の実装例を示す図である。図６は、本発明者が実際に製作した制御装置１の基板を示す。図６の制御装置１は、幅２３０ｍｍ、長さ３８０ｍｍ、高さ２８．６ｍｍのサイズを有する。図６の制御装置１は、３つずつのテスト信号がそれぞれ印加される２４個の２軸ＭＥＭＳミラーであるテスト対象デバイスのために、７２個のテスト信号を生成する。従って、制御装置１は２４個の信号生成回路１２−１〜１２−２４を備える。

図６の実装例は、図１の制御回路１１として、４８０個の入出力端子を有する、ザイリンクス・インコーポレイテッドのＸＣ６ＳＬＸ１００を使用した。図１及び図２の説明によれば、制御回路１１と信号生成回路１２−１〜１２−２４との間で２４×３×７＝５０４個の信号が送受信されるが、例えばカスケード接続を用いることにより、信号の個数を４８０個未満（例えば２５２個）に削減した。図６の実装例は、図３のＤ／Ａ変換器３１，３３として、１２ビット、シリアル入力、マルチプライＤ／Ａ変換器である、テキサス・インスツルメンツ・インコーポレイテッドのＤＡＣ７８１１ＩＤＧＳＲを使用した。制御装置１全体では、合計で１４４個のＤＡＣ７８１１ＩＤＧＳＲが使用された。図６の実装例は、図４のテスト信号Ｆｏｒｃｅ＿ＭＤ＿１が０〜１６Ｖの範囲の電圧を有する場合、図４の抵抗Ｒ４２（電流検出抵抗）として１００Ωの抵抗を使用した。図６の実装例は、図５のテスト信号Ｆｏｒｃｅ＿ＭＤ＿１が−５〜８０Ｖの範囲の電圧を有する場合、図５の抵抗Ｒ５３（電流検出抵抗）として、互いに並列接続された１００Ωの抵抗及び１０ｋΩの抵抗を使用した。

図６の実装例によれば、非常に小さなサイズ及びフットプリントであり、非常に軽量でありながら、複数のテスト対象デバイスのための互いに異なるテスト信号を発生することができる、ダイナミックバーンイン装置のための制御装置１を実現できることがわかる。

テスト対象デバイスが２軸ＭＥＭＳミラーである場合、外部制御装置２から制御装置１には、例えば、以下のパラメータを設定可能である。
１）テスト対象デバイスの主走査方向のためのテスト信号の周波数。
テスト信号の波形：正弦波。設定可能な周波数の範囲：１〜４０ｋＨｚ。チャンネル数：１ｃｈ。
２）テスト対象デバイスの主走査方向のためのテスト信号のゲイン。
設定可能な電圧の範囲：０〜１５Ｖ（ピーク・ツー・ピーク）
３）テスト対象デバイスの副走査方向のためのテスト信号の周波数。
テスト信号の波形：ラスタ波。設定可能な周波数の範囲：０〜１００Ｈｚ。チャンネル数：２ｃｈ差動。
４）テスト対象デバイスの副走査方向のためのテスト信号のゲイン。
設定可能な電圧の範囲：-−５〜＋８０（ピーク・ツー・ピーク）
５）テスト対象デバイスの副走査方向のためのテスト信号の位相。
設定可能な位相の範囲：３６０°。
６）テスト対象デバイスの副走査方向のためのテスト信号の対称性。
１〜９９％
７）電流監視設定
ピーク値、平均値、ＲＭＳ値

本実施形態に係るダイナミックバーンイン装置によれば、従来には必要であった大型で高価な装置を用いることなく、例えばＭＥＭＳデバイスである個々のテスト対象デバイスに対して、ＭＥＭＳデバイスに固有の動作条件を設定することが可能である。

本実施形態に係るダイナミックバーンイン装置によれば、テスト対象デバイスの評価（検査）コストを削減し、評価（検査）品質を確保することができる。

本実施形態に係るダイナミックバーンイン装置のための制御装置１は小型かつ安価であるので、複数の制御装置１を備えるダイナミックバーンイン装置を容易に構成することができる。従って、さらに多数のテスト対象デバイスのダイナミックバーンインを同時に行うこともできる。

１…制御装置、
２…外部制御装置、
３…直流電源、
４…ケーブル、
５…チャンバ装置、
１１…制御回路、
１２−１〜１２−Ｎ…信号生成回路、
１３…出力インターフェース（Ｉ／Ｆ）、
１４…基準電圧源、
１５…オフセット設定回路、
１６…定電流回路、
１７…温度センサ、
１８…マルチプレクサ（ＭＵＸ）、
１９…Ａ／Ｄ変換器、
２１−１〜２１−３…ＤＤＳ（Direct Digital Synthesizer）回路、
２２−１〜２２−３…増幅回路、
３１，３３…Ｄ／Ａ変換器、
３２，３４…オペアンプ、
４１，４２…オペアンプ、
４３…計装アンプ、
４４，４５…リレー、
４６…接続素子、
５１，５２…オペアンプ、
５３…計装アンプ、
５４，５５…リレー、
５６…接続素子、
Ｃ３１，Ｃ３２，Ｃ４１，Ｃ５１〜Ｃ５３…キャパシタ、
Ｄ５１，Ｄ５２…定電流ダイオード、
Ｄ５３，Ｄ５４…ダイオード、
Ｒ４１〜Ｒ４７，Ｒ５１〜Ｒ６１…抵抗。

特開２００８−００４７７８号公報

Claims (6)

1. 複数のテスト対象デバイスのための複数のテスト信号を生成するダイナミックバーンイン装置のための制御装置であって、
   ＤＤＳ（Direct Digital Synthesizer）方式でそれぞれ動作し、前記複数のテスト信号を独立に生成する複数の信号生成回路と、
   前記複数の信号生成回路に前記複数のテスト信号のパラメータをそれぞれ設定する制御回路とを備える、
   前記複数のテスト対象デバイスは、互いに異なる共振周波数及び互いに異なる振角感度を有する複数の２軸ＭＥＭＳミラーであり、
   前記各テスト信号のパラメータは、前記各２軸ＭＥＭＳミラーの振角感度に対応する振幅と、前記各２軸ＭＥＭＳミラーの共振周波数に対応する周波数とを含み、
   前記複数の信号生成回路は、前記各２軸ＭＥＭＳミラーに対して、主走査方向のための１つのテスト信号と、副走査方向のための２つのテスト信号とを生成する、
   ダイナミックバーンイン装置のための制御装置。
2. 前記各信号生成回路は、生成した前記テスト信号の電流値を検出する電流検出回路を含み、
   前記制御回路は、前記各信号生成回路の電流検出回路によってそれぞれ検出された電流値に基づいて、前記複数のテスト対象デバイスの状態を判定する、
   請求項１記載のダイナミックバーンイン装置のための制御装置。
3. 前記各信号生成回路の電流検出回路は、前記各テスト信号の電流のピーク値、平均値、及びＲＭＳ値（root mean square）を検出する、
   請求項２記載のダイナミックバーンイン装置のための制御装置。
4. 前記制御装置の温度を測定する温度センサと、
   前記制御装置の温度に基づいて定電流を発生する回路とをさらに備える、
   請求項１〜３のうちの１つに記載のダイナミックバーンイン装置のための制御装置。
5. 前記制御回路は、ＦＰＧＡ（Field Programmable Gate Array）により構成される、
   請求項１〜４のうちの１つに記載のダイナミックバーンイン装置のための制御装置。
6. 請求項１〜５のうちの１つに記載のダイナミックバーンイン装置のための制御装置を備える、
   ダイナミックバーンイン装置。

Images