JP6876933B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6876933B2
JP6876933B2 JP2016565864A JP2016565864A JP6876933B2 JP 6876933 B2 JP6876933 B2 JP 6876933B2 JP 2016565864 A JP2016565864 A JP 2016565864A JP 2016565864 A JP2016565864 A JP 2016565864A JP 6876933 B2 JP6876933 B2 JP 6876933B2
Authority
JP
Japan
Prior art keywords
electrode block
region
electrode
bump
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016565864A
Other languages
English (en)
Other versions
JPWO2016103536A1 (ja
Inventor
直人 上田
直人 上田
大森　弘治
弘治 大森
吉田　隆幸
隆幸 吉田
拓磨 本藤
拓磨 本藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2016103536A1 publication Critical patent/JPWO2016103536A1/ja
Application granted granted Critical
Publication of JP6876933B2 publication Critical patent/JP6876933B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02469—Passive cooling, e.g. where heat is removed by the housing as a whole or by a heat pipe without any active cooling element like a TEC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/02365—Fixing laser chips on mounts by clamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4043—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to have chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4068—Heatconductors between device and heatsink, e.g. compliant heat-spreaders, heat-conducting bands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L2224/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
    • H01S5/02492—CuW heat spreaders

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本開示は半導体装置に関し、特に、発熱の大きい半導体素子を搭載した半導体装置に関する。
近年、パワー半導体素子や半導体レーザ素子を用いた半導体装置において、半導体素子に流れる電流が大きくなっており、それに伴い半導体素子からの発熱量が多くなっている。例えば、レーザ加工に用いる高出力の半導体レーザ装置は、高出力のレーザ光を得るために、搭載される半導体レーザ素子に流れる電流が大きく、それに伴い、半導体レーザ素子の発熱量が多い。半導体レーザ素子は、高温になると、レーザ出力の低下といった性能劣化が起こる。半導体レーザ素子の性能の安定化および異常加熱を防止するため、半導体レーザ装置は、半導体レーザ素子の両面から熱を放出する冷却機能を有する構造となっている。
図１８を用いて、特許文献１に記載された従来の半導体レーザ装置９００について説明する。図１８は、従来の半導体レーザ装置９００の斜視図および側面図である。
図１８に示すように、従来の半導体レーザ装置９００は、ヒートシンク９０１の端部の上にサブマウント９０２、ＬＤ（Ｌａｓｅｒ Ｄｉｏｄｅ）バー９０３が設けられている。ヒートシンク９０１の上であって、サブマウント９０２が設けられていない領域には、絶縁層９０４が設けられている。ＬＤバー９０３の上にはバンプ９０５が形成され、絶縁層９０４およびバンプ９０５の上には引き出し電極９０６が設けられている。さらに、ＬＤバー９０３と引き出し電極９０６との間では、バンプ９０５の存在しない空間に充填材９０７が充填されている。
特開２００３−８６８８３号公報
従来の半導体レーザ装置９００は、ＬＤバー９０３と引き出し電極９０６との間に、Ａｇペースト又ははんだ材料からなる充填材９０７を充填して、熱伝導性を向上させている。しかし、Ａｇペーストやはんだ材料でＬＤバー９０３と引き出し電極９０６との間を充填すると、ＬＤバー９０３と引き出し電極９０６との熱膨張率の違いによって、引き出し電極９０６と充填材９０７との界面や充填材９０７の内部に亀裂が生じる恐れがある。このような亀裂が発生すると、熱伝導性が低下するとともに、ＬＤバー９０３と引き出し電極９０６との間の電気的な接続が低下（すなわち、電気的な抵抗が増加）し、半導体レーザ装置の性能低下もしくは故障となる。
上記問題を解決するために、本開示に係る半導体装置は、第１の電極ブロックと、サブマウントと、絶縁層と、半導体素子と、バンプと、第２の電極ブロックとを有する。第１の電極ブロックは、導電性を有する。サブマウントは、第１の電極ブロックの上面の第１の領域に設けられ、第１の電極ブロックと電気的に接続され、導電性を有する。絶縁層は、第１の電極ブロックの上面であって、第１の領域とは異なる第２の領域に設けられている。半導体素子は、サブマウントの上に設けられ、サブマウントと電気的に接続された第１の電極を有する。バンプは、半導体素子の第１の電極とは反対側の第２の電極の上面に設けられ、第２の電極と電気的に接続され、導電性を有する。第２の電極ブロックは、バンプおよび絶縁層の上に設けられ、導電性を有する。また、第２の電極ブロックの下面は、第３の領域において、導電性を有する金属層を介してバンプと電気的に接続されている。また、第２の電極ブロックの下面は、第４の領域において、絶縁層に搭載されている。また、金属層とバンプとの間には、導電性を有する金属シートが設けられている。
以上のように、本開示は、バンプと第２の電極ブロックとの間に、金属層および金属シートを設けることにより、半導体素子と第２の電極ブロックとの熱膨張率の違いによる応力を緩和するとともに、半導体素子と第２の電極ブロックとの電気的接続を安定して確保できる。
図１は、実施の形態１における半導体レーザ装置１の概略構成を示す断面図である。 図２は、実施の形態１における半導体レーザ装置１の製造方法を示す斜視図である。 図３は、実施の形態１における半導体レーザ装置１の製造方法を示す斜視図である。 図４は、実施の形態１における半導体レーザ装置１の製造方法を示す斜視図である。 図５は、実施の形態１における半導体レーザ装置１の製造方法を示す斜視図である。 図６は、実施の形態１における半導体レーザ装置１の製造方法を示す斜視図である。 図７は、実施の形態１における半導体レーザ装置１の製造方法を示す斜視図である。 図８は、実施の形態２におけるパワー半導体装置２の概略構成を示す断面図である。 図９は、実施の形態２におけるパワー半導体装置２の製造方法を示す斜視図である。 図１０は、実施の形態２におけるパワー半導体装置２の製造方法を示す斜視図である。 図１１は、実施の形態２におけるパワー半導体装置２の製造方法を示す斜視図である。 図１２は、実施の形態２におけるパワー半導体装置２の製造方法を示す斜視図である。 図１３は、実施の形態２におけるパワー半導体装置２の製造方法を示す斜視図である。 図１４は、実施の形態２におけるパワー半導体装置２の製造方法を示す斜視図である。 図１５は、実施の形態３における半導体レーザ装置３の概略構成を示す断面図である。 図１６は、実施の形態３における半導体レーザ装置３の概略構成を示す斜視図である。 図１７は、実施の形態４におけるパワー半導体装置４の概略構成を示す断面図である。 図１８は、従来の半導体レーザ装置９００の概略構成（斜視図および側面図）を示す図である。
（実施の形態１）
以下、本開示の実施の形態１について、図１〜図７を用いて説明する。
図１は、本実施の形態における半導体レーザ装置１の概略構成を示す断面図である。図２〜図７は、本実施の形態における半導体レーザ装置１の製造方法を示す斜視図である。
図１に示すように、半導体レーザ装置１（半導体装置）は、電極ブロック１０（第１の電極ブロック）と、サブマウント２０と、絶縁層３０と、半導体レーザ素子４０（半導体素子）と、バンプ５０と、電極ブロック６０（第２の電極ブロック）とを有する。さらに、バンプ５０と電極ブロック６０との間には、バンプ５０の側から順に、金属シート７０と金属層８０とが設けられている。
電極ブロック１０は導電性を有し、主な材料は銅（Ｃｕ）であり、銅ブロックにニッケル（Ｎｉ）と金（Ａｕ）をこの順にメッキしたものである。図１に示すように、電極ブロック１０の上面の端部には凹部１１が設けられており、凹部１１内の領域（第１の領域）にサブマウント２０が設けられ、電極ブロック１０の凹部１１以外の上面の領域（第２の領域）には、絶縁層３０が設けられる。すなわち、絶縁層３０は、凹部１１をコの字状に囲んでいる（図２〜５参照）。また、凹部１１の上面は、凹部１１以外の上面よりも低く位置している。
サブマウント２０は導電性を有し、主な材料は銅タングステン合金（ＣｕＷ）である。図１に示すように、サブマウント２０は、凹部１１内の領域に、電極ブロック１０の側面とサブマウント２０の側面が一致するように配置されている。サブマウント２０は、電極ブロック１０と電気的に接続されており、電極ブロック１０とは、スズ（Ｓｎ）を９６．５％と銀（Ａｇ）を３．５％とを含むはんだ材料（図示せず）によって接着されている。なお、サブマウント２０の主な材料は、銅モリブデン合金（ＣｕＭｏ）であっても良い。
絶縁層３０は絶縁性を有し、主な材料はポリイミドやセラミックなどである。図１に示すように、電極ブロック１０の凹部１１以外の上面に設けられている。なお、本実施の形態では、絶縁層３０を絶縁層３１および絶縁層３２の２つに分けて設けているが、１つとしても構わない。絶縁層３１の主な材料はポリイミドであり、絶縁層３２の主な材料は窒化アルミニウム（ＡｌＮ）である。
半導体レーザ素子４０は、下面が正電極４１（第１の電極）であり、上面が負電極４２（第２の電極）である。半導体レーザ素子４０は、正電極４１から負電極４２に向かって電流が流れると、発光面（図１の左側）からレーザ光が出力される。図１に示すように、半導体レーザ素子４０は、半導体レーザ素子４０の発光面がサブマウント２０の側面と一致するようにサブマウント２０上に配置されている。半導体レーザ素子４０の正電極４１は、サブマウント２０と電気的に接続されており、サブマウント２０とは、金を８０％とスズを２０％とを含むはんだ材料（図示せず）によって接着されている。
バンプ５０は、導電性を有し、主な材料は金である。図１に示すように、バンプ５０は、半導体レーザ素子４０の負電極４２上に複数設けられており、半導体レーザ素子４０の負電極４２と電気的に接続されている。バンプ５０の高さは、約８０μｍ〜約１２０μｍである。
金属シート７０は導電性を有し、主な材料は金である。金属シート７０は、約８μｍ〜約１２μｍの厚さの金属箔を３〜４枚重ねたものであり、全体の厚さは、約２４μｍ〜約４８μｍである。なお、金属シート７０を構成する金属箔の枚数と全体の厚さはこれに限らない。金属シート７０は、バンプ５０の上端が食い込むようにバンプ５０の上に設け、バンプ５０と電気的に接続されている。また、バンプ５０の先端は、金属シート７０に食い込んで設けられるが、バンプ５０の先端は、金属シート７０に化学的に接着（接合）させずに、金属シート７０に食い込んで、物理的に接触していることが好ましい。これにより、半導体レーザ素子４０と電極ブロック６０との熱膨張率の差に対しても、バンプ５０が金属シート７０を水平面方向に押すように移動でき、応力を緩和できる。
金属層８０は導電性を有し、主な材料は金である。金属層８０の厚さは、約５０μｍ〜約１００μｍである。金属層８０は、金属シート７０の上に設けられ、金属シート７０とは電気的に接続されている。また、金属層８０は、金属シート７０に化学的に接着（接合）させずに、互いの面同士が物理的に接触していることが好ましい。これにより、半導体レーザ素子４０と電極ブロック６０との熱膨張率の差に対しても、金属シート７０が金属層８０に沿って水平面方向にずれるように移動でき、応力を緩和できる。
電極ブロック６０は導電性を有し、主な材料は銅（Ｃｕ）であり、銅ブロックにニッケル（Ｎｉ）と金（Ａｕ）をこの順にメッキしたものである。図１に示すように、電極ブロック６０は、金属層８０および絶縁層３０の上に設けられ、金属層８０と電気的に接続されている。金属層８０は、電極ブロック６０の下面であって、半導体レーザ素子４０に向かい合う領域（第３の領域）に設けられている。金属層８０は、厚さが約５０μｍ〜１００μｍの薄い金属板を、電極ブロック６０に圧着させて設けられる。また、これに限らず、金属層８０は、電極ブロック６０の下面であって、半導体レーザ素子４０と向かい合う領域に、約５０μｍ〜約１００μｍの厚さで金属をメッキ成長させても良い。また、電極ブロック６０は、電極ブロック６０の下面であって、半導体レーザ素子４０に向かい合う領域以外の領域（第４の領域）において、絶縁層３０と接着されている。
なお、凹部１１の深さ（高さ）は、サブマウント２０と半導体レーザ素子４０とバンプ５０と金属シート７０と金属層８０と絶縁層３０とのそれぞれの厚さを考慮して設定される。特に、バンプ５０が金属シート７０に食い込むことを考慮して、凹部１１の深さ（高さ）は、例えば、サブマウント２０と半導体レーザ素子４０とバンプ５０と金属層８０との厚さの和から、絶縁層３０の厚さを減じたものなどである。
次に、図２〜図７を用いて、本実施の形態の半導体レーザ装置１の製造方法について説明する。図２〜図７は、本実施の形態の半導体レーザ装置１の製造方法を示す斜視図である。
まず、図２に示すように、半導体レーザ素子４０を搭載したサブマウント２０を電極ブロック１０の凹部１１に搭載する。半導体レーザ素子４０は、正電極４１がサブマウント２０と接続されるように、金とスズを含むはんだ材料によってサブマウント２０に接着される。また、サブマウント２０は、半導体レーザ素子４０よりも少し大きいものを用いる。半導体レーザ素子４０は、発光面がサブマウント２０の側面と同一面になるように配置し、半導体レーザ素子４０のその他の側面は、サブマウント２０の側面よりも内側に配置される。サブマウント２０は、スズと銀を含むはんだ材料によって電極ブロック１０の凹部１１に接着される。凹部１１は、サブマウント２０よりも大きく形成されている。また、サブマウント２０は、半導体レーザ素子４０の発光面が電極ブロック１０の側面と同一面になるように配置し、サブマウント２０のその他の側面は、凹部１１の側面よりも内側に配置される。なお、電極ブロック１０には、半導体レーザ素子４０が配置される凹部１１の両側に接続孔１２が設けられており、接続孔１２に対してレーザ光の出射方向と反対側に接続孔１３が設けられている。また、電極ブロック１０の凹部１１とは反対側の端部には、電源に接続された配線を接続するための端子孔１４が設けられている。接続孔１２と接続孔１３と端子孔１４とは、ネジで止められるように内側の側面にネジ山が形成されている。
次に、図３に示すように、半導体レーザ素子４０の負電極４２の上に、複数のバンプ５０を形成する。バンプ５０は、溶融によって先端が球状になった金ワイヤを負電極４２に接触させ、超音波を与えて負電極４２に接合させる。そして、超音波を与えながら、金ワイヤを引っ張ることで、上端が尖った形状のバンプ５０が形成される。
次に、図４に示すように、電極ブロック１０の凹部１１以外の上面に絶縁層３１および絶縁層３２（合わせて絶縁層３０とする）を形成する。絶縁層３１は、例えばポリイミドを主とした、変形が少ない（固い）絶縁性材料を用いることが好ましい。これにより、電極ブロック６０を半導体レーザ素子４０の上方において安定させることができる。また、絶縁層３２は、例えば窒化アルミニウムを主とした、熱伝導率が高く、柔らかい絶縁性材料を用いることが好ましい。これにより、電極ブロック６０と絶縁層３２との密着性が高くなり、熱を電極ブロック１０に伝導させやすくなる。すなわち、絶縁層３１は絶縁層３２よりも固い材料であり、絶縁層３２は絶縁層３１よりも熱伝導率が高い材料である。さらに、電極ブロック６０の下面であって、半導体レーザ素子４０と向かい合う部分に金属層８０を形成する。本実施の形態では、金属層８０は、金属板を電極ブロック６０に圧着して形成しているが、金属のメッキ成長によって形成しても良い。また、バンプ５０の上に、金属シート７０を載せる。なお、電極ブロック６０には、電極ブロック１０の接続孔１２に対応した位置に接続孔６１が設けられており、電極ブロック１０の接続孔１３に対応した位置に接続孔６２が設けられている。また、電極ブロック６０の中央部には、電源に接続された配線を接続するための端子孔６３が設けられている。接続孔６１と接続孔６２と端子孔６３とは、ネジで止められるように内側の側面にネジ山が形成されている。
次に、図５に示すように、サブマウント２０、絶縁層３０、半導体レーザ素子４０、バンプ５０が設けられた電極ブロック１０に、金属層８０が設けられた電極ブロック６０を搭載する。このとき、バンプ５０と金属層８０との間に、バンプ５０の上に載せられた金属シート７０が挟み込まれる。
次に、図６に示すように、電極ブロック１０と電極ブロック６０とを接合部材によって一体化する。具体的には、電極ブロック１０の接続孔１２と電極ブロック６０の接続孔６１とを絶縁性ネジ９０によって接続する。さらに、電極ブロック１０の接続孔１３と電極ブロック６０の接続孔６２とを導電性ネジ９１によって接続する。導電性ネジ９１と電極ブロック６０との間には絶縁部材９２が設けられている。すなわち、電極ブロック１０と電極ブロック６０とは、絶縁性ネジ９０や絶縁部材９２によって電気的に接続されることはない。絶縁性ネジ９０の代わりに、導電性ネジ９１と絶縁部材９２を用いても構わないし、導電性ネジ９１と絶縁部材９２の代わりに絶縁性ネジ９０を用いても構わない。絶縁性ネジ９０および絶縁部材９２は、セラミックや樹脂を主とした絶縁性材料でできている。
以上により、図７に示すように、半導体レーザ装置１が完成する。なお、図７のＩ−Ｉ線における断面が図１の断面図に相当する。
（実施の形態２）
次に、本開示の実施の形態２について、図８〜図１４を用いて説明する。なお、実施の形態１と共通する構成については同じ符号を付し、説明を省略する。図８は、本実施の形態におけるパワー半導体装置２の概略構成を示す断面図である。図９〜図１４は、本実施の形態におけるパワー半導体装置２の製造方法を示す斜視図である。
実施の形態１においては、半導体素子として、レーザ光を出力する半導体レーザ素子４０を用い、半導体レーザ素子４０およびサブマウント２０を電極ブロック１０の上面の端部に搭載した。これに対し、本実施の形態では、半導体素子としてパワー半導体素子１４０を用い、パワー半導体素子１４０およびサブマウント２０を電極ブロック１１０の上面の中央部に搭載している。
図８に示すように、パワー半導体装置２（半導体装置）は、電極ブロック１１０（第１の電極ブロック）と、サブマウント２０と、絶縁層１３０と、パワー半導体素子１４０（半導体素子）と、バンプ５０と、電極ブロック１６０（第２の電極ブロック）とを有する。さらに、バンプ５０と電極ブロック１６０との間には、バンプ５０の側から順に、金属シート７０と金属層８０とが設けられている。なお、サブマウント２０とバンプ５０と金属シート７０と金属層８０については、実施の形態１と同じであるため、説明を省略する。
電極ブロック１１０は導電性を有し、材質については実施の形態１と同様である。図８に示すように、電極ブロック１１０の上面の中央部には凹部１１１が設けられており、凹部１１１内の領域（第１の領域）にサブマウント２０が設けられ、電極ブロック１１０の凹部１１１以外の上面の領域（第２の領域）には、絶縁層１３０が設けられる。すなわち、絶縁層１３０は、凹部１１１の全周囲を囲んでいる（図９〜１２参照）。また、凹部１１１の上面は、凹部１１１以外の上面よりも低く位置している。
絶縁層１３０は絶縁性を有し、主な材料はポリイミドである。図８に示すように、電極ブロック１１０の凹部１１１以外の上面に設けられている。
パワー半導体素子１４０は、６０Ｖ以上の高電圧が入力され、下面が正電極１４１（第１の電極）であり、上面が負電極１４２（第２の電極）であるパワーダイオードである。パワー半導体素子１４０は、正電極１４１から負電極１４２に向かって電流が流れるようになっており、負電極１４２から正電極１４１へは電流が流れない。図８に示すように、パワー半導体素子１４０は、パワー半導体素子１４０の側面がサブマウント２０の側面よりも内側に位置するように、サブマウント２０の中央に配置されている。パワー半導体素子１４０の正電極１４１は、サブマウント２０と電気的に接続されており、サブマウント２０とは、金を８０％とスズを２０％を含むはんだ材料（図示せず）によって接着されている。
電極ブロック１６０は導電性を有し、材質については実施の形態１と同様である。図８に示すように、電極ブロック１６０は、金属層８０および絶縁層１３０の上に設けられ、金属層８０と電気的に接続されている。金属層８０は、電極ブロック１６０の下面であって、パワー半導体素子１４０に向かい合う領域（第３の領域）に設けられている。金属層８０は、厚さが約５０μｍ〜１００μｍの薄い金属板を、電極ブロック１６０に圧着させて設けられる。また、これに限らず、金属層８０は、電極ブロック１６０の下面であって、パワー半導体素子１４０と向かい合う領域に、約５０μｍ〜約１００μｍの厚さで金属をメッキ成長させても良い。また、電極ブロック１６０は、電極ブロック１６０の下面であって、パワー半導体素子１４０に向かい合う領域以外の領域（第４の領域）において、絶縁層１３０と接着されている。
また、凹部１１１の深さ（高さ）についても、半導体レーザ素子４０をパワー半導体素子１４０とし、絶縁層３０を絶縁層１３０として、実施の形態１と同様に設定すればよい。
次に、図９〜図１４を用いて、本実施の形態のパワー半導体装置２の製造方法について説明する。図９〜図１４は、本実施の形態のパワー半導体装置２の製造方法を示す斜視図である。
まず、図９に示すように、パワー半導体素子１４０を搭載したサブマウント２０を電極ブロック１１０の凹部１１１に搭載する。実施の形態１の図２との差異は、実施の形態１における半導体レーザ素子４０が、本実施の形態ではパワー半導体素子１４０となっている点である。また、実施の形態１において凹部１１が電極ブロック１０の端部に形成されていたのに対し、本実施の形態では凹部１１１が電極ブロック１１０の中央部に形成されている点である。その他の点については、実施の形態１と同様である。
次に、図１０に示すように、パワー半導体素子１４０の負電極１４２の上に、複数のバンプ５０を形成する。バンプの形成については実施の形態１と同様である。
次に、図１１に示すように、電極ブロック１１０の凹部１１１以外の上面に絶縁層１３０を形成する。さらに、電極ブロック１６０の下面であって、パワー半導体素子１４０と向かい合う部分に金属層８０を形成する。本実施の形態では、金属層８０は、金属板を電極ブロック１６０に圧着して形成しているが、金属のメッキ成長によって形成しても良い。また、バンプ５０の上に、金属シート７０を載せる。その他の点については、実施の形態１と同様である。
次に、図１２に示すように、サブマウント２０、絶縁層１３０、パワー半導体素子１４０、バンプ５０が設けられた電極ブロック１１０に、金属層８０（見えないため図示せず）が設けられた電極ブロック１６０を搭載する。このとき、バンプ５０と金属層８０との間に、バンプ５０の上に載せられた金属シート７０が挟み込まれる。
次に、図１３に示すように、電極ブロック１１０と電極ブロック１６０とを接合部材によって一体化する。この点については、実施の形態１と同様である。
以上により、図１４に示すように、パワー半導体装置２が完成する。なお、図１４のＶＩＩＩ−ＶＩＩＩ線における断面が図８の断面図に相当する。
（実施の形態３）
次に、本開示の実施の形態３について、図１５および図１６を用いて説明する。なお、実施の形態１と共通する構成については同じ符号を付し、説明を省略する。図１５は、本実施の形態における半導体レーザ装置３の概略構成を示す断面図である。図１６は、本実施の形態における半導体レーザ装置３の概略構成を示す斜視図である。
実施の形態１においては、サブマウント２０が搭載される電極ブロック１０の上面に凹部１１を設け、対向する電極ブロック６０の下面を平面とした。これに対し、本実施の形態では、サブマウント２０が搭載される電極ブロック２１０の上面を平面とし、対向する電極ブロック２６０の下面に凹部２６１を設けている。
図１５に示すように、半導体レーザ装置３（半導体装置）は、電極ブロック２１０（第１の電極ブロック）と、サブマウント２０と、絶縁層３０と、半導体レーザ素子４０（半導体素子）と、バンプ５０と、電極ブロック２６０（第２の電極ブロック）とを有する。さらに、バンプ５０と電極ブロック２６０との間には、バンプ５０の側から順に、金属シート７０と金属層８０とが設けられている。なお、サブマウント２０と絶縁層３０と半導体レーザ素子４０とバンプ５０と金属シート７０と金属層８０については、実施の形態１と同じであるため、説明を省略する。
電極ブロック２１０は導電性を有し、材質については実施の形態１と同様である。図１５に示すように、電極ブロック２１０の上面は平面であり、端部の領域（第１の領域）にサブマウント２０が設けられ、電極ブロック２１０の端部以外の上面の領域（第２の領域）には、絶縁層３０が設けられる。絶縁層３０についても、実施の形態１と同様に、絶縁層３１および絶縁層３２に分けても良く、絶縁層３０〜３２の材質についても、実施の形態１と同様である。
電極ブロック２６０は導電性を有し、材質については実施の形態１と同様である。図１５に示すように、電極ブロック２６０は、金属層８０および絶縁層３０の上に設けられ、金属層８０と電気的に接続されている。そして、電極ブロック２６０の下面の端部には凹部２６１が設けられており、凹部２６１内であって、半導体レーザ素子４０に向かい合う領域（第３の領域）に金属層８０が設けられている。そして、電極ブロック２６０の凹部２６１以外の下面の領域（第４の領域）が、絶縁層３０に接着されている。すなわち、凹部２６１の下面は、凹部２６１以外の下面よりも高く位置している。金属層８０は、厚さが約５０μｍ〜１００μｍの薄い金属板を、電極ブロック２６０に圧着させて設けられる。また、これに限らず、金属層８０は、電極ブロック２６０の下面の凹部２６１内であって、半導体レーザ素子４０と向かい合う領域に、約５０μｍ〜約１００μｍの厚さで金属をメッキ成長させても良い。
また、凹部２６１の深さ（高さ）についても、実施の形態１と同様に設定すればよい。
なお、図１６のＸＶ−ＸＶ線における断面が図１５の断面図に相当する。
（実施の形態４）
次に、本開示の実施の形態４について、図１４および図１７を用いて説明する。なお、実施の形態２と共通する構成については同じ符号を付し、説明を省略する。図１７は、本実施の形態におけるパワー半導体装置４の概略構成を示す断面図である。
実施の形態２においては、サブマウント２０が搭載される電極ブロック１１０の上面に凹部１１１を設け、対向する電極ブロック１６０の下面を平面とした。これに対し、本実施の形態では、サブマウント２０が搭載される電極ブロック３１０の上面を平面とし、対向する電極ブロック３６０の下面に凹部３６１を設けている。
図１７に示すように、パワー半導体装置４（半導体装置）は、電極ブロック３１０（第１の電極ブロック）と、サブマウント２０と、絶縁層１３０と、パワー半導体素子１４０（半導体素子）と、バンプ５０と、電極ブロック３６０（第２の電極ブロック）とを有する。さらに、バンプ５０と電極ブロック３６０との間には、バンプ５０の側から順に、金属シート７０と金属層８０とが設けられている。なお、サブマウント２０と絶縁層１３０とパワー半導体素子１４０とバンプ５０と金属シート７０と金属層８０については、実施の形態２と同じであるため、説明を省略する。
電極ブロック３１０は導電性を有し、材質については実施の形態２と同様である。図１７に示すように、電極ブロック３１０の上面は平面であり、中央部の領域（第１の領域）にサブマウント２０が設けられ、電極ブロック３１０の中央部以外の上面の領域（第２の領域）には、絶縁層１３０が設けられる。絶縁層１３０についても、実施の形態２と同様である。
電極ブロック３６０は導電性を有し、材質については実施の形態２と同様である。図１７に示すように、電極ブロック３６０は、金属層８０および絶縁層１３０の上に設けられ、金属層８０と電気的に接続されている。そして、電極ブロック３６０の下面の中央部には凹部３６１が設けられており、凹部３６１内であって、パワー半導体素子１４０に向かい合う領域（第３の領域）に金属層８０が設けられている。そして、電極ブロック３６０の凹部３６１以外の下面の領域（第４の領域）が、絶縁層１３０に接着されている。すなわち、凹部３６１の下面は、凹部３６１以外の下面よりも高く位置している。金属層８０は、厚さが約５０μｍ〜１００μｍの薄い金属板を、電極ブロック３６０に圧着させて設けられる。また、これに限らず、金属層８０は、電極ブロック３６０の下面の凹部３６１内であって、パワー半導体素子１４０と向かい合う領域に、約５０μｍ〜約１００μｍの厚さで金属をメッキ成長させても良い。
また、凹部３６１の深さ（高さ）についても、実施の形態２と同様に設定すればよい。
なお、図１４のＶＩＩＩ−ＶＩＩＩ線における断面が図１７の断面図に相当する。
（実施の形態１および３の変形例）
次に実施の形態１および３の変形例について説明する。実施の形態１および３では、絶縁層３１の材料として、ポリイミドやセラミックなどの比較的、圧力による変形の少ない絶縁性材料を用い、絶縁層３２の材料として、窒化アルミニウムなどの比較的柔らかい絶縁性材料を用いた。この絶縁性材料の固さの差から、電極ブロック６０（２６０）が傾く恐れがある。すなわち、半導体レーザ素子４０が搭載された側（絶縁層３１側）が上方に浮きあがり、反対側（絶縁層３２側）が下方に沈み込む恐れがある。本変形例では、電極ブロック６０（２６０）の下面であって、半導体レーザ素子４０とは反対側にスペーサを設ける。スペーサとしては、比較的固い絶縁性材料でもよく、電極ブロック６０（２６０）の下面を突出させた形状として絶縁性材料で被覆しても構わない。
また、すべての実施の形態および変形例において、接続孔１２，１３，６１，６２を利用して、絶縁性ネジ９０や導電性ネジ９１および絶縁部材９２によって上下の電極ブロックを固定した。しかし、絶縁層３０や１３０の接着によって上下の電極ブロックを固定しても良いし、さらに別の接着剤を用いて上下のブロックを固定しても構わない。
また、すべての実施の形態および変形例において、バンプ５０を金属シート７０に食い込ませて負電極４２（１４２）と金属層８０とを接続したが、金属シート７０のみによって、負電極４２（１４２）と金属層８０とを接続しても構わない。
また、半導体レーザ素子４０やパワー半導体素子１４０は、正電極４１（１４１）を上にして、負電極４２（１４２）を下にしても構わない。
本開示によれば、バンプと第２の電極ブロックとの間に、金属層および金属シートを設けることにより、半導体素子と第２の電極ブロックとの膨張率の違いによる応力を緩和するとともに、半導体素子と第２の電極ブロックとの電気的接続を安定して確保でき、高電流を用いた半導体装置として産業上有用である。
１，３ 半導体レーザ装置
２，４ パワー半導体装置
１０，６０，１１０，１６０，２１０，２６０，３１０，３６０ 電極ブロック
１１，１１１，２６１，３６１ 凹部
１２，１３，６１，６２ 接続孔
１４，６３ 端子孔
２０ サブマウント
３０，３１，３２，１３０ 絶縁層
４０ 半導体レーザ素子
４１，１４１ 正電極
４２，１４２ 負電極
５０ バンプ
７０ 金属シート
８０ 金属層
９０ 絶縁性ネジ
９１ 導電性ネジ
９２ 絶縁部材
１４０ パワー半導体素子
９００ 半導体レーザ装置
９０１ ヒートシンク
９０２ サブマウント
９０３ ＬＤバー
９０４ 絶縁層
９０５ バンプ
９０６ 電極
９０７ 充填材

Claims (10)

  1. 導電性を有する第１の電極ブロックと、
    前記第１の電極ブロックの上面の第１の領域に設けられ、前記第１の電極ブロックと電気的に接続され、導電性を有するサブマウントと、
    前記第１の電極ブロックの上面であって、前記第１の領域とは異なる第２の領域に設けられた絶縁層と、
    前記サブマウントの上に設けられ、前記サブマウントと電気的に接続された第１の電極を有する半導体素子と、
    前記半導体素子の前記第１の電極とは反対側の第２の電極の上面に設けられ、前記第２の電極と電気的に接続され、導電性を有するバンプと、
    前記バンプおよび前記絶縁層の上に設けられ、導電性を有する第２の電極ブロックとを備え、
    前記第２の電極ブロックの下面は、第３の領域において、導電性を有する金属層を介して前記バンプと電気的に接続され、
    前記第２の電極ブロックの下面は、第４の領域において、前記絶縁層に搭載され、
    前記金属層と前記バンプとの間には、導電性を有する金属シートが設けられている半導体装置。
  2. 前記金属層は、前記第３の領域に接合されている請求項１に記載の半導体装置。
  3. 前記金属層は、前記第３の領域にメッキ成長されている請求項１に記載の半導体装置。
  4. 前記半導体素子は、レーザ光を出力する半導体レーザ素子であり、
    前記第１の領域は、前記第１の電極ブロックの上面の端部であり、
    前記第２の領域は、前記第１の領域をコの字状に囲んでいる請求項１〜３のいずれかに記載の半導体装置。
  5. 前記半導体素子は、６０Ｖ以上の高電圧が入力されるパワー半導体素子であり、
    前記第１の領域は、前記第１の電極ブロックの上面の中央部であり、
    前記第２の領域は、前記第１の領域の全周囲を囲んでいる請求項１〜３のいずれかに記載の半導体装置。
  6. 前記第１の領域の前記第１の電極ブロックの上面は、前記第２の領域の前記第１の電極の上面よりも低く、
    前記第２の電極ブロックの下面は平面である請求項１〜５のいずれかに記載の半導体装置。
  7. 前記第１の電極ブロックの上面は平面であり、
    前記第３の領域の前記第２の電極ブロックの下面は、前記第４の領域の前記第２の電極の下面よりも高い請求項１〜５のいずれかに記載の半導体装置。
  8. 前記金属シートの主な材料は金である請求項１〜７のいずれかに記載の半導体装置。
  9. 前記バンプの主な材料は金である請求項１〜８のいずれかに記載の半導体装置。
  10. 前記金属層の主な材料は金である請求項１〜９のいずれかに記載の半導体装置。
JP2016565864A 2014-12-26 2015-08-05 半導体装置 Active JP6876933B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462096997P 2014-12-26 2014-12-26
US62/096,997 2014-12-26
PCT/JP2015/003933 WO2016103536A1 (ja) 2014-12-26 2015-08-05 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2016103536A1 JPWO2016103536A1 (ja) 2017-10-05
JP6876933B2 true JP6876933B2 (ja) 2021-05-26

Family

ID=56149616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016565864A Active JP6876933B2 (ja) 2014-12-26 2015-08-05 半導体装置

Country Status (5)

Country Link
US (1) US10290560B2 (ja)
EP (2) EP3240125B1 (ja)
JP (1) JP6876933B2 (ja)
CN (1) CN106797105B (ja)
WO (1) WO2016103536A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3651291B1 (en) * 2017-07-07 2021-03-10 Panasonic Intellectual Property Management Co., Ltd. Semiconductor laser device
WO2019009172A1 (ja) 2017-07-07 2019-01-10 パナソニックＩｐマネジメント株式会社 半導体レーザ装置
CN112154580A (zh) * 2018-05-21 2020-12-29 松下知识产权经营株式会社 半导体激光装置
WO2020044882A1 (ja) * 2018-08-29 2020-03-05 パナソニック株式会社 半導体レーザ装置
JP7228856B2 (ja) * 2018-10-15 2023-02-27 パナソニックＩｐマネジメント株式会社 高パワーレーザシステムにおける熱インタフェース材料のポンピングの対処のためのシステム及び方法
JP2021034654A (ja) * 2019-08-28 2021-03-01 パナソニックＩｐマネジメント株式会社 レーザ装置
JPWO2021044698A1 (ja) * 2019-09-06 2021-03-11
EP4084241A4 (en) 2019-12-23 2023-06-21 Panasonic Intellectual Property Management Co., Ltd. LASER DEVICE
CN115039302A (zh) * 2020-02-21 2022-09-09 松下控股株式会社 半导体激光装置
DE112021000342T5 (de) 2020-02-27 2022-09-22 Panasonic Intellectual Property Management Co., Ltd. Halbleiterlaservorrichtung
US20230122836A1 (en) * 2020-04-16 2023-04-20 Sergey GULAK Temperature regulating device assembly for a semiconductor laser
WO2022113491A1 (ja) * 2020-11-26 2022-06-02 パナソニックＩｐマネジメント株式会社 レーザモジュール
JP7417813B2 (ja) 2021-07-27 2024-01-19 パナソニックＩｐマネジメント株式会社 レーザモジュール

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL291606A (ja) 1962-04-18
JPH081914B2 (ja) * 1987-03-31 1996-01-10 株式会社東芝 圧接型半導体装置
JPH10135446A (ja) * 1996-10-30 1998-05-22 Hitachi Ltd 圧接型半導体装置
EP0954208A4 (en) * 1996-12-27 2002-09-11 Matsushita Electric Ind Co Ltd METHOD AND DEVICE FOR FIXING AN ELECTRONIC COMPONENT ON A CIRCUIT BOARD
US5929521A (en) * 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
US20090111206A1 (en) * 1999-03-30 2009-04-30 Daniel Luch Collector grid, electrode structures and interrconnect structures for photovoltaic arrays and methods of manufacture
JP2002118137A (ja) * 2000-07-31 2002-04-19 Nichia Chem Ind Ltd 半導体発光素子チップとそのバンプ形成方法及びその半導体発光素子チップを用いたディスプレイとセグメント表示部
US6700913B2 (en) * 2001-05-29 2004-03-02 Northrop Grumman Corporation Low cost high integrity diode laser array
JP2003086883A (ja) * 2001-09-10 2003-03-20 Sony Corp 半導体レーザ装置
US7215690B2 (en) 2004-08-04 2007-05-08 Monocrom, S.L. Laser module
JP2006303100A (ja) 2005-04-19 2006-11-02 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法
JP4854571B2 (ja) * 2007-04-06 2012-01-18 三菱電機株式会社 半導体レーザ装置
JP2008283064A (ja) 2007-05-11 2008-11-20 Sony Corp 半導体レーザ装置
WO2010131498A1 (ja) 2009-05-12 2010-11-18 三菱電機株式会社 レーザダイオード素子
DE102009040835A1 (de) * 2009-09-09 2011-03-10 Jenoptik Laserdiode Gmbh Verfahren zum thermischen Kontaktieren einander gegenüberliegender elektrischer Anschlüsse einer Halbleiterbauelement-Anordnung
JP4985810B2 (ja) 2010-03-23 2012-07-25 サンケン電気株式会社 半導体装置
JP2011199165A (ja) 2010-03-23 2011-10-06 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US8681829B2 (en) * 2011-08-29 2014-03-25 Intellectual Light, Inc. Compression mount for semiconductor devices, and method
US20130069218A1 (en) * 2011-09-20 2013-03-21 Stmicroelectronics Asia Pacific Pte Ltd. High density package interconnect with copper heat spreader and method of making the same
WO2013069743A1 (ja) 2011-11-10 2013-05-16 シチズンホールディングス株式会社 光集積デバイス
EP2665095A1 (en) 2012-05-16 2013-11-20 GE Energy Power Conversion UK Limited Power electronic devices
JP2014036165A (ja) * 2012-08-09 2014-02-24 Shinko Electric Ind Co Ltd 半導体装置

Also Published As

Publication number Publication date
CN106797105B (zh) 2019-10-01
US20170301604A1 (en) 2017-10-19
EP3240125A1 (en) 2017-11-01
EP3240125A4 (en) 2018-01-03
EP3660989A1 (en) 2020-06-03
US10290560B2 (en) 2019-05-14
EP3240125B1 (en) 2020-04-08
JPWO2016103536A1 (ja) 2017-10-05
WO2016103536A1 (ja) 2016-06-30
CN106797105A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
JP6876933B2 (ja) 半導体装置
JP7174899B2 (ja) 半導体レーザ装置
JP6139710B2 (ja) 電極端子、電力用半導体装置、および電力用半導体装置の製造方法
JP6865358B2 (ja) 半導体レーザ装置及びその製造方法
JP6337957B2 (ja) 半導体モジュールユニットおよび半導体モジュール
JP6320557B2 (ja) レーザ光源装置
KR20120087989A (ko) 레이저 모듈
JP6448388B2 (ja) 電力用半導体装置
CN112585825A (zh) 二极管激光器组件和用于制造二极管激光器组件的方法
JPWO2022039016A5 (ja)
JP2012222130A (ja) 半導体レーザ装置
JP2006196765A (ja) 半導体装置
CN111354684A (zh) 一种芯片基板及其制作方法、封装芯片及其封装方法
CN109314170B (zh) 用于优化的热阻、焊接可靠性和smt加工良率的led金属焊盘配置
JP5912471B2 (ja) 半導体デバイス
WO2021044698A1 (ja) 半導体レーザ装置
JP5338029B2 (ja) 半導体レーザ素子、半導体レーザ装置及びその製造方法
JP2018113377A (ja) レーザー光源装置
JP6884225B2 (ja) 熱電モジュール
JP2005223083A (ja) 半導体装置
JP6920154B2 (ja) 熱電モジュール
TWI447933B (zh) 具有共熔層之立式發光二極體
JP2013197221A (ja) 半導体装置及びその製造方法
JP2006032498A (ja) 半導体レーザ装置
CN116314526A (zh) 用于优化的热阻、焊接可靠性和smt加工良率的led金属焊盘配置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180316

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20190118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191008

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200407

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200702

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20201215

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20210202

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20210309

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20210309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210407

R151 Written notification of patent or utility model registration

Ref document number: 6876933

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151