JP6826499B2 - 半導体装置およびパワーモジュール - Google Patents

半導体装置およびパワーモジュール Download PDF

Info

Publication number
JP6826499B2
JP6826499B2 JP2017129113A JP2017129113A JP6826499B2 JP 6826499 B2 JP6826499 B2 JP 6826499B2 JP 2017129113 A JP2017129113 A JP 2017129113A JP 2017129113 A JP2017129113 A JP 2017129113A JP 6826499 B2 JP6826499 B2 JP 6826499B2
Authority
JP
Japan
Prior art keywords
node
field effect
state
effect transistor
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017129113A
Other languages
English (en)
Other versions
JP2019013102A (ja
Inventor
聡 鳴海
聡 鳴海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2017129113A priority Critical patent/JP6826499B2/ja
Priority to TW107117671A priority patent/TWI774775B/zh
Priority to US16/000,643 priority patent/US10658947B2/en
Priority to EP18178686.4A priority patent/EP3422574B1/en
Priority to KR1020180073948A priority patent/KR102515021B1/ko
Priority to CN201810706113.1A priority patent/CN109216355B/zh
Publication of JP2019013102A publication Critical patent/JP2019013102A/ja
Application granted granted Critical
Publication of JP6826499B2 publication Critical patent/JP6826499B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/327—Means for protecting converters other than automatic disconnection against abnormal temperatures
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)
  • Bipolar Transistors (AREA)

Description

この開示は、半導体装置、パワーモジュール、および電力変換装置の制御方法に関し、たとえば、インバータ装置などの電力変換装置を制御する半導体装置に好適に用いられるものである。
パワーモジュールを構成するスイッチング用の半導体素子の温度をリアルタイムで検出する方法として従来から種々の方法が用いられている。一般的に用いられる方法は、パワーモジュールの表面温度上昇を、サーミスタを用いた温度検出回路によって検出する方法である（特許文献１の「従来技術」を参照）。
他の方法として、半導体素子のゲート電極とパワーモジュールのゲート端子との間に内部ゲート抵抗を接続し、当該内部ゲート抵抗の温度特性を利用して半導体素子の温度を検出する方法が知られている（特許文献１の「要約」を参照）。
さらに他の方法として、半導体素子のチップ表面に温度を検出するためのダイオードを設け、当該ダイオードの温度特性に基づいて半導体チップの温度を検出する方法が知られている（特許文献２を参照）。
特開２０００−１２４７８１号公報 特開２００６−１１４５７５号公報
上記の従来方法はいずれも半導体素子の温度検出精度の点で問題がある。
具体的に、上記のサーミスタを用いてパワーモジュールの表面温度を検出する方法の場合には、サーミスタによって検出されるのは、パワーモジュールのケースの温度（以下、ケース温度と称する）である。パワーモジュールのケースには、熱源である半導体素子の接合部から熱が遅延して伝わるので、ケース温度は接合温度よりも低くなっている可能性がある。このため、半導体素子の接合温度は検出温度から推定する必要があり、検出温度がＳｉ半導体素子の故障温度である１５０℃に達する前に半導体素子への通電を停止しなければならない。
上記の抵抗素子またはダイオードなどをパワーモジュールの内部に設ける方法の場合には、ケース温度よりも接合温度に近い温度検出値が得られるが、検出温度は接合温度そのものでない。したがって、この場合も、検出温度に基づいて接合温度を推定する必要があり、測定精度の点で問題が残る。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施形態による半導体装置は、電力変換装置を構成する複数の電界効果トランジスタを制御するものであって、複数の電界効果トランジスタの各々のオン・オフを制御するコントローラと、差動増幅器とを備える。差動増幅器は、複数の電界効果トランジスタのうち、コントローラによってオフ状態に制御されためにボディダイオードを介して電流が流れているものについて、そのソース・ドレイン間の電位差を検出する。
上記の実施形態によれば、従来よりも精度良く電界効果トランジスタの接合温度を検出することができる。
第１の実施形態の場合において、半導体素子の温度検出方法を説明するための図である。 横型ＭＩＳＦＥＴの構成の一例を示す断面図である。 縦型ＭＩＳＦＥＴの構成の一例を示す断面図である。 第１の実施形態による半導体装置の構成を示すブロック図である。 図４の半導体装置の動作を示すタイミング図である。 第１の実施形態の変形例の場合において、半導体素子の温度検出方法を説明するための図である。 第１の実施形態の変形例による半導体装置の構成を示すブロック図である。 図７の半導体装置の動作を示すタイミング図である。 第２の実施形態による半導体装置の構成を示すブロック図である。 モータ電流の通電相の切り替えについて説明するための図である。 第２の実施形態の場合において、電界効果トランジスタの温度検出の具体例を説明するための図である。 第２の実施形態の場合において、電界効果トランジスタの温度検出手順を示すタイミング図である。 コントローラの動作を示す機能ブロック図である。 図１３のデッドタイム付加部の動作を示すフローチャートである。
以下、各実施形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない。
＜第１の実施形態＞
［温度検出方法］
図１は、第１の実施形態の場合において、半導体素子の温度検出方法を説明するための図である。本実施形態では、半導体素子として絶縁ゲート型の電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）Ｔｒ１，Ｔｒ２を用いて構成されたハーフブリッジ回路２０を例に挙げて説明する。ハーフブリッジ回路２０は、たとえば電力変換装置の少なくとも一部を構成し、パルス幅変調（Pulse Width Modulation）によって制御されるものである。
図１を参照して、ハーフブリッジ回路２０は、高電位ノード２１と接続ノードＵとの間に接続された電界効果トランジスタＴｒ１と、接続ノードＵと接地ノード２２との間に接続された電界効果トランジスタＴｒ２とを含む。高電位ノード２１には高電位ＶＨが与えられ、接地ノード２２には接地電位ＧＮＤが与えられる。接続ノードＵと高電位ノード２１との間に負荷としてのインダクタ２３が接続される。
電界効果トランジスタＴｒ１はハーフブリッジ回路２０の上アームを構成し、電界効果トランジスタＴｒ２はハーフブリッジ回路２０の下アームを構成する。図１の場合、電界効果トランジスタＴｒ１および電界効果トランジスタＴｒ２は、いずれもＮ型のＭＩＳＦＥＴ（Metal Insulator Semiconductor FET）である。ＭＩＳＦＥＴは、絶縁体が酸化物によって構成されたＭＯＳＦＥＴ（Metal Oxide Semiconductor FET）を含む。したがって、電界効果トランジスタＴｒ１のドレイン電極（Ｄ）は高電位ノード２１に接続され、電界効果トランジスタＴｒ１のソース電極（Ｓ）は接続ノードＵに接続される。電界効果トランジスタＴｒ２のドレイン電極（Ｄ）は接続ノードＵに接続され、電界効果トランジスタＴｒ２のソース電極（Ｓ）はシャント抵抗ＲＥＳを介して接地ノード２２に接続される。
図１（Ａ）を参照して、電界効果トランジスタＴｒ１がオフ（Ｏｆｆ）状態であり、電界効果トランジスタＴｒ２がオン（Ｏｎ）状態であるとする。この場合、高電位ノード２１から、インダクタ２３、接続ノードＵ、および電界効果トランジスタＴｒ２を順に介することによって接地ノード２２に到達する通電電流１０１が流れる。
図１（Ｂ）を参照して、図１（Ａ）の状態から電界効果トランジスタＴｒ２がオフ状態になったとする。この場合、高電位ノード２１から、インダクタ２３および電界効果トランジスタＴｒ１のボディダイオードを順に介して高電位ノード２１に到達する循環電流１０２（回生電流とも称する）が流れる。ボディダイオードについては、図２および図３を参照して詳しく説明する。
図１（Ｃ）を参照して、図１（Ｂ）の状態から電界効果トランジスタＴｒ１がオン状態になったとする。この場合、高電位ノード２１から、インダクタ２３および電界効果トランジスタＴｒ１のチャネル領域を順に介して高電位ノード２１に到達する循環電流１０３が流れる。
インダクタ２３をＰＷＭ制御する場合には、図１（Ａ）の状態と図１（Ｃ）の状態とが交互に繰り返される。この場合、オン状態の電界効果トランジスタＴｒ１，Ｔｒ２を介して高電位ノード２１と接地ノード２２との間に貫通電流が流れることを防止する必要があるので、図１（Ａ）の状態と図１の（Ｃ）の状態との間に図１（Ｂ）の状態、いわゆるデッドタイム（Dead Time）と呼ばれる期間が挟まれる。
本開示による半導体素子の温度検出では、このデッドタイムの間に（すなわち、ボディダイオードに還流電流が流れた状態で）、電界効果トランジスタのソース・ドレイン間の電圧（すなわち、ボディダイオードのアノード・カソード間の順方向電圧）が検出される。ボディダイオードの順方向電圧は温度が増加するにつれて減少するので、ボディダイオードの順方向電圧を検出することによって、半導体素子の接合温度を正確に検出することができる。具体的には、図１（Ａ）の通電電流１０１が流れる状態から図１（Ｃ）の循環電流１０３が流れる状態に移行する途中のデッドタイムにおいてボディダイオードの順方向電圧が検出される。
［ボディダイオードについて］
以下、電界効果トランジスタのボディダイオードについて説明する。図２では横型ＭＩＳＦＥＴの場合について説明し、図３では縦型ＭＩＳＦＥＴの場合について説明する。
図２は、横型ＭＩＳＦＥＴの構成の一例を示す断面図である。図２を参照して、横型ＭＩＳＦＥＴ３０は、Ｐ型半導体基板３１と、Ｐ型半導体基板３１の上部の一部に形成されたＰ型拡散領域３２（Ｐ−ｗｅｌｌ）と、Ｐ型拡散領域３２の上部の一部に形成されたＮ型不純物領域３３，３４とを含む。Ｐ型拡散領域３２とＮ型不純物領域３３とによってボディダイオード３６が構成される。
横型ＭＩＳＦＥＴ３０は、さらに、Ｎ型不純物領域３３の表面上に形成されたドレイン電極Ｄと、Ｎ型不純物領域３４の表面上に形成されたソース電極Ｓと、ドレイン電極Ｄとソース電極Ｓとの間に形成されたゲート電極Ｇと、Ｐ型拡散領域３２の表面上に形成されたバックゲート電極ＢＧとを含む。ゲート電極Ｇは、ゲート絶縁膜３５を介在して、Ｐ型拡散領域３２の表面およびＮ型不純物領域３３，３４の表面と接続される。ソース電極Ｓとバックゲート電極ＢＧとは配線を介して相互に接続されている。
図２の横型ＭＩＳＦＥＴ３０の構成では、ゲート電極Ｇに閾値電圧以上のゲート電圧が印加されることによって、ドレイン電極Ｄから、Ｎ型不純物領域３３、Ｐ型拡散領域３２の上部に形成されたＮチャネル領域、Ｎ型不純物領域３４を順に介してソース電極Ｓに至る通電電流１０１が流れる。もしくは、ソース電極Ｓから、Ｎ型不純物領域３４、Ｎチャネル領域、Ｎ型不純物領域３３を順に介してドレイン電極Ｄに至る循環電流１０３が流れる。
一方、図２の横型ＭＩＳＦＥＴ３０の構成において、ゲート電極Ｇに閾値電圧以上のゲート電圧が印加されずに横型ＭＩＳＦＥＴ３０がオフ状態の場合には、バックゲート電極ＢＧから、Ｐ型拡散領域３２およびＮ型不純物領域３３を順に介してドレイン電極Ｄに至る方向に循環電流１０２が流れることができる。したがって、この循環電流１０２が流れている状態で、横型ＭＩＳＦＥＴ３０のソース・ドレイン間電圧（すなわち、ボディダイオード３６の順方向電圧）を検出することによって、横型ＭＩＳＦＥＴ３０の接合温度を検出することができる。
図３は、縦型ＭＩＳＦＥＴの構成の一例を示す断面図である。図３を参照して、縦型ＭＩＳＦＥＴ４０は、高濃度のＮ＋型ドレイン層４４と、Ｎ＋型ドレイン層４４の上部に形成された低濃度のＮ−型ドリフト層４３と、Ｎ−型ドリフト層４３の上部の一部に形成されたＰ型ベース層４２と、Ｐ型ベース層４２の上部の一部に形成された高濃度のＮ＋型ソース層４１とを含む。Ｐ型ベース層４２とＮ−型ドリフト層４３とによってボディダイオード４６が構成される。
縦型ＭＩＳＦＥＴ４０では、さらに、Ｎ＋型ソース層４１の表面の一部とＰ型ベース層４２の表面の一部とＮ−型ドリフト層４３の表面の一部の上に、ゲート絶縁膜４５を介在してゲート電極Ｇが形成されるとともに、Ｎ＋型ソース層４１の表面の一部とＰ型ベース層４２の表面の一部の上にソース電極Ｓが形成される。縦型ＭＩＳＦＥＴ４０では、さらに、ソース電極Ｓとは反対側のＮ＋型ドレイン層４４の表面上にドレイン電極Ｄが形成される。
図３の構成の縦型ＭＩＳＦＥＴ４０では、ゲート電極Ｇに閾値電圧以上のゲート電圧が印加されることによって、ドレイン電極Ｄから、Ｎ＋型ドレイン層４４、Ｎ−型ドリフト層４３、Ｐ型ベース層４２の上部のＮチャネル領域、Ｎ＋型ソース層４１を順に介してソース電極Ｓに至る通電電流１０１が流れる。もしくは、ソース電極ＳからＮ＋型ソース層４１、Ｐ型ベース層４２上部のＮチャネル領域、Ｎ−型ドリフト層４３、Ｎ＋型ドレイン層４４を順に介してドレイン電極Ｄに至る循環電流１０３が流れる。
一方、図３の縦型ＭＩＳＦＥＴ４０の構成において、ゲート電極Ｇに閾値電圧以上のゲート電圧が印加されずに縦型ＭＩＳＦＥＴ４０がオフ状態の場合には、ソース電極Ｓから、Ｐ型ベース層４２、Ｎ−型ドリフト層４３、Ｎ＋型ドレイン層４４を介してドレイン電極Ｄに至る方向に循環電流１０２が流れることができる。したがって、この循環電流１０２が流れている状態で、縦型ＭＩＳＦＥＴ４０のソース・ドレイン間電圧（すなわち、ボディダイオード４６の順方向電圧）を検出することによって縦型ＭＩＳＦＥＴ４０の接合温度を検出することができる。
［半導体装置の構成］
次に、上記のＭＩＳＦＥＴのゲート電圧を制御するとともに、ボディダイオードのアノード・カソード間電圧を検出するための半導体装置の構成例について説明する。
図４は、第１の実施形態による半導体装置の構成を示すブロック図である。図４の半導体装置５０Ａは、ハーフブリッジ回路２０を構成する電界効果トランジスタＴｒ１，Ｔｒ２のオン・オフを制御し、さらに、電界効果トランジスタＴｒ１のボディダイオードのカソード・アノード間電圧を検出するように構成されている。ハーフブリッジ回路２０は、電力変換装置の少なくとも一部を構成する。また、ハーフブリッジ回路２０と半導体装置５０Ａとはパワーモジュールの一部として構成されていてもよい。
なお、ハーフブリッジ回路２０の接続ノードＵから負荷２３の方向に流れる負荷電流ＩＵを正に定義する。したがって、図１の場合の通電電流１０１の符号は負（すなわち、負荷２３からハーフブリッジ回路２０の接続ノードＵへの方向の電流）である。
図４を参照して、半導体装置５０Ａは、高電位側のゲート駆動回路５１と、低電位側のゲート駆動回路５２と、差動増幅器５３と、サンプル・ホールド回路５４と、Ａ／Ｄ（Analog to Digital）変換器５５と、コントローラ５６と、スイッチ５７とを含む。
ゲート駆動回路５１は、コントローラ５６からゲート制御信号ＶＴを受信する。ゲート駆動回路５１は、ゲート制御信号ＶＴの基準電位を接地電位ＧＮＤから接続ノードＵの電位ＶＵに変換すると共に、このゲート制御信号ＶＴの信号レベルを増幅することによって、高電位側の電界効果トランジスタＴｒ１のゲート電極Ｇ１に供給する駆動電圧を生成する。ゲート駆動回路５１からゲート電極Ｇ１に供給される駆動電圧によって、電界効果トランジスタＴｒ１のオン・オフが制御される。
ゲート駆動回路５２は、コントローラ５６から受信したゲート制御信号ＶＢを増幅することによって、低電位側の電界効果トランジスタＴｒ２のゲート電極Ｇ２に供給する駆動電圧を生成する。ゲート駆動回路５２からゲート電極Ｇ２に供給される駆動電圧によって、電界効果トランジスタＴｒ２のオン・オフが制御される。
差動増幅器５３は、入力ノードＩＮ１，ＩＮ２と、出力ノードＯＴとを有する。入力ノードＩＮ１は、オン・オフが切り替えられるスイッチ５７を介して接続ノードＵと接続される。これによって、入力ノードＩＮ１には、接続ノードＵの電位ＶＵを取り込む。入力ノードＩＮ２は、高電位ノード２１と接続されることによって高電位ノード２１の電位ＶＨを取り込む。出力ノードＯＴは、サンプル・ホールド回路５４と接続される。差動増幅器５３は、入力ノードＩＮ１と入力ノードＩＮ２との電位差に比例した電圧信号を出力ノードＯＴから出力する。
図４には、演算増幅器を用いて差動増幅器５３を構成した例が示されている。図４に示すように、差動増幅器５３は、演算増幅器６５と、抵抗素子６１，６２，６３，６４とを含む。
具体的に、抵抗素子６１は、入力ノードＩＮ２と演算増幅器６５の−端子との間に接続される。抵抗素子６２は、演算増幅器６５の−端子と出力端子（出力端子は、出力ノードＯＴに直結されている）との間に接続される。抵抗素子６３は、入力ノードＩＮ１と演算増幅器６５の＋端子との間に接続される。抵抗素子６４の一端は演算増幅器６５の＋端子に接続され、抵抗素子６４の他端には接地電位ＧＮＤを基準とする参照電圧Ｖｒｅｆが与えられる。
なお、半導体装置５０Ａには接地電位ＧＮＤを取り込むための端子５８が設けられている。端子５８は、電界効果トランジスタＴｒ２とシャント抵抗ＲＥＳとの接続ノード（以下、低電位ノード２４と称する）と接続される。
上記の差動増幅器５３の構成において、抵抗素子６１，６３の抵抗値をＲ１とし、抵抗素子６２，６４の抵抗値をＲ２とする。そうすると、差動増幅器５３から出力される電圧Ｖｔｅｍｐは、
Ｖｔｅｍｐ＝（ＶＵ−ＶＨ）×Ｒ２／Ｒ１＋Ｖｒｅｆ …(1)
で表される。
サンプル・ホールド回路５４は、オン・オフが切り替えられるスイッチ７０とコンデンサ７１とを含む。スイッチ７０の一端は差動増幅器５３の出力ノードＯＴと接続され、スイッチ７０の他端はコンデンサ７１の一端と接続される。コンデンサ７１の他端には、接地電位ＧＮＤが与えられる。スイッチ７０の他端は、さらに、Ａ／Ｄ変換器５５に接続される。
Ａ／Ｄ変換器５５は、サンプル・ホールド回路５４のコンデンサ７１の保持された電圧Ｖｔｅｍｐをデジタル変換し、デジタル変換された電圧Ｖｔｅｍｐをコントローラ５６に出力する。
コントローラ５６は、ゲート制御信号ＶＴ，ＶＢと、サンプル・ホールド回路５４のスイッチ７０のオン・オフを制御するための制御信号ＣＴＬ１と、スイッチ５７のオン・オフを制御するための制御信号ＣＴＬ２を生成する。さらに、コントローラ５６は、電圧Ｖｔｅｍｐが上限値に達した場合には、全ての電界効果トランジスタＴｒ１，Ｔｒ２をオフにするなどの保護動作を行う。
本実施形態では、制御信号ＣＴＬ１がローレベル（Ｌレベル）からハイレベル（Ｈレベル）に切り替わることによってスイッチ７０はオフ状態からオン状態に切り替わり、制御信号ＣＴＬ２がＬレベルからＨレベルに切り替わることによってスイッチ５７はオフ状態からオン状態に切り替わるものとする。制御信号ＣＴＬ１，ＣＴＬ２の論理レベルと対応するスイッチ７０，５７のオン・オフとの関係は上記と逆であってもよい。
コントローラ５６は、ＣＰＵ（Central Processing Unit）およびメモリなどを含むマイクロコンピュータによって構成されていてもよいし、ＦＰＧＡ（Field Programmable Gate Array）を利用して構成されていてもよいし、専用の回路によって構成されていてもよい。また、コントローラ５６はこれらの回路を任意に組み合わせたものであってもよい。
［半導体装置の動作］
図５は、図４の半導体装置の動作を示すタイミング図である。図５には、上から順に、ゲート制御信号ＶＴ、ＶＢ、制御信号ＣＴＬ１，ＣＴＬ２、および接続ノードＵの電位ＶＵの各波形が模式的に示されている。以下、主として図４および図５を参照して、図４の半導体装置５０Ａの動作について説明する。
時刻ｔ１より以前は、コントローラ５６は、ゲート制御信号ＶＴをＨレベルに設定し、ゲート制御信号ＶＢをＬレベルに設定する。これによって、高電位側の電界効果トランジスタＴｒ１はオン状態に制御され、低電位側の電界効果トランジスタＴｒ２はオフ状態に制御される。この結果、接続ノードＵの電位ＶＵは、高電位ノード２１の電位ＶＨに等しくなる。時刻ｔ１の時点で図１の循環電流１０３は０まで減衰しているとする。
なお、時刻ｔ１より以前は、コントローラ５６は、制御信号ＣＴＬ１，ＣＴＬ２をＬレベルに設定する。これにより、サンプル・ホールド回路５４のスイッチ７０およびスイッチ５７はいずれもオフ状態である。
時刻ｔ１から時刻ｔ２までの間の期間Ｔ１１において、コントローラ５６は、ゲート制御信号ＶＴをＬレベルに設定し、ゲート制御信号ＶＢをＨレベルに設定する。これによって、電界効果トランジスタＴｒ１はオフ状態に制御され、電界効果トランジスタＴｒ２はオン状態に制御される。この結果、接続ノードＵの電位ＶＵは接地電位ＧＮＤまで低下する。この期間Ｔ１１の間、図１（Ａ）に示す通電電流１０１が流れ、その大きさは次第に増加する。
時刻ｔ２に、コントローラ５６は、ゲート制御信号ＶＢをＨレベルからＬレベルに切り替える。これによって、低電位側の電界効果トランジスタＴｒ２はオン状態からオフ状態に切り替わり、接続ノードＵの電位ＶＵは接地電位ＧＮＤから上昇する。時刻ｔ２から時刻ｔ４までの期間Ｔ１２の間、電界効果トランジスタＴｒ１，Ｔｒ２は共にオフ状態のまま維持される。この期間Ｔ１２の間、図１（Ｂ）に示す循環電流１０２が、電界効果トランジスタＴｒ１のボディダイオードに流れる。最終的に到達する接続ノードＵの電位ＶＵは、高電位ノード２１の電位ＶＨよりもボディダイオードの順方向電圧Ｖｆだけ高くなる。
接続ノードＵの電位ＶＵが最大値に達する遅延時間を考慮して、時刻ｔ２から所定時間経過した時刻ｔ３から時刻ｔ４までの間、電界効果トランジスタＴｒ１のボディダイオードの順方向電圧Ｖｆが検出される。具体的にコントローラ５６は、制御信号ＣＴＬ１，ＣＴＬ２をＨレベルに設定することによって、サンプル・ホールド回路５４のスイッチ７０とスイッチ５７とをオン状態にする。これによって、電界効果トランジスタＴｒ１のソース・ドレイン間の電圧（すなわち、ボディダイオードの順方向電圧Ｖｆ）が差動増幅器５３によって検出される。そして、差動増幅器５３から出力された電圧Ｖｔｅｍｐは、サンプル・ホールド回路５４によってサンプリングされ、コンデンサ７１に保持される。コントローラ５６は、このコンデンサ７１に保持された電圧Ｖｔｅｍｐに基づいて電界効果トランジスタＴｒ１の接合温度を検知する。
ここで、ボディダイオードに流れる電流に応じて検出される電圧が変化するので、期間Ｔ１２に切り替えられる直前の時刻ｔ２における通電電流１０１の大きさを所定の値に制御する必要がある。この値は、期間Ｔ１１の長さ（すなわち、キャリア周波数に応じた通電率）によって調整することができる。
次の時刻ｔ４において、コントローラ５６は、ゲート制御信号ＶＴをＬレベルからＨレベルに切り替える。これによって、高電位側の電界効果トランジスタＴｒ１はオフ状態からオン状態に切り替わるので、図１（Ｃ）、図２、図３に示すように循環電流の経路が電界効果トランジスタＴｒ１のＮチャネル領域を通る経路（１０３）に切り替わる。さらに、時刻ｔ４においてコントローラ５６は、制御信号ＣＴＬ１，ＣＴＬ２をＨレベルからＬレベルに切り替えることによって電界効果トランジスタＴｒ１のソース・ドレイン間電圧のサンプリングを終了する。時刻ｔ４から時刻ｔ５までの期間Ｔ１３の間、電界効果トランジスタＴｒ１はオン状態で維持され、電界効果トランジスタＴｒ２はオフ状態で維持される。
次の時刻ｔ５において、コントローラ５６は、ゲート制御信号ＶＴをＨレベルからＬレベルに切り替える。これによって、高電位側の電界効果トランジスタＴｒ１はオン状態からオフ状態に切り替わるので、図１（Ｂ）、図２、図３に示すように循環電流の経路がボディダイオードを通る経路（１０２）に切り替わる。時刻ｔ５から時刻ｔ６までの期間Ｔ１４の間、電界効果トランジスタＴｒ１，Ｔｒ２は共にオフ状態に維持される。
この期間Ｔ１４の間では、期間Ｔ１２の場合と異なり、電界効果トランジスタＴｒ１のソース・ドレイン間電圧のサンプリングは行われない。期間Ｔ１２，Ｔ１３，Ｔ１４の間に循環電流は次第に減衰する（場合によっては０まで戻る）ので、期間Ｔ１４ではボディダイオードの順方向電圧Ｖｆの正確な測定ができないからである。したがって、電界効果トランジスタの接合温度の検出が行われるのは、電源から負荷に電力を供給する通電期間から回生期間に切り替わったときである。
上記の期間Ｔ１１〜Ｔ１４がＰＷＭ信号の１周期に相当する。次の１周期である期間Ｔ２１〜Ｔ２４は、上記の期間Ｔ１１〜Ｔ１４にそれぞれ対応し、同様の制御が繰り返される。したがって、期間Ｔ２１〜Ｔ２４での負荷電流ＩＵの変化は、期間Ｔ１１〜Ｔ１４での負荷電流ＩＵの変化と同様である。具体的に、図５の期間Ｔ１１の開始時点（時刻ｔ１）で０であった負荷電流ＩＵは、通電期間Ｔ１１の間に（時刻ｔ１からｔ２まで）増加し、回生期間Ｔ１２，Ｔ１３，Ｔ１４の間で（時刻ｔ３からｔ６まで）次第に減少する。そして、期間Ｔ１４の終了時点（時刻ｔ６）において負荷電流ＩＵは再び増加に転じる。負荷電流ＩＵは、通電期間Ｔ２１の間に再び増加し、回生期間Ｔ２２，Ｔ２３，Ｔ２４の間で次第に減少する。
図５の場合には、次の１周期である期間Ｔ２１〜Ｔ２４のうちの最初のデッドタイム期間Ｔ２２において制御信号ＣＴＬ１，ＣＴＬ２をＨレベルにすることによって、ボディダイオードの順方向電圧Ｖｆの再測定を行っている。上記のような再測定は数回程度行ってもよく、この場合、複数回の測定結果を平均化した値を最終的な順方向電圧Ｖｆに決定してもよい。
図５のように順方向電圧Ｖｆの再測定を行う場合には、期間Ｔ１２における第１回目の測定と期間Ｔ２２における第２回目の測定とで、順方向電圧Ｖｆの測定条件を同じにするのが望ましい。具体的には、通電期間Ｔ１１の開始時点（時刻ｔ１）と通電期間Ｔ２１の開始時点（時刻ｔ６）とで負荷電流ＩＵの初期値を０にするために、回生期間Ｔ１２，Ｔ１３，Ｔ１４の間に負荷電流ＩＵが０まで減衰しているのが望ましい。さらに、測定開始時点（すなわち、各通電期間Ｔ１１，Ｔ２１の終了時点）において負荷電流ＩＵの大きさを等しくするために、通電期間Ｔ１１の長さと通電期間Ｔ２１の長さとを等しくするのが望ましい。さらに、ボディダイオードの順方向電圧Ｖｆの測定期間である期間Ｔ１２の長さと期間Ｔ２２の長さとを等しくするのが望ましい。
［効果］
上記のとおり第１の実施形態の半導体装置５０Ａによれば、パワーＭＩＳＦＥＴのボディダイオードの温度特性に基づいてパワーＭＩＳＦＥＴの接合温度を測定するので、従来方法に比べてより正確にＭＩＳＦＥＴの接合温度を測定することができる。さらに、サーミスタ、ダイオードなどの温度検出のためのセンサを設ける必要がないので、システムを構成するパーツを従来よりも削減することができる。
＜第１の実施形態の変形例＞
以下、高電位側の電界効果トランジスタＴｒ１に代えて、低電位側の電界効果トランジスタＴｒ２の温度を測定する例について説明する。
［温度検出方法］
図６は、第１の実施形態の変形例の場合において、半導体素子の温度検出方法を説明するための図である。図６の説明図は図１の説明図に対応するものであり、電界効果トランジスタＴｒ１，Ｔｒ２を用いて構成されたハーフブリッジ回路２０が示されている。このハーフブリッジ回路２０は電力変換装置の少なくとも一部を構成するものと考えてよい。図６の場合には、接続ノードＵと低電位ノード２４（低電位ノード２４は、電界効果トランジスタＴｒ２とシャント抵抗ＲＥＳとの接続ノードである）との間に、電界効果トランジスタＴｒ２の並列に負荷としてのインダクタ２３が接続される。
図６（Ａ）を参照して、電界効果トランジスタＴｒ１がオン（Ｏｎ）状態であり、電界効果トランジスタＴｒ２がオフ（Ｏｆｆ）状態であるとする。この場合、高電位ノード２１から、電界効果トランジスタＴｒ１、接続ノードＵ、インダクタ２３、低電位ノード２４を順に介することによって接地ノード２２に到達する通電電流１０１が流れる。
図６（Ｂ）を参照して、図６（Ａ）の状態から電界効果トランジスタＴｒ１がオフ状態になったとする。この場合、接続ノードＵから、インダクタ２３、低電位ノード２４、および電界効果トランジスタＴｒ２のボディダイオードを順に介して接続ノードＵに到達する循環電流１０２が流れる。
図６（Ｃ）を参照して、図６（Ｂ）の状態から電界効果トランジスタＴｒ２がオン状態になったとする。この場合、接続ノードＵから、インダクタ２３、低電位ノード２４、電界効果トランジスタＴｒ２のＮチャネル領域を順に介して接続ノードＵに到達する循環電流１０３が流れる。
インダクタ２３をＰＷＭ制御する場合には、図６（Ａ）の状態と図６（Ｃ）の状態とが交互に繰り返される。この場合、共にオン状態の電界効果トランジスタＴｒ１，Ｔｒ２を介して高電位ノード２１と接地ノード２２との間に貫通電流が流れることを防止する必要があるので、図６（Ａ）の状態と図６の（Ｃ）の状態との間に図６（Ｂ）の状態、いわゆるデッドタイムの期間が挟まれる。
本実施形態では、図６（Ａ）の通電電流１０１が流れる状態から図６（Ｃ）の循環電流１０３が流れる状態に移行する途中のデッドタイムにおいて電界効果トランジスタＴｒ２のソース・ドレイン間の電圧（すなわち、ボディダイオードのアノード・カソード間の順方向電圧）が検出される。そして、ボディダイオードの温度特性に基づいて電界効果トランジスタＴｒ２の接合温度が検出される。
［半導体装置の構成］
次に、実施の形態１の変形例における半導体装置の構成について説明する。
図７は、第１の実施形態の変形例による半導体装置の構成を示すブロック図である。図７の半導体装置５０Ｂは、差動増幅器５３の接続が図４の半導体装置５０Ａの場合と異なる。
具体的に図７を参照して、差動増幅器５３の入力ノードＩＮ１は端子５８を介して低電位ノード２４と接続される。差動増幅器５３の入力ノードＩＮ２はスイッチ５７を介して接続ノードＵと接続される。図７のその他の点は図４の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。
［半導体装置の動作］
図８は、図７の半導体装置の動作を示すタイミング図である。図８のタイミング図は、図５のタイミング図に対応するものであり、上から順に、ゲート制御信号ＶＴ、ＶＢ、制御信号ＣＴＬ１，ＣＴＬ２、および接続ノードＵの電位ＶＵの各波形が模式的に示されている。以下、主として図７および図８を参照して、図７の半導体装置５０Ｂの動作について説明する。
時刻ｔ１より以前は、コントローラ５６は、ゲート制御信号ＶＴをＬレベルに設定し、ゲート制御信号ＶＢをＨレベルに設定する。これによって、高電位側の電界効果トランジスタＴｒ１はオフ状態に制御され、低電位側の電界効果トランジスタＴｒ２はオン状態に制御される。この結果、接続ノードＵの電位ＶＵは、低電位ノード２４の電位（ほぼ接地電位ＧＮＤ）に等しくなる。時刻ｔ１の時点で図６の循環電流１０３は０まで減衰しているとする。
なお、時刻ｔ１より以前は、コントローラ５６は、制御信号ＣＴＬ１，ＣＴＬ２をＬレベルに設定する。これにより、サンプル・ホールド回路５４のスイッチ７０およびスイッチ５７はいずれもオフ状態である。
時刻ｔ１から時刻ｔ２までの間の期間Ｔ１１において、コントローラ５６は、ゲート制御信号ＶＴをＨレベルに設定し、ゲート制御信号ＶＢをＬレベルに設定する。これによって、電界効果トランジスタＴｒ１はオン状態に制御され、電界効果トランジスタＴｒ２はオフ状態に制御される。この結果、接続ノードＵの電位ＶＵは高電位ノード２１の電位ＶＨまで上昇する。この期間Ｔ１１の間、図６（Ａ）に示す通電電流１０１が流れ、その大きさは次第に増加する。
時刻ｔ２に、コントローラ５６は、ゲート制御信号ＶＴをＨレベルからＬレベルに切り替える。これによって、高電位側の電界効果トランジスタＴｒ１はオン状態からオフ状態に切り替わり、接続ノードＵの電位ＶＵは高電位ノード２１の電位ＶＨから下降する。時刻ｔ２から時刻ｔ４までの期間Ｔ１２の間、電界効果トランジスタＴｒ１，Ｔｒ２は共にオフ状態のまま維持される。この期間Ｔ１２の間、図６（Ｂ）に示す循環電流１０２が、電界効果トランジスタＴｒ２のボディダイオードに流れる。このため、遅延時間の経過後に最終的に到達する接続ノードＵの電位ＶＵは、低電位ノード２４の電位（すなわち、接地電位ＧＮＤ）よりもボディダイオードの順方向電圧Ｖｆだけ低くなる。
コントローラ５６は、時刻ｔ２から所定時間経過した時刻ｔ３から時刻ｔ４までの間、制御信号ＣＴＬ１，ＣＴＬ２をＨレベルに設定することによって、サンプル・ホールド回路５４のスイッチ７０とスイッチ５７とをオン状態にする。これによって、電界効果トランジスタＴｒ２のソース・ドレイン間の電圧（すなわち、ボディダイオードの順方向電圧Ｖｆ）が差動増幅器５３によって検出される。そして、差動増幅器５３から出力された電圧Ｖｔｅｍｐは、サンプル・ホールド回路５４によってサンプリングされ、コンデンサ７１に保持される。コントローラ５６は、このコンデンサ７１に保持された電圧Ｖｔｅｍｐに基づいて電界効果トランジスタＴｒ２の接合温度を検知する。
次の時刻ｔ４において、コントローラ５６は、ゲート制御信号ＶＢをＬレベルからＨレベルに切り替える。これによって、低電位側の電界効果トランジスタＴｒ２はオフ状態からオン状態に切り替わるので、図６（Ｃ）、図２、図３に示すように循環電流の経路が電界効果トランジスタＴｒ２のＮチャネル領域を通る経路（１０３）に切り替わる。さらに、時刻ｔ４に、コントローラ５６は、制御信号ＣＴＬ１，ＣＴＬ２をＨレベルからＬレベルに切り替えることによって電界効果トランジスタＴｒ２のソース・ドレイン間電圧のサンプリングを終了させる。時刻ｔ４から時刻ｔ５までの期間Ｔ１３の間、電界効果トランジスタＴｒ１はオフ状態で維持され、電界効果トランジスタＴｒ２はオン状態で維持される。
次の時刻ｔ５において、コントローラ５６は、ゲート制御信号ＶＢをＨレベルからＬレベルに切り替える。これによって、低電位側の電界効果トランジスタＴｒ２はオン状態からオフ状態に切り替わるので、図６（Ｂ）、図２、図３に示すように循環電流の経路がボディダイオードを通る経路（１０２）に切り替わる。時刻ｔ５から時刻ｔ６までの期間Ｔ１４の間、電界効果トランジスタＴｒ１，Ｔｒ２は共にオフ状態に維持される。この期間Ｔ１４の間では、期間Ｔ１２の場合と異なり、電界効果トランジスタＴｒ１のソース・ドレイン間電圧のサンプリングは行われない。
上記の期間Ｔ１１〜Ｔ１４がＰＷＭ信号の１周期に相当する。次の期間Ｔ２１〜Ｔ２４は、上記の期間Ｔ１１〜Ｔ１４にそれぞれ対応し、同様の制御が繰り返される。
［効果］
以上の第１の実施形態の変形例の半導体装置５０Ｂによっても、第１の実施形態の半導体装置５０Ａと同様の効果を奏することができる。
＜第２の実施形態＞
第２の実施形態では、半導体装置５０Ｃによって電力変換装置としてのモータ制御用のインバータ装置２５を制御する例について説明する。
［半導体装置の構成］
図９は、第２の実施形態による半導体装置の構成を示すブロック図である。図９の半導体装置５０Ｃは、電力変換装置としてのインバータ装置２５（三相ブリッジ回路とも称する）を構成する電界効果トランジスタＴｒ１〜Ｔｒ６のオン・オフを制御し、また、上アームの電界効果トランジスタＴｒ１，Ｔｒ３，Ｔｒ５のボディダイオードのカソード・アノード間電圧を検出するように構成されている。半導体装置５０Ｃとインバータ装置２５とはパワーモジュールの一部として構成されていてもよい。
図９を参照して、三相モータＭは、三相同期モータまたはブラシレスＤＣモータなどである。三相モータＭは、Ｙ結線された固定子巻線Ｌ１，Ｌ２，Ｌ３を有する。
インバータ装置２５は、Ｕ相モータ電流ＩＵを生成するための電界効果トランジスタＴｒ１，Ｔｒ２と、Ｖ相モータ電流ＩＶを生成するための電界効果トランジスタＴｒ３，Ｔｒ４と、Ｗ相モータ電流ＩＷを生成するための電界効果トランジスタＴｒ５，電界効果トランジスタＴｒ６とを含む。図９の場合、電界効果トランジスタＴｒ１〜Ｔｒ６はいずれもＮ型のＭＩＳＦＥＴである。
より詳細には、電界効果トランジスタＴｒ１は高電位ノード２１と接続ノードＵとの間に接続され、電界効果トランジスタＴｒ２は接続ノードＵと低電位ノード２４との間に接続される。接続ノードＵは固定子巻線Ｌ１の一端と接続され、固定子巻線Ｌ１の他端は中性点２６と接続される。低電位ノード２４は、シャント抵抗ＲＥＳを介して接地ノード２２と接続される。
同様に、電界効果トランジスタＴｒ３は高電位ノード２１と接続ノードＶとの間に接続され、電界効果トランジスタＴｒ４は接続ノードＶと低電位ノード２４との間に接続される。接続ノードＶは固定子巻線Ｌ２の一端と接続され、固定子巻線Ｌ２の他端は中性点２６と接続される。
同様に、電界効果トランジスタＴｒ５は高電位ノード２１と接続ノードＷとの間に接続され、電界効果トランジスタＴｒ６は接続ノードＷと低電位ノード２４との間に接続される。接続ノードＷは固定子巻線Ｌ３の一端と接続され、固定子巻線Ｌ３の他端は中性点２６と接続される。
なお、モータ電流ＩＵ，ＩＶ，ＩＷがインバータ装置２５から三相モータＭの方向に流れる場合、モータ電流ＩＵ，ＩＶ，ＩＷの符号を正に定義するものとする。
半導体装置５０Ｃは、高電位側のゲート駆動回路５１Ｕ，５１Ｖ，５１Ｗと、低電位側のゲート駆動回路５２Ｕ，５２Ｖ，５２Ｗと、差動増幅器５３と、サンプル・ホールド回路５４と、Ａ／Ｄ（Analog to Digital）変換器５５と、コントローラ５６と、スイッチＳＷａ，ＳＷｂ，ＳＷｃとを含む。
ゲート駆動回路５１Ｕは、コントローラ５６からゲート制御信号ＶＴｕを受信する。ゲート駆動回路５１Ｕは、ゲート制御信号ＶＴｕの基準電位を接地電位ＧＮＤから接続ノードＵの電位ＶＵに変換すると共に、そのゲート制御信号ＶＴｕの信号レベルを増幅することによって、高電位側の電界効果トランジスタＴｒ１のゲート電極Ｇ１に供給する駆動電圧を生成する。ゲート駆動回路５１Ｕからゲート電極Ｇ１に供給される駆動電圧によって、電界効果トランジスタＴｒ１のオン・オフが制御される。
同様に、ゲート駆動回路５１Ｖは、コントローラ５６からゲート制御信号ＶＴｖを受信する。ゲート駆動回路５１Ｖは、ゲート制御信号ＶＴｖの基準電位を接地電位ＧＮＤから接続ノードＶの電位ＶＶに変換すると共に、そのゲート制御信号ＶＴｖの信号レベルを増幅することによって、高電位側の電界効果トランジスタＴｒ３のゲート電極Ｇ３に供給する駆動電圧を生成する。ゲート駆動回路５１Ｖからゲート電極Ｇ３に供給される駆動電圧によって、電界効果トランジスタＴｒ３のオン・オフが制御される。
同様に、ゲート駆動回路５１Ｗは、コントローラ５６からゲート制御信号ＶＴｗを受信する。ゲート駆動回路５１Ｗは、ゲート制御信号ＶＴｗの基準電位を接地電位ＧＮＤから接続ノードＷの電位ＶＷに変換すると共に、そのゲート制御信号ＶＴｗの信号レベルを増幅することによって、高電位側の電界効果トランジスタＴｒ５のゲート電極Ｇ５に供給する駆動電圧を生成する。ゲート駆動回路５１Ｗからゲート電極Ｇ５に供給される駆動電圧によって、電界効果トランジスタＴｒ５のオン・オフが制御される。
ゲート駆動回路５２Ｕは、コントローラ５６から受信したゲート制御信号ＶＢｕを増幅することによって、低電位側の電界効果トランジスタＴｒ２のゲート電極Ｇ２に供給する駆動電圧を生成する。ゲート駆動回路５２Ｕからゲート電極Ｇ２に供給される駆動電圧によって、電界効果トランジスタＴｒ２のオン・オフが制御される。
同様に、ゲート駆動回路５２Ｖは、コントローラ５６から受信したゲート制御信号ＶＢｖを増幅することによって、低電位側の電界効果トランジスタＴｒ４のゲート電極Ｇ４に供給する駆動電圧を生成する。ゲート駆動回路５２Ｖからゲート電極Ｇ４に供給される駆動電圧によって、電界効果トランジスタＴｒ４のオン・オフが制御される。
同様に、ゲート駆動回路５２Ｗは、コントローラ５６から受信したゲート制御信号ＶＢｗを増幅することによって、低電位側の電界効果トランジスタＴｒ６のゲート電極Ｇ６に供給する駆動電圧を生成する。ゲート駆動回路５２Ｗからゲート電極Ｇ６に供給される駆動電圧によって、電界効果トランジスタＴｒ６のオン・オフが制御される。
差動増幅器５３は、図４で説明したものと同様の構成を有する。差動増幅器５３は、入力ノードＩＮ１と入力ノードＩＮ２との電位差に比例した電圧信号を出力ノードＯＴから出力する。
より詳細には、差動増幅器５３の入力ノードＩＮ１は、オン・オフが切り替えられるスイッチＳＷａを介して接続ノードＵと接続されることによって接続ノードＵの電位ＶＵを取り込み可能である。同様に、差動増幅器５３の入力ノードＩＮ１は、オン・オフが切り替えられるスイッチＳＷｂを介して接続ノードＶと接続されることによって接続ノードＶの電位ＶＶを取り込み可能である。同様に、差動増幅器５３の入力ノードＩＮ１は、オン・オフが切り替えられるスイッチＳＷｃを介して接続ノードＷと接続されることによって接続ノードＷの電位ＶＷを取り込み可能である。入力ノードＩＮ２は、高電位ノード２１と接続されることによって高電位ノード２１の電位ＶＨを取り込む。出力ノードＯＴは、サンプル・ホールド回路５４と接続される。差動増幅器５３は、入力ノードＩＮ１と入力ノードＩＮ２との電位差に比例した電圧信号を出力ノードＯＴから出力する。
サンプル・ホールド回路５４の構成は図４の場合と同じであるので説明を繰り返さない。Ａ／Ｄ変換器５５は、サンプル・ホールド回路５４のコンデンサ７１の保持された電圧Ｖｔｅｍｐをデジタル変換し、デジタル変換された電圧Ｖｔｅｍｐをコントローラ５６に出力する。
コントローラ５６は、ゲート制御信号ＶＴｕ，ＶＴｖ，ＶＴｗ，ＶＢｕ，ＶＢｖ，ＶＢｗと、サンプル・ホールド回路５４のスイッチ７０のオン・オフを制御するための制御信号ＣＴＬ１と、スイッチＳＷａ，ＳＷｂ，ＳＷｃのオン・オフを制御するための制御信号ＣＴＬ２を生成する。さらに、コントローラ５６は、電圧Ｖｔｅｍｐが上限値に達した場合には、全ての電界効果トランジスタＴｒ１〜Ｔｒ６をオフにするなどの保護動作を行う。
［モータ制御方法］
本実施形態では、いずれか２相のみに電流を流す２相励磁方式によって三相モータＭが駆動される。この場合、モータ電流が流れる２相は、インバータ装置２５によって６０度の電気角ごとに切り替えられる。
図１０は、モータ電流の通電相の切り替えについて説明するための図である。図１０の横軸は電気角を表し、縦軸はモータ電流ＩＵ，ＩＶ，ＩＷの大きさを模式的に示したものである。前述のように、モータ電流ＩＵ，ＩＶ，ＩＷがインバータ装置２５から三相モータＭの方向に流れる場合、モータ電流ＩＵ，ＩＶ，ＩＷの符号は正に定義される。
図１０を参照して、電気角が０度から６０度の間では、固定子巻線Ｌ３から固定子巻線Ｌ１の方向にモータ電流が流れるようにインバータ装置２５がＰＷＭ制御される。したがって、モータ電流ＩＵの値は負であり、モータ電流ＩＶの値は０であり、モータ電流ＩＷの値は正である。
電気角が６０度から１２０度の間では、固定子巻線Ｌ２から固定子巻線Ｌ１の方向にモータ電流が流れるようにインバータ装置２５がＰＷＭ制御される。したがって、モータ電流ＩＵの値は負であり、モータ電流ＩＶの値は正であり、モータ電流ＩＷの値は０である。
電気角が１２０度から１８０度の間では、固定子巻線Ｌ２から固定子巻線Ｌ３の方向にモータ電流が流れるようにインバータ装置２５がＰＷＭ制御される。したがって、モータ電流ＩＵの値は０であり、モータ電流ＩＶの値は正であり、モータ電流ＩＷの値は負である。
電気角が１８０度から２４０度の間では、固定子巻線Ｌ１から固定子巻線Ｌ３の方向にモータ電流が流れるようにインバータ装置２５がＰＷＭ制御される。したがって、モータ電流ＩＵの値は正であり、モータ電流ＩＶの値は０であり、モータ電流ＩＷの値は負である。
電気角が２４０度から３００度の間では、固定子巻線Ｌ１から固定子巻線Ｌ２の方向にモータ電流が流れるようにインバータ装置２５がＰＷＭ制御される。したがって、モータ電流ＩＵの値は正であり、モータ電流ＩＶの値は負であり、モータ電流ＩＷの値は０である。
電気角が３００度から３６０度の間では、固定子巻線Ｌ３から固定子巻線Ｌ２の方向にモータ電流が流れるようにインバータ装置２５がＰＷＭ制御される。したがって、モータ電流ＩＵの値は０であり、モータ電流ＩＶの値は負であり、モータ電流ＩＷの値は正である。
［接合温度の検出タイミング］
図１０のモータ制御法によれば、通電相を切り替えた後の最初のデッドタイムの期間内において、電界効果トランジスタＴｒ１〜Ｔｒ６のボディダイオードの順方向電圧を検出するようにすれば、三相モータＭの駆動制御にほとんど影響を与えずに接合温度を検出することができる。なぜなら、今まで通電していなかった固定子巻線に通電を開始した直後の状態では、当該固定子巻線に流す電流の大きさは、定常状態の電流値よりも小さな電流値（たとえば、１〜２Ａ程度）に制御することができるからである。この場合の小さな電流値は、ボディダイオードの順方向電圧Ｖｆの測定に適した値になるように調整される。
なお、通電相を切り替えた後の最初の数回のデッドタイムの期間内に電界効果トランジスタのボディダイオードの順方向電圧を検出し、検出した順方向電圧を平均化するようにしてもよい。ただし、第１の実施形態でも説明したように、電界効果トランジスタの接合温度の検出が行われる期間は、電源から負荷に電力を供給する通電期間から回生期間に切り替わったときである点に注意する必要がある。
具体的に、固定子巻線Ｌ１に直接接続されたＵ相の上アームの電界効果トランジスタＴｒ１の接合温度を検出する場合について説明する。この場合、固定子巻線Ｌ３から固定子巻線Ｌ２の方向への通電から固定子巻線Ｌ３から固定子巻線Ｌ１の方向への通電に切り替えた（図１０の１１１Ｐ、電気角０度）後、最初に電界効果トランジスタＴｒ２をオン状態からオフ状態に切り替えてから電界効果トランジスタＴｒ１をオフ状態からオン状態に切り替えるまでのデッドタイムが、接合温度の検出に用いられる。
固定子巻線Ｌ１に直接接続されたＵ相の下アームの電界効果トランジスタＴｒ２の接合温度を検出する場合について説明する。この場合、固定子巻線Ｌ２から固定子巻線Ｌ３の方向への通電から固定子巻線Ｌ１から固定子巻線Ｌ３の方向への通電に切替えた（図１０の１１１Ｎ、電気角１８０度）後、最初に電界効果トランジスタＴｒ１をオン状態からオフ状態に切り替えてから電界効果トランジスタＴｒ２をオフ状態からオン状態に切り替えるまでのデッドタイムが、接合温度の検出に用いられる。
同様に、固定子巻線Ｌ２に直接接続されたＶ相の上アームの電界効果トランジスタＴｒ３の接合温度を検出する場合について説明する。この場合、固定子巻線Ｌ１から固定子巻線Ｌ３の方向への通電から固定子巻線Ｌ１から固定子巻線Ｌ２の方向への通電に切替えた（図１０の１１２Ｐ、電気角２４０度）後、最初に電界効果トランジスタＴｒ４をオン状態からオフ状態に切り替えてから電界効果トランジスタＴｒ３をオフ状態からオン状態に切り替えるまでのデッドタイムが、接合温度の検出に用いられる。
固定子巻線Ｌ２に直接接続されたＶ相の下アームの電界効果トランジスタＴｒ４の接合温度を検出する場合について説明する。この場合、固定子巻線Ｌ３から固定子巻線Ｌ１の方向への通電から固定子巻線Ｌ２から固定子巻線Ｌ１の方向への通電に切り替えた（図１０の１１２Ｎ、電気角６０度）後、最初に電界効果トランジスタＴｒ３をオン状態からオフ状態に切り替えてから電界効果トランジスタＴｒ４をオフ状態からオン状態に切り替えるまでのデッドタイムが、接合温度の検出に用いられる。
同様に、固定子巻線Ｌ３に直接接続されたＷ相の上アームの電界効果トランジスタＴｒ５の接合温度を検出する場合について説明する。この場合、固定子巻線Ｌ２から固定子巻線Ｌ１の方向への通電から固定子巻線Ｌ２から固定子巻線Ｌ３の方向への通電に切り替えた（図１０の１１３Ｐ、電気角１２０度）後、最初に電界効果トランジスタＴｒ６をオン状態からオフ状態に切り替えてから電界効果トランジスタＴｒ５をオフ状態からオン状態に切り替えるまでのデッドタイムが、接合温度の検出に用いられる。
固定子巻線Ｌ３に直接接続されたＷ相の下アームの電界効果トランジスタＴｒ６の接合温度を検出する場合について説明する。この場合、固定子巻線Ｌ１から固定子巻線Ｌ２の方向への通電から固定子巻線Ｌ３から固定子巻線Ｌ２の方向への通電に切り替えた（図１０の１１３Ｎ、電気角３００度）後、最初に電界効果トランジスタＴｒ５をオン状態からオフ状態に切り替えてから電界効果トランジスタＴｒ６をオフ状態からオン状態に切り替えるまでのデッドタイムが、接合温度の検出に用いられる。
なお、図９の装置構成では上アームのトランジスタＴｒ１，Ｔｒ３，Ｔｒ５の接合温度しか検出できない。しかし、図７で説明したように差動増幅器５３によって接続ノードＵ，Ｖ，Ｗと低電位ノード２４との間の電位差を検出できるようにすれば、下アームの電界効果トランジスタＴｒ２，Ｔｒ４，Ｔｒ６の接合温度の検出が可能になる。
［温度検出の具体例］
以下、上記のタイミング１１２Ｐ（図１０の場合、電気角２４０）後の最初のデッドタイムにおいて、Ｖ相上アームの電界効果トランジスタＴｒ３の接合温度を検出する場合についてさらに説明する。
図１１は、第２の実施形態の場合において、電界効果トランジスタの温度検出の具体例を説明するための図である。
図１１（Ａ）を参照して、電界効果トランジスタＴｒ１，Ｔｒ４がオン状態であり、電界効果トランジスタＴｒ２，Ｔｒ３，Ｔｒ５，Ｔｒ６がオフ状態の場合が示されている。この場合、高電位側の電界効果トランジスタＴｒ１、固定子巻線Ｌ１、固定子巻線Ｌ２、低電位側の電界効果トランジスタＴｒ４の順番でモータ電流が流れる。
図１１（Ｂ）を参照して、図１１（Ａ）の状態から電界効果トランジスタＴｒ４がオフ状態（すなわち、デッドタイム）になったとする。この場合、高電位側の電界効果トランジスタＴｒ１、固定子巻線Ｌ１、固定子巻線Ｌ２、高電位側の電界効果トランジスタＴｒ３のボディダイオードの順番で循環電流（回生電流とも称する）が流れる。したがって、ボディダイオードの温度特性に基づいて電界効果トランジスタＴｒ３の接合温度を検知することが可能である。
図１１（Ｃ）を参照して、図１１（Ｂ）の状態から電界効果トランジスタＴｒ３がオン状態になったとする。この場合、高電位側の電界効果トランジスタＴｒ１、固定子巻線Ｌ１、固定子巻線Ｌ２、高電位側の電界効果トランジスタＴｒ３のチャネル領域の順番で循環電流（回生電流）が流れる。
この後、図１１（Ｂ）のデッドタイムの状態を経て、図１１（Ａ）の通電状態に戻るが、図１１（Ｃ）の状態の後のデッドタイムでは、電界効果トランジスタＴｒ３の接合温度の検出は行われない。この点は、第１の実施形態の場合と同様である。
図１２は、第２の実施形態の場合において、電界効果トランジスタの温度検出手順を示すタイミング図である。図１２では、図１０のタイミング１１２Ｐ（電気角２４０度）付近の各制御信号の波形と接続ノードＶの電位ＶＶの波形とが模式的に示されている。以下、主として図９および図１２を参照して、電界効果トランジスタＴｒ３の接合温度を検出する場合の半導体装置５０Ｃの動作について説明する。
時刻ｔ１（図１０の電気角２４０度に対応する）の直前の期間では、コントローラ５６は、固定子巻線Ｌ１から固定子巻線Ｌ３の方向に通電電流を流すようにインバータ装置２５を制御している。この状態では、コントローラ５６は、ゲート制御信号ＶＴｕ，ＶＢｗをＨレベルに設定し、ゲート制御信号ＶＢｕ，ＶＴｖ，ＶＢｖ，ＶＴｗをＬレベルに設定する。これによって、電界効果トランジスタＴｒ１、固定子巻線Ｌ１、固定子巻線Ｌ３、電界効果トランジスタＴｒ６の順番にモータ電流が流れる。
時刻ｔ１において、コントローラ５６は、ゲート制御信号ＶＢｖをＬレベルからＨレベルに切り替え、ゲート制御信号ＶＢｗをＨレベルからＬレベルに切り替える。これによって、Ｖ相の低電位側の電界効果トランジスタＴｒ４はオフ状態からオン状態に切り替わり、Ｗ相の低電位側の電界効果トランジスタＴｒ６はオン状態からオフ状態に切り替わる。この結果、接続ノードＶの電位ＶＶは接地電位ＧＮＤまで低下する。
時刻ｔ１から時刻ｔ２までの期間Ｔ１１の間、上記の制御信号の状態が維持される。したがって、期間Ｔ１１の間、図１１（Ａ）に示すように固定子巻線Ｌ１から固定子巻線Ｌ２の方向にモータ電流（すなわち、通電電流）が流れ、固定子巻線Ｌ２に流れる電流の値は０から次第に増加する。なお、図１１（Ａ）に図示していないが、時刻ｔ１の直前の期間で固定子巻線Ｌ３を流れていた電流は循環電流として電界効果トランジスタＴｒ５のボディダイオードを流れ、その電流値は次第に減少する。
時刻ｔ２に、コントローラ５６は、ゲート制御信号ＶＢｖをＨレベルからＬレベルに切り替える。これによって、Ｖ相の低電位側の電界効果トランジスタＴｒ４はオン状態からオフ状態に切り替わり、接続ノードＶの電位ＶＶは接地電位ＧＮＤから上昇する。時刻ｔ２から時刻ｔ４の期間Ｔ１２の間、この制御信号の状態が維持される。したがって、期間Ｔ１２の間、図１１（Ｂ）に示す循環電流が流れる。この循環電流は電界効果トランジスタＴｒ３のボディダイオードを流れるので、最終的に到達する接続ノードＶの電位ＶＶは、高電位ノード２１の電位ＶＨよりもボディダイオードの順方向電圧Ｖｆだけ高くなる。
接続ノードＶの電位ＶＶが最大値に達する遅延時間を考慮して、時刻ｔ２から所定時間経過した時刻ｔ３から時刻ｔ４までの間、電界効果トランジスタＴｒ３のボディダイオードの順方向電圧Ｖｆが検出される。具体的にコントローラ５６は、制御信号ＣＴＬ１，ＣＴＬ２を制御することによって、サンプル・ホールド回路５４のスイッチ７０とスイッチＳＷｂとをオン状態にする。これによって、電界効果トランジスタＴｒ３のソース・ドレイン間の電圧（すなわち、ボディダイオードの順方向電圧Ｖｆ）が差動増幅器５３によって検出される。そして、差動増幅器５３から出力された電圧Ｖｔｅｍｐは、サンプル・ホールド回路５４によってサンプリングされ、コンデンサ７１に保持される。コントローラ５６は、このコンデンサ７１に保持された電圧Ｖｔｅｍｐに基づいて電界効果トランジスタＴｒ３の接合温度を検知する。
ここで、ボディダイオードに流れる電流に応じて検出される電圧が変化するので、期間Ｔ１２に切り替えられる直前の時刻ｔ２における固定子巻線Ｌ２に流れるモータ電流ＩＶの大きさを所定の値に制御する必要がある。この値は、期間Ｔ１１の長さ（すなわち、キャリア周波数に応じた通電率）によって調整することができる。
次に時刻ｔ４において、コントローラ５６は、ゲート制御信号ＶＴｖをＬレベルからＨレベルに切り替える。これによって、高電位側の電界効果トランジスタＴｒ３はオフ状態からオン状態に切り替わるので、図１１（Ｃ）に示すように循環電流の経路が電界効果トランジスタＴｒ３のＮチャネル領域を通る経路（図２、図３の１０３）に切り替わる。さらに、時刻ｔ４においてコントローラ５６は、制御信号ＣＴＬ１，ＣＴＬ２を制御することによって電界効果トランジスタＴｒ３のソース・ドレイン間電圧のサンプリングを終了する。時刻ｔ４から時刻ｔ５までの期間Ｔ１３の間、コントローラ５６から出力される制御信号の状態が維持される。
次の時刻ｔ５において、コントローラ５６は、ゲート制御信号ＶＴｖをＨレベルからＬレベルに切り替える。これによって、高電位側の電界効果トランジスタＴｒ３はオン状態からオフ状態に切り替わるので、図１１（Ｂ）に示すように循環電流の経路がボディダイオードを通る経路（図２および図３の１０２）に切り替わる。時刻ｔ５から時刻ｔ６までの期間Ｔ１４の間、コントローラ５６から出力される制御信号の状態が維持される。
この期間Ｔ１４の間では、期間Ｔ１２の場合と異なり、電界効果トランジスタＴｒ１のソース・ドレイン間電圧のサンプリングは行われない。期間Ｔ１２，Ｔ１３，Ｔ１４の間に固定子巻線Ｌ２を流れる循環電流は次第に減衰する（場合によっては０まで戻る）ので、期間Ｔ１４ではボディダイオードの順方向電圧Ｖｆの正確な測定ができないからである。
上記の期間Ｔ１１〜Ｔ１４がＰＷＭ信号の１周期に相当する。次の期間Ｔ２１〜Ｔ２４は、上記の期間Ｔ１１〜Ｔ１４にそれぞれ対応し、同様の制御が繰り返される。
図１２の場合には、電界効果トランジスタＴｒ３の接合温度の測定は、期間Ｔ１２のみで行われる。この場合、デッドタイム期間Ｔ１２，Ｔ１４，Ｔ２２，Ｔ２４のうち、接合温度の測定が行われる期間Ｔ１２の長さは、電圧Ｖｔｅｍｐのサンプリングに必要な時間だけ長くする必要がある。これに対して、他の期間Ｔ１４，Ｔ２２，Ｔ２４の長さについては、損失を減らして各電界効果トランジスタＴｒの発熱を抑制するために、できるだけ短くするのが望ましい。したがって、期間Ｔ１２の長さは、期間Ｔ１４，Ｔ２２，Ｔ２４の長さよりも長い。
差動増幅器５３の遅延時間が十分に短く、サンプル・ホールド回路５４のサンプリング速度およびＡ／Ｄ変換器５５のＡＤ変換速度が十分に高速な場合には、もしくは、ボディダイオードを介した電流経路での損失が問題にならない場合には、期間Ｔ１２，Ｔ１４，Ｔ２２，Ｔ２４の長さを互いに等しく設定しても構わない。
［コントローラの動作］
以下、これまでの説明を総括して、図９のコントローラ５６の動作について説明する。
図１３は、コントローラの動作を示す機能ブロック図である。図１３を参照して、コントローラ５６は、ＰＷＭ信号生成部８０と、温度検出タイミング判定部８１と、デッドタイム付加部８２と、制御信号生成部８３とを含む。
ＰＷＭ信号生成部８０は、モータ電流ＩＵ，ＩＶ，ＩＷの検出値およびロータ（回転子とも称する）の位置の検出値の情報を定期的に取得する。モータ電流を検出するために、たとえば、インバータ装置２５と三相モータＭとの間の各相の電線路に電流検出抵抗を設けてもよいし、インバータ装置２５の下アームの電界効果トランジスタＴｒ２，Ｔｒ４，Ｔｒ６の各々と低電位ノード２４との間に電流検出抵抗を設けてもよい。ロータの位置を検出するためにホール素子、レゾルバを三相モータＭに設けてもよい。もしくは、モータ電流ＩＵ，ＩＶ，ＩＷに基づいてロータの位置を推定するようにしてもよい（センサレス方式と称する）。
ＰＷＭ信号生成部８０は、回転速度を制御する場合には、これらのモータ電流ＩＵ，ＩＶ，ＩＷの検出値およびロータ（回転子とも称する）の位置の検出値に基づいて、外部から与えられた回転速度の指令値に実測値が等しくなるように、ＰＷＭ信号であるゲート制御信号ＶＴｕ＊，ＶＢｕ＊，ＶＴｖ＊，ＶＢｖ＊，ＶＴｗ＊，ＶＢｗ＊を生成する。この時点ではデッドタイムは付加されていない。
温度検出タイミング判定部８１は、ロータの位置の検出値に基づいて各相の電界効果トランジスタの接合温度を検出するタイミングを判定する。具体的には図１０で説明したように、温度検出タイミング判定部８１は、各相の固定子巻線Ｌ１，Ｌ２，Ｌ３へのモータ電流の供給を切り替えたタイミングから所定時間（または所定数のＰＷＭ周期）の間、温度検出中を表す信号を出力する。
デッドタイム付加部８２は、ＰＷＭ信号生成部８０から出力されたゲート制御信号ＶＴｕ＊，ＶＢｕ＊，ＶＴｖ＊，ＶＢｖ＊，ＶＴｗ＊，ＶＢｗ＊にデッドタイムを付加することによって、ゲート駆動回路５１Ｕ，５２Ｕ，５１Ｖ，５２Ｖ，５１Ｗ，５２Ｗにそれぞれ出力するゲート制御信号ＶＴｕ，ＶＢｕ，ＶＴｖ，ＶＢｖ，ＶＴｗ，ＶＢｗを生成する。具体的に、高電位ノード２１と低電位ノード２４との間に互いに直列に接続された２個の電界効果トランジスタ（Ｔｒ１，Ｔｒ２；Ｔｒ３，Ｔｒ４；Ｔｒ５，Ｔｒ６）のうち一方のトランジスタをオン状態からオフ状態に切り替えかつ他方のトランジスタをオフ状態からオン状態に切り替える場合にデッドタイムが付加される。この場合、一方のトランジスタがオフ状態に切り替えられてからデッドタイムの経過後に他方のトランジスタがオン状態に切り替えられる。
付加されるデッドタイムの長さは、電界効果トランジスタの接合温度を検出中であるか否かによって異なる。具体的に、差動増幅器５３によって対応のノード間の電位差を検出しているときのデッドタイムの長さは、差動増幅器５３によって電位差を検出していないときのデッドタイムの長さよりも長い。
制御信号生成部８３は、デッドタイム付加部８２によってデッドタイムが付加されたゲート制御信号ＶＴｕ，ＶＢｕ，ＶＴｖ，ＶＢｖ，ＶＴｗ，ＶＢｗと温度検出タイミング判定部８１の出力とに基づいて、サンプル・ホールド回路５４に出力する制御信号ＣＴＬ１と、スイッチＳＷａ，ＳＷｂ，ＳＷｃに出力する制御信号ＣＴＬ２とを生成する。
上記のＰＷＭ信号生成部８０、温度検出タイミング判定部８１、デッドタイム付加部８２、および制御信号生成部８３の各機能は、ＣＰＵおよびメモリなどを含むマイクロコンピュータによって実現してもよいし、ＦＰＧＡを利用して実現してもよいし、専用の回路によって実現してもよい。また、上記の各機能は、これらの回路を任意に組み合わせることによって実現してもよい。
図１４は、図１３のデッドタイム付加部の動作を示すフローチャートである。図１３および図１４を参照して、ステップＳ１００において、デッドタイム付加部８２は、ＰＷＭ信号生成部８０から受信した各相のＰＷＭ信号（ＶＴｕ＊，ＶＢｕ＊；ＶＴｖ＊，ＶＢｖ＊；ＶＴｗ＊，ＶＢｗ＊）について論理レベルを切り替えるタイミングであるか否かを判定する。
ある相（以下、Ｘ相とする、Ｘ＝Ｕ，Ｖ，Ｗ）のＰＷＭ信号について論理レベルを切り替えるタイミングである場合には（ステップＳ１００でＹＥＳ）、デッドタイム付加部８２は、さらにステップＳ１１０において、温度検出タイミング判定部８１から温度検出中を示す信号を受信しているか否かを判定する。
上記の判定の結果、温度検出タイミング判定部８１から温度検出中を示す信号を受信している場合には（ステップＳ１１０でＹＥＳ）、デッドタイム付加部８２は、さらに、Ｘ相のＰＷＭ信号の論理レベルの変化によって三相モータＭへの電流の流れが通電電流から回生電流に変化するか否かを判定する。
具体的に、通電電流が流れていることは、いずれか１つの相の上アームの電界効果トランジスタがオン状態に制御されていると共に他の１つの相の下アームの電界効果トランジスタがオン状態に制御されていることによって判定できる。回生電流が流れていることは、上記の通電電流が流れている場合においてオン状態に制御されている電界効果トランジスタのうちいずれか１つがオフ状態になったことによって判定できる。
上記の判定によって電流の流れが通電から回生に変化したと判定された場合には（ステップＳ１３０でＹＥＳ）、ステップＳ１４０において、デッドタイム付加部８２は、通常のデッドタイムＴＤ１よりも長いデッドタイムＴＤ２の間、Ｘ相のＰＷＭ信号ＶＴｘ，ＶＢｘを共にＬレベルにする。一方、温度検出中でない場合（ステップＳ１１０でＮＯ）、または、電流の流れが通電から回生に変化していない場合には（ステップＳ１３０でＮＯ）、ステップＳ１２０において、デッドタイム付加部８２は、通常のデッドタイムＴＤ１の間、Ｘ相のＰＷＭ信号ＶＴｘ，ＶＢｘを共にＬレベルにする。
デッドタイム（ＴＤ１またはＴＤ２）の経過後に、デッドタイム付加部８２は、Ｘ相のＰＷＭ信号ＶＴｘ，ＶＢｘのＨレベルとＬレベルとを切り替える（ステップＳ１５０）。
［効果］
第２の実施形態の半導体装置によれば、三相モータを制御するインバータ装置を構成する少なくとも１つのＭＩＳＦＥＴの接合温度を従来よりも精度良く検出することができる。さらに、サーミスタ、ダイオードなどの温度検出のためのセンサを設ける必要がないので、システムを構成するパーツを従来よりも削減することができる。
また、三相モータの通電相を切り替えた後の最初のデッドタイムの期間内に接合温度を測定することによって、三相モータの動作にほとんど影響を与えることなくリアルタイムでＭＩＳＦＥＴの接合温度を検出することができる。
＜変形例＞
電力変換装置を構成するブリッジ回路の構成は特に限定されない。たとえば、Ｈブリッジ（フルブリッジ）の場合にも上述した接合温度の検出方法を適用することができる。具体的にＨブリッジの場合は、前述した図１１において、電界効果トランジスタＴｒ５，Ｔｒ６と固定子巻線Ｌ３とが存在しないものと考えれば、図１１を参照した前述の動作説明がそのまま成立する。
また、第１の実施形態のハーフブリッジ回路２０を構成する電界効果トランジスタＴｒ１，Ｔｒ２および第２の実施形態のインバータ装置２５を構成する電界効果トランジスタＴｒ１〜Ｔｒ６はいずれもＮ型であるとしたが、これらのトランジスタはいずれもＰ型であっても構わない。この場合、ゲート制御信号ＶＴ，ＶＢの論理レベルがＮ型の場合と反転するが、温度検出に関する回路はＮ型の場合とほぼ同様に動作する。また、上記の電界効果トランジスタＴｒ１〜Ｔｒ６は、Ｎ型とＰ型とが混在していてもよい。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
２０ ハーフブリッジ回路、２１ 高電位ノード、２２ 接地ノード、２３ インダクタ、２４ 低電位ノード、２５ インバータ装置、３６，４６ ボディダイオード、５０Ａ，５０Ｂ，５０Ｃ 半導体装置、５１，５２ ゲート駆動回路、５３ 差動増幅器、５４ サンプル・ホールド回路、５５ Ａ／Ｄ変換器、５６ コントローラ、５７，ＳＷａ，ＳＷｂ，ＳＷｃ スイッチ、６５ 演算増幅器、ＢＧ バックゲート電極、ＣＴＬ１，ＣＴＬ２ 制御信号、Ｄ ドレイン電極、Ｇ，Ｇ１，Ｇ２，Ｇ３，Ｇ４，Ｇ５，Ｇ６ ゲート電極、ＧＮＤ 接地電位、ＩＮ１，ＩＮ２ 入力ノード、Ｌ１，Ｌ２，Ｌ３ 固定子巻線、Ｍ 三相モータ、ＯＴ 出力ノード、Ｓ ソース電極、Ｔｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４，Ｔｒ５，Ｔｒ６ 電界効果トランジスタ、Ｕ，Ｖ，Ｗ 接続ノード、ＶＢ，ＶＴ ゲート制御信号。

Claims (11)

  1. 電力変換装置を構成する複数の電界効果トランジスタを制御する半導体装置であって、
    各前記電界効果トランジスタはボディダイオードを有し、
    前記電力変換装置は、
    互いに異なる基準電位を与えるための第１の電源ノードおよび第２の電源ノードと、
    負荷に接続するための第１の接続ノードと、
    前記第１の電源ノードと前記第１の接続ノードとの間に接続された第１の電界効果トランジスタと、
    前記第２の電源ノードと前記第１の接続ノードとの間に接続された第２の電界効果トランジスタと、
    前記負荷に接続するための前記第１の接続ノードと異なる第２の接続ノードと、
    前記第１の電源ノードと前記第２の接続ノードとの間に接続された第３の電界効果トランジスタと、
    前記第２の電源ノードと前記第２の接続ノードとの間に接続された第４の電界効果トランジスタとを含み、
    前記半導体装置は、
    パルス幅制御によって前記電力変換装置を構成する各前記電界効果トランジスタのオン・オフを制御するコントローラと、
    前記第１の接続ノードと前記第１の電源ノードとの間の電位差および前記第２の接続ノードと前記第１の電源ノードとの間の電位差を検出可能に構成された差動増幅器とを備える、半導体装置。
  2. 前記コントローラは、第１の期間において、前記第１および第４の電界効果トランジスタをオン状態に制御しかつ前記第２および第３の電界効果トランジスタをオフ状態に制御し、
    前記コントローラは、前記第１の期間に続く第２の期間において、前記第１の電界効果トランジスタをオン状態に制御しかつ前記第２〜第４の電界効果トランジスタをオフ状態に制御し、
    前記コントローラは、前記第２の期間内において、前記差動増幅器によって前記第２の接続ノードと前記第１の電源ノードとの間の電位差を検出する、請求項１に記載の半導体装置。
  3. 前記半導体装置は、
    前記第１の接続ノードと前記差動増幅器の第１の入力ノードとの間に接続された第１のスイッチと、
    前記第２の接続ノードと前記差動増幅器の前記第１の入力ノードとの間に接続された第２のスイッチと、
    前記差動増幅器の出力ノードに接続されたサンプル・ホールド回路とをさらに備え、
    前記コントローラは、前記第２の期間において、前記第１のスイッチをオフ状態に制御し、かつ前記第２のスイッチをオン状態に制御し、かつ前記サンプル・ホールド回路に前記差動増幅器の出力をサンプリングさせる、請求項２に記載の半導体装置。
  4. 前記負荷は、Ｙ結線された第１の固定子巻線、第２の固定子巻線、および第３の固定子巻線を有する三相モータであり、
    前記第１の接続ノードは前記第１の固定子巻線と接続され、
    前記第２の接続ノードは前記第２の固定子巻線と接続され、
    前記電力変換装置は、
    前記第３の固定子巻線と接続するための第３の接続ノードと、
    前記第１の電源ノードと前記第３の接続ノードとの間に接続された第５の電界効果トランジスタと、
    前記第２の電源ノードと前記第３の接続ノードとの間に接続された第６の電界効果トランジスタとを含み、
    前記差動増幅器は、さらに、前記第３の接続ノードと前記第１の電源ノードとの間の電位差を検出可能に構成される、請求項１に記載の半導体装置。
  5. 前記コントローラは、第１の期間において、前記第１および第６の電界効果トランジスタをオン状態に制御しかつ前記第２〜第５の電界効果トランジスタをオフ状態に制御し、
    前記コントローラは、前記第１の期間に続く第２の期間において、前記第１および第４の電界効果トランジスタをオン状態に制御しかつ前記第２、第３、第５および第６の電界効果トランジスタをオフ状態に制御し、
    前記コントローラは、前記第２の期間に続く第３の期間において、前記第１の電界効果トランジスタをオン状態に制御し、前記第２〜第６の電界効果トランジスタをオフ状態に制御し、
    前記コントローラは、前記第３の期間内において、前記第２の接続ノードと前記第１の電源ノードとの間の電位差を検出する、請求項４に記載の半導体装置。
  6. 前記半導体装置は、
    前記第１の接続ノードと前記差動増幅器の第１の入力ノードとの間に接続された第１のスイッチと、
    前記第２の接続ノードと前記差動増幅器の前記第１の入力ノードとの間に接続された第２のスイッチと、
    前記第３の接続ノードと前記差動増幅器の前記第１の入力ノードとの間に接続された第３のスイッチと、
    前記差動増幅器の出力ノードに接続されたサンプル・ホールド回路とをさらに備え、
    前記コントローラは、前記第３の期間において、前記第１および第３のスイッチをオフ状態に制御し、かつ前記第２のスイッチをオン状態に制御し、かつ前記サンプル・ホールド回路に前記差動増幅器の出力をサンプリングさせる、請求項５に記載の半導体装置。
  7. 前記コントローラは、前記第１〜第６の電界効果トランジスタのうち前記第１の電源ノードと前記第２の電源ノードとの間に互いに直列に接続された２個のトランジスタにおいて、一方のトランジスタをオン状態からオフ状態に切り替えかつ他方のトランジスタをオフ状態からオン状態に切り替える場合には、前記一方のトランジスタをオフ状態に切り替えてからデッドタイムの経過後に前記他方のトランジスタをオン状態に切り替え、
    前記コントローラは、選択された一部のデッドタイムの期間内に前記差動増幅器によって対応のノード間の電位差を検出する、請求項４に記載の半導体装置。
  8. 前記第１の電源ノードの電位は、前記第２の電源ノードの電位よりも高電位であり、
    前記コントローラは、前記第１の固定子巻線から前記第２の固定子巻線の方向への通電から前記第１の固定子巻線から前記第３の固定子巻線の方向への通電に切り替えた後、最初に前記第６の電界効果トランジスタをオン状態からオフ状態に切り替えてから前記第５の電界効果トランジスタをオフ状態からオン状態に切り替えるまでのデッドタイムの期間内に、前記差動増幅器を用いて前記第３の接続ノードと前記第１の電源ノードとの間の電位差を検出する、請求項７に記載の半導体装置。
  9. 前記第２の電源ノードの電位は、前記第１の電源ノードの電位よりも高電位であり、
    前記コントローラは、前記第１の固定子巻線から前記第２の固定子巻線の方向への通電から前記第３の固定子巻線から前記第２の固定子巻線の方向への通電に切り替えた後、最初に前記第６の電界効果トランジスタをオン状態からオフ状態に切り替えてから前記第５の電界効果トランジスタをオフ状態からオン状態に切り替えるまでのデッドタイムの期間内に、前記差動増幅器を用いて前記第３の接続ノードと前記第１の電源ノードとの間の電位差を検出する、請求項７に記載の半導体装置。
  10. 前記差動増幅器が対応のノード間の電位差を検出しているときのデッドタイムの長さは、前記差動増幅器が電位差を検出していないときのデッドタイムの長さよりも長い、請求項７に記載の半導体装置。
  11. パワーモジュールであって、
    互いに異なる基準電位を与えるための第１の電源ノードおよび第２の電源ノードと、
    負荷に接続するための第１の接続ノードと、
    前記第１の電源ノードと前記第１の接続ノードとの間に接続された第１の電界効果トランジスタと、
    前記第２の電源ノードと前記第１の接続ノードとの間に接続された第２の電界効果トランジスタと、
    前記負荷に接続するための前記第１の接続ノードと異なる第２の接続ノードと、
    前記第１の電源ノードと前記第２の接続ノードとの間に接続された第３の電界効果トランジスタと、
    前記第２の電源ノードと前記第２の接続ノードとの間に接続された第４の電界効果トランジスタとを備え、
    前記第１〜第４の電界効果トランジスタの各々はボディダイオードを有し、
    前記パワーモジュールは、さらに、
    パルス幅制御によって各前記電界効果トランジスタのオン・オフを制御するコントローラと、
    前記第１の接続ノードと前記第１の電源ノードとの間の電位差および前記第２の接続ノードと前記第１の電源ノードとの間の電位差を検出可能に構成された差動増幅器とを備える、パワーモジュール。
JP2017129113A 2017-06-30 2017-06-30 半導体装置およびパワーモジュール Active JP6826499B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2017129113A JP6826499B2 (ja) 2017-06-30 2017-06-30 半導体装置およびパワーモジュール
TW107117671A TWI774775B (zh) 2017-06-30 2018-05-24 半導體裝置及電源模組
US16/000,643 US10658947B2 (en) 2017-06-30 2018-06-05 Semiconductor device, power module, and control method of power conversion device
EP18178686.4A EP3422574B1 (en) 2017-06-30 2018-06-20 Semiconductor device, power module, and control method of power conversion device
KR1020180073948A KR102515021B1 (ko) 2017-06-30 2018-06-27 반도체 장치, 파워 모듈 및 전력 변환 장치의 제어 방법
CN201810706113.1A CN109216355B (zh) 2017-06-30 2018-06-28 半导体装置、电力模块和电力转换装置的控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017129113A JP6826499B2 (ja) 2017-06-30 2017-06-30 半導体装置およびパワーモジュール

Publications (2)

Publication Number Publication Date
JP2019013102A JP2019013102A (ja) 2019-01-24
JP6826499B2 true JP6826499B2 (ja) 2021-02-03

Family

ID=62814801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017129113A Active JP6826499B2 (ja) 2017-06-30 2017-06-30 半導体装置およびパワーモジュール

Country Status (6)

Country Link
US (1) US10658947B2 (ja)
EP (1) EP3422574B1 (ja)
JP (1) JP6826499B2 (ja)
KR (1) KR102515021B1 (ja)
CN (1) CN109216355B (ja)
TW (1) TWI774775B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210015261A (ko) * 2019-08-01 2021-02-10 현대자동차주식회사 인버터용 스위칭소자의 과전류 검출기준 보상 시스템 및 이를 이용한 과전류 검출 시스템
WO2022097685A1 (ja) * 2020-11-09 2022-05-12 日立Astemo株式会社 温度推定装置及び制御装置
JPWO2023170885A1 (ja) * 2022-03-10 2023-09-14

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3599575B2 (ja) 1998-10-12 2004-12-08 株式会社日立製作所 電圧駆動型半導体装置の温度検出回路とそれを用いる駆動装置及び電圧駆動型半導体装置
JP3526245B2 (ja) * 1999-07-30 2004-05-10 ローム株式会社 負荷駆動回路
JP2005168262A (ja) * 2003-12-05 2005-06-23 Nissan Motor Co Ltd 電動機用インバータ回路の温度検出装置
JP4677756B2 (ja) 2004-10-13 2011-04-27 富士電機システムズ株式会社 パワーモジュール
JP5228387B2 (ja) * 2007-07-11 2013-07-03 パナソニック株式会社 インバータ装置
JP5155624B2 (ja) * 2007-08-29 2013-03-06 ルネサスエレクトロニクス株式会社 モータ駆動装置
JP2009148074A (ja) * 2007-12-14 2009-07-02 Renesas Technology Corp モータ駆動装置
JP4734390B2 (ja) * 2008-09-19 2011-07-27 株式会社東芝 コンバータの制御回路
JP2011010404A (ja) 2009-06-24 2011-01-13 Hitachi Ltd 電力変換器およびそれを用いた電動機駆動装置、輸送装置
JP5359604B2 (ja) 2009-06-26 2013-12-04 株式会社デンソー 電力変換回路の制御装置
US7948729B2 (en) * 2009-06-29 2011-05-24 Summit Microelectronics, Inc. Method and circuit for over-current protection
US8847575B2 (en) * 2011-10-14 2014-09-30 Infineon Technologies Ag Circuit arrangement
JP5565432B2 (ja) * 2012-04-20 2014-08-06 株式会社デンソー 回転機の制御装置
TWI484148B (zh) * 2013-12-27 2015-05-11 Univ Nat Kaohsiung Normal 溫度感測電路
US9829387B2 (en) * 2014-10-28 2017-11-28 Infineon Technologies Austria Ag System and method for temperature sensing
JP2016208770A (ja) * 2015-04-27 2016-12-08 株式会社ノーリツ 電力変換器
DE102015222990A1 (de) 2015-11-20 2017-05-24 Zf Friedrichshafen Ag Sichere Steuerung eines Verbrauchers

Also Published As

Publication number Publication date
JP2019013102A (ja) 2019-01-24
CN109216355B (zh) 2023-11-21
TW201905426A (zh) 2019-02-01
CN109216355A (zh) 2019-01-15
US20190007039A1 (en) 2019-01-03
TWI774775B (zh) 2022-08-21
US10658947B2 (en) 2020-05-19
KR102515021B1 (ko) 2023-03-29
EP3422574A1 (en) 2019-01-02
EP3422574B1 (en) 2020-08-05
KR20190003379A (ko) 2019-01-09

Similar Documents

Publication Publication Date Title
KR102649093B1 (ko) 전력 변환 장치 및 반도체 장치
US10892698B2 (en) Current detection apparatus and control apparatus of rotary electric machine
JP6826499B2 (ja) 半導体装置およびパワーモジュール
JP6302760B2 (ja) 劣化診断機能を有する電力変換装置
EP3493393B1 (en) Block commutation to reduce inverter losses for bldc drives
JP2007089354A (ja) 負荷駆動装置の信号検出装置
JP2019103369A (ja) 半導体装置、モータ駆動システム、およびモータ制御プログラム
US20200049569A1 (en) Power Semiconductor Circuit and Method for Determining a Temperature of a Power Semiconductor Component
KR20120087839A (ko) 인버터 장치
US10432124B2 (en) Current detection apparatus and control apparatus of rotary electric machine
US10972026B2 (en) Motor controlling device
JP2017534240A (ja) コンバータおよびコンバータを作動する方法
JP2015033149A (ja) 半導体素子の駆動装置及びそれを用いた電力変換装置
US9956989B2 (en) Inverter, motor control apparatus, and power steering system
JPH10243664A (ja) 出力電流方向判別方法およびその方法を用いたインバータ
JP2018057227A (ja) インバータ装置
JP4338483B2 (ja) インバータ出力電流測定装置
CN106505917A (zh) 电动机驱动装置
US7187147B2 (en) Motor drive
JP2006050711A (ja) モータ駆動回路
US9543867B2 (en) Brushless direct current motor and driving apparatus thereof
WO2024013999A1 (ja) インバータ制御装置
US20240146179A1 (en) Driving device for semiconductor element, and power conversion device
JP2018057226A (ja) インバータ装置
JP2005176538A (ja) 中性点クランプ式電力変換器とその制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210115

R150 Certificate of patent or registration of utility model

Ref document number: 6826499

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150