JP6810908B2 - 導電基板およびその製造方法 - Google Patents
導電基板およびその製造方法 Download PDFInfo
- Publication number
- JP6810908B2 JP6810908B2 JP2017070233A JP2017070233A JP6810908B2 JP 6810908 B2 JP6810908 B2 JP 6810908B2 JP 2017070233 A JP2017070233 A JP 2017070233A JP 2017070233 A JP2017070233 A JP 2017070233A JP 6810908 B2 JP6810908 B2 JP 6810908B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- adhesion
- conductive
- adhesion layer
- transparent substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
第1表面と、前記第1表面の反対側の第2表面とを有する透明基板と、
前記第1表面および前記第2表面のうちの少なくとも一方の表面上に部分的に位置する第1密着層と、
前記第1密着層上に位置し、前記第1密着層との界面と、当該界面の端部から前記第1表面に沿った延出方向に延出した延出面と、を有する導電層と、
前記導電層を覆うように前記少なくとも一方の表面上に位置し、部分的に前記延出面と前記少なくとも一方の表面または前記第1密着層の側面との間に入り込んだ状態で前記延出面に接した絶縁層と、を備える、導電基板が提供される。
前記貫通孔の側壁上に位置する第2密着層と、
前記第2密着層上に位置する貫通電極と、を更に備えてもよい。
第1表面と、前記第1表面の反対側の第2表面とを有する透明基板を準備する工程と、
前記第1表面および前記第2表面のうちの少なくとも一方の表面上に部分的に第1密着層を形成する工程と、
前記第1密着層上に、前記第1密着層との界面と、当該界面の端部から前記第1表面に沿った延出方向に延出した延出面と、を有する導電層を形成する工程と、
前記少なくとも一方の表面上に、前記導電層を覆い、部分的に前記延出面と前記少なくとも一方の表面または前記第1密着層の側面との間に入り込んで前記延出面に接するように絶縁層を形成する工程と、を備える、導電基板の製造方法が提供される。
前記第1密着層上に触媒を付着させる工程と、
前記触媒が付着された前記第1密着層上に無電解めっきを行う工程と、を有してもよい。
前記第1表面上および前記第2表面上の少なくとも一方に全体的に前記第1密着層を形成する工程と、
前記全体的に形成された前記第1密着層上に部分的に前記導電層が形成された後に、前記導電層に対応する前記第1密着層を残して部分的に前記第1密着層を除去する工程と、を有し、
前記導電層の前記延出面は、前記第1密着層の除去によって露出されてもよい。
透明基板2は、可視光に対する透過性を有する基板であり、例えば、石英ガラス、無アルカリガラス、ソーダライムガラス、パイレックス(登録商標)ガラス、合成石英板等の可撓性のない透明なリジッド材が挙げられる。この種の透明基板2は、透明性が要求される貫通電極基板1に好適に用いることができる。特に無アルカリガラスは信頼性とコストの点で好ましい。
側壁密着層31は、貫通孔23の側壁231上に位置し、透明基板2および貫通電極4の双方への密着性および絶縁性を有する層である。
透明基板2および貫通電極4との間で高い密着性を発揮することができる。
第1面密着層32は、第1表面21上に位置し、透明基板2および第1面導電層51の双方への密着性および絶縁性を有する層である。
第2面密着層33は、第2表面22上に位置し、透明基板2および第2面導電層52の双方への密着性および絶縁性を有する層である。
貫通電極4は、貫通孔23の内部において側壁密着層31上に位置し、且つ導電性を有する部材である。図1の例において、貫通電極4の厚みは、貫通孔23の幅すなわち内径よりも小さく、このため、貫通孔23の内部には、貫通電極4が存在しない空間がある。すなわち、貫通電極4は、いわゆるコンフォーマルビアである。なお、図1の例において、貫通孔23の内部の空間は、貫通電極4の内側に位置する有機層6で埋められている。
第1面導電層51は、第1面密着層32上に位置し、且つ導電性を有する層である。第1面導電層51は、複数の第1面配線部511と、第1面パッド部512とを有する。
第2面導電層52は、第2面密着層33上に位置し、且つ導電性を有する層である。第2面導電層52は、複数の第2面配線部521と、第2面パッド部522とを有する。
有機層6は、貫通孔23の内部に位置する、絶縁性を有する層である。有機層6の有機材料としては、ポリイミドやエポキシ樹脂などを用いることができる。
第1面絶縁層101は、第1面導電層51を覆うように第1表面21上に位置する、絶縁性を有する層である。図1の例において、第1面絶縁層101は、第1表面21上、第1面導電層51上、または有機層6上に位置している。第1面絶縁層101の材料としては、例えば、ポリイミドやエポキシ樹脂等の有機材料を用いることができる。
第2面絶縁層102は、第2面導電層52を覆うように第2表面22上に位置する、絶縁性を有する層である。図1の例において、第2面絶縁層102は、第2表面22上、第2面導電層52上、または有機層6上に位置している。第2面絶縁層102の材料としては、例えば、ポリイミドやエポキシ樹脂等の有機材料を用いることができる。
図2は、本実施形態による貫通電極基板1を示す部分断面図である。第1表面21と第1面絶縁層101との密着性を向上させるため、図2に示すように、第1面配線部511は、第1面密着層32との界面5aと、界面5aの端部から第1表面21に沿った延出方向に延出した延出面5bとを有する。図2の例において、界面5aおよび延出面5bは、シード層7の端面である。また、延出方向は、面方向D2に平行である。そして、第1面絶縁層101は、部分的に延出面5bと第1表面21との間に入り込むようにして、延出面5bに接している。延出面5bに接していることで、第1面絶縁層101は、第1面配線部511に対してアンカー効果を発揮することができる。第1面絶縁層101がアンカー効果を発揮することで、第1面絶縁層101と第1面配線部511との密着性を向上させることが可能となる。第1面配線部511は、第1面密着層32によって第1表面21との密着性が向上されているので、第1面配線部511および第1面密着層32を介して、第1表面21と第1面絶縁層101との密着性を向上させることが可能となる。なお、図2の例において、第1面絶縁層101は、第1面密着層32の側面3aにも接している。
第2表面22と第2面絶縁層102との密着性を向上させるため、第2面配線部521は、図2と同様に、シード層7の端面上に、第2面密着層33との界面5aと、延出面5bとを有する。第2面絶縁層102は、部分的に延出面5bと第2表面22との間に入り込むようにして延出面5bに接している。これにより、第2面配線部521に対して第2面絶縁層102がアンカー効果を発揮することができるので、第2面絶縁層102と第2面配線部521との密着性を向上させることが可能となる。第2面配線部521は、第2面密着層33によって第2表面22との密着性が向上されているので、第2面配線部521および第2面密着層33を介して、第2表面22と第2面絶縁層102との密着性を向上させることが可能となる。
以下、貫通電極基板1の製造方法の一例について、図1、図3乃至図11を参照して説明する。
図3は、本実施形態による貫通電極基板1の製造方法を示す断面図である。まず、透明基板2を準備する。透明基板2を準備した後、図3に示すように、第1表面21から第2表面22まで透明基板2を貫通する貫通孔23を透明基板2に形成する。貫通孔23の形成方法としては、例えば、レーザ照射を用いることができる。レーザとしては、エキシマレーザ、Nd:YAGレーザ、フェムト秒レーザ等を用いることができる。Nd:YAGレーザを採用する場合、波長が1064nmの基本波、波長が532nmの第2高調波、波長が355nmの第3高調波等を用いることができる。
図4は、図3に続く本実施形態による貫通電極基板1の製造方法を示す断面図である。貫通孔23を形成した後、図4に示すように、貫通孔23の側壁231上に全体的に側壁密着層31を形成し、第1表面21上に全体的に第1面密着層32を形成し、第2表面22上に全体的に第2面密着層33を形成する。密着層31〜33は、例えば、20〜200nmの厚みに形成する。密着層31〜33の形成は、例えば、ディップコート、スプレーコートまたはスピンコートなどのウェットプロセスで行うことができる。このうち、ディップコートによれば、すべての密着層31〜33を同時に形成することができるので、製造効率を向上させることができる。
図5は、図4に続く本実施形態による貫通電極基板の製造方法を示す断面図である。密着層31〜33を形成した後、図5に示すように、密着層31〜33上にシード層7を形成する。シード層7は、例えば200〜500nmの厚みに形成する。以下、密着層31〜33が形成された透明基板2のことを、単に透明基板2とも呼ぶ。
図6は、図5に続く本実施形態による貫通電極基板1の製造方法を示す断面図である。シード層7を形成した後、図6に示すように、貫通電極4、第1面導電層51および第2面導電層52を形成すべき一部の領域を除いて、シード層7上にレジスト層9を形成する。レジスト層9の形成は、例えば、シード層7上にドライフィルムレジストをラミネートし、ラミネートされたドライフィルムレジストを露光および現像することで行うことができる。
図7は、図6に続く本実施形態による貫通電極基板1の製造方法を示す断面図である。レジスト層9を形成した後、図7に示すように、レジスト層9をマスクとした電解めっきにより、レジスト層9によって覆われていないシード層7上にめっき層8を形成する。めっき層8は、例えば2〜12μmの厚みに形成する。
図8は、図7に続く本実施形態による貫通電極基板1の製造方法を示す断面図である。めっき層8を形成した後、図8に示すように、透明基板2からレジスト層9を剥離すなわち除去する。レジスト層9は、例えば、アルカリ溶液への浸漬で除去することができる。
図9は、図8に続く本実施形態による貫通電極基板1の製造方法を示す断面図である。レジスト層9を除去した後、図9に示すように、シード層7のうちレジスト層9が形成されていた部分を除去する。シード層7は、例えば、ウェットエッチングで除去することができる。シード層7を除去することで、貫通電極4と、第1面導電層51と、第2面導電層52とが同時に形成される。第1面導電層51および第2面導電層52は、面方向D2に間隔を空けて部分的に形成される。
図10は、図9に続く本実施形態による貫通電極基板1の製造方法を示す断面図である。シード層7を除去した後、図10に示すように、第1面密着層32のうち第1面導電層51で覆われていない部分を除去するとともに、第2面密着層33のうち第2面導電層52で覆われていない部分を除去する。すなわち、導電層51、52に位置的に対応する密着層32、33を残して部分的に密着層32、33を除去する。このとき、第1面配線部511が図2に示した第1面密着層32との界面5aと延出面5bとを有するように、すなわち、延出面5bが露出するように、第1面密着層32をある程度過剰に除去する。また、第2面配線部521が第2面密着層33との界面5aと延出面5bとを有するように、すなわち、延出面5bが露出するように、第2面密着層33をある程度過剰に除去する。密着層32、33は、例えば、プラズマアッシングやアルカリ浸漬などで除去することができる。
図11は、図10に続く本実施形態による貫通電極基板1の製造方法を示す断面図である。密着層32、33を除去した後、図11に示すように、貫通孔23の内部に有機層6を形成する。具体的には、先ず、有機層6を構成するための樹脂層を含むフィルムを、透明基板2の第1表面21上及び第2表面22上に配置する。次いで、フィルムを加圧することにより、樹脂層を貫通孔23の内部に押し込む。その後、貫通孔23の内部に押し込まれた樹脂層を、樹脂層に光を照射することなどによって硬化させる。また、樹脂層の不要部分を除去する。このようにして、貫通孔23の内部に有機層6を設けることができる。
有機層6を形成した後、図1に示すように、第1表面21側に第1面絶縁層101を形成し、第2表面22側に第2面絶縁層102を形成する。このとき、第1面絶縁層101の一部を、露出した延出面5bと第1表面21との間に入り込ませ、延出面5bに接触させた状態で硬化させる。また、第2面絶縁層102の一部を、露出した延出面5bと第2表面22との間に入り込ませ、延出面5bに接触させた状態で硬化させる。第1面絶縁層101および第2面絶縁層102は、例えば、有機材料を含有するフィルムのラミネートによって形成してもよく、または、有機材料を含有する液をスピンコートで塗布し、乾燥させることによって形成してもよい。
以下、本実施形態の実施例として、貫通電極基板1の試料に対して実施した観察および電気検査の結果について説明する。
次に、本実施形態による第1の変形例として、貫通孔23の形状の変形例について説明する。図13(a)は、本実施形態の第1の変形例による貫通電極基板1において、貫通孔23の一変形例を示す断面図である。図13(b)は、図13(a)と異なる貫通孔23の変形例を示す断面図である。図13(c)は、図13(a)および図13(b)と異なる貫通孔23の変形例を示す断面図である。
次に、本実施形態による第2の変形例として、密着層の形状の変形例について説明する。図14は、本実施形態による貫通電極基板1を示す部分断面図である。図2では、第1面密着層32の側面3aが、透明基板2側の一端から第1面配線部511側の他端に亘る厚み方向D1の全範囲において、延出方向側の延出面5bの端部5b1よりも延出方向の反対方向側に位置している貫通電極基板1の例について説明した。
次に、本実施形態による第3の変形例として、導電層の層数の変形例について説明する。図15は、本実施形態の第3の変形例による貫通電極基板1を示す部分断面図である。これまでは、第1表面21上および第2表面22上に導電層を一層ずつ備えた貫通電極基板1の例について説明した。しかしながら、第1表面21上および第2表面22上の導電層の層数は一層に限定されない。
図16は、上記各態様の貫通電極基板1を適用できる製品の例を示す図である。本開示の実施形態に係る貫通電極基板1は、光学用途の様々な製品に適用できる。例えば、貫通電極基板1は、携帯電話110のカメラ、スマートフォン120のカメラ、デジタルビデオカメラ130、デジタルカメラ140等に搭載できる。
2 透明基板
21 第1表面
22 第2表面
32 第1面密着層
33 第2面密着層
51 第1面導電層
52 第2面導電層
101 第1面絶縁層
102 第2面絶縁層
Claims (17)
- 第1表面と、前記第1表面の反対側の第2表面とを有する透明基板と、
前記第1表面および前記第2表面のうちの少なくとも一方の表面上に部分的に位置する第1密着層と、
前記第1密着層上に位置し、前記第1密着層との界面と、当該界面の端部から前記第1表面に沿った延出方向に延出した延出面と、を有する導電層と、
前記導電層を覆うように前記少なくとも一方の表面上に位置し、部分的に前記延出面と前記少なくとも一方の表面または前記第1密着層の側面との間に入り込んだ状態で前記延出面に接した絶縁層と、を備える、導電基板。 - 前記第1密着層の側面は、前記透明基板側の一端から前記導電層側の他端に亘る全範囲において、前記延出方向側の前記延出面の端部よりも前記延出方向の反対方向側に位置する、請求項1に記載の導電基板。
- 前記第1密着層の側面のうち、前記透明基板側の第1部分は、前記延出方向側の前記延出面の端部よりも前記延出方向側に位置し、前記第1密着層の側面のうち、前記導電層側の第2部分は、前記延出方向側の前記延出面の端部よりも前記延出方向の反対方向側に位置する、請求項1に記載の導電基板。
- 前記第1密着層の側面は、前記透明基板側から前記導電層側に向かうにしたがって前記延出方向の反対方向に向かう形状を有する、請求項1乃至3のいずれか一項に記載の導電基板。
- 前記第1密着層の側面は、傾斜面である、請求項4に記載の導電基板。
- 前記第1密着層の側面は、曲面である、請求項4に記載の導電基板。
- 記第1密着層を介した前記透明基板と前記導電層との密着性は、前記透明基板と前記導電層との直接的な密着性より高い、請求項1乃至6のいずれか一項に記載の導電基板。
- 前記第1密着層は、有機物を含有する、請求項1乃至7のいずれか一項に記載の導電基板。
- 前記第1密着層は、15nm以上200nm以下の厚みを有する、請求項1乃至8のいずれか一項に記載の導電基板。
- 前記第1密着層と前記導電層との間に触媒が存在する、請求項1乃至9のいずれか一項に記載の導電基板。
- 前記導電層は、前記第1密着層上に位置し、前記界面および前記延出面を有する第1導電層と、前記第1導電層上に位置する第2導電層と、を有する、請求項1乃至10のいずれか一項に記載の導電基板。
- 前記透明基板に、前記第1表面から前記第2表面まで貫通する貫通孔が設けられ、
前記貫通孔の側壁上に位置する第2密着層と、
前記第2密着層上に位置する貫通電極と、を更に備える、請求項1乃至11のいずれか一項に記載の導電基板。 - 前記貫通孔は、前記第1表面に沿った面方向の寸法に対する前記第1表面に交差する厚み方向の寸法の比であるアスペクト比が、3以上33以下である、請求項12に記載の導電基板。
- 前記透明基板は、ガラスを含有する、請求項1乃至13のいずれか一項に記載の導電基板。
- 第1表面と、前記第1表面の反対側の第2表面とを有する透明基板を準備する工程と、
前記第1表面および前記第2表面のうちの少なくとも一方の表面上に部分的に第1密着層を形成する工程と、
前記第1密着層上に、前記第1密着層との界面と、当該界面の端部から前記第1表面に沿った延出方向に延出した延出面と、を有する導電層を形成する工程と、
前記少なくとも一方の表面上に、前記導電層を覆い、部分的に前記延出面と前記少なくとも一方の表面または前記第1密着層の側面との間に入り込んで前記延出面に接するように絶縁層を形成する工程と、を備える、導電基板の製造方法。 - 前記導電層を形成する工程は、
前記第1密着層上に触媒を付着させる工程と、
前記触媒が付着された前記第1密着層上に無電解めっきを行う工程と、を有する、請求項15に記載の導電基板の製造方法。 - 前記第1密着層を形成する工程は、
前記第1表面上および前記第2表面上の少なくとも一方に全体的に前記第1密着層を形成する工程と、
前記全体的に形成された前記第1密着層上に部分的に前記導電層が形成された後に、前記導電層に対応する前記第1密着層を残して部分的に前記第1密着層を除去する工程と、を有し、
前記導電層の前記延出面は、前記第1密着層の除去によって露出される、請求項15または16に記載の導電基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017070233A JP6810908B2 (ja) | 2017-03-31 | 2017-03-31 | 導電基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017070233A JP6810908B2 (ja) | 2017-03-31 | 2017-03-31 | 導電基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018174188A JP2018174188A (ja) | 2018-11-08 |
JP6810908B2 true JP6810908B2 (ja) | 2021-01-13 |
Family
ID=64107488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017070233A Active JP6810908B2 (ja) | 2017-03-31 | 2017-03-31 | 導電基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6810908B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7019657B2 (ja) * | 2019-12-10 | 2022-02-15 | 日東電工株式会社 | 配線回路基板の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1145961A (ja) * | 1997-05-26 | 1999-02-16 | Seiko Epson Corp | 半導体装置 |
JP2005217054A (ja) * | 2004-01-28 | 2005-08-11 | Kyocera Corp | レジスト付き配線基板及び電気装置並びにその製造方法 |
WO2013150940A1 (ja) * | 2012-04-05 | 2013-10-10 | 旭硝子株式会社 | 貫通電極付きガラス基板、および貫通電極付きガラス基板の製造方法 |
JP6467814B2 (ja) * | 2014-08-19 | 2019-02-13 | 凸版印刷株式会社 | 配線基板の製造方法、並びに半導体装置の製造方法 |
-
2017
- 2017-03-31 JP JP2017070233A patent/JP6810908B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018174188A (ja) | 2018-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI291221B (en) | Printed circuit board, flip chip ball grid array board and method of fabricating the same | |
JP6889855B2 (ja) | 貫通電極基板およびその製造方法 | |
JP7171059B2 (ja) | 電子部品の製造方法 | |
JP5350138B2 (ja) | 電気回路の製造方法、及びその方法により得られる電気回路基板 | |
JP2006093650A (ja) | 無電解ニッケルメッキを用いたパッケージ基板の製造方法 | |
JP2005322868A (ja) | プリント回路基板の電解金メッキ方法 | |
US10553456B2 (en) | Semiconductor package and manufacturing method of semiconductor package | |
JP2018157051A (ja) | バンプ付き配線基板の製造方法 | |
JP2018174189A (ja) | 貫通電極基板およびその製造方法 | |
JP6810908B2 (ja) | 導電基板およびその製造方法 | |
US10224256B2 (en) | Manufacturing method of semiconductor package | |
JP6819416B2 (ja) | 貫通電極基板およびその製造方法 | |
JP4448702B2 (ja) | 回路付サスペンション基板の製造方法 | |
JP2006206950A (ja) | 金属構造体及びその製造方法 | |
US10096564B2 (en) | Manufacturing method of semiconductor package | |
JP2009117721A (ja) | 配線基板、回路基板、これらの製造方法 | |
TW201241236A (en) | Process for etching a recessed structure filled with tin or a tin alloy | |
JP4705972B2 (ja) | プリント配線板及びその製造方法 | |
JP2007288011A (ja) | ポリイミド配線板の製造方法 | |
JP2009141180A (ja) | 半導体装置製造用基板とその製造方法 | |
JP5407161B2 (ja) | 多層回路基板の製造方法 | |
JP7451971B2 (ja) | 配線基板 | |
JP2018174051A (ja) | 導電基板およびその製造方法 | |
JP2008042106A (ja) | 半導体装置の製造方法 | |
JP4452878B2 (ja) | 薄膜回路の形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6810908 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |