JP2018174189A - 貫通電極基板およびその製造方法 - Google Patents
貫通電極基板およびその製造方法 Download PDFInfo
- Publication number
- JP2018174189A JP2018174189A JP2017070253A JP2017070253A JP2018174189A JP 2018174189 A JP2018174189 A JP 2018174189A JP 2017070253 A JP2017070253 A JP 2017070253A JP 2017070253 A JP2017070253 A JP 2017070253A JP 2018174189 A JP2018174189 A JP 2018174189A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- adhesion layer
- adhesion
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】貫通電極と導電層との電気的接続の信頼性を向上させることができる貫通電極基板およびその製造方法を提供する。【解決手段】第1表面21と、第1表面21の反対側の第2表面22とを有し、第1表面21から第2表面22まで貫通する貫通孔23が設けられた透明基板2と、貫通孔23の側壁231上に位置する第1密着層31と、貫通孔23の内部において第1密着層31上に位置する貫通電極4と、少なくとも一方の表面21、22上に少なくとも部分的に位置し、側壁231の一端上において貫通電極4に連続する導電層51、52と、を備える。【選択図】図1
Description
本開示は、貫通電極基板およびその製造方法に関する。
従来から、貫通孔が設けられた透明基板と、透明基板の貫通孔の内部に位置する貫通電極とを備えた貫通電極基板に関して、種々の技術が提案されている。例えば、特許文献1には、透明基板と貫通電極との密着性を高めるために、貫通孔の側壁に密着層を介して貫通電極を形成したインターポーザが開示されている。
しかしながら、特許文献1に記載の技術では、透明基板の角部が存在する貫通孔の端部において、貫通電極と透明基板の表面上の導電層との境界部分に熱衝撃等に起因するクラックが発生し易かった。このため、特許文献1に記載の技術には、貫通電極と導電層との電気的接続の信頼性を確保することが困難であるといった問題があった。
本開示は、以上の点を考慮してなされたものであり、貫通電極と導電層との電気的接続の信頼性を向上させることができる貫通電極基板およびその製造方法を提供することを目的とする。
上記の課題を解決するために、本開示の一態様では、
第1表面と、前記第1表面の反対側の第2表面とを有し、前記第1表面から前記第2表面まで貫通する貫通孔が設けられた透明基板と、
前記貫通孔の側壁上に位置し、前記第1表面および前記第2表面のうち少なくとも一方の表面側の前記側壁の一端から他方の表面側に向かうにしたがって少なくとも部分的に厚みが増加する第1密着層と、
前記第1密着層上に位置する貫通電極と、
前記少なくとも一方の表面上に少なくとも部分的に位置し、前記側壁の一端上において前記貫通電極に連続する導電層と、を備える、貫通電極基板が提供される。
第1表面と、前記第1表面の反対側の第2表面とを有し、前記第1表面から前記第2表面まで貫通する貫通孔が設けられた透明基板と、
前記貫通孔の側壁上に位置し、前記第1表面および前記第2表面のうち少なくとも一方の表面側の前記側壁の一端から他方の表面側に向かうにしたがって少なくとも部分的に厚みが増加する第1密着層と、
前記第1密着層上に位置する貫通電極と、
前記少なくとも一方の表面上に少なくとも部分的に位置し、前記側壁の一端上において前記貫通電極に連続する導電層と、を備える、貫通電極基板が提供される。
前記透明基板は、前記少なくとも一方の表面から前記側壁の一端まで突出した前記少なくとも一方の表面に交差する方向の凸部を有してもよい。
前記側壁は、前記側壁の一端において前記少なくとも一方の表面に対して60°以上120°以下の角度を有してもよい。
前記貫通孔の前記第1表面に沿った面方向の寸法に対する前記第1表面に交差する厚み方向の寸法の比であるアスペクト比は、3以上33以下であってもよい。
前記第1密着層を介した前記透明基板と前記貫通電極との密着性は、前記透明基板と前記貫通電極との直接的な密着性より高くてもよい。
前記第1密着層は、有機物を含有してもよい。
前記第1密着層の厚みは、15nm以上200nm以下であってもよい。
前記第1密着層と前記貫通電極との間に触媒が存在してもよい。
前記貫通電極は、前記第1密着層上に位置する第1導電層と、前記第1導電層上に位置する第2導電層と、を有してもよい。
前記第1導電層と前記第2導電層とは、同一の成分を含有してもよい。
前記少なくとも一方の表面上に少なくとも部分的に位置し、前記側壁の一端上において前記第1密着層に連続する第2密着層を更に備え、
前記導電層は、前記第2密着層上に位置してもよい。
前記導電層は、前記第2密着層上に位置してもよい。
前記第2密着層を介した前記透明基板と前記導電層との密着性は、前記透明基板と前記導電層との直接的な密着性より高くてもよい。
前記第2密着層は、有機物を含有してもよい。
前記第2密着層の厚みは、15nm以上200nm以下であってもよい。
前記第2密着層と前記導電層との間に触媒が存在してもよい。
前記導電層は、前記第2密着層上に位置する第1導電層と、当該第1導電層上に位置する第2導電層と、を有してもよい。
前記透明基板は、ガラスを含有してもよい。
本開示の他の一態様では、
第1表面と、前記第1表面の反対側の第2表面とを有する透明基板を準備する工程と、
前記透明基板に、前記第1表面から前記第2表面まで貫通する貫通孔を形成する工程と、
前記貫通孔の側壁上に、前記第1表面および前記第2表面のうち少なくとも一方の表面側の前記側壁の一端から他方の表面側に向かうにしたがって少なくとも部分的に厚みが増加するように第1密着層を形成する工程と、
前記第1密着層上に貫通電極を形成する工程と、
前記少なくとも一方の表面上に、前記側壁の一端上において前記貫通電極に連続するように導電層を形成する工程と、を備える、貫通電極基板の製造方法が提供される。
第1表面と、前記第1表面の反対側の第2表面とを有する透明基板を準備する工程と、
前記透明基板に、前記第1表面から前記第2表面まで貫通する貫通孔を形成する工程と、
前記貫通孔の側壁上に、前記第1表面および前記第2表面のうち少なくとも一方の表面側の前記側壁の一端から他方の表面側に向かうにしたがって少なくとも部分的に厚みが増加するように第1密着層を形成する工程と、
前記第1密着層上に貫通電極を形成する工程と、
前記少なくとも一方の表面上に、前記側壁の一端上において前記貫通電極に連続するように導電層を形成する工程と、を備える、貫通電極基板の製造方法が提供される。
前記貫通電極を形成する工程は、前記第1密着層上に触媒を付着させる工程と、前記触媒が付着された前記第1密着層上に無電解めっきを行う工程と、を有してもよい。
本開示によれば、貫通電極と導電層との電気的接続の信頼性を向上させることができる。
以下、本開示の実施形態に係る貫通電極基板の構成ついて、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。また、本明細書において、「基板」、「基材」、「シート」や「フィルム」など用語は、呼称の違いのみに基づいて、互いから区別されるものではない。例えば、「基板」や「基材」は、シートやフィルムと呼ばれ得るような部材も含む概念である。また、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。
先ず、図1を参照しながら、本開示の貫通電極基板の一例について説明する。図1は、本実施形態による貫通電極基板1を示す断面図である。本実施形態の貫通電極基板1は、例えば、光学用途のインターポーザ基板に用いることができる。
図1に示すように、本実施形態の貫通電極基板1は、透明基板2と、第1密着層の一例である側壁密着層31と、第2密着層の一例である第1面密着層32および第2面密着層33と、貫通電極4と、導電層の一例である第1面導電層51および第2面導電層52と、有機層6と、を備える。
(透明基板2)
透明基板2は、可視光に対する透過性を有する基板であり、例えば、石英ガラス、無アルカリガラス、ソーダライムガラス、パイレックス(登録商標)ガラス、合成石英板等の可撓性のない透明なリジッド材が挙げられる。この種の透明基板2は、透明性が要求される貫通電極基板1に好適に用いることができる。特に無アルカリガラスは信頼性とコストの点で好ましい。
透明基板2は、可視光に対する透過性を有する基板であり、例えば、石英ガラス、無アルカリガラス、ソーダライムガラス、パイレックス(登録商標)ガラス、合成石英板等の可撓性のない透明なリジッド材が挙げられる。この種の透明基板2は、透明性が要求される貫通電極基板1に好適に用いることができる。特に無アルカリガラスは信頼性とコストの点で好ましい。
透明基板2は、第1表面21と、第1表面21の反対側の第2表面22とを有する。図1の例において、第1表面21と第2表面22とは互いに平行である。透明基板2の内部に貫通電極4を位置させるため、透明基板2には、第1表面21から第2表面22まで透明基板2を貫通する貫通孔23が設けられている。
貫通孔23は、第1表面21に直交すなわち交差する透明基板2の厚み方向D1に垂直な断面において円形状を有する。また、図示はしないが、貫通孔23は、第1表面21に沿った第1表面21の面方向D2に間隔を空けて複数設けられている。
また、図1の例において、貫通孔23の内径は、第1表面21から第2表面22に至るまで殆ど変化しない。すなわち、図1の貫通孔23は、厚み方向D1に沿ってストレートな円筒形状の側壁231を有している。更に言い換えれば、図1の例において、貫通孔23の側壁231は、第1表面21および第2表面22に対して90°の角度を有する。後述の図14、図4、図16(a)〜図16(c)に示すように、貫通孔23の内径は、第1表面21および第2表面22の一方から他方に向かって変化してもよい。
貫通孔23は、面方向D2の寸法すなわち内径φに対する厚みTの比T/φであるアスペクト比が、3以上33以下であることが望ましい。一例として、貫通孔23の内径φは、15μm以上100μm以下であり、貫通孔23の厚みTは、300μm以上500μm以下である。貫通孔23のアスペクト比T/φを3以上とすることで、貫通孔23の内径φを抑制できるので、貫通電極4の配線密度を高めることができる。貫通孔23のアスペクト比T/φを33以下とすることで、貫通孔23の内部に貫通電極4を形成するために十分な内径φを確保することができる。
(側壁密着層31)
側壁密着層31は、貫通孔23の側壁231上に位置し、透明基板2および貫通電極4の双方への密着性および絶縁性を有する層である。
側壁密着層31は、貫通孔23の側壁231上に位置し、透明基板2および貫通電極4の双方への密着性および絶縁性を有する層である。
図2は、本実施形態による貫通電極基板1において、貫通電極4と第1面導電層51との境界部分を示す拡大断面図である。側壁密着層31は、第1表面21および第2表面22のうち少なくとも一方の表面21、22側の側壁231の一端から他方の表面21、22側に向かうにしたがって少なくとも部分的に厚みが増加する。図2の例において、側壁密着層31は、第1表面21側の側壁231の端部231aから第2表面22側すなわちD11方向に向かうにしたがって厚みtが漸増している。
また、図2の例において、後述する第1面密着層32と側壁密着層31との境界部における第1面密着層32に対する側壁密着層31の屈曲角θ1と、後述する第1面導電層51と貫通電極4との境界部におけるシード層7の屈曲角θ2との間には、次式が成立する。
θ2<θ1 (1)
なお、θ1は、側壁密着層31が、少なくとも一方の表面21、22側の側壁231の一端から他方の表面21、22側に向かうにしたがって厚みが増加する増加傾向を有しないと仮定した場合のシード層7の屈曲角と呼ぶこともできる。
θ2<θ1 (1)
なお、θ1は、側壁密着層31が、少なくとも一方の表面21、22側の側壁231の一端から他方の表面21、22側に向かうにしたがって厚みが増加する増加傾向を有しないと仮定した場合のシード層7の屈曲角と呼ぶこともできる。
側壁密着層31は、第1表面21側の側壁231の端部231aから側壁231に沿って第2面22側すなわちD11方向に10μm〜100μm離れた位置まで継続的に厚みtが増加してもよい。側壁密着層31の厚みtの増加は、例えば、走査型電子顕微鏡すなわちSEMによって側壁密着層31の断面を観察することで確認することができる。また、側壁密着層31は、第1表面21側の側壁231の端部231aからの第2面22側への離間距離の増加に応じて線形的に厚みtが増加してもよく、または、当該離間距離の増加に応じて厚みtの増加率が減少してもよい。
なお、図示はしないが、側壁密着層31は、第2表面22側の側壁231の端部から第1表面21側すなわちD12方向に向かうにしたがって厚みtが漸増していてもよい。この場合、側壁密着層31は、第2表面22側の側壁231の端部から側壁231に沿って第1表面21側に10μm〜100μm離れた位置まで継続的に厚みtが増加してもよい。また、側壁密着層31は、第2表面22側の側壁231の端部からの第1表面21側への離間距離の増加に応じて線形的に厚みtが増加してもよく、または、当該離間距離の増加に応じて厚みtの増加率が減少してもよい。また、後述する第2面導電層52と貫通電極4との境界部におけるシード層7の屈曲角は、後述する第2面密着層33と側壁密着層31との境界部における第2面密着層33に対する側壁密着層31の屈曲角より小さくてもよい。
一方の表面21、22側の側壁231の一端から他方の表面21、22側に向かうにしたがって側壁密着層31の厚みtが増加することで、後述するように、貫通電極4と導電層51、52との境界部分にクラックが発生することを抑制することができる。
側壁密着層31を介した透明基板2と貫通電極4との密着性は、側壁密着層31が無い場合の透明基板2と貫通電極4との直接的な密着性より高い。このような密着性の大小関係は、側壁密着層31を介して側壁231上に形成した貫通電極4を剥離することを模擬した剥離試験と、側壁231上に直接形成した貫通電極4を剥離することを模擬した剥離試験とを実施し、双方の剥離試験における剥離力を比較することで確認することができる。剥離試験としては、JIS H 8504に規定されているめっきの密着性試験方法のうち、テープ試験を用いることができる。テープ試験は、めっき皮膜に粘着力のあるテープを貼り付けて急速に引き剥がす試験である。テープを引き剥がすとき、めっき皮膜の密着性が悪いほど、テープ粘着面に付着するめっき皮膜の量、すなわちめっき皮膜の剥離量が多くなる。めっき皮膜の剥離量が多いほど、めっき皮膜の剥離に要する剥離力は小さい。テープ試験によれば、透明基板上に密着層を介して形成されためっき皮膜にテープを貼り付けて引き剥がした場合のめっき皮膜の剥離量と、透明基板上に直接形成されためっき皮膜にテープを貼り付けて引き剥がした場合のめっき皮膜の剥離量とを比較することで、密着層の有無に応じた剥離力を比較することができる。
なお、密着層の大小関係は、実施例において説明する「JIS K5600 塗料一般試験方法」に規定されているクロスカット試験法によって確認することもできる。
側壁密着層31は、有機物を含有する。有機物を含有することで、側壁密着層31は、
透明基板2および貫通電極4との間で高い密着性を発揮することができる。
透明基板2および貫通電極4との間で高い密着性を発揮することができる。
側壁密着層31に含有される有機物は、側壁密着層31上に無電解めっき法で貫通電極4のシード層を形成する場合における金属析出性と薬液耐性との双方を有することが望ましい。このような有機物としては、例えば、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、ウレタン樹脂などの高分子樹脂を好適に用いることができる。なお、高分子樹脂は、無機酸化膜や有機単分子膜と比較して、側壁231上に均一に側壁密着層31が形成されているか否かを判断し易いので、生産性の向上に寄与することもできる。
側壁密着層31の厚みは、15nm以上200nm以下であることが望ましい。側壁密着層31の厚みを15nm以上とすることで、側壁密着層31上に無電解めっき法で貫通電極4のシード層を形成する場合に、側壁密着層31に十分な量の触媒を吸着させることができるので、貫通電極4のシード層の析出性を向上させることができる。側壁密着層31の厚みを200nm以下とすることで、無電解めっきの後工程として実施される各種の加熱工程において側壁密着層31から発生するガスの総量を抑制することができるので、ガスの圧力による貫通電極4の変形およびこれにともなう電気的特性の悪化を抑制することができる。
側壁密着層31は、例えば、ディップコート、スプレーコート、およびスピンコートなどのウェットプロセスを用いて形成してもよい。
(第1面密着層32)
第1面密着層32は、第1表面21上に位置し、透明基板2および第1面導電層51の双方への密着性および絶縁性を有する層である。
第1面密着層32は、第1表面21上に位置し、透明基板2および第1面導電層51の双方への密着性および絶縁性を有する層である。
図2に示すように、第1面密着層32は、側壁231の端部231a上において側壁密着層31に連続している。
第1面密着層32を介した透明基板2と第1面導電層51との密着性は、第1面密着層32が無い場合の透明基板2と第1面導電層51との直接的な密着性より高い。このような密着性の大小関係は、第1面密着層32を介して第1表面21上に形成した第1面導電層51を剥離することを模擬した剥離試験と、第1表面21上に直接形成した第1面導電層51を剥離することを模擬した剥離試験とを実施し、双方の剥離試験における第1面導電層51の剥離力を比較することで確認することができる。剥離試験としては、JIS H 8504に規定されているめっきの密着性試験方法のうち、テープ試験、または、「JIS K5600 塗料一般試験方法」に規定されているクロスカット試験法を用いることができる。
側壁密着層31と同様に、第1面密着層32は、有機物を含有する。有機物を含有することで、第1面密着層32は、透明基板2および第1面導電層51との間で高い密着性を発揮することができる。
側壁密着層31と同様に、第1面密着層32に含有される有機物は、第1面密着層32上に無電解めっき法で第1面導電層51のシード層を形成する場合における金属析出性と薬液耐性との双方を有することが望ましい。このような有機物としては、例えば、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、ウレタン樹脂などの高分子樹脂を好適に用いることができる。なお、高分子樹脂は、無機酸化膜や有機単分子膜と比較して第1表面21上に均一に第1面密着層32が形成されているか否かを判断し易いので、生産性の向上に寄与することもできる。
側壁密着層31と同様に、第1面密着層32の厚みは、15nm以上200nm以下であることが望ましい。第1面密着層32の厚みを15nm以上とすることで、第1面密着層32上に無電解めっき法で第1面導電層51のシード層を形成する場合に、第1面密着層32に十分な量の触媒を吸着させることができるので、第1面導電層51のシード層の析出性を向上させることができる。第1面密着層32の厚みを200nm以下とすることで、無電解めっき後の加熱工程において第1面密着層32から発生するガスの総量を抑制することができるので、ガスの圧力による第1面導電層51の膨張およびこれにともなう電気的特性の悪化を抑制することができる。
第1面密着層32は、後述する第1面導電層51の複数の第1面配線部511および第1面パッド部512に対応するように、面方向D2に間隔を空けて部分的に第1表面21上に位置している。側壁密着層31には、第1面パッド部512に対応する第1面密着層32が連続している。第1面配線部511および第1面パッド部512に対応するように面方向D2に間隔を空けて部分的に第1表面21上に位置しているため、複数の第1面配線部511間には第1面密着層32が存在しない。このような構成によれば、後述する複数の第1面配線部511間におけるマイグレーションを抑制することができる。
第1面密着層32は、例えば、ディップコート、スプレーコート、およびスピンコートなどのウェットプロセスによって側壁密着層31と同一材料で同時に形成してもよい。
(第2面密着層33)
第2面密着層33は、第2表面22上に位置し、透明基板2および第2面導電層52の双方への密着性および絶縁性を有する層である。第2面密着層33は、第2表面22側の側壁231の端部上において側壁密着層31に連続している。
第2面密着層33は、第2表面22上に位置し、透明基板2および第2面導電層52の双方への密着性および絶縁性を有する層である。第2面密着層33は、第2表面22側の側壁231の端部上において側壁密着層31に連続している。
第2面密着層33を介した透明基板2と第2面導電層52との密着性は、第2面密着層33が無い場合の透明基板2と第2面導電層52との直接的な密着性より高い。このような密着性の大小関係は、第2面密着層33を介して第2表面22上に形成した第2面導電層52を剥離することを模擬した剥離試験と、第2表面22上に直接形成した第2面導電層52を剥離することを模擬した剥離試験とを実施し、双方の剥離試験における第2面導電層52の剥離力を比較することで確認することができる。剥離試験としては、JIS H 8504に規定されているめっきの密着性試験方法のうち、テープ試験、または、「JIS K5600 塗料一般試験方法」に規定されているクロスカット試験法を用いることができる。
側壁密着層31と同様に、第2面密着層33は、有機物を含有する。有機物を含有することで、第2面密着層33は、透明基板2および第2面導電層52との間で高い密着性を発揮することができる。
側壁密着層31と同様に、第2面密着層33に含有される有機物は、第2面密着層33上に無電解めっき法で第2面導電層52のシード層を形成する場合における金属析出性と薬液耐性との双方を有することが望ましい。このような有機物としては、例えば、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、ウレタン樹脂などの高分子樹脂を好適に用いることができる。なお、高分子樹脂は、無機酸化膜や有機単分子膜と比較して第2表面22上に均一に第2面密着層33が形成されているか否かを判断し易いので、生産性の向上に寄与することもできる。
側壁密着層31と同様に、第2面密着層33の厚みは、15nm以上200nm以下であることが望ましい。第2面密着層33の厚みを15nm以上とすることで、第2面密着層33上に無電解めっき法で第2面導電層52のシード層を形成する場合に、第2面密着層33に十分な量の触媒を吸着させることができるので、第2面導電層52のシード層の析出性を向上させることができる。第2面密着層33の厚みを200nm以下とすることで、無電解めっき後の加熱工程において第2面密着層33から発生するガスの総量を抑制することができるので、ガスの圧力による第2面導電層52の膨張およびこれにともなう電気的特性の悪化を抑制することができる。
第2面密着層33は、後述する第2面導電層52の複数の第2面配線部521および第2面パッド部522に対応するように、面方向D2に間隔を空けて部分的に第2表面22上に位置している。したがって、複数の第2面配線部521間には第2面密着層33が存在しない。このような構成によれば、後述する複数の第2面配線部521間におけるマイグレーションを抑制することができる。
第2面密着層33は、例えば、ディップコート、スプレーコート、およびスピンコートなどのウェットプロセスによって側壁密着層31および第1面密着層32と同一材料で同時に形成してもよい。
(貫通電極4)
貫通電極4は、貫通孔23の内部において側壁密着層31上に位置し、且つ導電性を有する部材である。図1の例において、貫通電極4の厚みは、貫通孔23の幅すなわち内径よりも小さく、このため、貫通孔23の内部には、貫通電極4が存在しない空間がある。すなわち、貫通電極4は、いわゆるコンフォーマルビアである。なお、図1の例において、貫通孔23の内部の空間は、貫通電極4の内側に位置する有機層6で埋められている。
貫通電極4は、貫通孔23の内部において側壁密着層31上に位置し、且つ導電性を有する部材である。図1の例において、貫通電極4の厚みは、貫通孔23の幅すなわち内径よりも小さく、このため、貫通孔23の内部には、貫通電極4が存在しない空間がある。すなわち、貫通電極4は、いわゆるコンフォーマルビアである。なお、図1の例において、貫通孔23の内部の空間は、貫通電極4の内側に位置する有機層6で埋められている。
図1に示すように、貫通電極4は、第1導電層の一例として、側壁密着層31上に位置するシード層7と、第2導電層の一例として、シード層7上に位置するめっき層8とを有する。
シード層7は、電解めっき法によってめっき層8を形成する電解めっき工程の際に、めっき液中の金属イオンを析出させてめっき層8を成長させるための土台となる、導電性を有する層である。
シード層7の材料としては、銅などの導電性を有する材料を用いることができる。シード層7の材料は、めっき層8の材料と同一であってもよく、異なっていてもよい。例えば、シード層7は、チタンと銅を順に積層した積層膜や、クロムなどであってもよい。シード層7は、例えば、無電解めっき法で形成することができる。
めっき層8は、電解めっき法によって形成される、導電性を有する層である。めっき層8は、例えば、銅を含有する。めっき層8は、銅と、銅以外の金属、例えば、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロムとの合金を含有していてもよく、または、銅と銅以外の金属とを積層したものであってもよい。
また、シード層7およびめっき層8は、タングステン、チタン、タンタルその他の高融点化合物を主成分として含有していてもよい。
(第1面導電層51)
第1面導電層51は、第1面密着層32上に位置し、且つ導電性を有する層である。第1面導電層51は、複数の第1面配線部511と、第1面パッド部512とを有する。
第1面導電層51は、第1面密着層32上に位置し、且つ導電性を有する層である。第1面導電層51は、複数の第1面配線部511と、第1面パッド部512とを有する。
図2に示すように、第1面導電層51は、第1表面21側の側壁231の端部231a上において部分的に貫通電極4に連続している。また、図2に示すように、貫通電極4と第1面導電層51との境界部分は、貫通孔23の一端に位置する透明基板2の角部2aを覆っている。より具体的には、第1面導電層51のうち第1面パッド部512は、貫通孔23の第1表面21側の周縁部上において、貫通電極4の第1表面21側の端部に連続している。これにより、第1面パッド部512は、貫通電極4と電気的に接続されている。第1面パッド部512は、平面視した場合に貫通孔23と同心の円環形状を呈していてもよい。貫通電極4と同様に、第1面パッド部512は、第1導電層の一例として、第1面密着層32上に位置するシード層7と、第2導電層の一例として、シード層7上に位置するめっき層8とを有する。第1面パッド部512のシード層7およびめっき層8は、貫通電極4のシード層7およびめっき層8と共通、すなわち同一成分を含有する。
複数の第1面配線部511は、面方向D2に間隔を空けて第1面密着層32上に位置する。各第1面配線部511の少なくとも1つは、貫通電極4と電気的に接続されていてもよい。貫通電極4と同様に、各第1面配線部511は、第1導電層の一例として、第1面密着層32上に位置するシード層7と、第2導電層の一例として、シード層7上に位置するめっき層8とを有する。第1面配線部511のシード層7およびめっき層8は、貫通電極4のシード層7およびめっき層8と共通、すなわち同一成分を含有する。
なお、各第1面配線部511に覆われた第1面密着層32は、各第1面配線部511のそれぞれに対応するように面方向D2に間隔を空けて第1表面21上に位置する。図1の例において、隣り合う第1面配線部511同士の間には第1面密着層32が存在しない。これにより、隣り合う第1面配線部511同士の間で、第1面密着層32の表面を伝った金属の移動によるマイグレーションが生じることを抑制することができる。
(第2面導電層52)
第2面導電層52は、第2面密着層33上に位置し、且つ導電性を有する層である。第2面導電層52は、複数の第2面配線部521と、第2面パッド部522とを有する。
第2面導電層52は、第2面密着層33上に位置し、且つ導電性を有する層である。第2面導電層52は、複数の第2面配線部521と、第2面パッド部522とを有する。
第2面導電層52は、第2表面22側の側壁231の端部上において部分的に貫通電極4に連続している。より具体的には、第2面パッド部522は、貫通孔23の第2表面22側の周縁部上において、貫通電極4の第2表面22側の端部に連続している。これにより、第2面パッド部522は、貫通電極4と電気的に接続されている。第2面パッド部522は、平面視した場合に貫通孔23と同心の円環形状を呈していてもよい。貫通電極4と同様に、第2面パッド部522は、第1導電層の一例として、第2面密着層33上に位置するシード層7と、第2導電層の一例として、シード層7上に位置するめっき層8とを有する。第2面パッド部522のシード層7およびめっき層8は、貫通電極4のシード層7およびめっき層8と共通、すなわち同一成分を含有する。
複数の第2面配線部521は、面方向D2に間隔を空けて第2面密着層33上に位置する。各第2面配線部521の少なくとも1つは、貫通電極4と電気的に接続されていてもよい。貫通電極4と同様に、各第2面配線部521は、第1導電層の一例として、第2面密着層33上に位置するシード層7と、第2導電層の一例として、シード層7上に位置するめっき層8とを有する。第2面配線部521のシード層7およびめっき層8は、貫通電極4のシード層7およびめっき層8と共通、すなわち同一成分を含有する。
なお、各第2面配線部521に覆われた第2面密着層33は、各第2面配線部521のそれぞれに対応するように面方向D2に間隔を空けて第2表面22上に位置する。図1の例において、隣り合う第2面配線部521同士の間には第2面密着層33が存在しない。これにより、第2面配線部521同士の間で、第2面密着層33の表面を伝った金属の移動によるマイグレーションが生じることを抑制することができる。
(有機層6)
有機層6は、貫通孔23の内部に位置する、絶縁性を有する層である。有機層6の有機材料としては、ポリイミドやエポキシ樹脂などを用いることができる。
有機層6は、貫通孔23の内部に位置する、絶縁性を有する層である。有機層6の有機材料としては、ポリイミドやエポキシ樹脂などを用いることができる。
(貫通電極基板1の製造方法)
以下、貫通電極基板1の製造方法の一例について、図1乃至図10を参照して説明する。
以下、貫通電極基板1の製造方法の一例について、図1乃至図10を参照して説明する。
(貫通孔形成工程)
図3は、本実施形態による貫通電極基板1の製造方法を示す断面図である。まず、透明基板2を準備する。透明基板2を準備した後、図3に示すように、第1表面21から第2表面22まで透明基板2を貫通する貫通孔23を透明基板2に形成する。貫通孔23の形成方法としては、例えば、レーザ照射を用いることができる。レーザとしては、エキシマレーザ、Nd:YAGレーザ、フェムト秒レーザ等を用いることができる。Nd:YAGレーザを採用する場合、波長が1064nmの基本波、波長が532nmの第2高調波、波長が355nmの第3高調波等を用いることができる。
図3は、本実施形態による貫通電極基板1の製造方法を示す断面図である。まず、透明基板2を準備する。透明基板2を準備した後、図3に示すように、第1表面21から第2表面22まで透明基板2を貫通する貫通孔23を透明基板2に形成する。貫通孔23の形成方法としては、例えば、レーザ照射を用いることができる。レーザとしては、エキシマレーザ、Nd:YAGレーザ、フェムト秒レーザ等を用いることができる。Nd:YAGレーザを採用する場合、波長が1064nmの基本波、波長が532nmの第2高調波、波長が355nmの第3高調波等を用いることができる。
また、レーザ照射とウェットエッチングを適宜組み合わせることもできる。具体的には、まず、レーザ照射によって透明基板2のうち貫通孔23が形成されるべき領域に変質層を形成する。続いて、透明基板2をフッ化水素などに浸漬して、変質層をエッチングする。これによって、透明基板2に貫通孔23を形成することができる。
レーザ照射以外にも、透明基板2に研磨材を吹き付けるブラスト処理や、反応性イオンエッチング法、深掘り反応性イオンエッチング法などのドライエッチング法などによって透明基板2に貫通孔23を形成してもよい。
(密着層形成工程)
図4は、図3に続く本実施形態による貫通電極基板1の製造方法を示す断面図である。貫通孔23を形成した後、図4に示すように、貫通孔23の側壁231上への側壁密着層31の形成と、第1表面21上への第1面密着層32の形成と、第2表面22上への第2面密着層33の形成とを行う。密着層31〜33は、例えば、15〜200nmの厚みに形成する。このとき、第1表面21および第2表面22のうち少なくとも一方の表面21、22側の側壁231の一端から他方の表面21、22側に向かうにしたがって少なくとも部分的に厚みが増加するように、側壁密着層31を形成する。このような密着層31〜33の形成は、例えば、ディップコート、スプレーコートまたはスピンコートなどのウェットプロセスで行うことができる。このうち、ディップコートによれば、すべての密着層31〜33を同時に形成することができるので、製造効率を向上させることができる。
図4は、図3に続く本実施形態による貫通電極基板1の製造方法を示す断面図である。貫通孔23を形成した後、図4に示すように、貫通孔23の側壁231上への側壁密着層31の形成と、第1表面21上への第1面密着層32の形成と、第2表面22上への第2面密着層33の形成とを行う。密着層31〜33は、例えば、15〜200nmの厚みに形成する。このとき、第1表面21および第2表面22のうち少なくとも一方の表面21、22側の側壁231の一端から他方の表面21、22側に向かうにしたがって少なくとも部分的に厚みが増加するように、側壁密着層31を形成する。このような密着層31〜33の形成は、例えば、ディップコート、スプレーコートまたはスピンコートなどのウェットプロセスで行うことができる。このうち、ディップコートによれば、すべての密着層31〜33を同時に形成することができるので、製造効率を向上させることができる。
(シード層形成工程)
図5は、図4に続く本実施形態による貫通電極基板1の製造方法を示す断面図である。密着層31〜33を形成した後、図5に示すように、密着層31〜33上にシード層7を形成する。シード層7は、例えば200〜500nmの厚みに形成する。以下、密着層31〜33が形成された透明基板2のことを、単に透明基板2とも呼ぶ。
図5は、図4に続く本実施形態による貫通電極基板1の製造方法を示す断面図である。密着層31〜33を形成した後、図5に示すように、密着層31〜33上にシード層7を形成する。シード層7は、例えば200〜500nmの厚みに形成する。以下、密着層31〜33が形成された透明基板2のことを、単に透明基板2とも呼ぶ。
シード層7の形成においては、先ず、透明基板2を洗浄と、透明基板2の濡れ性を上げるための表面改質とを行う。洗浄および表面改質は、例えば、PH2以下の酸性水溶液またはPH11以上のアルカリ性水溶液を40〜50℃に保持し、当該酸性水浴液またはアルカリ性水溶液中に透明基板2を5〜15分間浸漬することで行うことができる。
洗浄および表面改質を行った後、透明基板2を触媒化する。具体的には、無電解銅めっきの触媒となるPdイオンまたはSn/Pdコロイドを密着層31〜33に吸着させる。触媒化は、例えば、Pdイオンを含有するPH9〜11のアルカリ性水溶液またはSn/Pdコロイドを含有するPH2以下の酸性水溶液を40〜50℃に保持し、当該酸性水浴液またはアルカリ性水溶液中に透明基板2を5〜15分間浸漬することで行うことができる。
触媒化を行った後、密着層31〜33に吸着させたPdイオンのPdへの還元または密着層31〜33に吸着させたSn/PdコロイドにおけるPdの活性化を行う。Pdの還元は、例えば、適当な還元剤を含むPH5〜8の水溶液を50℃に保持し、この水溶液中に透明基板2を1〜5分間浸漬することで行うことができる。Pdの活性化は、例えば、PH2以下の酸性水溶液またはPH11以上のアルカリ性水溶液を50℃に保持し、この水溶液中に透明基板2を1〜5分間浸漬することで行うことができる。
Pdイオンの還元またはPdの活性化を行った後、無電解銅めっきを行う。具体的には、密着層31〜33に吸着されたPdを触媒とし、密着層31〜33上に銅の被膜を形成する。無電解銅めっきは、例えば、銅イオン、水酸化ナトリウムおよびホルマリンを含有するアルカリ性水溶液を30〜40℃に保持し、このアルカリ性水溶液中に透明基板2を5〜30分間浸漬することで行うことができる。
(レジスト層形成工程)
図6は、図5に続く本実施形態による貫通電極基板1の製造方法を示す断面図である。シード層7を形成した後、図6に示すように、貫通電極4、第1面導電層51および第2面導電層52を形成すべき一部の領域を除いて、シード層7上にレジスト層9を形成する。レジスト層9の形成は、例えば、シード層7上にドライフィルムレジストをラミネートし、ラミネートされたドライフィルムレジストを露光および現像することで行うことができる。
図6は、図5に続く本実施形態による貫通電極基板1の製造方法を示す断面図である。シード層7を形成した後、図6に示すように、貫通電極4、第1面導電層51および第2面導電層52を形成すべき一部の領域を除いて、シード層7上にレジスト層9を形成する。レジスト層9の形成は、例えば、シード層7上にドライフィルムレジストをラミネートし、ラミネートされたドライフィルムレジストを露光および現像することで行うことができる。
(めっき層形成工程)
図7は、図6に続く本実施形態による貫通電極基板1の製造方法を示す断面図である。レジスト層9を形成した後、図7に示すように、レジスト層9をマスクとした電解めっき法により、レジスト層9によって覆われていないシード層7上にめっき層8を形成する。めっき層8は、例えば2〜12μmの厚みに形成する。
図7は、図6に続く本実施形態による貫通電極基板1の製造方法を示す断面図である。レジスト層9を形成した後、図7に示すように、レジスト層9をマスクとした電解めっき法により、レジスト層9によって覆われていないシード層7上にめっき層8を形成する。めっき層8は、例えば2〜12μmの厚みに形成する。
(レジスト層除去工程)
図8は、図7に続く本実施形態による貫通電極基板1の製造方法を示す断面図である。めっき層8を形成した後、図8に示すように、透明基板2からレジスト層9を剥離すなわち除去する。レジスト層9は、例えば、アルカリ溶液への浸漬で除去することができる。
図8は、図7に続く本実施形態による貫通電極基板1の製造方法を示す断面図である。めっき層8を形成した後、図8に示すように、透明基板2からレジスト層9を剥離すなわち除去する。レジスト層9は、例えば、アルカリ溶液への浸漬で除去することができる。
(シード層除去工程)
図9は、図8に続く本実施形態による貫通電極基板1の製造方法を示す断面図である。レジスト層9を除去した後、図9に示すように、シード層7のうちレジスト層9が形成されていた部分を除去する。シード層7は、例えば、ウェットエッチングで除去することができる。シード層7を除去することで、貫通電極4と、第1面導電層51と、第2面導電層52とが同時に形成される。
図9は、図8に続く本実施形態による貫通電極基板1の製造方法を示す断面図である。レジスト層9を除去した後、図9に示すように、シード層7のうちレジスト層9が形成されていた部分を除去する。シード層7は、例えば、ウェットエッチングで除去することができる。シード層7を除去することで、貫通電極4と、第1面導電層51と、第2面導電層52とが同時に形成される。
(密着層除去工程)
図10は、図9に続く本実施形態による貫通電極基板1の製造方法を示す断面図である。シード層7を除去した後、図10に示すように、第1面密着層32のうち第1面導電層51で覆われていない部分を除去するとともに、第2面密着層33のうち第2面導電層52で覆われていない部分を除去する。密着層32、33は、例えば、プラズマアッシングやアルカリ浸漬などで除去することができる。
図10は、図9に続く本実施形態による貫通電極基板1の製造方法を示す断面図である。シード層7を除去した後、図10に示すように、第1面密着層32のうち第1面導電層51で覆われていない部分を除去するとともに、第2面密着層33のうち第2面導電層52で覆われていない部分を除去する。密着層32、33は、例えば、プラズマアッシングやアルカリ浸漬などで除去することができる。
(有機層形成工程)
密着層32、33を除去した後、図1に示すように、貫通孔23の内部に有機層6を形成する。具体的には、先ず、有機層6を構成するための樹脂層を含むフィルムを、透明基板2の第1表面21上及び第2表面22上に配置する。次いで、フィルムを加圧することにより、樹脂層を貫通孔23の内部に押し込む。その後、貫通孔23の内部に押し込まれた樹脂層を、樹脂層に光を照射することなどによって硬化させる。また、樹脂層の不要部分を除去する。このようにして、貫通孔23の内部に有機層6を設けることができる。
密着層32、33を除去した後、図1に示すように、貫通孔23の内部に有機層6を形成する。具体的には、先ず、有機層6を構成するための樹脂層を含むフィルムを、透明基板2の第1表面21上及び第2表面22上に配置する。次いで、フィルムを加圧することにより、樹脂層を貫通孔23の内部に押し込む。その後、貫通孔23の内部に押し込まれた樹脂層を、樹脂層に光を照射することなどによって硬化させる。また、樹脂層の不要部分を除去する。このようにして、貫通孔23の内部に有機層6を設けることができる。
(実施例)
以下、第1の実施形態の実施例として、貫通電極基板1の試料に対して実施した観察および電気検査の結果について説明する。
以下、第1の実施形態の実施例として、貫通電極基板1の試料に対して実施した観察および電気検査の結果について説明する。
実施例では、密着層の厚みが互いに異なる試料No.1〜No.7の7つの試料を作製した。各試料の作製にあたっては、先ず、各試料に共通の透明基板2として、厚み450nmの無アルカリガラスに90μmφすなわちアスペクト比:5の貫通孔23を形成した透明基板2を準備した。
透明基板2上への密着層31〜33の形成においては、ポリイミドを主成分とする有機樹脂を、各試料毎にディップコートの有無または速度を変えて異なる厚みに形成した。具体的には、試料No.1については、ディップコートを行わず、密着層31〜33を形成しなかった。その他の試料の密着層31〜33の厚みは、試料No.2については15nm、試料No.3については22nm、試料No.4については98nm、試料No.5については185nm、試料No.6については203nm、試料No.7については210nmとした。
シード層7の形成においては、各試料とも、無電解めっき法によって500nmの厚みを有するようにシード層7を形成した。
シード層7上へのレジスト層9の形成においては、各試料とも、日立化成社製のRY5319をラミネートした後、膜表面から100μm離れた位置にフォトマスクを配置して、プロキシミティアライナにより、超高圧水銀ランプでパターン露光した。パターン露光後、液温30℃、濃度1%の炭酸ナトリウム水溶液中に透明基板2を1分間浸漬して現像を行うことで、レジスト層9の未硬化部分を除去した。
シード層7上へのめっき層8の形成においては、各試料とも、電解銅めっき法によって、レジスト層9で覆われていないシード層7上に5μmの厚みを有するように、めっき層8を形成した。
めっき層8の形成後のレジスト層9の除去においては、各試料とも、濃度3%の水酸化ナトリウム水溶液を用いて3分間のスプレー剥離を行うことで、透明基板2からレジスト層9を剥離した。
レジスト層9の除去後のシード層7の除去においては、各試料とも、銅除去剤であるメック社製SF−5420に透明基板2を1分間浸漬するウェットエッチングを行うことで、シード層7を除去した。
シード層7の除去後の密着層32、33の除去においては、プラズマ照射により、めっき層8で覆われていない配線部間および配線部とパッド部との間の密着層32、33を除去した。
密着層32、33の除去後は、各試料とも、窒素雰囲気下において200℃で30分間のアニール処理を行った。
以上のようにして作製された試料No.1〜No.7に対して、シード層の析出状態の観察と、アニール処理後のシード層の膨張状態の観察と、「JIS K5600 塗料一般試験方法」に規定されているクロスカット試験法によるシード層の剥離状態の観察とを行った。観察には、電子顕微鏡を使用した。また、電気検査として、シード層による電気信号の導通検査を行った。なお、クロスカット試験法は、既述したテープ試験と類似している。クロスカット試験法では、シード層が形成された透明基板の試験面に、カッターで透明基板に達する碁盤目状の切り傷を形成する。そして、碁盤目部分にテープを強く圧着させ、テープの端を45°の角度で一気に引き剥がし、碁盤目部分の状態を標準図と比較して評価する。実施例の観察結果および電気検査結果を以下の表1および図11(a)〜図11(c)に示す。
表1中の“○”は、結果が良好であることを示している。一方、表1中の“×”は、結果が悪いことを示している。また、図11(a)は、試料No.2〜試料No.6に示される本実施形態による貫通電極基板1において、透明基板2上へのシード層7の形成状態を模式的に示す平面図である。図11(b)は、試料No.1に示される第1の比較例による貫通電極基板において、透明基板2上へのシード層7の形成状態を模式的に示す平面図である。図11(c)は、試料No.7に示される第2の比較例による貫通電極基板において、透明基板2上へのシード層7の形成状態を模式的に示す平面図である。
表1および図11(a)に示すように、試料No.2〜No.6においては、透明基板2上にシード層7が万遍なく形成され、アニールにともなうシード層7の膨張も殆ど無いことが確認された。更に、試料No.2〜No.6においては、クロスカット試験によるシード層7の剥離が殆ど無く、また、導通状態が良好であることが確認された。このような試料No.2〜試料No.6の結果は、試料No.2〜試料No.6が適度な厚みの密着層31〜33を有することで、シード層7の密着性を確保しつつアニールの際に密着層31〜33から生じるガスの総量を抑制できることによるものと推測される。
一方、試料No.1においては、表1および図11(b)に示すように、シード層7が形成されずに透明基板2が露出した箇所が確認された。更に、試料No.1においては、クロスカット試験によるシード層7の剥離量が多く、また、導通不良が生じることが確認された。このような試料No.1の結果は、試料No.1が密着層31〜33を有しないことで、シード層7の密着性を確保できないことによるものと推測される。
また、試料No.7においては、表1および図11(c)に示すように、アニールにともなうシード層7の膨張部7aが多数生じることが確認された。更に、試料No.7においては、導通不良が生じることが確認された。このような試料No.7の結果は、試料No.7の密着層31〜33の厚みが過大であることで、アニールの際に密着層31〜33から生じるガスの総量が多いことによるものと推測される。
以上の実施例によれば、密着層31〜33の厚みを15nm以上200nm以下とすることで、シード層7の密着性および電気特性が良好になることが確認された。
以下、本実施形態によってもたらされる作用について説明する。
図2に示したように、本実施形態によれば、側壁密着層31は、第1表面21および第2表面22のうち少なくとも一方の表面21、22側の側壁231の一端側から他方の表面21、22側に向かうにしたがって少なくとも部分的に厚みtが増加する。
もし、側壁密着層31の厚みtが側壁231上において一様である場合、第1面導電層51と貫通電極4との境界部におけるシード層7の屈曲角θ2は、第1面密着層32と側壁密着層31との境界部における第1面密着層32に対する側壁密着層31の屈曲角θ1と殆ど変らない。シード層7の屈曲角θ2が側壁密着層31の屈曲角θ1と殆ど変らないことで、貫通孔23の一端に位置する透明基板2の角部2aを覆う貫通電極4と第1面導電層51との境界部分の中でも、特に熱衝撃等による応力が集中し易いシード層7において応力を十分に緩和することが困難となる。これにより、貫通電極4と第1面導電層51との境界部分におけるクラックの発生を抑制して貫通電極4と第1面導電層51との電気的接続の信頼性を向上させることが困難となる。
これに対して、本実施形態では、図2に示すように、側壁密着層31の厚みtが第1表面21側の側壁231の一端231aから第2表面22側に向かうにしたがって増加している。このような厚みの増加傾向を側壁密着層31が有することで、図2に示すように、第1面導電層51と貫通電極4との境界部におけるシード層7の屈曲角θ2は、第1面密着層32と側壁密着層31との境界部における第1面密着層32に対する側壁密着層31の屈曲角θ1よりも小さくなっている。
シード層7の屈曲角θ2が側壁密着層31の屈曲角θ1よりも小さいことで、貫通孔23の一端に位置する透明基板2の角部2aを覆う貫通電極4と第1面導電層51との境界部分の中でも、特に熱衝撃等による応力が集中し易いシード層7において応力を十分に緩和することが可能となる。
したがって、本実施形態によれば、貫通電極4と第1面導電層51との境界部分におけるクラックの発生を抑制して貫通電極4と第1面導電層51との電気的接続の信頼性を向上させることができる。また、第2表面22側の側壁231の一端から第1表面21側に向かうにしたがって側壁密着層31の厚みtを増加させれば、貫通電極4と第2面導電層52との境界部分におけるクラックの発生を抑制して貫通電極4と第2面導電層52との電気的接続の信頼性を向上させることができる。
また、本実施形態によれば、透明基板2の角部2aが、既述した厚みの増加傾向を有する側壁密着層31によって覆われていることで、透明基板2の角部2aの角度π−θ1よりも、透明基板2の角部2aを覆う密着層の角部3aの角度π−θ2の方が大きくなっている。密着層の角部3aの角度π−θ2が透明基板2の角部2aの角度より大きいことで、密着層の角部3aを覆うシード層7の角部7aの尖鋭度が緩和されている。シード層7の角部7aの尖鋭度が緩和されていることで、透明基板2の角部2a上に直接形成したシード層7上に電解めっき処理を行う場合と比較して、処理中の電荷集中を抑制することができる。これにより、めっき層8の異常析出を抑制することができる。
また、本実施形態によれば、側壁密着層31が既述した厚みの増加傾向を有するため、側壁密着層31の厚みが一様である場合と比較して、密着層の角部3aの尖鋭度が緩和されている。このため、側壁密着層31の厚みが一様である場合と比較して、密着層31、32上への触媒の未着によるめっき不良を抑制することができる。
また、図1に示したように、本実施形態によれば、側壁密着層31と、第1面密着層32と、第2面密着層33とを備えることで、透明基板2と貫通電極4との密着性だけでなく、透明基板2と第1面導電層51および第2面導電層52との密着性も高めることができる。これにより、透明基板2からの貫通電極4および配線部511、521の剥離を同時に抑制することができる。
また、本実施形態によれば、貫通電極4と第1面パッド部512との境界部において、第1面パッド部512に覆われた第1面密着層32は、側壁密着層31に連続している。第1面密着層32が側壁密着層31に連続していることで、透明基板2の中で比較的にめっき不良が起こり易い角部上に位置する第1面パッド部512についても、透明基板2への密着性を可及的に向上させることができる。
また、本実施形態によれば、貫通電極4と第2面パッド部522との境界部において、第2面パッド部522に覆われた第2面密着層33は、側壁密着層31に連続している。第2面密着層33が側壁密着層31に連続していることで、透明基板2の中で比較的にめっき不良が起こり易い角部上に位置する第2面パッド部522についても、透明基板2への密着性を可及的に向上させることができる。
また、本実施形態によれば、隣り合う配線部511、521間に密着層32、33が設けられていないため、隣り合う配線部511、521同士の間でのマイグレーションを抑制することができる。
また、貫通孔23のアスペクト比T/φを3以上33以下とすれば、貫通電極4の配線密度を高めることができるとともに、貫通孔23の内部に貫通電極4を形成するために十分な内径φを確保することができる。
また、密着層31〜33の厚みを15nm以上200nm以下とすれば、貫通孔23のアスペクト比が高い場合においてもシード層7の析出性を向上させることができ、また、加熱工程において密着層31〜33から発生したガスによる貫通電極4および配線部511、521の変形を抑制することができ、電気的特性の悪化を抑制することができる。
なお、密着層31〜33の熱膨張率は、透明基板2の熱膨張率より大きく、シード層7の熱膨張率より小さくてもよい。例えば、透明基板2の材料を熱膨張率が約3〜5ppm/Kの無アルカリガラスとし、シード層7の材料を熱膨張率が約17ppm/Kの銅とする場合、透明基板2の熱膨張率より大きく、シード層7の熱膨張率より小さい熱膨張率を有する密着層31〜33の材料として、ポリイミドを採用することができる。この場合、透明基板2とシード層7との熱膨張率差に起因する透明基板2の熱膨張を、密着層31〜33によって吸収することができるので、シード層7に作用する応力を緩和することができる。これにより、貫通電極4と導電層51、52との境界部分にクラックが生じることを更に有効に抑制でき、貫通電極4と導電層51、52との電気的接続の信頼性を更に向上させることができる。
(第1の変形例)
次に、第1面密着層32および第2面密着層33を省略した第1の変形例について説明する。図12は、本実施形態の第1の変形例による貫通電極基板1において、貫通電極4と第1面導電層51との境界部分を示す拡大断面図である。
次に、第1面密着層32および第2面密着層33を省略した第1の変形例について説明する。図12は、本実施形態の第1の変形例による貫通電極基板1において、貫通電極4と第1面導電層51との境界部分を示す拡大断面図である。
図1では、側壁密着層31、第1面密着層32および第2面密着層33を備えた貫通電極基板1の例について説明した。これに対して、第1の変形例の貫通電極基板1は、図12に示すように、側壁密着層31のみを備えている。
図12に示すように、第1の変形例においても、図2の例と同様に、側壁密着層31が厚みtの増加傾向を有することで、シード層7の屈曲角θ2が、側壁密着層31が厚みtの増加傾向を有しないと仮定した場合のシード層7の屈曲角θ1よりも小さくなっている。
これにより、第1の変形例においても、貫通孔23の一端に位置する透明基板2の角部2aを覆う貫通電極4と第1面導電層51との境界部分の中でも、特に熱衝撃等による応力が集中し易いシード層7において応力を十分に緩和することが可能となる。したがって、第1の変形例においても、貫通電極4と第1面導電層51との境界部分におけるクラックの発生を抑制して貫通電極4と第1面導電層51との電気的接続の信頼性を向上させることができる。同様の作用効果は、第2表面22側の側壁231の一端から第1表面21側に向かうにしたがって側壁密着層31の厚みtを増加させることで、貫通電極4と第2面導電層52との間でも得られる。
(第2の変形例)
次に、透明基板が凸部を有する第2の変形例について説明する。図13は、本実施形態の第2の変形例による貫通電極基板1において、貫通電極4と第1面導電層51との境界部分を示す拡大断面図である。
次に、透明基板が凸部を有する第2の変形例について説明する。図13は、本実施形態の第2の変形例による貫通電極基板1において、貫通電極4と第1面導電層51との境界部分を示す拡大断面図である。
図1では、平坦な第1表面21を有する貫通電極基板1の例について説明した。これに対して、第2の変形例の貫通電極基板1は、図13に示すように、第1表面21から側壁231の端部231aまで突出した第1表面21に交差する方向D12の凸部24を有している。凸部24は、透明基板2を加工して貫通孔23を形成する際に副次的に形成されることもある。図13の例において、凸部24は、第1表面21から、第1表面21に直交する方向D12すなわち厚み方向D1の一方に突出している。凸部24は、面方向D2すなわち貫通孔23の中心方向にも突出していてもよい。
図13に示すように、透明基板2が先鋭な凸部24を有する場合、凸部24が貫通孔23の一端の位置する透明基板2の角部となる。この場合、第1面密着層32と側壁密着層31との境界部における第1面密着層32に対する側壁密着層31の屈曲角θ1は、尖鋭な凸部24が無い場合よりも大きくなる。もし、凸部24上に直接シード層7を形成した場合、シード層7は大きな屈曲角θ1をそのまま反映するため、凸部24が無い場合よりも更に応力が集中し易くなり、クラックの発生がより生じ易くなる。これに対して、第2の変形例の貫通電極基板1は、凸部24上に、図2の例と同様の厚みの増加傾向を有する側壁密着層31を備えている。厚みの増加傾向を有する側壁密着層31を備えることで、図2の例と同様に、シード層7の屈曲角θ2を側壁密着層31の屈曲角θ1よりも小さくすることができる。これにより、クラックがより発生し易い尖鋭な凸部24上に貫通電極4と第1面導電層51との境界部分を形成する場合においても、当該境界部分における応力を十分に緩和して、貫通電極4と第1面導電層51との間での電気的接続の信頼性を向上させることができる。同様の作用効果は、第2表面22側の側壁231の一端から第1表面21側に向かうにしたがって側壁密着層31の厚みtを増加させることで、貫通電極4と第2面導電層52との間でも得られる。
(第3の変形例)
次に、貫通孔の側壁が傾斜している第3の変形例について説明する。図14は、本実施形態の第3の変形例による貫通電極基板1において、貫通電極4と第1面導電層51との境界部分を示す拡大断面図である。図1では、厚み方向D1に沿ってストレートな貫通孔23の側壁231を有する貫通電極基板1の例について説明した。これに対して、第3の変形例の貫通電極基板1は、図14に示すように、第1表面21から第2表面22に向かうにしたがって貫通孔23の中心側に傾斜した側壁231を有する。すなわち、第3の変形例において、貫通孔23の内径は、第1表面21側から第2表面22側に向かって縮小している。
次に、貫通孔の側壁が傾斜している第3の変形例について説明する。図14は、本実施形態の第3の変形例による貫通電極基板1において、貫通電極4と第1面導電層51との境界部分を示す拡大断面図である。図1では、厚み方向D1に沿ってストレートな貫通孔23の側壁231を有する貫通電極基板1の例について説明した。これに対して、第3の変形例の貫通電極基板1は、図14に示すように、第1表面21から第2表面22に向かうにしたがって貫通孔23の中心側に傾斜した側壁231を有する。すなわち、第3の変形例において、貫通孔23の内径は、第1表面21側から第2表面22側に向かって縮小している。
より具体的には、第3の変形例において、貫通孔23の側壁231は、側壁231の端部231aにおいて、第1表面21に対して90°より大きく120°より小さい角度π−θ1すなわち透明基板2の角部2aの角度π−θ1を有している。
第3の変形例によれば、透明基板2の角部2aの角度π−θ1を鈍角にすることで、側壁密着層31の厚みtの増加傾向との相乗効果によって、シード層7の屈曲角θ2を透明基板2の角部2aの角度π−θ1が直角または鋭角の場合よりも小さくすることができる。
これにより、貫通電極4と第1面導電層51との境界部分における応力を更に有効に緩和できるので、貫通電極4と第1面導電層51との電気的接続の信頼性を更に向上させることができる。
これにより、貫通電極4と第1面導電層51との境界部分における応力を更に有効に緩和できるので、貫通電極4と第1面導電層51との電気的接続の信頼性を更に向上させることができる。
(第4の変形例)
図15は、本実施形態の第4の変形例による貫通電極基板1において、貫通電極4と第1面導電層51との境界部分を示す拡大断面図である。図15に示すように、第2の変形例で説明した凸部24と、第3の変形例で説明した側壁231の傾斜とを組み合わせることもできる。
図15は、本実施形態の第4の変形例による貫通電極基板1において、貫通電極4と第1面導電層51との境界部分を示す拡大断面図である。図15に示すように、第2の変形例で説明した凸部24と、第3の変形例で説明した側壁231の傾斜とを組み合わせることもできる。
図15に示すように、第4の変形例において、透明基板2の角部は尖鋭な凸部24であるため、角部24の角度π−θ1は第3の変形例のように鈍角ではない。しかし、第4の変形例では、側壁231の傾斜と側壁密着層31の厚みtの増加傾向とによって、シード層7の屈曲角θ2を十分に小さくすることができる。これにより、図1の例と同様に、貫通電極4と導電層51、52との境界部分における応力を有効に緩和できるので、貫通電極4と導電層51、52との電気的接続の信頼性を向上させることができる。
(第5の変形例)
次に、第5の変形例として、貫通孔23の形状の変形例について説明する。図16(a)は、本実施形態の第2の変形例による貫通電極基板1として、貫通孔23の一変形例を示す断面図である。図16(b)は、図16(a)と異なる貫通孔23の変形例を示す断面図である。図16(c)は、図16(a)および図16(b)と異なる貫通孔23の変形例を示す断面図である。
次に、第5の変形例として、貫通孔23の形状の変形例について説明する。図16(a)は、本実施形態の第2の変形例による貫通電極基板1として、貫通孔23の一変形例を示す断面図である。図16(b)は、図16(a)と異なる貫通孔23の変形例を示す断面図である。図16(c)は、図16(a)および図16(b)と異なる貫通孔23の変形例を示す断面図である。
図1の例において、貫通孔23の側壁231は、厚み方向D1の位置によらず内径が均一の円筒形状を有している。しかしながら、貫通孔23の形状が特に限られることはない。例えば、図16(a)に示すように、貫通孔23の側壁231は、第1表面21および第2表面22の一方から他方に向かうにしたがって内径が漸増するテーパ形状を有していてもよい。図16(a)の例において、側壁231は、第1表面21に対して60°以上90°未満の角度を有していてもよい。第1表面21に対する側壁231の角度を60°以上とすることで、第1表面21側から第2表面22側に向かうにしたがって厚みtが増加する側壁密着層31を形成することで、図2に示したシード層7の屈曲角θ2を、クラックの発生を緩和できる程度に小さくすることができる。これにより、貫通電極4と導電層51、52との電気的接続の信頼性を向上させることができる。
また、図16(b)に示すように、貫通孔23の側壁231は、第1表面21および第2表面22から透明基板2の厚み方向D1の中央部に向かうにしたがって内径が漸減する形状を有していてもよい。図16(b)の例では、第1表面21側において透明基板2の角部2aの角度を鈍角にするだけでなく、第2表面22側においても透明基板2の角部2aの角度を鈍角にすることができる。これにより、第3の変形例の効果に加えて、更に、貫通電極4と第2面導電層52との電気的接続の信頼性を向上させることができる。
また、図16(c)に示すように、貫通孔23の側壁231は、第1表面21および第2表面22から透明基板2の厚み方向D1の中央部に向かうにしたがって内径が漸増する形状を有していてもよい。また、貫通孔23の面方向D2の断面は、円形状に限らず、例えば、多角形状であってもよい。
第5の変形例においても、図1の例と同様に、側壁密着層31と、第1面密着層32と、第2面密着層33とを備えることで、透明基板2からの貫通電極4および配線部511、521の剥離を同時に抑制することができる。
(第6の変形例)
次に、第1面密着層32および第2面密着層33が全面的に形成された第6の変形例について説明する。図17は、本実施形態の第6の変形例による貫通電極基板1を示す断面図である。図1の例において、第1面密着層32は、第1面導電層51に対応するように第1表面21上に部分的に位置し、第2面密着層33は、第2面導電層52に対応するように第2表面22上に部分的に位置している。すなわち、第1面密着層32は、第1面導電層51が存在しない第1表面21上には設けられておらず、第2面密着層33は、第2面導電層52が存在しない第2表面22上には設けられていない。
次に、第1面密着層32および第2面密着層33が全面的に形成された第6の変形例について説明する。図17は、本実施形態の第6の変形例による貫通電極基板1を示す断面図である。図1の例において、第1面密着層32は、第1面導電層51に対応するように第1表面21上に部分的に位置し、第2面密着層33は、第2面導電層52に対応するように第2表面22上に部分的に位置している。すなわち、第1面密着層32は、第1面導電層51が存在しない第1表面21上には設けられておらず、第2面密着層33は、第2面導電層52が存在しない第2表面22上には設けられていない。
これに対して、第6の変形例の第1面密着層32は、図17に示すように、第1表面21上に全面的に位置している。また、第2面密着層33は、第2表面22上に全面的に位置している。
第6の変形例によれば、図10に示した密着層32、33の除去工程が不要となるので、製造工数を削減することができる。
(第7の変形例)
次に、導電層51、52が密着層32、33の側壁を覆う第7の変形例について説明する。図18は、本実施形態の第7の変形例による貫通電極基板1を示す断面図である。
次に、導電層51、52が密着層32、33の側壁を覆う第7の変形例について説明する。図18は、本実施形態の第7の変形例による貫通電極基板1を示す断面図である。
図1の例において、第1面導電層51は、第1面密着層32に対して厚み方向D1の一方すなわち上方にのみ位置し、第2面導電層52は、第2面密着層33に対して厚み方向D1の他方すなわち下方のみに位置していた。
これに対して、第7の変形例の第1面導電層51は、図18に示すように、第1面密着層32に対して厚み方向D1の一方に位置する第1部分51aと、第1面密着層32に対して面方向D2に位置する第2部分51bとを有している。第2部分51bは、第1面密着層32の側壁を覆っている。
また、図18に示すように、第2面導電層52は、第2面密着層33に対して厚み方向D1の他方に位置する第1部分52aと、第2面密着層33に対して面方向D2に位置する第2部分52bとを有している。第2部分52bは、第2面密着層33の側壁を覆っている。
第7の変形例の貫通電極基板1は、密着層31〜33をパターニングした後にシード層7およびめっき層8を形成することによって製造することができる。
第7の変形例によれば、第1面導電層51および第2面導電層52の断面積を増加することができるので、配線抵抗を低減することができる。
第1〜第7の変形例は、これらを適宜組み合わせてもよい。
(製品への適用例)
図19は、上記各態様の貫通電極基板1を適用できる製品の例を示す図である。本開示の実施形態に係る貫通電極基板1は、光学用途の様々な製品に適用できる。例えば、貫通電極基板1は、携帯電話110のカメラ、スマートフォン120のカメラ、デジタルビデオカメラ130、デジタルカメラ140等に搭載できる。
図19は、上記各態様の貫通電極基板1を適用できる製品の例を示す図である。本開示の実施形態に係る貫通電極基板1は、光学用途の様々な製品に適用できる。例えば、貫通電極基板1は、携帯電話110のカメラ、スマートフォン120のカメラ、デジタルビデオカメラ130、デジタルカメラ140等に搭載できる。
本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
1 貫通電極基板
2 透明基板
21 第1表面
22 第2表面
23 貫通孔
31 側壁密着層
32 第1面密着層
4 貫通電極
51 第1面導電層
2 透明基板
21 第1表面
22 第2表面
23 貫通孔
31 側壁密着層
32 第1面密着層
4 貫通電極
51 第1面導電層
Claims (19)
- 第1表面と、前記第1表面の反対側の第2表面とを有し、前記第1表面から前記第2表面まで貫通する貫通孔が設けられた透明基板と、
前記貫通孔の側壁上に位置し、前記第1表面および前記第2表面のうち少なくとも一方の表面側の前記側壁の一端から他方の表面側に向かうにしたがって少なくとも部分的に厚みが増加する第1密着層と、
前記第1密着層上に位置する貫通電極と、
前記少なくとも一方の表面上に少なくとも部分的に位置し、前記側壁の一端上において前記貫通電極に連続する導電層と、を備える、貫通電極基板。 - 前記透明基板は、前記少なくとも一方の表面から前記側壁の一端まで突出した前記少なくとも一方の表面に交差する方向の凸部を有する、請求項1に記載の貫通電極基板。
- 前記側壁は、前記側壁の一端において前記少なくとも一方の表面に対して60°以上120°以下の角度を有する、請求項1または2に記載の貫通電極基板。
- 前記貫通孔の前記第1表面に沿った面方向の寸法に対する前記第1表面に交差する厚み方向の寸法の比であるアスペクト比は、3以上33以下である、請求項1乃至3のいずれか一項に記載の貫通電極基板。
- 前記第1密着層を介した前記透明基板と前記貫通電極との密着性は、前記透明基板と前記貫通電極との直接的な密着性より高い、請求項1乃至4のいずれか一項に記載の貫通電極基板。
- 前記第1密着層は、有機物を含有する、請求項1乃至5のいずれか一項に記載の貫通電極基板。
- 前記第1密着層の厚みは、15nm以上200nm以下である、請求項1乃至6のいずれか一項に記載の貫通電極基板。
- 前記第1密着層と前記貫通電極との間に触媒が存在する、請求項1乃至7のいずれか一項に記載の貫通電極基板。
- 前記貫通電極は、前記第1密着層上に位置する第1導電層と、前記第1導電層上に位置する第2導電層と、を有する、請求項8に記載の貫通電極基板。
- 前記第1導電層と前記第2導電層とは、同一の成分を含有する、請求項9に記載の貫通電極基板。
- 前記少なくとも一方の表面上に少なくとも部分的に位置し、前記側壁の一端上において前記第1密着層に連続する第2密着層を更に備え、
前記導電層は、前記第2密着層上に位置する、請求項1乃至10のいずれか一項に記載の貫通電極基板。 - 前記第2密着層を介した前記透明基板と前記導電層との密着性は、前記透明基板と前記導電層との直接的な密着性より高い、請求項11に記載の貫通電極基板。
- 前記第2密着層は、有機物を含有する、請求項11または12に記載の貫通電極基板。
- 前記第2密着層の厚みは、15nm以上200nm以下である、請求項11乃至13のいずれか一項に記載の貫通電極基板。
- 前記第2密着層と前記導電層との間に触媒が存在する、請求項11乃至14のいずれか一項に記載の貫通電極基板。
- 前記導電層は、前記第2密着層上に位置する第1導電層と、当該第1導電層上に位置する第2導電層と、を有する、請求項11乃至15のいずれか一項に記載の貫通電極基板。
- 前記透明基板は、ガラスを含有する、請求項1乃至16のいずれか一項に記載の貫通電極基板。
- 第1表面と、前記第1表面の反対側の第2表面とを有する透明基板を準備する工程と、
前記透明基板に、前記第1表面から前記第2表面まで貫通する貫通孔を形成する工程と、
前記貫通孔の側壁上に、前記第1表面および前記第2表面のうち少なくとも一方の表面側の前記側壁の一端から他方の表面側に向かうにしたがって少なくとも部分的に厚みが増加するように第1密着層を形成する工程と、
前記第1密着層上に貫通電極を形成する工程と、
前記少なくとも一方の表面上に、前記側壁の一端上において前記貫通電極に連続するように導電層を形成する工程と、を備える、貫通電極基板の製造方法。 - 前記貫通電極を形成する工程は、前記第1密着層上に触媒を付着させる工程と、前記触媒が付着された前記第1密着層上に無電解めっきを行う工程と、を有する、請求項18に記載の貫通電極基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017070253A JP2018174189A (ja) | 2017-03-31 | 2017-03-31 | 貫通電極基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017070253A JP2018174189A (ja) | 2017-03-31 | 2017-03-31 | 貫通電極基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018174189A true JP2018174189A (ja) | 2018-11-08 |
Family
ID=64107760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017070253A Pending JP2018174189A (ja) | 2017-03-31 | 2017-03-31 | 貫通電極基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018174189A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022522392A (ja) * | 2019-03-07 | 2022-04-19 | アブソリックス インコーポレイテッド | パッケージング基板及びこれを含む半導体装置 |
US11967542B2 (en) | 2019-03-12 | 2024-04-23 | Absolics Inc. | Packaging substrate, and semiconductor device comprising same |
US11981501B2 (en) | 2019-03-12 | 2024-05-14 | Absolics Inc. | Loading cassette for substrate including glass and substrate loading method to which same is applied |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0679486A (ja) * | 1992-08-25 | 1994-03-22 | Rohm Co Ltd | インクジェットヘッドの加工方法 |
JP2003201147A (ja) * | 2001-12-28 | 2003-07-15 | Matsushita Electric Ind Co Ltd | ガラスの精密孔あけ方法、光ファイバーコネクタ用フェルールの製造方法および磁気ディスクガラス基板の製造方法 |
JP2003347700A (ja) * | 2002-05-29 | 2003-12-05 | Nec Kansai Ltd | 配線基板 |
JP2015095590A (ja) * | 2013-11-13 | 2015-05-18 | 大日本印刷株式会社 | 貫通電極基板の製造方法、貫通電極基板、および半導体装置 |
JP2016046267A (ja) * | 2014-08-19 | 2016-04-04 | 凸版印刷株式会社 | 配線基板及びその製造方法、並びに半導体装置及びその製造方法 |
-
2017
- 2017-03-31 JP JP2017070253A patent/JP2018174189A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0679486A (ja) * | 1992-08-25 | 1994-03-22 | Rohm Co Ltd | インクジェットヘッドの加工方法 |
JP2003201147A (ja) * | 2001-12-28 | 2003-07-15 | Matsushita Electric Ind Co Ltd | ガラスの精密孔あけ方法、光ファイバーコネクタ用フェルールの製造方法および磁気ディスクガラス基板の製造方法 |
JP2003347700A (ja) * | 2002-05-29 | 2003-12-05 | Nec Kansai Ltd | 配線基板 |
JP2015095590A (ja) * | 2013-11-13 | 2015-05-18 | 大日本印刷株式会社 | 貫通電極基板の製造方法、貫通電極基板、および半導体装置 |
JP2016046267A (ja) * | 2014-08-19 | 2016-04-04 | 凸版印刷株式会社 | 配線基板及びその製造方法、並びに半導体装置及びその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022522392A (ja) * | 2019-03-07 | 2022-04-19 | アブソリックス インコーポレイテッド | パッケージング基板及びこれを含む半導体装置 |
JP7433318B2 (ja) | 2019-03-07 | 2024-02-19 | アブソリックス インコーポレイテッド | パッケージング基板及びこれを含む半導体装置 |
US11967542B2 (en) | 2019-03-12 | 2024-04-23 | Absolics Inc. | Packaging substrate, and semiconductor device comprising same |
US11981501B2 (en) | 2019-03-12 | 2024-05-14 | Absolics Inc. | Loading cassette for substrate including glass and substrate loading method to which same is applied |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7121918B2 (ja) | 蒸着マスク装置及び蒸着マスク装置の製造方法 | |
TWI291221B (en) | Printed circuit board, flip chip ball grid array board and method of fabricating the same | |
JP6889855B2 (ja) | 貫通電極基板およびその製造方法 | |
JP4996653B2 (ja) | 成形回路部品の製造方法 | |
JP7171059B2 (ja) | 電子部品の製造方法 | |
JP2018174189A (ja) | 貫通電極基板およびその製造方法 | |
JP5350138B2 (ja) | 電気回路の製造方法、及びその方法により得られる電気回路基板 | |
JP2018157051A (ja) | バンプ付き配線基板の製造方法 | |
KR20170123238A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
JP2006278950A (ja) | プリント配線板およびその製造方法 | |
TW201410085A (zh) | 製造具充金屬之通路的陶瓷基材的陶瓷電路板的方法 | |
JP2014122384A (ja) | 蒸着マスクの製造方法及び蒸着マスク | |
TW202211739A (zh) | 印刷電路板的製造方法 | |
JP6810908B2 (ja) | 導電基板およびその製造方法 | |
JP6691835B2 (ja) | 半導体パッケージの製造方法 | |
JP2006199027A (ja) | 孔版印刷用のマスク及びその製造方法 | |
JP2016119396A (ja) | レジストパターンの製造方法、配線パターンの製造方法及び配線基板 | |
JP2018174194A (ja) | 貫通電極基板およびその製造方法 | |
CN107920427A (zh) | 电路板的金属连接结构的制备方法和印刷电路板 | |
JP2007214338A (ja) | 片面ポリイミド配線基板の製造方法 | |
KR20170123241A (ko) | 반도체 패키지의 제조 방법 | |
TW201241236A (en) | Process for etching a recessed structure filled with tin or a tin alloy | |
JP2006186059A (ja) | 多層プリント配線板及びその製造方法 | |
TWI722290B (zh) | 配線用基板之製造方法 | |
JP2018174051A (ja) | 導電基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201127 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210521 |