JPH1145961A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH1145961A
JPH1145961A JP10144899A JP14489998A JPH1145961A JP H1145961 A JPH1145961 A JP H1145961A JP 10144899 A JP10144899 A JP 10144899A JP 14489998 A JP14489998 A JP 14489998A JP H1145961 A JPH1145961 A JP H1145961A
Authority
JP
Japan
Prior art keywords
hole
resin mold
semiconductor device
circuit board
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10144899A
Other languages
English (en)
Inventor
Shuichi Marumo
修一 丸茂
Tadashi Komiyama
忠 込山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP10144899A priority Critical patent/JPH1145961A/ja
Publication of JPH1145961A publication Critical patent/JPH1145961A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15151Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15158Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159Side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/183Connection portion, e.g. seal
    • H01L2924/18301Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体装置を構成する回路基板と、樹脂モー
ルドとの間に生じる剥離の発生を防ぎ、水分侵入による
ICチップのパッド電極の腐食を防止する。 【解決手段】 樹脂モールド28と接する回路基板12
の一部に穴部30を形成する。この穴部30が樹脂モー
ルド28と回路基板12との間でアンカーホールの役割
を果たす。この穴部30の形成は、回路基板12を製造
する際にボール盤によるドリル加工で行なう。また穴部
30の数を複数にして、複数の穴部30全てによって応
力を受ける事も重要である。また配線パターンの配置に
より、穴部30の形成可能な領域が限定されてしまう場
合には、穴部30を矩形としてもよい。さらに1つの穴
部30を形成したら、ドリルと回路基板12を相対的に
水平方向にずらして、溝を形成してもよい。さらに穴部
30を設け、そこにアンカ部材を挿入して固定してもよ
い。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置に係り、
特にBGA(Ball Grid Array)に代表
されるような、回路基板の片側に樹脂モールドが形成さ
れる半導体装置の構造に関する。
【0002】
【従来の技術】図6は、ICチップをいわゆるBGAと
呼ばれるエリアアレイ型のパッケージに組み立てた場合
の一般的構造を示す説明図である。同図に示すようなパ
ッケージでは、ICチップ1を回路基板2上にエポキシ
系接着剤などで固定し、ICチップ上のパッド電極3と
回路基板のリード端子4を金属細線5で接続し、しかる
後にこれらを樹脂モールド6で封止している。またIC
チップ搭載面と反対側に設けられた外部電極である半田
球7は、リード端子4と図示しないスルーホールとで接
続されている。
【0003】
【発明が解決しようとする課題】しかし図6に示したパ
ッケージの構造では、回路基板2と樹脂モールド6との
接合が十分であるとはいえず、本半導体装置の半田球7
に赤外線などの熱を加えて実装する際(リフロー工程の
際)に、回路基板2と樹脂モールド6との熱膨張係数の
差に起因する反りが生じて剥離を誘発するおそれがあっ
た。
【0004】また回路基板2と、当該回路基板2上に配
置されるICチップ1との熱膨張係数は大きく異なって
いる。このためICチップ1に接触する樹脂モールド6
が、前記熱膨張係数の差に起因するストレスを受け、回
路基板2と樹脂モールド6との間に剥離が生じるおそれ
もあった。
【0005】そしてこれらの剥離により水分が樹脂モー
ルド6の内側、すなわちICチップへと侵入し、パッド
電極3を腐食させる可能性があった。
【0006】本発明は上記従来の問題点に着目し、回路
基板と樹脂モールドとの接合強度を向上させ、回路基板
と樹脂モールドとの間に剥離が生じにくい半導体装置を
提供することを目的とする。
【0007】
【課題を解決するための手段】本発明は、回路基板に穴
部を設け、この穴部に樹脂モールドを充填させたり、あ
るいは回路基板側を突出させ樹脂モールド側とのアンカ
リングを行えば、回路基板と樹脂モールドとの接合強度
を向上させることができるという知見に基づいてなされ
たものである。
【0008】すなわち請求項1に係る半導体装置におい
ては、回路基板の片面にICチップを配置するととも
に、このICチップを前記回路基板と樹脂モールドとで
封止した半導体装置であって、前記回路基板における前
記樹脂モールドとの接触範囲に穴部を設け、この穴部に
前記樹脂モールドを充填したことを特徴としている。請
求項1に記載の半導体装置によれば、当該半導体装置に
加熱等が施されると、回路基板と樹脂モールドとの間に
は、せん断方向や離反方向にストレスが加わる。
【0009】しかし回路基板に設けた穴部に樹脂モール
ドが充填されているので、両者は凹凸で噛み合い、せん
断方向や離反方向のストレスに対してアンカリングをな
す。このため回路基板自体を樹脂モールドで内包せずと
も(回路基板の片側のみに樹脂モールドが形成された形
態で)、回路基板と樹脂モールドとの間の接合強度を向
上させることができる。
【0010】請求項2に記載の半導体装置においては、
前記穴部は、貫通穴であることを特徴としている。請求
項2に記載の半導体装置によれば、穴部深さを最大限に
することができ、穴部と樹脂モールドとの嵌合度合いを
大きくすることができる。また回路基板の制作時におい
て、当該回路基板に存在するスルーホールの加工の際、
穴部も同時に加工することができるので制作工程の共通
化を図ることができる(穴あけ加工→洗浄等)。さらに
制作時においては樹脂モールドを射出する工程がある
が、この工程の前段階でソルダーレジストもしくはシー
ル等の部材で貫通穴の底部を形成しておけば、回路基板
の背面側(半田ボール側)より樹脂モールドが突出する
のを防止することができる。
【0011】請求項3に記載の半導体装置においては、
前記穴部の側面に突起が形成されていることを特徴とし
ている。請求項3に記載の半導体装置によれば、当該半
導体装置に回路基板と樹脂モールドとを離反させるよう
な力が加わっても、穴部の側面に設けた突起が抜け止め
用としてこの力を受けるので、回路基板と樹脂モールド
とが離反するのを防止することができる。
【0012】請求項4に記載の半導体装置においては、
前記穴部の側面に前記モールド抜け止め用の斜面部が形
成されていることを特徴としている。請求項4に記載の
半導体装置によれば、当該半導体装置に回路基板と樹脂
モールドとを離反させるような力が加わっても、斜面部
によりICチップ側の開口が狭くなっていることから穴
部に充填されたえ樹脂モールドは前記穴部より抜けるこ
とがない。このため回路基板と樹脂モールドとが離反す
るのを防止することができる。
【0013】請求項5に記載の半導体装置においては、
前記穴部は、前記ICチップから引き出される配線パタ
ーンとクロスすることを特徴としている。請求項5に記
載の半導体装置によれば、穴部の位置をパターン幅の狭
い領域、すなわち配線パターンが密集するICチップの
近傍に設置することができる。このため回路基板とIC
との間に熱的ストレス等が発生しても、このストレスを
IC近傍で受けることができるので回路基板と樹脂モー
ルドとに加わる影響を小さくすることができる。
【0014】請求項6に記載の半導体装置においては、
前記穴部は、前記配線パターンの幅内に位置することを
特徴としている。請求項6に記載の半導体装置によれ
ば、電源ラインやGNDライン等の幅広い配線パターン
内にも穴部を配置させることができ、穴部の位置を配線
パターンが密集するICチップの近傍に設置することが
できる。このため回路基板とICとの間に熱的ストレス
等が発生しても、このストレスをIC近傍で受けること
ができるので回路基板と樹脂モールドとに加わる影響を
小さくすることができる。
【0015】請求項7に記載の半導体装置においては、
前記穴部は、円形に形成されていることを特徴としてい
る。請求項7に記載の半導体装置によれば、穴部は、回
路基板と樹脂モールドとの間に生じるストレスを方向性
無く、すなわちどの方向からでも均一に受け止めること
ができる。
【0016】請求項8に記載の半導体装置においては、
前記穴部は、異形に形成されていることを特徴としてい
る。請求項8に記載の半導体装置によれば、穴部をIC
チップから引き出される配線パターンを避けた形状とし
たり、あるいは配線パターンに倣うような形状としたり
することができ、穴部の面積を確保することができる。
【0017】請求項9に記載の半導体装置においては、
前記穴部は、前記樹脂モールドとの接触範囲の外周に沿
って配置されていることを特徴としている。請求項9に
記載の半導体装置によれば、回路基板と樹脂モールドと
の熱膨張係数の違いにより生じるせん断力は、ICチッ
プから離れるほど大きく、すなわち樹脂モールドの縁辺
で最大になる。このため樹脂モールドの接触範囲の外側
に沿って穴部を配置すれば数少ない穴部の形成でせん断
力を受けることができる。
【0018】請求項10に記載の半導体装置において
は、前記穴部にアンカ部材を設け、当該アンカ部材にて
前記樹脂モールドにくさびを刺すことを特徴としてい
る。請求項10に記載の半導体装置によれば、樹脂モー
ルド側に突きだしたアンカ部材もせん断方向や離反方向
のストレスに対してアンカリングをなす。このため回路
基板と樹脂モールドとの接合強度をより向上させること
ができる。
【0019】請求項11に記載の半導体装置において
は、前記穴部は複数設けられていることを特徴としてい
る。請求項11に記載の半導体装置によれば、ICチッ
プの周囲に均等に穴部を配置させることが可能になると
ともに、ストレスが加わる方向には多数の穴部を配置さ
せることが可能となり、回路基板と樹脂モールドとの剥
離を抑えることができる。
【0020】
【発明の実態の形態】以下に本発明に係る半導体装置に
好適な具体的実施の形態を、図面を参照して詳細に説明
する。
【0021】図1は本実施の形態に係る半導体装置の断
面を示した説明図である。同図(1)に示すように、半
導体装置10では、回路基板12の片面側に図示しない
接着層を介してICチップ14が搭載されている。ここ
で回路基板12は、例えばガラス・エポキシ樹脂銅張積
層板のような有機系基材から構成されている。
【0022】回路基板12におけるICチップ14の搭
載面には、リード端子16と、このリード端子16から
引き出される配線パターン18(図4参照)とが設けら
れている。そして当該配線パターンの他端側は、図示し
ないスルーホールを介して回路基板12の裏面側(IC
チップ14搭載面の裏側)に設けられた半田球20へと
接続されている。
【0023】一方、ICチップ14の上面22にはパッ
ド電極24が多数形成されており、このパッド電極24
と、前述したリード端子16とを金属細線26で接続す
ることにより、パッド電極24と半田球20との導通を
図るようにしている。
【0024】そしてこのように導通が図られたICチッ
プ14の周囲に樹脂モールド28を充填させ、当該IC
チップ14を回路基板12と樹脂モールド28とで封止
し、これを保護するようにしている。このような構成か
らなる半導体装置10は、一般的にBGA(Ball
Grid Array)と呼ばれ、半田球20の配置密
度を上げられ多電極化に対応できるとともに、その実装
面積が回路基板12の面積を越えないことから、高密度
実装用の部品としてよく使用されている。
【0025】このような構成を持つ半導体装置10にお
いて、回路基板12のICチップ14搭載位置の周囲に
は、複数の穴部30が形成されている。当該穴部30の
形状は、半田球20側の開口が大径になる円錐形状(逆
テーパ形状)となっており、この穴部30に内側に樹脂
モールド28が充填された形態となっている。
【0026】同図(2)は、同図(1)の要部拡大図を
示す。同図(2)に示すように、穴部30における底部
(半田球20の配置側)32には、ソルダーレジスト3
4が形成され、射出された樹脂モールド28が穴部30
を通過し、半田球20側へと突出するのを防止するよう
にしている。
【0027】すなわち穴部30は以下の手順によって形
成される。
【0028】半導体装置10の製造工程には、回路基板
12にスルーホールを形成する行程がある。このスルー
ホールは、ドリルによる穴あけ加工によって形成される
が、このスルーホールの形成と同時に専用のドリルを用
い、逆テーパのついた貫通穴を形成しておく。このよう
にスルーホールと穴部30とを同時に加工することによ
り次段の洗浄工程等も共通化が図れ、製造工程の複雑化
を回避することができる。そして洗浄工程等を経由した
後、底部32にソルダーレジスト34を形成させ、その
後ICチップ14側より樹脂モールド28を射出する。
なお本実施の形態では、底部32にソルダーレジスト3
4を形成することで樹脂モールド28が穴部30を通過
し、半田球20側へと突出するのを防止するようにした
が、この形態にこだわる必要もなく例えば、ソルダーレ
ジスト34の代わりにシール等を底部32に貼り付け、
樹脂モールド28の半田球20側への突出を防止するよ
うにしてもよい。また底部32に形成するソルダーレジ
スト34あるいはシール類の厚みは、半田球20の径に
対して十分薄く設定され(図中t寸法を参照)、半導体
装置10の実装を妨げないようにしている。
【0029】こうした穴部30は、樹脂モールド28に
充填範囲の内側に複数設けられる。図2は、半導体装置
10の部品配置を示した状態説明図を示す。同図に示す
ように穴部30は、樹脂モールド28の充填範囲の四隅
に配置される。
【0030】このように構成された半導体装置10を加
熱し、当該半導体装置10が熱的ストレスを受ける状態
を説明する。
【0031】上述した半導体装置10は、プリント回路
基板への実装を行うため、当該プリント基板とともにリ
フロー行程へと投入される。しかし半導体装置10にお
いては、リフロー行程により加熱されると、回路基板1
2の熱膨張係数(およそ15×10−6/℃)と樹脂モ
ールド28の熱膨張係数(およそ70×10−6/℃)
の差によりそりが生じ、両方の材料の間に剥離を誘発し
ようとする力が生ずる。しかし回路基板12には穴部3
0が設けられているとともに、当該穴部30には樹脂モ
ールド28が充填されている。このため穴部30と樹脂
モールド28とは、凹凸で噛み合い、せん断方向や離反
方向のストレスに対してアンカリングをなす。よって回
路基板12と樹脂モールド2との間の接合強度を向上さ
せることができ、両者の間に剥離が生じるのを防止する
ことができる。
【0032】なお穴部30が形成されていない半導体装
置の場合、赤外線などによる加熱の後で、プレッシャー
クッカーテスト(Pressure Cooker Test)によって半導
体装置を高温高湿高圧の条件下で吸湿させると、水分が
回路基板12と樹脂モールド28との間に生じた剥離部
分を通して侵入し、パッド電極24に至ってこれを腐食
させ、半導体装置を故障に至らしめることがある。
【0033】しかし、穴部30の形成により回路基板1
2と樹脂モールド28との接合強度が強化された半導体
装置10においては、このような腐食の故障を免れる事
が可能であり、半導体装置10の信頼性を向上させるこ
とができる。
【0034】ところでこの穴部30の形成は、リフロー
行程に代表されるような半導体装置10に加わる赤外線
などによる熱的ストレスに対して有効なばかりではな
い。樹脂モールド28が形成された後、赤外線などによ
る実装迄の間のプロセスで、半導体装置10を取り扱う
場合(製造装置の中での搬送,検査中の取り扱い,梱包
時の取り扱い,輸送時の取り扱い)に受ける不慮の機械
的ストレスに対しても同様の効果を有するのである。
【0035】また回路基板12と樹脂モールド28との
熱膨張係数の違いにより生じるせん断力は、ICチップ
14から離れるほど大きく、すなわち樹脂モールド28
の充填領域で最大になる。しかし前述したように穴部3
0は樹脂モールド28の充填領域の四隅に配置されてい
ることから、この最大となるせん断力を受け止めること
ができ、回路基板12と樹脂モールド28との間に剥離
が生じるのを防止することができる。そして樹脂モール
ド28の充填領域に沿って穴部30を配置すれば数少な
い穴部30の形成でせん断力を受けることができる。
【0036】ところでこの穴部30に加わる応力が当該
穴部30に充填された樹脂モールド28のせん断強度を
越えてしまう場合には、穴部30に充填された樹脂モー
ルド28が破断し、所定の剥離防止の働きを示さなくな
ってしまう。
【0037】この様な問題を防止するために、穴部30
の数を複数にして、複数の穴部30全てによって応力を
受ける事が重要である。なぜなら、回路基板12と樹脂
モールド28の界面に働く水平方向(せん断方向)の力
に対しては、個々の穴部30の平面図における面積の総
和でこの力を受ける事になるからである(材料力学の
式,剪断応力=(力)/(断面積)による)。
【0038】このように、穴部30を何箇所に形成する
かは、当該穴部30の水平方向の力に対するせん断強度
から決められるのである。また前述したように、個々の
穴部30の平面図における面積の総和が重要になるの
で、穴部30の数を余り多くできない場合には、個々の
穴部30の穴径を大きくして面積の総和を所定の値に保
つようにすればよい。
【0039】複数の穴部30を形成する場合、ドリルで
1つ1つ加工するのが基本だが、能率を重視する場合、
多軸ボール盤を用いて、複数のドリルで加工すれば加工
時間の短縮に役立つものである。
【0040】穴部30の数は必要最低限に設けるのが望
ましいが、例えばゴルフボールに設けられたディンプル
のように一面に許す限り設ければ耐剥離の安全係数を向
上させる事もできる。但し、コストと回路基板12の強
度の許す範囲という事になる。
【0041】また穴部30はドリル加工が基本であるか
ら、円形が標準となる。そしてドリル径≒穴径が最も単
純な方法である。この考え方によれば、必要な穴部30
の径とほぼ等しい径のドリルを選択するだけで十分であ
る。しかし、穴部30の径が大きく、適切なドリルが無
い場合には、ドリルの軸と回路基板12を相対的に移動
させてドリル径より大きな穴部30を形成する事が可能
である。多軸のボール盤を用いれば、同時に複数のドリ
ル径より大きな穴部30の径を得られることは、ここで
も同じである。
【0042】ところで回路基板12とICチップ14と
は熱膨張係数が著しく異なる。このため半導体装置10
が加熱されるとICチップ14周囲の樹脂モールド28
に熱的ストレスが加わり、回路基板12と樹脂モールド
28との間が離反する可能性がある。しかしこのような
おそれがある場合には、ICチップ14の近傍に穴部3
0を設けることが効果的である。
【0043】ICチップ14の角部(四隅)近傍に穴部
30を形成すれば、回路基板12とICチップ14との
間に生じるストレスを当該ICチップ14の近傍で受け
ることができる。このためストレスによる影響がICチ
ップ14の周囲に伝達されず回路基板と樹脂モールドと
の間に剥離が生じるのを防止することができる。
【0044】ところでICチップ14の周囲には配線パ
ターン18が密集している。この領域に穴部30を配置
するには以下の形態を用いるようにすればよい。図3
は、穴部30と配線パターン18との関係を示す説明図
である。同図(1)に示すように、配線パターン18と
穴部30とを交錯させたり、あるいは同図(2)に示す
ように、配線パターン18の幅内に穴部30を位置させ
ればよい。このように穴部30と配線パターン18との
位置関係を設定すれば、ICチップ14の近傍に穴部3
0を配置させることができる。
【0045】また同図(3)に示すように穴部30の形
状を異形とすれば、配線パターン18の形状を避けた形
状としたり、あるいは配線パターン18の方向に沿った
形状にすることができる。このため穴径30の面積を大
きくすることができ、数少ない穴部30で熱的ストレス
を受けることができる。なお穴部30の形状を矩形とす
れば、穴部30を円形とするよりも一層面積を大きく取
れる事が多い。穴部30を矩形としたときの加工法は、
ドリル径より大きな円形の穴部30の径を得る際と同様
であり、ドリルの軸と回路基板12を相対的に移動させ
て形成すればよい。
【0046】また穴部30の断面形状は、半田球20側
の開口が大径になる円錐形状(逆テーパ形状)にこだわ
ることもなく、回路基板12と樹脂モールド28との接
合強度の向上を図ることができれば、他の形態を用いて
もよい。図4は穴部30の他の応用例を示した断面図で
ある。同図(1)に示すように穴部30をストレートの
貫通穴とすれば、製造時にスルーホールを形成するドリ
ルを共用化することができる。また同図(2)に示すよ
うに穴部30の側面に突起36を形成すれば、突起36
と樹脂モールド28とが凹凸にかみ合い、回路基板12
と樹脂モールド28との接合強度を向上させることがで
きる。
【0047】また同図(3)に示すように穴部30の代
わりにアリ溝38を回路基板12に形成するようにして
も同様の効果を得ることができる。すなわち、回路基板
12と樹脂モールド28の界面に生ずる水平方向の力に
対して、アリ溝38の平面図における面積でこの力を受
けるからである。穴部30の強度を向上させる場合と同
様、アリ溝38の強度向上の際も、当該アリ溝38を複
数形成する事がよい。
【0048】当然、1つ1つのアリ溝38の平面図上で
の面積の総和が重要なので、面積の小さなアリ溝38を
数多く形成しても、面積の大きなアリ溝38を数少なく
形成してもほぼ同様の効果が得られる。回路基板12上
の空きスペースとの兼ね合いで決めればよい。なおアリ
溝38の製造は側面台形型のカッタを回路基板12に対
し移動させればよい。
【0049】穴部30同様、溝部38も回路基板12
の、ICチップ14から遠い領域に設ける方が効果があ
る。
【0050】また特殊な例として、穴部30を設け、そ
こに棒部を挿入して固定しても同様の効果が得られる。
【0051】図5は穴部30にアンカ部材を嵌合させ、
当該アンカ部材にて樹脂モールド28にくさびを打ち込
んだ形態を示す。アンカ部材40としては、金属(42
アロイ,銅系など)が強度的に望ましい。また穴部30
へのアンカ部材40の固定方法としては、接着剤による
もの、穴部30に雌ねじ、棒部に雄ねじを形成するもの
などが有効である。
【0052】更に、穴部30は貫通穴として、回路基板
12の下側からボルト42を挿入し、上側からナット4
4をねじ込んで固定する方法もある。これは強度的に非
常に高い構造が得られる。
【0053】また図示しないが、回路基板12のICチ
ップ14搭載領域の全体を開口部とし、ICチップ1が
その開口部内に収納されることで、回路基板12の周囲
にICチップ14を囲むように突起部が設けられてもよ
い。
【0054】
【発明の効果】以上説明したように本発明によれば、回
路基板の片面にICチップを配置するとともに、このI
Cチップを前記回路基板と樹脂モールドとで封止した半
導体装置であって、前記回路基板における前記樹脂モー
ルドとの接触範囲に穴部を設け、この穴部に前記樹脂モ
ールドを充填したことから、第1に回路基板と樹脂モー
ルドとの間に生ずる熱応力によって誘発されやすい両材
料間の剥離を防止することが可能になり、剥離部からI
Cチップに向かって水分が侵入しパッド電極を腐食させ
て半導体装置自体を故障させてしまうという深刻な問題
を解決することができる。
【0055】第2に、半導体装置取り扱い中に加わる不
慮の機械的ストレスに対しても、熱ストレスの場合と同
様に、剥離の発生を防止することができる。
【図面の簡単な説明】
【図1】本実施の形態に係る半導体装置の断面を示した
説明図である。
【図2】穴部30の各種応用例を示した要部拡大図であ
る。
【図3】穴部30と配線パターン18との関係を示す説
明図である。
【図4】穴部30の他の応用例を示した断面図である。
【図5】穴部30にアンカ部材を嵌合させ、当該アンカ
部材にて樹脂モールド28にくさびを打ち込んだ形態を
示す。
【図6】ICチップをいわゆるBGAと呼ばれるエリア
アレイ型のパッケージに組み立てた場合の一般的構造を
示す説明図である。
【符号の説明】
1 ICチップ 2 回路基板 3 パッド電極 4 リード電極 5 金属細線 6 樹脂モールド 7 半田球 10 半導体装置 12 回路基板 14 ICチップ 16 リード端子 18 配線パターン 20 半田球 22 上面 24 パッド電極 26 金属細線 28 樹脂モールド 30 穴部 32 底部 34 ソルダーレジスト 36 突起 38 アリ溝 40 アンカ部材 42 ボルト 44 ナット

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 回路基板の片面にICチップを配置する
    とともに、このICチップを前記回路基板と樹脂モール
    ドとで封止した半導体装置であって、前記回路基板にお
    ける前記樹脂モールドとの接触範囲に穴部を設け、この
    穴部に前記樹脂モールドを充填したことを特徴とする半
    導体装置。
  2. 【請求項2】 前記穴部は、貫通穴であることを特徴と
    する請求項1に記載の半導体装置。
  3. 【請求項3】 前記穴部の側面に突起が形成されている
    ことを特徴とする請求項1または請求項2に記載の半導
    体装置。
  4. 【請求項4】 前記穴部の側面に前記モールド抜け止め
    用の斜面部が形成されていることを特徴とする請求項1
    または請求項2に記載の半導体装置。
  5. 【請求項5】 前記穴部は、前記ICチップから引き出
    される配線パターンとクロスすることを特徴とする請求
    項1乃至請求項3のいずれかに記載の半導体装置。
  6. 【請求項6】 前記穴部は、前記配線パターンの幅内に
    位置することを特徴とする請求項1乃至請求項3のいず
    れかに記載の半導体装置。
  7. 【請求項7】 前記穴部は、円形に形成されていること
    を特徴とする請求項1乃至請求項4のいずれかに記載の
    半導体装置。
  8. 【請求項8】 前記穴部は、異形に形成されていること
    を特徴とする請求項1乃至請求項4のいずれかに記載の
    半導体装置。
  9. 【請求項9】 前記穴部は、前記樹脂モールドとの接触
    範囲の外周に沿って配置されていることを特徴とする請
    求項1乃至請求項6のいずれかに記載の半導体装置。
  10. 【請求項10】前記穴部にアンカ部材を設け、当該アン
    カ部材にて前記樹脂モールドにくさびを刺すことを特徴
    とする請求項1乃至請求項7のいずれかに記載の半導体
    装置。
  11. 【請求項11】前記穴部は複数設けられていることを特
    徴とする請求項1乃至請求項8のいずれかに記載の半導
    体装置。
JP10144899A 1997-05-26 1998-05-26 半導体装置 Withdrawn JPH1145961A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10144899A JPH1145961A (ja) 1997-05-26 1998-05-26 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-135370 1997-05-26
JP13537097 1997-05-26
JP10144899A JPH1145961A (ja) 1997-05-26 1998-05-26 半導体装置

Publications (1)

Publication Number Publication Date
JPH1145961A true JPH1145961A (ja) 1999-02-16

Family

ID=26469229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10144899A Withdrawn JPH1145961A (ja) 1997-05-26 1998-05-26 半導体装置

Country Status (1)

Country Link
JP (1) JPH1145961A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092464A (ja) * 2001-09-17 2003-03-28 Nec Corp 回路基板、半導体パッケージの実装構造および半導体パッケージの実装方法
JP2008147270A (ja) * 2006-12-07 2008-06-26 Nichia Chem Ind Ltd 発光装置及びその製造方法
JP2009117469A (ja) * 2007-11-02 2009-05-28 Asmo Co Ltd 樹脂封止型電子部品装置
JP2010103420A (ja) * 2008-10-27 2010-05-06 Nec Tokin Corp 固体電解コンデンサ
JP2010219346A (ja) * 2009-03-17 2010-09-30 Toshiba Corp プリント回路板及びプリント回路板を備えた電子機器
US7888869B2 (en) 2005-12-02 2011-02-15 Nichia Corporation Light emitting device
JP2016225361A (ja) * 2015-05-27 2016-12-28 京セラ株式会社 電子部品搭載用基板、電子装置および電子モジュール
JP2018174188A (ja) * 2017-03-31 2018-11-08 大日本印刷株式会社 導電基板およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092464A (ja) * 2001-09-17 2003-03-28 Nec Corp 回路基板、半導体パッケージの実装構造および半導体パッケージの実装方法
US7888869B2 (en) 2005-12-02 2011-02-15 Nichia Corporation Light emitting device
JP2008147270A (ja) * 2006-12-07 2008-06-26 Nichia Chem Ind Ltd 発光装置及びその製造方法
JP2009117469A (ja) * 2007-11-02 2009-05-28 Asmo Co Ltd 樹脂封止型電子部品装置
JP2010103420A (ja) * 2008-10-27 2010-05-06 Nec Tokin Corp 固体電解コンデンサ
JP2010219346A (ja) * 2009-03-17 2010-09-30 Toshiba Corp プリント回路板及びプリント回路板を備えた電子機器
JP2016225361A (ja) * 2015-05-27 2016-12-28 京セラ株式会社 電子部品搭載用基板、電子装置および電子モジュール
JP2018174188A (ja) * 2017-03-31 2018-11-08 大日本印刷株式会社 導電基板およびその製造方法

Similar Documents

Publication Publication Date Title
US6756685B2 (en) Semiconductor device
US7300819B2 (en) Semiconductor device, method for mounting the same, and method for repairing the same
KR0157284B1 (ko) 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지
US7388284B1 (en) Integrated circuit package and method of attaching a lid to a substrate of an integrated circuit
JP2004289150A (ja) 最適回路化パターンを有するチップ・キャリヤ
KR20170140849A (ko) 반도체 패키지 및 그 제조 방법
JP2001015650A (ja) ボールグリッドアレイパッケージとその製造方法
JP2005129663A (ja) 多層配線基板
JP2006294976A (ja) 半導体装置およびその製造方法
JPH1145961A (ja) 半導体装置
US11212912B1 (en) Printed circuit board mesh routing to reduce solder ball joint failure during reflow
JPH11111886A (ja) 実装基板およびその製造方法
CN108682631B (zh) 一种led发光面板及其制造方法
JP2004128290A (ja) 半導体装置
US7015585B2 (en) Packaged integrated circuit having wire bonds and method therefor
US20220367329A1 (en) Contact assembly for an electronic component, and method for producing an electronic component
JP2007208153A (ja) 半導体装置及びその製造方法
US6020638A (en) Packaging structure of BGA type semiconductor device mounted on circuit substrate
KR100246367B1 (ko) 반도체 패키지 및 그 제조방법
JP4677152B2 (ja) 半導体装置
US7446399B1 (en) Pad structures to improve board-level reliability of solder-on-pad BGA structures
JP2001118951A (ja) 半導体装置
JP4767556B2 (ja) 半導体装置
JP3456145B2 (ja) 実装基板
JP2003163240A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040413

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20040610