JP3456145B2 - 実装基板 - Google Patents
実装基板Info
- Publication number
- JP3456145B2 JP3456145B2 JP14534598A JP14534598A JP3456145B2 JP 3456145 B2 JP3456145 B2 JP 3456145B2 JP 14534598 A JP14534598 A JP 14534598A JP 14534598 A JP14534598 A JP 14534598A JP 3456145 B2 JP3456145 B2 JP 3456145B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- mounting
- trench
- substrate
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップが実
装される実装基板に関するものである。
装される実装基板に関するものである。
【０００２】
【従来の技術】図１６は従来のエリアアレイタイプの半
導体チップ１９におけるランド面を示す説明図である。
導体チップ１９におけるランド面を示す説明図である。
【０００３】図１６に示すように、半導体チップ１９の
ランド面の全体に部品側ランド３が形成されている。な
お、エリアアレイタイプの半導体チップ１９に接着され
たキャリアの材質には、セラミックやポリイミドテー
プ、有機樹脂などがある。また、半導体チップ１９に
は、部品側ランド３に予め半田ボールが設置されている
タイプのものもある。
ランド面の全体に部品側ランド３が形成されている。な
お、エリアアレイタイプの半導体チップ１９に接着され
たキャリアの材質には、セラミックやポリイミドテー
プ、有機樹脂などがある。また、半導体チップ１９に
は、部品側ランド３に予め半田ボールが設置されている
タイプのものもある。
【０００４】図１７は、エリアアレイタイプの半導体チ
ップ１９を実装基板１に半田接合した状態を示す断面
図、図１８は図１７の一部を拡大して示す断面図であ
る。
ップ１９を実装基板１に半田接合した状態を示す断面
図、図１８は図１７の一部を拡大して示す断面図であ
る。
【０００５】半導体チップ１９が実装される実装基板１
は、一般的にエポキシ樹脂系の材料が使用されている
が、セラミックやアラミド不織布にエポキシ樹脂が含浸
されたものを用いてもよい。
は、一般的にエポキシ樹脂系の材料が使用されている
が、セラミックやアラミド不織布にエポキシ樹脂が含浸
されたものを用いてもよい。
【０００６】図示するように、実装基板１の上面に形成
された基板側ランド８には、半導体チップ１９の下面に
形成されている部品側ランド３が、半田付けされた突起
電極４を介して電気的に接続されている。実装基板１上
には導体配線５が、また内部には内層配線７が形成され
ている。なお、これらの配線は、一般的には銅が用いら
れている。また、実装基板１の表面には、ソルダーレジ
スト６が塗布されている。
された基板側ランド８には、半導体チップ１９の下面に
形成されている部品側ランド３が、半田付けされた突起
電極４を介して電気的に接続されている。実装基板１上
には導体配線５が、また内部には内層配線７が形成され
ている。なお、これらの配線は、一般的には銅が用いら
れている。また、実装基板１の表面には、ソルダーレジ
スト６が塗布されている。
【０００７】ここで、実装された半導体チップ１９と実
装基板１との間の半田接合部においては高い信頼性が要
求されている。そして、半田接合部の信頼性を確認する
ために、一般的に加速試験が実施されている。
装基板１との間の半田接合部においては高い信頼性が要
求されている。そして、半田接合部の信頼性を確認する
ために、一般的に加速試験が実施されている。
【０００８】その加速試験一つに、ヒートショック（ヒ
ートサイクル）試験がある。ヒートショック試験は、チ
ップ実装後の実装基板１をある時間にわたって高温・低
温環境下に放置し、半田接合部である突起電極４の寿命
を予測する試験である。
ートサイクル）試験がある。ヒートショック試験は、チ
ップ実装後の実装基板１をある時間にわたって高温・低
温環境下に放置し、半田接合部である突起電極４の寿命
を予測する試験である。
【０００９】チップ実装後の実装基板１が高温・低温環
境下に放置された場合、半導体チップ１９と実装基板１
との熱膨張係数の差による熱変形が発生し、突起電極４
には熱応力が付加される。
境下に放置された場合、半導体チップ１９と実装基板１
との熱膨張係数の差による熱変形が発生し、突起電極４
には熱応力が付加される。
【００１０】突起電極４に付加される熱応力の説明を図
１９を用いて説明する。図１９は、低温環境下における
実装基板１の熱変形状態を示す断面図である。
１９を用いて説明する。図１９は、低温環境下における
実装基板１の熱変形状態を示す断面図である。
【００１１】前述のように、実装基板１は、低温環境下
において半導体チップ１９との熱膨張係数の差により、
半導体チップ１から離反して反るように変形する。この
ように実装基板１が変形すると、半導体チップ１９の最
外周に設置された突起電極４には、実装基板１の反りに
より実装基板１側に引っ張られるとともに熱変形に伴う
熱応力が加わり、半田クラックが発生したり、最悪のケ
ースでは破断にまで至る。
において半導体チップ１９との熱膨張係数の差により、
半導体チップ１から離反して反るように変形する。この
ように実装基板１が変形すると、半導体チップ１９の最
外周に設置された突起電極４には、実装基板１の反りに
より実装基板１側に引っ張られるとともに熱変形に伴う
熱応力が加わり、半田クラックが発生したり、最悪のケ
ースでは破断にまで至る。
【００１２】突起電極４の信頼性を確保するためには、
突起電極４に応力が付加されないように、また、突起電
極４に付加される応力を緩和できるように、何らかの補
強をする必要がある。
突起電極４に応力が付加されないように、また、突起電
極４に付加される応力を緩和できるように、何らかの補
強をする必要がある。
【００１３】従来、このような補強手段として、半導体
チップ１９と実装基板１との空間にスペーサなどを挿入
して突起電極４のフィレットの形状および空間の変形を
阻止して付加される熱応力を緩和することや、実装後に
半導体チップ１９と実装基板１との間に熱硬化性接着剤
を封入して変形を強制的に阻止することなどが行われて
いる。
チップ１９と実装基板１との空間にスペーサなどを挿入
して突起電極４のフィレットの形状および空間の変形を
阻止して付加される熱応力を緩和することや、実装後に
半導体チップ１９と実装基板１との間に熱硬化性接着剤
を封入して変形を強制的に阻止することなどが行われて
いる。
【００１４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の技術では、半導体チップ１９と実装基板１と
を半田接合する工程に新規の工程を追加する必要があ
る。
うな従来の技術では、半導体チップ１９と実装基板１と
を半田接合する工程に新規の工程を追加する必要があ
る。
【００１５】また、このような従来の技術によっては、
突起電極４のフィレット形状の変形を有効に阻止するこ
とができない場合がある。
突起電極４のフィレット形状の変形を有効に阻止するこ
とができない場合がある。
【００１６】そこで、本発明は、実装された半導体チッ
プの突起電極へ加わる応力を緩和することのできる実装
基板を提供することを目的とする。
プの突起電極へ加わる応力を緩和することのできる実装
基板を提供することを目的とする。
【００１７】
【課題を解決するための手段】この課題を解決するため
に、本発明の実装基板は、突起電極を介して半導体チッ
プが実装される実装基板であって、半導体チップに形成
された部品側ランドに対応して形成され、四角形状に配
置されるとともに導体配線に導通した基板側ランドと、
コーナ部に位置する基板側ランドの周辺に形成されたト
レンチとを有し、前記トレンチ内には、弾性部材が充填
されている構成にしたものである。
に、本発明の実装基板は、突起電極を介して半導体チッ
プが実装される実装基板であって、半導体チップに形成
された部品側ランドに対応して形成され、四角形状に配
置されるとともに導体配線に導通した基板側ランドと、
コーナ部に位置する基板側ランドの周辺に形成されたト
レンチとを有し、前記トレンチ内には、弾性部材が充填
されている構成にしたものである。
【００１８】これにより、実装基板が反るとトレンチが
変形して突起電極に加わる応力が吸収されるので、実装
された半導体チップの突起電極へ加わる応力が緩和され
る。
変形して突起電極に加わる応力が吸収されるので、実装
された半導体チップの突起電極へ加わる応力が緩和され
る。
【００１９】
【００２０】
【００２１】さらに、本発明の実装基板は、前述の発明
において、コーナ部に位置する基板側ランドの直下に弾
性部材を埋設したものである。
において、コーナ部に位置する基板側ランドの直下に弾
性部材を埋設したものである。
【００２２】これにより、弾性部材の変形により突起電
極に加わる応力が一層低減される。
極に加わる応力が一層低減される。
【００２３】
【発明の実施の形態】本発明の請求項１に記載の発明
は、突起電極を介して半導体チップが実装される実装基
板であって、半導体チップに形成された部品側ランドに
対応して形成され、四角形状に配置されるとともに導体
配線に導通した基板側ランドと、コーナ部に位置する基
板側ランドの周辺に形成されたトレンチとを有し、前記
トレンチ内には、弾性部材が充填されていることを特徴
とする実装基板であり、実装基板が反るとトレンチが変
形して突起電極が加わる応力が吸収されるので、実装さ
れた半導体チップの突起電極へ加わる応力が緩和される
という作用を有する。
は、突起電極を介して半導体チップが実装される実装基
板であって、半導体チップに形成された部品側ランドに
対応して形成され、四角形状に配置されるとともに導体
配線に導通した基板側ランドと、コーナ部に位置する基
板側ランドの周辺に形成されたトレンチとを有し、前記
トレンチ内には、弾性部材が充填されていることを特徴
とする実装基板であり、実装基板が反るとトレンチが変
形して突起電極が加わる応力が吸収されるので、実装さ
れた半導体チップの突起電極へ加わる応力が緩和される
という作用を有する。
【００２４】
【００２５】本発明の請求項２に記載の発明は、請求項
１記載の発明において、コーナ部に位置する基板側ラン
ドの直下には、弾性部材が埋設されていることを特徴と
する実装基板であり、弾性部材の変形により突起電極に
加わる応力が一層低減されるという作用を有する。
１記載の発明において、コーナ部に位置する基板側ラン
ドの直下には、弾性部材が埋設されていることを特徴と
する実装基板であり、弾性部材の変形により突起電極に
加わる応力が一層低減されるという作用を有する。
【００２６】以下、本発明の実施の形態について、図１
から図１５を用いて説明する。なお、これらの図面にお
いて同一の部材には同一の符号を付しており、また、重
複した説明は省略されている。
から図１５を用いて説明する。なお、これらの図面にお
いて同一の部材には同一の符号を付しており、また、重
複した説明は省略されている。
【００２７】（実施の形態１）図１は本発明の実施の形
態１による実装基板を示す平面図、図２は図１の実装基
板のII−II線に沿った断面図、図３は図１および図２の
実装基板に形成された基板側ランドとトレンチとを示す
説明図、図４は図１および図２の実装基板に半導体チッ
プが搭載された状態を示す断面図、図５は比較例として
の実装基板に半導体チップが搭載された状態を示す断面
図である。
態１による実装基板を示す平面図、図２は図１の実装基
板のII−II線に沿った断面図、図３は図１および図２の
実装基板に形成された基板側ランドとトレンチとを示す
説明図、図４は図１および図２の実装基板に半導体チッ
プが搭載された状態を示す断面図、図５は比較例として
の実装基板に半導体チップが搭載された状態を示す断面
図である。
【００２８】図１および図２に示すように、本実施の形
態の実装基板１は、その上面に複数の基板側ランド８が
形成され、この基板側ランド８は後述する半導体チップ
１９の相対応した部品側ランド３と突起電極４を介して
電気的に接続される。実装基板１上には導体配線５が、
内部には内層配線７がそれぞれ形成されている。また、
実装基板１の表面には、ソルダーレジスト６が塗布され
ている。なお、導体配線５および内層配線７は基板側ラ
ンド８に導通して形成されている。
態の実装基板１は、その上面に複数の基板側ランド８が
形成され、この基板側ランド８は後述する半導体チップ
１９の相対応した部品側ランド３と突起電極４を介して
電気的に接続される。実装基板１上には導体配線５が、
内部には内層配線７がそれぞれ形成されている。また、
実装基板１の表面には、ソルダーレジスト６が塗布され
ている。なお、導体配線５および内層配線７は基板側ラ
ンド８に導通して形成されている。
【００２９】そして、四角形状に配置された基板側ラン
ド８の内、４箇所のコーナ部に位置する基板側ランド８
ａの周辺には、たとえば略Ｌ字状のトレンチ９が形成さ
れている。
ド８の内、４箇所のコーナ部に位置する基板側ランド８
ａの周辺には、たとえば略Ｌ字状のトレンチ９が形成さ
れている。
【００３０】ここで、図３において、基板側ランド８ａ
の中心Ｏ１を通って相互に直交するとともにトレンチ９
とほぼ直角に交差する線をそれぞれＷ１、Ｖ１とする。
また、直線Ａ１Ｉ１と直線Ｃ１Ｅ１との交点をＱ１、直
線Ｂ１Ｈ１と直線Ｄ１Ｆ１との交点をＱ２とする。そし
て、線分Ｏ１Ｑ１と弧Ａ１Ｃ１との交点をＰ１とする。
の中心Ｏ１を通って相互に直交するとともにトレンチ９
とほぼ直角に交差する線をそれぞれＷ１、Ｖ１とする。
また、直線Ａ１Ｉ１と直線Ｃ１Ｅ１との交点をＱ１、直
線Ｂ１Ｈ１と直線Ｄ１Ｆ１との交点をＱ２とする。そし
て、線分Ｏ１Ｑ１と弧Ａ１Ｃ１との交点をＰ１とする。
【００３１】基板側ランド８ａの中心Ｏ１と交点Ｑ１と
の距離線分Ｏ１Ｑ１、および基板側ランド８ａの中心Ｏ
１と交点Ｐ１との距離線分Ｏ１Ｐ１は、基板側ランド８
ａの半径をｒとすると、（数１）を満たすように形成さ
れる。
の距離線分Ｏ１Ｑ１、および基板側ランド８ａの中心Ｏ
１と交点Ｐ１との距離線分Ｏ１Ｐ１は、基板側ランド８
ａの半径をｒとすると、（数１）を満たすように形成さ
れる。
【００３２】
ｒ＜線分Ｏ１Ｑ１および線分Ｏ１Ｐ１＜４ｒ・・・（数１）
また、 Ｉ１Ｑ１Ｅ１は基板側ランド８ａの半径ｒを用
いて、（数２）を満足するように設定される。
いて、（数２）を満足するように設定される。
【００３３】
ｔａｎ-1（ｒ／線分Ｏ１Ｑ１）＜ Ｉ１Ｑ１Ｅ１＜１８０°・・・（数２）
弧Ａ１Ｃ１は直線Ａ１Ｉ１と直線Ｃ１Ｅ１との内接円の
弧であり、弧Ｂ１Ｄ１は直線Ｂ１Ｈ１と直線Ｄ１Ｆ１と
の内接円の弧である。そして、線分Ａ１Ｉ１、線分Ｂ１
Ｈ１、線分Ｃ１Ｅ１、線分Ｄ１Ｆ１は、（数３）を満足
するように設定される。
弧であり、弧Ｂ１Ｄ１は直線Ｂ１Ｈ１と直線Ｄ１Ｆ１と
の内接円の弧である。そして、線分Ａ１Ｉ１、線分Ｂ１
Ｈ１、線分Ｃ１Ｅ１、線分Ｄ１Ｆ１は、（数３）を満足
するように設定される。
【００３４】
０＜線分（Ａ１Ｉ１、Ｂ１Ｈ１、Ｃ１Ｅ１、Ｄ１Ｆ１）の長さ＜２ｒ
・・・（数３）
なお、トレンチ９の端部に形成された半円Ｆ１Ｇ１Ｅ
１、Ｈ１Ｊ１Ｉ１は製造上ツールの大きさで発生する形
状であるため、特に規定はされない。
１、Ｈ１Ｊ１Ｉ１は製造上ツールの大きさで発生する形
状であるため、特に規定はされない。
【００３５】また、線分Ａ１Ｉ１と線分Ｂ１Ｈ１との距
離、線分Ｃ１Ｅ１と線分Ｄ１Ｆ１との距離は、（数４−
１）および（数４−２）を満足するように設定される。
離、線分Ｃ１Ｅ１と線分Ｄ１Ｆ１との距離は、（数４−
１）および（数４−２）を満足するように設定される。
【００３６】
０＜線分Ａ１Ｉ１と線分Ｂ１Ｈ１との距離＜２ｒ・・・（数４−１）
０＜線分Ｃ１Ｅ１と線分Ｄ１Ｆ１との距離＜２ｒ・・・（数４−２）
そして、トレンチ９は基板側ランド８ａの中心Ｏ１を中
心とし、基板側ランド８ａの半径をｒとして、半径５ｒ
の円領域内に設置されている。
心とし、基板側ランド８ａの半径をｒとして、半径５ｒ
の円領域内に設置されている。
【００３７】なお、本発明において、トレンチの形状は
このような略Ｌ字状に限定されるものではない。つま
り、直線状、波形あるいは円形など様々な形状でよく、
また、複数の貫通孔の集合により形成してもよい。
このような略Ｌ字状に限定されるものではない。つま
り、直線状、波形あるいは円形など様々な形状でよく、
また、複数の貫通孔の集合により形成してもよい。
【００３８】このようなトレンチ９が形成された実装基
板１の変形動作について図４および図５を用いて説明す
る。
板１の変形動作について図４および図５を用いて説明す
る。
【００３９】前述のように、半導体チップ１９が実装さ
れた実装基板１は、高温、低温環境下に置かれたとき、
実装基板１と半導体チップ１９との熱膨張差により反り
が発生する。つまり、半導体チップ１９の部品側ランド
３と実装基板１の基板側ランド８との半田接合部である
突起電極４の寿命加速試験を実施した場合、高温と低温
とが繰り返されることによる実装基板１の反りが原因で
最外周に設置された突起電極４に変形応力が付加され
（図５参照）、半田クラックが発生し破断する。
れた実装基板１は、高温、低温環境下に置かれたとき、
実装基板１と半導体チップ１９との熱膨張差により反り
が発生する。つまり、半導体チップ１９の部品側ランド
３と実装基板１の基板側ランド８との半田接合部である
突起電極４の寿命加速試験を実施した場合、高温と低温
とが繰り返されることによる実装基板１の反りが原因で
最外周に設置された突起電極４に変形応力が付加され
（図５参照）、半田クラックが発生し破断する。
【００４０】ここで、本実施の形態の実装基板１におい
ては前述のようなトレンチ９が形成されているので、半
導体チップ１９を実装した後の低温環境下での断面図で
ある図４に示すように、実装基板１が反るとトレンチ９
が変形する。すると、実装基板１の反りにより突起電極
４に加わる応力がこの変形により吸収される。これによ
り、実装された半導体チップ１９の突起電極４へ加わる
応力が緩和され、クラックや破断といった電気的不良の
発生が未然に防止される。
ては前述のようなトレンチ９が形成されているので、半
導体チップ１９を実装した後の低温環境下での断面図で
ある図４に示すように、実装基板１が反るとトレンチ９
が変形する。すると、実装基板１の反りにより突起電極
４に加わる応力がこの変形により吸収される。これによ
り、実装された半導体チップ１９の突起電極４へ加わる
応力が緩和され、クラックや破断といった電気的不良の
発生が未然に防止される。
【００４１】（実施の形態２）図６は本発明の実施の形
態２による実装基板を示す平面図、図７は図６の実装基
板のVII−VII線に沿った断面図、図８は図６および図７
の実装基板に形成された基板側ランドとトレンチとを示
す説明図、図９は図６および図７の実装基板に半導体チ
ップが搭載された状態を示す断面図、図１０は比較例と
しての実装基板に半導体チップが搭載された状態を示す
断面図である。
態２による実装基板を示す平面図、図７は図６の実装基
板のVII−VII線に沿った断面図、図８は図６および図７
の実装基板に形成された基板側ランドとトレンチとを示
す説明図、図９は図６および図７の実装基板に半導体チ
ップが搭載された状態を示す断面図、図１０は比較例と
しての実装基板に半導体チップが搭載された状態を示す
断面図である。
【００４２】本実施の形態の実装基板１では、略Ｌ字状
のトレンチ９内にたとえばエラストマなどのゴム状の弾
性部材１１が充填され、トレンチ９上に導体配線５が形
成されている。その他の箇所においては、実施の形態１
における実装基板１と略同一の構成となっている。
のトレンチ９内にたとえばエラストマなどのゴム状の弾
性部材１１が充填され、トレンチ９上に導体配線５が形
成されている。その他の箇所においては、実施の形態１
における実装基板１と略同一の構成となっている。
【００４３】ここで、図８において、基板側ランド８ａ
の中心Ｏ２を通って相互に直交するとともにトレンチ９
とほぼ直角に交差する線をそれぞれＷ２、Ｖ２とする。
また直線Ａ２Ｉ２と直線Ｃ２Ｅ２との交点をＱ１、直線
Ｂ２Ｈ２と直線Ｄ２Ｆ２との交点をＱ２とする。そし
て、線分Ｏ２Ｑ２と弧Ａ２Ｃ２との交点をＰ２とする。
の中心Ｏ２を通って相互に直交するとともにトレンチ９
とほぼ直角に交差する線をそれぞれＷ２、Ｖ２とする。
また直線Ａ２Ｉ２と直線Ｃ２Ｅ２との交点をＱ１、直線
Ｂ２Ｈ２と直線Ｄ２Ｆ２との交点をＱ２とする。そし
て、線分Ｏ２Ｑ２と弧Ａ２Ｃ２との交点をＰ２とする。
【００４４】基板側ランド８ａの中心Ｏ２と交点Ｑ２と
の距離線分Ｏ２Ｑ２、および基板側ランド８ａの中心Ｏ
２と交点Ｐ２との距離線分Ｏ２Ｐ２は、基板側ランド８
ａの半径をｒとすると、（数５）を満たすように形成さ
れる。
の距離線分Ｏ２Ｑ２、および基板側ランド８ａの中心Ｏ
２と交点Ｐ２との距離線分Ｏ２Ｐ２は、基板側ランド８
ａの半径をｒとすると、（数５）を満たすように形成さ
れる。
【００４５】
ｒ＜線分Ｏ２Ｑ２および線分Ｏ２Ｐ２＜４ｒ・・・（数５）
また、 Ｉ２Ｑ２Ｅ２は基板側ランド８ａの半径ｒを用
いて、（数６）を満足するように設定される。
いて、（数６）を満足するように設定される。
【００４６】
ｔａｎ-1（ｒ／線分Ｏ２Ｑ２）＜ Ｉ２Ｑ２Ｅ２＜１８０°・・・（数６）
弧Ａ２Ｃ２は直線Ａ２Ｉ２と直線Ｃ２Ｅ２との内接円の
弧であり、弧Ｂ２Ｄ２は直線Ｂ２Ｈ２と直線Ｄ２Ｆ２と
の内接円の弧である。そして、線分Ａ２Ｉ２、線分Ｂ２
Ｈ２、線分Ｃ２Ｅ２、線分Ｄ２Ｆ２は、（数７）を満足
するように設定される。
弧であり、弧Ｂ２Ｄ２は直線Ｂ２Ｈ２と直線Ｄ２Ｆ２と
の内接円の弧である。そして、線分Ａ２Ｉ２、線分Ｂ２
Ｈ２、線分Ｃ２Ｅ２、線分Ｄ２Ｆ２は、（数７）を満足
するように設定される。
【００４７】
０＜線分（Ａ２Ｉ２、Ｂ２Ｈ２、Ｃ２Ｅ２、Ｄ２Ｆ２）の長さ＜２ｒ
・・・（数７）
なお、トレンチ９の端部に形成された半円Ｆ２Ｇ２Ｅ
２、Ｈ２Ｊ２Ｉ２は製造上ツールの大きさで発生する形
状であるため、特に規定はされない。
２、Ｈ２Ｊ２Ｉ２は製造上ツールの大きさで発生する形
状であるため、特に規定はされない。
【００４８】また、線分Ａ２Ｉ２と線分Ｂ２Ｈ２との距
離、線分Ｃ２Ｅ２と線分Ｄ２Ｆ２との距離は、（数８−
１）および（数８−２）を満足するように設定される。
離、線分Ｃ２Ｅ２と線分Ｄ２Ｆ２との距離は、（数８−
１）および（数８−２）を満足するように設定される。
【００４９】
０＜線分Ａ２Ｉ２と線分Ｂ２Ｈ２との距離＜２ｒ・・・（数８−１）
０＜線分Ｃ２Ｅ２と線分Ｄ２Ｆ２との距離＜２ｒ・・・（数８−２）
そして、トレンチ９は基板側ランド８ａの中心Ｏ２を中
心とし、基板側ランド８ａの半径をｒとして、半径５ｒ
の円領域内に設置されている。
心とし、基板側ランド８ａの半径をｒとして、半径５ｒ
の円領域内に設置されている。
【００５０】このようなトレンチ９が形成された実装基
板１の変形動作について図９および図１０を用いて説明
する。
板１の変形動作について図９および図１０を用いて説明
する。
【００５１】前述のように、半導体チップ１９が実装さ
れた実装基板１は、高温、低温環境下に置かれたとき、
実装基板１と半導体チップ１９との熱膨張差により反り
が発生し、最外周に設置された突起電極４に変形応力が
付加され（図１０参照）、半田クラックが発生し破断す
る。
れた実装基板１は、高温、低温環境下に置かれたとき、
実装基板１と半導体チップ１９との熱膨張差により反り
が発生し、最外周に設置された突起電極４に変形応力が
付加され（図１０参照）、半田クラックが発生し破断す
る。
【００５２】ここで、本実施の形態の実装基板１におい
ては前述のようなゴム状の弾性部材１１が充填されたト
レンチ９が形成されているので、図９に示すように、実
装基板１が反るとトレンチ９と弾性部材１１とが変形
し、突起電極４に加わる応力がこの変形により吸収され
る。これにより、実装された半導体チップ１９の突起電
極４へ加わる応力が緩和され、クラックや破断といった
電気的不良の発生が未然に防止される。
ては前述のようなゴム状の弾性部材１１が充填されたト
レンチ９が形成されているので、図９に示すように、実
装基板１が反るとトレンチ９と弾性部材１１とが変形
し、突起電極４に加わる応力がこの変形により吸収され
る。これにより、実装された半導体チップ１９の突起電
極４へ加わる応力が緩和され、クラックや破断といった
電気的不良の発生が未然に防止される。
【００５３】また、トレンチ９に弾性部材１１が充填さ
れているので、トレンチ９上に導体配線５を設けること
が可能になり、配線レイアウトの自由度を増すことがで
きる。
れているので、トレンチ９上に導体配線５を設けること
が可能になり、配線レイアウトの自由度を増すことがで
きる。
【００５４】（実施の形態３）図１１は本発明の実施の
形態３による実装基板を示す平面図、図１２は図１１の
実装基板のXII−XII線に沿った断面図、図１３は図１１
および図１２の実装基板に形成された基板側ランドとト
レンチとを示す説明図、図１４は図１１および図１２の
実装基板に半導体チップが搭載された状態を示す断面
図、図１５は比較例としての実装基板に半導体チップが
搭載された状態を示す断面図である。
形態３による実装基板を示す平面図、図１２は図１１の
実装基板のXII−XII線に沿った断面図、図１３は図１１
および図１２の実装基板に形成された基板側ランドとト
レンチとを示す説明図、図１４は図１１および図１２の
実装基板に半導体チップが搭載された状態を示す断面
図、図１５は比較例としての実装基板に半導体チップが
搭載された状態を示す断面図である。
【００５５】本実施の形態の実装基板１では、略Ｌ字状
のトレンチ９内にたとえばエラストマなどのゴム状の弾
性部材１１が充填され、トレンチ９上に導体配線５が形
成されている。さらに、４箇所のコーナ部に位置する基
板側ランド８ａの直下には、たとえばエラストマなどの
ゴム状の弾性部材１１が埋設されている。その他の箇所
においては、実施の形態１および２における実装基板１
と略同一の構成となっている。
のトレンチ９内にたとえばエラストマなどのゴム状の弾
性部材１１が充填され、トレンチ９上に導体配線５が形
成されている。さらに、４箇所のコーナ部に位置する基
板側ランド８ａの直下には、たとえばエラストマなどの
ゴム状の弾性部材１１が埋設されている。その他の箇所
においては、実施の形態１および２における実装基板１
と略同一の構成となっている。
【００５６】なお、トレンチ９内に弾性部材１１を充填
することなく、コーナ部に位置する基板側ランド８ａの
直下に弾性部材１１を埋設するようにしてもよい。
することなく、コーナ部に位置する基板側ランド８ａの
直下に弾性部材１１を埋設するようにしてもよい。
【００５７】本実施の形態においては、トレンチ９は、
半導体チップ１９に形成されたコーナ部の部品側ランド
３からトレンチ９の内側までの距離が部品側ランド３間
のピッチ以上となる位置に形成されている。
半導体チップ１９に形成されたコーナ部の部品側ランド
３からトレンチ９の内側までの距離が部品側ランド３間
のピッチ以上となる位置に形成されている。
【００５８】ここで、基板側ランド８ａの半径をｒとし
たとき、トレンチ９の幅Ｓは、 ０＜Ｓ＜３ｒ・・・（数９） を満足している。
たとき、トレンチ９の幅Ｓは、 ０＜Ｓ＜３ｒ・・・（数９） を満足している。
【００５９】また、基板側ランド８ａの中心Ｏ３を通っ
て相互に直交するとともにトレンチ９とほぼ直角に交差
する線をそれぞれＷ３、Ｖ３としたとき、トレンチ９の
端部からＷ３、Ｖ３までの距離Ｘは、 Ｘ≧１／３×ｒ・・・（数１０） の関係を満たしている。
て相互に直交するとともにトレンチ９とほぼ直角に交差
する線をそれぞれＷ３、Ｖ３としたとき、トレンチ９の
端部からＷ３、Ｖ３までの距離Ｘは、 Ｘ≧１／３×ｒ・・・（数１０） の関係を満たしている。
【００６０】このような構成を有する実装基板１の変形
動作について図１４および図１５を用いて説明する。
動作について図１４および図１５を用いて説明する。
【００６１】前述のように、半導体チップ１９が実装さ
れた実装基板１は、高温、低温環境下に置かれたとき、
実装基板１と半導体チップ１９との熱膨張差により反り
が発生し、最外周に設置された突起電極４に変形応力が
付加され（図１５参照）、半田クラックが発生し破断す
る。
れた実装基板１は、高温、低温環境下に置かれたとき、
実装基板１と半導体チップ１９との熱膨張差により反り
が発生し、最外周に設置された突起電極４に変形応力が
付加され（図１５参照）、半田クラックが発生し破断す
る。
【００６２】ここで、本実施の形態の実装基板１におい
ては前述のようなゴム状の弾性部材１１が充填されたト
レンチ９が形成されているので、図１４に示すように、
実装基板１が反るとトレンチ９と弾性部材１１とが変形
し、突起電極４に加わる応力がこの変形により吸収され
る。これにより、実装された半導体チップ１９の突起電
極４へ加わる応力が緩和され、クラックや破断といった
電気的不良の発生が未然に防止される。
ては前述のようなゴム状の弾性部材１１が充填されたト
レンチ９が形成されているので、図１４に示すように、
実装基板１が反るとトレンチ９と弾性部材１１とが変形
し、突起電極４に加わる応力がこの変形により吸収され
る。これにより、実装された半導体チップ１９の突起電
極４へ加わる応力が緩和され、クラックや破断といった
電気的不良の発生が未然に防止される。
【００６３】また、トレンチ９に弾性部材１１が充填さ
れているので、トレンチ９上に導体配線５を設けること
が可能になり、配線レイアウトの自由度を増大させるこ
とができる。
れているので、トレンチ９上に導体配線５を設けること
が可能になり、配線レイアウトの自由度を増大させるこ
とができる。
【００６４】さらに、コーナ部に位置する基板側ランド
８ａの直下にゴム状の弾性部材１１が埋設されているの
で、この弾性部材１１の変形により突起電極４に加わる
応力が一層低減される。
８ａの直下にゴム状の弾性部材１１が埋設されているの
で、この弾性部材１１の変形により突起電極４に加わる
応力が一層低減される。
【００６５】
【発明の効果】以上のように、本発明によれば、実装基
板が反るとトレンチが変形して突起電極に加わる応力が
吸収されるので、実装された半導体チップの突起電極へ
加わる応力が緩和されるという有効な効果が得られる。
板が反るとトレンチが変形して突起電極に加わる応力が
吸収されるので、実装された半導体チップの突起電極へ
加わる応力が緩和されるという有効な効果が得られる。
【００６６】これにより、クラックや破断といった電気
的不良の発生が未然に防止されるという有効な効果が得
られる。
的不良の発生が未然に防止されるという有効な効果が得
られる。
【００６７】また、トレンチ内に弾性部材を充填すれ
ば、トレンチ上に導体配線を設けることが可能になり、
配線レイアウトの自由度を増大させることができるとい
う有効な効果が得られる。
ば、トレンチ上に導体配線を設けることが可能になり、
配線レイアウトの自由度を増大させることができるとい
う有効な効果が得られる。
【００６８】そして、コーナ部に位置する基板側ランド
の直下に弾性部材を埋設すれば、弾性部材の変形により
突起電極に加わる応力が一層低減されるという有効な効
果が得られる。
の直下に弾性部材を埋設すれば、弾性部材の変形により
突起電極に加わる応力が一層低減されるという有効な効
果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による実装基板を示す平
面図
面図
【図２】図１の実装基板のII−II線に沿った断面図
【図３】図１および図２の実装基板に形成された基板側
ランドとトレンチとを示す説明図
ランドとトレンチとを示す説明図
【図４】図１および図２の実装基板に半導体チップが搭
載された状態を示す断面図
載された状態を示す断面図
【図５】比較例としての実装基板に半導体チップが搭載
された状態を示す断面図
された状態を示す断面図
【図６】本発明の実施の形態２による実装基板を示す平
面図
面図
【図７】図６の実装基板のVII−VII線に沿った断面図
【図８】図６および図７の実装基板に形成された基板側
ランドとトレンチとを示す説明図
ランドとトレンチとを示す説明図
【図９】図６および図７の実装基板に半導体チップが搭
載された状態を示す断面図
載された状態を示す断面図
【図１０】比較例としての実装基板に半導体チップが搭
載された状態を示す断面図
載された状態を示す断面図
【図１１】本発明の実施の形態３による実装基板を示す
平面図
平面図
【図１２】図１１の実装基板のXII−XII線に沿った断面
図
図
【図１３】図１１および図１２の実装基板に形成された
基板側ランドとトレンチとを示す説明図
基板側ランドとトレンチとを示す説明図
【図１４】図１１および図１２の実装基板に半導体チッ
プが搭載された状態を示す断面図
プが搭載された状態を示す断面図
【図１５】比較例としての実装基板に半導体チップが搭
載された状態を示す断面図
載された状態を示す断面図
【図１６】従来のエリアアレイタイプの半導体チップに
おけるランド面を示す説明図
おけるランド面を示す説明図
【図１７】エリアアレイタイプの半導体チップを実装基
板に半田接合した状態を示す断面図
板に半田接合した状態を示す断面図
【図１８】図１７の一部を拡大して示す断面図
【図１９】低温環境下における実装基板の熱変形状態を
示す断面図
示す断面図
１ 実装基板
３ 部品側ランド
４ 突起電極
５ 導体配線
８ 基板側ランド
８ａ 基板側ランド
９ トレンチ
１１ 弾性部材
１９ 半導体チップ
Claims (2)
- 【請求項１】突起電極を介して半導体チップが実装され
る実装基板であって、 前記半導体チップに形成された部品側ランドに対応して
形成され、四角形状に配置されるとともに導体配線に導
通した基板側ランドと、 コーナ部に位置する前記基板側ランドの周辺に形成され
たトレンチとを有し、前記トレンチ内には、弾性部材が
充填されていることを特徴とする実装基板。 - 【請求項２】コーナ部に位置する前記基板側ランドの直
下には、弾性部材が埋設されていることを特徴とする請
求項１記載の実装基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14534598A JP3456145B2 (ja) | 1998-05-27 | 1998-05-27 | 実装基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14534598A JP3456145B2 (ja) | 1998-05-27 | 1998-05-27 | 実装基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11340362A JPH11340362A (ja) | 1999-12-10 |
| JP3456145B2 true JP3456145B2 (ja) | 2003-10-14 |
Family
ID=15383043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14534598A Expired - Fee Related JP3456145B2 (ja) | 1998-05-27 | 1998-05-27 | 実装基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3456145B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009135162A (ja) | 2007-11-29 | 2009-06-18 | Shinko Electric Ind Co Ltd | 配線基板及び電子部品装置 |
| JP6497942B2 (ja) * | 2015-01-13 | 2019-04-10 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
-
1998
- 1998-05-27 JP JP14534598A patent/JP3456145B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11340362A (ja) | 1999-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6816385B1 (en) | Compliant laminate connector | |
| US6756685B2 (en) | Semiconductor device | |
| US7388284B1 (en) | Integrated circuit package and method of attaching a lid to a substrate of an integrated circuit | |
| JP2004289150A (ja) | 最適回路化パターンを有するチップ・キャリヤ | |
| KR19990037337A (ko) | 반도체 장치 | |
| KR101389899B1 (ko) | 휨 방지를 위한 회로기판 및 그 제조 방법 | |
| JPH08330473A (ja) | ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ | |
| KR20010062054A (ko) | 반도체 장치 | |
| US20070272437A1 (en) | Printed circuit board and semiconductor package using the same | |
| KR20090064314A (ko) | 반도체 장치 | |
| JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置 | |
| JP2000082868A (ja) | フレキシブルプリント配線板およびフレキシブルプリント回路板とその製造方法 | |
| JP2009026861A (ja) | 半導体装置及びその製造方法 | |
| JP3456145B2 (ja) | 実装基板 | |
| JP5466218B2 (ja) | 半導体パッケージ | |
| JP2006228932A (ja) | 半導体パッケージ | |
| JP2004128290A (ja) | 半導体装置 | |
| KR100612783B1 (ko) | 반도체 장치 | |
| JPH11163043A (ja) | ボールグリッドアレイ実装構造 | |
| KR100350424B1 (ko) | 반도체소자 | |
| JP2009076569A (ja) | 半導体パッケージ、実装基板、およびこれらを含む半導体装置 | |
| US20080042276A1 (en) | System and method for reducing stress-related damage to ball grid array assembly | |
| JP4347506B2 (ja) | 半導体装置の実装構造 | |
| JP2002231761A (ja) | 電子部品実装体および電子部品 | |
| WO2011021690A1 (ja) | 互いに絶縁された金属性の電源側およびグランド側補強部材を有する半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070801 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |