JP6785650B2 - 部品実装装置及び部品実装方法 - Google Patents

部品実装装置及び部品実装方法 Download PDF

Info

Publication number
JP6785650B2
JP6785650B2 JP2016255621A JP2016255621A JP6785650B2 JP 6785650 B2 JP6785650 B2 JP 6785650B2 JP 2016255621 A JP2016255621 A JP 2016255621A JP 2016255621 A JP2016255621 A JP 2016255621A JP 6785650 B2 JP6785650 B2 JP 6785650B2
Authority
JP
Japan
Prior art keywords
soldering
electronic component
component
solder
preliminary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016255621A
Other languages
English (en)
Other versions
JP2018107400A (ja
Inventor
裕一 中島
裕一 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azbil Corp
Original Assignee
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azbil Corp filed Critical Azbil Corp
Priority to JP2016255621A priority Critical patent/JP6785650B2/ja
Publication of JP2018107400A publication Critical patent/JP2018107400A/ja
Application granted granted Critical
Publication of JP6785650B2 publication Critical patent/JP6785650B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Description

この発明は、基板に電子部品を実装する部品実装装置及び部品実装方法に関する。
従来から、プリント基板(以下、基板と称す)上に半導体チップ等の電子部品を実装する場合、リフロー工程が用いられている。リフロー工程では、基板上のパッドにクリームはんだを塗布した後、パッド上に電子部品を配置し、電子部品の耐熱温度以下に設定された炉の中に基板をベルトコンベア等で所定時間流している。このリフロー工程では、数十から数百の電子部品を短時間にはんだ付けできるため、昨今では一般的な製造工程となっている。
しかしながら、精密位置決め又は耐熱性等が要求される電子部品を基板上に実装する場合、リフロー工程では対応できない。
例えば、光電スイッチ等に使用されるLED等の光学部品等は、光軸を一律にする必要があるため、精密な位置決めが求められる。しかしながら、この光学部品をリフロー工程で実装しようとすると、位置決め精度にバラつきが生じ、光軸を所定範囲内に調整できなくなる。
そこで、上記のような精密位置決め又は耐熱性等が要求される電子部品に対しては、リフロー工程後の後付け実装が必要となり、レーザ工法はその手段の1つである。このレーザ工法を用いることで、電子部品の微小な電極端子に直接はんだ付けを行うことができ、上記要求を満たすことができる。なお、レーザ工法では、レーザ吸収率の関係上、照射対象面に対し、予備はんだを行っておくことが望ましい。
例えば、2つの電極端子を有するLEDを基板に実装する場合、基板上のパッドにクリームはんだを塗布することで予備はんだを行う。その後、LED以外の電子部品を基板に載せてリフロー工程を行う。その後、LEDを予備はんだを行ったパッド上に位置決めし、当該パッド上のはんだにレーザを照射することではんだ付けを行う。
一方、光学部品等の電子部品を基板に実装する場合、位置精度(水平(XY)方向の精度)に加え、基板に対して高さ(Z)方向にも制限が加えられる。
ここで、電子部品の両側(複数箇所)に対してはんだ付けが必要な場合、基板上の両側のパッドに対して予備はんだを行うと、基板に対する高さ方向の位置精度が達成できず、プロセス構築が困難となる。
例えば図7Aに示すように、基板101上の両側のパッド103a,103bに対して予備はんだを行い、電子部品102を載せたとする。そして、図7Bに示すように、一方のパッド103a上のはんだに対してレーザを照射してはんだ付けを行うと、他方のパッド103b上に存在するはんだの厚みが邪魔をする。そのため、電子部品102を基板101側に加圧しながらはんだ付けを行っても、電子部品102を基板101側に押し込むことができない。その結果、図7Cに示すように、電子部品102と基板101との間にはんだが残り、高さ方向の要求仕様(例えば最大0.1mm)を満たせない。
これに対し、両側のパッドに対し、同時に2つのレーザを照射する方法が提案されている(例えば特許文献1参照)。
特開昭62−248564号公報
しかしながら、特許文献1に開示された従来技術では、2つのレーザを照射する装置が必要となり、高価であるという課題がある。また、予備はんだを3箇所以上行う場合には、その分レーザが必要となり、簡単には対応できないという課題がある。
この発明は、上記のような課題を解決するためになされたもので、簡易な構成で、高さ方向の要求仕様を満たすことができる部品実装装置を提供することを目的としている。
この発明に係る部品実装装置は、基板に設けられた複数の導体パターンに対して予備はんだを行う予備はんだ部と、予備はんだ部による処理の後、複数の導体パターン上に電子部品を位置決めする部品位置決め部と、部品位置決め部による処理の後、電子部品を基板側に加圧しながら、複数の導体パターンのうち、当該電子部品に対して一側面側の導体パターン上のはんだを加熱することではんだ付けを行う第1はんだ付け部と、第1はんだ付け部による処理の後、複数の導体パターンのうち、当該電子部品に対して他側面側の導体パターン上のはんだを加熱することではんだ付けを行う第2はんだ付け部とを備え、予備はんだ部は、一側面側の導体パターンに対しては全面に予備はんだを行い、他側面側の導体パターンに対して、電子部品が対向する箇所には予備はんだを行わずに、当該電子部品が対向する箇所以外の箇所に予備はんだを行うことを特徴とする。
この発明によれば、上記のように構成したので、簡易な構成で、高さ方向の要求仕様を満たすことができる。
この発明の実施の形態1に係る部品実装装置の構成例を示す図である。 この発明の実施の形態1における加圧部の構成例を示す図である。 この発明の実施の形態1における制御部の構成例を示す図である。 この発明の実施の形態1に係る部品実装装置の動作例を示すフローチャートである。 この発明の実施の形態1における予備はんだ部により予備はんだが行われた基板を示す図である。 図6A〜図6Cは、この発明の実施の形態1に係る部品実装装置の動作例を説明する図である。 図7A〜図7Cは、従来の部品実装装置の動作例を説明する図である。
以下、この発明の実施の形態について図面を参照しながら詳細に説明する。
実施の形態1.
図1はこの発明の実施の形態1に係る部品実装装置の構成例を示す図である。
部品実装装置は、光学部品等の電子部品102を基板101に実装する装置であり、以下ではレーザ工法を用いた場合を示す。この部品実装装置は、はんだ供給部1、部品移動部2、レーザ照射部3、加圧部4及び制御部5を備えている。なお、図5,6に示すように、部品実装装置が用いる基板101には、電子部品102が配置される複数のパッド(導体パターン)103(図5,6ではパッド103a,103b)が設けられている。
はんだ供給部1は、基板101上の所定の供給スポットに対し、はんだを供給する。
部品移動部2は、電子部品102を基板101に対して相対的に移動させる。なお、部品移動部2は、電子部品102を移動させてもよいし、基板101を移動させてもよい。
レーザ照射部3は、基板101上の所定の照射スポットに対し、レーザを照射する。
加圧部4は、電子部品102を基板101側に加圧する。なお、加圧部4は、図2に示すように、電子部品102の両側面を把持しながら、ガイド(不図示)に沿って電子部品102を基板101側に加圧する。
制御部5は、はんだ供給部1、部品移動部2、レーザ照射部3及び加圧部4を制御する。この制御部5は、図3に示すように、予備はんだ部51、部品位置決め部52、第1はんだ付け部53及び第2はんだ付け部54を備えている。なお、制御部5は、システムLSI等の処理回路や、メモリ等に記憶されたプログラムを実行するCPU等により実現される。
予備はんだ部51は、はんだ供給部1により、基板101上の上記複数のパッド103に対してクリームはんだを塗布することで予備はんだを行う。この際、予備はんだ部51は、例えば、上記複数のパッド103のうち、電子部品102の一側面側に位置するパッド103に対しては、全面に予備はんだを行う。また、予備はんだ部51は、上記複数のパッド103のうち、電子部品102の他側面側に位置するパッド103に対しては、当該電子部品102が対向する箇所以外の箇所に予備はんだを行う。
部品位置決め部52は、予備はんだ部51による処理の後、部品移動部2により、上記複数のパッド103上に、電子部品102を位置決めする。
第1はんだ付け部53は、部品位置決め部52による処理の後、加圧部4により電子部品102を基板101側に加圧しながら、レーザ照射部3により、上記複数のパッド103のうち、当該電子部品102に対して一側面側のパッド103上のはんだにレーザを照射することではんだ付けを行う。
第2はんだ付け部54は、第1はんだ付け部53による処理の後、レーザ照射部3により、上記複数のパッド103のうち、当該電子部品102に対して他側面側のパッド103上のはんだにレーザを照射することではんだ付けを行う。なおこの際、第2はんだ付け部54は、加圧部4により電子部品102を基板101側に加圧しながら、レーザ照射部3により、上記複数のパッド103のうち、当該電子部品102に対して他側面側のパッド103上のはんだにレーザを照射することが望ましい。
次に、実施の形態1に係る部品実装装置の動作例について、図4〜6を参照しながら説明する。なお以下では、図5に示すように、基板101上に、電子部品102の両側に位置する2つのパッド103a,103bが設けられた場合を示す。なお図5では、パッド103a,103bに対して予備はんだが行われ、電子部品102が載せられた状態を示している。また、図5における符号501は、レーザの照射スポットを示している。
部品実装装置の動作例では、図4に示すように、まず、予備はんだ部51は、はんだ供給部1により、一方のパッド103(図5ではパッド103a)に対しては全面に予備はんだを行う(ステップST1)。また、予備はんだ部51は、はんだ供給部1により、他方のパッド103(図5ではパッド103b)に対しては電子部品102が対向する箇所以外の箇所に予備はんだを行う(ステップST2)。すなわち、図5に示すように、予備はんだ部51は、パッド103aに対しては従来と同様に全面に予備はんだを行うが、パッド103bに対しては、電子部品102が対向する箇所以外の箇所に対して、つまり部分的に予備はんだを行う。
なお、予備はんだ部51は、リフローにより予備はんだを行ってもよい。これにより、簡易に予備はんだの形成が可能となる。なお、リフローによる部分的な予備はんだは、その部分的な予備はんだの範囲を部品公差より算出し、パッド103上の当該予備はんだの範囲外の領域に対するマスクを準備することで、実施可能である。
次いで、部品位置決め部52は、部品移動部2により、パッド103a,103b上に、電子部品102を位置決めする(ステップST3)。この部品位置決め部52による処理は、従来と同様である。図6Aは基板101上に電子部品102が載せられた状態を示している。
次いで、第1はんだ付け部53は、加圧部4により電子部品102を基板101側に加圧しながら、レーザ照射部3により上記一方のパッド103(図ではパッド103a)上のはんだに対してレーザを照射することではんだ付けを行う(ステップST4)。すなわち、図6Bに示すように、第1はんだ付け部53は、全面に予備はんだが行われたパッド103aに対し、レーザを照射して加熱することではんだを溶かし、電子部品102を基板101側に押し込む。ここで、パッド103bに対しては電子部品102が対応する箇所には予備はんだが行われていないため、電子部品102は基板101側に平行に押し込まれ、基板101の高さ方向の仕様を満たすことができる。
また、予備はんだ部51は、パッド103bに対しては全面に予備はんだを行っている。そのため、図5に示すように、第1はんだ付け部53が電子部品102の電極の近くをレーザで加熱することで、予備はんだで塗布されたはんだのみではんだ付けを行うことができ、はんだを追加で供給する必要が無くなる(局所加熱効果)。よって、はんだ付けが容易となる。
また、加圧部4は、図2に示すように、電子部品102の両側面を把持し、ガイドに沿って電子部品102を基板101側に加圧している。そのため、電子部品102を平行に保つことができる。
次いで、第2はんだ付け部54は、レーザ照射部3により上記他方のパッド103(図ではパッド103b)上のはんだに対してレーザを照射することではんだ付けを行う(ステップST5)。なお、第2はんだ付け部54では、はんだ付けの際にはんだの追加供給が必要となる。
また、第2はんだ付け部54は、上記はんだ付けを行う際に、加圧部4により電子部品102を基板101側に加圧しながら行うことが望ましい。これは、はんだ部分の断面形状はフィレット形状であり、電子部品102の片側のみがはんだ付けされた状態では、未はんだ部分を浮き上がらせる方向に力が働き、電子部品102と基板101との間に隙間が生じ易く、プロセスが不安定になるためである。
以上により、電子部品102を基板101側に押し込むことができ、高さ方向の要求仕様を満たすことができる。
なお、実施の形態1に係る部品実装装置で用いられる基板101では、表面処理として金フラッシュ処理は施せない。これは、金とはんだの主材料である錫が反応し易く、部分的な予備はんだが難しいためである。
また上記では、予備はんだ部51が、電子部品102に対して一側面側のパッド103に対しては全面に予備はんだを行い、他側面側のパッド103に対して部分的に予備はんだを行う場合を示した。しかしながら、これに限らず、予備はんだ部51は、全てのパッド103に対して部分的に予備はんだを行うようにしてもよい。
また上記では、第1はんだ付け部53及び第2はんだ付け部54がレーザを用いてはんだ付けを行う場合を示した。しかしながら、これに限らず、はんだごて等の他の方法を用いて、はんだ付けを行ってもよい。
以上のように、この実施の形態1によれば、基板101に設けられた複数のパッド103に対して予備はんだを行う予備はんだ部51と、予備はんだ部51による処理の後、複数のパッド103上に電子部品102を位置決めする部品位置決め部52と、部品位置決め部52による処理の後、電子部品102を基板101側に加圧しながら、複数のパッド103のうち、当該電子部品102に対して一側面側のパッド103上のはんだを加熱することではんだ付けを行う第1はんだ付け部53と、第1はんだ付け部53による処理の後、複数のパッド103のうち、当該電子部品102に対して他側面側のパッド103上のはんだを加熱することではんだ付けを行う第2はんだ付け部54とを備え、予備はんだ部51は、少なくとも他側面側のパッド103に対して、電子部品102が対向する箇所以外の箇所に予備はんだを行うので、簡易な構成で、高さ方向の要求仕様を満たすことができる。
なお、本願発明はその発明の範囲内において、実施の形態の任意の構成要素の変形、もしくは実施の形態の任意の構成要素の省略が可能である。
1 はんだ供給部
2 部品移動部
3 レーザ照射部
4 加圧部
5 制御部
51 予備はんだ部
52 部品位置決め部
53 第1はんだ付け部
54 第2はんだ付け部
101 基板
102 電子部品
103,103a,103b パッド(導体パターン)

Claims (5)

  1. 基板に設けられた複数の導体パターンに対して予備はんだを行う予備はんだ部と、
    前記予備はんだ部による処理の後、前記複数の導体パターン上に電子部品を位置決めする部品位置決め部と、
    前記部品位置決め部による処理の後、前記電子部品を前記基板側に加圧しながら、前記複数の導体パターンのうち、当該電子部品に対して一側面側の導体パターン上のはんだを加熱することではんだ付けを行う第1はんだ付け部と、
    前記第1はんだ付け部による処理の後、前記複数の導体パターンのうち、当該電子部品に対して他側面側の導体パターン上のはんだを加熱することではんだ付けを行う第2はんだ付け部とを備え、
    前記予備はんだ部は、前記一側面側の導体パターンに対しては全面に予備はんだを行い、前記他側面側の導体パターンに対して、前記電子部品が対向する箇所には予備はんだを行わずに、当該電子部品が対向する箇所以外の箇所に予備はんだを行う
    ことを特徴とする部品実装装置。
  2. 前記第2はんだ付け部は、前記電子部品を前記基板側に加圧しながら、前記複数の導体パターンのうち、当該電子部品に対して他側面側の導体パターン上のはんだを加熱することではんだ付けを行う
    ことを特徴とする請求項1記載の部品実装装置。
  3. 前記第1はんだ付け部及び前記第2はんだ付け部は、レーザを用いてはんだ付けを行う
    ことを特徴とする請求項1又は請求項記載の部品実装装置。
  4. 前記電子部品は光学部品である
    ことを特徴とする請求項1から請求項のうちのいずれか1項記載の部品実装装置。
  5. 予備はんだ部が、基板に設けられた複数の導体パターンに対して予備はんだを行い、
    部品位置決め部が、前記予備はんだ部による処理の後、前記複数の導体パターン上に電子部品を位置決めし、
    第1はんだ付け部が、前記部品位置決め部による処理の後、前記電子部品を前記基板側に加圧しながら、前記複数の導体パターンのうち、当該電子部品に対して一側面側の導体パターン上のはんだを加熱することではんだ付けを行い、
    第2はんだ付け部が、前記第1はんだ付け部による処理の後、前記複数の導体パターンのうち、当該電子部品に対して他側面側の導体パターン上のはんだを加熱することではんだ付けを行い、
    前記予備はんだ部は、前記一側面側の導体パターンに対しては全面に予備はんだを行い、前記他側面側の導体パターンに対して、前記電子部品が対向する箇所には予備はんだを行わずに、当該電子部品が対向する箇所以外の箇所に予備はんだを行う
    ことを特徴とする部品実装方法。
JP2016255621A 2016-12-28 2016-12-28 部品実装装置及び部品実装方法 Active JP6785650B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016255621A JP6785650B2 (ja) 2016-12-28 2016-12-28 部品実装装置及び部品実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016255621A JP6785650B2 (ja) 2016-12-28 2016-12-28 部品実装装置及び部品実装方法

Publications (2)

Publication Number Publication Date
JP2018107400A JP2018107400A (ja) 2018-07-05
JP6785650B2 true JP6785650B2 (ja) 2020-11-18

Family

ID=62788076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016255621A Active JP6785650B2 (ja) 2016-12-28 2016-12-28 部品実装装置及び部品実装方法

Country Status (1)

Country Link
JP (1) JP6785650B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS636898A (ja) * 1986-06-26 1988-01-12 ティーディーケイ株式会社 リ−ドレス電子部品の半田付け方法
JPS63273398A (ja) * 1987-05-01 1988-11-10 Senju Metal Ind Co Ltd プリント基板のリフロ−はんだ付け方法
JPH1051134A (ja) * 1996-07-31 1998-02-20 Taiyo Yuden Co Ltd 回路部品の実装方法及び装置
CN102119587B (zh) * 2008-08-11 2014-10-08 雅马哈发动机株式会社 安装有表面安装部件的印刷布线板的制造方法
JP2013098338A (ja) * 2011-10-31 2013-05-20 Nisshinbo Mechatronics Inc 電子部品の製造装置、電子部品の製造方法、およびled照明の製造方法

Also Published As

Publication number Publication date
JP2018107400A (ja) 2018-07-05

Similar Documents

Publication Publication Date Title
US11452250B2 (en) Substrate inspection device that inspects application quality of adhesive
US20050161252A1 (en) Method for fitting out and soldering a circuit board, reflow oven and circuit board for said method
JP6832675B2 (ja) 予備半田成形システムおよび方法
JP6785650B2 (ja) 部品実装装置及び部品実装方法
US11184984B2 (en) Solder printing inspection device, solder printing inspection method and method of manufacturing substrate
JP2008166488A (ja) 電子部品の接続方法
JP6584349B2 (ja) はんだ付け装置及びはんだ付け方法
KR20190094755A (ko) 전자소자의 본딩 및 디본딩 장치
JP4274264B2 (ja) モジュールの製造方法
JP4830635B2 (ja) はんだ付け方法、及びはんだ付け装置
KR20210144282A (ko) 선형 이송 방식의 레이저 리플로우 방법
KR20130123598A (ko) 이종 솔더링 공정 통합장치 및 이를 이용한 원타임 솔더링 방법
US20200221581A1 (en) Reflow device of reflow soldering equipment
KR101431918B1 (ko) 인쇄회로기판 및 인쇄회로기판의 표면처리방법
JP2006222170A (ja) はんだ付け方法
JP7370549B1 (ja) 半田配置方法
JP2017195222A (ja) はんだ付け装置及びはんだ付け方法
KR20230171502A (ko) 가요성인쇄회로기판 표면실장방법 및 그에 적합한 지그
KR20240033314A (ko) 반도체 패키지 리플로우 장치 및 반도체 패키지 리플로우 방법
KR101296372B1 (ko) 프리 리플로우 방식의 이종재질 솔더간 솔더링 장치 및 솔더링 방법
JPH02306693A (ja) 電子部品の実装半田付け方法
IL31484A (en) Method of soldering components to a printed circuit board previously provided with a solder layer
JP2014078633A (ja) はんだバンプ形成方法
JP2009182106A (ja) 配線基板の製造方法
KR100955603B1 (ko) 솔더범프 형성장치 및 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200609

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200806

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201027

R150 Certificate of patent or registration of utility model

Ref document number: 6785650

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150