JP6776195B2 - 電力変換装置 - Google Patents

Description

本発明は、保護機能を搭載した半導体駆動装置を用いた電力変換装置に関する。

インバータをはじめとする電力変換装置は、半導体パワーモジュール（以下、「モジュール」と略記することがある）のスイッチング動作によって電力変換を実現している。その半導体パワーモジュールにおける半導体スイッチング素子の代表例として、ＭＯＳＦＥＴやＩＧＢＴをはじめとする電圧駆動型半導体素子が広く用いられている。特に、高速のスイッチングが可能で大電力を制御できるＩＧＢＴは、家電用の小容量インバータから鉄道用等の大容量インバータまで幅広い分野で使われている。

半導体パワーモジュールでは、一般的に、半導体スイッチング素子とダイオードの逆並列接続回路（「アーム」と称する）が使用される。アームを、正極端子と交流端子の間に接続したものを上アーム、交流端子と負極端子の間に接続したものを下アームと称する。一組の上アームと下アームによって、一相分の交流電力を出力することができる。したがって三相交流を出力するためには３組の上下アームが必要となる。

このような半導体スイッチング素子を制御するためには、半導体スイッチング素子に駆動信号を与える半導体駆動装置が必要となる。一般に、電圧駆動型の半導体スイッチング素子のための半導体駆動装置は、半導体スイッチング素子のゲートに電圧を印加することにより、半導体スイッチング素子の導通状態（オン状態）を制御する機能を有する。

半導体スイッチング素子をインバータなどに使う場合には、アーム短絡や負荷短絡による素子破損を防止するために、短絡保護機能を有することが多い。アーム短絡とは、上下アームの半導体スイッチング素子が同時にオンしてしまい、電源のプラスとマイナスが短絡する現象である。また、負荷短絡は、インバータなどに接続された負荷が短絡し、オンしている半導体スイッチング素子を介して電源のプラスとマイナスが短絡される現象である。これらの短絡が起きると、半導体スイッチング素子には過大な電流が流れ半導体スイッチング素子が破壊に至る。

このような短絡は、短絡が発生した際の半導体パワーモジュールの導通状態によって、一般にＴｙｐｅＩ〜ＴｙｐｅＩＩＩの３つの短絡モードに分類される（非特許文献１）。

ＴｙｐｅＩ短絡は、自アーム素子がターンオンする際に短絡が生じるものである。一例としてインバータの上下アームを考えると、自アームがターンオフ中に対アーム素子が破壊して導通状態のままとなり、その状態で自アームがターンオンする状況で発生する。ＴｙｐｅＩ短絡時には、短絡によって自アームのコレクタ電流はＩＧＢＴの飽和電流まで増加し、一方で、コレクタ−エミッタ間電圧は、主回路の寄生インダクタンスと主電流の増加率の積によって発生する起電圧で変動する。この時、帰還容量を介してコレクタからゲートに変位電流が流れる。このため、ゲート電圧は一時的に電源電圧程度まで上昇する。

ＴｙｐｅＩＩ短絡では、自アームのＩＧＢＴがゲートオン状態にあり、コレクタ電流が流れている期間に、オフ中の対アーム素子が突然破壊して短絡する場合がある。このＴｙｐｅＩＩ短絡では、ゲートオン状態で短絡するため、その電流変化率は素子特性で制限されるＴｙｐｅＩ短絡よりも大きく、主回路の寄生インダクタンスによって制限されている。

その結果、コレクタ電流は急激に増大し、ＴｙｐｅＩ短絡よりも激しい短絡となる。さらにＴｙｐｅＩＩ短絡では、コレクタ−エミッタ間電圧が急激に増加するため、帰還容量を介してゲートに変位電流が流入することでゲート電圧が上昇し、飽和電流はさらに増加する。

ＴｙｐｅＩＩＩ短絡では、ＴｙｐｅＩＩ短絡と同様に、自アームのＩＧＢＴのゲートがオンしている状態で短絡するモードであるが、ＩＧＢＴに逆並列接続されたダイオードが導通している状態で短絡する点がＴｙｐｅＩＩ短絡と異なる。

一例として、自アームのダイオードが還流電流を流しており、かつ自アームのＩＧＢＴのゲートがオンしている状態で、オフ中の対アームが突然破壊して短絡する場合がある。この場合も、ゲートオン状態で短絡するため、その電流変化率はＴｙｐｅＩＩ短絡と同様に大きくなり、激しい短絡となる。

対アーム素子の破壊や誤点弧によって短絡が発生した場合に、自アーム素子を二次被害から保護するために、半導体駆動装置には短絡保護回路を設けることが望ましい。一般に短絡保護回路は、半導体スイッチング素子の電流や電圧を観測して、それらが予め決められた値を超えた場合に、半導体スイッチング素子の電流を制限または遮断する措置を講ずることによって半導体スイッチング素子を保護するものである。

過電流保護回路においては、半導体パワーモジュールにおける半導体スイッチング素子に流れる電流を検出する電流検出手段が必要である。

一般に、電気鉄道等で用いる高電圧のインバータに短絡検出手段を用いる場合には、ノイズによる誤検知、すなわち短絡していないのに短絡したものと誤って検知してインバータを停止させてしまう事象が発生することがある。このような事象を回避するため、一般に、ローパスフィルタによるスイッチング時に発生する高周波ノイズ除去や、ハイパスフィルタによる低周波ノイズ除去が行われる。また、スイッチング動作のターンオン時に発生するリカバリ電流による誤検知を避けるために、過電流保護回路は、フィルタリング時間を設けて、即ち短絡が一定期間継続したことを検出して、保護動作を開始する機能を持つ。

ところで、電力変換装置は、例えば電気鉄道車両では車両床下の限られた空間に、電気自動車ではボンネット内の限られた空間に、他の機器と一緒に設置されるため、その半導体パワーモジュールの小型化が要求されている。半導体パワーモジュールを小型化すると、主電流が流れる主端子、半導体駆動装置を接続する制御端子、過電流などの異常状態を検知するための電圧信号を出力する検出端子を構成する導体や、端子間やこれら端子と半導体スイッチング素子間を接続するための配線導体が近接配置される。そのため、これら端子（導体）および配線導体に流れる主電流により発生する磁束が、各端子および各配線導体の相互間で、影響を及ぼし合う。

これに対し、特許文献１においては、上述したような磁束の影響に対応するために、各端子および各配線導体の相互間に発生する相互インダクタンスを考慮して半導体スイッチング素子に流れる電流を検出する技術が開示されている。

特開２０１６−６６９７４号公報

Ｊｏｒｇ Ｓｃｈｕｍａｎｎ， ｅｔ ａｌ．， "Ｉｎｆｌｕｅｎｃｅ ｏｆ ｔｈｅ Ｇａｔｅ Ｄｒｉｖｅ ｏｎ ｔｈｅ Ｓｈｏｒｔ−Ｃｉｒｃｕｉｔ Ｔｙｐｅ ＩＩ ａｎｄ Ｔｙｐｅ ＩＩＩ Ｂｅｈａｖｉｏｒ ｏｆ ＨＶ−ＩＧＢＴ"， ＰＣＩＭ２０１０，ｐｐ．７０９−７１４

上述のように半導体パワーモジュールの小型化のために、いわゆる２ｉｎ１構成を有するモジュールがある。２ｉｎ１とは、１個の半導体パワーモジュールがＩＧＢＴ（またはパワーＭＯＳＦＥＴなど）とダイオードの逆並列回路からなるアームを２個備えており、２個のアームがモジュール内において直列接続され、一組の上下アーム直列回路を構成している。特許文献１によれば、上アームのエミッタ信号端子と上アームのエミッタ主端子間の配線に発生する電圧を検出することによって、上アームに流れる電流を検出することができる。また、下アームのエミッタ信号端子と下アームのエミッタ主端子間の配線に発生する電圧を検出することによって、下アームに流れる電流を検出することができる。

図１に、一般的な２ｉｎ１モジュールを用いた半導体パワーモジュールの主回路の等価回路図を示す。図１では、モジュール内の配線（導体）間で作用する相互インダクタンスを模式的に表している。図１に示すように、ＩＧＢＴとダイオードの逆並列回路からなる上アーム１０と下アーム２０が直列に接続されている。上アーム１０のゲート信号端子Ｇに不図示の半導体駆動装置からゲート電圧が供給され、下アーム２０のゲート信号端子Ｇに不図示の半導体駆動装置からゲート電圧が供給される。

上アーム１０と下アーム２０からなる半導体パワーモジュールは、正極端子Ｐと上アーム１０のコレクタとの間の配線導体の自己インダクタンスＬ１、上アーム１０のエミッタ信号端子Ｓと上アーム１０と下アーム２０の接続中点との間の配線導体の自己インダクタンスＬ２を有する。また、上アーム１０と下アーム２０の接続中点と下アーム２０のコレクタとの間の自己インダクタンスＬ３、下アーム２０のエミッタ信号端子Ｓと負極端子Ｎとの間の配線導体の自己インダクタンスＬ４を有する。さらに、上アーム１０と下アーム２０の接続中点と交流端子ＡＣとの間の配線導体の自己インダクタンスＬ５を有する。

上記のような２ｉｎ１モジュールにおいては、例えば負極端子Ｎと下アーム２０のエミッタ信号端子Ｓ間の配線に発生する電圧は、配線導体の自己インダクタンスＬ４の他に、Ｌ１−Ｌ４間相互インダクタンスＭ１４、Ｌ２−Ｌ４間相互インダクタンスＭ２４、Ｌ３−Ｌ４間相互インダクタンスＭ３４、Ｌ４−Ｌ５間相互インダクタンスＭ４５の影響を受ける。また、上アーム１０の電流変化率ｄＩ_Ｈ／ｄｔ、下アーム２０の電流変化率ｄＩ_Ｌ／ｄｔ、及び交流端子ＡＣの配線の電流変化率ｄＩ_ＡＣ／ｄｔとしたとき、自己インダクタンスＬ４に発生する電圧ＶＬ４は、ＶＬ４＝（Ｍ１４＋Ｍ２４）・ｄＩ_Ｈ／ｄｔ＋（Ｌ４＋Ｍ３４）・ｄＩ_Ｌ／ｄｔ＋Ｍ４５・ｄＩ_ＡＣ／ｄｔと表すことができる。

短絡時やスイッチング動作のターンオン・ターンオフ時には、上アーム１０と下アーム２０に変化率が逆向きで、同じ大きさ（変化率）の電流変化が生じ、ｄＩ_ＡＣ＝０、ｄＩ_Ｈ／ｄｔ＝ｄＩ_Ｌ／ｄｔとなるため、ＶＬ４＝（Ｍ１４＋Ｍ２４＋Ｍ３４＋Ｌ４）・ｄＩ_Ｈ（又はｄＩ_Ｌ）／ｄｔである。上アーム１０のエミッタ側配線に発生する電圧ＶＬ２も同様に、ＶＬ２＝（Ｍ１２＋Ｍ２３＋Ｍ２４＋Ｌ２）・ｄＩ_Ｈ（又はｄＩ_Ｌ）／ｄｔとなる。相互インダクタンスを加味した、配線導体に発生する実効的なインダクタンス値は、事前の計算や測定によって求められ定数として扱うことができる。したがって、短絡やスイッチング動作のターンオン・ターンオフの事象においては、配線に発生する電圧を測定することで各アームの電流変化率ｄＩ／ｄｔを検出することができ、さらに検出したｄＩ／ｄｔの積分によって電流を検出することができる。

しかしながら、２ｉｎ１モジュール内の片側のアームのみに電流が流れる導通状態、もしくは還流状態においては、交流端子ＡＣの配線導体の電流変化率と電流が流れるアームの電流変化率が等しい一方、電流が流れないアームにおいては電流変化率ｄＩ／ｄｔはゼロとなる。例として上アーム１０に並列に負荷インダクタンスを接続してダブルパルス・スイッチングを実施した際の主回路の等価回路と電流波形の模式図を、図２及び図３に示す。

図２は、半導体パワーモジュールの上アーム１０に並列に負荷インダクタンスＬ６を接続した場合の主回路の等価回路を示す。また、図３は、図２の等価回路における上アーム１０及び下アーム２０の電流波形を示す。

図２に示すように、正極端子Ｐと交流端子ＡＣに負荷インダクタンスＬ６が接続されている。また、図３において、下アーム指令の時間変化（１）、下アームゲート電圧の時間変化（２）、上アーム電流の時間変化（３）、下アーム電流の時間変化（４）を示している。例えば、図３の（１）に示すように、下アーム２０にターンオン指令及びターンオフ指令を半導体駆動装置に入力すると、半導体駆動装置から図３の（２）に示すようなゲート電圧がゲート信号端子Ｇに供給される。ターンオン指令の所定時間後に閾値電圧Ｖｔｈ以上となり、ターンオフ指令の所定時間後に閾値電圧Ｖｔｈ以下となる。なお、ここでは、都合により下アーム２０に対する指令及びゲート電圧のみ説明している。

このような状況、例えば下アーム２０のみ導通もしくは還流している状態では、下アーム２０のエミッタ側配線に発生する電圧ＶＬ４は、ＶＬ４＝（Ｌ４＋Ｍ３４＋Ｍ４５）・ｄＩ_Ｌ／ｄｔとなる（図３の（４））。また下アーム２０に電流が流れておらず、上アーム１０のみ導通もしくは還流している状態では、ＶＬ４＝（Ｍ１４＋Ｍ２４＋Ｍ４５）・ｄＩ_Ｈ／ｄｔとなり、自アームに電流が流れていなくても電圧が発生することがわかる。そして、このとき上アーム１０及び下アーム２０それぞれにＩ_Ｌ／ｄｔ及びｄＩ_Ｈ／ｄｔが小さく変化している（図３の（３），（４））。上記のように自アームのみが導通もしくは還流している状態（モード１）と、対アームのみが導通もしくは還流している状態（モード２）と、短絡もしくはターンオン・ターンオフ（モード３）の３つの動作モードで配線に作用する実効的なインダクタンス値がそれぞれ異なる。

導通中や還流中の電流も含めて正確に電流を検出するためには、上記３つの動作モードそれぞれの実効的なインダクタンス値に対応した電流検出回路が必要になるが、部品点数の増加と回路構成が複雑化するという問題がある。

また、自アームまたは対アームの導通中もしくは還流中の影響を排除するために、電流検出回路の動作期間をゲートがオンする前後だけに限定するという対策も考えられるが、それでは導通中や還流中の対アーム破壊によって発生するＴｙｐｅＩＩ短絡やＴｙｐｅＩＩＩ短絡に対応することができない。

本発明は、上述した状況に鑑みて創案されたものであり、２ｉｎ１モジュールを構成する半導体スイッチング素子に流れる電流を精度良く検出できる短絡保護機能を有する半導体駆動装置を用いた電力変換装置を提供することを目的とする。

上記課題を解決するため、本発明の電力変換装置の一態様は、半導体パワーモジュールと、半導体パワーモジュールを駆動する半導体駆動装置と、を備える。
半導体パワーモジュールは、一対の直流端子となる第１の主端子および第２の主端子と、第１の主電極および第２の主電極を有し、第１の主電極が第１の主端子と電気的に接続される第１の半導体スイッチング素子と、第３の主電極および第４の主電極を有し、第４の主電極が第２の主端子と電気的に接続される第２の半導体スイッチング素子と、を備える。また、半導体パワーモジュールは、電気的に直列に接続された第１の半導体スイッチング素子の第２の主電極と第２の半導体スイッチング素子の第３の主電極との接続点に電気的に接続される交流端子を備える。さらに、半導体パワーモジュールは、第２の主電極の電位を検出する第１の信号端子と、第１の半導体スイッチング素子と第２の半導体スイッチング素子の接続点の電位を検出する第２の信号端子と、第４の主電極の電位を検出する第３の信号端子と、第２の主端子の電位を検出する第４の信号端子と、を備える。
また、半導体駆動装置は、第１の半導体駆動装置と第２の半導体駆動装置から構成される。第１の半導体駆動装置は、第１の半導体スイッチング素子にゲート駆動信号を供給する第１のゲート電圧制御回路と、第２の信号端子で検出された第１の検出電圧が所定値未満であるときにゼロ値を出力し、第１の検出電圧が所定値を超えるときに当該第１の検出電圧を出力する第１のフィルタと、第１のフィルタの出力を積分した出力値を出力する第１の積分回路と、を備え、第１の積分回路の出力に基づいて、第１の半導体スイッチング素子の過電流保護を行う。
同様に、第２の半導体駆動装置は、第２の半導体スイッチング素子にゲート駆動信号を供給する第２のゲート電圧制御回路と、第４の信号端子で検出された第２の検出電圧が所定値未満であるときにゼロ値を出力し、第２の検出電圧が所定値を超えるときに当該第２の検出電圧を出力する第２のフィルタと、第２のフィルタの出力を積分した出力値を出力する第３の積分回路と、を備え、第３の積分回路の出力に基づいて、第２の半導体スイッチング素子の過電流保護を行う。

本発明の少なくとも一態様によれば、２ｉｎ１モジュールの短絡電流やスイッチング電流を精度良く検出することができ、それゆえ、確実に短絡電流を遮断することができる。
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。

一般的な２ｉｎ１モジュールを用いた半導体パワーモジュールの主回路の等価回路図である。 半導体パワーモジュールの上アームに並列に負荷インダクタンスを接続した場合の主回路の等価回路図である。 図２の等価回路における上アーム及び下アームの電流波形を示す説明図である。 本発明の第１の実施形態に係る半導体パワーモジュールと半導体駆動装置の基本構成例を示すブロック図である。 第２の信号端子と第１の積分回路の間にフィルタを設けていない場合（従来例）における、半導体パワーモジュールの電流検出信号を示す説明図である。 本発明の第１の実施形態に係る半導体パワーモジュールの電流検出信号を示す説明図である。 第２の信号端子と第１の積分回路の間にハイパスフィルタを設けた場合（比較例）における、半導体パワーモジュールの電流検出信号を示す説明図である。 本発明の第１の実施形態に係る半導体駆動装置の基本構成の具体例を示す等価回路図である。 本発明の第１の実施形態に係る半導体駆動装置の基本構成の具体例の変形例を示す等価回路図である。 本発明の第１の実施形態に係る半導体駆動装置の基本構成の他の具体例を示す等価回路図である。 本発明の第２の実施形態に係る半導体駆動装置の基本構成例を示すブロック図である。 本発明の第２の実施形態に係る半導体駆動装置の基本構成の具体例を示す等価回路図である。 本発明の第３の実施形態に係る半導体駆動装置の基本構成例を示すブロック図である。 本発明の第３の実施形態に係る半導体駆動装置の基本構成の具体例を示す等価回路図である。 ゲート電圧低減時のゲート電圧の時間変化の例を示す模式波形図である。 ゲート電圧低減時のアーム電流の時間変化の例を示す模式波形図である。 本発明の第４の実施形態に係る半導体駆動装置の基本構成例を示すブロック図である。 本発明の第４の実施形態に係る半導体駆動装置の基本構成の具体例を示す等価回路図である。 本発明の第５の実施形態に係る電力変換装置の基本構成例を示す回路図である。

以下、本発明を実施するための形態の例について、添付図面を参照しながら説明する。説明は下記の順序で行う。添付図面において実質的に同一の機能又は構成を有する構成要素については、同一の符号を付して重複する説明を省略する。なお、添付図面は本発明の原理に則った具体的な実施形態と実装例を示しているが、これらは本発明の理解のためのものであり、決して本発明を限定的に解釈するために用いられるものではない。
１．第１の実施形態（低レベルの検出電圧をカットするフィルタを備える例）
２．第２の実施形態（ゲート電圧比較回路と時定数切替回路を備える例）
３．第３の実施形態（ゲート電圧低減回路を備える例）
４．第４の実施形態（ゲート電圧調整回路としてツェナー・ダイオードを用いた例）
５．第５の実施形態（半導体駆動装置を電力変換装置に適用した例）

＜１．第１の実施形態＞
［電力変換装置の機能構成］
図４は、本発明の第１の実施形態に係る２ｉｎ１構成の半導体パワーモジュールと半導体駆動装置の（短絡保護機能の）基本構成例を示すブロック図である。なお、第１の実施形態では、半導体スイッチング素子としてＩＧＢＴを例にとって説明するが、それに限定されるものではなく、その他一般の半導体スイッチング素子にも適用できるものである。

図４に示す半導体パワーモジュールは、直列に接続された上アーム１０と下アーム２０による上下アームで構成されている。上アーム１０（パワー半導体素子の例）は、第１の半導体スイッチング素子であるＩＧＢＴ１１とダイオード１２の逆並列回路からなり、下アーム２０（パワー半導体素子の例）は、第２の半導体スイッチング素子であるＩＧＢＴ２１とダイオード２２の逆並列回路からなる。上アーム１０と下アーム２０からなる半導体パワーモジュールは、正極端子として第１の主端子１、負極端子として第２の主端子２、及び交流端子３を有する。

ＩＧＢＴ１１は、第１の主電極１３（コレクタ）および第２の主電極１４（エミッタ）を有し、第１の主電極１３が第１の主端子１と電気的に接続される。また、ＩＧＢＴ２１は、第３の主電極２３（コレクタ）および第４の主電極２４（エミッタ）を有し、第４の主電極２４が第２の主端子２と電気的に接続される。ＩＧＢＴ１１とＩＧＢＴ２１は、第２の主電極１４と第３の主電極２３とが導体によって電気的に接続されることにより、直列に接続される。交流端子３は、ＩＧＢＴ１１とＩＧＢＴ２１の直列接続点に電気的に接続される。

また、ＩＧＢＴ１１に関して、第１のゲート信号端子４、第２の主電極１４の電位を検出するエミッタ信号端子としての第１の信号端子５、及び配線寄生インダクタンスと半導体パワーモジュールに流れる電流の変化率に応じて出力される第１の検出電圧（交流端子３の電位）を検出する第２の信号端子６を備える。また、ＩＧＢＴ２１に関して、第２のゲート信号端子７、第４の主電極２４の電位を検出するエミッタ信号端子として第３の信号端子８、及び配線寄生インダクタンスと半導体パワーモジュールに流れる電流の変化率に応じて出力される第２の検出電圧（第２の主端子２の電位）を検出する第４の信号端子９を備える。第１の信号端子５と第３の信号端子８は接地されている。

上アーム１０と下アーム２０からなる半導体パワーモジュールは、第１の主端子１と上アーム１０のコレクタとの間の配線導体の自己インダクタンスＬ１、上アーム１０のエミッタ信号端子Ｓと上アーム１０と下アーム２０の接続中点との間の配線導体の自己インダクタンスＬ２を有する。また、上アーム１０と下アーム２０の接続中点と下アーム２０のコレクタとの間の自己インダクタンスＬ３、下アーム２０のエミッタ信号端子Ｓと第２の主端子２との間の配線導体の自己インダクタンスＬ４を有する。さらに、上アーム１０と下アーム２０の接続中点と交流端子３との間の配線導体の自己インダクタンスＬ５を有する。

上アーム１０の第１のゲート信号端子４に第１の半導体駆動装置３０からゲート駆動信号（ゲート電圧）が供給され、下アーム２０の第２のゲート信号端子７に第２の半導体駆動装置５０からゲート駆動信号（ゲート電圧）が供給される。

（第１の半導体駆動装置）
第１の半導体駆動装置３０は、第１のゲート駆動指令部３１、第１のゲート電圧制御回路３２、第１のフィルタ３３、第１の積分回路３４、第１のスイッチ３５、第１の出力比較回路３６、第２の積分回路３７、及び第１の遮断指令部３８を備える。

第１のゲート駆動指令部３１は、上位の論理部から入力される駆動指令入力信号ＳＩＮに基づいて、第１のゲート電圧制御回路３２に駆動指令を出力する。

第１のゲート電圧制御回路３２は、第１のゲート駆動指令部３１から入力された駆動指令に基づいて、ＩＧＢＴ１１にゲート駆動信号（ゲート電圧）を供給する。

第１のフィルタ３３は、第２の信号端子６と電気的に接続されている。第１のフィルタ３３は、第２の信号端子６に発生する微小な信号を除去するために、所定値より絶対値が小さい第１の検出電圧をフィルタリングする。即ち、第１のフィルタ３３は、第１の信号端子５と第２の信号端子６との間に出力された第１の検出電圧が第１の所定値未満であるときにゼロ値を第１の積分回路３４に出力し、第１の検出電圧が第１の所定値以上であるのときに第１の検出電圧を第１の積分回路３４に出力する。本実施形態では、第１のフィルタ３３は、短絡やターンオン・ターンオフ時以外に第２の信号端子６で検出された電位（第１の検出電圧）が所定値以上であるか否かを判定する。

第１の積分回路３４は、第１のフィルタ３３を通過した信号を積分してＩＧＢＴ１１のコレクターエミッタ間に流れる電流を検出する。

第１のスイッチ３５は、所定の期間中のみ第１の積分回路３４を動作させ、それ以外の期間は第１の積分回路３４の出力値をリセットする。例えば第１のスイッチ３５は、短絡やターンオン・ターンオフ時以外では第１の積分回路３４の出力をリセットしてゼロ値に保つ。

第１の出力比較回路３６は、第１の積分回路３４の出力が所定の値より大きくなると、ＩＧＢＴ１１が過電流状態であると判定し、判定結果に応じた信号を第２の積分回路３７に出力する。

第２の積分回路３７は、第１の出力比較回路３６から出力された信号を積分し、ＩＧＢＴ１１が過電流状態である期間を検出する。第２の積分回路３７は、積分結果を第１の遮断指令部３８に出力する。第２の積分回路３７を設けることにより過電流状態の判定精度が上がるが、第２の積分回路３７がなくても過電流保護機能を実現することは可能である。

第１の遮断指令部３８は、第２の積分回路３７の出力値によってＩＧＢＴ１１が短絡状態であると判定された場合に電流遮断指令を出力する。

（第２の半導体駆動装置）
第２の半導体駆動装置５０は、第２のゲート駆動指令部５１、第２のゲート電圧制御回路５２、第２のフィルタ５３、第３の積分回路５４、第２のスイッチ５５、第２の出力比較回路５６、第４の積分回路５７、及び第２の遮断指令部５８を備える。これら第２のゲート駆動指令部５１、第２のゲート電圧制御回路５２、第２のフィルタ５３、第３の積分回路５４、第２のスイッチ５５、第２の出力比較回路５６、第４の積分回路５７、及び第２の遮断指令部５８は、第１の半導体駆動装置３０の各部と同様の機能を有している。

第２のゲート駆動指令部５１は、上位の論理部から入力される駆動指令入力信号ＳＩＮに基づいて、第２のゲート電圧制御回路５２に駆動指令を出力する。なお、この第２のゲート駆動指令部５１に入力される駆動指令入力信号ＳＩＮは、第１のゲート駆動指令部３１の駆動指令入力信号ＳＩＮとは独立した異なる信号である。

第２のゲート電圧制御回路５２は、第２のゲート駆動指令部５１から入力された駆動指令に基づいて、ＩＧＢＴ１１にゲート駆動信号（ゲート電圧）を供給する。

第２のフィルタ５３は、第４の信号端子９と電気的に接続されている。第２のフィルタ５３は、第４の信号端子９に発生する微小な信号を除去するために、所定値より絶対値が小さい第２の検出電圧をフィルタリングする。即ち、第２のフィルタ５３は、第３の信号端子８と第４の信号端子９との間に出力された第２の検出電圧が第２の所定値未満であるときにゼロ値を第３の積分回路５４に出力し、第２の検出電圧が第２の所定値以上であるときに第２の検出電圧を第３の積分回路５４に出力する。本実施形態では、第２のフィルタ５３は、短絡やターンオン・ターンオフ時以外に第４の信号端子９で検出された電位（第２の検出電圧）が所定値以上であるか否かを判定する。第１の所定値と第２の所定値は同じとしてもよい。

第３の積分回路５４は、第２のフィルタ５３を通過した信号を積分してＩＧＢＴ２１のコレクターエミッタ間に流れる電流を検出する。

第２のスイッチ５５は、所定の期間中のみ第３の積分回路５４を動作させ、それ以外の期間は第３の積分回路５４の出力値をリセットする。例えば第２のスイッチ５５は、短絡やターンオン・ターンオフ時以外では第３の積分回路５４の出力をリセットしてゼロ値に保つ。第２のスイッチ５５のリセット期間の定義は、第１のスイッチ３５と同様である。

第２の出力比較回路５６は、第３の積分回路５４の出力が所定の値より大きくなると、ＩＧＢＴ２１が過電流状態であると判定し、判定結果に応じた信号を第４の積分回路５７に出力する。

第４の積分回路５７は、第２の出力比較回路５６から出力された信号を積分し、ＩＧＢＴ２１が過電流状態である期間を検出する。第４の積分回路５７は、積分結果を第２の遮断指令部５８に出力する。第２の積分回路３７と同様に、第４の積分回路５７を設けることにより過電流状態の判定精度が上がるが、第４の積分回路５７がなくても過電流保護機能を実現することは可能である。

第２の遮断指令部５８は、第４の積分回路５７の出力値によってＩＧＢＴ２１が短絡状態であると判定された場合に電流遮断指令を出力する。

なお、本発明に係る半導体駆動装置は、基本構成要素であるＩＧＢＴ（半導体スイッチング素子）が並列に多数個存在する場合（一例として図１９参照）にも適用できることは勿論である。

［半導体駆動装置の動作］
次に、第１の半導体駆動装置３０及び第２の半導体駆動装置５０の動作を説明する。第１の半導体駆動装置３０及び第２の半導体駆動装置５０の動作は基本的に同じであるため、以下では第１の半導体駆動装置３０の動作を中心に説明する。

上位の論理部から第１の半導体駆動装置３０の第１のゲート駆動指令部３１に駆動指令入力信号ＳＩＮが入力されると、第１のゲート駆動指令部３１は、ＩＧＢＴ１１を好適に駆動するための信号を処理する。その結果に基づき、第１のゲート電圧制御回路３２は、ＩＧＢＴ１１の第１のゲート信号端子４にゲート駆動信号としての電圧を印加し、半導体パワーモジュールの動作を制御する。

また、上位の論理部から第２の半導体駆動装置５０の第２のゲート駆動指令部５１に駆動指令入力信号ＳＩＮが入力されると、第２のゲート駆動指令部５１は、ＩＧＢＴ２１を好適に駆動するための信号を処理する。その結果に基づき、第２のゲート電圧制御回路５２は、ＩＧＢＴ２１の第２のゲート信号端子７にゲート駆動信号としての電圧を印加し、半導体パワーモジュールの動作を制御する。

ここで、仮にＩＧＢＴ１１がオンのときにＩＧＢＴ２１が破壊し、短絡状態（ＴｙｐｅＩＩ短絡）が発生したと仮定する。このとき、ＩＧＢＴ１１のコレクタ−エミッタ間に流れるアーム電流Ｉ_Ｈ（コレクタ電流）は増加し、アーム電流Ｉ_Ｈは過電流状態となる。また、ＩＧＢＴ１１の主電流が流れる導体の自己インダクタンスと近接した導体との間に発生する相互インダクタンスの値と、アーム電流Ｉ_Ｈの増加率とに応じて、第２の信号端子６に第１の検出電圧が発生する。

短絡時の電流増加率は大きく第１の検出電圧は十分大きいため、第１の検出電圧は第１のフィルタ３３を通過して第１の積分回路３４に入力され、第１の積分回路３４の出力からアーム電流Ｉ_Ｈの電流値を検出することができる。なお、このとき第１の積分回路３４の出力をリセットする第１のスイッチ３５の機能はオフ状態であるため、アーム電流Ｉ_Ｈを検出できなくなる懸念は無い。

さらに、第１の積分回路３４の出力値を第１の出力比較回路３６に入力することによって過電流状態の判定が行われ、過電流状態である場合に第１の出力比較回路３６から第２の積分回路３７へ信号が出力される。またその後、第１の出力比較回路３６の出力を第２の積分回路３７により積分し、積分値が所定値に到達した場合、即ち過電流状態が所定の期間継続された場合のみ第２の積分回路３７から第１の遮断指令部３８へ信号が出力される。そして、第１の遮断指令部３８から第１のゲート電圧制御回路３２に遮断指令が出力される。

このように過電流状態が所定の期間継続された場合のみ遮断指令が出力されるため、ノイズ等による誤遮断のリスクが低減される。このとき第２の積分回路３７は時間フィルタとしての機能を持つ。過電流状態が一定期間継続すると、第１の遮断指令部３８から第１のゲート電圧制御回路３２にアーム電流Ｉ_Ｈを緩やかに低減して遮断する指令が出され、第１の半導体駆動装置３０は電流を安全に遮断することができる。

次に、通常のスイッチング動作時の第１の検出電圧について説明する。例として上アーム１０（ＩＧＢＴ１１）のターンオンの動作に着目する。

自アーム（上アーム１０）のゲートがオフしている期間は対アーム（下アーム２０）で電流が還流しており、還流電流は寄生抵抗などにより緩やかに減少している。ここで対アーム側の配線導体と自アームの配線導体が近接しており、対アームの配線導体による相互インダクタンスが無視できないほど大きい。そのため、自アームに電流が流れていない状況であっても、対アームを流れる電流の変化率と対アーム側の配線導体との相互インダクタンスに応じて、ＩＧＢＴ１１の第２の信号端子６に微小な検出電圧が発生する。

次に、自アーム（上アーム１０）のゲートがオンしてターンオンしている最中は、自アームの配線導体、対アーム（下アーム２０）の配線導体ともに同じ方向かつ同じ大きさの電流変化が生じており、電流変化率は大きいため。そのため、第２の信号端子６に配線導体の自己インダクタンスと、自アームの配線導体と対アームの配線導体の相互インダクタンスに応じた大きな検出電圧が発生する。

次に、自アーム（上アーム１０）のターンオンが完了し、自アームの導通状態になると導通電流の変化率と、配線の自己インダクタンスと、自アーム配線導体の相互インダクタンスに応じて第２の信号端子６に微小な検出電圧が発生する。

既述のようにスイッチング時においては、対アーム還流中（モード２）、ターンオン・ターンオフ中（モード３）、自アーム導通中（モード１）の３つの動作モードにおいて電流の流れる経路が異なることに起因して、配線導体に作用する相互インダクタンスが異なる。そのため、３つの動作モードでの検出電圧を同じ定数で積分すると電流検出の精度が低下する。この問題は、各動作モードで積分回路の回路定数を各動作モードで変更すれば回避できるが、半導体駆動装置の部品点数の大幅な増加や回路構成の複雑化といった問題がある。本実施形態は簡便な回路構成により、上記の課題を解決することができる。

上述した第１の本実施形態では、自アーム導通中および対アーム導通中に発生する検出電圧信号が微小であることに着目し、検出信号の絶対値が所定の値より小さい場合に検出信号を通さない機能を持つ第１のフィルタ３３（及び第２のフィルタ５３）を備える構成としている。このような構成により、自アーム導通中および対アーム導通中の検出信号は第１の積分回路３４（及び第３の積分回路５４）に入力されず、大きな電流変化率によって大きな検出信号が出力されるターンオン・ターンオフ時または短絡時の検出信号のみを精度よく検出することができる。また、第１の実施形態では、第１のスイッチ３５（及び第２のスイッチ５５）により、第１の積分回路３４（及び第３の積分回路５４）の出力は自アームのゲートオン指令が出ていない時はリセットすることができるため、さらに電流の誤検知のリスクを低減させることができる。

［第１の実施形態による効果］
上述した第１の実施形態では、上アーム１０における第２の信号端子６と第１の積分回路３４の間に、所定の値より電圧が小さい信号をカットする第１のフィルタ３３が設けられている。それにより、ターンオン中・ターンオフ中、または短絡中に第２の信号端子６に発生する大きな電圧信号のみを検出できるため、ターンオン・ターンオフ電流や短絡電流を精度よく検出することができる。したがって、半導体駆動装置の部品点数の大幅な増加や回路構成の複雑化を伴うことなく、２ｉｎ１モジュールを構成するＩＧＢＴ（半導体スイッチング素子）に流れる電流（短絡電流やスイッチング電流）を精度良く検出することができる。それにより確実に短絡電流を遮断することができ、それゆえ半導体パワーモジュールを確実に過電流から保護することが可能となる。また、本実施形態では電流の検出精度が上がるので、短絡保護のマージンを小さく抑えることが可能になる。

図５〜図７に、下アーム２０のスイッチングにおけるターンオン時の電流（１）と、第２の信号端子６に発生する第１の検出電圧（積分回路入力電圧）（２）と、電流検出値としての積分回路出力（３）の時間変化をそれぞれ示す。図５〜図７において、下アーム２０の電流をＩで示している。

（従来例の電流検出信号）
図５は、第２の信号端子６と第１の積分回路３４の間にフィルタを設けていない場合（従来例）における、半導体パワーモジュールの電流検出信号を示す。ターンオン前の上アーム１０還流中は下アーム２０に電流は流れていないが、図５の（１）に示すように上アーム１０の第２の信号端子６には、上アーム１０の還流電流の緩やかな電流変化率と、配線の自己インダクタンスと自アーム配線導体との相互インダクタンスに応じた低レベルの電圧が検出される。この検出された信号が、第１の検出電圧Ｖ_Ｄ１として第１の積分回路３４に入力される（図５の（２））。

次に、下アーム２０がターンオン動作を開始すると、下アーム２０を流れる電流が急激に上昇するとともに上アーム１０の還流電流は急激に減少する（図５の（１））。この時、上下アームの電流変化率は逆向きで大きさが共に等しい。したがって、第２の信号端子６には、電流の変化率と、配線の自己インダクタンスと自アーム配線導体との相互インダクタンス、並びに配線の自己インダクタンスと対アーム配線導体との相互インダクタンスに応じた電圧が検出される（図５の（２））。

次に、ターンオン動作が完了し下アーム２０が導通状態になると、上アーム１０に電流が流れていないため、第２の信号端子６には導通電流の変化率と、配線の自己インダクタンスと自アーム配線導体との相互インダクタンスに応じた低レベルの電圧が検出される（図５の（２））。したがって、上アーム１０還流中、ターンオン中、下アーム２０導通中に発生する電圧を同じ回路定数で積分動作すると、図５の（３）に示すように、上アーム１０還流中や下アーム２０導通中に下アーム２０の電流Ｉと積分回路出力Ｉｎとの誤差が大きくなり、電流検出精度が低下してしまう。例えば上アーム１０還流中の下アーム２０の電流Ｉと積分回路出力Ｉｎとの誤差ｅ１のためにターンオン中の積分回路出力Ｉｎの値が下がり、誤差ｅ２となって表れている。

（第１の実施形態に係る電流検出信号）
図６は、第１の実施形態に係る半導体パワーモジュールの電流検出信号を示す。第１のフィルタ３３によって、上アーム１０還流中及び下アーム２０導通中における破線で示す小さな電圧値の第１の検出電圧はカットされ（ゼロ値とされ）、第１の積分回路３４に入力されない（図６の（２））。図６の（２）に示す所定値Ｄｒを超える部分が、第１の積分回路３４の動作範囲である。所定値Ｄｒを超える部分とは、所定値Ｄｒの絶対値を超える部分であり、図６の（２）に示すターンオン期間のグラフでは、所定値Ｄｒより下側の部分が該当する。そのため、第１のフィルタ３３は、ターンオン中の所定値Ｄｒを超える検出信号（第１の検出電圧Ｖ_ＬＣＦ）のみを第１の積分回路３４に入力し、ターンオン電流を精度良く検出することができる。

これにより、図６の（３）に示すように、上アーム１０還流中およびターンオン中は、下アーム２０の電流Ｉと積分回路出力Ｉｎとの誤差がほとんど発生しない。また、下アーム２０導通中においても、下アーム２０の電流Ｉと積分回路出力Ｉ_ＬＣＦとの間に、下アーム２０の導通電流の緩やかな電流変化率に伴うわずかな誤差が発生する程度である。このように、第１の実施形態では、下アーム２０の電流Ｉと積分回路出力Ｉ_ＬＣＦとの誤差が少なく、図５の従来例よりも電流検出精度が向上する。

（ハイパスフィルタを用いた場合の電流検出信号）
また比較のために、図７に、第２の信号端子６と第１の積分回路３４の間にハイパスフィルタを設けた場合（比較例）における、半導体パワーモジュールの電流検出信号を示す。上アーム１０還流中や自アーム（下アーム２０）導通中に発生する検出信号は、一般的にターンオン・ターンオフ、もしくは短絡中に発生する検出信号より周波数が低いため、ハイパスフィルタによって上アーム１０還流中、下アーム２０導通中の検出信号（第１の検出電圧Ｖ_ＨＰＦ）をフィルタリングすることは容易に想像できる。

しかし、上アーム１０還流状態からターンオンへ移行する期間（一点鎖線で示す部分）と、ターンオンから下アーム２０導通状態に移行する期間（一点鎖線で示す部分）においては、上アーム１０還流による検出電圧や下アーム２０還流による検出電圧に周波数が高い成分が含まれる（図７の（２））。この高い周波数の検出電圧がターンオン中の検出信号と共に第１の積分回路３４に入力されるため、その分だけ第１の検出電圧Ｖ_ＨＰＦが高い値となり、電流検出の精度が低下してしまう（図７の（３））。図７の（３）に示すように、下アーム２０の電流Ｉと積分回路出力Ｉ_ＨＰＦとの誤差ｅ３が大きなものになる。つまり、積分回路の積分対象が電圧レベルであるところで、ハイパスフィルタで周波数弁別すると、ノイズ（所望より低電圧かつハイパスフィルタのカットオフ周波数より高周波）をも含めて積分してしまう虞がある。

［第１の実施形態の一具体例］
次に、第１の実施形態に係る半導体駆動装置の基本構成の具体例について図８を参照して説明する。以下では、第１の半導体駆動装置３０について説明するが、第２の半導体駆動装置５０についても同様の構成である。

図８は、第１の実施形態に係る半導体駆動装置の基本構成の具体例を示す等価回路図である。本実施形態では、第１の半導体駆動装置３０の第１のフィルタ３３に、一例としてｎチャネル型のＭＯＳＦＥＴ３３ａを用いた例を示す。ＭＯＳＦＥＴ３３ａのドレインが第１の積分回路３４の入力端に接続され、ソースが抵抗Ｒ４を介して第２の信号端子６と接続されている。第１の信号端子５と第２の信号端子６の間に抵抗Ｒ２，Ｒ３，Ｒ４が直列に接続されており、第１のフィルタ３３のゲートが抵抗Ｒ２と抵抗Ｒ３の接続中点と接続されている。ＭＯＳＦＥＴ３３ａのドレイン−ソース間にダイオード３３ｂが逆方向に接続されている。ＭＯＳＦＥＴ３３ａのゲート電圧は、第１の信号端子５と第２の信号端子６間に得られる第１の検出電圧を抵抗分圧することによって生成される。第１の検出電圧が所定値より大きくなれば、ＭＯＳＦＥＴ３３ａがオンして、第１の検出電圧の信号が第１の積分回路３４に入力される。

また、第１の出力比較回路３６として、コンパレータ３６ａが用いられる。コンパレータ３６ａは、非反転入力端子に入力された第１の積分回路３４の積分値と、反転入力端子に入力された基準電圧Ｖｒｅｆを比較し、第１の積分回路３４の積分値が基準電圧Ｖｒｅｆよりも大きい場合に、第２の積分回路３７に信号を出力する。

第２の積分回路３７として、コンデンサ３７ｂや抵抗３７ａ等の受動素子を用いたフィルタ回路を示す。第２の積分回路３７は、積分値が電圧Ｖｍを超えると、第１の遮断指令部３８に信号を出力する。なお、第２の積分回路３７は、オペアンプを用いたフィルタ回路を使用しても差し支えない。

第１のスイッチ３５の一例として、第１のゲート駆動指令部３１から出力されるゲート駆動指令信号に応じてオン・オフするｐチャネル型のＭＯＳＦＥＴ３５ａを用いることができる。ＭＯＳＦＥＴ３５ａのドレインは第１の積分回路３４の出力端子に接続され、ソースが第１の信号端子５に接続されている。ＭＯＳＦＥＴ３５ａのドレイン−ソース間にダイオード３５ｂが逆方向に接続されている。第１のゲート電圧制御回路３２の入力端子とＭＯＳＦＥＴ３５ａのゲートとの間には、ダイオード３５ｃと抵抗３５ｄの並列回路が接続されている。第１のゲート電圧制御回路３２の入力端子には、抵抗Ｒ１を介して電源電圧Ｖｐが供給される。

本実施形態では、第１のスイッチ３５は、第１の半導体駆動装置３０（第１のゲート駆動指令部３１）がオン指令を出してからＩＧＢＴ１１（図４参照）のゲート電圧が閾値電圧Ｖｔｈ（図３の（２）参照）に到達するまでの間に第１の積分回路３４の動作を開始させる（第１のスイッチ３５オフ）。また第１のゲート駆動指令部３１がオフ指令を出し、かつＩＧＢＴ１１のゲート電圧が閾値電圧Ｖｔｈを下回ってから第１の積分回路３４の出力値をリセットする（第１のスイッチ３５オン）。ゲート駆動指令信号のオン指令期間中は、第１のスイッチ３５をオフして第１の積分回路３４を導通させることにより、ＴｙｐｅＩ〜ＩＩＩの短絡を検知することができる。

また、本実施形態においては、第１のスイッチ３５のゲート配線に抵抗３５ｄとダイオード３５ｃを並列に接続することで、ゲート駆動指令に対して第１のスイッチ３５の動作遅延に異方性を持たせている。この第１のスイッチ３５の動作遅延に異方性があるために、第１の積分回路３４の動作期間を調整することができる。

［第１の実施形態の具体例の変形例］
図９は、第１の実施形態に係る半導体駆動装置の基本構成の具体例の変形例を示す等価回路図である。図８と同様に、第１の半導体駆動装置３０´の第１のスイッチ３５がＩＧＢＴ１１（図４参照）のゲート電圧に応じてオン・オフする構成である。第１の半導体駆動装置３０´が図８に示す第１の半導体駆動装置３０と異なる点は、第１のスイッチ３５のダイオード３５ｃと抵抗３５ｄとの並列回路が、第１のゲート電圧制御回路３２の出力端子側に接続されている点である。第２の半導体駆動装置５０´についても、同様に構成する。

［第１の実施形態の他の具体例］
図１０は、第１の実施形態に係る半導体駆動装置の基本構成の他の具体例を示す等価回路図である。図１０において、第１の半導体駆動装置３０−１の第１のフィルタ３３−１を、ダイオード３３ｃとダイオード３３ｄを逆方向に並列接続した双方向ダイオードで構成する例を示す。ダイオード３３ｃ，３３ｄの立ち上がり電圧よりも小さい電圧は通さないため、第１のフィルタ３３−１は電圧カットフィルタとして機能する。第１の検出電圧を抵抗分圧（抵抗Ｒ３，Ｒ４）を用いて調整することによって、除去する電圧の閾値を調整することができる。第２の半導体駆動装置５０−１の第２のフィルタ５３−１についても同様に構成する。

＜２．第２の実施形態＞
［半導体駆動装置の機能構成］
次に、第２の実施形態に係る半導体駆動装置について図１１及び図１２を参照して説明する。
図１１は、第２の実施形態に係る半導体駆動装置の基本構成例を示すブロック図である。以下では、第１の半導体駆動装置３０Ａについて説明するが、第２の半導体駆動装置５０Ａについても同様の構成である。

第２の実施形態に係る第１の半導体駆動装置３０Ａと図４に示した第１の半導体駆動装置３０との異なる点は、過ゲート電圧状態を監視し、過ゲート電圧状態と判定されると第２の積分回路３７の時定数を短くする点である。

第１の半導体駆動装置３０Ａは、第１の半導体駆動装置３０と比較して、さらに第１のゲート電圧比較回路４０と、第１の時定数切替回路４１を備える。第１のゲート電圧比較回路４０と第１の時定数切替回路４１の直列回路が、ＩＧＢＴ１１のゲートと第２の積分回路３７の間に接続される。

第１のゲート電圧比較回路４０は、過ゲート電圧状態を監視して過ゲート電圧状態か否かを判定し、判定結果を第１の時定数切替回路４１に出力する。

第１の時定数切替回路４１は、第１のゲート電圧比較回路４０で過ゲート電圧状態であると判定された場合に、第２の積分回路３７の時定数を短くする処理を行い、過電流状態と判定されてから電流遮断指令が出されるまでの遅延を縮小する。

また第２の半導体駆動装置５０Ａは、第１の半導体駆動装置３０Ａと同様に、第２のゲート電圧比較回路６０と、第２の時定数切替回路６１を備える。第２のゲート電圧比較回路６０と第２の時定数切替回路６１の機能は、第１のゲート電圧比較回路４０と第１の時定数切替回路４１と同じであるため、詳細な説明を省略する。

ＴｙｐｅＩＩ及びＴｙｐｅＩＩＩ短絡は、短絡開始時に帰還容量を介してＩＧＢＴ１１のゲートに電流が流れ込んで過ゲート電圧状態になることが特徴である。そこで、第１の実施形態で示した第１の出力比較回路３６による過電流状態の判定と共に、第１のゲート電圧比較回路４０によって過ゲート電圧状態を判定することによって、ＴｙｐｅＩＩ及びＴｙｐｅＩＩＩ短絡を検知することができる。

一般的に、ＴｙｐｅＩＩ及びＴｙｐｅＩＩＩの短絡は、ＴｙｐｅＩ短絡と比較して激しい短絡であるため、ＴｙｐｅＩ短絡より高速に電流を遮断する必要がある。第２の実施形態に示すように、過ゲート電圧状態と判定された場合に第１の時定数切替回路４１によって電流遮断指令の遅延を縮小すれば、ＴｙｐｅＩＩ及びＴｙｐｅＩＩＩの短絡時に高速で電流を遮断できる。したがって、ＴｙｐｅＩＩやＴｙｐｅＩＩＩの短絡であっても電流を安全に遮断することができる。

［第２の実施形態の具体例］
次に、第２の実施形態に係る半導体駆動装置の基本構成の具体例について図１２を参照して説明する。以下では、第１の半導体駆動装置３０Ａについて説明するが、第２の半導体駆動装置５０Ａについても同様の構成である。

図１２は、第２の実施形態に係る半導体駆動装置の基本構成の具体例を示す等価回路図である。本実施形態では、第１の半導体駆動装置３０Ａの第１のゲート電圧比較回路４０として、コンパレータ４０ａを用いる。コンパレータ４０ａは、非反転入力端子に入力された第１のゲート信号端子４で検出されるゲート電圧と、反転入力端子に入力された電源電圧Ｖｐを比較し、ゲート電圧が電源電圧Ｖｐよりも大きい場合に、第１の時定数切替回路４１に駆動信号を出力する。

第１の時定数切替回路４１に、一例としてｐチャネル型のＭＯＳＦＥＴ４１ａを用いた例を示す。ＭＯＳＦＥＴ４１ａのドレインが第２の積分回路３７の抵抗３７ａと第２の遮断指令部５８の入力端子との間に接続され、ソースが第２の積分回路３７のコンデンサ３７ｃと接続されている。ＭＯＳＦＥＴ４１ａのゲートは、第１のゲート電圧比較回路４０のコンパレータ４０ａの出力端子に接続されている。コンパレータ４０ａからＭＯＳＦＥＴ４１ａのゲートに駆動信号を入力されると、ＭＯＳＦＥＴ４１ａがオンする。それにより、第２の積分回路３７では、抵抗３７ａとコンデンサ３７ｂに、コンデンサ３７ｃを加えてフィルタ回路が構成される。それにより、第２の積分回路３７のＣＲ回路の時定数が小さくなり、第１の出力比較回路３６で過電流状態と判定されてから電流遮断指令が出されるまでの遅延（積分期間）が縮小される。第２の積分回路３７は、積分値が電圧Ｖｍを超えると、第１の遮断指令部３８に信号を出力する。

＜３．第３の実施形態＞
［半導体駆動装置の機能構成］
次に、第３の実施形態に係る半導体駆動装置について図１３〜図１６を参照して説明する。
図１３は、第３の実施形態に係る半導体駆動装置の基本構成例を示すブロック図である。以下では、第１の半導体駆動装置３０Ｂについて説明するが、第２の半導体駆動装置５０Ｂについても同様の構成である。

第３の実施形態に係る第１の半導体駆動装置３０Ｂと図４に示した第１の半導体駆動装置３０との異なる点は、第１の出力比較回路３６によって過電流状態と判定された場合に、ＩＧＢＴ１１のゲート電圧を、アーム電流（コレクタ電流）が遮断しない程度に低減する点である。

第１の半導体駆動装置３０Ｂは、第１の半導体駆動装置３０と比較して、さらに第１のゲート電圧低減回路４２を備える。第１のゲート電圧低減回路４２は、ＩＧＢＴ１１の第１のゲート信号端子４と第１の出力比較回路３６の出力端子との間に接続される。

飽和電流が大きく、短絡耐量が小さい半導体スイッチング素子の短絡保護を行うには、一般的には第２の積分回路３７の時定数を小さくして高速で遮断することが必要である。しかし、第２の積分回路３７の時定数を小さくするとノイズによる誤検知により、誤って半導体パワーモジュールを含むシステム（電力変換装置及びこれを含むシステムなど）を遮断してしまうリスクが大きくなるという問題がある。

上記構成の第３の実施形態によれば、第１の出力比較回路３６において上アーム１０（ＩＧＢＴ１１）が過電流であると判定された場合に、ＩＧＢＴ１１のゲート電圧を低減して飽和電流を抑制することによって、ＩＧＢＴ１１の短絡耐量が向上する。そのため、第２の積分回路３７の時定数を小さくしなくても安全に上アーム１０の電流を小さくすることができる。

［第３の実施形態の具体例］
図１４は、第３の実施形態に係る半導体駆動装置の基本構成の具体例を示す等価回路図である。以下では、第１の半導体駆動装置３０Ｂについて説明するが、第２の半導体駆動装置５０Ｂについても同様の構成である。

本実施形態では、第１の半導体駆動装置３０Ｂの第１のゲート電圧低減回路４２は、ＭＯＳＦＥＴ４２ａを用いて構成される。ＭＯＳＦＥＴ４１ａのドレインが抵抗４２ｄを介して第１のゲート信号端子４に接続され、ソースが抵抗４２ｃを介して電圧Ｖｍの電源と接続されている。電圧Ｖｍは電源電圧Ｖｐよりも小さい。ＭＯＳＦＥＴ４１ａのゲートは、ダイオード４２ｅと抵抗４２ｆの並列回路を介して、第１の出力比較回路３６のコンパレータ３６ａの出力端子側と接続さている。ダイオード４２ｅは、第１の出力比較回路３６からＭＯＳＦＥＴ４１ａに向かって順方向となるように接続されている。

ＭＯＳＦＥＴ４２ａのゲート配線に抵抗４２ｆとダイオード４２ｅを並列接続することで、上アーム１０が過電流状態になったら速やかにゲート電圧を低減できる一方で、過電流状態が解消されても一定期間は第１のゲート電圧低減回路４２がオンしている状態を保持できる。本実施形態におけるゲート電圧低減機能によって、電流が一時的に振動する場合にも回路の発振を防止できるため、安全に電流を遮断することができる。

なお、第２の半導体駆動装置５０Ｂは、第１の半導体駆動装置３０Ｂと同様に、第２のゲート電圧低減回路６２を備える。第２のゲート電圧低減回路６２の機能は、第１のゲート電圧低減回路４２と同じであるため、詳細な説明を省略する。

［ゲート電圧低減機能による発振防止］
次に、本実施形態に係るゲート電圧低減機能による発振防止について図１５及び図１６を参照して説明する。図１５は、ゲート電圧低減時のゲート電圧の時間変化の例を示す模式波形図である。図１６は、ゲート電圧低減時のアーム電流の時間変化の例を示す模式波形図である。

図１５に示すように、第１のゲート電圧低減回路４２によりＩＧＢＴ１１のゲートに供給するゲート電圧を低減すると、配線のインダクタ成分によってゲート電圧に揺らぎが生じる。ゲート電圧に揺らぎが生じると、配線導体の電流が変化するためアーム電流に揺らぎが生じる。このアーム電流の揺らぎの大きさによっては第１の出力比較回路３６が過電流状態と判定して、第１の出力比較回路３６から第２の積分回路３７へ信号が出力され（図１６の矢印参照）、第１の遮断指令部３８で電流遮断信号が出力されることになる。そして、電流遮断即ちゲート電圧を低減すると、アーム電流がまた変化して第１の出力比較回路３６がオンするという事象を繰り返す発振状態となる恐れがある。本実施形態は、ダイオード４２ｅに抵抗４２ｆを並列接続することで、第１のゲート電圧低減回路４２がオンしている状態を一定期間保持し、電流が一時的に振動する場合にも回路の発振を防止する。

＜４．第４の実施形態＞
［半導体駆動装置の機能構成］
次に、第４の実施形態に係る半導体駆動装置について図１７及び図１８を参照して説明する。
図１７は、第４の実施形態に係る半導体駆動装置の基本構成例を示すブロック図である。以下に、第１の半導体駆動装置３０Ｃについて説明するが、第２の半導体駆動装置５０Ｃについても同様の構成である。

第４の実施形態に係る第１の半導体駆動装置３０Ｃと図４に示した第１の半導体駆動装置３０との異なる点は、第１の検出電圧が所定の値より大きい場合に、ＩＧＢＴ１１のゲート電圧を制御する点である

第１の半導体駆動装置３０Ｃは、第１の半導体駆動装置３０と比較して、第１のゲート電圧調整回路４３を備える。第１のゲート電圧調整回路４３は、ＩＧＢＴ１１の第１のゲート信号端子４と、抵抗Ｒ３と抵抗Ｒ４の接続点との間に接続される。

ＴｙｐｅＩＩやＴｙｐｅＩＩＩの短絡では短絡開始時の電流増加率は、主回路のインダクタンスのみに制限され、非常に大きくなるため、激しい短絡となる。また、その際に第２の信号端子６に非常に大きな電圧が印加される。例えば急激にＩＧＢＴのエミッタ側の電流が増加する場合は、第２の信号端子６に大きな負の電圧が発生し、逆に、急激にＩＧＢＴのエミッタ側の電流が減少する場合は、第２の信号端子６に大きな正の電圧が発生する。

［第４の実施形態の具体例］
図１８は、第４の実施形態に係る半導体駆動装置の基本構成の具体例を示す等価回路図である。以下では、第１の半導体駆動装置３０Ｃについて説明するが、第２の半導体駆動装置５０Ｃについても同様の構成である。

本実施形態では、第１の半導体駆動装置３０Ｃの第１のゲート電圧調整回路４３は、一例としてツェナー・ダイオード４３ａ，４３ｂ（定電圧ダイオード）を用いている。ＩＧＢＴ１１の第１のゲート信号端子４と、抵抗Ｒ３と抵抗Ｒ４の接続点との間に、ツェナー・ダイオード４３ａとツェナー・ダイオード４３ｂが逆方向に直列接続される。電圧をクランプできるものであれば、ツェナー・ダイオードに限らず、他のダイオードでもよい。

なお、第２の半導体駆動装置５０Ｃは、第１の半導体駆動装置３０Ｃと同様に、第２のゲート電圧調整回路６３を備える。第２のゲート電圧調整回路６３の機能は、第１のゲート電圧調整回路４３と同じであるため、詳細な説明を省略する。

上記構成の第４の実施形態によれば、第１の実施形態により得られる効果の他に、次のような効果がある。急激にＩＧＢＴ１１の電流が増加し、第２の信号端子６に大きな負の電圧が印加されると、ツェナー・ダイオード４３ｂのクランプ動作によってゲート電圧が低減され、電流の上昇を抑制できる。また逆に、急激にＩＧＢＴ１１の電流が減少し、第２の信号端子６に大きな正の電圧が印加されると、ツェナー・ダイオード４３ａのクランプ動作によってゲート電圧が上昇し、電流の減少率が抑制され、電流減少時に発生するサージ電圧を低減することができる。

例えば、第１のゲート信号端子４と第２の信号端子６の両端電圧が３０Ｖになると電流が流れる構成の場合には、第１のゲート信号端子４の電位が＋１５Ｖ、第２の信号端子６の電位が−１５Ｖになると両端電圧が３０Ｖとなり、第１のゲート信号端子４からツェナー・ダイオード４３ａ，４３ｂを介して第２の信号端子６へ電流が流れ、ゲート電圧が低減される。

＜５．第５の実施形態＞
次に、第５の実施形態として、上述した第１の実施形態から第４の実施形態を用いた電力変換装置について図１９を参照して説明する。

図１９は、第５の実施形態に係る電力変換装置の基本構成例を示した回路図である。
図１９に示す電力変換装置７０は、上述した第１の実施形態から第４の実施形態のいずれかに係る半導体駆動装置を、電力変換装置７０における半導体スイッチング素子の駆動装置として適用したものである。

図１９に示すように、電力変換装置７０は、２ｉｎ１構成の半導体パワーモジュール７４〜７６、半導体駆動装置７７〜８２、及び、これら半導体駆動装置７７〜８２に対してスイッチング動作の制御信号である駆動指令信号を発生する上位論理部７２を備えて構成されている。なお、第５の実施形態に係る電力変換装置７０は、直流電源７３の直流電力を交流電力に変換するインバータ装置である。

また、第５の実施形態では、半導体パワーモジュール７４〜７６にＩＧＢＴを用いているが、これに限定されるものではなく、ＭＯＳＦＥＴなど他の半導体スイッチング素子を用いて構成することもできる。

電力変換装置７０は、直流電源７３の正負の端子間に、２個の半導体スイッチング素子（ＩＧＢＴ）の極性を揃えて直列に接続した上アーム１０及び下アーム２０からなる半導体パワーモジュールが３組接続されている。また、各半導体スイッチング素子のエミッタ−コレクタ間には、負荷電流を還流させるダイオードが逆極性かつ並列にそれぞれ接続されている。また、直列接続されたＩＧＢＴ１１（上アーム１０）とＩＧＢＴ２１（下アーム２０）の接続点はそれぞれ交流の出力端子（図４の交流端子３に相当）となり、負荷である三相交流モーターＭに接続されている。

そして電力変換装置７０は、上位論理部７２によって半導体駆動装置７７〜８２を介して、それぞれ半導体スイッチング素子のスイッチング動作を制御して、交流端子３ｕ，３ｖ，３ｗに接続された三相交流モーターＭに交流電力を供給する。

ここで電力変換装置７０は、上位論理部７２によって各半導体スイッチング素子に対する駆動指令信号を発生し、この半導体駆動装置７７〜８２を介して、この駆動指令信号を半導体スイッチング素子のゲート信号端子に送信することで電力変換動作を行う。

なお、第５の実施形態では、本発明の半導体駆動装置を電力変換装置に適用した例として、直流を交流に変換するインバータ装置を用いた場合について説明したが、これに限定されるものではない。本発明の半導体駆動装置は、直流−直流コンバーター装置や交流−直流コンバーター装置など、他の電力変換装置に適用することもできる。

さらに、本発明は上述した各実施形態例に限られるものではなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限りにおいて、その他種々の応用例、変形例を取り得ることは勿論である。

例えば、上述した実施形態例は本発明を分かりやすく説明するために装置及びシステムの構成を詳細且つ具体的に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態例の構成の一部を他の実施形態例の構成に置き換えることは可能である。また、ある実施形態例の構成に他の実施形態例の構成を加えることも可能である。また、各実施形態例の構成の一部について、他の構成の追加、削除、置換をすることも可能である。

また、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や情報線を示しているとは限らない。実際には殆ど全ての構成が相互に接続されていると考えてもよい。

１…第１の主端子（正極端子）、 ２…第２の主端子（負極端子）、 ３…交流端子、 ４…第１のゲート信号端子（ゲート）、 ５…第１の信号端子（エミッタ信号端子）、 ６…第２の信号端子、 ７…第２のゲート信号端子（ゲート）、 ８…第３の信号端子（エミッタ信号端子）、 ９…第４の信号端子、 １０…上アーム、 １１…ＩＧＢＴ（第１の半導体スイッチング素子）、 １２…ダイオード、 １３…第１の主電極（コレクタ）、 １４…第２の主電極（エミッタ）、 ２０…下アーム、 ２１…ＩＧＢＴ（第２の半導体スイッチング素子）、 ２２…ダイオード、 ２３…第３の主電極（コレクタ）、 ２４…第４の主電極（エミッタ）、 ３０，３０−１，３０Ａ，３０Ｂ，３０Ｃ…第１の半導体駆動装置、 ３１…第１のゲート駆動指令部、 ３２…第１のゲート電圧制御回路、 ３３，３３−１…第１のフィルタ、 ３４…第１の積分回路、 ３５…第１のスイッチ、 ３６…第１の出力比較回路、 ３７…第２の積分回路、 ３８…第１の遮断指令部、 ４０…第１のゲート電圧比較回路、 ４１…第１の時定数切替回路、 ４２…第１のゲート電圧低減回路、 ４３…第１のゲート電圧調整回路、 ５０，５０−１，５０Ａ，５０Ｂ，５０Ｃ…第２の半導体駆動装置、 ５１…第２のゲート駆動指令部、 ５２…第２のゲート電圧制御回路、 ５３，５３−１…第２のフィルタ、 ５４…第３の積分回路、 ５５…第２のスイッチ、 ５６…第２の出力比較回路、 ５７…第４の積分回路、 ５８…第２の遮断指令部、 ６０…第２のゲート電圧比較回路、 ６１…第２の時定数切替回路、 ６２…第２のゲート電圧低減回路、 ６３…第２のゲート電圧調整回路、 ７０…電力変換装置、 ７２…上位論理部、 ７３…直流電源、 ７４〜７６…半導体パワーモジュール、 ７７〜８２…半導体駆動装置、 ＳＩＮ…駆動指令入力信号

Claims (8)

1. 半導体パワーモジュールと、前記半導体パワーモジュールを駆動する半導体駆動装置と、を備え、
   前記半導体パワーモジュールは、
   一対の直流端子となる第１の主端子および第２の主端子と、
   第１の主電極および第２の主電極を有し、前記第１の主電極が前記第１の主端子と電気的に接続される第１の半導体スイッチング素子と、
   第３の主電極および第４の主電極を有し、前記第４の主電極が前記第２の主端子と電気的に接続される第２の半導体スイッチング素子と、
   電気的に直列に接続された前記第１の半導体スイッチング素子の第２の主電極と前記第２の半導体スイッチング素子の第３の主電極との接続点に電気的に接続される交流端子と、
   前記第２の主電極の電位を検出する第１の信号端子と、前記第１の半導体スイッチング素子と前記第２の半導体スイッチング素子の接続点の電位を検出する第２の信号端子と、
   前記第４の主電極の電位を検出する第３の信号端子と、前記第２の主端子の電位を検出する第４の信号端子と、を備え、
   前記半導体駆動装置は、第１の半導体駆動装置と第２の半導体駆動装置から構成され、
   前記第１の半導体駆動装置は、
   前記第１の半導体スイッチング素子にゲート駆動信号を供給する第１のゲート電圧制御回路と、
   前記第２の信号端子で検出された第１の検出電圧が所定値未満であるときにゼロ値を出力し、前記第１の検出電圧が前記所定値を超えるときに当該第１の検出電圧を出力する第１のフィルタと、
   前記第１のフィルタの出力を積分した出力値を出力する第１の積分回路と、を備え、
   前記第１の積分回路の出力に基づいて、前記第１の半導体スイッチング素子の過電流保護を行い、
   前記第２の半導体駆動装置は、
   前記第２の半導体スイッチング素子にゲート駆動信号を供給する第２のゲート電圧制御回路と、
   前記第４の信号端子で検出された第２の検出電圧が所定値未満であるときにゼロ値を出力し、前記第２の検出電圧が前記所定値を超えるときに当該第２の検出電圧を出力する第２のフィルタと、
   前記第２のフィルタの出力を積分した出力値を出力する第３の積分回路と、を備え、
   前記第３の積分回路の出力に基づいて、前記第２の半導体スイッチング素子の過電流保護を行う
   電力変換装置。
2. 前記第１の半導体駆動装置は、更に、
   前記第１の積分回路の出力値を所定値と比較して過電流状態であるか否かを判定する第１の出力比較回路と、
   前記第１の出力比較回路の比較結果に基づいて、前記第１のゲート電圧制御回路に電流遮断指令を出す第１の遮断指令部と、を備え、
   前記第２の半導体駆動装置は、更に、
   前記第３の積分回路の出力値を所定値と比較して過電流状態であるか否かを判定する第２の出力比較回路と、
   前記第２の出力比較回路の比較結果に基づいて、前記第２のゲート電圧制御回路に電流遮断指令を出す第２の遮断指令部と、を備える
   請求項１に記載の電力変換装置。
3. 前記第１の半導体駆動装置は、更に、前記第１の出力比較回路の出力値を積分し、積分値を出力する第２の積分回路、を備え、
   前記第１の遮断指令部は、前記第２の積分回路の積分値が所定値に到達した場合に前記電流遮断指令を出し、
   前記第２の半導体駆動装置は、更に、前記第２の出力比較回路の出力値を積分し、積分値を出力する第４の積分回路、を備え、
   前記第２の遮断指令部は、前記第４の積分回路の積分値が所定値に到達した場合に前記電流遮断指令を出す
   請求項２に記載の電力変換装置。
4. 前記第１の半導体駆動装置は、更に、
   所定期間中のみ前記第１の積分回路を動作させ、それ以外の期間は前記第１の積分回路の出力値をリセットする第１のスイッチ、を備え、
   前記第２の半導体駆動装置は、更に、
   所定期間中のみ前記第３の積分回路を動作させ、それ以外の期間は前記第３の積分回路の出力値をリセットする第２のスイッチ、を備える
   請求項１に記載の電力変換装置。
5. 前記第１のスイッチは、前記第１の半導体駆動装置がオン指令を出してから前記第１の半導体スイッチング素子のゲート電圧が閾値電圧に到達するまでの間に前記第１の積分回路の動作を開始させ、また前記第１の半導体駆動装置がオフ指令を出し、かつ前記第１の半導体スイッチング素子のゲート電圧が閾値電圧を下回ってから前記第１の積分回路の出力値をリセットし、
   前記第２のスイッチは、前記第２の半導体駆動装置がオン指令を出してから前記第２の半導体スイッチング素子のゲート電圧が閾値電圧に到達するまでの間に前記第３の積分回路の動作を開始させ、また前記第２の半導体駆動装置がオフ指令を出し、かつ前記第２の半導体スイッチング素子のゲート電圧が閾値電圧を下回ってから前記第３の積分回路の出力値をリセットする
   請求項４に記載の電力変換装置。
6. 前記第１の半導体駆動装置は、更に、
   前記第１の半導体スイッチング素子のゲート電圧が所定値を超える過ゲート電圧状態であるか否かを判定する第１のゲート電圧比較回路と、
   前記第１のゲート電圧比較回路が前記過ゲート電圧状態であると判定した場合に、前記第２の積分回路の時定数を小さくする第１の時定数切替回路と、を備え、
   前記第２の半導体駆動装置は、更に、
   前記第２の半導体スイッチング素子のゲート電圧が所定値を超える過ゲート電圧状態であるか否かを判定する第２のゲート電圧比較回路と、
   前記第２のゲート電圧比較回路が前記過ゲート電圧状態であると判定した場合に、前記第４の積分回路の時定数を小さくする第２の時定数切替回路と、を備える
   請求項３に記載の電力変換装置。
7. 前記第１の半導体駆動装置は、更に、
   前記第１の出力比較回路によって前記過電流状態であると判定された場合に、前記第１の半導体スイッチング素子のゲート電圧を、前記第１の主電極と前記第２の主電極の間に流れる電流が遮断されない程度に低減する第１のゲート電圧低減回路、を備え、
   前記第２の半導体駆動装置は、更に、
   前記第２の出力比較回路によって前記過電流状態であると判定された場合に、前記第２の半導体スイッチング素子のゲート電圧を、前記第３の主電極と前記第４の主電極の間に流れる電流が遮断されない程度に低減する第２のゲート電圧低減回路、を備える
   請求項２に記載の電力変換装置。
8. 前記第１の半導体駆動装置は、更に、
   前記第１の検出電圧が所定値を超えた場合に前記第１の半導体スイッチング素子のゲート電圧を低減する第１のゲート電圧調整回路、を備え、
   前記第２の半導体駆動装置は、更に、
   前記第２の検出電圧が所定値を超えた場合に前記第２の半導体スイッチング素子のゲート電圧を低減する第２のゲート電圧調整回路、を備える
   請求項１に記載の電力変換装置。

Images