JP6768491B2 - SiCウェハ及びSiCウェハの製造方法 - Google Patents

SiCウェハ及びSiCウェハの製造方法 Download PDF

Info

Publication number
JP6768491B2
JP6768491B2 JP2016250804A JP2016250804A JP6768491B2 JP 6768491 B2 JP6768491 B2 JP 6768491B2 JP 2016250804 A JP2016250804 A JP 2016250804A JP 2016250804 A JP2016250804 A JP 2016250804A JP 6768491 B2 JP6768491 B2 JP 6768491B2
Authority
JP
Japan
Prior art keywords
penetrating
dislocations
sic wafer
sic
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016250804A
Other languages
English (en)
Other versions
JP2018104220A (ja
Inventor
陽平 藤川
陽平 藤川
秀隆 鷹羽
秀隆 鷹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko KK
Denso Corp
Original Assignee
Showa Denko KK
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK, Denso Corp filed Critical Showa Denko KK
Priority to JP2016250804A priority Critical patent/JP6768491B2/ja
Priority to PCT/JP2017/046170 priority patent/WO2018123881A1/ja
Priority to CN201780079551.3A priority patent/CN110268106B/zh
Priority to DE112017006543.7T priority patent/DE112017006543T5/de
Priority to US16/471,061 priority patent/US20200020777A1/en
Publication of JP2018104220A publication Critical patent/JP2018104220A/ja
Application granted granted Critical
Publication of JP6768491B2 publication Critical patent/JP6768491B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02Epitaxial-layer growth
    • C30B23/06Heating of the deposition chamber, the substrate or the materials to be evaporated
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02Epitaxial-layer growth
    • C30B23/025Epitaxial-layer growth characterised by the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/36Carbides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、SiCウェハ及びSiCウェハの製造方法に関する。
炭化珪素(SiC)は、シリコン(Si)に比べて絶縁破壊電界が1桁大きく、バンドギャップが3倍大きい。また、炭化珪素(SiC)は、シリコン(Si)に比べて熱伝導率が3倍程度高い等の特性を有する。そのため炭化珪素(SiC)は、パワーデバイス、高周波デバイス、高温動作デバイス等への応用が期待されている。
SiCエピタキシャルウェハを用いた半導体デバイスとして、MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)が知られている。MOSFETでは、SiCエピタキシャル層上に熱酸化などを用いてゲート酸化膜を形成し、そのゲート酸化膜の上にゲート電極を形成する。このとき、半導体デバイスを形成する基体であるSiCウェハに欠陥があると半導体デバイスに異常をもたらすことがある(例えば、特許文献1等)。そのため、SiCエピタキシャルウェハを用いた半導体デバイスの実用化の促進には、高品質のSiCエピタキシャルウェハ、及び高品質のエピタキシャル成長技術の確立が不可欠である。
一方で、SiCエピタキシャルウェハには、種々の欠陥が存在する。これらの欠陥は、すべてが半導体デバイスに悪影響を及ぼす訳ではない。すなわち、欠陥の種類によっては、半導体デバイスへの影響が無い又は小さい欠陥も存在する。例えば、貫通転位等は半導体デバイスの故障の原因となりうることが知られているが、貫通転位の中でも、どの欠陥モードが特にキラー欠陥となりうるかまでは、厳密には分かっていない。そのため、種々の欠陥の内、半導体デバイスへの影響が大きい欠陥を特定し、その欠陥の発生を抑制することが求められている。なお、本明細書においてエピタキシャル成長前のウェハをSiCウェハといい、エピタキシャル成長後のウェハをSiCエピタキシャルウェハという。
特表2015−521378号公報
しかしながら、貫通転位の中でもどの欠陥モードがキラー欠陥となりうるかの特定は十分進んでいない。半導体デバイスの故障の原因となる貫通転位は結晶成長の過程で合体する場合や、新たに発生する場合があり、半導体デバイスに影響を及ぼす貫通転位が発生した原因を特定することが難しいためである。またSiCウェハの表面上には半導体デバイスを構築しているため、SiCウェハの表面におけるどの欠陥が故障原因となったかを追求するためには、半導体デバイスを破壊してSiCウェハの表面状態を確認する必要がある。しかしながら、半導体デバイスを破壊するためには精密な処理が必要で、時間もコストもかかる。また破壊時に、新たな傷等をつけてしまう場合もある。
本発明は上記問題に鑑みてなされたものであり、デバイス構築後に非破壊で半導体デバイスの故障原因となる欠陥を特定することができるSiCウェハ及びその製造方法を提供することを目的とする。
本発明者らは、鋭意検討の結果、SiCウェハの第1の面と第2の面に表出する貫通転位を対応付けることにより、デバイス構築後にも非破壊で半導体デバイスの故障原因となる欠陥を特定することができることを見出し、本発明を完成させた。
すなわち、本発明は、上記課題を解決するため、以下の手段を提供する。
(1)本発明の一態様に係るSiCウェハは、第1の面に表出する貫通転位の貫通転位密度と、第2の面に表出する貫通転位の貫通転位密度との差が、前記第1の面と前記第2の面とのうち貫通転位密度が高い側の面における貫通転位密度の10%以下であり、前記第1の面と前記第2の面とのうち貫通転位密度が高い側の面に表出する貫通転位のうち90%以上が、貫通転位密度が低い側の面まで延在している。
(2)上記態様にかかるSiCウェハにおいて、第1の面と、第2の面の貫通転位数が実質同数であってもよい。
(3)上記態様にかかるSiCウェハにおいて、前記第1の面と前記第2の面とのうち貫通転位密度が高い側の面に表出する貫通転位の密度が、1.5個/mm以下であってもよい。
(4)上記態様に係るSiCウェハは、第1の面に表出する貫通転位密度と第2の面に表出する貫通転位密度との差が、0.02個/mm以下であってもよい。
(5)本発明の一態様に係るSiCウェハの製造方法は、貫通転位の面密度が1.5個/mm以下の種結晶を作製する準備工程と、坩堝内で前記種結晶から口径拡大させずに、かつ、結晶成長面と前記坩堝内の等温面とが平行になるように結晶成長を行う結晶成長工程と、前記結晶成長工程で得られたSiCインゴットをスライスする分断工程と、を有する。
本発明の一態様に係るSiCウェハによれば、デバイス構築後に非破壊で半導体デバイスの故障原因となる欠陥を特定することができる。
本発明の一態様に係るSiCウェハの製造方法によれば、デバイス構築後に非破壊で半導体デバイスの故障原因となる欠陥を特定することができるSiCウェハを得ることができる。
本発明の一態様に係るSiCウェハの断面模式図である。 本発明の一態様に係るSiCウェハを用いて構築した半導体デバイスの一例の断面を模式的に示した図である。 貫通転位が第1の面と第2の面の両方に表出していないSiCウェハを用いて構築した半導体デバイスの一例の断面を模式的に示した図である。 SiCウェハの透過X線トポグラフィー写真である。
以下、本発明について、図を適宜参照しながら詳細に説明する。以下の説明で用いる図面は、本発明の特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際とは異なっていることがある。また、以下の説明において例示される材質、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
(SiCウェハ)
図1は、本発明の一態様にかかるSiCウェハの断面模式図である。図1に示すSiCウェハ1は、第1の面1aと第2の面1bを貫く貫通転位2を有する。
SiCウェハ1は、通常c面:(0001)面を主面として用いる。図1に示すSiCウェハ1においては、第1の面1aは結晶の成長方向側の面であり、第2の面1bは第1の面1aの反対側の面である。ここで、「結晶の成長方向側の面」とは、インゴットの成長過程において後に成長した側の面を示す。すなわち、図1に示すSiCウェハ1においては、SiCウェハ1を切り出す前のインゴットは、第2の面1b側から第1の面1a側に向けて成長している。
なお、SiCウェハ1は、図1の場合に限られない。第1の面1aは、Si面{0001}面でもC面{000−1}面でもよい。
貫通転位2は、SiCウェハ1を厚み方向に貫通し、第1の面1a及び第2の面1bのいずれにも表出している。貫通転位2は、SiCウェハ1のc面に垂直な方向に延在している。種結晶からステップフロー成長を利用して作製されたSiCインゴットを切断したSiCウェハの場合、貫通転位2は、図1に示すようにSiCウェハ1の第1の面1a及び第2の面1bに対して僅かに傾斜して貫通する。一方、オフセット角を有さないジャスト面から結晶成長したSiCインゴットを切断したSiCウェハの場合、貫通転位2は、SiCウェハ1の第1の面1a及び第2の面1bに対して垂直な方向に貫通する。
いずれの場合でも、貫通転位2は第1の面1a及び第2の面1bに表出している。つまり、第1の面1aに表出した貫通転位2aと第2の面1bに表出した貫通転位2bは、同一の貫通転位2を異なる面で見ているだけであり、対応関係を有する。
図2は、本発明の一態様に係るSiCウェハを用いて構築した半導体デバイスの一例の断面を模式的に示した図である。ここでは、一例として、第1の面1a上にC面エピタキシャル成長を行い、半導体デバイスを形成した場合を例に説明する。
図2に示す半導体デバイス10は、上述のSiCウェハ1の第1の面1a上に形成された酸化絶縁層3と、酸化絶縁層3のSiCウェハと反対側の面に形成された電極4とを有する。
例えば、図2に示す半導体デバイス10において、第1の面1aに表出した貫通転位2aの一部が半導体デバイス10の故障原因となるキラー欠陥である場合、キラー欠陥上に形成される酸化絶縁層3の厚みにバラツキが生じることがある。そして、その酸化絶縁層3上に形成された電極4に電圧を印加すると、酸化絶縁層3の膜厚が薄い部分に電圧集中がおき、素子が短絡し、故障欠陥5を生み出すことがある。
すなわち、故障欠陥5は、SiCウェハ1の第1の面1aに表出した貫通転位2aに対応する位置に形成されることになる。
上述のように、本発明の一態様に係るSiCウェハを用いた半導体デバイス10において、故障欠陥5と第1の面1aに表出した貫通転位2aとは対応関係を有し、第1の面1aに表出した貫通転位2aと第2の面1bに表出した貫通転位2bとは対応関係を有している。換言すると、故障欠陥5の原因を第2の面1bに表出する貫通転位2bまで遡ることができる。その結果、第2の面1bのX線トポグラフ等の非破壊の測定により第2の面1bに表出した貫通転位2bを特定することで、故障原因となったキラー欠陥がどのような履歴により形成されたかを追跡することができる。
なお、図2に示す半導体デバイス10では、第1の面1a上に酸化絶縁層3及び電極4を構成した場合について説明したが、第2の面1b上に酸化絶縁層3及び電極4を構成した場合も同様にキラー欠陥を追跡可能である。また半導体デバイスを形成する際のエピタキシャル成長もC面エピタキシャル成長でもSi面エピタキシャル成長でもよい。
これに対し図3に示す半導体デバイス20を構成するSiCウェハ21のように、貫通転位22が第1の面21a及び第2の面21bの両方に表出していない場合もある。この場合、キラー欠陥の追跡を行うことはできない。図3に示すような貫通転位22は、基底面転位22Aが貫通転位22Bに変換されることにより発生する。
すなわち、本発明の一態様に係るSiCウェハ1は、第1の面1aに表出する貫通転位の多くが第2の面1bまで延在する貫通転位2であり、半導体デバイス10の故障欠陥5の原因となった欠陥を非破壊で追跡することができる。
第1の面1aに表出する貫通転位の貫通転位密度と、第2の面1bに表出する貫通転位の貫通転位密度との差は、第1の面1aと第2の面1bとのうち貫通転位密度が高い側の面における貫通転位密度の10%以下である。またこの差は、第1の面1aと第2の面1bとのうち貫通転位密度が高い側の面における貫通転位密度の5%以下であることが好ましく、1%以下であることがさらに好ましい。
第1の面1aに表出する貫通転位の貫通転位密度と、第2の面1bに表出する貫通転位の貫通転位密度との差が当該範囲内にあることで、第1の面1aに表出している貫通転位と、第2の面1bに表出している貫通転位とが互いに相関関係を有していると想定できる。
一方で、単に第1の面1aに表出する貫通転位の貫通転位密度と、第2の面1bに表出する貫通転位の貫通転位密度との差が一致しているだけでは、第1の面1aに表出している貫通転位と、第2の面1bに表出している貫通転位とが互いに相関関係を有しているとは言えない。相関関係を有していなくとも、たまたま両面の貫通転位密度が近い値となる場合が考えられるためである。
そこで、SiCウェハ内における貫通転位の内、第1の面1aと第2の面1bを貫く貫通転位2の存在比率は、90%以上であり、95%以上であることが好ましく、99%以上であることがより好ましい。ここで、SiCウェハ内における貫通転位は、第1の面1aと第2の面1bとのうち貫通転位密度が高い側の面に表出する貫通転位の数と等しいと扱うことができる。
このように、貫通転位2が第1の面1a及び第2の面1bを繋いでいることにより、故障欠陥5の原因を追跡することができる。一方で、第1の面1aに表出する貫通転位2aの内、大半のものの対応関係を得ることができていれば、図3における貫通転位22が一部残存していても充分故障欠陥5の履歴を追跡することはできる。そのため、SiCウェハ内における全貫通転位の内、第1の面1aと第2の面1bを貫く貫通転位2の存在比率が上述の範囲内であれば、SiCウェハ内の多くの貫通転位を追跡することができ、故障欠陥5の原因を探ることができる。
SiCウェハ1において、第1の面1aに表出する貫通転位2aの数と、第2の面1bに表出する貫通転位2bの数は実質同数であることが好ましい。ここで「実質同数」とは、完全に同数であることまでは求められず、0.02個/mm程度の差を許容する。上述のように、貫通転位2が第1の面1a及び第2の面1bを繋いでいることにより、故障欠陥5の原因を追跡することができる。すなわち、第1の面1aの貫通転位2aの数と第2の面1bの貫通転位2bの数が実質同数であれば原因追跡を行うことが可能である。また全ての結果を追跡するという意味では、完全同数であることがより好ましい。
貫通転位がウェハを貫通していることは、ウェハのX線トポグラフィー像からも確認できる。図4は、実際に製造されたウェハの透過X線トポグラフィー写真である。画像中には矢印で貫通刃状転位TEDと貫通螺旋転位TSDの位置を示している。図中の貫通螺旋転位TSDは貫通螺旋転位と刃状転位の混合転位となっている可能性もあるが、いずれにしても貫通転位である。それ以外の黒点は基底面転位など貫通転位以外のものである。図4に示す画像はウェハの厚さ方向全体を見ていることになるので、貫通転位が途中で変換または消滅すると、V字型などの形状として識別される。この像においては、貫通転位は短いひげ状のコントラストに見え、これらの貫通転位は基底面転位との相互作用や合体消滅が無い。すなわち、貫通転位は、ウェハ内を貫通している。
またSiCウェハ1において、第1の面1aと第2の面1bとのうち貫通転位密度が高い側の面に表出する貫通転位2の密度は1.5個/mm以下であることが好ましく、0.8個/mm以下であることがより好ましく、0.15個/mm以下であることがさらに好ましい。
基板内を貫通して存在する貫通転位は、成長の様式の違いやオフセット角の存在等により、必ずしも垂直に伸びているわけでは無く、基板内で曲がって存在することもある。換言すると、裏面から観測された貫通転位が、表面の故障部位と一致しているかを特定するためには、ある程度貫通転位密度を減らす必要がある。また、転位同士の重なりもほぼ完全に無くさなければならない。そのような観点から、この用途として可能な貫通転位密度は1.5個/mmとなる。
SiCウェハ1内の第1の面1aと第2の面1bとのうち貫通転位密度が高い側の面に表出する貫通転位の密度が大きいということは、結晶成長中に、貫通転位同士が合体し消滅する確率が高くなることを意味する。合体消滅する貫通転位の絶対量が多くなると、全貫通転位の内、第1の面1aと第2の面1bを貫く貫通転位2の存在比率が低くなりやすくなる。また貫通転位の総数も多くなり、第1の面1aと第2の面1bの対応をとることが難しくなる。
これに対し、貫通転位2の密度が充分すくなければ、第1の面1aと第2の面1bのそれぞれに表出した貫通転位2a,2bの対応関係を間違いなくとることができる。すなわち、故障欠陥5を生み出す原因を精度よく追跡することができる。また、貫通転位同士が合体し消滅する確率が低くなり、全貫通転位の内、第1の面1aと第2の面1bを貫く貫通転位2の存在比率を高めることができる。
また第1の面1aに表出する貫通転位密度と第2の面1bに表出する貫通転位密度との差は、0.02個/mm以下であることが好ましく、0.002個/mm以下であることがより好ましい。
第1の面1aと第2の面1bに表出する貫通密度の数が等しい程、新たに発生した貫通転位が少ないことを意味する。すなわち、追跡する欠陥以外においても、貫通転位の発生、消滅が生じていないことを意味する。
また実際の欠陥追跡の過程を考慮すると、まず第1の面1aと第2の面1bに表出する貫通転位密度を測定し、貫通転位密度の差の有無を確認することが考えられる。測定した貫通転位密度が大幅に異なる場合は、第1の面1aと第2の面1bを貫く貫通転位2の存在比率が低くなっている可能性が高いことを示唆し、欠陥の原因追跡に適したSiCウェハではないと判断できるためである。すなわち、第1の面1aに表出する貫通転位密度と第2の面1bに表出する貫通転位密度との差が小さければ、欠陥の原因追跡に適したSiCウェハであるということを簡便に判断することができ、欠陥の原因追跡の効率を高めることができる。
上述のように、本発明の一態様に係るSiCウェハを用いることで、デバイス構築後に非破壊で半導体デバイスの故障原因となる欠陥を特定することができる。
(SiCウェハの製造方法)
本発明の一態様に係るSiCウェハの製造方法は、貫通転位の面密度が1.5個/mm以下の種結晶を作製する準備工程と、坩堝内で前記種結晶から口径拡大させずに、かつ、結晶成長面と前記坩堝内の等温面とが平行になるように結晶成長を行う結晶成長工程と、前記結晶成長工程で得られたSiCインゴットをスライスする分断工程と、を有する。
<準備工程>
まず、準備工程として種結晶を準備する。種結晶は、RAF(Repeated a−face)法による得る。RAF法とは、a面成長を少なくとも1回以上行った後に、c面成長を行うという方法である。RAF法を用いると、螺旋転位及び積層欠陥をほとんどもたないSiC単結晶を作製できる。これはa面成長を行った後のSiC単結晶が有する欠陥は、c面成長では基底面方向の欠陥となり、引き継がれないためである。RAF法の詳細については、例えば特開2003−321298号公報等に記載がある。
また、RAF法で成長した結晶を種結晶とし、さらにc面((0001)面)成長を行い、貫通転位を減少させた結晶を作製し、それを種結晶に用いてもよい。結晶成長が進むと、貫通転位同士の合体がおき、貫通転位密度が減少していく。すなわち、結晶成長工程において充分結晶成長を行うことで、貫通転位密度をより減らすことができる。その結果、結晶成長過程における貫通転位数の増減をより減らすことができ、所望のSiCウェハをより容易かつ確実に得ることができる。
このような手順で作製された種結晶は、貫通転位が極めて少ない又は無いものとなる。種結晶における貫通転位の面密度としては、1.5個/mm以下であることが好ましく、0.8個/mm以下であることがより好ましく、0.15個/mm以下であることがさらに好ましい。種結晶中における貫通転位数が少なければ、SiCウェハの第1の面及び第2の面における貫通転位数の数を容易に一定にすることができる。
種結晶中の貫通転位は、種結晶からSiCインゴットを得る結晶成長の過程において互いに合体し、数が減少することがある。種結晶中における貫通転位密度が高いと、結晶成長過程において貫通転位同士が合体する確率が高まる。結晶成長過程において貫通転位の数が増減すると、SiCインゴットをスライスして得られたSiCウェハの第1の面と第2の面とで、貫通転位数が異なることが生じやすくなる。
これに対し、初期の種結晶の貫通転位密度が充分小さければ、貫通転位同士が合体する確率を下げることができる。すなわち、SiCウェハの第1の面及び第2の面における貫通転位数の数を容易に一定にすることができる。貫通転位が0.15個/mm以下の種結晶を用いると、実質的に合体消滅が生じなくなる。そのため、種結晶に起因する貫通転位に関して、SiCウェハの第1の面及び第2の面に表出する貫通転位の数を実質同数にすることができる。
<結晶成長工程>
次いで、得られた種結晶を基に結晶成長を行い、SiCインゴットを作製する。結晶成長工程における貫通転位の数の増減の原因は、貫通転位同士の合体に限られず、貫通転位から基底面転位への変換等も原因の一つである。
そのため、結晶成長工程においては、貫通転位同士の合体を抑制することと合わせて、貫通転位から基底面転位への変換や新たな貫通転位の発生を抑制するように結晶成長を行う。結晶成長工程において貫通転位数が増減することを抑制するためには以下の点に注意して結晶成長を行う。
まず一つ目としては、結晶成長時において口径拡大を行わないことが挙げられる。近年、一枚の基板から多くの半導体デバイスを得るために、SiCウェハの大口径化が求められており、テーパーガイドを用いた口径拡大が一般的に行われている。テーパーガイドとは、昇華法によりSiCを結晶成長させる際に、種結晶からSiC原料に向かって拡径するコーン状の部材のことをいう。テーパーガイドを用いると、テーパーに沿ってSiCが結晶成長するため、成長面形状を凸面に制御し、口径を拡大することができる。
しかしながら、口径拡大をおこなうと、特に端部において貫通転位から基底面転位への変換が生じやすい。すなわち口径拡大を行うと、貫通転位数が結晶成長途中で増減しやすく、SiCウェハの第1の面及び第2の面における貫通転位数の数を容易に一定にすることが難しくなる。
そのため、本発明の一態様に係るSiCウェハの製造方法においては、口径拡大を行わない。口径拡大を行わない方法としては、コーン状のテーパーガイドに変えて、円筒状のガイドを用いる等の方法がある。
また二つ目としては、結晶成長面と坩堝内の等温面が平行になるように結晶成長を行うことが挙げられる。成長過程において、結晶成長面が湾曲してくると、口径拡大する場合と同様に端部において貫通転位から基底面転位への変換がおきやすくなる。すなわち、結晶成長における結晶成長面は可能な限りフラットにすることが好ましい。
結晶成長は、結晶成長時の温度の影響を大きく受ける。そのため、結晶成長面に対して等温面が平行になるように設定することで、フラットな結晶成長面を維持することができる。等温面は、結晶成長面に対して完全に平行である必要はなく、略平行でよい。より具体的には、結晶成長面に対する等温面の傾斜角が何れの方向にも絶対値で2°未満となるように結晶成長させることが好ましい。
結晶成長時の温度分布を結晶成長面に対して等温面を並行にする方法として、特開2008−290885号公報に開示されている方法を用いることができる。具体的には、種結晶が配置された箇所の側面に対向するヒーターと、原料が配置された箇所の側面に対向するヒーターの上下の2つのヒーターを有し、その上下のヒーター間に断熱部材からなる仕切壁部を設けた構成の昇華法結晶成長装置を用いることができる。仕切壁部がルツボの上方に下側のヒーターからの熱が伝わることを防止し、種結晶の表面に対して等温面を平行にできる。
昇華法で結晶成長する際、窒素(N)ドープ量を周期的に変化させながら成長させると、窒素(N)濃度の違いにより成長面が縞模様となる。それを縦断面方向にスライスし、色変化している界面から、それぞれの時刻の成長面の形状を求めることができる。成長面が成長中に変化している場合は、次のような方法で調整して、成長面の形状を維持できる。
結晶成長時の等温面を維持することは、さらに他の技術を組み合わせることにより実現することができる。具体的には、上述の方法で事前に求めた成長面形状の変化を補正する様に成長中にルツボを移動し、その等温面と成長面高さを一致させる技術を組み合わせる。
まず、高温領域と低温領域の間に断熱材からなる仕切壁部を設け、成長開始時に等温面が種結晶の表面に対して平行とする温度分布にする。その後、各時間における成長面高さを事前に確認した同条件の成長の結果から類推することにより、成長面高さが断熱材からなる仕切壁部に対して相対的に同じ高さになるように調節しながら成長を行う。すると、等温面の角度を種結晶の表面に平行になる様に維持できる。
さらに、等温面を種結晶の表面に対して平行にする方法に対して、円筒状のガイドを用いる方法を組わせてもよい。この方法は、効果が大きい。円筒状のガイドは、上下方向でるつぼ壁と平行であるので、口径拡大のために傾斜を持っているガイドよりも等温面を種結晶の表面に対して平行にしやすい。
また、SiCの転位は、成長中の結晶内のストレス(応力)が大きいと増殖することがある。成長中の結晶近傍の温度勾配が大きいと結晶内のストレスが大きくなる。結晶近傍の温度勾配としては、成長方向(成長軸方向)の温度勾配と、径方向の温度勾配とがある。径方向の温度勾配は、上述の様に、仕切壁部と上下ヒーターとを有する装置を使用して等温面を種結晶の表面に対して平行にすることにより小さくできる。成長軸方向の温度勾配は、種結晶と原料の温度差を小さくすることにより小さくできる。温度勾配が小さすぎると成長が不安定になってしまうため、50Kcm−1程度か好ましい。成長軸方向の温度勾配と径方向の温度勾配の双方を安定成長できる範囲で小さな値で制御することにより、ストレスによる転位の増殖を抑制することができる。
また、成長中に成長雰囲気がCリッチになることによりカーボンインクルージョンが発生し、それに起因する転位が発生する場合がある。欠陥状況からCリッチになっているかどうかを判断して、条件を調整することにより、カーボンインクルージョン起因の転位の発生を抑制できる。Cリッチになることを防ぐ方法としては、原料中にSiCの他にSiを添加して補う方法や、るつぼ壁をTaC部材などで覆う方法等をとることができる。
上述のように、口径拡大することなく、等温面を維持し、あらたな貫通転位の発生を抑制しながら結晶成長を行うことで、結晶成長工程における貫通転位の増減を低減することができる。その結果、SiCウェハの第1の面及び第2の面における貫通転位数の数を容易に一定にすることができる。
<分断工程>
最後に、得られたSiCインゴットを分断する。SiCインゴットの分断は、公知の方法を用いることができる。例えば、ワイヤーソー等を用いることができる。
上述のように、本発明の一態様に係るSiCウェハの製造方法によれば、デバイス構築後に非破壊で半導体デバイスの故障原因となる欠陥を特定することができるSiCウェハを得ることができる。
以上、本発明の好ましい実施の形態について詳述したが、本発明は特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
1,21…SiCウェハ、1a,21a…第1の面、1b,21b…第2の面、2,2a,2b,22,22B…貫通転位、3…酸化絶縁層、4…電極、5…故障欠陥、10,20…半導体デバイス、22A…基底面転位

Claims (4)

  1. 第1の面に表出する貫通転位の貫通転位密度と、第2の面に表出する貫通転位の貫通転位密度との差が、前記第1の面と前記第2の面とのうち貫通転位密度が高い側の面における貫通転位密度の10%以下であり、
    前記第1の面と前記第2の面とのうち貫通転位密度が高い側の面に表出する貫通転位のうち90%以上が、貫通転位密度が低い側の面まで延在し
    前記第1の面と前記第2の面とのうち貫通転位密度が高い側の面に表出する貫通刃状転位と貫通螺旋転位の合計密度が、1.5個/mm 以下である、SiCウェハ。
  2. 第1の面と、第2の面の貫通転位数が実質同数である請求項1に記載のSiCウェハ。
  3. 第1の面に表出する貫通転位密度と第2の面に表出する貫通転位密度との差が、0.02個/mm以下である請求項1又は2に記載のSiCウェハ。
  4. 貫通転位の面密度が1.5個/mm以下の種結晶を作製する準備工程と、
    坩堝内で前記種結晶から口径拡大させずに、かつ、結晶成長面と前記坩堝内の等温面とが平行になるように結晶成長を行う結晶成長工程と、
    前記結晶成長工程で得られたSiCインゴットをスライスする分断工程と、を有するSiCウェハの製造方法。
JP2016250804A 2016-12-26 2016-12-26 SiCウェハ及びSiCウェハの製造方法 Active JP6768491B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016250804A JP6768491B2 (ja) 2016-12-26 2016-12-26 SiCウェハ及びSiCウェハの製造方法
PCT/JP2017/046170 WO2018123881A1 (ja) 2016-12-26 2017-12-22 SiCウェハ及びSiCウェハの製造方法
CN201780079551.3A CN110268106B (zh) 2016-12-26 2017-12-22 SiC晶片及SiC晶片的制造方法
DE112017006543.7T DE112017006543T5 (de) 2016-12-26 2017-12-22 SiC-Wafer und Verfahren zur Herstellung des SiC-Wafers
US16/471,061 US20200020777A1 (en) 2016-12-26 2017-12-22 SiC WAFER AND MANUFACTURING METHOD OF SiC WAFER

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016250804A JP6768491B2 (ja) 2016-12-26 2016-12-26 SiCウェハ及びSiCウェハの製造方法

Publications (2)

Publication Number Publication Date
JP2018104220A JP2018104220A (ja) 2018-07-05
JP6768491B2 true JP6768491B2 (ja) 2020-10-14

Family

ID=62707539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016250804A Active JP6768491B2 (ja) 2016-12-26 2016-12-26 SiCウェハ及びSiCウェハの製造方法

Country Status (5)

Country Link
US (1) US20200020777A1 (ja)
JP (1) JP6768491B2 (ja)
CN (1) CN110268106B (ja)
DE (1) DE112017006543T5 (ja)
WO (1) WO2018123881A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6768491B2 (ja) 2016-12-26 2020-10-14 昭和電工株式会社 SiCウェハ及びSiCウェハの製造方法
JP7170460B2 (ja) * 2018-08-13 2022-11-14 昭和電工株式会社 SiC単結晶の評価方法、及び品質検査方法
CN113981537A (zh) * 2020-07-27 2022-01-28 环球晶圆股份有限公司 碳化硅晶种及其制造方法、碳化硅晶体的制造方法
JP7294502B1 (ja) 2022-06-03 2023-06-20 株式会社レゾナック SiC単結晶基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3776374B2 (ja) 2002-04-30 2006-05-17 株式会社豊田中央研究所 SiC単結晶の製造方法,並びにエピタキシャル膜付きSiCウエハの製造方法
US7314520B2 (en) * 2004-10-04 2008-01-01 Cree, Inc. Low 1c screw dislocation 3 inch silicon carbide wafer
JP4967808B2 (ja) * 2007-05-22 2012-07-04 株式会社デンソー 炭化珪素単結晶の製造装置および製造方法
JP4978637B2 (ja) * 2009-02-12 2012-07-18 株式会社デンソー 炭化珪素単結晶の製造方法
JP2010184833A (ja) * 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ
JP5276068B2 (ja) * 2010-08-26 2013-08-28 株式会社豊田中央研究所 SiC単結晶の製造方法
DE112013002107B4 (de) * 2012-04-20 2019-04-04 Toyota Jidosha Kabushiki Kaisha SiC-Einkristall-Herstellungsverfahren
JP6124287B2 (ja) * 2013-03-04 2017-05-10 一般財団法人電力中央研究所 炭化珪素基板又は炭化珪素半導体素子の検査方法及び炭化珪素基板又は炭化珪素半導体素子の製造方法
JP5931825B2 (ja) * 2013-09-20 2016-06-08 新日鉄住金マテリアルズ株式会社 炭化珪素単結晶インゴットの製造方法
KR101823216B1 (ko) * 2014-09-30 2018-01-29 신닛테츠스미킹 마테리알즈 가부시키가이샤 탄화규소 단결정 웨이퍼 및 탄화규소 단결정 잉곳의 제조 방법
KR101960209B1 (ko) * 2015-02-18 2019-03-19 쇼와 덴코 가부시키가이샤 탄화규소 단결정 잉곳의 제조 방법 및 탄화규소 단결정 잉곳
JPWO2017057742A1 (ja) * 2015-10-02 2018-07-19 昭和電工株式会社 SiC単結晶インゴット
JP6768491B2 (ja) 2016-12-26 2020-10-14 昭和電工株式会社 SiCウェハ及びSiCウェハの製造方法

Also Published As

Publication number Publication date
DE112017006543T5 (de) 2019-09-26
US20200020777A1 (en) 2020-01-16
CN110268106A (zh) 2019-09-20
CN110268106B (zh) 2021-05-11
JP2018104220A (ja) 2018-07-05
WO2018123881A1 (ja) 2018-07-05

Similar Documents

Publication Publication Date Title
JP6768491B2 (ja) SiCウェハ及びSiCウェハの製造方法
EP3228733A1 (en) Method for producing silicon carbide single crystal, and silicon carbide single crystal substrate
CN109957838B (zh) SiC锭的制造方法
WO2019022054A1 (ja) 単結晶SiCの製造方法、SiCインゴットの製造方法、SiCウエハの製造方法、及び単結晶SiC
JP2023508691A (ja) 大口径炭化ケイ素ウェハ
US10508361B2 (en) Method for manufacturing semiconductor wafer
JP7020533B2 (ja) 半導体積層体
JP6722578B2 (ja) SiCウェハの製造方法
US10236338B2 (en) SiC single crystal seed, SiC ingot, SiC single crystal seed production method, and SiC single crystal ingot production method
US9605358B2 (en) Silicon carbide substrate, silicon carbide ingot, and methods for manufacturing silicon carbide substrate and silicon carbide ingot
US11008670B2 (en) Manufacturing method of SiC ingot
US11970784B2 (en) Nitride semiconductor substrate, method for manufacturing nitride semiconductor substrate, and laminated structure
JP5669134B2 (ja) 炭化珪素単結晶の製造方法
TWI566276B (zh) 磊晶晶圓
JP2017114728A (ja) SiC単結晶の製造方法及びSiC単結晶
JP6635585B2 (ja) SiC単結晶の製造方法、SiC単結晶及びSiCインゴット
JP2011155130A (ja) エピタキシャルウェーハ及びその製造方法
JP2019119623A (ja) 炭化珪素単結晶インゴット、炭化珪素単結晶の製造方法
JP2008115039A (ja) 炭化珪素単結晶基板の製造方法及び炭化珪素単結晶基板
JP2017109912A (ja) SiCシード、SiCインゴット、SiCウェハ、半導体デバイス及び半導体デバイスの製造方法
JP2017119596A (ja) SiC単結晶接合体、SiC単結晶接合体の製造方法、SiCインゴットの製造方法及びSiCウェハの製造方法
JP2008273804A (ja) 半絶縁性GaAsウエハ及びその製造方法
JP2019127416A (ja) 炭化珪素単結晶の製造方法、炭化珪素単結晶インゴット
JP2017122028A5 (ja)

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170202

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200923

R150 Certificate of patent or registration of utility model

Ref document number: 6768491

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350