JP6753770B2 - 電力消費を最適化するためのcmosプロセスにおける動的バックバイアス - Google Patents
電力消費を最適化するためのcmosプロセスにおける動的バックバイアス Download PDFInfo
- Publication number
- JP6753770B2 JP6753770B2 JP2016248288A JP2016248288A JP6753770B2 JP 6753770 B2 JP6753770 B2 JP 6753770B2 JP 2016248288 A JP2016248288 A JP 2016248288A JP 2016248288 A JP2016248288 A JP 2016248288A JP 6753770 B2 JP6753770 B2 JP 6753770B2
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- bias control
- voltage
- substrate bias
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R29/00—Monitoring arrangements; Testing arrangements
- H04R29/001—Monitoring arrangements; Testing arrangements for loudspeakers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R3/00—Circuits for transducers, loudspeakers or microphones
- H04R3/007—Protection circuits for transducers
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R25/00—Deaf-aid sets, i.e. electro-acoustic or electro-mechanical hearing aids; Electric tinnitus maskers providing an auditory perception
- H04R25/30—Monitoring or testing of hearing aids, e.g. functioning, settings, battery power
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R25/00—Deaf-aid sets, i.e. electro-acoustic or electro-mechanical hearing aids; Electric tinnitus maskers providing an auditory perception
- H04R25/30—Monitoring or testing of hearing aids, e.g. functioning, settings, battery power
- H04R25/305—Self-monitoring or self-testing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R25/00—Deaf-aid sets, i.e. electro-acoustic or electro-mechanical hearing aids; Electric tinnitus maskers providing an auditory perception
- H04R25/50—Customised settings for obtaining desired overall acoustical characteristics
- H04R25/505—Customised settings for obtaining desired overall acoustical characteristics using digital signal processing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R1/00—Details of transducers, loudspeakers or microphones
- H04R1/10—Earpieces; Attachments therefor ; Earphones; Monophonic headphones
- H04R1/1091—Details not provided for in groups H04R1/1008 - H04R1/1083
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R2225/00—Details of deaf aids covered by H04R25/00, not provided for in any of its subgroups
- H04R2225/33—Aspects relating to adaptation of the battery voltage, e.g. its regulation, increase or decrease
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R2460/00—Details of hearing devices, i.e. of ear- or headphones covered by H04R1/10 or H04R5/033 but not provided for in any of their subgroups, or of hearing aids covered by H04R25/00 but not provided for in any of its subgroups
- H04R2460/03—Aspects of the reduction of energy consumption in hearing devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Otolaryngology (AREA)
- General Health & Medical Sciences (AREA)
- Acoustics & Sound (AREA)
- Signal Processing (AREA)
- Neurosurgery (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
[項目1]
複数の第1N型半導体と複数の第2P型半導体とを有する聴取装置のための電力制御回路であって、
前記電力制御回路は、
スイッチトキャパシタ電源と、
基板バイアス制御回路と、
所望パフォーマンス基準回路と、
パフォーマンスモニタ回路と、を備えており、
前記スイッチトキャパシタ電源は、前記聴取装置のための電源電圧を供給するように構成されており、
前記基板バイアス制御回路は、第1基板バイアス制御電圧を前記複数の第1N型半導体のバルク端子に供給し、第2基板バイアス制御電圧を前記複数の第2P型半導体のバルク端子に供給するように構成されており、
前記パフォーマンスモニタ回路は、前記複数の第1N型半導体と前記複数の第2P型半導体の1以上のパフォーマンスパラメータをモニタするように構成されているとともに、前記1以上のパフォーマンスパラメータのうちの1つのパフォーマンスパラメータの測定値を、前記基板バイアス制御回路の第1入力に供給し、
前記所望パフォーマンス基準回路は、パフォーマンス基準を、前記基板バイアス制御回路の第2入力に供給し、
前記基板バイアス制御回路は、前記第1基板バイアス制御電圧のレベルと前記第2基板バイアス制御電圧のレベルを各々連続的に変更することによって電力消費を最適化するように構成されている、電力制御回路。
[項目2]
前記1以上のパフォーマンスパラメータは、協働するN型およびP型半導体に関係するパフォーマンスパラメータを含む項目1に記載の電力制御回路。
[項目3]
前記所望パフォーマンス基準回路は、固定された周波数を有する発振器を備える項目1または2に記載の電力制御回路。
[項目4]
前記パフォーマンスモニタ回路がリング発振器を備えており、前記基板バイアス制御回路が位相同期回路を備えている項目1から3のいずれか一項に記載の電力制御回路。
[項目5]
前記1以上のパフォーマンスパラメータが、前記リング発振器の発振周波数を含む項目4に記載の電力制御回路。
[項目6]
前記1以上のパフォーマンスパラメータは、N型半導体に関係する第1パフォーマンスパラメータとP型半導体に関係する第2パフォーマンスパラメータを含んでおり、
前記基板バイアス制御回路は、前記第1パフォーマンスパラメータに基づいて前記第1基板バイアス制御電圧を、前記第2パフォーマンスパラメータに基づいて前記第2の基板バイアス制御電圧を、それぞれ個別に供給するように構成されている項目1に記載の電力制御回路。
[項目7]
前記パフォーマンスモニタは1組の電流モニタを含み、
前記基板バイアス制御回路は1組の演算増幅器を含む項目6に記載の電力制御回路。
[項目8]
前記第1パフォーマンスパラメータはN型半導体のオン電流であり、
前記第2パフォーマンスパラメータはP型半導体のオン電流であり、
前記1組の電流モニタは、前記N型半導体と前記P型半導体のオン電流をそれぞれモニタするように構成されている項目7に記載の電力制御回路。
[項目9]
前記1組の演算増幅器は、前記第1パフォーマンスパラメータに基づいて前記第1基板バイアス制御電圧を、前記第2パフォーマンスパラメータに基づいて前記第2基板バイアス制御電圧を、それぞれ個別に供給するように構成されている項目8に記載の電力制御回路。
[項目10]
前記第1基板バイアス制御電圧と前記第2基板バイアス制御電圧のレベルは、それぞれ同期するように調整される項目1から9のいずれか一項に記載の電力制御回路。
[項目11]
項目1から10のいずれか一項に記載の電力制御回路を含む聴取装置。
[項目12]
前記聴取装置がヘッドセットである項目9に記載の聴取装置。
[項目13]
前記聴取装置が補聴器である項目9に記載の聴取装置。
[項目14]
複数の第1N型半導体と複数の第2P型半導体を有する聴取装置のための電力回路を駆動する方法であって、
前記電力回路は、
スイッチトキャパシタ電源と、
基板バイアス制御回路と、
所望パフォーマンス基準回路と、
パフォーマンスモニタ回路と、を備えており、
前記スイッチトキャパシタ電源は、聴取装置のための電源電圧を供給するように構成されており、
前記基板バイアス制御回路は、第1基板バイアス制御電圧を前記複数の第1半導体のバルク端子に供給し、第2基板バイアス制御電圧を前記複数の第2半導体のバルク端子に供給するように構成されており、
前記パフォーマンスモニタは、前記複数の第1N型半導体と前記複数の第2P型半導体の1以上のパフォーマンスパラメータをモニタするように構成されており、前記方法は、
前記1以上のパフォーマンスパラメータのうちの1つのパフォーマンスパラメータの測定値を、前記基板バイアス制御回路の第1入力に供給する工程と、
パフォーマンス基準を、前記所望パフォーマンス基準回路を用いて前記基板バイアス制御回路の第2入力に供給する工程と、
前記複数の第1N型半導体と前記複数の第2P型半導体のパフォーマンスパラメータの1以上をモニタして、前記第1基板バイアス制御電圧のレベルと前記第2基板バイアス制御電圧のレベルを、前記基板バイアス制御回路を用いて各々連続的に変更することによって、前記スイッチトキャパシタ電源によって供給された前記電源電圧の変動を打ち消す工程と、を含む方法。
2:位相周波数検出回路
3:チャージポンプ回路
4:シングルエンド差動変換回路
5:パフォーマンスモニタ回路
5A:パフォーマンスモニタの第1インバータ
5B:パフォーマンスモニタの第2インバータ
5C:パフォーマンスモニタの第3インバータ
5D:パフォーマンスモニタの第4インバータ
5E:パフォーマンスモニタの第5インバータ
6:基準のインバータ
7:基準の水晶発振器
8:LPフィルタの抵抗
9:LPフィルタのキャパシタ
10:基板バイアス制御回路
11:所望パフォーマンス基準回路
15:測定されたパフォーマンスライン
16:電源電圧
17:Nバルクバイアス電圧ライン
18:Pバルクバイアス電圧ライン
20:バルクバイアス供給回路
21:スイッチトキャパシタ2:1ステップダウン電圧コンバータ
22:デジタル回路
23:バッテリ
40:別の電力制御回路
41:一般的なP型トランジスタ
42:一般的なN型トランジスタ
43:第1電圧基準
44:第2電圧基準
45:第1電流生成器
46:第2電流生成器
47A:第1抵抗
47B:第2抵抗
48A:第3抵抗
48B:第4抵抗
49:第1演算増幅器
50:第2演算増幅器
Claims (16)
- 聴取装置のための電力制御回路であって、
前記電力制御回路は、
前記聴取装置のための電源電圧を供給するように構成されたスイッチトキャパシタ電源と、
基板バイアス制御回路と、
基準回路と、
パフォーマンスモニタ回路と、
複数の第1半導体と、
複数の第2半導体と、を備えており、
前記基板バイアス制御回路は、第1基板バイアス制御電圧を前記複数の第1半導体の端子に供給し、第2基板バイアス制御電圧を前記複数の第2半導体の端子に供給するように構成されており、
前記パフォーマンスモニタ回路は、前記電源電圧と、前記第1基板バイアス制御電圧と、前記第2基板バイアス制御電圧をモニタするように構成されているとともに、パフォーマンス信号の測定値を、前記基板バイアス制御回路の第1入力に供給するように構成されており、
前記基準回路は、パフォーマンス基準を、前記基板バイアス制御回路の第2入力に供給するように構成されており、
前記基板バイアス制御回路は、前記パフォーマンス信号の測定値とパフォーマンス基準を比較し、前記第1基板バイアス制御電圧のレベルと前記第2基板バイアス制御電圧のレベルを、各々連続的に変更することによって電力消費を最適化するように構成されている、電力制御回路。 - 前記基準回路は、固定された周波数を有する発振器を備える請求項1に記載の電力制御回路。
- 前記パフォーマンスモニタ回路がリング発振器を備えており、前記基板バイアス制御回路が位相同期回路を備えている請求項1に記載の電力制御回路。
- 前記パフォーマンスモニタ回路は1組の電流モニタを含み、
前記基板バイアス制御回路は1組の演算増幅器を含む請求項1に記載の電力制御回路。 - 前記基板バイアス制御回路は、前記第1基板バイアス制御電圧のレベルと前記第2基板バイアス制御電圧のレベルを調整するように構成されている請求項1に記載の電力制御回路。
- 前記電力制御回路がヘッドセットを備えている請求項1に記載の電力制御回路。
- 前記電力制御回路が補聴器を備えている請求項1に記載の電力制御回路。
- 前記複数の第1半導体がN型半導体を備えている請求項1に記載の電力制御回路。
- 前記複数の第2半導体がP型半導体を備えている請求項1に記載の電力制御回路。
- 前記基板バイアス制御回路は、前記第1基板バイアス制御電圧のレベルと前記第2基板バイアス制御電圧のレベルを電力消費を最適化するために変更するように構成されている請求項1に記載の電力制御回路。
- 前記第1基板バイアス制御電圧のレベルと前記第2基板バイアス制御電圧のレベルは、電力消費を最適化するために変更される請求項10に記載の電力制御回路。
- 前記第1基板バイアス制御電圧のレベルと前記第2基板バイアス制御電圧のレベルは、前記スイッチトキャパシタ電源の電源電圧を制御するために変更される請求項10に記載の電力制御回路。
- 前記第1基板バイアス制御電圧のレベルと前記第2基板バイアス制御電圧のレベルは、前記電源電圧の変動に応じて変更される請求項10に記載の電力制御回路。
- 前記基板バイアス制御回路は、前記スイッチトキャパシタ電源の電源電圧を制御するために、前記第1基板バイアス制御電圧のレベルと前記第2基板バイアス制御電圧のレベルを変更するように構成されている請求項1に記載の電力制御回路。
- 前記基板バイアス制御回路は、前記電源電圧の変動に応じて、前記第1基板バイアス制御電圧のレベルと前記第2基板バイアス制御電圧のレベルを変更するように構成されている請求項1に記載の電力制御回路。
- 聴取装置のための電力回路を駆動する方法であって、
前記電力回路は、
スイッチトキャパシタ電源と、
基板バイアス制御回路と、
基準回路と、
パフォーマンスモニタ回路と、を備えており、
複数の第1半導体、複数の第2半導体、前記スイッチトキャパシタ電源は、聴取装置のための電源電圧を供給するように構成されており、
前記基板バイアス制御回路は、第1基板バイアス制御電圧を前記複数の第1半導体の端子に供給し、第2基板バイアス制御電圧を前記複数の第2半導体の端子に供給するように構成されており、
前記パフォーマンスモニタ回路は、前記電源電圧と、前記第1基板バイアス制御電圧と、前記第2基板バイアス制御電圧をモニタするように構成されており、
前記方法は、
パフォーマンス信号の測定値を、前記基板バイアス制御回路の第1入力に供給する工程と、
パフォーマンス基準を、前記基準回路を用いて前記基板バイアス制御回路の第2入力に供給する工程と、
前記パフォーマンス信号の測定値とパフォーマンス基準を比較し、前記第1基板バイアス制御電圧のレベルと前記第2基板バイアス制御電圧のレベルを、各々連続的に変更することによって電力消費を最適化する工程と、を含む方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP15202902.1A EP3187960B1 (en) | 2015-12-29 | 2015-12-29 | Dynamic back-biasing in fd-soi process for optimizing psu ratio |
EP15202902.1 | 2015-12-29 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017168815A JP2017168815A (ja) | 2017-09-21 |
JP2017168815A5 JP2017168815A5 (ja) | 2020-01-16 |
JP6753770B2 true JP6753770B2 (ja) | 2020-09-09 |
Family
ID=55070784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016248288A Active JP6753770B2 (ja) | 2015-12-29 | 2016-12-21 | 電力消費を最適化するためのcmosプロセスにおける動的バックバイアス |
Country Status (5)
Country | Link |
---|---|
US (1) | US9860639B2 (ja) |
EP (1) | EP3187960B1 (ja) |
JP (1) | JP6753770B2 (ja) |
CN (1) | CN107071679B (ja) |
DK (1) | DK3187960T3 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3472738A1 (en) | 2017-08-04 | 2019-04-24 | Racyics GmbH | Method for characterization of standard cells with adaptive body biasing |
EP3484034A1 (en) * | 2017-11-14 | 2019-05-15 | GN Hearing A/S | A switched capacitor dc-dc converter comprising external and internal flying capacitors |
WO2019145753A1 (en) * | 2018-01-25 | 2019-08-01 | CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement | Electronic device |
CN109150117B (zh) * | 2018-07-25 | 2023-06-02 | 北京新岸线移动通信技术有限公司 | 一种用于cmos pa的自适应偏置电路 |
CN110798197A (zh) * | 2018-08-02 | 2020-02-14 | 恩智浦美国有限公司 | Fd-soi器件校正电路及其方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0619586A (ja) * | 1992-07-02 | 1994-01-28 | Fuji Photo Film Co Ltd | 電圧変動に適応可能な給電回路 |
JP3814385B2 (ja) * | 1997-10-14 | 2006-08-30 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP4105833B2 (ja) * | 1998-09-09 | 2008-06-25 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP3928837B2 (ja) * | 1999-09-13 | 2007-06-13 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP3847627B2 (ja) * | 2000-01-07 | 2006-11-22 | ヴェーデクス・アクティーセルスカプ | 電圧コンバータを備えたデジタル式補聴器 |
JP3762856B2 (ja) * | 2000-05-30 | 2006-04-05 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP4221274B2 (ja) * | 2003-10-31 | 2009-02-12 | 株式会社東芝 | 半導体集積回路および電源電圧・基板バイアス制御回路 |
KR100733407B1 (ko) * | 2005-06-30 | 2007-06-29 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기 |
US20070139098A1 (en) * | 2005-12-15 | 2007-06-21 | P.A. Semi, Inc. | Wearout compensation mechanism using back bias technique |
KR100913957B1 (ko) * | 2007-12-27 | 2009-08-26 | 주식회사 하이닉스반도체 | 반도체 소자 |
US8552795B2 (en) * | 2009-10-22 | 2013-10-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate bias control circuit for system on chip |
JP5443623B2 (ja) * | 2010-02-26 | 2014-03-19 | ヴェーデクス・アクティーセルスカプ | 適応バルクバイアス電力管理を備える補聴器 |
CN102236723A (zh) * | 2010-04-21 | 2011-11-09 | 北京师范大学 | 基于输入向量控制的衬底偏置技术面积优化算法 |
CN102314525B (zh) * | 2010-06-30 | 2013-03-20 | 中国科学院微电子研究所 | 一种低功耗电路设计优化方法 |
JP6328909B2 (ja) * | 2013-06-21 | 2018-05-23 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
-
2015
- 2015-12-29 DK DK15202902.1T patent/DK3187960T3/da active
- 2015-12-29 EP EP15202902.1A patent/EP3187960B1/en active Active
-
2016
- 2016-02-24 US US15/052,462 patent/US9860639B2/en active Active
- 2016-12-21 JP JP2016248288A patent/JP6753770B2/ja active Active
- 2016-12-29 CN CN201611270932.3A patent/CN107071679B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN107071679A (zh) | 2017-08-18 |
JP2017168815A (ja) | 2017-09-21 |
DK3187960T3 (da) | 2019-06-24 |
CN107071679B (zh) | 2021-07-30 |
EP3187960B1 (en) | 2019-04-17 |
US9860639B2 (en) | 2018-01-02 |
EP3187960A1 (en) | 2017-07-05 |
US20170188144A1 (en) | 2017-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6753770B2 (ja) | 電力消費を最適化するためのcmosプロセスにおける動的バックバイアス | |
TWI390382B (zh) | 用於低功率,自我偏壓延遲元件及延遲線的偏壓產生器 | |
US20090195227A1 (en) | Constant voltage circuit | |
JP2019523597A (ja) | アナログ及び/又はデジタル回路のpvt変動を補償するための補償装置 | |
JP2009049872A (ja) | 電圧制御発振器 | |
US10222818B1 (en) | Process and temperature tracking reference voltage generator | |
US20130200934A1 (en) | Duty cycle adjustment circuit | |
JP2005123944A (ja) | Pll回路 | |
KR101869752B1 (ko) | 반도체 장치 | |
JP2016054400A (ja) | 水晶発振回路及び電子時計 | |
CN115021746A (zh) | 环形振荡器补偿电路、cdr控制环路和接收器 | |
US5212460A (en) | Crystal oscillation circuit with voltage regulating circuit | |
US10840894B1 (en) | Linear delay generation circuitry and method | |
JP2009135889A (ja) | 信号形成回路 | |
EP2974020A1 (en) | Current-mode buffer with output swing detector for high frequency clock interconnect | |
JP6038100B2 (ja) | 半導体集積回路 | |
KR101985953B1 (ko) | 펌핑 회로 | |
US8917122B1 (en) | Frequency dividers | |
JP5198971B2 (ja) | 発振回路 | |
JP2012049925A (ja) | 水晶発振回路用の電圧源回路 | |
US9432027B1 (en) | Power generating circuit, frequency generating circuit and frequency control system | |
US9325325B2 (en) | Method and device for managing the time transition of a CMOS logic circuit as a function of temperature | |
KR20140001478A (ko) | 반도체 집적회로의 제어 장치 및 그것의 동작 방법 | |
KR100557602B1 (ko) | 온도 보상 발진기 | |
TWI395087B (zh) | 與製程-電壓-溫度(pvt)無關的電流控制振盪器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191126 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191126 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20191126 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20191227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200114 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200728 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200820 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6753770 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |