CN107071679B - 用于优化功耗的cmos处理中的动态反向偏置 - Google Patents
用于优化功耗的cmos处理中的动态反向偏置 Download PDFInfo
- Publication number
- CN107071679B CN107071679B CN201611270932.3A CN201611270932A CN107071679B CN 107071679 B CN107071679 B CN 107071679B CN 201611270932 A CN201611270932 A CN 201611270932A CN 107071679 B CN107071679 B CN 107071679B
- Authority
- CN
- China
- Prior art keywords
- substrate bias
- control circuit
- voltage
- performance
- bias control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 92
- 239000004065 semiconductor Substances 0.000 claims abstract description 58
- 239000003990 capacitor Substances 0.000 claims abstract description 23
- 238000005259 measurement Methods 0.000 claims abstract description 7
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 5
- 230000010355 oscillation Effects 0.000 claims description 4
- 238000012544 monitoring process Methods 0.000 claims description 3
- 230000007423 decrease Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 8
- 230000000630 rising effect Effects 0.000 description 4
- 230000003044 adaptive effect Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R3/00—Circuits for transducers, loudspeakers or microphones
- H04R3/007—Protection circuits for transducers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R29/00—Monitoring arrangements; Testing arrangements
- H04R29/001—Monitoring arrangements; Testing arrangements for loudspeakers
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R25/00—Deaf-aid sets, i.e. electro-acoustic or electro-mechanical hearing aids; Electric tinnitus maskers providing an auditory perception
- H04R25/30—Monitoring or testing of hearing aids, e.g. functioning, settings, battery power
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R25/00—Deaf-aid sets, i.e. electro-acoustic or electro-mechanical hearing aids; Electric tinnitus maskers providing an auditory perception
- H04R25/30—Monitoring or testing of hearing aids, e.g. functioning, settings, battery power
- H04R25/305—Self-monitoring or self-testing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R25/00—Deaf-aid sets, i.e. electro-acoustic or electro-mechanical hearing aids; Electric tinnitus maskers providing an auditory perception
- H04R25/50—Customised settings for obtaining desired overall acoustical characteristics
- H04R25/505—Customised settings for obtaining desired overall acoustical characteristics using digital signal processing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R1/00—Details of transducers, loudspeakers or microphones
- H04R1/10—Earpieces; Attachments therefor ; Earphones; Monophonic headphones
- H04R1/1091—Details not provided for in groups H04R1/1008 - H04R1/1083
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R2225/00—Details of deaf aids covered by H04R25/00, not provided for in any of its subgroups
- H04R2225/33—Aspects relating to adaptation of the battery voltage, e.g. its regulation, increase or decrease
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R2460/00—Details of hearing devices, i.e. of ear- or headphones covered by H04R1/10 or H04R5/033 but not provided for in any of their subgroups, or of hearing aids covered by H04R25/00 but not provided for in any of its subgroups
- H04R2460/03—Aspects of the reduction of energy consumption in hearing devices
Abstract
本发明设计了一种包括第一多个N型半导体和第二多个P型半导体的听力设备的功率控制电路，包括：开关电容器电源，为听力设备提供电源电压；衬底偏置控制电路，向第一多个N型半导体的体端提供第一衬底偏置控制电压并向第二多个P型半导体的体端提供第二衬底偏置控制电压；期望性能基准电路；性能监测器电路，监测第一多个N型半导体和第二多个P型半导体的一个或多个性能参数，并向衬底偏置控制电路的第一输入提供一个或多个性能参数的性能参数测量。期望性能基准电路向衬底偏置控制电路的第二输入提供性能基准，并且衬底偏置控制电路通过分别连续改变第一衬底偏置控制电压和第二衬底偏置控制电压的电平来优化功率消耗。
Description
技术领域
本申请涉及一种听力设备。更具体地，其涉及包括开关电容器稳压电源的听力设备。
背景技术
开关电容器电源通常在助听器和耳机中使用，其效率和小尺寸是重要的设计参数。当开关电容器电源以固定的输入输出比进行操作时，开关电容器电源的效率具有最大值。通常地，优化效率的方式是将从电源提供的电路设计成以输入电压乘以固定比例，例如，2：1进行工作。在听力仪器中，由于输入电压是电池电压和从电池汲取的电流的函数，因此，输入电压高度变化。因此，始终从开关电容器电源提供固定电压不是最优的。
NMOS晶体管的阈值电压Vt(也由体效应表示)可以表达为：
其中Vt0是0伏的阈值电压，VSB是源极到体端的电压(source-to-bulk terminalvoltage)，φf是费米电势，并且γ是体阈值电势。通过改变体偏置电压，阈值电压Vt也可发生变化。当Vt变化时，NMOS晶体管的电容也发生变化。对于PMOS晶体管的Vt存在类似的表达式。
CMOS栅极的传播延迟是晶体管的电源电压VDD和Vt的函数，并且可表达为：
其中K是比例常数，CL是负载电容，α是速度饱和。集成CMOS电路的总功耗是动态功率，静态漏电流和短路功率的总和。短路功率出现在信号转换期间，并且如果仔细地设计电路，其通常可忽略不计。因此总功率可被描述为：
Ptot＝CeffV2f+Pleak,其中Pleak＝Pgate+Psubthr+PBTBT (3)
其中，Pgate可忽略(忽略不计)，Psubthr是亚阈值功率，PBTBT是带-带隧穿功率。根据技术，如果电路适合于在预定范围的电源电压的具体的电源电压下进行操作，则可节省相当大量的电力。在例如，助听器中，电池电压可随时间显着变化。如果电流消耗也发生变化，例如，如果间歇性地采用消耗大量电力的板载无线电路，则电路的适应性将有益于延长电池寿命。
集成CMOS电路的衬底上的电势可以表示为反向偏置电压，体偏电压或体偏置电压。贯穿本文，这些术语可互换使用。在发表在杂志International Journal ofDistributed Sensor Networks，4:p.213–222,2008的文章“An Adaptive Body-BiasGenerator for Low Voltage CMOS VLSI Circuits”中公开了自适应反向偏置电压发生器。该反向偏置电压发生器能够以0.1V的增量自适应地提供范围为-0.4V到0.3V的电压。然而，存在对于能够提供由电流消耗的测量控制的、连续变化的反向偏置电压的自适应反向偏置电压发生器的需求。
发明内容
根据第一方面，本发明公开了一种用于具有第一多个N型半导体和第二多个P型半导体的听力设备的功率控制电路，所述功率控制电路包括：开关电容器电源；衬底偏置控制电路，期望性能基准电路；性能监测器电路；上述开关电容器电源适合于为听力设备提供电源电压，衬底偏置控制电路适合于向所述第一多个N型半导体的体端提供第一衬底偏置控制电压，并向所述第二多个P型半导体的体端提供第二衬底偏置控制电压，其中，性能监测器电路适合于监测第一多个N型半导体和第二多个P型半导体的一个或多个性能参数，并且向衬底偏置控制电路的第一输入提供一个或多个性能参数的性能参数测量，期望性能基准电路向衬底偏置控制电路的第二输入提供性能基准，并且衬底偏置控制电路适合于通过分别连续改变第一衬底偏置控制电压和第二衬底偏置控制电压的电平来优化功率消耗以延长电池寿命。
根据第二方面，本发明公开了一种操作用于具有第一多个N型半导体和第二多个P型半导体的听力设备的功率电路操作方法，其中，功率电路包括：开关电容器电源；衬底偏置控制电路，期望性能基准电路；性能监测器电路；上述开关电容器电源适合于为听力设备提供电源电压，衬底偏置控制电路适合于向所述第一多个半导体的体端提供第一衬底偏置控制电压，并向所述第二多个半导体的体端提供第二衬底偏置控制电压，其中性能监测器适合于监测第一多个N型半导体和第二多个P型半导体的一个或多个性能参数，并且其中该方法包括以下步骤：
向衬底偏置控制电路的第一输入提供一个或多个性能参数的性能参数测量；
使用期望性能基准电路向衬底偏置控制电路的第二输入提供性能基准；以及
通过监测第一多个N型半导体和第二多个P型半导体的一个或多个性能参数来，并且使用衬底偏置控制电路分别连续地改变第一衬底偏置控制电压和第二衬底偏置控制电压的电平抵消由开关电容器电源提供的电源电压的变化。
开关电容器电源的电压比恒定，通过使听力设备电路中的半导体的操作条件适合于可用的工作电压，可以使电路中的半导体电流泄漏最小化，从而在电池电压或电流消耗发生变化时，优化功率消耗以延长电池寿命。
一个或多个性能参数可包括与协同操作N型和P型半导体有关的性能参数。
在实施例中，功率控制电路的性能监测器包括环形振荡器，衬底偏置控制电路包括锁相环，并且期望性能基准电路包括具有固定频率的振荡器。环形振荡器在由半导体中的平均传播延迟给出的频率下进行操作。因此，在本实施例中，一个或多个性能参数包括环形振荡器的振荡频率。当电源电压升高时，传播延迟减小，使得环形振荡器频率增加。衬底偏置控制电路分别将升高的频率转换为较大的P体偏置电压和较小的N体偏置电压。这增加了包括环形振荡器的电路中的半导体的传播延迟，使得其频率减小。因此，建立了自调节循环。
一个或多个性能参数可包括与N型半导体相关的第一性能参数和与P型半导体相关的第二性能参数，并且衬底偏置控制电路可适合于分别基于第一性能参数和第二性能参数，单独地提供第一衬底偏置控制电压以及第二衬底偏置控制电压。
在可替代实施例中，功率控制电路的性能监测器包括一组电流监测器，并且衬底偏置控制电路包括一组运算放大器。
第一性能参数可以是N型半导体的导通电流，第二性能参数可以是P型半导体的导通电流，并且该组电流监测器可适合于监测N型半导体和P型半导体的导通电流。
该组运算放大器可适合于分别基于第一性能参数和第二性能参数，单独地提供第一衬底偏置控制电压和第二衬底偏置控制电压。
在可替代实施例中，通过设置有施加在栅极和漏极之间的固定电压的通用片上P晶体管的恒定电流，被用于通过运算放大器来提供P体偏置电压。P体偏置电压也被提供到通用P晶体管的体端，通用P晶体管通过改变P体偏置电压来形成调节P晶体管的操作条件的闭环。类似地，通过设置有施加在栅极和源极之间的固定电压的通用片上N晶体管的恒定电流，被用于通过另一运算放大器来提供N体偏置电压。N体偏置电压也被提供给通用N晶体管的体端，N晶体管通过改变N体偏置电压来形成调节N晶体管的操作条件的另一闭环。因此，在本实施例中，一个或多个性能参数包括P晶体管的导通电流和N晶体管的导通电流。
在实施例中，分别同步调节第一衬底偏置控制电压和第二衬底偏置控制电压的电平。这确保在整个电路中保持操作对称。
在实施例中，听力设备包括功率控制电路。
在实施例中，听力设备为耳机。
在实施例中，听力设备是助听器。
其它特征和实施例从权利要求中显而易见。
附图说明
现参考附图更详细地描述功率控制电路，其中
图1是示出功率控制电路、性能监测器和衬底偏置电压控制电路的框图；
图2是示出图1所示的功率控制电路的性能监测器的实施例的框图；
图3是示出图1所示的功率控制电路的性能监测器的可替代实施例的框图；以及
图4是示出图1所示的功率控制电路的调节循环的时间图。
附图标记说明
1 功率控制电路
2 相位频率检测器电路
3 电荷泵电路
4 单端转差分转换电路
5 性能监测器电路
5A 性能监测器的第一反相器
5B 性能监测器的第二反相器
5C 性能监测器的第三反相器
5D 性能监测器的第四反相器
5E 性能监测器的第五反相器
6 基准反相器
7 基准晶体
8 LP滤波器的电阻器
9 LP滤波器电容器
10 衬底偏置控制电路
11 期望性能基准电路
15 测量性能的线路
16 供电电压
17 N体(bulk)偏置电压线路
18 P体偏置电压线路
20 体偏置供电电路
21 开关电容器2:1降压转换器
22 数字电路
23 电池
40 可替代功率控制电路
41 通用P型晶体管
42 通用N型晶体管
43 第一电压基准
44 第二电压基准
45 第一电流发生器
46 第二电路发生器
47A 第一电阻器
47B 第二电阻器
48A 第三电阻器
48B 第四电阻器
49 第一运算放大器
50 第二运算放大器
具体实施方式
图1是示出了听力设备电路20功率控制电路1、性能监测器5和衬底偏置电压控制电路10的框图。电池23向开关电容器2：1降压转换器21的输入端提供电压Vbat，反过来，开关电容器2：1降压电压转换器21又向数字电路22提供输出电压VDD作为电源电压。输出电压VDD也被馈送到性能监测器5的第一输入。衬底偏置电压控制电路10向数字电路22的半导体(未示出)和性能监测器电路5提供P体偏置电压PB和N体偏置电压NB。体偏置电压NB和PB也被馈送(未示出)到降压转换器21。性能监测器5将测量的性能信号作为第一输入信号提供给衬底偏置电压控制电路10。期望性能基准电路11将基准信号作为第二输入信号提供给衬底偏置电压控制电路10。性能监测器5和衬底偏置电压控制电路10构成功率控制电路1。
在操作期间，降压转换器21从电池23的电压Vbat向数字电路22提供输出电压VDD。通过性能监测器5监测输出电压VDD。性能监测器5适合于提供测量的性能信号M，性能信号M是迫使衬底偏置电压控制电路10向数字电路22提供额定衬底偏置电压PB和NB的值。
由于某些原因，如果电池电压Vbat降到低于额定电压，则因降压转换器21的固定降压转换率，输出电压VDD也将降低，并且测量的性能信号M将相应地降低。衬底偏置电压控制电路10持续地将测量的性能信号与来自期望性能基准电路11的基准信号进行比较，当测量信号M降低时，如上所述，衬底偏置电压控制电路10将相应地降低P衬底偏置电压PB并升高N衬底偏置电压NB。当P衬底偏置电压降低且N衬底偏置电压升高时，数字电路22、性能监测器5和降压转换器21中的P晶体管和N晶体管的阈值电压Vth也降低。当阈值电压Vth降低时，半导体元件的电容也将减小。这导致平均传播延迟τd减小，反过来增加了整个电路的开关频率，以便补偿VDD的降低。
如果电池电压Vbat应该升高到额定电压以上，则输出电压VDD也升高，并且测量的性能信号M将相应地升高。这使得衬底偏置电压控制电路10相应地升高P衬底偏置电压PB并降低N衬底偏置电压NB。当P衬底偏置电压升高且N衬底偏置电压降低时，数字电路22、性能监测器5和降压转换器21中的P晶体管和N晶体管的阈值电压Vth升高。当阈值电压Vth升高时，半导体元件的电容将增加。这导致平均传播延迟τd增加，反过来降低了整个电路的开关频率，以便补偿于VDD的升高。
图2是如图1所示的示例性功率控制电路1的示意图。功率控制电路1包括衬底偏置电压控制电路10，期望性能基准电路11和配置为环形振荡器的五个CMOS反相器5A、5B、5C、5D、5E。环形振荡器将用于以在下文中更详细地讨论的方式来监测电路性能。衬底偏置电压控制电路10包括相位频率检测器电路2，电荷泵电路3和包括第一电阻器8和电容9的低通滤波器电路，以及单端转差分电压转换电路(single-to-differential voltage convertercircuit)4。期望性能基准电路11包括CMOS反相器6和基准晶体7，并且来自期望性能基准电路11的信号将作为输入信号被馈送到衬底偏置电压控制电路10的相位频率检测器2的第一输入。CMOS反相器5A、5B、5C、5D和5E中的每一者包括耦合为反相器电路的PMOS晶体管和NMOS晶体管。反相器的所有PMOS晶体管使其漏极端与地耦合并且使其体端与P体端PB耦合，然而，反相器的所有NMOS晶体管使其源极端与VDD耦合，并使其漏极端与相应PMOS晶体管的源极端耦合，且使其体端与N体端PN耦合。第五CMOS反相器5E的输出与第一反相器5A的输入耦合。当向环形振荡器施加电力时，其将自发地以由下式确定的频率fo开始振荡：
其中τd是单个CMOS反相器的传播延迟，m是环形振荡器中反相器的数量。环形振荡器的频率通常是用作基准或时钟信号的晶体振荡器的频率的多倍。环形振荡器的输出信号作为监测器性能信号被馈送到衬底偏置电压控制电路10的相位频率检测器2的第二输入。当监测器性能信号相对于期望的性能基准信号超前时，相位频率检测器2提供一系列正脉冲，并且当监测器性能信号相对于期望性能基准信号滞后时，提供一组负脉冲。来自相位频率检测器2的输出信号被用作电荷泵电路3的输入。电荷泵3提供一组期望电压电平的脉冲。来自电荷泵电路3的输出在通过由第一电阻器8和第一电容器9构成的低通滤波器进行平滑，产生缓慢变化的DC电压后，用作单端转差分转换电路4的输入。在单端转差分转换电路4中，输入信号用于分别为电路中的半导体的P-体端和N-体端产生P体电压电平和N体电压电平。
因此，在本实施例中，一个或多个性能参数包括环形振荡器的振荡频率fo。
当功率控制电路1运行时，环形振荡器以频率fo运行。如果电源电压VDD降低，则频率fo减小。这导致环形振荡器到相位频率检测器2的输入信号相对于来自期望性能基准电路11的输出滞后，因此，如上所述，来自电荷泵电路3的输出电压相应地降低。单端转差分转换电路4的输入电压的降低导致P体偏置电压降低和N体偏置电压升高，从而导致电路的平均传播延迟τd减小，使得环形振荡器频率根据等式(4)升高。如果电源电压VDD升高，则频率fo也增加。这导致环形振荡器到相位频率检测器2的输入信号相对于来自期望性能基准电路11的输出超前，从而导致来自电荷泵电路3的输出电压相应地升高。单端转差分转换电路4的输入电压的升高导致P体偏置电压升高和N体偏置电压降低，从而导致电路的平均传播延迟τd增加，使得环形振荡器频率降低。以这种方式，有效地建立了能够分别控制P偏置电压和N偏置电压的自调节循环，因此该听力设备电路可在相对宽的VDD电压电平的范围内安全地操作，而不会经历过度的电流泄漏。
图3是可替代的衬底偏置电压控制电路40的示意图。该电路包括：通用P型MOS晶体管41；通用N型MOS晶体管42；第一基准电压发生器43；第二基准电压发生器44；第一基准电流发生器45；第二基准电流发生器46；第一分压器网络，其包括第二电阻器47A和第三电阻器47B；第二分压器网络，其包括第四电阻器48A和第五电阻器48B；以及，第一运算放大器49和第二运算放大器50。可替代的衬底偏置电压控制电路40可以用于取代图1所示的衬底偏置电压控制电路10。在可替代的衬底偏置电压控制电路40中，通过分别不断地测量PMOS晶体管41和NMOS晶体管42的Ion来监测性能。因此，在本实施例中，一个或多个性能参数包括PMOS晶体管41的Ion和NMOS晶体管42的Ion。如果VDD降低，则PMOS晶体管41的Ion将减小，并且将导致第一运算放大器49的正端上的电势降低。这反过来将降低第一运算放大器49的输出电压，并且因此降低PMOS晶体管41的体端上的体偏置电压。类似地，NMOS晶体管42的Ion将减小，并且使得第二运算放大器50的正端上的电势升高，这反过来将升高第二运算放大器50的输出电压，并且因此升高NMOS晶体管42的体端上的体偏置电压。如果VDD升高，则PMOS晶体管41的体端上的体偏置电压将降低，并且NMOS晶体管42的体端上的体偏置电压将升高。换句话说，可替代的衬底偏置电压控制电路40的操作与图2中示出的衬底偏置电压控制电路10的操作类似。
图4是示出图1所示的衬底偏置电压控制电路的操作的时间图。该时间图具有示出了图2所示的环形振荡器的频率fo随时间变化的上曲线图，以及分别示出听力设备电路的相应的P体偏置电压VBP和N体偏置电压VBN的下曲线图。
在图4的上曲线图中，从横坐标到点t1，环形振荡器频率fo恒定。同样地，从横坐标到点t1，下曲线图中的P体电压VBP和N体电压VBN都恒定。从点t1到点t2，环形振荡器频率fo增加。相应地，在下曲线图中，P体电压VBP降低，N体电压VBN升高。从点t2到点t3，环形振荡器频率fo减小，P体电压VBP升高且N体电压VBN降低。从点t3到点t4，环形振荡器频率fo增加，P体电压VBP降低且N体电压VBN升高。从点t4向前，fo恒定，因此VBP和VBN也恒定。因此，显然可实现有效的、用于连续控制电子电路的CMOS体偏置电压的自调节循环系统。这对于在完全耗尽的绝缘体上硅半导体(Fully Depleted Silicon-On-Insulator Semiconductor)技术中实现电路是特别有利的。
尽管以特定方式描述了上文所公开的电路，但是本领域技术人员将意识到，在不违背权利要求中限定的基本思想的情况下，可以以等同的方式构造电路。
Claims (14)
1.一种用于具有第一多个N型半导体和第二多个P型半导体的听力设备的功率控制电路，所述功率控制电路包括：
开关电容器电源；
衬底偏置控制电路；
期望性能基准电路；
性能监测器电路；
所述开关电容器电源具有电池电压作为输入并且适合于为所述听力设备提供电源电压，其中所述开关电容器电源具有固定电压转换率从而使得所述电源电压随所述电池电压而变化，
所述衬底偏置控制电路适合于向所述第一多个N型半导体的体端提供第一衬底偏置控制电压，以及向所述第二多个P型半导体的体端提供第二衬底偏置控制电压，
其中性能监测器电路适于监测所述第一多个N型半导体和所述第二多个P型半导体的一个或多个性能参数，并向所述衬底偏置控制电路的第一输入提供所述一个或多个性能参数的性能参数测量，
所述期望性能基准电路向所述衬底偏置控制电路的第二输入提供性能基准，并且
所述衬底偏置控制电路适合于响应于所述电源电压的变化通过分别连续改变所述第一衬底偏置控制电压和所述第二衬底偏置控制电压的电平来优化功率消耗。
2.根据权利要求1所述的功率控制电路，其中所述一个或多个性能参数包括：与协同操作所述N型半导体和P型半导体有关的性能参数。
3.根据权利要求2所述的功率控制电路，其中所述期望性能基准电路包括具有固定频率的振荡器。
4.根据权利要求3所述的功率控制电路，其中，所述性能监测器包括环形振荡器，所述衬底偏置控制电路包括锁相环。
5.根据权利要求4所述的功率控制电路，其中所述一个或多个性能参数包括：所述环形振荡器的振荡频率。
6.根据权利要求1所述的功率控制电路，其中所述一个或多个性能参数包括：与N型半导体有关的第一性能参数，以及与P型半导体有关的第二性能参数，其中，所述衬底偏置控制电路适合于分别基于所述第一性能参数和所述第二性能参数，单独地提供所述第一衬底偏置控制电压和所述第二衬底偏置控制电压。
7.根据权利要求6所述的功率控制电路，其中，所述性能监测器包括一组电流监测器，并且所述衬底偏置控制电路包括一组运算放大器。
8.根据权利要求7所述的功率控制电路，其中，所述第一性能参数为N型半导体的导通电流，所述第二性能参数为P型半导体的导通电流，其中，所述一组电流监测器适合于分别监测所述N型半导体和所述P型半导体的导通电流。
9.根据权利要求8所述的功率控制电路，其中所述一组运算放大器适合于基于所述第一性能参数单独地提供所述第一衬底偏置控制电压，以及基于所述第二性能参数单独地提供所述第二衬底偏置控制电压。
10.根据权利要求1所述的功率控制电路，其中，分别同步调节所述第一衬底偏置控制电压和所述第二衬底偏置控制电压的电平。
11.一种包括根据前述权利要求中任一项所述的功率控制电路的听力设备。
12.根据权利要求11所述的听力设备，其中所述听力设备是耳机。
13.根据权利要求11所述的听力设备，其中所述听力设备是助听器。
14.一种操作用于具有第一多个N型半导体和第二多个P型半导体的听力设备的功率电路的方法，所述功率电路包括：
开关电容器电源；
衬底偏置控制电路；
期望性能基准电路；
性能监测器电路；
所述开关电容器电源具有电池电压作为输入并且适合于为所述听力设备提供电源电压，其中所述开关电容器电源具有固定电压转换率从而使得所述电源电压随所述电池电压而变化，
所述衬底偏置控制电路适合于向所述第一多个N型半导体的体端提供第一衬底偏置控制电压，并向所述第二多个P型半导体的体端提供第二衬底偏置控制电压，其中
所述性能监测器适合于监测所述第一多个N型半导体和所述第二多个P型半导体的一个或多个性能参数，
所述方法包括以下步骤：
向所述衬底偏置控制电路的第一输入提供所述一个或多个性能参数的性能参数的测量，
使用所述期望性能基准电路向所述衬底偏置控制电路的第二输入提供性能基准，以及
通过监测所述第一多个N型半导体和所述第二多个P型半导体的一个或多个性能参数，并且使用所述衬底偏置控制电路分别连续改变所述第一衬底偏置控制电压和所述第二衬底偏置控制电压的电平来抵消由所述开关电容器电源提供的电源电压的变化。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP15202902.1A EP3187960B1 (en) | 2015-12-29 | 2015-12-29 | Dynamic back-biasing in fd-soi process for optimizing psu ratio |
| EP15202902.1 | 2015-12-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107071679A CN107071679A (zh) | 2017-08-18 |
| CN107071679B true CN107071679B (zh) | 2021-07-30 |
Family
ID=55070784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611270932.3A Expired - Fee Related CN107071679B (zh) | 2015-12-29 | 2016-12-29 | 用于优化功耗的cmos处理中的动态反向偏置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9860639B2 (zh) |
| EP (1) | EP3187960B1 (zh) |
| JP (1) | JP6753770B2 (zh) |
| CN (1) | CN107071679B (zh) |
| DK (1) | DK3187960T3 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3472738A1 (en) * | 2017-08-04 | 2019-04-24 | Racyics GmbH | Method for characterization of standard cells with adaptive body biasing |
| EP3484034A1 (en) * | 2017-11-14 | 2019-05-15 | GN Hearing A/S | A switched capacitor dc-dc converter comprising external and internal flying capacitors |
| US11025232B2 (en) | 2018-01-25 | 2021-06-01 | CSEM Centre Suisse d'Electronique et de Microtechnique SA—Recherche et Développement | Electronic device |
| CN109150117B (zh) * | 2018-07-25 | 2023-06-02 | 北京新岸线移动通信技术有限公司 | 一种用于cmos pa的自适应偏置电路 |
| CN110798197A (zh) * | 2018-08-02 | 2020-02-14 | 恩智浦美国有限公司 | Fd-soi器件校正电路及其方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0619586A (ja) * | 1992-07-02 | 1994-01-28 | Fuji Photo Film Co Ltd | 電圧変動に適応可能な給電回路 |
| JP3814385B2 (ja) * | 1997-10-14 | 2006-08-30 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| JP4105833B2 (ja) * | 1998-09-09 | 2008-06-25 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| JP3928837B2 (ja) * | 1999-09-13 | 2007-06-13 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| EP1247426B1 (en) * | 2000-01-07 | 2004-09-22 | Widex A/S | A digital hearing aid with a voltage converter |
| JP3762856B2 (ja) * | 2000-05-30 | 2006-04-05 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| JP4221274B2 (ja) * | 2003-10-31 | 2009-02-12 | 株式会社東芝 | 半導体集積回路および電源電圧・基板バイアス制御回路 |
| KR100733407B1 (ko) * | 2005-06-30 | 2007-06-29 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기 |
| US20070139098A1 (en) * | 2005-12-15 | 2007-06-21 | P.A. Semi, Inc. | Wearout compensation mechanism using back bias technique |
| KR100913957B1 (ko) * | 2007-12-27 | 2009-08-26 | 주식회사 하이닉스반도체 | 반도체 소자 |
| US8552795B2 (en) * | 2009-10-22 | 2013-10-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate bias control circuit for system on chip |
| US8280089B2 (en) * | 2010-02-26 | 2012-10-02 | Widex A/S | Hearing aid with adaptive bulk biasing power management |
| CN102236723A (zh) * | 2010-04-21 | 2011-11-09 | 北京师范大学 | 基于输入向量控制的衬底偏置技术面积优化算法 |
| CN102314525B (zh) * | 2010-06-30 | 2013-03-20 | 中国科学院微电子研究所 | 一种低功耗电路设计优化方法 |
| JP6328909B2 (ja) * | 2013-06-21 | 2018-05-23 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
-
2015
- 2015-12-29 EP EP15202902.1A patent/EP3187960B1/en active Active
- 2015-12-29 DK DK15202902.1T patent/DK3187960T3/da active
-
2016
- 2016-02-24 US US15/052,462 patent/US9860639B2/en active Active
- 2016-12-21 JP JP2016248288A patent/JP6753770B2/ja active Active
- 2016-12-29 CN CN201611270932.3A patent/CN107071679B/zh not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 《Noise Sourses in Low Dropout（LDO） Rgulators》;Glenn Morita;《AN-1120 Application Note Analog Devices》;20110101;1-12 * |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3187960B1 (en) | 2019-04-17 |
| CN107071679A (zh) | 2017-08-18 |
| DK3187960T3 (da) | 2019-06-24 |
| US9860639B2 (en) | 2018-01-02 |
| US20170188144A1 (en) | 2017-06-29 |
| JP6753770B2 (ja) | 2020-09-09 |
| EP3187960A1 (en) | 2017-07-05 |
| JP2017168815A (ja) | 2017-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107071679B (zh) | 用于优化功耗的cmos处理中的动态反向偏置 | |
| US8575986B2 (en) | Level shift circuit and switching regulator using the same | |
| KR101359104B1 (ko) | 보청기 및 공급 전압을 디지털 보청기 회로에 제공하는 방법 | |
| KR101774059B1 (ko) | 과도 부하 전압 조정기 | |
| JP2012003678A (ja) | レギュレータ回路 | |
| CN109845110B (zh) | 用于补偿模拟和/或数字电路的pvt变化的补偿装置 | |
| US7928708B2 (en) | Constant-voltage power circuit | |
| US20170220059A1 (en) | Regulator circuit | |
| JPH08223018A (ja) | ばらつき補償技術による半導体集積回路 | |
| TW202008100A (zh) | 具製程及溫度追蹤機制的參考電壓產生器 | |
| JP2022135949A (ja) | 負荷変化に対する即応を提供する電圧レギュレータ | |
| JP4397211B2 (ja) | 基準電圧発生回路及びそれを用いた電源装置 | |
| US20200064877A1 (en) | Regulator controlled by single transistor and integrated circuit using the same | |
| KR101362474B1 (ko) | Cmos 서브밴드갭 기준발생기 | |
| US8970289B1 (en) | Circuits and devices for generating bi-directional body bias voltages, and methods therefor | |
| US9866111B1 (en) | Regulated charge pump circuit | |
| JP6038100B2 (ja) | 半導体集積回路 | |
| US7064599B1 (en) | Apparatus and method for signal transmission | |
| CN108919875B (zh) | 使能产生电路及其使能控制方法 | |
| CN110365293B (zh) | 振荡装置 | |
| US10355648B2 (en) | Regulator amplifier circuit for outputting a fixed output voltage independent of a load current | |
| JP5198971B2 (ja) | 発振回路 | |
| US9621022B1 (en) | Method and apparatus for generating complementary signals | |
| JP2012049925A (ja) | 水晶発振回路用の電圧源回路 | |
| KR20140006574A (ko) | 전압 공급 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20210730 |